

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2012-133458
(P2012-133458A)

(43) 公開日 平成24年7月12日(2012.7.12)

(51) Int.Cl.		F I			テーマコード (参考)
G06F 11/20	(2006.01)	G06F 11/20	310F		5B034
G06F 9/50	(2006.01)	G06F 9/46	462B		

審査請求 未請求 請求項の数 10 O L (全 18 頁)

(21) 出願番号 特願2010-283151 (P2010-283151)
(22) 出願日 平成22年12月20日 (2010.12.20)

(71) 出願人 000003207
トヨタ自動車株式会社
愛知県豊田市トヨタ町1番地
(74) 代理人 100070150
弁理士 伊東 忠彦
(72) 発明者 山田 一美
愛知県豊田市トヨタ町1番地 トヨタ自動車株式会社内
Fターム(参考) 5B034 BB11 CC01 CC02 DD01


(54) 【発明の名称】 マイコン、リソース割り当て方法

(57) 【要約】

【課題】リソースを有効に活用できる信頼性の高いマイコンを提供すること。

【解決手段】ローカルメモリ15とコア13が対に配置され、コアが対のローカルメモリを作業メモリとするCPU11を2つ以上有するマイコン100であって、コア又はローカルメモリの異常を検出する異常検出手段41と、各プログラム31の優先度が登録された優先度テーブルと、コア又はローカルメモリの異常が検出された場合、優先度の高いプログラムほど優先的に、コアが該コアと対のローカルメモリを作業メモリとして実行するように、コアと作業メモリの組合せを変更するリソース割り当て変更手段43と、を有することを特徴とする。

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

ローカルメモリとコアが対に配置され、コアが対のローカルメモリを作業メモリとしてプログラムを実行するCPUを2つ以上有するマイコンであって、

コア又はローカルメモリの異常を検出する異常検出手段と、

各プログラムの優先度が登録された優先度テーブルと、

コア又はローカルメモリの異常が検出された場合、優先度の高いプログラムほど優先的に、コアが該コアと対のローカルメモリを作業メモリとして実行するように、コアと作業メモリの組合せを変更するリソース割り当て変更手段と、

を有するマイコン。

10

【請求項 2】

前記リソース割り当て変更手段は、コアが該コアと対のローカルメモリを作業メモリとして実行できない優先度の低いプログラムを、コアが該コアと対でないローカルメモリを作業メモリとして実行するように、コアとローカルメモリの組合せを変更する、

請求項 1 記載のマイコン。

【請求項 3】

前記異常検出手段が異常を検出した第 1 のコアが実行していた第 1 のプログラムの優先度が、第 2 のコアが実行している第 2 のプログラムよりも高い場合、

前記リソース割り当て変更手段は、前記第 2 のコアが前記第 1 のプログラムを前記第 2 のコアと対の第 2 のローカルメモリを作業メモリとして実行するようにコアと作業メモリの組合せを変更する、

請求項 1 又は 2 記載のマイコン。

20

【請求項 4】

前記リソース割り当て変更手段は、前記第 2 のコアが前記第 2 のプログラムを前記第 1 のコアと対の第 1 のローカルメモリを作業メモリとして実行するように、コアと作業メモリの組合せを変更する、

請求項 3 記載のマイコン。

【請求項 5】

前記異常検出手段が異常を検出した第 1 のコアが実行していた第 1 のプログラムの優先度が、第 2 のコアが実行している前記第 2 のプログラムよりも低い場合、

前記リソース割り当て変更手段は、前記第 2 のコアが第 1 のプログラムを前記第 1 のコアと対の第 1 のローカルメモリを作業メモリとして実行するように、コアと作業メモリの組合せを変更する、

請求項 1 ~ 4 いずれか 1 項記載のマイコン。

30

【請求項 6】

前記異常検出手段が異常を検出した第 1 のローカルメモリを作業メモリとして第 1 のコアが実行していた第 1 のプログラムの優先度が、第 2 のローカルメモリを作業メモリとして第 2 のコアが実行していた第 2 のプログラムよりも高い場合、

前記リソース割り当て変更手段は、前記第 2 のコアが前記第 1 のプログラムを前記第 2 のコアと対の前記第 2 のローカルメモリを作業メモリとして実行するように、コアと作業メモリの組合せを変更する、

請求項 1 ~ 5 いずれか 1 項記載のマイコン。

40

【請求項 7】

前記リソース割り当て変更手段は、前記第 1 のコアが前記第 2 のプログラムを前記第 2 のコアと対の前記第 2 のローカルメモリを作業メモリとして実行するように、コアと作業メモリの組合せを変更する、請求項 6 記載のマイコン。

【請求項 8】

前記異常検出手段が異常を検出した第 1 のローカルメモリを作業メモリとして第 1 のコアが実行していた第 1 のプログラムの優先度が、第 2 のローカルメモリを作業メモリとして第 2 のコアが実行していた第 2 のプログラムよりも低い場合、

50

前記リソース割り当て変更手段は、前記第1のコアが前記第1のプログラムを前記第2のコアと対の前記第2のローカルメモリを作業メモリとして実行するように、コアと作業メモリの組合せを変更する、請求項6又は7記載のマイコン。

【請求項9】

前記異常検出手段がコアの異常を検出した場合、異常が検出されたコアを停止するコア停止手段と、

を有する請求項1～8いずれか1項記載のマイコン。

【請求項10】

ローカルメモリとコアが対に配置され、コアが対のローカルメモリを作業メモリとするCPUを2つ以上有するマイコンのリソース割り当て方法であって、

10

異常検出手段が、コア又はローカルメモリの異常を検出するステップと、

コア又はローカルメモリの異常が検出された場合、リソース割り当て変更手段が、各プログラムの優先度が登録された優先度テーブルを参照して、

優先度の高いプログラムほど優先的に、コアが該コアと対のローカルメモリを作業メモリとして実行するように、コアと作業メモリの組合せを変更するステップと、

を有するリソース割り当て方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、コアやRAMの異常を検出可能なマイコンに関し、特に、プログラムをコアやマイコンに動的に割り当てるマイコン等に関する。

20

【背景技術】

【0002】

車載装置の電子化が進み、車載装置を制御するための多くの電子制御装置が車両に搭載されるようになった。電子制御装置にはマイコンが搭載されマイコンには1つ以上のCPUが搭載されるが、車載装置を制御するマイコンはその性質上、高い信頼性が要求される。

【0003】

また、近年CPUのマルチコア化やマルチCPU化が進んでおり、マイコンが複数のコアやCPUを有することを利用してマイコンの信頼性を向上させる技術が考案されている（例えば、特許文献1参照。）。特許文献1には、コアが故障した場合、プロセッサユニット内に代替実行可能なプロセッサコアが存在しなければ、最も優先度の低いプロセッサユニット内のプロセッサコアにアプリケーションを代替実行させるマルチプロセッサシステムが開示されている。このように、コアに故障が生じて、他の正常なコアが代替することで、マイコン全体の信頼性を向上させることができる。

30

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開2009-069963号公報

【発明の概要】

40

【発明が解決しようとする課題】

【0005】

ところで、コアやCPUがプログラムを実行する場合は、RAMなどの作業メモリが必要になるため、故障する可能性はコアやCPUだけでなくRAMにもある。しかし、特許文献1に記載されたマルチプロセッサシステムはCPUとRAMの故障の切り分けについて考慮されていないという問題がある。例えば、コアやCPUに故障が生じたがRAMに故障が生じていない場合、RAMを有効に活用することで高い信頼性を維持したままリソースを有効に活用できる。この逆に、RAMに故障が生じたがコアやCPUに故障が生じていない場合も同様である。

【0006】

50

本発明は、上記課題に鑑み、リソースを有効に活用できる信頼性の高いマイコンを提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明は、上記課題に鑑み、ローカルメモリとコアが対に配置され、コアが対のローカルメモリを作業メモリとするCPUを2つ以上有するマイコンであって、コア又はローカルメモリの異常を検出する異常検出手段と、各プログラムの優先度が登録された優先度テーブルと、コア又はローカルメモリの異常が検出された場合、優先度の高いプログラムほど優先的に、コアが該コアと対のローカルメモリを作業メモリとして実行するように、コアと作業メモリの組合せを変更するリソース割り当て変更手段と、を有するマイコンを提供する。

10

【発明の効果】

【0008】

リソースを有効に活用できる信頼性の高いマイコンを提供することができる。

【図面の簡単な説明】

【0009】

【図1】ローカルRAMの異常が検出された場合のコアとローカルRAMの組合せをプログラムの優先度に応じて変更する過程を説明する図の一例である。

【図2】コアの異常が検出された場合のコアとローカルRAMの組合せをプログラムの優先度に応じて変更する過程を説明する図の一例である

20

【図3】マイコンのハードウェア構成図の一例である。

【図4】プログラム1~3の優先度が登録された優先度テーブルの一例である。

【図5】コア1~3の機能ブロック図の一例である。

【図6】異常の検出結果を模式的に示す図の一例である。

【図7】各コアに共通の割り当て制御の手順を示すフローチャート図の一例である。

【図8】マルチプロセッサ型のマイコンのハードウェア構成図の一例である。

【図9】マルチコア型又はマルチプロセッサ型のマイコンにおいて、コア1、2のフェールセーフ処理を1つのコアが集中的に制御する場合の機能ブロック図の一例である。

【図10】コア3がコア1、2を監視する手順のシーケンス図の一例である。

30

【発明を実施するための形態】

【0010】

以下、本発明を実施するための形態について図面を参照しながら説明する。

本実施形態では、コアに少なくとも1つのローカルRAMが対に配置されたCPUにおいて、何らかの異常が検出された場合に、コアがワークメモリとするローカルRAMを、プログラムの優先度に応じて柔軟に組み替えるマイコンについて説明する。

【0011】

図1は、ローカルRAMの異常が検出された場合のコアとローカルRAMの組合せをプログラムの優先度に応じて変更する過程を説明する図の一例である。3つのコア1~3がそれぞれローカルRAM1~3をワークメモリにしてプログラム1~3を実行している。また、予め優先度テーブルにプログラム1~3の優先度が定義されている。

40

【0012】

例えばローカルRAM1の異常が検出された場合、コア1は優先度テーブルを参照して、コア2又はコア3がプログラム1よりも優先度の低いプログラムを実行しているか否かを判定する。

(1) コア2がプログラム1よりも優先度の低いプログラム2を実行している場合、コア1はローカルRAM2をワークメモリとしたまま優先度の低いプログラム2を自機に割り当てる。

【0013】

また、コア2はローカルRAM2をワークメモリとして、優先度の高いプログラム1を自機に割り当てる。

50

【 0 0 1 4 】

プログラム 2 はプログラム 1 よりも優先度が低いので、コア 1 がコア 2 のローカル R A M 2 をワークメモリにプログラム 2 を実行することにより処理速度が低下しても、許容しやすい。また、プログラム 1 はプログラム 2 よりも優先度が高いが、コア 2 が対のローカル R A M 2 をワークメモリにしてプログラム 1 を実行するので、処理速度が低下することを防止できる。

(2) コア 2 又はコア 3 がプログラム 1 よりも優先度の低いプログラムを実行していない場合、コア 1 はローカル R A M 2 をワークメモリとしてプログラム 1 を実行する。

【 0 0 1 5 】

この場合、プログラム 1 が最も優先度が低いので、コア 1 がコア 2 のローカル R A M 2 をワークメモリにプログラム 1 を実行することにより処理速度が低下しても、許容しやすい。

10

【 0 0 1 6 】

図 2 は、コアの異常が検出された場合のコアとローカル R A M の組合せをプログラムの優先度に応じて変更する過程を説明する図の一例である。コア 1 の異常が検出された場合、例えばコア 2 は優先度テーブルを参照して、コア 2 又はコア 3 がプログラム 1 よりも優先度の低いプログラムを実行しているか否かを判定する。

(3) 例えばコア 2 がプログラム 1 よりも優先度の低いプログラム 2 を実行している場合、コア 2 はローカル R A M 1 をワークメモリとして優先度の低いプログラム 2 を実行する。また、コア 2 はローカル R A M 2 をワークメモリとして優先度の高いプログラム 1 を実行する。

20

【 0 0 1 7 】

プログラム 2 はプログラム 1 よりも優先度が低いので、コア 2 がコア 1 のローカル R A M 1 をワークメモリにプログラム 2 を実行することにより処理速度が低下しても、許容しやすい。また、プログラム 1 はプログラム 2 よりも優先度が高いが、コア 2 が対のローカル R A M 2 をワークメモリにしてプログラム 1 を実行するので、処理速度が低下することを防止できる。

(4) コア 2 又はコア 3 がプログラム 1 よりも優先度の低いプログラムを実行していない場合、コア 2 はローカル R A M 1 をワークメモリとしてプログラム 1 を実行する。

【 0 0 1 8 】

この場合、プログラム 1 が最も優先度が低いので、コア 2 がコア 1 のローカル R A M 1 をワークメモリにプログラム 2 を実行することにより処理速度が低下しても、許容しやすい。

30

【 0 0 1 9 】

このように、本実施形態のマイコンは、コア又はローカル R A M に異常が生じても、異常が生じていないリソースを活用してプログラムの実行を継続できる。その際、マイコンは、プログラムの優先度を考慮して、コアが優先度の高いプログラムを優先的にコアと対のローカル R A M をワークメモリにして実行するようにコアとワークメモリの組み合わせを決定する。

【 0 0 2 0 】

異常がない、コアと対のローカル R A M の数よりもプログラムの数の方が多き場合、優先的に割り当てられないプログラムは、コアが対でないローカル R A M をワークメモリにして実行する。

40

【 0 0 2 1 】

よって、優先度の高いプログラムの実行速度の低下を防止しながら、優先度の低いプログラムの実行を継続することができる。

【 0 0 2 2 】

〔構成〕

図 3 は、マイコン 1 0 0 のハードウェア構成図の一例を示す。マイコン 1 0 0 は、マルチレイバス 2 8 を介して接続されたプロセッサ 2 1、D M A C 2 2、S D R A M 2 3、

50

I/Oブリッジ25及びROM24を有する。プロセッサ21は、3つのCPU(以下、区別する場合CPU1~3という)11を有するが、CPU11の数は2つ以上であれば4つ以上でもよい。各CPU1~3は、コア間通信部12、リセット部14、コア13、及び、ローカルRAM15を有する。ローカルRAM15は1つのCPU11内に複数個存在してもよい。なお、各CPU1~3の機能を区別するため、CPU内の各機能にCPU1~3と同じ番号を付す。

【0023】

コア1~3は、PC(プログラムカウンタ)、命令バッファ、IFU(Instruction Fetch Unit)、DEC(DECoder)、RF(Register Fetch)、REG(REGister)、SH(Shifter)、ALU、MUL及びFPU等の演算回路、汎用レジスタ、及び、ロード/ストアユニット等を有する。これらが1クロック毎に命令実行段階の各ステージを実行することでいわゆるパイプライン制御が実現されている。

10

【0024】

ローカルRAM1はコア1に専用のメモリ(一次キャッシュ)であり、ローカルRAM2はコア2に専用のメモリであり、ローカルRAM3はコア3に専用のメモリである。専用のメモリとは、コア1はローカルRAM1~3を使用することができるが、ローカルRAM1に比べ、コア1がローカルRAM2,3をワークメモリとする際には制限があることをいう。例えば、コア2,3によるローカルRAM2,3の使用許可が必要であったり、コア2,3がローカルRAM2,3の容量を所定量以上使用している場合は使用できなかったり、コア2,3がローカルRAM2,3にアクセスしている場合は待機する必要があったりすることである。また、コア1がローカルRAM2,3にアクセスする際は、コア通信バス17又はマルチレイヤバス28を経由する必要があるため、バスの調停など物理的な距離や構成に起因して、コア1のローカルRAM2,3に対するアクセスの優先度は低くなる。これも制限の1つである。

20

【0025】

コア1~3は、ROM24に記憶されたフェールセーフプログラム32及びOS33を実行する。プログラム31(以下、区別する場合プログラム1~3という)は、OS33などによりコア1~3に任意に割り当てられて、各コア1~3が実行することが可能である。起動時の割り当ては決まっていなくてもよいが、起動時、コア1~3は専用のローカルRAM1~3をワークメモリとする。以下では、コア1~3と専用のローカルRAM1~3との組み合わせを「専用組み合わせ」という。

30

コア間通信部1~3は、コア通信バス17を介してコア1~3が相互に通信することを可能にする。コア1~3は、コア間通信部1~3により、他のコアの異常の有無を監視したり、ローカルRAM1~3にアクセスする。コア間通信部1~3はローカルRAM1~3を介してデータを相互に通信することができる。また、コア間通信部1~3は、専用組み合わせでないコア1~3からローカルRAM1~3へのアクセス要求を遮断するスイッチや、専用組み合わせでないコア1~3からアクセス可能なローカルRAM1~3の領域を一部に制限するアクセス制限の機能を備える。なお、コア1~3は、マルチレイヤバス28を経由して互いに通信することもできる。

【0026】

リセット回路1~3は、自コア又は他コアをリセットする回路である。自コアをリセットするのは例えばマイコン100の起動時にCPU1~3をそれぞれ自コアが初期化してOS33等を起動するためである。他コアをリセットするのは、主に他コアを停止させるためである。リセット回路1はリセット回路2,3にリセット信号(HighアクティブでもLowアクティブでもよい)を継続的に出力することができる(結線は不図示)。リセット回路2,3についても同様である。リセット信号が継続的に出力されるとクロック信号が停止したままになるので、リセット信号が入力されたコア2,3は停止したままとなる。

40

【0027】

DMAC22は、マルチレイヤバス28に接続された各ブロックからのSDRAM23へのアクセス要求を調停すると共に、I/Oブリッジ25からSDRAM23へ又はSD

50

R A M 2 3 から I / O ブリッジ 2 5 へ、コア 1 ~ 3 を介在することなくデータを転送する。D M A C 2 2 は転送終了によりコア 1 ~ 3 に適宜割込みをかけることができる。

【 0 0 2 8 】

S D R A M 2 3 は、コア 1 ~ 3 にプログラム又はデータを提供するためのメモリ（二次キャッシュ）である。S D R A M 2 3 の少なくとも一部はコア 1 ~ 3 により共有される。R O M 2 4 にはプログラム 1 ~ 3、フェールセーフプログラム 3 2、及び、O S 3 3 が記憶されている。説明の都合上、プログラム 1 ~ 3 は 3 つとしたがプログラムの数は 4 つ以上でもよい。この場合、複数のプログラム 3 1 が割り当てられるコア 1 3 が存在することになる。

【 0 0 2 9 】

I / O ブリッジ 2 5 は、マルチレイバパス 2 8 と I / O バス 2 7 の間で相互に周波数や電圧値などを変換する。I / O バス 2 7 には種々の I / O 2 6 が接続されている。I / O 2 6 はマイコン 1 0 0 と外部の機器を接続するインタフェースであり、各種のセンサ、アクチュエータ、C A N コントローラ等が接続される。なお、このマイコン 1 0 0 は例えば車両の E C U (electronic control unit) に適用される。

【 0 0 3 0 】

〔プログラムのコアへの割り当て〕

本実施形態のマイコン 1 0 0 は、プログラム 1 ~ 3 の優先度を考慮してプログラム 1 ~ 3 が実行されるコア 1 ~ 3 とローカル R A M 1 5 の組合せを任意に変更するので、いわゆる S M P (Symmetric Multi processing) の実行態様といえる。または、あるプログラムだけ割り当てられるコアを固定にしておき、その他のプログラムをマイコン 1 0 0 がコア 1 ~ 3 に動的に割り当てることもできる (B M P (Bound Multi processing))。

【 0 0 3 1 】

本実施形態のマイコン 1 0 0 は、O S 3 3 がコア 1 ~ 3 とローカル R A M 1 5 の組合せを制御するものとするが、この機能はプログラム 3 1 が提供してもよい。O S 3 3 は、プログラム 1 ~ 3 の優先度と状態（実行可能、実行中、実行待ち等）に応じてコア 1 ~ 3 にプログラム 1 ~ 3 を割り当てる。プログラム 1 ~ 3 は、互いに独立して実行可能な場合も、相互に関連している場合もある。前者の場合、O S 3 3 は優先度だけに基づいてコア 1 ~ 3 にプログラム 1 ~ 3 を割り当てればよい。

【 0 0 3 2 】

図 4 (a) は、プログラム 1 ~ 3 の優先度が登録された優先度テーブルの一例を示す。優先度テーブルは R O M 2 4 に記憶されており、コア 1 ~ 3 が参照することができる。図では、プログラム 1 の優先度を「高」、プログラム 2 の優先度を「中」、プログラム 1 の優先度を「低」としたがあくまで一例である。

【 0 0 3 3 】

後者の場合（相互に関連している場合）が生じるのは、例えばプログラム 2 がプログラム 1 の処理結果を利用する場合等である。このような場合、プログラム 2 はサービスコールを O S 3 3 に要求して、実行待ち状態となる。プログラム 1 は処理が完了すると同様にサービスコールを O S 3 3 に要求してプログラム 2 を実行可能状態にする。O S 3 3 は、このような状態遷移を監視して、優先度を考慮しながらコア 1 ~ 3 にプログラム 1 ~ 3 を割り当てていく。

【 0 0 3 4 】

図 4 (b) は、O S 3 3 が割り当てたコア 1 ~ 3 とプログラム 1 ~ 3 の関係の一例を示す。コアとプログラムの数が等しいので、プログラム 1 ~ 3 に優先度の違いがあっても、各コア 1 ~ 3 に 1 つのプログラム 1 ~ 3 が割り当てられている。コア 1 ~ 3 が実行しているプログラム 1 ~ 3 の情報はコア間通信部 1 ~ 3 を介して交換されるので、各コア 1 ~ 3 は最新の割り当て状況を共有することができる。

【 0 0 3 5 】

なお、一般的な S M P ではいずれかのコアが O S 3 3 を実行して、O S 3 3 が複数のコアへのプログラムの割り当てを制御するが、こうすると O S 3 3 を実行するコア 1 3 に異

10

20

30

40

50

常が生じた場合に、コア 1 ~ 3 とワークメモリの組合せの変更が困難になる。そこで、本実施形態は、コア 1 ~ 3 とワークメモリの組合せを変更する機能（後述する割り当て制御部）は各コア 1 ~ 3 が有しているものとする。

【 0 0 3 6 】

具体的には、例えば、コア 1 ~ 3 又はローカル R A M 1 ~ 3 の異常を検出したコア 1 3 が、O S 3 3 又は O S 3 3 と同様の機能を使って、異常が検出されたコア 1 ~ 3 又はローカル R A M 1 ~ 3 で実行されていたプログラム 1 ~ 3 を、その優先度に応じて、専用割り当て又は専用割り当てでない組み合わせのコア 1 3 とローカル R A M 1 5 に割り当てる。

【 0 0 3 7 】

〔機能ブロック図〕

図 5 は、コア 1 ~ 3 の機能ブロック図の一例である。コア 1 ~ 3 はそれぞれ、異常監視部 4 1、停止部 4 2、及び、割り当て制御部 4 3 を有する（各 C P U の機能を区別するため、機能ブロックに C P U と同じ番号を付す。）。各機能ブロックは、コア 1 ~ 3 がフェールセーフプログラム 3 2 及び O S 3 3 の少なくとも一方を実行することで実現される。

【 0 0 3 8 】

< 異常監視部 >

異常監視部 4 1 は、コア 1 3 及びローカル R A M 1 5 の異常を監視する。監視形態はいくつか考えられるが、1 つの異常監視部 4 1 はコア 1 ~ 3 の全ての異常を監視する能力、及び、ローカル R A M 1 ~ 3 の全ての異常を監視する能力を有するものとし、適宜、監視形態を変える。

【 0 0 3 9 】

(1) 監視形態

A . コア 1 ~ 3 及び R A M 1 ~ 3 が正常な場合

・コアの監視

異常監視部 1 はコア 2 の異常を、異常監視部 2 はコア 3 の異常を、異常監視部 3 はコア 1 の異常を、それぞれ監視する。コア 1 3 に異常が生じると異常監視部 4 1 の監視結果の信頼性も低下するので、各異常監視部 1 ~ 3 が隣のコア 1 ~ 3 の異常を監視することで、異常のあるコア自身が自機の異常を監視することを回避している。

・ローカル R A M の監視

異常監視部 1 はローカル R A M 1 の異常を、異常監視部 2 はローカル R A M 2 の異常を、異常監視部 3 はローカル R A M 3 の異常を、それぞれ監視する。専用組み合わせのコア 1 3 とローカル R A M 1 5 はプログラムの実行速度が速いので、このように監視することで負荷を抑制しやすい。コアの監視のように隣のローカル R A M を監視してもよい。

【 0 0 4 0 】

B . いずれかのコアの異常が検出された場合

・コアの監視

例えば、コア 1 の異常が検出されたとして説明する。コア 1 に異常が生じることにより、異常監視部 1 はコア 2 の異常を監視できないが、異常監視部 1 を監視していた異常監視部 3 はもはやコア 1 の異常を監視する必要がない。そこで、異常監視部 3 はコア 2 の異常を監視する。異常監視部 2 はコア 3 の異常を監視したままである。このように、コア 1 の異常が検出されても、異常監視部 1 ~ 3 が監視対象を切り替えることでコア 2 , 3 の監視を継続できる。

・ローカル R A M の監視

例えば、コア 1 の異常が検出されたとして説明する。コア 1 の異常が生じることにより、異常監視部 1 はローカル R A M 1 の異常を監視できない。このため、異常監視部 3 が、コア 1 と共にローカル R A M 1 の異常を監視する。すなわち、異常監視部 2 はローカル R A M 2 の異常を監視したままであり、異常監視部 3 はローカル R A M 3 とローカル R A M 1 の異常を監視する。このように、コア 1 の異常が検出されても、異常監視部 1 ~ 3 が監視対象を増やすことでローカル R A M 1 ~ 3 の監視を継続できる。

【 0 0 4 1 】

10

20

30

40

50

C. いずれかのローカルRAMの異常が検出された場合

・コアの監視

コア1～3は正常なので、異常監視部1～3によるコア1～3の監視形態に変更はない。

・ローカルRAMの監視

例えば、ローカルRAM1の異常が検出されたとして説明する。すでに、ローカルRAM1の異常が検出されたので、異常監視部1はローカルRAM1の監視を終了する。したがって、引き続き、異常監視部2はローカルRAM2を監視し、異常監視部3はローカルRAM3を監視する。

【0042】

このように、コア1～3の1つ又はローカルRAM1～3の1つに異常が検出されても、異常監視部1～3は異常の監視を継続できる。

10

【0043】

(2) 異常の監視方法

A. コアの異常

コアの異常を検出する方法としては、コア同士の処理結果を比較する方法が知られている。例えば、異常監視部1は、コア2に診断プログラムの実行を要求し、同じ診断プログラムをコア1で実行して処理結果を比較する。コア1～3には、SH、ALU、MUL及びFPU等の演算器が実装されているので、コアを監視するためにはこれら全ての演算器の異常を監視することが好ましい。このため、診断プログラムには、各演算器のみを1回以上使用するいくつかの関数が記述されており、各演算器毎の関数の処理結果を別々に出

20

【0044】

異常監視部1は、コア2とコア1の演算器毎の処理結果を比較して、演算器毎に異常の有無を監視することができる。個別の演算器の異常が検出されれば、後の解析に有効な情報となる。本実施形態では、1つでも演算器に異常が検出されればコアに異常があると判定する。

【0045】

異常監視部1～3は、コア1～3に異常があると判定すると、コア間通信部1～3を介して異常が検出されたコア13をコア1～3を通知する(例えば、コア1にコア1の異常を通知する必要はない。)。これにより、各コア1～3が異常状態を共有できる。

30

【0046】

なお、コア1～3による診断プログラムの処理結果は、コアが正常であれば固定の値を取るので、異常監視部1は、コア2に診断プログラムの実行を要求し、その処理結果と予め記憶している診断プログラムの処理結果とを比較してもよい。コア1が診断プログラムを実行する必要がないので負荷を低減できる。

【0047】

異常を監視するタイミングは、例えば、監視対象のコア1～3の負荷状態が比較的低い場合や、負荷状態が低くなくても定期的なタイミング等である。負荷状態を知らせるため、各コアは例えばコアの使用率が所定値以下になると、他のコアに負荷状態が低下したことを通知する。

40

【0048】

B. ローカルRAMの異常

ローカルRAM1～3の異常を検出する方法には種々の方法がある。例えば、“0”を書き込んで“1”のままのbitがあるか否か(又はその逆)、なんらかのデータを読み書きして読み書きの前後で一致するか否か、全領域に“1010...”のパターンのデータを書き込み読み出せるか否か、メモリ上のまとまった領域を別の領域に正しくコピーできるか否か、等の方法がある。異常監視部1～3は、ローカルRAM1～3に対しこのような診断を行い、異常の有無を判定する。

【0049】

異常監視部1～3は、ローカルRAM1～3の異常が検出された場合、初期化するなど

50

の回復を試みて異常が解消されない場合はフェールセーフを行う。例えば、コア間通信部 1 ~ 3 を構成する複数のチップの 1 つを分離可能であれば、異常が生じたチップを使用しないようにする。このような分離が困難であったり、又は、チップの一部を分離可能でもローカル R A M 1 ~ 3 の所定の割合以上が使用不可になるような場合、異常監視部 1 ~ 3 はローカル R A M 1 ~ 3 に異常があると判定する。

【 0 0 5 0 】

異常監視部 1 ~ 3 は、ローカル R A M 1 ~ 3 に異常があると判定すると、コア間通信部 1 ~ 3 を介して異常が検出されたローカル R A M 1 ~ 3 をコア 1 ~ 3 に通知する。これにより、各コア 1 ~ 3 が異常状態を共有できる。

【 0 0 5 1 】

図 6 (a) は、異常の検出結果を模式的に示す図の一例である。コア 1 ~ 3 は、コア 1 ~ 3 又はローカル R A M 1 ~ 3 の異常の通知を受け付けると、現在の異常状態を更新して記憶する。したがって、各コア 1 ~ 3 は、図 6 (a) のような異常状態を共有して、異常が検出されていないコアやローカル R A M を組合せて、プログラム 1 ~ 3 を割り当てることができる。

【 0 0 5 2 】

異常を監視するタイミングは、例えば、マイコン 1 0 0 の起動直後や、自コアの負荷状態が比較的低い場合などである。負荷状態は例えばコアの使用率に基づいて判定する。

【 0 0 5 3 】

< 停止部 >

図 5 に戻り、停止部 1 ~ 3 は異常が検出されたコア 1 ~ 3 を停止する。停止部 1 ~ 3 と、停止部 1 ~ 3 が停止するコア 1 ~ 3 の関係は、異常監視部 1 ~ 3 が監視する対象のコア 1 ~ 3 と同じである。すなわち、停止部 1 はコア 2 に異常が検出された場合コア 2 を停止させ、停止部 2 はコア 3 に異常が検出された場合コア 3 を停止させ、停止部 3 はコア 1 に異常が検出された場合コア 1 を停止させる。

【 0 0 5 4 】

異常監視部 1 ~ 3 が監視しているコア 1 ~ 3 は既知なので、自コアの異常監視部 1 ~ 3 が監視しているコア 1 ~ 3 に異常が検出されたことが図 6 (a) のような異常状態から明らかになると、停止部 1 ~ 3 は異常が検出されたコアを停止する。停止するには上記のリセット回路 1 ~ 3 を作動させ、停止対象のコア 1 3 にリセット信号を継続的に出力すればよい。

【 0 0 5 5 】

停止部 1 ~ 3 はコア 1 ~ 3 を停止させると、又は、コア 1 ~ 3 を停止させる所定時間前に、コア間通信部 1 ~ 3 を介して停止させたコア 1 ~ 3 をコア 1 ~ 3 に通知する (例えば、コア 1 にコア 1 の停止を通知する必要はない。) 。所定時間前に通知することで、コアが停止する前に、他のコアが必要なデータをローカル R A M 1 5 から取得することができる。図 6 (b) は、停止状態のコアが登録された図の一例である。これにより、各コア 1 ~ 3 が停止されたコアを共有できる。

【 0 0 5 6 】

< 割り当て制御部 >

図 5 に戻り、割り当て制御部 1 ~ 3 は、コア 1 ~ 3 やローカル R A M 1 ~ 3 の異常状態に更新があると、コア 1 ~ 3 とローカル R A M 1 ~ 3 の組合せの制御を開始する。

【 0 0 5 7 】

図 7 は、各コアに共通の割り当て制御の手順を示すフローチャート図の一例である。異常監視部 1 ~ 3 は、それぞれ個別にコア 1 ~ 3 及びローカル R A M 1 ~ 3 の異常を検出している (S 1 0) 。

【 0 0 5 8 】

まず、コア 1 ~ 3 のいずれかの異常が検出された場合 (S 2 0 の Y e s) 、割り当て制御部 1 ~ 3 は、異常が検出されたコア 1 ~ 3 が実行していたプログラム 1 ~ 3 と、他のコア 1 ~ 3 が実行しているプログラム 1 ~ 3 の優先度を比較する (S 3 0) 。この判定を行

10

20

30

40

50

うのは、異常が検出されたコア 1 ~ 3 を監視していたコア 1 ~ 3 の割り当て制御部 4 3 である。

・コア 1 の異常：割り当て制御部 3 は、プログラム 1 と、プログラム 2 , 3 の優先度を比較する。

・コア 2 の異常：割り当て制御部 1 は、プログラム 2 と、プログラム 1 , 3 の優先度を比較する。

・コア 3 の異常：割り当て制御部 2 は、プログラム 3 と、プログラム 2 , 3 の優先度を比較する。

【 0 0 5 9 】

異常が検出されたコア 1 ~ 3 が実行していたプログラム 1 ~ 3 よりも、優先度の低いプログラム 1 ~ 3 がない場合 (S 4 0 の N o)、異常が検出されたコア 1 ~ 3 が実行していたプログラム 1 ~ 3 の優先度が最も低いことになるので、割り当て制御部 1 ~ 3 は異常が検出されたコア 1 ~ 3 が実行していたプログラム 1 ~ 3 を自コアに割り当てる (S 5 0)。ただし、ワークメモリは元のローカル R A M 1 ~ 3 のままとする。

・コア 1 の異常：割り当て制御部 3 は、ワークメモリをローカル R A M 1 としたままプログラム 1 をコア 3 に割り当てる。

・コア 2 の異常：割り当て制御部 1 は、ワークメモリをローカル R A M 2 としたままプログラム 2 をコア 1 に割り当てる。

・コア 3 の異常：割り当て制御部 3 は、ワークメモリをローカル R A M 3 としたままプログラム 3 をコア 2 に割り当てる。

【 0 0 6 0 】

こうすることで、実行速度は低下しても優先度の低いプログラム 1 ~ 3 を継続して実行することができる。

【 0 0 6 1 】

異常が検出されたコア 1 ~ 3 が実行していたプログラム 1 ~ 3 よりも、優先度の低いプログラムがある場合 (S 4 0 の Y e s)、割り当て制御部 1 ~ 3 は優先度のより高いプログラム 1 ~ 3 が専用組み合わせのコアとローカル R A M 1 ~ 3 で実行されるように、コア 1 ~ 3 とコア 1 ~ 3 がワークメモリとするローカル R A M 1 ~ 3 との組合せを変更する (S 6 0)。この場合、専用組み合わせでないコアとローカル R A M で実行されるのは、最も優先度の低いプログラム 3 1 である。

・コア 1 の異常

プログラム P 1、P 2 > P 3 の場合

割り当て制御部 3 は、ローカル R A M 3 をワークメモリにしてプログラム 1 をコア 3 に割り当てる。割り当て制御部 3 は、プログラム 3 (低) をコア 3 に割り当てたまま、ワークメモリをローカル R A M 1 に変更する。

プログラム P 1、P 3 > P 2 の場合

割り当て制御部 3 は、ローカル R A M 2 をワークメモリにしてプログラム 1 をコア 2 に割り当てる。割り当て制御部 3 は、プログラム 2 (低) をコア 2 に割り当てたまま、ワークメモリをローカル R A M 1 に変更する。

・コア 2 の異常

プログラム P 2、P 3 > P 1 の場合

割り当て制御部 1 は、ローカル R A M 1 をワークメモリにしてプログラム 2 をコア 1 に割り当てる。割り当て制御部 1 は、プログラム 1 (低) をコア 1 に割り当てたまま、ワークメモリをローカル R A M 2 に変更する。

プログラム P 2、P 1 > P 3 の場合

割り当て制御部 1 は、ローカル R A M 3 をワークメモリにしてプログラム 2 をコア 3 に割り当てる。割り当て制御部 1 は、プログラム 3 (低) をコア 3 に割り当てたまま、ワークメモリをローカル R A M 2 に変更する。

・コア 3 の異常

プログラム P 1、P 3 > P 2 の場合

10

20

30

40

50

割り当て制御部 2 は、ローカル R A M 2 をワークメモリにしてプログラム 3 をコア 2 に割り当てる。割り当て制御部 2 は、プログラム 2 (低) をコア 2 に割り当てたまま、ワークメモリをローカル R A M 3 に変更する。

プログラム P 2、P 3 > P 1 の場合

割り当て制御部 2 は、ローカル R A M 1 をワークメモリにしてプログラム 3 をコア 1 に割り当てる。割り当て制御部 2 は、プログラム 1 をコア 1 に割り当てたまま、ワークメモリをローカル R A M 3 に変更する。

【 0 0 6 2 】

こうすることで、優先度のより高いプログラム 1 ~ 3 は専用組み合わせで処理されるので実行速度の低下を防止でき、優先度のより低いプログラム 1 ~ 3 も継続して実行することができる。

10

【 0 0 6 3 】

なお、コア 1 ~ 3 にプログラム 1 ~ 3 を割り当てるとは、各コア 1 ~ 3 の割り当て制御部 1 ~ 3 の監視対象にプログラム 1 ~ 3 を登録することであり、具体的には、プログラム 1 ~ 3 の I D や先頭アドレスを他のコアの割り当て制御部 1 ~ 3 に通知することである。割り当て制御部 1 ~ 3 は、実行可能状態のプログラム 1 ~ 3 を実行キューに登録して順番に実行する。

【 0 0 6 4 】

また、コア 1 ~ 3 に異常が検出された場合、コア 1 ~ 3 が複数のプログラム 1 ~ 3 を実行することになるので、割り当て制御部 1 ~ 3 は優先度の高いプログラムの実行頻度を優先度の低いプログラムよりも大きくする。

20

【 0 0 6 5 】

また、コア 1 ~ 3 がワークメモリとして使用するローカル R A M 1 ~ 3 を変更するとは、変更前のローカル R A M 1 ~ 3 から移動先のローカル R A M にコア 1 ~ 3 のアクセス先を移動することである (プログラムやデータを移動する) 。プログラム 1 ~ 3 は、ベースレジスタの値からのオフセットを指定することでアクセスされる再配置可能なプログラムである。割り当て制御部 1 ~ 3 はこれを利用して、プログラム 1 ~ 3 が専用組み合わせのコア 1 ~ 3 とローカル R A M 1 ~ 3 で実行される場合は、ベースレジスタにローカル R A M 1 ~ 3 におけるプログラム 1 ~ 3 の先頭アドレスを設定する。

【 0 0 6 6 】

コア 1 ~ 3 が専用組み合わせでないローカル R A M 1 ~ 3 をワークメモリとする場合、例えば、プログラムによってはコア間通信部 1 ~ 3 やマルチレイヤバス 2 8 を介してローカル R A M 1 ~ 3 にアクセスする必要がある。この場合、割り当て制御部 1 ~ 3 は、ベースレジスタにローカル R A M 1 ~ 3 を指定するアドレスとローカル R A M 1 ~ 3 におけるプログラムの先頭アドレスを組み合わせで設定する。これにより、コア 1 ~ 3 は、コア間通信部 1 ~ 3 又はマルチレイヤバス 2 8 を介して他コアのローカル R A M 1 ~ 3 にアクセスすることができる。

30

【 0 0 6 7 】

次に、ローカル R A M 1 ~ 3 のいずれかの異常が検出された場合 (S 1 2 0 の Y e s) 、割り当て制御部 1 ~ 3 は、異常が検出されたローカル R A M 1 ~ 3 をワークメモリにしていたプログラム 1 ~ 3 と、他のプログラム 1 ~ 3 の優先度を比較する (S 1 3 0) 。この判定を行うのは、ローカル R A M 1 ~ 3 の異常を検出したコアの割り当て制御部 4 3 である。

40

・ローカル R A M 1 の異常

割り当て制御部 1 は、プログラム 1 と、プログラム 2 , 3 の優先度を比較

・ローカル R A M 2 の異常

割り当て制御部 2 は、プログラム 2 と、プログラム 1 , 3 の優先度を比較

・ローカル R A M 3 の異常

割り当て制御部 3 は、プログラム 3 と、プログラム 1 , 2 の優先度を比較

異常が検出されたローカル R A M 1 ~ 3 をワークメモリにしていたプログラム 1 ~ 3 よ

50

りも優先度が低いプログラム 1 ~ 3 がない場合 (S 1 4 0 の N o)、異常が検出されたローカル R A M 1 ~ 3 をワークメモリとするプログラム 1 ~ 3 の優先度が最も低いことになるので、割り当て制御部 1 ~ 3 は異常が検出されたローカル R A M 1 ~ 3 をワークメモリとするプログラム 1 ~ 3 を、他コアがワークメモリとするローカル R A M 1 ~ 3 をワークメモリにして実行を継続する (S 1 5 0)。この「他コア」は例えばコア間通信部 1 ~ 3 の空き容量が最も大きいコアである。または、比較的低い優先度のプログラム 1 ~ 3 を実行しているコアでもよい。ここでは、監視対象のコア 1 ~ 3 に割り当てるとする。

・ローカル R A M 1 の異常

割り当て制御部 1 は、プログラム 1 のワークメモリをローカル R A M 2 に変更する。

・ローカル R A M 2 の異常

割り当て制御部 2 は、プログラム 2 のワークメモリをローカル R A M 3 に変更する。

・ローカル R A M 3 の異常

割り当て制御部 3 は、プログラム 3 のワークメモリをローカル R A M 1 に変更する。

【 0 0 6 8 】

こうすることで、各コア 1 ~ 3 は、実行速度は低下しても優先度の低いプログラム 1 ~ 3 を継続して実行することができる。

【 0 0 6 9 】

異常が検出されたローカル R A M 1 ~ 3 をワークメモリにしていたプログラム 1 ~ 3 よりも優先度が低いプログラム 1 ~ 3 がある場合 (S 1 4 0 の Y e s)、割り当て制御部 1 ~ 3 は優先度のより高いプログラム 1 ~ 3 を、コア 1 ~ 3 が専用組み合わせのローカル R A M 1 ~ 3 をワークメモリとして実行するように、コア 1 ~ 3 とローカル R A M 1 ~ 3 の組合せを変更する (S 1 6 0)。この場合、専用組み合わせでないコアとローカル R A M で実行されるのは、最も優先度の低いプログラム 3 1 である。

・ローカル R A M 1 の異常

プログラム 1、3 > プログラム 2

割り当て制御部 1 は、最も優先度の低いプログラム 2 を実行しているコア 2 にプログラム 1 を割り当て、専用組み合わせになるようにワークメモリをローカル R A M 2 に変更する。また、割り当て制御部 1 は、ワークメモリを変更することなく、プログラム 1 の割り当て先のコア 2 が実行していたプログラム 2 を自コア (コア 1) に割り当てる。

プログラム 1、2 > プログラム 3

プログラム 2、コア 2、ローカル R A M 2 を、プログラム 3、コア 3、ローカル R A M 3 で置き換えた関係になる。

・ローカル R A M 2 の異常

プログラム 1、2 > プログラム 3

割り当て制御部 2 は、最も優先度の低いプログラム 3 を実行しているコア 3 にプログラム 2 を割り当て、専用組み合わせになるようにワークメモリをローカル R A M 3 に変更する。また、割り当て制御部 2 は、ワークメモリを変更することなく、プログラム 2 の割り当て先のコア 3 が実行していたプログラム 3 を自コア (コア 2) に割り当てる。

プログラム 2、3 > プログラム 1

プログラム 3、コア 3、ローカル R A M 3 を、プログラム 1、コア 1、ローカル R A M 1 で置き換えた関係になる。

・ローカル R A M 3 の異常

プログラム 2、3 > プログラム 1

割り当て制御部 3 は、最も優先度の低いプログラム 1 を実行しているコア 1 にプログラム 3 を割り当て、専用組み合わせになるようにワークメモリをローカル R A M 1 に変更する。また、割り当て制御部 3 は、ワークメモリを変更することなく、プログラム 3 の割り当て先のコア 1 が実行していたプログラム 1 を自コア (コア 3) に割り当てる。

プログラム 1、3 > プログラム 2

プログラム 1、コア 1、ローカル R A M 1 を、プログラム 2、コア 2、ローカル R A M 2 で置き換えた関係になる。

10

20

30

40

50

【 0 0 7 0 】

こうすることで、優先度のより高いプログラム 1 ~ 3 は専用組み合わせで処理されるので実行速度の低下を防止でき、優先度のより低いプログラム 1 ~ 3 も継続して実行することができる。

【 0 0 7 1 】

また、ローカル R A M 1 ~ 3 に異常が検出された場合、複数のプログラム 1 ~ 3 が 1 つのローカル R A M 1 ~ 3 を共有することになるので、割り当て制御部 1 ~ 3 はローカル R A M 1 ~ 3 の領域毎にプログラム 1 ~ 3 を割り当てる。この際、優先度の高いプログラム 1 ~ 3 に多くの領域を割り当てることで（例えば、優先度が高と中又は中と低の組み合わせでは 3 対 2、優先度が高と低の組み合わせでは 3 対 1 などとする）、メモリスワップを少なくでき、優先度の高いプログラム 1 ~ 3 をより高速に実行できるようになる。なお、領域の割り当ては、例えばコア間通信部 1 ~ 3 により実現される。

10

【 0 0 7 2 】

なお、ローカル R A M 1 ~ 3 の一部の異常が検出された場合に、一部のプログラムだけを移動することもできる。例えば、コア 1 がローカル R A M 1 をワークメモリにしてプログラム 1 , 4 を実行中、ローカル R A M 1 の一部に異常が検出された場合、優先度の高いプログラム 1 はコア 1 がローカル R A M 1 をワークメモリして実行を継続し、優先度の低いプログラム 4 はコア 1 がローカル R A M 2 又は 3 をワークメモリして実行する。こうすることで、ローカル R A M 1 の一部の異常が検出された場合に、プログラム 1 ~ 4 の配置を最低化できる。

20

【 0 0 7 3 】

以上説明したように、本実施形態のマイコン 1 0 0 は、コア 1 ~ 3 又はローカル R A M 1 ~ 3 に異常が検出された場合、優先度の高いプログラムを専用組み合わせで実行するようにコア 1 3 とローカル R A M 1 5 の組合せを変更するので、優先度の高いプログラム 3 1 は正常時と同等の速度で実行が継続される。また、優先度の低いプログラムは実行速度は低下しても継続して実行される。

【 0 0 7 4 】

〔 変形例 〕

< マルチプロセッサ >

図 8 は、マルチプロセッサ型のマイコン 1 0 0 のハードウェア構成図の一例を示す。図 8 において図 3 と同一部には同一の符号を付しその説明は省略する。このマイコン 1 0 0 は図 3 と同様に C P U 1 ~ 3 を有しているが、各 C P U 1 ~ 3 は 1 つのプロセッサ 2 1 に搭載されている。この場合、プロセッサ 2 1 と C P U 1 ~ 3 はほぼ同じ意味になる場合がある。したがって各プロセッサ 2 1 は、D M A C 2 2 の調停を受けてマルチレイヤバス 2 8 を介して他のプロセッサ 2 1 と通信する。

30

【 0 0 7 5 】

しかしながら、異常監視部 1 ~ 3 の監視形態及び監視方法、停止部 1 ~ 3 の停止方法、並びに、割り当て制御部 1 ~ 3 のプログラム 1 ~ 3 の割り当て方法はマルチコアの場合と同じである。

【 0 0 7 6 】

したがって、本実施形態のコア 1 ~ 3 がプログラム 1 ~ 3 を実行する際のコア 1 ~ 3 とローカル R A M 1 ~ 3 の組合せの変更は、マルチプロセッサ型のマイコン 1 0 0 についても有効である。

40

【 0 0 7 7 】

< マスター・スレーブ型 >

図 9 は、マルチコア型又はマルチプロセッサ型のマイコン 1 0 0 において、コア 1、2 のフェールセーフ処理を 1 つのコア 1 3 が集中的に制御する場合の機能ブロック図の一例を示す。この場合のハードウェア構成は図 3 又は図 8 のどちらでもよい。また、図 1 0 は、コア 3 がコア 1、2 を監視する手順のシーケンス図の一例である。

【 0 0 7 8 】

50

図 9 に示すように、コア 3 が異常監視部 4 1、停止部 4 2 及び割り当て制御部 4 3 を有する。コア 3 は、異常監視等の専用のコアでもよいし、図 3 などのようにプログラム 3 1 を実行してもよく、処理能力などにより設計できる。

【 0 0 7 9 】

図 1 0 のステップ S 3 0 0 と S 4 0 0 はいずれもコア 3 が図 7 と同様の手順を行うステップである。コア 3 は、ステップ S 3 0 0 ではコア 1 に対し、S 4 0 0 ではコア 2 に対し、それぞれ図 7 の制御を行う。すなわち、異常監視部 4 1 は、コア 1、2 に異常が検出される否かを監視し、また、ローカル R A M 1、2 に異常が検出されるか否かを監視する。コア 1 又は 2 に異常が検出された場合、停止部 4 2 はコア 1 又はコア 2 を停止する。

【 0 0 8 0 】

例えば、コア 1 に異常が検出された場合、割り当て制御部 4 3 は、コア 2 が優先度の高いプログラム 1、2 を、ローカル R A M 2 をワークエリアにして実行するように、コア 1、2 とローカル R A M 2 の組合せを変更する。優先度の低いプログラム 1、2 は、コア 2 がローカル R A M 1 をワークエリアにして実行することになる。コア 2 に異常が検出された場合はこの逆になる。

【 0 0 8 1 】

また、ローカル R A M 1 に異常が検出された場合、割り当て制御部 4 3 は、コア 2 が優先度の高いプログラム 1 又は 2 をローカル R A M 2 をワークエリアにして実行するように、コア 1、2 とプログラム 1、2 の組合せを変更する。優先度の低いプログラム 1 又は 2 は、コア 1 がローカル R A M 2 をワークエリアにして実行することになる。ローカル R A M 2 に異常が検出された場合はこの逆になる。

【 0 0 8 2 】

このように、本実施形態のプログラムとワークメモリの組合せは、各コアがそれぞれ制御することも、マスター・スレーブ型で 1 つのコアが制御することもできる。

【 符号の説明 】

【 0 0 8 3 】

- 1 2 コア間通信部
- 1 3 コア
- 1 4 リセット回路
- 1 5 ローカル R A M
- 2 1 プロセッサ
- 2 2 D M A C
- 2 3 S D R A M
- 2 4 R O M
- 2 5 I / O ブリッジ
- 2 8 マルチレイヤバス
- 4 1 異常監視部
- 4 2 停止部
- 4 3 割り当て制御部
- 1 0 0 マイコン


10

20


30

40


【 図 1 】



【 図 2 】



【 図 3 】



【 図 4 】


(a)

プログラム	優先度
プログラム1	高
プログラム2	中
プログラム3	低

(b)

コア	割り当てプログラム
コア1	プログラム1
コア2	プログラム2
コア3	プログラム3

【図5】



【図6】


(a)

コア異常	ローカルRAM異常
コア1	-
-	-
-	-


(b)

停止コア
コア1
-
-


【図7】



【図8】



【図9】



【図10】

