

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3971448号

(P3971448)

(45) 発行日 平成19年9月5日(2007.9.5)

(24) 登録日 平成19年6月15日(2007.6.15)

(51) Int. Cl. F I
G06T 15/00 (2006.01) G06T 15/00 100A
 G06T 15/00 300

請求項の数 2 (全 24 頁)

(21) 出願番号	特願2006-301059 (P2006-301059)	(73) 特許権者	395015319
(22) 出願日	平成18年11月7日(2006.11.7)		株式会社ソニー・コンピュータエンタテインメント
(62) 分割の表示	特願2004-27663 (P2004-27663) の分割		東京都港区南青山二丁目6番21号
原出願日	平成8年2月6日(1996.2.6)	(74) 代理人	110000198
(65) 公開番号	特開2007-26473 (P2007-26473A)		特許業務法人湘洋内外特許事務所
(43) 公開日	平成19年2月1日(2007.2.1)	(72) 発明者	豊 禎治
審査請求日	平成18年11月7日(2006.11.7)		東京都港区赤坂8丁目1番22号 株式会社ソニー・コンピュータエンタテインメント内
		審査官	月野 洋一郎
			最終頁に続く

(54) 【発明の名称】 描画装置及び描画方法

(57) 【特許請求の範囲】

【請求項1】

単位図形の組合せにより定義された画像モデルを描画するための描画命令に基づいて、描画手段により、単位図形の全ての画素の画素データを生成して、画像メモリに描画する描画装置であって、

上記画像メモリには、テクスチャデータが格納されていて、

上記描画命令に基づいて、

単位図形を3次元空間で複数に分割する手段と、

上記分割手段により分割された各単位図形に貼り付ける必要なテクスチャのアドレスを、該単位図形毎に順次、生成する前処理手段と、

上記前処理手段が生成した上記テクスチャのアドレスに基づいて、上記画像メモリから、該テクスチャのアドレスに対応するテクスチャデータを読み出す手段と、を有し、

上記描画手段は、上記読み出したテクスチャデータを用いて上記単位図形毎にテクスチャマッピングを行い、

上記分割する手段は、

単位図形の頂点の奥行きを示すZ値の最小値と最大値との差が所定の範囲内に収まっているか否かにより、上記単位図形の分割を行うか否かを判定する判定手段を備え、

上記分割を行なう判定をした場合、上記描画命令に基づく単位図形を3次元空間で複数に分割し、

上記読み出す手段は、上記テクスチャデータの読み出しを、上記描画手段が行なう単位

10

20

図形毎のテクスチャマッピングに先立って完了するように行なうことを特徴とする描画装置。

【請求項 2】

単位図形の組合せにより定義された画像モデルを描画するための描画命令に基づいて、単位図形の全ての画素の画素データを生成して、画像メモリに描画する描画方法であって、

上記描画命令に基づいて、

単位図形を 3 次元空間で複数に分割するステップと、

上記分割するステップにより分割された各単位図形に貼り付ける必要なテクスチャのアドレスを、該単位図形毎に順次、生成するステップと、

10

上記生成した上記テクスチャのアドレスに基づいて、上記画像メモリに予め格納されているテクスチャデータの中から対応するテクスチャデータを読み出すステップと、

上記読み出したテクスチャデータを用いて上記単位図形毎にテクスチャマッピングを行なうステップと、を有し、

上記分割するステップは、単位図形の頂点の奥行きを示す Z 値の最小値と最大値との差が所定の範囲内に収まっているか否かにより、上記単位図形の分割を行うか否かを判定し

、
上記分割を行なう判定をした場合、上記描画命令に基づく単位図形を 3 次元空間で複数に分割し、

上記読み出すステップは、上記テクスチャデータの読み出しを、上記テクスチャマッピングを行なうステップに先立って完了するように行なうことを特徴とする描画方法。

20

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、コンピュータを用いた映像機器であるグラフィックコンピュータ、特殊効果装置、ビデオゲーム機等に用いられる描画装置及び描画方法に関する。

【背景技術】

【0002】

従来、家庭用 TV ゲーム機やパーソナルコンピュータあるいはグラフィックコンピュータなどにおいて、テレビジョン受像機やモニタ受像機あるいは陰極線管 (CRT: Cathode Ray Tube) ディスプレイ装置などに出力して表示する画像のデータすなわち表示出力画像データを生成する画像生成装置では、中央演算処理装置 (CPU: Central Processing Unit) とフレームバッファの間に専用の描画装置を設けることにより、高速処理を可能にしている。

30

【0003】

すなわち、上記画像生成装置において、CPU 側では、画像を生成する際に、直接フレームバッファをアクセスするのではなく、座標変換やクリッピング、光源計算等のジオメトリ処理を行い、3 角形や 4 角形などの基本的な単位図形 (ポリゴン) の組み合わせとして 3 次元モデルを定義して 3 次元画像を描画するための描画命令を作成し、その描画命令を描画装置に送る。例えば、3 次元のオブジェクトを表示する場合は、オブジェクトを複数のポリゴンに分解して、各ポリゴン対応する描画命令を CPU から描画装置に転送する。そして、描画装置は、CPU から送られてきた描画命令を解釈して、頂点の色データと奥行きを示す Z 値から、ポリゴンを構成する全ての画素の色と Z 値を考慮して、画素データをフレームバッファに書き込むレンダリング処理を行い、フレームバッファに図形を描画する。なお、上記 Z 値は、視点からの奥行き方向の距離を示す情報である。

40

【0004】

例えば、上記画像生成装置において、3 次元のオブジェクトを表示する場合は、オブジェクトを複数のポリゴンに分解して、各ポリゴンに対応する描画命令を CPU から描画装置に転送する。この際に、オブジェクトをより実際に近く表現するために、テクスチャマ

50

ッピングやミップマッピングと呼ばれる手法が採用されている。さらに、色変換データを記憶したカラーロックアップテーブル（CLUT：Color Lock Up Table）を介して画像の色データを変換することにより、表示色を変化させる手法も広く知られている。

【0005】

ここで、テクスチャマッピングとは、テクスチャソース画像として別に用意された2次元画像（絵柄）すなわちテクスチャパターンを物体を構成するポリゴンの表面に張り付ける技術である。また、ミップマッピングは、3次元モデルに近づいたり、それから遠ざかった場合に、ポリゴンの張り付ける絵柄が不自然にならないように画素データを補間するようにしたテクスチャマッピングの手法の1つである。

【発明の開示】

10

【発明が解決しようとする課題】

【0006】

ところで、画像の描画速度は、描画エンジンにおける各ポリゴンに対するテクスチャマッピングやミップマッピング等の処理速度に依存する。また、画像の描画速度は、描画エンジンからフレームバッファへの書き込み速度に影響され、フレームバッファのアクセス速度が遅いと描画速度が低下することになる。従って、描画速度を高めるために高価な高速メモリを大容量のフレームバッファに用いることはシステムの価格の高騰につながり、安価なダイナミックランダムアクセスメモリ（DRAM：Dynamic Random Access Memory）等のメモリを用いるとシステムの描画速度が遅くなる、という欠点がある。

【0007】

20

そこで、本発明は、上述したような実情に鑑みてなされたものであり、次のような目的を有する。

【0008】

すなわち、本発明の目的は、安価なDRAM等のメモリをフレームバッファとして用いても、描画速度を高速に維持できるような描画装置及び描画方法を提供することにある。

【0009】

また、本発明に他の目的は、単位図形の組合せにより定義された画像モデルを描画するための描画命令に基づいて、描画手段により、単位図形の全ての画素の画素データを効率よく生成して、画像メモリに描画することができる描画装置及び描画方法を提供することにある。

30

【0010】

また、本発明に他の目的は、単位図形の組合せにより定義された画像モデルを描画するための描画命令に基づいて、描画手段により、テクスチャキャッシュ内のテクスチャデータに基づいてテクスチャマッピング処理を確実に効率よく行うことができる描画装置及び描画方法を提供することにある。

【0011】

また、本発明に他の目的は、単位図形の組合せにより定義された画像モデルを描画するための描画命令に基づいて、描画手段により処理するポリゴンの大きさすなわち画素数を均等化することができる描画装置及び描画方法を提供することにある。

【0012】

40

また、本発明に他の目的は、単位図形の組合せにより定義された画像モデルを描画するための描画命令に基づいて、描画手段により、テクスチャキャッシュ内のテクスチャデータに基づいてテクスチャの歪みの少ない状態でテクスチャマッピング処理を行うことができる描画装置及び描画方法を提供することにある。

【0013】

また、本発明に他の目的は、単位図形の組合せにより定義された画像モデルを描画するための描画命令に基づいて、描画手段により、ミップマップテクスチャデータに基づいてミップマッピング処理を効率よく行うことができる描画装置及び描画方法を提供することにある。

【0014】

50

また、本発明に他の目的は、前処理手段と描画手段とをパイプラインで構成して、単位図形の組合せにより定義された画像モデルを描画するための描画命令に基づいて、上記描画手段により、効率よく高速描画処理を行うことができる描画装置及び描画方法を提供することにある。

【0015】

さらに、本発明に他の目的は、描画命令に基づくポリゴンをピクセルインターリーブ処理に適した形状の複数の新たなポリゴンに分割して、描画手段により、フレームバッファを効率よくアクセスして高速の描画処理を行うことができる描画装置及び描画方法を提供することにある。

【課題を解決するための手段】

10

【0016】

本発明は、単位図形の組合せにより定義された画像モデルを描画するための描画命令に基づいて、描画手段により、単位図形の全ての画素の画素データを生成して、画像メモリに描画する描画装置及び描画方法であって、前処理手段により単位図形を複数に分割することを特徴とする。

【0017】

本発明に係る描画装置及び描画方法では、例えば、単位図形が上記描画手段におけるテクスチャキャッシュ内に収まるか否かを判定する判定手段による判定結果に基づいて、分割した新たな単位図形が上記テクスチャキャッシュ内に収まるように上記描画命令に基づく単位図形を複数に分割する。

20

【0018】

また、本発明に係る描画装置及び描画方法では、例えば、単位図形内の画素数が規定値以下であるか否かを判定する判定手段による判定結果に基づいて、分割した新たな単位図形内の画素数が上記規定値以下となるように上記描画命令に基づく単位図形を2次元空間で複数に分割する。

【0019】

また、本発明に係る描画装置及び描画方法では、例えば、上記描画命令に基づく単位図形を3次元空間で複数に分割する。

【0020】

また、本発明に係る描画装置及び描画方法では、例えば、単位図形が参照するミップマップテクスチャの参照範囲を判定する判定手段による判定結果に基づいて、分割した新たな単位図形が参照するミップマップテクスチャの参照範囲が所定範囲となるように上記描画命令に基づく単位図形を3次元空間で複数に分割する。

30

【0021】

また、本発明に係る描画装置及び描画方法では、例えば、単位図形内の画素数が規定値以下であるか否かを判定する判定手段による判定結果に基づいて、分割した新たな単位図形内の画素数が上記規定値以下となるように上記描画命令に基づく単位図形を上記判定手段による判定結果に基づいて3次元空間で複数に分割する。

【0022】

また、本発明に係る描画装置及び描画方法では、例えば、単位図形に対する上記描画手段による描画処理時間を予測して判定する判定手段による判定結果に基づいて、当該前処理手段による前処理時間と上記描画手段による描画処理時間がバランスするように上記描画命令に基づく単位図形を複数に分割する。

40

【0023】

さらに、本発明に係る描画装置及び描画方法では、例えば、単位図形の形状を判定する判定手段による判定結果に基づいて、分割した新たな単位図形が所定形状に近づくように上記描画命令に基づく単位図形を複数に分割する。

【発明の効果】

【0024】

以上のように、本発明に係る描画装置及び描画方法では、単位図形を複数に分割する前

50

処理手段を備えるので、描画手段により処理するのに適した状態に単位図形を分割することができ、単位図形の組合せにより定義された画像モデルを描画するための描画命令に基づいて、上記描画手段により、単位図形の全ての画素の画素データを効率よく生成して、画像メモリに描画することができる。

【0025】

また、本発明に係る描画装置及び描画方法では、単位図形が描画手段におけるテクスチャキャッシュ内に収まるか否かを判定する判定手段による判定結果に基づいて、前処理手段により、分割した新たな単位図形が上記テクスチャキャッシュ内に収まるように描画命令に基づく単位図形を複数に分割するので、描画手段において、テクスチャキャッシュ内のテクスチャデータに基づいてテクスチャマッピング処理を確実に且つ効率よく行うことができる。

10

【0026】

また、本発明に係る描画装置及び描画方法では、単位図形内の画素数が規定値以下であるか否かを判定する判定手段による判定結果に基づいて、前処理手段により、分割した新たな単位図形内の画素数が上記規定値以下となるように上記描画命令に基づく単位図形を2次元空間で複数に分割するので、描画手段において処理するポリゴンの大きさすなわち画素数を均等化することができる。

【0027】

また、本発明に係る描画装置及び描画方法では、単位図形内の画素数が規定値以下であるか否かを判定する判定手段による判定結果に基づいて、前処理手段により、分割した新たな単位図形内の画素数が上記規定値以下となるように上記描画命令に基づく単位図形を3次元空間で複数に分割するので、例えばテクスチャキャッシュ内のテクスチャデータに基づいてテクスチャの歪みの少ない状態でテクスチャマッピング処理を行うことができる。

20

【0028】

また、本発明に係る描画装置及び描画方法では、単位図形が参照するミップマップテクスチャの参照範囲を判定する判定手段による判定結果に基づいて、前処理手段により、分割した新たな単位図形が参照するミップマップテクスチャの参照範囲が所定範囲となるように描画命令に基づく単位図形を3次元空間で複数に分割するので、ミップマップテクスチャデータに基づいてミップマッピング処理を効率よく行うことができる。

【0029】

30

また、本発明に係る描画装置及び描画方法では、単位図形に対する描画手段による描画処理時間を予測して判定する判定手段による判定結果に基づいて、前処理手段による前処理時間と上記描画手段による描画処理時間がバランスするように描画命令に基づく単位図形を複数に分割するので、上記前処理手段と描画手段の各処理時間のバランスを保つことができ、上記前処理手段と描画手段とをパイプラインで構成して効率よく高速描画処理を行うことができる。

【0030】

さらに、本発明に係る描画装置及び描画方法では、単位図形の形状を判定する判定手段判定結果に基づいて、前処理手段により、分割した新たな単位図形が所定形状に近づくように描画命令に基づく単位図形を複数に分割するので、上記描画命令に基づくポリゴンを選択インターリーブ処理に適した形状の複数の新たなポリゴンに分割することができる。これにより、描画手段で、フレームバッファを効率よくアクセスして高速の描画処理を行うことができる。

40

【発明を実施するための最良の形態】**【0031】**

以下、本発明の好ましい実施の形態について、図面を参照しながら説明する。

【0032】

本発明に係る描画装置は、例えば図1に示すような構成のビデオゲーム装置に適用される。本発明に係る描画方法は、このビデオゲーム装置において実施される。

【0033】

50

このビデオゲーム装置は、例えば光学ディスク等の補助記憶装置に記憶されているゲームプログラムを読み出して実行することにより、使用者からの指示に応じてゲームを行うものであって、図1に示すような構成を有している。

【0034】

すなわち、このビデオゲーム装置は、2種類のバスすなわち、メインバス1とサブバス2を備える。

【0035】

上記メインバス1とサブバス2は、バスコントローラ10を介して接続されている。

【0036】

そして、上記メインバス1には、マイクロプロセッサなどからなる主中央演算処理装置 (メインCPU: Central Processing Unit) 11、ランダムアクセスメモリ (RAM: Random Access Memory) からなる主記憶装置 (メインメモリ) 12、主ダイナミックメモリアクセスメモリコントローラ (メインDMAC: Dinamic Memory Access Controller) 13、MPEGデコーダ (MDEC: MPEG Decorder) 14及び画像処理装置 (GPU: Graphic Processing Unit) 15が接続されている。また、上記サブバス2には、マイクロプロセッサなどからなる副中央演算処理装置 (サブCPU: Central Processing Unit) 21、ランダムアクセスメモリ (RAM: Random Access Memory) からなる副記憶装置 (サブメモリ) 22、副ダイナミックメモリアクセスメモリコントローラ (サブDMAC: Dinamic Memory Access Controller) 23、オペレーティングシステム等のプログラムが格納されたリードオンリーメモリ (ROM: Read Only Memory) 24、音声処理装置 (SPU: Sound Processing Unit) 25、通信制御部 (ATM: Asynchronous Transimission mode) 26、補助記憶装置27及び入力デバイス28が接続されている。

【0037】

上記バスコントローラ10は、メインバス1とサブバス2との間のスイッチングを行う上記メインバス1上のデバイスであって、初期状態ではオープンになっている。

【0038】

また、上記メインCPU11は、上記メインメモリ12上のプログラムで動作する上記メインバス1上のデバイスである。このメインCPU11は、起動時には上記バスコントローラ10がオープンになっていることにより、上記サブバス2上のROM24からブートプログラムを読み込んで実行し、補助記憶装置27からアプリケーションプログラム及び必要なデータを上記メインメモリ12や上記サブバス2上のデバイスにロードする。このメインCPU11には、座標変換等の処理を行うジオメトリトランスファエンジン (GTE: Geometry TransferEngine) 17が搭載されている。上記GTE17は、例えば複数の演算を並列に実行する並列演算機構を備え、上記メインCPU11からの演算要求に応じて座標変換、光源計算、行列あるいはベクトルなどの演算を高速に行う。そして、上記メインCPU11は、上記GTE17による演算結果に基づいて3角形や4角形などの基本的な単位図形 (ポリゴン) の組み合わせとして3次元モデルを定義して3次元画像を描画するための各ポリゴンに対応する描画命令を作成し、この描画命令をパケット化してコマンドパケットとして上記GPU15に送る。

【0039】

また、上記メインDMAC13は、メインバス1上のデバイスを対象とするDMA転送の制御等を行う上記メインバス1上のデバイスである。このメインDMAC13は、上記バスコントローラ10がオープンになっているときにはサブバス2上のデバイスも対象とする。

【0040】

また、上記GPU15は、レンダリングプロセッサとして機能する上記メインバス1上のデバイスである。このGPU15は、メインCPU11又はメインDMAC13からコマンドパケットとして送られてきた描画命令を解釈して、頂点の色データと奥行きを示すZ値から、ポリゴンを構成する全ての画素の色とZ値を考慮して、画素データをフレームバッファ18すなわち画像メモリに書き込むレンダリング処理を行う。

10

20

30

40

50

【0041】

また、上記MDEC14は、CPUと並列に動作可能なI/O接続デバイスであって、画像伸張エンジンとして機能する上記メインバス1上のデバイスである。このMDEC14は、離散コサイン変換などの直行変換により圧縮されて符号化された画像データを復号化する。

【0042】

また、上記サブCPU21は、上記サブメモリ22上のプログラムで動作する上記サブバス2上のデバイスである。

【0043】

また、上記サブDMAC23は、サブバス2上のデバイスを対象とするDMA転送の制御等を行う上記サブバス2上のデバイスである。このサブDMAC23は、上記バスコントローラ10がクローズになっているときにのみバス権利を獲得することができる。

10

【0044】

また、上記SPU25は、サウンドプロセッサとして機能する上記サブバス2上のデバイスである。このSPU25は、上記サブCPU21又はサブDMAC23からコマンドパケットとして送られてくるサウンドコマンドに応じて、サウンドメモリ29から音声データ読み出して出力する。

【0045】

また、上記ATM26は、サブバス2上の通信用デバイスである。

【0046】

20

また、上記補助記憶装置27は、サブバス2上のデータ入力デバイスであって、ディスクドライブなどからなる。

【0047】

さらに、上記入力デバイス28は、サブバス2上のコントロールパッド、マウスなどのマンマシンインターフェースや、画像入力、音声入力などの他の機器からの入力用デバイスである。

【0048】

すなわち、このビデオゲーム装置では、座標変換やクリッピング、光源計算等のジオメトリ処理を行い、3角形や4角形などの基本的な単位図形（ポリゴン）の組み合わせとして3次元モデルを定義して3次元画像を描画するための描画命令を作成し、各ポリゴンに対応する描画命令をコマンドパケットとしてメインバス1に送出するジオメトリ処理系が上記メインバス1上のメインCPU11及びGTU17などにより構成され、上記ジオメトリ処理系からの描画命令に基づいて各ポリゴンの画素データを生成してフレームバッファ18に書き込むレンダリング処理を行い、フレームバッファ18に図形を描画するレンダリング処理系が上記GPU15により構成されている。

30

【0049】

以下、上述したGPU15について具体的に説明する。

【0050】

上記GPU15は、その具体的な構成を図2に示してあるように、上記メインバス1に接続されたパケットエンジン31を備え、上記メインCPU11又はメインDMAC13から上記メインバス1を介して上記パケットエンジン31にコマンドパケットとして送られてくる描画命令に従って、プリプロセッサ32と描画エンジン33により各ポリゴンの画素データを上記フレームバッファ18に書き込むレンダリング処理を行い、上記フレームバッファ18に描画された画像の画素データを読み出して表示制御部（CRTC：CRT Controler）34を介してビデオ信号として図示しないテレビジョン受像機やモニタ受像機に供給するようになっている。

40

【0051】

上記パケットエンジン31は、上記メインCPU11又はメインDMAC13から上記メインバス1を介して送られてくるコマンドパケットを上記パケットエンジン31により図示しないレジスタ上に展開する。

50

【0052】

また、上記プリプロセッサ32は、上記パケットエンジン31にコマンドパケットとして送られてきた描画命令に従ってポリゴンデータを生成して後述するポリゴンの分割処理などの所定の前処理をポリゴンデータに施し、上記描画エンジン33が必要とする各ポリゴンの頂点座標情報、テクスチャやミップマップテクスチャのアドレス情報、ピクセルインターリーブの制御情報などの各種データを生成する。

【0053】

さらに、上記描画エンジン33は、上記プリプロセッサ32に接続されたN個のポリゴンエンジン33A1, 33A2・・・33ANと、各ポリゴンエンジン33A1, 33A2・・・33ANに接続されたN個のテクスチャエンジン33B1, 33B2・・・33BNと、各テクスチャエンジン33B1, 33B2・・・33BNに接続された第1のバススイッチ33Cと、この第1のバススイッチ33Cに接続されたM個のピクセルエンジン33D1, 33D2・・・33DMと、各ピクセルエンジン33D1, 33D2・・・33DMに接続された第2のバススイッチ33Eと、この第2のバススイッチ33Eに接続されたテクスチャキャッシュ33Fと、このテクスチャキャッシュ33Fに接続されたCLUTキャッシュ33Gを備える。

10

【0054】

この描画エンジン33において、上記N個のポリゴンエンジン33A1, 33A2・・・33ANは、上記プリプロセッサ32により前処理が施されたポリゴンデータに基づいて、上記N個のポリゴンエンジン33A1, 33A2・・・33ANは、描画命令に応じたポリゴンを順次生成してポリゴン毎にシェーディング処理などを並列処理により行う。

20

【0055】

また、上記N個のテクスチャエンジン33B1, 33B2・・・33BNは、上記ポリゴンエンジン33A1, 33A2・・・33ANにより生成されたポリゴン毎に、上記テクスチャキャッシュ33Fからカラーlookupアップテーブル (CLUT: Color Lock Up Table) キャッシュ33Gを介して与えられるテクスチャデータに基づいて、テクスチャマッピング処理やミップマップ処理を並列処理により行う。

【0056】

ここで、上記テクスチャキャッシュ33Fには、上記N個のテクスチャエンジン33B1, 33B2・・・33BNが処理するポリゴンに張り付けるテクスチャやミップマップテクスチャのアドレス情報が上記プリプロセッサ32から事前に与えられ、上記アドレス情報に基づいて上記フレームバッファ18上のテクスチャ領域からテクスチャマッピング処理に必要なテクスチャデータが転送されるとともに、該当するテクスチャデータからミップマッピング処理に必要な解像度のデータのみが選択されてミップマップテクスチャデータとして転送される。さらに、上記CLUTキャッシュ33Gには、上記ポリゴンの描画を行なう際に参照すべきCLUTデータが上記フレームバッファ18上のCLUT領域から転送される。

30

【0057】

上記N個のテクスチャエンジン33B1, 33B2・・・33BNによりテクスチャマッピング処理やミップマップ処理が施されたポリゴンデータは、上記第1のバススイッチ33Cを介してM個のピクセルエンジン33D1, 33D2・・・33DMに転送される。

40

【0058】

上記M個のピクセルエンジン33D1, 33D2・・・33DMは、Zバッファ処理やアンチエイリアシング処理等の各種画像処理を並列処理により行い、M個の画素データを生成する。

【0059】

そして、上記M個のピクセルエンジン33D1, 33D2・・・33DMで生成されたM個の画素データは、この第2のバススイッチ33Eを介して上記フレームバッファ18に書き込まれる。

50

【0060】

ここで、上記第2のバススイッチャ33Eは、上記プリプロセッサ32からピクセルインターリーブの制御情報が供給されており、上記M個のピクセルエンジン33D1, 33D2・・・33DMで生成されたM個の画素データのうちのL個の画素データを上記制御情報に基づいて選択することにより、上記フレームバッファ18上に描画するポリゴンの形状に応じたM個の記憶場所をアクセス単位として画素データをM個ずつ書き込むピクセルインターリーブ処理を行う機能を有している。

【0061】

上記描画エンジン33は、上記プリプロセッサ32により前処理が施されたポリゴンデータに基づいて、各ポリゴンの全ての画素データを生成して上記フレームバッファ18に書き込むことにより、上記描画命令によりポリゴンの組合せとして定義された画像を上記フレームバッファ18上に描画する。そして、上記フレームバッファ18に描画された画像の画素データを読み出してCRT34を介してビデオ信号として図示しないテレビジョン受像機やモニタ受像機に供給する。

10

【0062】

このような構成のGPU15において、上記プリプロセッサ32は、例えば、ポリゴンの頂点座標 $[(X_0, Y_0), (X_1, Y_1), (X_2, Y_2)]$ やテクスチャ座標 $[(U_0, V_0), (U_1, V_1), (U_2, V_2)]$ に基づいて、上記N個のテクスチャエンジン33B1, 33B2・・・33BNが処理するポリゴンに張り付けるテクスチャの先読みを行うためのアドレス情報を生成し、また、ポリゴンの辺の傾き $[(X_1 - X_0) / (Y_1 - Y_0), (X_2 - X_0) / (Y_2 - Y_0), (X_1 - X_2) / (Y_1 - Y_2)]$ 、テクスチャアドレスの傾き $[(U_1 - U_0) / (Y_1 - Y_0), (U_2 - U_0) / (Y_2 - Y_0), (U_1 - U_2) / (Y_1 - Y_2)]$ 、 $[(V_1 - V_0) / (Y_1 - Y_0), (V_2 - V_0) / (Y_2 - Y_0), (V_1 - V_2) / (Y_1 - Y_2)]$ ・・・やポリゴンの面積などからミップマップの選択情報を再生して、これらの情報をテクスチャキャッシュ33Fに供給する。また、ポリゴンの頂点座標 $[(X_0, Y_0), (X_1, Y_1), (X_2, Y_2)]$ を左エッジの頂点順 $(X_0, Y_0) \rightarrow (X_1, Y_1) \rightarrow (X_2, Y_2)$ 又は右エッジの頂点順 $(X_2, Y_2) \rightarrow (X_1, Y_1) \rightarrow (X_0, Y_0)$ でソートしたり、両端点のスキャンやテクスチャアドレスのスキャンを行う。

20

【0063】

そして、上記プリプロセッサ32は、ポリゴンデータを前処理した情報を図示しないワークメモリに蓄えておき、描画エンジン33が次のポリゴンを処理できるようにになった段階で、1ポリゴンを処理できる情報をワークメモリから上記N個のポリゴンエンジン33A1, 33A2・・・33ANに転送する。これにより、上記描画エンジン33は、新たなポリゴンの描画処理を開始する。

30

【0064】

すなわち、このGPU15では、その基本的な構成を図3に示すように、上記プリプロセッサ32と描画エンジン33でパイプラインにより描画処理を行い、描画命令によりポリゴンの組合せとして定義された画像を上記フレームバッファ18上に描画する。

【0065】

このパイプライン処理による描画処理を再度説明する。

40

【0066】

上記プリプロセッサ32は、上述のようにポリゴンデータに所定前処理を施し、上記描画エンジン33が必要とする各ポリゴンの頂点座標情報、テクスチャやミップマップテクスチャのアドレス情報、ピクセルインターリーブの制御情報などの各種データを上記描画エンジン33に供給する。

【0067】

上記描画エンジン33は、上記プリプロセッサ32からデータを受け取り、必要とするテクスチャデータをテクスチャキャッシュ33Dから読み出し、画素データを生成して上記フレームバッファ18に書き込む。上記テクスチャキャッシュ33Dは、上記プリプロ

50

セッサ 3 2 における前処理により算出された必要とするテクスチャアドレスに対応するテクスチャ領域のテクスチャデータを上記フレームバッファ 1 8 から読み出す。テクスチャデータの読み出しは、描画エンジン 3 3 が実際に必要とする前に完了するように行われる。また、ミップマッピング処理で必要とする解像度に対応するテクスチャデータのみを上記テクスチャ領域から読み込むことにより、上記テクスチャ領域のアクセス回数を減らすことができる。

【0068】

なお、上記テクスチャキャッシュ 3 3 F 内のデータ構造は、その一例を図 4 に示してあるように、テクスチャアドレスからなるタグ部 T A G、必要となるテクスチャデータが格納されている格納部 D A T A、未だテクスチャデータが使用されていないことを示すフラグ L を有する。そして、上記テクスチャキャッシュ 3 3 は、フラグ L がリセットされたエントリを使用すべく、上記フレームバッファ 1 8 のテクスチャ領域からテクスチャデータを読み込み、そのフラグ L をセットする。描画エンジン 3 3 は、フラグ L がセットされているエントリから該当するテクスチャデータを読み出して描画処理を行い、描画を終了してそのテクスチャデータをもはや必要としなくなった段階でそのエントリのフラグ L をリセットする。

【0069】

このようにテクスチャマッピング処理を行う描画装置において、プリプロセッサ 3 2 と描画エンジン 3 3 をパイプラインで構成し、テクスチャメモリすなわち上記フレームバッファ 1 8 上のテクスチャ領域から上記描画エンジン 3 3 が必要とするテクスチャデータを上記プリプロセッサ 3 2 による前処理の段階でキャッシュメモリ 3 3 F に転送することによって、上記描画エンジン 3 3 を停止させることなく描画処理を行うことができる。また、ミップマッピング処理で必要とする解像度に対応するテクスチャデータのみを上記テクスチャ領域から読み込むことにより、上記テクスチャ領域のアクセス回数及びアクセス時間を減らすことができ、全体の描画速度を上げることができる。

【0070】

なお、上記プリプロセッサ 3 2 におけるポリゴンの分割処理は、例えば図 5 に示すフローチャートに従って行われる。

【0071】

すなわち、ポリゴンの分割処理は、ポリゴンの数を示すポリゴンカウント C を 1 に初期設定して開始される。

【0072】

そして、第 1 の処理ステップ S 1 では、ポリゴンを分割する必要があるか否かの判定処理を行う。この処理ステップ S 1 における判定処理では、例えば、描画エンジン 3 3 においてこれから処理するポリゴンがテクスチャキャッシュ 3 3 F 内に収まる否かを判定する。この判定処理は、例えばポリゴンの頂点のテクスチャ座標 $[(U_0, V_0), (U_1, V_1), (U_2, V_2)]$ を算出して、全てが 1 テクスチャページ内に収まっているか否かを判定すればよい。

【0073】

そして、上記処理ステップ S 1 における判定結果が「NO」すなわちポリゴンを分割する必要がある場合には、次の処理ステップ S 2 に進んで、ポリゴンの N 分割処理を行う。この処理ステップ S 2 におけるポリゴンの N 分割処理は、例えば次に示すように、ポリゴンの全ての辺を中点で分割することにより行われる。

【0074】

$$X_0' = (X_0 + X_1) / 2$$

$$Y_0' = (Y_0 + Y_1) / 2$$

$$Z_0' = (Z_0 + Z_1) / 2$$

$$X_1' = (X_1 + X_2) / 2$$

$$Y_1' = (Y_1 + Y_2) / 2$$

$$Z_1' = (Z_1 + Z_2) / 2$$

10

20

30

40

50

$X2' = (X2 + X0) / 2$
 $Y2' = (Y2 + Y0) / 2$
 $Z2' = (Z2 + Z0) / 2$
 $U0' = (U0 + U1) / 2$
 $V0' = (V0 + V1) / 2$
 $Z0' = (Z0 + Z1) / 2$
 $U1' = (U1 + U2) / 2$
 $V1' = (V1 + V2) / 2$
 $Z1' = (Z1 + Z2) / 2$
 $U2' = (U2 + U0) / 2$
 $V2' = (V2 + V0) / 2$
 $Z2' = (Z2 + Z0) / 2$
 $R0' = (R0 + R1) / 2$
 $G0' = (G0 + G1) / 2$
 $B0' = (B0 + B1) / 2$
 $R1' = (R1 + R2) / 2$
 $G1' = (G1 + G2) / 2$
 $B1' = (B1 + B2) / 2$
 $R2' = (R2 + R0) / 2$
 $G2' = (G2 + G0) / 2$
 $B2' = (B2 + B0) / 2$

10

20

すなわち、この処理ステップ S 2 におけるポリゴンの N 分割処理では、ポリゴンの全ての辺を中点で分割することにより、例えば三角形のポリゴンは N = 4 個の新たなポリゴンに分割される。

【0075】

次の処理ステップ S 2 では、ポリゴンカウント C を $C = C + N - 1$ としてポリゴンの数を変更する。そして、最初の処理ステップ S 1 に戻り、分割された新たなポリゴンをさらに分割する必要があるか否かの判定処理を行い、分割した新たなポリゴンが上記テクスチャキャッシュ内に収まるようになるまで、上記各処理ステップ S 1 ~ S 3 を繰り返し行う。

【0076】

30

また、上記処理ステップ S 1 における判定結果が「YES」すなわちポリゴンを分割する必要がない場合には次の処理ステップ S 4 に進む。

【0077】

この処理ステップ S 4 では、ポリゴンエンジン 33A1, 33A2 ... 33ANP に 1 ポリゴン分の前処理情報を渡して、レンダリング処理を開始させ、レンダリング処理の終了を待つことなく次の処理ステップ S 5 に進む。

【0078】

この処理ステップ S 5 では、ポリゴンカウント C をデクリメントする。

【0079】

次の処理ステップ S 6 では、ポリゴンカウント C が「0」になったか否かの判定処理を行う。そして、この処理ステップ S 6 における判定結果が「NO」すなわち $C \neq 0$ で処理すべきポリゴンがある場合には最初の処理ステップ S 1 に戻って、次のポリゴンの処理に入る。また、この処理ステップ S 6 における判定結果が「YES」すなわち全てのポリゴンをレンダリングして分割すべきポリゴンが無くなれば、処理を終了する。

40

【0080】

すなわち、上記プリプロセッサ 32 では、描画エンジン 33 においてこれから処理するポリゴンがテクスチャキャッシュ 33F 内に収まる否か（以下、判定条件 1 という）を判定し、その判定結果に基づいて分割処理を行うことによって、分割した新たなポリゴンが上記テクスチャキャッシュ 33F 内に収まるように上記描画命令に基づくポリゴンを複数に分割する。これにより、上記描画エンジン 33 において、テクスチャキャッシュ 33F か

50

らCLUTチャッシュ33Gを介して読み出されるテクスチャデータに基づいてテクスチャマッピング処理を確実に効率よく行うことができる。

【0081】

ここで、上記プリプロセッサ32におけるポリゴンの分割処理では、上述の最初の処理ステップS1においてポリゴン内の画素数が規定値以下であるか否か（以下、判定条件2という）によりポリゴンを分割する必要があるか否かを判定し、その判定結果に基づいて、分割した新たなポリゴン内の画素数が上記規定値以下となるように処理ステップS2で上記描画命令に基づくポリゴンを2次元空間で複数に分割しても良い。これにより、上記描画エンジン33において処理するポリゴンの大きさすなわち画素数を均等化することができる。なお、上記ポリゴン内の画素数は、例えば、そのポリゴンの頂点の外積値として面積を求め、その値が適正な値よりも小さいか否かにより判定することができる。

10

【0082】

また、上記プリプロセッサ32におけるポリゴンの分割処理では、上述の処理ステップS2において上記描画命令に基づくポリゴンを3次元空間で複数に分割するようにしても良い。

【0083】

この場合、上述の処理ステップS1において、ポリゴンの頂点のZ値の最小値と最大値との差が適正な範囲内に収まっているか否か（以下、判定条件3という）により、ポリゴンを分割する必要があるか否かを判定し、その判定結果に基づいて、分割した新たなポリゴン内の画素数が上記規定範囲内に収まるように上記処理ステップS2で上記描画命令に基づくポリゴンを3次元空間で複数に分割して、1ポリゴンの大きさを制限することによって、テクスチャキャッシュ33FからCLUTチャッシュ33Gを介して読み出されるテクスチャデータに基づいてテクスチャの歪みの少ない状態でテクスチャマッピング処理を行うことができる。

20

【0084】

また、この場合、上述の処理ステップS1において、ポリゴンの頂点のZ値の最小値と最大値で参照するミップマップテクスチャを跨いでいるか否か（以下、判定条件4という）によりポリゴンを分割する必要があるか否かを判定し、その判定結果に基づいて、分割した新たなポリゴンがミップマップテクスチャを跨がないように、上記処理ステップS2で上記描画命令に基づくポリゴンを3次元空間で複数に分割して、1ポリゴンの参照するミップマップテクスチャの参照範囲を制限を制限することによって、テクスチャキャッシュ33FからCLUTチャッシュ33Gを介して読み出されるミップマップテクスチャデータに基づいてミップマッピング処理を効率よく行うことができる。

30

【0085】

さらに、この場合、上述の処理ステップS1において、ポリゴン内の画素数が規定値以下であるか否かにより、ポリゴンを分割する必要があるか否かを判定し、その判定結果に基づいて、分割した新たなポリゴン内の画素数が上記規定値以下となるように上記描画命令に基づくポリゴンを上記処理ステップS2により3次元空間で複数に分割するようにしても良い。

【0086】

また、上述の処理ステップS1において、ポリゴンに対する描画エンジン33に描画処理時間を例えばポリゴン内の画素数に基づいて予測し、当該プリプロセッサ32による前処理時間と上記描画エンジン33による描画処理時間がバランスしているか否か（以下、判定条件5という）により、ポリゴンを分割する必要があるか否かを判定し、その判定結果に基づいて、当該プリプロセッサ32による前処理時間と上記描画エンジン33による描画処理時間がバランスするように上記描画命令に基づくポリゴンを上記処理ステップS2で複数に分割するようにしても良い。これにより、上記プリプロセッサ32と描画エンジン33の各処理時間のバランスを保ち、上記プリプロセッサ32と描画エンジン33とパイプラインで構成して効率よく高速描画処理を行うことができる。

40

【0087】

50

また、上述の処理ステップ S 1 において、描画エンジン 3 3 で処理するポリゴンがピクセルインターリーブ処理に適した形状であるか否か（以下、判定条件 6 という）により、ポリゴンを分割する必要があるか否かを判定し、その判定結果に基づいて、上記処理ステップ S 2 により上記描画命令に基づくポリゴンをピクセルインターリーブ処理に適した形状の複数の新たなポリゴンに分割するようにしても良い。これにより、描画エンジン 3 3 でフレームバッファ 1 8 を効率よくアクセスして高速の描画処理を行うことができる。

【0088】

さらに、上述の処理ステップ S 1 において、上述の各種判定条件を組み合わせるポリゴンを分割する必要があるか否かを判定して、その判定結果に基づいて、分割した新たなポリゴンが各種判定条件を満たすように上記描画命令に基づくポリゴンを上記処理ステップ S 2 により複数に分割するようにしても良い。

10

【0089】

上述の各種判定条件を組み合わせとしては、例えば、描画エンジン 3 3 においてテクスチャマッピングを行う場合には、上記判定条件 1 と他の判定条件 2 ～判定条件 6 との組み合わせが採用される。

【0090】

すなわち、上述の処理ステップ S 1 において、上記判定条件 1 と判定条件 2 を組み合わせるポリゴンを分割する必要があるか否かを判定して、その判定結果に基づいて、分割した新たなポリゴンが上記判定条件 1 と判定条件 2 を満たすように上記描画命令に基づくポリゴンを上記処理ステップ S 2 により複数に分割することにより、上記描画エンジン 3 3 において処理するポリゴンの大きさすなわち画素数を均等化し、上記テクスチャキャッシュ 3 3 F から C L U T チャッシュ 3 3 G を介して読み出されるテクスチャデータに基づいてテクスチャマッピング処理を確実に効率よく行うことができる。

20

【0091】

また、上述の処理ステップ S 1 において、上記判定条件 1 と判定条件 3 を組み合わせるポリゴンを分割する必要があるか否かを判定して、その判定結果に基づいて、分割した新たなポリゴンが上記判定条件 1 と判定条件 3 を満たすように上記描画命令に基づくポリゴンを上記処理ステップ S 2 により複数に分割することにより、上記テクスチャキャッシュ 3 3 F から C L U T チャッシュ 3 3 G を介して読み出されるテクスチャデータに基づいてテクスチャの歪みの少ない状態でテクスチャマッピング処理を確実に効率よく行うことができる。さらに、上記判定条件 2 を組み合わせるようにすれば、上記描画エンジン 3 3 において処理するポリゴンの大きさすなわち画素数を均等化して、テクスチャマッピング処理を行うことができる。

30

【0092】

また、上述の処理ステップ S 1 において、上記判定条件 1 と判定条件 4 を組み合わせるポリゴンを分割する必要があるか否かを判定して、その判定結果に基づいて、分割した新たなポリゴンが上記判定条件 1 と判定条件 4 を満たすように上記描画命令に基づくポリゴンを上記処理ステップ S 2 により複数に分割することにより、上記テクスチャキャッシュ 3 3 F から C L U T チャッシュ 3 3 G を介して読み出されるテクスチャデータに基づいて、ミップマッピング処理を確実に効率よく行うことができる。さらに、上記判定条件 2 や判定条件 3 を組み合わせる、上記描画エンジン 3 3 において処理するポリゴンの大きさすなわち画素数を均等化したり、テクスチャの歪みを軽減するようにしても良い。

40

【0093】

また、上述の処理ステップ S 1 において、上記判定条件 1 と判定条件 5 を組み合わせるポリゴンを分割する必要があるか否かを判定して、その判定結果に基づいて、分割した新たなポリゴンが上記判定条件 1 と判定条件 5 を満たすように上記描画命令に基づくポリゴンを上記処理ステップ S 2 により複数に分割することにより、上記プリプロセッサ 3 2 と描画エンジン 3 3 の各処理時間のバランスを保ちパイプラインで効率よく高速のテクスチャマッピング処理を行うことができる。さらに、上記判定条件 2 や判定条件 3 を組み合わせる、上記描画エンジン 3 3 において処理するポリゴンの大きさすなわち画素数を均等化し

50

たり、テクスチャの歪みを軽減するようにしても良い。上記判定条件 4 を組み合わせて、ミップマッピング処理を行うようにしても良い。

【0094】

さらに、上述の処理ステップ S 1 において、上記判定条件 1 と判定条件 6 を組み合わせてポリゴンを分割する必要があるか否かを判定して、その判定結果に基づいて、分割した新たなポリゴンが上記判定条件 1 と判定条件 6 を満たすように上記描画命令に基づくポリゴンを上記処理ステップ S 2 により複数に分割することにより、描画エンジン 33 でテクスチャマッピング処理を確実に効率よく行い U T O ともに、フレームバッファ 18 を効率よくアクセスして高速の描画処理を行うことができる。さらに、上記判定条件 2 や判定条件 3 を組み合わせて、上記描画エンジン 33 において処理するポリゴンの大きさすなわち画素数を均等化したり、テクスチャの歪みを軽減するようにしても良い。上記判定条件 4 を組み合わせてミップマッピング処理を行うようにしたり、上記判定条件 5 を組み合わせてパイプラインによる高速化を図るようにしても良い。

10

【0095】

また、描画エンジン 33 においてテクスチャマッピングを行わない場合には、上記判定条件 2、判定条件 5、判定条件 6 の組み合わせが上述の各種判定条件を組み合わせとして採用される。

【0096】

すなわち、上述の処理ステップ S 1 において、上記判定条件 2 と判定条件 5 を組み合わせてポリゴンを分割する必要があるか否かを判定して、その判定結果に基づいて、分割した新たなポリゴンが上記判定条件 2 と判定条件 5 を満たすように上記描画命令に基づくポリゴンを上記処理ステップ S 2 により複数に分割することにより、上記描画エンジン 33 において処理するポリゴンの大きさすなわち画素数を均等化して、上記プリプロセッサ 32 と描画エンジン 33 の各処理時間のバランスを保ちパイプラインで効率よく高速の描画処理を行うことができる。

20

【0097】

また、上述の処理ステップ S 1 において、上記判定条件 2 と判定条件 6 を組み合わせてポリゴンを分割する必要があるか否かを判定して、その判定結果に基づいて、分割した新たなポリゴンが上記判定条件 2 と判定条件 6 を満たすように上記描画命令に基づくポリゴンを上記処理ステップ S 2 により複数に分割することにより、上記描画エンジン 33 において処理するポリゴンの大きさすなわち画素数を均等化し、フレームバッファ 18 を効率よくアクセスして高速の描画処理を行うことができる。さらに、上記判定条件 5 を組み合わせてパイプラインによる高速化を図るようにしても良い。

30

【0098】

さらに、上述した第 2 のバススイッチャ 33 E におけるピクセルインターリーブ処理は、次のようにして行われる。

【0099】

すなわち、第 2 のバススイッチャ 33 E は、図 6 に示すように、上記図 2 に示したプリプロセッサ 32 の出力が供給される制御回路 101 と、制御回路 101 の出力が供給されるセクタ 102 と、セクタ 102 の出力が各々供給される複数のマルチプレクサ／デマルチプレクサ (MUX: Multiplexer/DMUX: Demultiplexer) 103 a, 103 b, 103 c, 103 d, ... とを備えている。

40

【0100】

そして、MUX/DMUX 103 a, 103 b, 103 c, 103 d, ... は、各々、上記図 2 に示したフレームバッファ 18 と描画エンジン 33 に接続されている。

【0101】

ここで、フレームバッファ 18 は、複数のメモリバンク [1], [2], ..., [X], ..., [L] からなり、複数のメモリバンク [1], [2], ..., [X], ..., [L] は、各々、16 個のアドレスで現される短形 (以下、インターリーブパターンと言う。) の各アドレスを同時にアクセスすることができるようになされている。

50

【0102】

したがって、フレームバッファ18の、例えば、メモリバンク[X]は、アドレスA0～A15をアクセスするための16個の入出力ポートP0～P15を備えており、複数のMUX/DMUX103a, 103b, 103c, 103d,・・・のうちの4個のMUX/DMUX103a, 103b, 103c, 103dは、各々、16個の入出力ポートP0～P15と接続されている。

【0103】

また、4個のMUX/DMUX103a, 103b, 103c, 103dは、描画エンジン33の4個のピクセルエンジン33DX1, 33DX2, 33DX3, 33DX4と対応して接続されている。

10

【0104】

なお、メモリバンク[X]以外の他の各メモリバンクは、上述したメモリバンク[X]と同様の構成をしているため、その詳細な説明は省略する。また、第2のバススイッチ33Eが行う上記他の各メモリバンクに対するアクセス処理についても、後述する第2のバススイッチ33Eが行うメモリバンク[X]に対するアクセス処理と同様であるため、以下の説明では、第2のバススイッチ33Eが行うメモリバンク[X]に対するアクセス処理についてのみ説明する。

【0105】

まず、第2のバススイッチ33Eの一連の動作について説明する。

【0106】

例えば、メモリバンク[X]上に描画するポリゴンの形状が図7に示すような三角形TABC（第1のポリゴンの形状）であった場合、先ず、プリプロセッサ32から制御回路101には、ピクセルインターリーブの制御情報が供給される。

20

【0107】

制御回路101は、プリプロセッサ32からのピクセルインターリーブの制御情報に基づいて、三角形TABC内部をアクセスする際に用いるインターリーブパターンを、例えば、(4×4)のインターリーブパターンPに切り換える。

【0108】

なお、制御回路101におけるインターリーブパターンの切換方法についての詳細は後述する。

30

【0109】

そして、制御回路101は、(4×4)のインターリーブパターンPを用いて、メモリバンク[X]上に形成される複数のインターリーブパターンのうち、アクセスすべきインターリーブパターン、すなわち三角形TABC内部を全てアクセスすることができるようなインターリーブパターンを検出する。

【0110】

したがって、三角形TABCでは、メモリバンク[X]上の各インターリーブパターンをP(x方向のパターンインデックス, y方向のパターンインデックス)で示した場合、図8に示すように、

$$\begin{aligned} P(x, y) = & P(3, 1), P(4, 1), P(1, 2), P(2, 2), \\ & P(3, 2), P(4, 2), P(1, 3), P(2, 3), \\ & P(3, 3), P(4, 3), P(5, 3), P(2, 4), \\ & P(3, 4), P(4, 4), P(5, 4), P(3, 5), \\ & P(4, 5), P(5, 5), P(4, 6), P(5, 6) \end{aligned}$$

40

で示される合計20個のインターリーブパターンが検出される。

【0111】

そして、制御回路101は、上述のようにして検出した20個のインターリーブパターンを示すパターン情報をインターリーブパターン単位でセレクタ102に供給する。また、1アドレス単位でメモリアクセスを行う場合には、制御回路101は、三角形TABCの形状に基いたマスク情報をセレクタ102に供給する。

50

【0112】

セクタ102は、制御回路101からインターリーブパターン単位で供給されたパターン情報に基づいて、アクセスすべき(4×4)のインターリーブパターンPに対応したアドレスをMUX/DMUX103a, 103b, 103c, 103dに指定する。

【0113】

また、セクタ102は、制御回路101からマスク情報が供給された場合には、そのマスク情報に基づいて、図9に示すように、(4×4)のインターリーブパターンPのなかでマスクを行った結果得られるアクセスすべきアドレスをMUX/DMUX103a, 103b, 103c, 103dに指定する。したがって、例えば、図10に示すように、上記図9に示したP(4, 1)で示されるインターリーブパターン内のアドレスA0～A15 10
A4, A5, A6, A8, A9, A10, A13, A14, A15(斜線部分)となる。

【0114】

MUX/DMUX103a, 103b, 103c, 103dは、各々、メモリバンク[X]のアドレスA0～A15のうち、セクタ102により指定されたアドレスをアクセスする。

【0115】

ここで、上述したように、ピクセルエンジン33DX1, 33DX2, 33DX3, 33DX4からMUX/DMUX103a, 103b, 103c, 103dには、各々、画素データ 20
が供給されるようになっている。

【0116】

そこで、例えば、MUX/DMUX103aは、セクタ102により指定されたアドレスをアクセスすることにより、入出力ポートP0～P15のうち上記アドレスに対応した入出力ポートを介して、ピクセルエンジンXaからの画素データをメモリバンク[X]の上記アドレスにより示される領域に書き込む。

【0117】

また、MUX/DMUX103aは、セクタ102により指定されたアドレスをアクセスすることにより、入出力ポートP0～P15のうち上記アドレスに対応した入出力ポートを介して、メモリバンク[X]の上記アドレスにより示される領域に書き込まれているデータを読み出す。そして、MUX/DMUX103aは、メモリバンク[X]から読み 30
出したデータに対して所定の処理を行う。

【0118】

なお、MUX/DMUX103b～103dの動作については、上述したMUX/DMUX103aの動作と同様であるため、その詳細な説明は省略する。

【0119】

つぎに、上述した制御回路101におけるインターリーブパターンの切替方法について具体的に説明する。

【0120】

まず、メモリバンク[X]上に描画するポリゴンの形状が、例えば、図11に示すような横長の三角形TDEF(第2のポリゴンの形状)であり、三角形TDEFを(4×4)の 40
インターリーブパターンPでアクセスする場合のアクセス回数について説明する。

【0121】

この場合、アクセスすべきインターリーブパターンの個数は、図12に示すように、

P(x, y) = P(1, 1), P(2, 1), P(3, 1),
P(4, 1), P(5, 1), P(0, 2),
P(1, 2), P(2, 2), P(3, 2),
P(4, 2), P(5, 2), P(6, 2),
P(7, 2), P(8, 2), P(7, 3),
P(8, 3), P(9, 3)

の合計17個となる。

【0122】

すなわち、 (4×4) のインターリーブパターン P で三角形 TDEF をアクセスする場合、三角形 TDEF 内部を全てアクセスするためのアクセス回数は、17 回となる。

【0123】

また、1 アドレス単位でアクセスする場合には、上述した三角形 TABC のアクセス時と同様に、図 13 に示すように、 (4×4) のインターリーブパターン P のなかでマスクを行うことにより、必要なメモリアドレスのみをアクセスすることとなる。

【0124】

つぎに、図 14 に示すように、三角形 TDEF を (8×2) のインターリーブパターン P1 でアクセスする場合、アクセスすべきインターリーブパターンの個数は、図 15 に示すように、

$$\begin{aligned} P1(x, y) = & P1(1, 2), P1(2, 2), P1(0, 3), \\ & P1(1, 3), P1(2, 3), P1(0, 4), \\ & P1(1, 4), P1(2, 4), P1(3, 4), \\ & P1(1, 5), P1(2, 5), P1(3, 5), \\ & P1(4, 5), P1(3, 6), P1(4, 6) \end{aligned}$$

の合計 15 個となる。

【0125】

すなわち、 (8×2) のインターリーブパターン P1 で三角形 TDEF をアクセスする場合、三角形 TDEF 内部を全てアクセスするためのアクセス回数は、15 回となる。

【0126】

また、1 アドレス単位でアクセスする場合には、上述した三角形 TABC のアクセス時と同様に、図 16 に示すように、 (8×2) のインターリーブパターン P1 のなかでマスクを行うことにより、必要なメモリアドレスのみをアクセスすることとなる。

【0127】

つぎに、図 17 に示すように、三角形 TDEF を (16×1) のインターリーブパターン P2 でアクセスする場合、アクセスすべきインターリーブパターンの個数は、図 18 に示すように、

$$\begin{aligned} P2(x, y) = & P2(0, 5), P2(1, 5), P2(0, 6), \\ & P2(1, 6), P2(0, 7), P2(1, 7), \\ & P2(0, 8), P2(1, 8), P2(0, 9), \\ & P2(1, 9), P2(0, 10), P2(1, 10), \\ & P2(2, 10), P2(1, 11), P2(2, 11), \\ & P2(1, 12), P2(2, 12), P2(2, 13) \end{aligned}$$

の合計 18 個となる。

【0128】

すなわち、 (16×1) のインターリーブパターン P2 で三角形 TDEF をアクセスする場合、三角形 TDEF 内部を全てアクセスするためのアクセス回数は、18 回となる。

【0129】

また、1 アドレス単位でアクセスする場合には、上述した三角形 TABC のアクセス時と同様に、図 19 に示すように、 (8×2) のインターリーブパターン P2 のなかでマスクを行うことにより、必要なメモリアドレスのみをアクセスすることとなる。

【0130】

上述のように、 (4×4) のインターリーブパターン P で三角形 TDEF をアクセスする場合のアクセス回数は 17 回、 (8×2) のインターリーブパターン P1 で三角形 TDEF をアクセスする場合のアクセス回数は 15 回、 (16×1) のインターリーブパターン P2 で三角形 TDEF をアクセスする場合のアクセス回数は 18 回となり、この結果、 (8×2) のインターリーブパターン P1 で三角形 TDEF をアクセスする場合のアクセス回数が最少のアクセス回数となる。したがって、三角形 TDEF に対する適切なインターリーブパターンは、 (8×2) のインターリーブパターン P1 ということがわかる。

10

20

30

40

50

【0131】

そこで、制御回路101は、メモリバンク[X]をアクセスする際に用いるインターリーブパターンを、アクセスするポリゴンの形状に応じた適切なインターリーブパターンに切り換えるために、以下のような処理を行う。

【0132】

例えば、メモリバンク[X]上に描画するポリゴンの形状が図20に示すような三角形THIJであった場合、まず、制御回路101には、上述したように、プリプロセッサ32からピクセルインターリーブの制御情報が供給される。このピクセルインターリーブの制御情報は、例えば、三角形THIJの3つの頂点H、I、Jのx y座標H(X_h, Y_h)、I(X_i, Y_i)、J(X_j, Y_j)等の情報である。

10

【0133】

次に、制御回路101は、上記図20に示すように、プリプロセッサ32からのピクセルインターリーブの制御情報を用いて、三角形THIJの縦横比Rを、X方向の最大値MAX_x及び最小値MIN_x、Y方向の最大値MAX_y及び最小値MIN_yを持って、

$$R = d_y / d_x \\ = (MAX_x - MIN_x) / (MAX_y - MIN_y)$$

なる演算により求める。

【0134】

なお、三角形THIJでは、

$$MAX_x = X_j \\ MIN_x = X_i \\ MAX_y = Y_h \\ MIN_y = Y_i$$

20

となる。

【0135】

そして、制御回路101は、上述のようにして求めた縦横比Rに応じて、図21に示すような、(1×16)、(2×8)、(4×4)、(8×2)、(16×1)の5種類のインターリーブパターンPa～Peのうち適切なインターリーブパターンを選出し、三角形THIJをアクセスする際に用いるインターリーブパターンを、選出したインターリーブパターンに切り換える。

30

【0136】

ここで、制御回路101は、表1に示すような、縦横比Rとインターリーブパターンと対応表からなるテーブルを有している。このテーブルには、縦横比Rに応じた適切なインターリーブパターン、すなわちアクセス回数が最小となるようなインターリーブパターンが予め設定されている。したがって、制御回路101は、上記テーブルを用いることにより、上述のようにして得られた縦横比Rに基いた適切なインターリーブパターンを選出することとなる。

【0137】

【表 1】

縦横比 R	インターリーブパターン
~0.1	P a (16 × 1)
0.1 ~ 0.5	P b (8 × 2)
0.5 ~ 2.0	P c (4 × 4)
2.0 ~ 8.0	P d (2 × 8)
8.0 ~	P e (1 × 16)

10

20

【0138】

上述のように、第2のバススイッチ33Eでは、メモリバンク[X]上に描画するポリゴンの形状に応じて、上記図21に示したような5種類のインターリーブパターンPa~Peから適切なインターリーブパターンを選出し、選出したインターリーブパターンでメモリバンク[X]をアクセスするため、最小のアクセス回数でメモリバンク[X]上に上記ポリゴンを描画することができる。したがって、第2のバススイッチ33Eは、メモリアクセスを効率良く行うことができる。

30

【0139】

また、GPU15は、上述のような、メモリアクセスの効率化を図った第2のバススイッチ33Eにより、フレームバッファ18をアクセスしてデータ処理を行うため、そのデータ処理を効率良く行うことができる。

【図面の簡単な説明】

【0140】

【図1】本発明を適用したビデオゲーム装置の構成を示すブロック図である。

【図2】上記ビデオゲーム装置におけるGPUの具体的な構成を示すブロック図である。

【図3】上記GPUの基本的な構成をブロック図である。

【図4】上記GPUにおけるテクスチャキャッシュ内のデータ構造の一例を示す図である

40

【図5】上記GPUにおけるプリプロセッサによるポリゴンの分割処理を示すフローチャートである。

【図6】上記ビデオゲーム装置における第2のバススイッチの構成を示すブロック図である。

【図7】上記ビデオゲーム装置におけるフレームバッファのメモリバンク上に描画する第1のポリゴンの形状内部をアクセスする場合について説明するための図である。

【図8】上記第1のポリゴンの形状内部をアクセスする際のアクセスすべきインターリーブパターンを説明するための図である。

【図9】上記第1のポリゴンの形状内部をアクセスする際に、1アドレス単位でアクセス

50

する場合のマスク処理について説明するための図である。

【図 10】上記マスク処理により得られたアクセスアドレスを説明するための図である。

【図 11】上記フレームバッファのメモリバンク上に描画する第 2 のポリゴンの形状内部を (4×4) のインターリーブパターンでアクセスする場合について説明するための図である。

【図 12】上記第 2 のポリゴンの形状内部を (4×4) のインターリーブパターンでアクセスする場合のアクセスすべきインターリーブパターンを説明するための図である。

【図 13】上記第 2 のポリゴンの形状内部を (4×4) のインターリーブパターン内で 1 アドレス単位でアクセスする場合のマスク処理について説明するための図である。

【図 14】上記第 2 のポリゴンの形状内部を (8×2) のインターリーブパターンでアクセスする場合について説明するための図である。 10

【図 15】上記第 2 のポリゴンの形状内部を (8×2) のインターリーブパターンでアクセスする場合のアクセスすべきインターリーブパターンを説明するための図である。

【図 16】上記第 2 のポリゴンの形状内部を (8×2) のインターリーブパターン内で 1 アドレス単位でアクセスする場合のマスク処理について説明するための図である。

【図 17】上記第 2 のポリゴンの形状内部を (16×1) のインターリーブパターンでアクセスする場合について説明するための図である。

【図 18】上記第 2 のポリゴンの形状内部を (16×1) のインターリーブパターンでアクセスする場合のアクセスすべきインターリーブパターンを説明するための図である。

【図 19】上記第 2 のポリゴンの形状内部を (16×1) のインターリーブパターン内で 1 アドレス単位でアクセスする場合のマスク処理について説明するための図である。 20

【図 20】上記フレームバッファのメモリバンク上に描画するポリゴンの形状の縦横比を算出する処理を説明するための図である。


【図 21】16 アドレスを有する 5 種類のインターリーブパターンを示したパターン図である。

【符号の説明】


【0141】

1 メインバス、11 メインCPU、12 メインメモリ、13 メインDMAC、15 GPU、17 GTE、18 フレームバッファ、31 パケットエンジン、32 プリプロセッサ、33 描画エンジン、33A1, 33A2・・・33AN ポリゴンエンジン、33B1, 33B2・・・33BN テクスチャエンジン、33C 第1のバススイッチャ、33D1, 33D2・・・33DM、33E 第2のバススイッチャ、33F テクスチャキャッシュ 30


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】



【図 6】




【図 10】




マスク処理により得られたアクセスアドレス

【図 11】




第2のポリゴンの形状を(4×4)矩形でアクセスする場合


【図 7】




【図 8】




【図 9】



【図 12】




【図 13】




(4×4) 矩形内でアクセスする場合のマスク処理

【図 14】




第2のポリゴンの形状を(8×2)矩形でアクセスする場合


【図 15】




【図 16】




【図 17】




【図 18】




【図 21】



【図 19】



【図 20】



フロントページの続き

- (56)参考文献 特開平6-348857 (JP, A)
特開平6-348858 (JP, A)
特開平7-262405 (JP, A)
特開平7-182537 (JP, A)
特開平3-271877 (JP, A)
特開平5-73259 (JP, A)

- (58)調査した分野(Int.Cl., DB名)
G06T 15/00