

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第3区分

【発行日】平成25年5月9日(2013.5.9)

【公開番号】特開2013-59058(P2013-59058A)

【公開日】平成25年3月28日(2013.3.28)

【年通号数】公開・登録公報2013-015

【出願番号】特願2012-231833(P2012-231833)

【国際特許分類】

H 03L	7/093	(2006.01)
H 03L	7/183	(2006.01)
H 03L	7/197	(2006.01)
H 03K	5/26	(2006.01)
H 03K	17/06	(2006.01)
H 03K	17/22	(2006.01)

【F I】

H 03L	7/08	E
H 03L	7/18	B
H 03L	7/18	A
H 03K	5/26	P
H 03K	17/06	Z
H 03K	17/22	A

【手続補正書】

【提出日】平成25年2月13日(2013.2.13)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

基準信号とクロック信号とを受け取るように、前記基準信号と前記クロック信号とに基づいて第1および第2の信号を生成するように、予め定められた量だけ前記第1の信号を遅らせるように、前記遅れた第1の信号に基づいてリセット信号を生成するように、そして、前記リセット信号に基づいて前記第1および第2の信号をリセットするように構成された位相周波数検出器と、

前記第1および第2の信号を受け取り、そして、前記基準信号と前記クロック信号との間の位相誤差を示す出力信号を生成するように構成されたチャージポンプであって、前記予め定められた量の遅れは、前記チャージポンプのデッドゾーンを考慮するためのon時間と、周波数ロック達成後の前記クロック信号および前記基準信号の立ち上がりエッジ間の予期される最大時間差とを足したよりも大きい、チャージポンプと、

選択された複数の整数係数によって発振器信号を分周し、前記クロック信号を生成するように構成された分周器と、

非整数分周比を受け取り、前記複数の整数係数を選択するために分周器制御を生成するように構成されたシグマ-デルタ変調器と、

を備えるデバイス。

【請求項2】

前記第1の信号は、前記基準信号が前記クロック信号に対して早いことを示すup信号であり、そして、前記第2の信号は、前記基準信号が前記クロック信号に対して遅いこと

を示す d o w n 信号である、請求項 1 に記載のデバイス。

【請求項 3】

前記第 1 の信号は、前記基準信号が前記クロック信号に対して遅いことを示す d o w n 信号であり、そして、前記第 2 の信号は、前記基準信号が前記クロック信号に対して早いことを示す u p 信号である、請求項 1 に記載のデバイス。

【請求項 4】

前記位相周波数検出器は、さらに前記第 2 の信号に基づいて前記リセット信号を生成するように構成されている、請求項 1 に記載のデバイス。

【請求項 5】

前記位相周波数検出器は、前記基準信号を受け取り、前記第 1 の信号を供給するように構成された第 1 のフリップフロップと、

前記クロック信号を受け取り、前記第 2 の信号を供給するように構成された第 2 のフリップフロップと、

前記予め定められた量を提供するように構成された遅延ユニットと、

前記第 1 の信号および前記第 2 の信号に基づいて前記第 1 および第 2 のフリップフロップのためのリセット信号を生成するように構成された回路と、

を備える、

請求項 1 に記載のデバイス。

【請求項 6】

前記位相周波数検出器は、前記クロック信号を受け取り、前記第 1 の信号を供給するように構成された第 1 のフリップフロップと、

前記基準信号を受け取り、前記第 2 の信号を供給するように構成された第 2 のフリップフロップと、

前記予め定められた量を提供するように構成された遅延ユニットと、

前記第 1 の信号および前記第 2 の信号に基づいて前記第 1 および第 2 のフリップフロップのためのリセット信号を生成するように構成された回路と、

を備える、

請求項 1 に記載のデバイス。

【請求項 7】

前記チャージポンプは、前記出力信号に第 1 の電流を供給するように構成された第 1 の電流ソースと、

前記出力信号に第 2 の電流を供給するように構成された第 2 の電流ソースと、なお、前記第 1 および第 2 の電流は逆極性を有している；

前記第 1 の信号によってイネーブルにされたとき、前記第 1 の電流ソースを前記出力信号に結合するように構成された第 1 のスイッチと；

前記第 2 の信号によってイネーブルにされたとき、前記第 2 の電流ソースを前記出力信号に結合するように構成された第 2 のスイッチと；

を備える、

請求項 1 に記載のデバイス。

【請求項 8】

前記チャージポンプからの出力信号をフィルタし、制御信号を生成するように構成されたループフィルタ、

をさらに備える請求項 1 に記載のデバイス。

【請求項 9】

前記制御信号によって決定される周波数を有する前記発振器信号を生成するように構成された電圧制御発振器、

をさらに備える請求項 8 に記載のデバイス。

【請求項 10】

前記予期される最大時間差は、クロックサイクルのターゲット割合から決定される、請求項1に記載のデバイス。

【請求項11】

基準信号とクロック信号とを受け取るように、前記基準信号と前記クロック信号とに基づいて第1および第2の信号を生成するように、予め定められた量だけ前記第1の信号を遅らせるように、前記遅れた第1の信号に基づいてリセット信号を生成するように、そして、前記リセット信号に基づいて前記第1および第2の信号をリセットするように構成された位相周波数検出器と、

前記第1および第2の信号を受け取り、そして、前記基準信号と前記クロック信号との間の位相誤差を示す出力信号を生成するように構成されたチャージポンプと、

選択された複数の整数係数によって発振器信号を分周し、前記クロック信号を生成するように構成された分周器と、

非整数分周比を受け取り、前記複数の整数係数を選択するために分周器制御を生成するように構成されたシグマ-デルタ変調器と、

を備える集積回路であって、

前記予め定められた量の遅れは、前記チャージポンプのデッドゾーンを考慮するためのon時間と、周波数ロック達成後の前記クロック信号および前記基準信号の立ち上がりエッジ間の予期される最大時間差とを足したよりも大きい、集積回路。

【請求項12】

前記第1の信号は、前記基準信号が前記クロック信号に対して早いことを示すup信号であり、そして、前記第2の信号は、前記基準信号が前記クロック信号に対して遅いことを示すdown信号である、請求項11に記載の集積回路。

【請求項13】

前記第1の信号は、前記基準信号が前記クロック信号に対して遅いことを示すdown信号であり、そして、前記第2の信号は、前記基準信号が前記クロック信号に対して早いことを示すup信号である、請求項11に記載の集積回路。

【請求項14】

前記位相周波数検出器は、さらに前記第2の信号に基づいて前記リセット信号を生成するように構成されている、請求項11に記載の集積回路。

【請求項15】

前記位相周波数検出器は、

前記基準信号を受け取り、前記第1の信号を供給するように構成された第1のフリップフロップと、

前記クロック信号を受け取り、前記第2の信号を供給するように構成された第2のフリップフロップと、

前記予め定められた量を提供するように構成された遅延ユニットと、

前記第1の信号および前記第2の信号に基づいて前記第1および第2のフリップフロップのためのリセット信号を生成するように構成された回路と、

を備える、

請求項11に記載の集積回路。

【請求項16】

前記位相周波数検出器は、

前記クロック信号を受け取り、前記第1の信号を供給するように構成された第1のフリップフロップと、

前記基準信号を受け取り、前記第2の信号を供給するように構成された第2のフリップフロップと、

前記予め定められた量を提供するように構成された遅延ユニットと、

前記第1の信号および前記第2の信号に基づいて前記第1および第2のフリップフロップのためのリセット信号を生成するように構成された回路と、

を備える、

請求項 1 1 に記載の集積回路。

【請求項 1 7】

前記チャージポンプは、

前記出力信号に第 1 の電流を供給するように構成された第 1 の電流ソースと；

前記出力信号に第 2 の電流を供給するように構成された第 2 の電流ソースと、なお、前記第 1 および第 2 の電流は逆極性を有している；

前記第 1 の信号によってイネーブルにされたとき、前記第 1 の電流ソースを前記出力信号に結合するように構成された第 1 のスイッチと；

前記第 2 の信号によってイネーブルにされたとき、前記第 2 の電流ソースを前記出力信号に結合するように構成された第 2 のスイッチと；

を備える、

請求項 1 1 に記載の集積回路。

【請求項 1 8】

前記チャージポンプからの出力信号をフィルタし、制御信号を生成するように構成されたループフィルタ、

をさらに備える請求項 1 1 に記載の集積回路。

【請求項 1 9】

前記制御信号によって決定される周波数を有する前記発振器信号を生成するように構成された電圧制御発振器、

をさらに備える請求項 1 8 に記載の集積回路。

【請求項 2 0】

前記予期される最大時間差は、クロックサイクルのターゲット割合から決定される、請求項 1 1 に記載の集積回路。

【請求項 2 1】

位相同期ループ (PLL) において位相周波数検出器およびチャージポンプの線形動作を達成するための方法であつて：

基準信号とクロック信号とに基づいて前記位相周波数検出器において第 1 および第 2 の信号を生成することと；

予め定められた量だけ前記第 1 の信号を遅らせることと、なお、前記予め定められた量の遅れは、前記チャージポンプのデッドゾーンを考慮するための on 時間と、周波数ロック達成後の前記クロック信号および前記基準信号の立ち上がりエッジ間の予期される最大時間差とを足したよりも大きい；

前記遅れた第 1 の信号に基づいてリセット信号を生成することと；

前記生成されたりセット信号に基づいて前記第 1 および第 2 の信号をリセットすることと；

前記第 1 および第 2 の信号に基づいて前記チャージポンプにおいて出力信号を生成することと、なお、前記出力信号は前記基準信号と前記クロック信号との間の位相誤差を示す；

前記クロック信号を生成するために複数の整数係数によって発振器信号を分周することと；

非整数分周比を達成するための前記複数の整数係数を選択するために分周器制御を生成することと；

を備える方法。

【請求項 2 2】

前記出力信号を前記生成することは、

前記第 1 の信号に基づいて、前記出力信号に第 1 の電流を供給することと；

前記第 2 の信号に基づいて、前記出力信号に第 2 の電流を供給することと、なお、前記第 1 および第 2 の電流は逆極性を有している；

を備える、

請求項 2 1 に記載の方法。

【請求項 2 3】

前記チャージポンプからの出力信号をフィルタすることと、
制御信号を生成することと、

前記制御信号によって決定される周波数を有する前記発振器信号を生成することと、
をさらに備える請求項 2 1 に記載の方法。

【請求項 2 4】

基準信号とクロック信号とに基づいて第 1 および第 2 の信号を生成するための手段と；
予め定められた量だけ前記第 1 の信号を遅らせるための手段と、なお、前記予め定められた量の遅れは、前記チャージポンプのデッドゾーンを考慮するための on 時間と、周波数ロック達成後の前記クロック信号および前記基準信号の立ち上がりエッジ間の予期される最大時間差とを足したよりも大きい；

前記遅れた第 1 の信号に基づいてリセット信号を生成するための手段と、
前記生成されたリセット信号に基づいて前記第 1 および第 2 の信号をリセットするための手段と；

前記第 1 および第 2 の信号に基づいて出力信号を生成するための手段と、なお、前記出力信号は前記基準信号と前記クロック信号との間の位相誤差を示す；

前記クロック信号を生成するために複数の整数係数によって発振器信号を分周するための手段と；

非整数分周比を達成するための前記複数の整数係数を選択するために分周器制御を生成するための手段と；

を備える装置。

【請求項 2 5】

前記出力信号を生成するための前記手段は、

前記第 1 の信号に基づいて、前記出力信号に第 1 の電流を供給するための手段と；

前記第 2 の信号に基づいて、前記出力信号に第 2 の電流を供給するための手段と、なお、前記第 1 および第 2 の電流は逆極性を有している；

を備える、

請求項 2 4 に記載の装置。

【請求項 2 6】

前記チャージポンプからの出力信号をフィルタするための手段と、

制御信号を生成するための手段と、

前記制御信号によって決定される周波数を有する前記発振器信号を生成するための手段と、

をさらに備える請求項 2 4 に記載の装置。

【請求項 2 7】

基準信号とクロック信号とを受け取るように、前記基準信号と前記クロック信号とに基づいて第 1 および第 2 の信号を生成するように、予め定められた量だけ前記第 1 の信号を遅らせるように、前記遅れた第 1 の信号に基づいてリセット信号を生成するように、そして、前記リセット信号に基づいて前記第 1 および第 2 の信号をリセットするように構成された位相周波数検出器と、

前記第 1 および第 2 の信号を受け取り、そして、前記基準信号と前記クロック信号との間の位相誤差を示す出力信号を生成するように構成されたチャージポンプと、

選択された複数の整数係数によって発振器信号を分周し、前記クロック信号を生成するように構成された分周器と、

非整数分周比を受け取り、前記複数の整数係数を選択するために分周器制御を生成するように構成されたシグマ - デルタ変調器と、

を含む位相同期ループ、

を備える無線デバイスであって、

前記予め定められた量の遅れは、前記チャージポンプのデッドゾーンを考慮するための on 時間と、周波数ロック達成後の前記クロック信号および前記基準信号の立ち上がり

エッジ間の予期される最大時間差とを足したよりも大きい、無線デバイス。

【請求項 28】

前記チャージポンプからの出力信号をフィルタし、制御信号を生成するように構成されたループフィルタと、

前記制御信号によって決定される周波数を有する前記発振器信号を生成するように構成された電圧制御発振器と、

をさらに含む、

請求項 27 に記載の無線デバイス。

【請求項 29】

前記第1の信号は、前記基準信号が前記クロック信号に対して早いことを示す u p 信号であり、そして、前記第2の信号は、前記基準信号が前記クロック信号に対して遅いことを示す d o w n 信号である、請求項 27 に記載の無線デバイス。

【請求項 30】

前記第1の信号は、前記基準信号が前記クロック信号に対して遅いことを示す d o w n 信号であり、そして、前記第2の信号は、前記基準信号が前記クロック信号に対して早いことを示す u p 信号である、請求項 27 に記載の無線デバイス。

【請求項 31】

前記位相同期ループの前記位相周波数検出器は、さらに前記第2の信号に基づいて前記リセット信号を生成するように構成されている、請求項 27 に記載の無線デバイス。

【請求項 32】

前記位相同期ループの前記位相周波数検出器は、

前記基準信号を受け取り、前記第1の信号を供給するように構成された第1のフリップフロップと、

前記クロック信号を受け取り、前記第2の信号を供給するように構成された第2のフリップフロップと、

前記予め定められた量を提供するように構成された遅延ユニットと、

前記遅れた第1の信号および前記第2の信号に基づいて前記第1および第2のフリップフロップのためのリセット信号を生成するように構成された回路と、

を備える、

請求項 27 に記載の無線デバイス。

【請求項 33】

前記位相同期ループの前記位相周波数検出器は、

前記クロック信号を受け取り、前記第1の信号を供給するように構成された第1のフリップフロップと、

前記基準信号を受け取り、前記第2の信号を供給するように構成された第2のフリップフロップと、

前記予め定められた量を提供するように構成された遅延ユニットと、

前記遅れた第1の信号および前記第2の信号に基づいて前記第1および第2のフリップフロップのためのリセット信号を生成するように構成された回路と、

を備える、

請求項 27 に記載の無線デバイス。

【請求項 34】

前記位相同期ループの前記チャージポンプは、

前記出力信号に第1の電流を供給するように構成された第1の電流ソースと；

前記出力信号に第2の電流を供給するように構成された第2の電流ソースと、なお、前記第1および第2の電流は逆極性を有している；

前記第1の信号によってイネーブルにされたとき、前記第1の電流ソースを前記出力信号に結合するように構成された第1のスイッチと；

前記第2の信号によってイネーブルにされたとき、前記第2の電流ソースを前記出力信号に結合するように構成された第2のスイッチと；

を備える、

請求項 2 7 に記載の無線デバイス。

【請求項 3 5】

前記予期される最大時間差は、クロックサイクルのターゲット割合から決定される、請求項 2 7 に記載の無線デバイス。