

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2011年9月1日(01.09.2011)

PCT

(10) 国際公開番号
WO 2011/105409 A1


- (51) 国際特許分類:
H01L 23/12 (2006.01) H01L 33/62 (2010.01)
- (21) 国際出願番号: PCT/JP2011/053936
- (22) 国際出願日: 2011年2月23日(23.02.2011)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2010-039060 2010年2月24日(24.02.2010) JP
- (71) 出願人 (米国を除く全ての指定国について): シチズン電子株式会社 (CITIZEN ELECTRONICS CO., LTD.) [JP/JP]; 〒4030001 山梨県富士吉田市上暮地1丁目23番1号 Yamanashi (JP). シチズンホールディングス株式会社 (CITIZEN HOLDINGS CO., LTD.) [JP/JP]; 〒1888511 東京都西東京市田無町六丁目1番12号 Tokyo (JP). パナソニック電気株式会社 (PANASONIC ELECTRIC WORKS CO., LTD.) [JP/JP]; 〒5718686 大阪府門真市大字門真1048番地 Osaka (JP).
- (72) 発明者: および
- (75) 発明者/出願人 (米国についてのみ): 櫻谷行輔 (KASHITANI, Kohsuke) [JP/JP]; 〒4030001 山梨県富士吉田市上暮地1丁目23番1号 シチズン電子株式会社内 Yamanashi (JP). 深沢孝一 (FUKASAWA, Koichi) [JP/JP]; 〒4030001 山梨県富士吉田市上暮地1丁目23番1号 シチズン電子株式会社内 Yamanashi (JP). 高島淳 (TAKASHIMA, Jun) [JP/JP]; 〒5718686 大阪府門真市大字門真1048番地 パナソニック電気株式会社内 Osaka (JP). 清積克行 (KIYOZUMI, Katsuyuki) [JP/JP]; 〒5718686 大阪府門真市大字門真1048番地 パナソニック電気株式会社内 Osaka (JP).
- (74) 代理人: 浅川哲 (ASAKAWA, Tetsu); 〒4093867 山梨県中巨摩郡昭和町清水新居1168-1 Yamanashi (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI,

[続葉有]

(54) Title: MOUNTING BOARD AND MOUNTING STRUCTURE THEREOF

(54) 発明の名称: 実装基板及びその実装構造

[図1]



(57) Abstract: Disclosed is a mounting board, whereby the state of a solder can be checked from the upper surface side of the mounting board, said solder being the bonding portion of an electronic component mounted from the lower surface of the mounting board. The mounting board (32) has a through hole (36) having therein the light emitting element (50) of a light emitting diode (34) and the connecting portions (54a) of electrode patterns (54). In the case of mounting the light emitting diode (34) on the mounting board (32), the mounting board (32) and the light emitting diode (34) are stacked such that the light emitting element (50) and the connecting portion (54a) parts of the pair of electrode patterns (54) provided on the upper surface of the substrate of the electronic component are positioned inside of the circumferential side surface (38) that demarcates the through hole (36), then, the pair of electrode patterns (54) provided on the upper surface of the substrate of the electronic component, and a pair of electrode patterns (40) of the mounting board are connected to each other. A connecting section (60) is formed by soldering to each other the connecting portions (40a) of the electrode patterns (40), said connecting portions being positioned on the circumferential side surface (38), and the connecting portion (54a) parts of the pair of electrode patterns (54), said parts being positioned inside of the through hole.

(57) 要約:

[続葉有]



GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア

添付公開書類:

- 国際調査報告 (条約第 21 条(3))

【課題】 実装基板の下面から実装される電子部品の接合部分である半田の状態を、実装基板の上面側から確認することができる実装基板を提供することにある。【解決手段】 実装基板 32 は、発光ダイオード 34 の発光素子 50 と電極パターン 54 の接続部分 54 a が内側に入る貫通孔 36 を有している。この実装基板 32 に発光ダイオード 34 を実装する場合、貫通孔 36 を固定する周側面 38 の内側に発光素子 50 と電子部品の基板の上面に設けられた一対の電極パターン 54 の一部の接続部分 54 a とが位置するように実装基板 32 と発光ダイオード 34 とを重ね合わせ、電子部品の基板の上面に設けられた一対の電極パターン 54 と、実装基板の一対の電極パターン 40 とを接続する。周側面 38 に位置する電極パターン 40 の接続部分 40 a と、一対の電極パターン 54 の貫通孔内に位置する一部の接続部分 54 a とを半田付けすることで接続部 60 が形成される。

明 細 書

発明の名称：実装基板及びその実装構造

技術分野

[0001] 本発明は、ＩＣ、発光ダイオード等の電子部品を実装する実装基板に関するものであり、特に、実装基板の下面側から電子部品を実装する実装基板及びその実装基板に電子部品を実装する実装構造に関するものである。

背景技術

[0002] 図９及び図１０に示すように、実装基板に実装される電子部品の一例として発光ダイオードがある。発光ダイオード２は、発光素子４と、発光素子４が実装された基板６と、基板６の上面から側面に延びて形成される一対の電極パターン８、１０又は一対のスルーホール電極１２と、を有している。なお、発光素子４は一対の電極パターン８、１０又は一対のスルーホール電極１２と電氣的に接続され、樹脂で封止されている。発光ダイオード２の発光部は、発光素子４と発光素子４を封止する樹脂部から成る。実装基板１６は貫通孔１４を有し、発光ダイオード２の発光部は、実装基板１６の貫通孔１４に挿入される。発光ダイオード２の発光部を貫通孔１４に挿入して、回路基板等の実装基板１６の下面に、発光素子４が実装された基板６の上面の一部を当接させて、一対の電極パターン８、１０又は一対のスルーホール電極１２を実装基板１６の下面に設けられた一対の電極パターン１８にそれぞれ半田付けして半田フィレット２０を形成することで実装するものであった（例えば、特許文献１参照）。

[0003] このように、実装基板１６の下面に発光ダイオード２の基板６の上面の一部を当接させて発光ダイオード２を実装すると、発光素子４および発光素子４を封止する樹脂部から成る発光ダイオード２の発光部が実装基板１６の貫通孔１４内に收容されることで、貫通孔を用いなくて実装基板１６の表面に発光ダイオード２を実装するよりも全体の厚みを薄くすることが可能となる。しかしながら、発光ダイオード２を半田付けした半田フィレット２０は、

実装基板 16 の下面側に位置しているため、実装基板 16 の上面側からは見えず、半田フィレット 20 を目視で確認できないおそれがあり、半田の状態を検査するために実装基板 16 を裏返すことが必要であった。また、図 11 に示すように実装基板 16 の下面と発光ダイオードの基板 6 の上面との間に半田 21 が位置すると、外側から目視で確認することができず、X線等を用いて検査することが必要になるという問題があった。

[0004] このため、少なくとも発光ダイオードの基板 6 の側面に回り込む一対の電極パターン 8, 10 や基板 6 を貫通する一対のスルーホール電極 12 を設けることが必要であったが、アルミ等の金属から成る基台と配線板を重ね合わせた基板を用いた発光ダイオードの場合、絶縁基板を用いたものに比べて、側面に回り込む電極パターンやスルーホール電極を設けることが難しく、高価になるという問題があった。このため、図 12 に示すように、基台 22 よりも配線板 24 が大きくなるように設定して、配線板 24 の対向する一対の端部に設けた一対の電極部 26 が張り出すように構成することで、実装基板 28 の下面に半田付け可能とすることが提案されていた（例えば、特許文献 2 参照）。

[0005] しかしながら、図 12 に示す発光ダイオードも、基台 22 に放熱板 30 を取り付けただけの場合、裏返しても半田部分を目視で確認することが難しくなるという問題があった。また、配線板 24 が張り出した部分は強度が低く、基台 22 や放熱板 30 等の荷重が加わると破損するおそれがあった。

先行技術文献

特許文献

[0006] 特許文献1：特開 2001-326390 号公報（図 1, 4, 7）

特許文献2：実登 3083557 号公報（図 4）

発明の概要

発明が解決しようとする課題

[0007] 本発明が解決しようとする課題は、上記従来技術の問題点を解決し、実装

された電子部品の基板と実装基板の接合部分である半田の状態を、実装基板の上面側から目視で確認することができる実装基板及びその実装構造を提供することにある。

課題を解決するための手段

- [0008] 本発明の実装基板は、電子部品を実装する実装基板であって、詳細には貫通孔を有する実装基板の下面に電子部品の基板上面を実装する実装基板である。前記電子部品の基板に設けられた少なくとも一対の電極パターンと前記実装基板の少なくとも一対の電極パターンの接続部分が、実装基板の貫通孔を画定する周側面の内側に位置している。この実装基板においては、前記電子部品の少なくとも一対の電極パターンの少なくとも一部と前記実装基板の少なくとも一対の電極パターンの少なくとも一部が、貫通孔を画定する周側面の内側に配置され、前記貫通孔を画定する周側面の内側で前記電子部品の少なくとも一対の電極パターンの少なくとも一部と、実装基板の少なくとも一対の電極パターンの少なくとも一部を接続する接続部を貫通孔の内側に設けることにより、接続状態を目視で確認することが可能となる。
- [0009] また、この実装基板における前記少なくとも一対の電極パターンは、実装基板の上面と下面を貫通する貫通孔に沿って設けられ、実装基板の上面から、貫通孔を画定する周側面（貫通孔内の実装基板の断面）を通して、実装基板の下面へ延びている。この実装基板の少なくとも一対の電極パターンは、複数の電極パターンからなり、それぞれが独立して貫通孔に沿って設けられている。詳しくは、貫通孔を画定する周側面から、実装基板内に上面および下面を貫通するように切り込む複数の貫通溝を設けることにより、前記複数の電極パターンを電氣的に分断して独立した複数の電極パターンとして形成されている。
- [0010] また、前記貫通孔は、貫通孔よりも小さい複数の独立した小さい貫通孔と、複数の小さい貫通孔に隣接する位置で実装基板を打ち抜いて連結する打ち抜き孔との集合体からなり、前記複数の電極パターンは、それぞれが前記実装基板の上面から複数の独立した小さな貫通孔を画定する周側面上を通して

実装基板の下面に延びて形成されている。前記小さな貫通孔の周側面上を延びる電極パターンは、前記実装基板の上面から複数の小さな貫通孔を画定するそれぞれの周側面上を通過して下面へと延びている。

[0011] また、前記接続部は、複数の小さな貫通孔を画定するそれぞれの周側面の内側に位置するように配置される。また、前記打ち抜き孔は、前記電子部品の中心に対応する位置に形成されてその中に例えば発光ダイオードであれば、発光部が収まる。また、前記実装基板の少なくとも一対の電極パターンは、実装基板の貫通孔に沿って設けられ、実装基板の上面から、貫通孔を画定する周側面、実装基板の下面に延びて形成され、実装基板の下面において、電子部品の基板の上面に配置された少なくとも一対の電極パターンと当接されている。

[0012] また、実装基板の少なくとも一対の電極パターンは、前記貫通孔を画定する周側面の内側で、電子部品の基板の上面に配置されて、実装基板の貫通孔を画定する周側面を越えて貫通孔の内側に延びる少なくとも一対の電極パターンと半田により接続されている。その半田接続部分は、実装基板の貫通孔内に現れており、実装基板の上面から目視されるものとなっている。

[0013] また、前記複数の貫通溝は、前記貫通孔を画定する周側面から放射状に実装基板内に切り込むように形成され、さらに、該複数の貫通溝の間に形成された電極パターンは貫通孔の周囲に沿って設けられている。さらに、前記実装基板の表面において、電極パターンのそれぞれから、貫通孔を中心として複数の電極パターンのそれぞれから放射状に延びる配線パターンを設けてもよい。また、前記電子部品は、例えば発光ダイオードからなる。

[0014] 一方、上記実装基板を用いた実装構造としては、例えば電子部品は金属から成る基台と、前記基台の上面に配置されて少なくとも一対の電極パターンを有する配線板と、から成る基板と、前記配線板の少なくとも一対の電極パターンと電氣的に接続される少なくとも一つの半導体素子を備えている場合、実装基板は少なくとも一対の電極パターンと、上面と、上面に対向し少なくとも一つの半導体素子が搭載された電子部品の基板の上面が実装される下

面と、上面と下面を貫通する少なくとも一つの貫通孔と、貫通孔を画定する周側面とを有しているので、前記実装基板の少なくとも一対の電極パターンの少なくとも一部が、前記貫通孔を画定する周側面の内側に位置するように配置されて、前記実装基板の少なくとも一対の電極パターンの接続部と前記電子部品の少なくとも一対の電極パターンとが接続される接続部が、前記貫通孔を画定する周側面の内側に配置される実装基板の実装構造、となっている。なお、前記接続部分は、前記少なくとも一つの貫通孔内に現れており、実装基板の上面から見る場合に目視される。また、本発明では半導体素子を発光素子としても良い。

発明の効果

- [0015] 本発明の電子部品を実装するための実装基板は、上面と、下面と、上面と下面を貫通する貫通孔と、貫通孔を画定する周側面と、貫通孔に沿って、上面から周側面を通して下面に延びる少なくとも一対の電極パターンを有する。一方、電子部品の基板の上面は、実装基板の下面に実装され、電子部品の基板上面に設けられた少なくとも一対の電極パターンの少なくとも一部が、実装基板の貫通穴を画定する周側面を越えて貫通穴内に位置するように配置される。この実装基板に電子部品を実装する場合、貫通孔を画定する周側面の内側で、その導電部と電極パターンの接続部分とを半田で接続することにより実装している。このため、実装基板の上面側から見ると貫通孔内に接続部である半田フィレットが見え、簡単に半田の状態を目視で検査することができる。
- [0016] また、実装基板の貫通孔に沿って設けられた複数の電極パターンは、貫通孔を画定する周側面から上面および下面を貫通して実装基板内に切り込む複数の貫通溝によって分断されることで独立した複数の電極パターンが形成される。このため、貫通溝の数と位置を変更するだけで、電極パターンの数や位置が異なる電子部品の基板にも簡単に対応させることができる。
- [0017] また、本発明の実装基板を用いることにより、スルーホール電極の形成が困難な金属から成る基台を用いた発光ダイオード等の電子部品であっても、

容易に実装基板に実装することが可能となる。さらに、この実装基板の上面側に、回路引き回し用の配線パターンを形成することによって、この配線パターンと電子部品との間の絶縁耐圧距離を十分確保することができ、信頼性を高めることができる。

[0018] また、電子部品として発光ダイオードを用いた場合、発光ダイオードの発光面側にある電極パターン等がほとんど実装基板の下に隠れるため、発光ダイオードの発光面側の外観をすっきりさせることができる。

図面の簡単な説明

[0019] [図1]本発明の実施例1に係る実装基板と、実装基板の下面から実装した電子部品としての発光ダイオードの実装状態を示す断面図である。

[図2]図1に示す実装基板と発光ダイオードを分離した分解斜視図である。

[図3]図2に示す実装基板に発光ダイオードを実装した状態を示す斜視図である。

[図4]実装基板の電極パターンと電子部品の電極との接続部分に半田フィレットが形成された状態を示す図3のA部拡大図である。

[図5]本発明の実施例2に係る実装基板と電子部品としての発光ダイオードを示す斜視図である。

[図6]図5に示す複数の小さな貫通孔と打ち抜き孔との位置関係を示す斜視図である。

[図7]図5に示す打ち抜き孔の平面形状を変更した例を示す斜視図である。

[図8]図7に示す複数の小さな貫通孔と打ち抜き孔との位置関係を示す斜視図である。

[図9]従来の実装基板の下面に実装された電子部品の一例を示す断面図である。

[図10]従来の実装基板の下面に実装された電子部品の他の例を示す断面図である。

[図11]従来の実装基板の下面に実装された電子部品のその他の例を示す断面図である。

[図12]従来の金属から成る基台を用いた電子部品としての発光ダイオードに放熱板を取り付けた状態を示す断面図である。

発明を実施するための形態

[0020] 本発明の実装基板は、実装基板の下面に実装される電子部品の基板上面と電極パターンの少なくとも一部が内側に入る貫通孔を有している。この実装基板の下面に電子部品を実装する場合、貫通孔内に電子部品と電極パターンの接続部分が入るように実装基板と電子部品とを重ね合わせ、電極パターンの接続部分と貫通孔に沿って設けられた実装基板に設けられた電極パターンの接続部分とを半田付けすることで接続する。これにより、実装基板の上面側から貫通孔内の半田の確認が可能となる。

[0021] (実施例 1)

図 1 は本発明の実施例 1 に係る実装基板の下面に電子部品としての発光ダイオードの基板上面を実装した状態を示す断面図、図 2 は実装基板と発光ダイオードの分解斜視図、図 3 は実装基板に発光ダイオードを実装した状態を示す斜視図、図 4 は図 3 の A 部拡大図である。32 は実装基板であり、この実装基板 32 の下面に電子部品の基板の上面が実装されている。34 は電子部品としての発光ダイオードである。本実施例における発光ダイオード 34 は、アルミ等の金属から成る基台 42 と基台の上面に配置されて、少なくとも一対の電極パターンを有する配線板 44 とからなる基板 46 と、前記配線板 44 の少なくとも一対の電極パターンと電氣的に接続される少なくとも一つの発光素子 50 を備えている。

[0022] 前記発光素子 50 は、発光ダイオードの基板 46 の配線板 44 に設けられた貫通孔から見える基台 42 の上面に搭載され、配線板 44 の上面の少なくとも一対の電極パターンと電氣的に接続される。詳細には、発光素子 50 は、配線板 44 の貫通孔 44a から基台 42 の上面中央にダイボンドされ且つ配線板 44 上の少なくとも一対の電極パターン 54 にワイヤーにより電氣的に接続されて、透明又は透光性を有する封止樹脂 52 により封止される。発光素子 50 は、図 1 においては作図上 1 個のみ図示しているが、複数列に複

数の発光素子を配列した発光ダイオードとしてもよい。

[0023] 前記配線板 4 4 の上面には少なくとも一対の電極パターン 5 4 が設けられる。4 8 は発光素子 5 0 と電氣的に接続するワイヤーのボンディング部である。図示されていないが、ボンディング部 4 8 は配線板 4 4 上の少なくとも一対の電極パターン 5 4 と電氣的に接続されている。本実施例における発光ダイオードの発光部は、発光素子 5 0 と発光素子を封止する略円柱形状の封止樹脂 5 2 から成る。少なくとも一対の電極パターン 5 4 が発光ダイオードの基板の上面に配置されており、この電極パターン 5 4 は、平面形状が略矩形をなすものであり、封止樹脂 5 2 に接近した部分が実装基板 3 2 との接続部分 5 4 a となる。なお、発光ダイオードの基板の配線板 4 4 は絶縁部材から成る。

[0024] 実装基板 3 2 は、平面方向の外形が発光ダイオード 3 4 よりも大きいアルミナ基板等の絶縁基板からなるものであり、貫通孔を複数設けて複数の電子部品を搭載するものとしてもよいし、本実施例に示すように一つの電子部品を搭載するものとしてもよい。本実施例における実装基板 3 2 は略正方形の平面形状を有し、中央に貫通孔 3 6 を有する。この貫通孔 3 6 に沿って、実装基板の少なくとも一対の電極パターンが設けられる。詳細には少なくとも一対の電極パターンのそれぞれが、実装基板の上面から、貫通孔を画定する周側面 3 8（貫通孔内の実装基板の断面）を通して、実装基板の下面に延びて形成されている。

[0025] この貫通孔 3 6 は、その中に発光ダイオード 3 4 の発光部と、発光ダイオードの基板の上面に設けられた少なくとも一対の電極パターン 5 4 の少なくとも一部であり、実装基板の少なくとも一対の電極パターンと接続される接続部分 5 4 a とが入るように径が設定されている。なお、発光ダイオード 3 4 の発光部は、発光素子 5 0 と、発光素子を封止して発光素子からの光を通す封止樹脂 5 2 とを含む。

[0026] また、前記貫通孔 3 6 を画定する実装基板 3 2 の周側面（貫通孔内の実装基板の断面）には少なくとも一対の電極パターン 4 0 が形成される。この電

極パターン４０は、貫通孔３６を画定する周側面上に位置する電極パターン４０ａと、実装基板３２の上面に位置する電極パターン４０ｂと、実装基板３２の下面に位置する電極パターン４０ｃとで形成されている。また、前記実装基板３２は、貫通孔３６を画定する周側面（貫通孔内の実装基板の断面）から、実装基板３２の上面および下面を貫通して実装基板３２内に切り込む複数の貫通溝５６を有する。本実施例では、実装基板３２に設けられた少なくとも一对の電極パターン４０は４つの貫通溝５６により分断された、４つの独立した電極パターンとなっている。なお、貫通溝５６により独立する電極パターンの数は、実装する電子部品の電極パターンの数に応じて設定することが可能である。本実施例では、発光ダイオードの電極パターンの数が４つであるので、実装基板３２の電極パターン４０も４つに設定されている。

[0027] また、実装基板３２の上面には、電極パターン４０から、さらに、貫通孔３６を中心として放射状に引き出された複数の配線パターン５８が設けられている。この配線パターン５８は、回路、電源等に接続、実装する際に使用することが出来る。

[0028] 上記構成からなる実装基板３２の電極パターン４０を形成するには、はじめに、実装基板３２に貫通孔３６を形成すると共に、電極パターン４０を形成する部分を除いてレジストで被覆した後、蒸着、メッキ等によって電極パターン４０を形成して、レジストを除去することにより、一般のスルーホール電極と同様の電極パターンを形成する。次に、金型やルーター（router）を用いて貫通溝５６を形成することで、一体の電極パターン４０を分断して独立した複数の電極パターン４０を形成している。

[0029] 次に、上記構成からなる実装基板３２の下面に発光ダイオード３４の基板４６の上面を実装するときの状態を説明する。図２及び図３に示すように、発光素子５０が実装基板３２の貫通孔３６の中央に位置するように発光ダイオード３４の基板４６の上面に実装基板３２の下面を重ねると、実装基板３２の貫通孔３６の中に発光ダイオードの基板４６の上面に設けられた少なく

とも一対の電極パターン５４の少なくとも一部である接続部分５４aも入ることになる。また、このときに、貫通孔３６に沿って設けられた実装基板３２の少なくとも一対の電極パターン４０については、実装基板３２の下面に延びた位置の電極パターン４０cと、発光ダイオード３４の基板４６の上面に設けられた少なくとも一対の電極パターン５４とが当接することになる。ここで、実装基板３２の少なくとも一対の電極パターン４０において、貫通孔３６を画定する周側面上の位置にある電極パターン４０aが接続部分となり、この電極パターン４０の接続部分４０aと発光ダイオード３４の基板４６の上面に設けられた少なくとも一対の電極パターン５４の少なくとも一部である接続部分５４aとが半田により接続される。このときに形成される接続部６０は半田フィレットであり、実装基板３２の電極パターンの接続部分と、電子部品の基板の上面に設けられた電極パターンの接続部分との接続部を示す。図１及び図４に示すように、実装基板３２の上面側から接続部６０が見えるため、半田の状態を目視で簡単に確認することが可能となる。

[0030] なお、本実施例における実装基板３２は、これを使って回路基板等を実装するものであっても良いし、また、この実装基板３２上に回路等が形成されたものであっても良い。

[0031] （実施例２）

次に、図５乃至図８に基づいて、貫通孔３６を変更した実装基板３２の実施例２を説明する。なお、本実施例においては、貫通孔の構成が実施例１と一部異なるだけであり、その他の構成、各部の材質、実装状態等については実施例１と同一であるので、実施例１と同一部分には同一の符号を付して詳細な説明を省略する。実施例１における貫通孔３６は、その中に発光ダイオードの発光部と、発光ダイオード３４の基板４６の上面に設けられた少なくとも一対の電極パターン５４の少なくとも一部であって、実装基板３２の複数の電極パターン５４と接続される接続部分５４aが入るように径が設定され、貫通孔３６の平面形状は実質的に円形となっていた。このため、単に上下面の導通を図る一般的なスルーホール電極が形成される貫通孔よりも大き

く形成することが必要となる。

[0032] これに対して、実施例 2 では図 5 に示す実装基板 3 2 の貫通孔 6 6 は、図 6 に示すように、貫通孔 6 6 よりも径が小さい小さな貫通孔 6 8 を複数設け、複数の小さな貫通孔 6 8 に隣接する位置で実装基板 3 2 を打ち抜いて連結する打ち抜き孔との集合体から成る。この貫通孔 6 6 は、平面形状が四角形をなす打ち抜き孔 7 0 を中心として、打ち抜き孔の四つ角に一部が重なって連結される四つの小さな貫通孔 6 8 で形成されている。

[0033] 図 5 に示す実装基板 3 2 において、複数の小さな貫通孔 6 8 は、発光ダイオード 3 4 の基板の上面に設けられた少なくとも一対の電極パターン 5 4 の接続部分 5 4 a に対応する位置にそれぞれ配設されている。本実施例においては、発光ダイオード 3 4 の基板の上面に電極パターン 5 4 が 4 つ設けられているため、小さな貫通孔 6 8 もそれに対応して 4 つ設けられている。この小さな貫通孔 6 8 は、実装基板 3 2 の上面からそれぞれの小さな貫通孔 6 8 を画定する周側面（小さな貫通孔内の実装基板の断面）を通して下面へと延びており、小さな貫通孔 6 8 を画定する周側面を越えて内側に延びる部分が接続部分 5 4 a となる。なお、実装基板の貫通孔 6 6 は、発光ダイオード 3 4 の基板の上面に設けられた複数の電極パターン 5 4 の接続部分 5 4 a がそれぞれ貫通孔 6 6 の内側に入るように径が設定されている。

[0034] また、打ち抜き孔 7 0 は、その角部がそれぞれ小さな貫通孔 6 8 に一部が重なるように方向付けて実装基板 3 2 の中央を打ち抜くことで形成されている。このため、複数の小さな貫通孔 6 8 は、打ち抜き孔 7 0 により連結されて、一つの貫通孔 6 6 となる。

[0035] 上記のように本実施例における貫通孔 6 6 は、複数の小さな貫通孔 6 8 と打ち抜き孔 7 0 とを組み合わせた集合体からなる。また、電極パターン 7 4 は、元々独立した小さな貫通孔 6 8 に沿って設けられていると共に、打ち抜き孔 7 0 で一部が切断されて離隔されており、実施例 1 における電極パターン 4 0 と同様に、それぞれ完全に独立したものとなっている。このため、発光ダイオード 3 4 の基板を実装基板 3 2 に実装する際も、実施例 1 と同様に

、実装基板 3 2 の複数の電極パターン 7 4 の各接続部分と発光ダイオード 3 4 の基板の上面に設けられた複数の電極パターン 5 4 の各接続部分 5 4 a とを各小さな貫通孔 6 8 内にて半田付けすることにより行うことができる。

[0036] なお、実装基板の電極パターンの数を決定する小さな貫通孔 6 8 の数と打ち抜き孔 7 0 の平面形状は、実装する電子部品の基板に設けられた電極パターンの数に応じて設定されている。例えば、実装する電子部品の電極パターン 5 4 が 3 つであれば小さな貫通孔 6 8 を 3 つ形成すると共に、3 つの小さな貫通孔と 3 つの頂点を一部重ねるようにして打ち抜き孔 7 0 の平面形状を三角形に設定すれば良い。また、実装する電子部品の電極パターン 5 4 の数及びそれに対応する小さな貫通孔 6 8 の数が多い場合には、打ち抜き孔 7 0 の平面形状をその数に合わせて多角形に設定するか、あるいは以下に示すように打ち抜き孔 7 0 の平面形状を円形に設定すれば良い。

[0037] 即ち、図 7 及び図 8 に示すように、電子部品の基板に設けられた電極パターン 5 4 の数に対応するように複数形成された小さな貫通孔 6 8 のそれぞれに、部分的に重なるように平面形状が円形をなす打ち抜き孔 8 0 を形成する。このように打ち抜き孔 8 0 が円形の場合、複数の小さな貫通孔 6 8 の位置は、打ち抜き孔 8 0 に部分的に重なる位置であれば打ち抜き孔 8 0 の円周に沿って任意に配置可能となる。このため、小さな貫通孔 6 8 の位置や数の自由度を高めることが可能となる。

[0038] 上記のような本実施例においては、小さな貫通孔 6 8 の径を特別大きく設定する必要がないため、特別な設備や工具を用いることなく形成することができる。また、打ち抜き孔 7 0、8 0 も、実施例 1 における貫通溝 5 6 に比べて形状や位置決めが容易であるため、形成し易いものとなっている。

[0039] また、上記構成からなる本実施例においては、発光ダイオード 3 4 の基板の上面に設けられた少なくとも一对の電極パターン 5 4 と実装基板 3 2 の少なくとも一对の電極パターン 7 4 との半田付けを行うスペースを、小さな貫通孔 6 8 を複数設けることで貫通孔の大きさを広げることができ、作業性を向上させることができる。特に、打ち抜き孔 7 0、8 0 を中心に複数の小さな

な貫通孔 6 8 とを連結しているので、実装基板 3 2 の中央方向に向けて実装用のスペースを更に広げることができ、より作業し易い状態にすることができる。

[0040] なお、上記実施例 1, 2 においては電子部品として発光ダイオードを例にとったが、I C、L S I 等のその他の電子部品であっても、基板に搭載される電子部品であれば、同様に半田の視認性を確保して実装基板に実装することができる。

[0041] また、本発明の実装基板は、パソコン、携帯電話等の電子機器や、家電製品、自動車の計器およびパネル等の各種機器に組み込まれるものであっても良いものである。このように、本発明の実装基板をこれら各種機器に組み込むことにより、それらの機器においても、実装基板の上面側から電子部品の基板の上面に設けられた電極パターンと、実装基板の電極パターンとの接続部分の接続状態の確認が可能となる

符号の説明

- [0042]
- 2 発光ダイオード
 - 4 発光素子
 - 6 電子部品の基板
 - 8, 10 電極パターン
 - 12 スルーホール電極
 - 14 貫通孔
 - 16 実装基板
 - 18 電極パターン
 - 20 半田フィレット
 - 21 半田
 - 22 基台
 - 24 配線板
 - 26 電極部
 - 28 実装基板

- 3 0 放熱板
- 3 2 実装基板
- 3 4 発光ダイオード
- 3 6 貫通孔
- 3 8 貫通孔を画定する周側面
- 4 0 電極パターン
 - 4 0 a 貫通孔の周側面上に位置する電極パターン
 - 4 0 b 実装基板の上面に位置する電極パターン
 - 4 0 c 実装基板の下面に位置する電極パターン
- 4 2 基台
- 4 4 配線板
- 4 6 電子部品の基板
- 4 8 ワイヤーボンディング部
- 5 0 発光素子
- 5 2 封止樹脂
- 5 4 電極パターン
 - 5 4 a 接続部分
- 5 6 貫通溝
- 5 8 配線パターン
- 6 0 接続部（半田フィレット）
- 6 6 貫通孔
- 6 8 小さな貫通孔
- 7 0, 8 0 打ち抜き孔
- 7 2 貫通孔を画定する周側面
- 7 4 電極パターン

請求の範囲

- [請求項1] 少なくとも一対の電極パターンと、上面と、上面に対向し電子部品の基板の上面が実装される下面と、上面と下面を貫通する少なくとも一つの貫通孔と、貫通孔を画定する周側面とを有し、前記少なくとも一対の電極パターンの少なくとも一部が前記貫通孔を画定する周側面の内側に位置するように配置されており、
- 前記少なくとも一対の電極パターンと電子部品の基板の上面に設けられた少なくとも一対の電極パターンとが接続される接続部が、前記貫通孔を画定する周側面の内側に配置される実装基板。
- [請求項2] 前記少なくとも一対の電極パターンは、それぞれが前記上面から貫通孔を画定する周側面上を通過して下面へと延びている請求項1に記載の実装基板。
- [請求項3] 前記少なくとも一対の電極パターンは、複数の電極パターンから成り、それぞれが独立して前記貫通孔に沿って設けられて、前記上面から貫通孔を画定する周側面上を通過して下面へと延びている請求項1に記載の実装基板。
- [請求項4] 前記少なくとも一つの貫通孔は貫通孔を画定する周側面から上面および下面を貫通して実装基板内に切り込む複数の貫通溝を有し、前記複数の貫通溝は少なくとも一対の電極パターンを電氣的に分断する請求項1に記載の実装基板。
- [請求項5] 前記少なくとも一つの貫通孔は、実装基板に設けられた貫通孔より小さい複数の独立した小さな貫通孔と、複数の小さな貫通孔に隣接する位置で実装基板を打ち抜いて連結する打ち抜き孔との集合体からなり、
- 前記少なくとも一対の電極パターンは、前記上面から複数の小さな貫通孔を画定する周側面上を通過して下面へと延びている請求項1に記載の実装基板。
- [請求項6] 前記少なくとも一対の電極パターンは、それぞれが前記上面から貫

通孔を画定する周側面上を通過して実装基板の下面に延びており、実装基板の下面において、電子部品の基板の上面に配置された少なくとも一対の電極パターンと当接されている請求項 1 に記載の実装基板。

[請求項7] 前記接続部は、実装基板の貫通孔を画定する周側面を越えて前記少なくとも一つの貫通孔の内側に延びる、電子部品の基板の上面に配置された少なくとも一対の電極パターンの接続部分と、実装基板の貫通孔を画定する周側面上にある実装基板の少なくとも一対の電極パターンの接続部分とを半田により接続する請求項 1 に記載の実装基板。

[請求項8] 前記貫通溝は、貫通孔を画定する周側面から放射状に形成される請求項 4 に記載の実装基板。

[請求項9] 前記少なくとも一対の電極パターンは、前記複数の貫通溝の間に、貫通孔に沿って放射状に形成される請求項 8 に記載の実装基板。

[請求項10] 前記電子部品が発光ダイオードである請求項 1 に記載の実装基板。

[請求項11] 前記実装基板の表面において、少なくとも一対の電極パターンのそれぞれから、貫通孔を中心として放射状に延びる配線パターンをさらに有する、請求項 1 に記載の実装基板。

[請求項12] 金属から成る基台と、前記基台の上面に配置されて少なくとも一対の電極パターンを有する配線板とから成る基板と、前記配線板の少なくとも一対の電極パターンと電氣的に接続される少なくとも一つの半導体素子を備えた電子部品と、

少なくとも一対の電極パターンと、上面と、上面に対向し少なくとも一つの半導体素子が搭載された電子部品の基板の上面が実装される下面と、上面と下面を貫通する少なくとも一つの貫通孔と、貫通孔を画定する周側面とを有する実装基板と、を備え、

前記実装基板の少なくとも一対の電極パターンの少なくとも一部が、前記貫通孔を画定する周側面の内側に位置するように配置されており、

前記実装基板の少なくとも一対の電極パターンと前記電子部品の少

なくとも一対の電極パターンとが接続される接続部が、前記貫通孔を画定する周側面の内側に配置される実装基板の実装構造。

[請求項13] 前記実装基板の少なくとも一対の電極パターンが複数の電極パターンから成り、それぞれが独立して前記貫通孔に沿って設けられ、前記実装基板の上面から貫通孔を画定する周側面上を通過して下面へと延びている請求項12に記載の実装基板の実装構造。

[請求項14] 前記接続部は、実装基板の貫通孔を画定する周側面を越えて前記少なくとも一つの貫通孔の内側に延びる、電子部品の基板の上面に配置された少なくとも一対の電極パターンと実装基板の少なくとも一対の電極パターンとが、貫通孔を画定する周側面内において周側面に隣接する位置で、半田により接続されている請求項12に記載の実装基板。

[請求項15] 前記半導体素子が発光素子である請求項12に記載の実装基板の実装構造。


[請求項16] 前記接続部分は、前記少なくとも一つの貫通孔内に現れており、実装基板の上面から見る場合に目視される請求項12に記載の実装基板の実装構造。

[請求項17] 前記少なくとも一つの貫通孔は貫通孔を画定する周側面から上面および下面を貫通して実装基板内に切り込む複数の貫通溝を有し、前記複数の貫通溝は少なくとも一対の電極パターンを電氣的に分断する請求項12に記載の実装構造。


[請求項18] 前記少なくとも一つの貫通孔は、実装基板に設けられた貫通孔より小さい複数の独立した小さな貫通孔と、複数の小さな貫通孔に隣接する位置で実装基板を打ち抜いて連結する打ち抜き孔との集合体からなり、

前記少なくとも一対の電極パターンは、前記上面から複数の小さな貫通孔を画定する周側面上を通過して下面へと延びている請求項12に記載の実装構造。


[図1]




[図2]




[図3]




[図4]




[図6]




[図7]




[図8]




[図9]




[図10]



[図11]



[図12]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2011/053936

A. CLASSIFICATION OF SUBJECT MATTER

H01L23/12 (2006.01) i, H01L33/62 (2010.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L23/12, H01L33/62

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2011
Kokai Jitsuyo Shinan Koho	1971-2011	Toroku Jitsuyo Shinan Koho	1994-2011

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X A	JP 10-22589 A (Ibiden Co., Ltd.), 23 January 1998 (23.01.1998), entire text; all drawings & US 5914859 A & DE 19718093 A1	1-3, 5-7, 10-11 4, 8-9, 12-18
X A	JP 6-181268 A (Matsushita Electric Works, Ltd.), 28 June 1994 (28.06.1994), entire text; all drawings (Family: none)	1-3, 6-7, 10-11 4-5, 8-9, 12-18



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
24 March, 2011 (24.03.11)

Date of mailing of the international search report
05 April, 2011 (05.04.11)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類（国際特許分類（I P C））
Int.Cl. H01L23/12(2006.01)i, H01L33/62(2010.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H01L23/12, H01L33/62

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 1 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 1 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 1 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X A	JP 10-22589 A（イビデン株式会社）1998.01.23, 全文, 全図 & US 5914859 A & DE 19718093 A1	1-3, 5-7, 10-11 4, 8-9, 12-18
X A	JP 6-181268 A（松下電工株式会社）1994.06.28, 全文, 全図（ファミリーなし）	1-3, 6-7, 10-11 4-5, 8-9, 12-18

☐ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

2 4 . 0 3 . 2 0 1 1

国際調査報告の発送日

0 5 . 0 4 . 2 0 1 1

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）
郵便番号 1 0 0 - 8 9 1 5
東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

宮崎 園子

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 4 7 1

4 R

9 2 7 7