




СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) SU (11) 1035530 A

3(50) G 01 R 23/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



(21) 3376926/18-21

(22) 31.12.81

(46) 15.08.83. Бюл. № 30

(72) С.Л.Голинец, В.В.Пискорж,
А.А.Чумаченко и Н.В.Долженков

(71) Харьковский ордена Ленина
авиационный институт им. Н.Е.Жуковс-
кого

(53) 621.317(088.8)

(56) 1. Авторское свидетельство СССР
по заявке № 294241/21,
кл. G 01 R 23/00.

2. Авторское свидетельство СССР
№ 705363, кл. G 01 R 23/00, 1977.

(54) (57) ЦИФРОВОЙ ПАНОРАМНЫЙ ИЗМЕ-
РИТЕЛЬ ЧАСТОТЫ, содержащий формирова-
тель импульсов нулей, последова-
тельно соединенные генератор такто-
вых импульсов, счетчик импульсов,
стробируемый дешифратор, блок посто-
янной памяти, блок накапливающих
сумматоров, блок квадраторов и ре-
шающий блок, причем пусковой вход
решающего блока соединен с выходом
счетчика импульсов, блоки постоян-
ной памяти, накапливающих суммато-
ров и квадраторов содержат соответ-
ственно по М постоянных запоминаю-
щих устройств с входными адресными
дешифраторами, 2М накапливающих сум-
маторов и М квадраторов, о т л и -

ч а ю щ и й с я тем, что, с целью
повышения надежности, в него введены
последовательно соединенные блок
синхронизации и элемент задержки,
соединенный с тактовым входом блока
накапливающих сумматоров, а стробиру-
емый дешифратор выполнен в виде М/2
цепей, состоящих из последовательно
соединенных делителя частоты, счет-
чика, регистра и двух соединенных
параллельно по первым входам комби-
национных сумматоров в (М/2)-1 цепях
и одного комбинационного сумматора
М/2 цепи, дополнительный регистр,
выходы которого соединены с вторыми
 входами первых комбинационных сум-
маторов и через преобразователь по-
ложительного числа в отрицательное с
вторыми входами вторых комбинацион-
ных сумматоров в М/2 цепей, причем
входы делителей частоты соединены с
одним из выходов счетчика импульсов,
а его первые разряды соединены с вхо-
дами дополнительного регистра, стро-
бирующие входы регистров синхрониза-
ции соединены с выходом блока син-
хронизации, информационный и такто-
вый входы которого соединены с выхо-
дами формирователя импульсов нулей
и генератора тактовых импульсов со-
ответственно.

(19) SU (11) 1035530 A

Изобретение относится к цифровой радиоизмерительной технике и может быть использовано в радиолокации и радионавигации.

Известен цифровой панорамный измеритель частоты, содержащий генератор тактовых импульсов, формирователь импульсов нулей, последовательно соединенные блок постоянной памяти, блок накапливающих сумматоров, блок квадраторов и решающий блок, а также M блоков задания констант и M стробируемых интеграторов, стробирующие входы которых объединены и подключены к выходу генератора тактовых импульсов, а их информационные входы подключены к соответствующим блокам задания констант, причем блоки постоянной памяти, накапливающих сумматоров и квадраторов содержат, соответственно, по M постоянных запоминающих устройств с входными адресными дешифраторами, $2M$ накапливающих сумматоров и M квадраторов, стробирующие входы всех M постоянных запоминающих устройств объединены и подключены к выходу формирователя импульсов нулей, а входы их адресных дешифраторов являются адресными входами блока памяти и подключены к выходам соответствующих интеграторов [1].

Однако измеритель требует значительных аппаратных затрат для реализации интеграторов, что усложняет измеритель в целом.

Известен цифровой панорамный измеритель частоты, содержащий генератор тактовых импульсов, соединенный с первым счетчиком импульсов, формирователь импульсов нулей, а также последовательно соединенные блок постоянной памяти, блок накапливающих сумматоров, блок квадраторов и решающий блок, причем стробирующий вход блока памяти соединен с выходом формирователя импульсов нулей, а входы адресного дешифратора этого блока подключены к соответствующим выходам первого счетчика [2].

Измеритель определяет частоту сигнала как координату максимума энергетического спектра.

Недостатком этого измерителя является необходимость использования блока постоянной памяти большой емкости, что значительно усложняет измеритель, требуя больших аппаратных затрат при его реализации.

Цель изобретения - повышение надежности.

Поставленная цель достигается тем, что в цифровой панорамный измеритель частоты, содержащий формирователь импульсов нулей, последовательно соединенные генератор тактовых импульсов, счетчик импульсов,

стробируемый дешифратор, блок постоянной памяти, блок накапливающих сумматоров, блок квадраторов и решающий блок, причем пусковой вход решающего блока соединен с выходом счетчика импульсов, блоки постоянной памяти, накапливающих сумматоров и квадраторов содержат соответственно по M постоянных запоминающих устройств с входными адресными дешифраторами, $2M$ накапливающих сумматоров и M квадраторов, введены последовательно соединенные блок синхронизации и элемент задержки, соединенный с тактовым входом блока накапливающих сумматоров, а стробируемый дешифратор выполнен в виде $M/2$ цепей, состоящих из последовательно соединенных делителя частоты, счетчика, регистра и двух соединенных параллельно по первым входам комбинационных сумматоров в $M/2-1$ цепях и одного комбинационного сумматора $M/2$ цепи, дополнительный регистр, выходы которого соединены с вторыми входами первых комбинационных сумматоров и через преобразователь положительного числа в отрицательное с вторыми входами вторых комбинационных сумматоров $M/2$ цепей, причем входы делителей частоты соединены с одним из выходов счетчика импульсов, а первые разряды соединены с входами дополнительного регистра, стробирующие входы регистров синхронизации соединены с выходом блока синхронизации, информационный и тактовый входы которого соединены с выходами формирователя импульсов нулей и генератора тактовых импульсов соответственно.

Цифровой панорамный измеритель частоты содержит последовательно соединенные формирователь 1 импульсов нулей, блок 2 синхронизации, счетчик 3 импульсов, генератор 4 тактовых импульсов, стробируемый дешифратор 5, состоящий из счетчиков импульсов 6 и 7, делителей частоты 8 и 9, дополнительного регистра 10 и регистров 11 и 12, преобразователя 13 положительного числа в отрицательное, комбинационных сумматоров 14, 15 и 16, блок постоянной памяти 17, блок накапливающих сумматоров 18, блок квадраторов 19, решающий блок 20 и элемент задержки 21. Блок 17, 18 и 19 содержат соответственно по M запоминающих устройств 22, 23 и 24 с входными адресными дешифраторами 25 - 28, $2M$ накапливающих сумматоров 29 и 30 и M квадраторов 31.

Преобразователь 13 положительного числа в отрицательное выполнен в виде двоичного комбинационного вычислителя 32, у которого вход старшего разряда уменьшаемого подсоединен к шине 33 с потенциалом логической

единицы, входы остальных разрядов уменьшаемого - к шине 34 с потенциалом логического нуля.

Блок 2 синхронизации содержит два триггера 35 и 36, причем информационный вход D первого триггера 35 подключен к шине 33 с потенциалом логической единицы, вход синхронизации С триггера 35 является информационным входом блока 2 и соединен с выходом формирователя 1, а вход установки в нуль R подключен к выходу второго триггера 36, информационный вход D которого соединен с выходом триггера 35, а вход синхронизации С является тактовым выходом триггера 35, а вход синхронизации блока 2 синхронизации.

Измеритель работает следующим образом.

На вход формирователя 1 импульсов нулей, являющийся входом измерителя, поступает информационный сигнал

$$U(t) = s(t, f_s) + n(t),$$

представляющий собой смесь помехи $n(t)$ являющейся реализацией нормального случайного процесса с нулевым средним и постоянной в заданной полосе возможных частот сигнала спектральной плотностью и полезно-го монохроматического сигнала

$$s(t, f_s) = 5 \cos(2\pi f_s t + \varphi),$$

где φ - случайная начальная фаза;
 f_s - подлежащая измерению частота сигнала, принадлежащая заданной полосе возможных значений

$$f_s \in (f_0 - F_c; f_0 + F_c); \chi = (f_0 / 2F_c) \gg 1$$

Формирователь 1 в моменты перехода входного информационного сигнала через нулевую ось (из области отрицательных в область положительных значений) формирует на своем выходе импульсы, поступающие на информационный вход блока 2 синхронизации, на тактовый вход которого поступают с выхода генератора 4 тактовые импульсы с частотой следования $f_t = (m f_0)$, где f_0 - центральная частота заданного частотного диапазона, а величина m определяется заданным уровнем аппаратных шумов измерителя и выбирается обычно из условия $m = 2\mu$, $\mu = 2-5$. Эти же тактовые импульсы с выхода генератора 4 поступают на вход счетчика импульсов 3, представляющего собой P -разрядный двоичный счетчик, где $P = \log_2 R$; $R = [f_t \cdot T]$. T - длительность интервала времени наблюдения. Выходы младших μ разрядов счетчика 3 соединены с информационными входами дополнительного регистра 10, а выход V -го разряда ($V = \log_2 \chi$) - с объе-

диненными входами делителей 8 и 9. Коэффициенты деления $(1/K_q)$ каждого q -го ($q = 1, M/2 - 1$) из делителей 9 выбраны из условия $K_q (q/M) \neq M/2$ имеет коэффициент деления, равный двум ($K_{M/2} = 2$). Таким образом, на выходе q -го делителя 8 и 9 каждый последующий импульс появляется с поступлением $[X_0 M/q]$ -го тактового импульса на вход счетчика 5.

Счетчики 6 и 7 являются идентичными двоичными μ -разрядными счетчиками, и осуществляют подсчет числа (по модулю, равному $m = 2\mu$) импульсов, поступивших на их входы с выходов соответствующих $(q - \chi)$ делителей 8 и 9 с момента ($t = 0$) начала измерительного интервала. В исходном состоянии на выходе блока 2 синхронизации формируется сигнал с уровнем логического нуля, при поступлении в момент t_n импульса нуля с выхода формирователя 1 сигнал на выходе блока 2 не изменяется до прихода на его тактовый вход очередного (t_n -го) тактового импульса, с приходом которого на входы блока 2 формируется короткий (равный по длительности периоду следования $(1/f_t)$ тактовых импульсов) импульс, поступающий на вход элемента задержки 21 и на объединенные тактовые входы регистров 10, 11 и 12, разрешая запись в эти регистры поступающих на их информационные входы чисел $b(r_n, 0)$; $A(r_n, M/2)$ $A(r_n, q)$ с выходов соответствующих счетчиков 5, 6 и 7: $B(r_n, 0) = [V_n]_m$, $A(r_n, q) = [[(\frac{r_n}{K_q}) \frac{q}{M}]]_m$, $q = 1, \frac{M}{2}$, где $[X]_m$ - число x , взятое по модулю m : $[X]_m = x + i_m$, $i = 0, \pm 1, \pm 2, \dots$ Эти числа поступают на входы регистров 10, 11 и 12.

Пусть для примера $m = 16$, $M = 64$, $X_0 = 8$, $P = 13$ и на вход формирователя 1 поступает монохроматический сигнал $5 \cos(2\pi f_0 t + \varphi)$. При этом на выходе формирователя 1 формируются импульсы нулей в момент $\{t_n\}$ перехода входного сигнала через нулевую ось амплитуд (из области отрицательных в область положительных значений)

$$t_n = \left(\frac{n}{f_0} - \frac{\varphi + \pi/2}{2\pi f_0} \right); n = \overrightarrow{1, N}; N =$$

$$[f_0 T] - \chi_0 M - N_0 = 642$$

где T - длительность измерительного интервала;

$[X]$ - целая часть числа X .

Эти импульсы поступают на вход блока 2 синхронизации, который сдвигает их в ближайшие (к моментам t_n) дискретные моменты времени $t = r_n / f_t$,

синхронизированные с тактовыми импульсами частотой $f_t = 16 f_0$

$$r_n = [t_n f_t + 1] = [16(n - \frac{4\pi/2}{2\pi}) + 1] = 16n + h_0;$$

$$h_0 = [-3 - \frac{8\varphi}{\pi}].$$

Тактовые импульсы поступают также на счетчик 3, представляющий собой 13-разрядный двоичный счетчик, выход переноса из 3-го двоичного разряда которого соединен с объединенными входами делителей 8 и 9. Коэффициент деления $(1/K_q)$ каждого q -го ($q = 1, \dots, 31$) делителя 9 выбран из условия $K_q = (q/64)$, а делитель 8 имеет коэффициент деления $K_{q2} = 2$. Таким образом, на выходе q -го делителя 8 и 9 каждый последующий импульс появляется с поступлением $[8/K_q] = [512/q]$ -го тактового импульса на вход счетчика 3.

Счетчики 6 и 7 являются идентичными двоичными 4-разрядными счетчиками, осуществляющими подсчет (по модулю, равному 16) числа импульсов с выходов соответствующих $(q-x)$ делителей 8 и 9 с момента начала измерительного интервала.

С приходом n -го импульса синхронизированного нуля (в момент $t_n = r_n / (16 f_0)$) на входы синхронизации регистров 10, 11 и 12 в регистры 10 записывается (с выходов 4-х младших разрядов счетчика 3) число $b(r_n, 0) = [r_n]_{16}$, а в q - е регистры 11 и 12 из счетчиков 6 и 7 - числа $A(r_n, 32) = [r_n/16]_{16}$.

$$A(r_n, q) = [\frac{r_n q}{512}]_{16}$$

В регистры 11 и 12 записываются в моменты $\{t_n\}$ числа

$$A(r_n, 32) = [\frac{16n + h_0}{16}]_{16} = [n + \frac{h_0}{16}]_{16};$$

$$A(r_n, q) = [\frac{16nq + h_0 q}{512}]_{16} = [\frac{nq}{32} + \frac{h_0 q}{512}]_{16}$$

а в регистр 10 постоянно записывается одно и то же число $f_0 = [120]_{16}$, поскольку $b(r_n, 0) = [16n + h_0]_{16} = [h_0]_{16} = b$; $n = 1, 512$.

Положим для определенности $\varphi = -(\pi/2)$, соответственно $h_0 = 1$

$$b(r_n, 0) = b_0 = 1;$$

$$A(r_n, 32) = [n]_{16}; A(r_n, q) = [nq/32]_{16}$$

а на выходе преобразователя 13 формируется число $-b(r_n, 0) = -1$, или при работе преобразователя в дополнительном коде на его выходе формируется число $[-v]_{16} = (16-1) = 15$. Тогда на выходе сумматора 14 формируются числа

$$d(r_n, 32) = -b(r_n, 32); d(r_n, 32) = [-b_0 + A(r_n, 32)]_{16} =$$

$$[-1]_{16} = [15]_{16},$$

поступающие на вход адресного дешифратора соответствующего запомина

ющего устройства 22, а на его выходах сумматоров 15 и 16 числа

$$b(r_n, q) = [A(r_n, q) + b_0]_{16} = [\frac{nq}{32} + 1]_{16};$$

$$d(r_n, q) = [A(r_n, q) - b_0]_{16} = [\frac{nq}{32} - 1]_{16} = [\frac{nq}{32} + 15]$$

поступающие на входы дешифраторов запоминающих устройств 23 и 24.

Поскольку в рассматриваемом примере регистрируется $N_0 = 512$ нулей (т.е. и меняется от 1 до 512) на интервале наблюдения числа $b(r_n, q)$; $d(r_n, q) = -b(r_n, q)$ - на выходах сумматоров 14, 15 и 16 пробегают весь (хотя и не обязательно последовательно в возрастающем порядке) набор из 16 значений: от 0 до 15, причем этот полный набор из 16 чисел повторяется 32 раза на интервале наблюдения ($p = 1, 512$). Действительно, на выходе, например, сумматора 14, число $d(r_n, 32)$ последовательно принимает значения 0, 1, 2, ..., 14, 15 при $n = 1, 16$, после чего цикл повторяется $(512/16) = 32$ раза; на выходе сумматора 15, соответствующего $\varphi = 1$, число $b(r_n, 1) = [\frac{n}{32} + 1]_{16}$ равно 1 при $n = 1, 31$, равно 2 при $n = 32, 63$, ..., равно 15 при $n = 448, 479$, равно 0 при $n = 480, 511$, и опять равно 1 при $n = N_0 = 512$. Аналогично можно показать, что на выходе остальных сумматоров 15 и 16 за время интервала наблюдения формируется по 32 раза каждое из 16 чисел $\{c\} = 0, 15$.

Поскольку числа на выходах сумматоров 14, 15 и 16 являются адресами отсчетов комплексных экспонент

$$W(c) = \exp(j2\pi \frac{c}{16}); W^*(c) = \exp(-j2\pi \frac{c}{16}),$$

считываемых из запоминающих устройств 22, 23 и 24 в 63 пары накапливающих сумматоров 29 и 30 блока 18, то в соответствии с вышеизложенным к концу измерительного интервала (т.е. по приходу $N_0 = 512$ импульсов нулей) сформированные в этих сумматорах действительные и мнимые части комплексных сумм $\Psi(f_c)$ равны нулю:

$$\Psi(f_c) = \begin{cases} 32 \sum_{c=0}^{15} W(c) = 0 & \ell = (32+q), q = 1, 31 \\ 32 \sum_{c=0}^{15} W^*(c) = 0 & \ell = (32-q), q = 1, 32 \end{cases}$$

В одну пару (соответствующую $\ell = 32$ ($q = 0$)) накапливающих сумматоров 29 и 30 для каждого $p = 1, 512$ считываются из элемента задержки 21 (по одному и тому же адресу $b(r_n, 0) = b_0 = 1$, - с выхода регистра 10) действительная и мнимая части отсчета экспоненты

$$\dot{w}(b_0) = \exp(j \frac{2\pi}{16} b_0) = \exp(j \frac{\pi}{8}),$$

соответственно к концу измерительного интервала в этой паре накапливающих сумматоров будут сформированы действительная и мнимая части числа $\psi(f_{32}) = 512 \dot{w}(b_0) = 512 \exp(j \pi/8)$, $f_{22} = (f_0 - f_c) + \frac{32}{T} = f_0$. При этом на выходах одного из квадраторов 31 (с индексом $\psi = 32$, соответствующим центральной частоте f_0 частотного диапазона и выбранной в рассматриваемом примере частоте входного сигнала) по окончании измерительного интервала сформировано число $y_{32} = (\psi(f_{32}))^2 = 512^2 \approx 0,25 \cdot 10^6$, а числа $y_e = \psi_e(\psi(f_e))$ на выходах остальных 63 квадраторов равны нулю. Очевидно, в этом случае "грубая" оценка частоты $f_\lambda = f_{32} = f_0$ определяемая по номеру $\lambda = 32$ наибольшего из отсчетов $\{y_e\}$ с выходов квадраторов 31, совпадает с оценкой $\hat{f} = f_0$ после интерполя-

ции и с истинной частотой входного сигнала.

Очевидно, что использованное выше условие $\psi = (\pi/2) (e \neq 1)$ не влияет на сформированные выводы, поскольку любое другое значение начальной фазы сигнала ψ обеспечивает лишь смещение адреса e_0 /но $|\dot{w}(b_0)|^2 = |\exp(j \pi b_0/8)|^2 = 1$ и $|\psi(f_{32})|^2 = (512)^2$ /,

а выходы всех остальных $e \neq 32$ накапливающих сумматоров и квадраторов будут по-прежнему равны нулю.

За счет использования новой процедуры формирования адресов дискретных опорных сигналов (считываемых из блока памяти в блок накапливающих сумматоров), обеспечиваемой введением новых блоков и связей, достигается упрощение измерителя, поскольку устраняется необходимость использования для формирования адресов M интеграторов, значительно более сложных в реализации, чем введенные новые блоки.

