

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関  
国際事務局



(43) 国際公開日  
2010年2月11日(11.02.2010)

PCT


(10) 国際公開番号  
WO 2010/016316 A1

- (51) 国際特許分類:  
G09G 3/30 (2006.01) H01L 51/50 (2006.01)  
G09G 3/20 (2006.01)
  - (21) 国際出願番号: PCT/JP2009/059946
  - (22) 国際出願日: 2009年6月1日(01.06.2009)
  - (25) 国際出願の言語: 日本語
  - (26) 国際公開の言語: 日本語
  - (30) 優先権データ:  
特願 2008-203765 2008年8月7日(07.08.2008) JP
  - (71) 出願人 (米国を除く全ての指定国について):  
シャープ株式会社(SHARP KABUSHIKI KAISHA)  
[JP/JP]; 〒5458522 大阪府大阪市阿倍野区長池町  
2番2号 Osaka (JP).
  - (72) 発明者; および
  - (75) 発明者/出願人 (米国についてのみ): 大橋 誠二  
(OHASHI, Seiji).
  - (74) 代理人: 島田 明宏 (SHIMADA, Akihiro); 〒  
6340078 奈良県橿原市八木町1丁目10番3号  
萬盛庵ビル 島田特許事務所 Nara (JP).
  - (81) 指定国 (表示のない限り、全ての種類の国内保  
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA,  
BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR,  
CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB,  
GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP,  
KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS,  
LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX,  
MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT,  
RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY,  
TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN,  
ZA, ZM, ZW.
  - (84) 指定国 (表示のない限り、全ての種類の広域保  
護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ,  
NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア  
(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ  
(AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB,  
GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL,  
NO, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF,  
CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD,  
TG).
- 添付公開書類:  
— 国際調査報告 (条約第 21 条(3))

(54) Title: DISPLAY APPARATUS AND METHOD OF DRIVING THE SAME

(54) 発明の名称: 表示装置およびその駆動方法

[図4]



(57) Abstract: Switching TFTs (111, 112) are controlled to be in a conductive state and a switching TFT (113) is controlled to be in a non-conductive state. A potential (VDD+Vth) corresponding to a threshold voltage is given to the gate terminal of a driving TFT (110). With the TFT (112) kept in the conductive state, the potential of a data line (Sj) is changed from a reference potential (Vpc) to a data potential (Vdata) so as to bring the TFT (110) into a conductive state. Then, a current (Ia) flows, and the potential of the gate terminal of the TFT (110) thereby increases. The larger the mobility of the TFT (110) is, the larger the variation of the potential of the gate terminal is and the smaller the amount of current flowing through an organic EL device (130) is when light is emitted. With this, current not influenced by the variation of the threshold voltage and the variation of the mobility of the TFT (110) is flowed through the organic EL device (130), and both the variation of the threshold voltage and the variation of the mobility of the driver element of the display apparatus of current drive type are compensated.

sated.

(57) 要約:

[続葉有]

WO 2010/016316 A1

---

スイッチ用TFT111、112を導通状態、スイッチ用TFT113を非導通状態に制御し、駆動用TFT110のゲート端子に閾値電圧に応じた電位 ( $V_{DD} + V_{th}$ ) を与える。次にTFT112を導通状態に保ったままで、データ線S<sub>j</sub>の電位を基準電位V<sub>pc</sub>からデータ電位V<sub>data</sub>に変化させて、TFT110を導通状態にする。このときに電流I<sub>a</sub>が流れ、TFT110のゲート端子電位は上昇する。TFT110の移動度が大きいときほど、ゲート端子電位の変化量は大きくなり、発光時に有機EL素子130に流れる電流は少なくなる。これにより、TFT110の閾値電圧のばらつきと移動度のばらつきの影響を受けない電流を有機EL素子130に流し、電流駆動型の表示装置において駆動素子の閾値電圧のばらつきと移動度のばらつきの両方を補償する。

## 明 細 書

**発明の名称**：表示装置およびその駆動方法

### 技術分野

[0001] 本発明は、表示装置に関し、より特定的には、有機ELディスプレイやFEDなどの電流駆動型の表示装置、および、その駆動方法に関する。

### 背景技術

[0002] 近年、薄型、軽量、高速応答可能な表示装置の需要が高まり、これに伴い、有機EL (Electro Luminescence) ディ스플레이やFED (Field Emission Display) に関する研究開発が活発に行われている。

[0003] 有機ELディスプレイに含まれる有機EL素子は、印加される電圧が高く、流れる電流が多いほど、高い輝度で発光する。ところが、有機EL素子の輝度と電圧の関係は、駆動時間や周辺温度などの影響を受けて容易に変動する。このため、有機ELディスプレイに電圧制御型の駆動方式を適用すると、有機EL素子の輝度のばらつきを抑えることが非常に困難になる。これに対して、有機EL素子の輝度は電流にほぼ比例し、この比例関係は周辺温度などの外的要因の影響を受けにくい。したがって、有機ELディスプレイには電流制御型の駆動方式を適用することが好ましい。

[0004] 一方、表示装置の画素回路や駆動回路は、アモルファスシリコン、低温多結晶シリコン、CG (Continuous Grain) シリコンなどで構成されたTFT (Thin Film Transistor: 薄膜トランジスタ) を用いて構成される。ところが、TFTの特性 (例えば、閾値電圧や移動度) には、ばらつきが生じやすい。そこで、有機ELディスプレイの画素回路にはTFTの特性のばらつきを補償する回路が設けられ、この回路の作用により有機EL素子の輝度のばらつきが抑えられる。

[0005] 電流制御型の駆動方式においてTFTの特性のばらつきを補償する方式は、駆動用TFTに流れる電流の量を電流信号で制御する電流プログラム方式と、この電流の量を電圧信号で制御する電圧プログラム方式とに大別される

。電流プログラム方式を用いれば閾値電圧と移動度のばらつきを補償することができ、電圧プログラム方式を用いれば閾値電圧のばらつきのみを補償することができる。

[0006] ところが、電流プログラム方式には、第1に、非常に微少な量の電流を扱うので画素回路や駆動回路の設計が困難である、第2に、電流信号を設定する間に寄生容量の影響を受けやすいので大面積化が困難であるという問題がある。これに対して、電圧プログラム方式では、寄生容量などの影響は軽微であり、回路設計も比較的容易である。また、移動度のばらつきが電流量に与える影響は、閾値電圧のばらつきが電流量に与える影響よりも小さく、移動度のばらつきはTFT作製工程である程度抑えることができる。したがって、電圧プログラム方式を適用した表示装置でも、十分な表示品位が得ることができる。

[0007] 電流制御型の駆動方式を適用した有機ELディスプレイについては、従来から各種の構成が知られている。例えば特許文献1には、図2に示す画素回路100（詳細は後述）を図13に示すタイミングチャートに従って駆動することが記載されている。図13に示す駆動方法では、時刻 $t_1$ より前では、走査線 $G_i$ と制御配線 $W_i$ の電位はハイレベルに、制御配線 $R_i$ の電位はローレベルに、データ線 $S_j$ の電位は基準電位 $V_{pc}$ に制御される。時刻 $t_1$ において走査線 $G_i$ の電位がローレベルに変化すると、スイッチ用TFT111が導通状態に変化する。次に時刻 $t_2$ において制御配線 $W_i$ の電位がローレベルに変化すると、スイッチ用TFT112が導通状態に変化する。これにより、駆動用TFT110のゲート端子とドレイン端子は、短絡されて同電位となる。

[0008] 次に時刻 $t_3$ において制御配線 $R_i$ の電位がハイレベルに変化すると、スイッチ用TFT113が非導通状態に変化する。このとき、電源配線 $V_p$ から駆動用TFT110とスイッチ用TFT112を経由して駆動用TFT110のゲート端子に電流が流れ込み、駆動用TFT110のゲート端子電位は駆動用TFT110が導通状態である間は上昇する。駆動用TFT110

はゲートソース間電圧が閾値電圧 $V_{th}$ （負の値）になると非導通状態に変化するので、駆動用TFT110のゲート端子電位は $(V_{DD} + V_{th})$ まで上昇する。

[0009] 次に時刻 $t_4$ において制御配線 $W_i$ の電位がハイレベルに変化すると、スイッチ用TFT112が非導通状態に変化する。このときコンデンサ121には、駆動用TFT110のゲート端子とデータ線 $S_j$ との電位差 $(V_{DD} + V_{th} - V_{pc})$ が保持される。

[0010] 次に時刻 $t_5$ においてデータ線 $S_j$ の電位が基準電位 $V_{pc}$ からデータ電位 $V_{data}$ に変化すると、駆動用TFT110のゲート端子電位は、同じ量 $(V_{data} - V_{pc})$ だけ変化して $(V_{DD} + V_{th} + V_{data} - V_{pc})$ となる。次に時刻 $t_6$ において走査線 $G_i$ の電位がハイレベルに変化すると、スイッチ用TFT111が非導通状態に変化する。このときコンデンサ122には、駆動用TFT110のゲートソース間電圧 $(V_{th} + V_{data} - V_{pc})$ が保持される。

[0011] 次に時刻 $t_7$ において、データ線 $S_j$ の電位がデータ電位 $V_{data}$ から基準電位 $V_{pc}$ に変化する。次に時刻 $t_8$ において制御配線 $R_i$ の電位がローレベルに変化すると、スイッチ用TFT113が導通状態に変化する。これにより、電源配線 $V_p$ から駆動用TFT110とスイッチ用TFT113を経由して有機EL素子130に電流が流れる。駆動用TFT110を流れる電流の量はゲート端子電位 $(V_{DD} + V_{th} + V_{data} - V_{pc})$ に応じて増減するが、閾値電圧 $V_{th}$ が異なっても電位差 $(V_{data} - V_{pc})$ が同じであれば電流量は同じである。したがって、閾値電圧 $V_{th}$ の値にかかわらず、有機EL素子130にはデータ電位 $V_{data}$ に応じた量の電流が流れ、有機EL素子130はデータ電位 $V_{data}$ に応じた輝度で発光する。

[0012] このように図2に示す画素回路100を図13に示すタイミングチャートに従って駆動することにより、駆動用TFT110の閾値電圧 $V_{th}$ にかかわらず、有機EL素子130に所望量の電流を流し、有機EL素子130を

所望の輝度で発光させることができる。

[0013] 特許文献2には、図14に示す画素回路900を図15に示すタイミングチャートに従って駆動することが記載されている（ただし、本願発明との対比を容易にするために、信号線の名称は変更されている）。図15に示す駆動方法では、時刻 $t_1$ より前では、走査線 $G_{1i}$ 、 $G_{2i}$ の電位はハイレベルに、制御配線 $E_i$ の電位はローレベルに制御される。時刻 $t_1$ において制御配線 $E_i$ の電位がハイレベルに変化すると、スイッチ用TFT913、914が非導通状態に変化する。次に時刻 $t_2$ において走査線 $G_{1i}$ 、 $G_{2i}$ の電位がローレベルに変化すると、スイッチ用TFT911、912、915が導通状態に変化する。これにより、駆動用TFT910のゲート端子とドレイン端子は短絡されて同電位となり、駆動用TFT910のゲート端子電位 $V_g$ は電源配線 $V_{int}$ の電位 $V_{pc}$ に等しくなる。また、スイッチ用TFT911とコンデンサ921の接続点（以下、接続点Bという）には、データ線 $S_j$ の電位 $V_{data}$ が印加される。

[0014] 次に時刻 $t_3$ において走査線 $G_{2i}$ の電位がハイレベルに変化すると、スイッチ用TFT915が非導通状態に変化する。このとき、電源配線 $V_p$ から駆動用TFT910とスイッチ用TFT912を経由して駆動用TFT910のゲート端子に電流が流れ込み、駆動用TFT910のゲート端子電位 $V_g$ は駆動用TFT910が導通状態である間は上昇する。駆動用TFT910はゲートソース間電圧が閾値電圧 $V_{th}$ （負の値）になると非導通状態に変化するので、駆動用TFT910のゲート端子電位 $V_g$ は $(V_{DD} + V_{th})$ まで上昇する。

[0015] 次に時刻 $t_4$ において、走査線 $G_{1i}$ の電位がハイレベルに変化し、制御配線 $E_i$ の電位がローレベルに変化すると、スイッチ用TFT911、912が非導通状態に変化し、スイッチ用TFT913、914が導通状態に変化する。このとき、接続点Bの電位は $V_{data}$ から $V_{pc}$ に変化し、駆動用TFT910のゲート端子電位 $V_g$ は接続点Bの電位と同じ量だけ変化して $(V_{DD} + V_{th} + V_{pc} - V_{data})$ になる。コンデンサ921は、

駆動用TFT910のゲート端子と電源配線V<sub>int</sub>との電位差（V<sub>DD</sub>+V<sub>th</sub>-V<sub>data</sub>）を保持する。

[0016] 時刻t<sub>4</sub>以降、電源配線V<sub>p</sub>から駆動用TFT910とスイッチ用TFT913を経由して有機EL素子930に電流が流れる。駆動用TFT910を流れる電流の量はゲート端子電位（V<sub>DD</sub>+V<sub>th</sub>+V<sub>pc</sub>-V<sub>data</sub>）に応じて増減するが、閾値電圧V<sub>th</sub>が異なっても電位差（V<sub>pc</sub>-V<sub>data</sub>）が同じであれば電流量は同じである。したがって、閾値電圧V<sub>th</sub>の値にかかわらず、有機EL素子930にはデータ電位V<sub>data</sub>に応じた量の電流が流れ、有機EL素子930はデータ電位V<sub>data</sub>に応じた輝度で発光する。

[0017] このように図14に示す画素回路900を図15に示すタイミングチャートに従って駆動することにより、駆動用TFT910の閾値電圧V<sub>th</sub>にかかわらず、有機EL素子930に所望量の電流を流し、有機EL素子930を所望の輝度で発光させることができる。

[0018] なお、電流制御型の駆動方式を適用した有機ELディスプレイの例は、特許文献3や、本出願と出願人および発明者が共通する別の出願（日本国特願2008-131568号、平成20年（2008年）5月20日出願）にも記載されている。

## 先行技術文献

### 特許文献

- [0019] 特許文献1：国際公開第98/48403号パンフレット  
特許文献2：日本国特開2007-133369号公報  
特許文献3：日本国特開2004-341359号公報

### 非特許文献

- [0020] 非特許文献1：“4.0-in. TFT-OLED Displays and a Novel Digital Driving Method”、SID'00 Digest、pp. 924-927、半導体エネルギー研究所  
非特許文献2：“Continuous Grain Silicon Technology and Its Applications for Active Matrix Display”、AM-LCD 2000、pp. 25-28、半導体エネルギー研究所

ギー研究所

非特許文献3：“Polymer Light-Emitting Diodes for Use in Flat Panel Display”、AM-LCD' 01、pp. 211-214、University of Cambridge、Cambridge Display Technology

## 発明の概要

### 発明が解決しようとする課題

- [0021] 図2に示す画素回路100において駆動用TFT110を飽和領域で動作させた場合、駆動用TFT110のドレインソース間を流れる電流 $I_{ds}$ は、駆動用TFT110のゲートソース間電圧 $V_{gs}$ を用いて、次式(1)のように表される。

$$I_{ds} = (1/2) \cdot (W/L) \cdot \mu \cdot C_{ox} (V_{gs} - V_{th})^2 \quad \dots$$

(1)

ただし、式(1)において、 $W$ は駆動用TFT110のチャネル幅、 $L$ は駆動用TFT110のチャネル長、 $\mu$ は駆動用TFT110の移動度、 $C_{ox}$ は駆動用TFT110のゲート酸化膜容量、 $V_{th}$ は駆動用TFT110の閾値電圧を表す。

- [0022] 式(1)に含まれる値のうち閾値電圧 $V_{th}$ と移動度 $\mu$ には、TFT作製工程でばらつきが生じやすい。このため、図2に示す画素回路100を図13に示すタイミングチャートに従って駆動した場合、有機EL素子130に流れる電流の量は駆動用TFT110の移動度のばらつきの影響を受けて変動するので、有機EL素子130を所望の輝度で発光させることが困難になる。図14に示す画素回路900を図15に示すタイミングチャートに従って駆動した場合にも、同様の問題が発生する。

- [0023] それ故に、本発明は、電圧プログラム方式を用いて駆動素子の閾値電圧のばらつきと移動度のばらつきの両方を補償する表示装置、および、その駆動方法を提供することを目的とする。

### 課題を解決するための手段

- [0024] 本発明の第1の局面は、電流駆動型の表示装置であって、

複数の走査線と複数のデータ線の各交差点に対応して配置された複数の画素回路と、

前記走査線を用いて書き込み対象の画素回路を選択し、前記データ線に対して表示データに応じたデータ電位を与える駆動回路とを備え、

前記画素回路は、

第 1 の電源配線と第 2 の電源配線との間に設けられた電気光学素子と、

前記第 1 の電源配線と前記第 2 の電源配線との間に前記電気光学素子と直列に設けられた駆動素子と、

前記駆動素子の制御端子に第 1 の電極が接続された補償用コンデンサと、

前記駆動素子の制御端子と一方の電流入出力端子との間に設けられた補償用スイッチング素子とを含み、

前記駆動回路は、書き込み対象の画素回路について、前記補償用スイッチング素子を導通状態に制御して前記駆動素子の制御端子に閾値電圧に応じた電位を与え、その後に、前記補償用スイッチング素子を導通状態に保ったままで前記補償用コンデンサの第 2 の電極に与える電位を切り替えて、前記駆動素子の制御端子に前記表示データと前記閾値電圧に応じた書き込み電位を与えることを特徴とする。

[0025] 本発明の第 2 の局面は、本発明の第 1 の局面において、

前記画素回路は、

前記補償用コンデンサの第 2 の電極と前記データ線との間に設けられた書き込み用スイッチング素子と、

前記駆動素子と前記電気光学素子との間に設けられた遮断用スイッチング素子と、

前記駆動素子の制御端子と他方の電流入出力端子との間に設けられた保持用コンデンサとをさらに含む。

[0026] 本発明の第 3 の局面は、本発明の第 2 の局面において、

前記駆動回路は、書き込み対象の画素回路について、前記データ線に所定

の基準電位を与えながら、前記書き込み用スイッチング素子と前記補償用スイッチング素子を導通状態に、前記遮断用スイッチング素子を非導通状態に制御し、その後に、各スイッチング素子の状態を保ったままで、前記データ線に与える電位を前記データ電位に切り替えることを特徴とする。

[0027] 本発明の第4の局面は、本発明の第1の局面において、  
前記画素回路は、

前記駆動素子の一方の電流入出力端子と前記第1の電源配線との間に設けられた遮断用スイッチング素子と、

前記駆動素子の他方の電流入出力端子と前記データ線との間に設けられた書き込み用スイッチング素子とをさらに含み、

前記補償用コンデンサの第2の電極は、前記駆動回路が電位を与える制御配線に接続されていることを特徴とする。

[0028] 本発明の第5の局面は、本発明の第4の局面において、

前記駆動回路は、書き込み対象の画素回路について、前記データ線に前記データ電位を与えながら、前記書き込み用スイッチング素子と前記補償用スイッチング素子を導通状態に、前記遮断用スイッチング素子を非導通状態に制御し、その後に、各スイッチング素子の状態を保ったままで、前記駆動素子の制御端子に前記書き込み電位が与えられるように前記制御配線に与える電位を切り替えることを特徴とする。

[0029] 本発明の第6の局面は、本発明の第5の局面において、

前記駆動回路は、前記駆動素子の制御端子に前記書き込み電位が与えられるように前記制御配線に与える電位を切り替えた後に、前記データ線に与える電位を前記データ電位よりも前記駆動素子の制御端子の電位に近い基準電位に切り替えることを特徴とする。

[0030] 本発明の第7の局面は、本発明の第5の局面において、

前記駆動回路は、書き込み対象の画素回路について、前記書き込み用スイッチング素子を導通状態に制御している間、前記データ線に対して、前記表示データと前記制御配線に与える電位の変化量とによって定まる電位を与え

ることを特徴とする。

[0031] 本発明の第 8 の局面は、本発明の第 5 の局面において、  
前記駆動回路は、書き込み対象の画素回路について、前記書き込み用スイッチング素子を導通状態に制御している間、前記データ線に対して、前記電気光学素子への印加電圧が発光閾値電圧以下となる電位を与えることを特徴とする。

[0032] 本発明の第 9 の局面は、本発明の第 1 の局面において、  
前記画素回路は、  
前記補償用コンデンサの第 2 の電極と前記データ線との間に設けられた書き込み用スイッチング素子と、  
前記駆動素子と前記電気光学素子との間に設けられた遮断用スイッチング素子と、  
前記補償用コンデンサの第 2 の電極と第 3 の電源配線との間に設けられた第 1 の初期化用スイッチング素子と、  
前記駆動素子の一方の電流入出力端子と前記第 3 の電源配線との間に設けられた第 2 の初期化用スイッチング素子とをさらに含む。

[0033] 本発明の第 10 の局面は、本発明の第 9 の局面において、  
前記駆動回路は、書き込み対象の画素回路について、前記データ線に対して前記データ電位を与えながら、前記書き込み用スイッチング素子と前記補償用スイッチング素子と前記第 2 の初期化用スイッチング素子を導通状態に、前記遮断用スイッチング素子と前記第 1 の初期化用スイッチング素子を非導通状態に制御し、その後に、前記補償用スイッチング素子を導通状態に保ったままで、前記書き込み用スイッチング素子を非導通状態に、前記第 1 の初期化用スイッチング素子を導通状態に制御することを特徴とする。

[0034] 本発明の第 11 の局面は、複数の走査線と複数のデータ線の各交差点に対応して配置された複数の画素回路を備えた電流駆動型の表示装置の駆動方法であって、

前記画素回路が、第 1 の電源配線と第 2 の電源配線との間に設けられた電

気光学素子と、前記第 1 の電源配線と前記第 2 の電源配線との間に前記電気光学素子と直列に設けられた駆動素子と、前記駆動素子の制御端子に第 1 の電極が接続された補償用コンデンサと、前記駆動素子の制御端子と一方の電流入出力端子との間に設けられた補償用スイッチング素子とを含む場合に、

前記走査線を用いて書き込み対象の画素回路を選択する選択ステップと、書き込み対象の画素回路について、前記補償用スイッチング素子を導通状態に制御して前記駆動素子の制御端子に閾値電圧に応じた電位を与える閾値状態設定ステップと、

前記閾値状態設定ステップの後に、書き込み対象の画素回路について、前記補償用スイッチング素子を導通状態に保ったままで前記補償用コンデンサの第 2 の電極に与える電位を切り替えて、前記駆動素子の制御端子に表示データと前記閾値電圧に応じた書き込み電位を与える導通状態設定ステップとを備える。

[0035] 本発明の第 1 2 の局面は、本発明の第 1 1 の局面において、

前記画素回路が、前記補償用コンデンサの第 2 の電極と前記データ線との間に設けられた書き込み用スイッチング素子と、前記駆動素子と前記電気光学素子との間に設けられた遮断用スイッチング素子と、前記駆動素子の制御端子と他方の電流入出力端子との間に設けられた保持用コンデンサとをさらに含む場合に、

前記閾値状態設定ステップは、書き込み対象の画素回路について、前記データ線に所定の基準電位を与えながら、前記書き込み用スイッチング素子と前記補償用スイッチング素子を導通状態に、前記遮断用スイッチング素子を非導通状態に制御し、

前記導通状態設定ステップは、各スイッチング素子の状態を保ったままで、前記データ線に与える電位を前記表示データに応じたデータ電位に切り替えることを特徴とする。

[0036] 本発明の第 1 3 の局面は、本発明の第 1 1 の局面において、

前記画素回路が、前記駆動素子の一方の電流入出力端子と前記第 1 の電源

配線との間に設けられた遮断用スイッチング素子と、前記駆動素子の他方の電流入出力端子と前記データ線との間に設けられた書き込み用スイッチング素子とをさらに含み、前記補償用コンデンサの第2の電極が制御配線に接続されている場合に、

前記閾値状態設定ステップは、書き込み対象の画素回路について、前記データ線に対して前記表示データに応じたデータ電位を与えながら、前記書き込み用スイッチング素子と前記補償用スイッチング素子を導通状態に、前記遮断用スイッチング素子を非導通状態に制御し、

前記導通状態設定ステップは、各スイッチング素子の状態を保ったままで、前記駆動素子の制御端子に前記書き込み電位が与えられるように前記制御配線に与える電位を切り替えることを特徴とする。

[0037] 本発明の第14の局面は、本発明の第11の局面において、

前記画素回路が、前記補償用コンデンサの第2の電極と前記データ線との間に設けられた書き込み用スイッチング素子と、前記駆動素子と前記電気光学素子との間に設けられた遮断用スイッチング素子と、前記補償用コンデンサの第2の電極と第3の電源配線との間に設けられた第1の初期化用スイッチング素子と、前記駆動素子の一方の電流入出力端子と前記第3の電源配線との間に設けられた第2の初期化用スイッチング素子とをさらに含む場合に、

前記閾値状態設定ステップは、書き込み対象の画素回路について、前記データ線に対して前記表示データに応じたデータ電位を与えながら、前記書き込み用スイッチング素子と前記補償用スイッチング素子と前記第2の初期化用スイッチング素子を導通状態に、前記遮断用スイッチング素子と前記第1の初期化用スイッチング素子を非導通状態に制御し、

前記導通状態設定ステップは、前記補償用スイッチング素子を導通状態に保ったままで、前記書き込み用スイッチング素子を非導通状態に、前記第1の初期化用スイッチング素子を導通状態に制御することを特徴とする。

## 発明の効果

- [0038] 本発明の第1または第11の局面によれば、補償用スイッチング素子を導通状態に制御することにより、駆動素子は制御端子に閾値電圧が印加された状態になり、その後に補償用スイッチング素子を導通状態に保ったままで補償用コンデンサの第2の電極に与える電位を切り替えることにより、駆動素子の制御端子に表示データと閾値電圧に応じた書き込み電圧が与えられる。黒表示の場合を除き、駆動素子は導通状態になり、補償用スイッチング素子と駆動素子を經由して駆動素子の移動度に応じた電流が流れ、駆動素子の制御端子の電位は駆動素子の移動度に応じて変化する。これにより、電気光学素子の発光時に、駆動素子の閾値電圧のばらつきの影響を受けず、駆動素子の移動度のばらつきの影響も受けない電流を電気光学素子に流すことができる。したがって、駆動素子の閾値電圧のばらつきと移動度のばらつきの両方を補償し、電気光学素子を所望の輝度で発光させることができる。
- [0039] 本発明の第2の局面によれば、電気光学素子、駆動素子、3個のスイッチング素子（補償用と書き込み用と遮断用）、および、2個のコンデンサ（補償用と保持用）を含む画素回路を備えた表示装置について、駆動素子の閾値電圧のばらつきの影響を受けず、駆動素子の移動度のばらつきの影響も受けない電流を電気光学素子に流して、駆動素子の閾値電圧のばらつきと移動度のばらつきの両方を補償することができる。
- [0040] 本発明の第3または第12の局面によれば、データ線に基準電位を与えながら、書き込み用スイッチング素子と補償用スイッチング素子を導通状態に、遮断用スイッチング素子を非導通状態に制御することにより、駆動素子の制御端子に駆動素子の閾値電圧のばらつき分を補正した電位を与えることができる。次に各スイッチング素子の状態を保ったままで、補償用コンデンサの第2の電極に与える電位を切り替えることにより、駆動素子の制御端子に表示データと閾値電圧に応じた書き込み電圧を与えることができる。その後、駆動素子の制御端子の電位は駆動素子の移動度に応じて変化する。これにより、駆動素子の閾値電圧のばらつきの影響を受けず、駆動素子の移動度のばらつきの影響も受けない電流を電気光学素子に流して、駆動素子の閾値電

圧のばらつきと移動度のばらつきの両方を補償することができる。

[0041] 本発明の第4の局面によれば、電気光学素子、駆動素子、3個のスイッチング素子（補償用と書き込み用と遮断用）、および、補償用コンデンサを含む画素回路を備えた表示装置について、駆動素子の閾値電圧のばらつきの影響を受けず、駆動素子の移動度のばらつきの影響も受けない電流を電気光学素子に流して、駆動素子の閾値電圧のばらつきと移動度のばらつきの両方を補償することができる。

[0042] 本発明の第5または第13の局面によれば、データ線に対してデータ電位を与えながら、書き込み用スイッチング素子と補償用スイッチング素子を導通状態に、遮断用スイッチング素子を非導通状態に制御することにより、駆動素子の制御端子に駆動素子の閾値電圧のばらつき分を補正した電位を与えることができる。次に各スイッチング素子の状態を保ったままで、補償用コンデンサの第2の電極に接続された制御配線に与える電位を好適なレベルに切り替えることにより、駆動素子の制御端子に表示データと閾値電圧に応じた書き込み電圧を与えることができる。その後、駆動素子の制御端子の電位は駆動素子の移動度に応じて変化する。これにより、駆動素子の閾値電圧のばらつきの影響を受けず、駆動素子の移動度のばらつきの影響も受けない電流を電気光学素子に流して、駆動素子の閾値電圧のばらつきと移動度のばらつきの両方を補償することができる。

[0043] 本発明の第6の局面によれば、データ電位よりも駆動素子の制御端子の電位に近い基準電位をデータ線に与えることにより、駆動素子の制御端子の電位の変化を小さくすることができる。したがって、駆動素子の移動度が大きい場合でも、駆動素子の移動度が駆動素子の制御端子の電位に与える影響を小さくして、駆動素子の閾値電圧のばらつきと移動度のばらつきの両方を補償することができる。

[0044] 本発明の第7の局面によれば、データ線に対してデータ電位を与えるときに、制御配線の電位の変化量に応じた電位を与えることにより、電気光学素子を表示データに応じた輝度で発光させることができる。

- [0045] 本発明の第8の局面によれば、データ線に対してデータ電位を与えるときに、電気光学素子への印加電圧が発光閾値電圧以下となる電圧を与えることにより、データ線の電位を画素回路に書き込んだだけでは電気光学素子は発光しなくなる。これにより、他の画素回路を発光させたままで書き込み対象の画素回路だけを非発光状態に制御し、発光デューティ比を高くすることができる。
- [0046] 本発明の第9の局面によれば、電気光学素子、駆動素子、5個のスイッチング素子（補償用と書き込み用と遮断用と初期化用2個）、および、補償用コンデンサを含む画素回路を備えた表示装置について、駆動素子の閾値電圧のばらつきの影響を受けず、駆動素子の移動度のばらつきの影響も受けない電流を電気光学素子に流して、駆動素子の閾値電圧のばらつきと移動度のばらつきの両方を補償することができる。
- [0047] 本発明の第10または第14の局面によれば、データ線に対してデータ電位を与えながら、書き込み用スイッチング素子と補償用スイッチング素子と第2の初期化用スイッチング素子を導通状態に、遮断用スイッチング素子と第1の初期化用スイッチング素子を非導通状態に制御することにより、駆動素子の制御端子に駆動素子の閾値電圧のばらつき分を補正した電位を与えることができる。次に補償用スイッチング素子を導通状態に保ったままで、書き込み用スイッチング素子を非導通状態に、第1の初期化用スイッチング素子を導通状態に制御することにより、補償用コンデンサの第2の電極に与える電位を切り替え、駆動素子の制御端子に表示データと閾値電圧に応じた書き込み電圧を与えることができる。その後、駆動素子の制御端子の電位は駆動素子の移動度に応じて変化する。これにより、駆動素子の閾値電圧のばらつきの影響を受けず、駆動素子の移動度のばらつきの影響も受けない電流を電気光学素子に流して、駆動素子の閾値電圧のばらつきと移動度のばらつきの両方を補償することができる。

### 図面の簡単な説明

- [0048] [図1]本発明の第1～第4の実施形態に係る表示装置の構成を示すブロック図

である。

[図2]本発明の第1の実施形態に係る表示装置に含まれる画素回路の回路図である。

[図3]本発明の第1の実施形態に係る表示装置における画素回路の駆動方法を示すタイミングチャートである。

[図4]本発明の第1の実施形態に係る表示装置に含まれる画素回路の移動度補償期間開始直後の状態を示す図である。

[図5]本発明の第2および第3の実施形態に係る表示装置に含まれる画素回路の回路図である。

[図6]本発明の第2の実施形態に係る表示装置における画素回路の駆動方法を示すタイミングチャートである。

[図7]本発明の第2の実施形態に係る表示装置に含まれる画素回路の移動度補償期間開始直後の状態を示す図である。

[図8]インバータの回路図である。

[図9]本発明の第3の実施形態に係る表示装置における画素回路の駆動方法を示すタイミングチャートである。

[図10]本発明の第3の実施形態に係る表示装置に含まれる画素回路の移動度補償期間開始直後の状態を示す図である。

[図11]本発明の第4の実施形態に係る表示装置に含まれる画素回路の回路図である。

[図12]本発明の第4の実施形態に係る表示装置における画素回路の駆動方法を示すタイミングチャートである。

[図13]従来の表示装置における画素回路の駆動方法を示すタイミングチャートである。

[図14]ある文献に記載された画素回路の回路図である。

[図15]図14に示す画素回路の駆動方法を示すタイミングチャートである。

### 発明を実施するための形態

[0049] 以下、図1～図12を参照して、本発明の第1～第4の実施形態に係る表

示装置について説明する。各実施形態に係る表示装置は、電気光学素子、駆動素子、コンデンサおよび複数のスイッチング素子を含む画素回路を備えている。スイッチング素子は、低温ポリシリコンTFTやCGシリコンTFTやアモルファスシリコンTFTなどで構成することができる。これらTFTの構成や製造プロセスは公知であるので、ここではその説明を省略する。また、電気光学素子には有機EL素子が使用される。有機EL素子の構成も公知であるので、ここではその説明を省略する。

[0050] 図1は、本発明の第1～第4の実施形態に係る表示装置の構成を示すブロック図である。図1に示す表示装置10は、複数の画素回路 $A_{ij}$  ( $i$ は1以上 $n$ 以下の整数、 $j$ は1以上 $m$ 以下の整数)、表示制御回路11、ゲートドライバ回路12、および、ソースドライバ回路13を備えている。表示装置10には、互いに平行に配置された複数の走査線 $G_i$ と、走査線 $G_i$ に直交するように互いに平行に配置された複数のデータ線 $S_j$ とが設けられる。画素回路 $A_{ij}$ は、走査線 $G_i$ とデータ線 $S_j$ の各交差点に対応してマトリクス状に配置されている。

[0051] これに加えて表示装置10には、複数の制御配線 ( $R_i$ 、 $U_i$ 、 $W_i$ など；図示せず) が走査線 $G_i$ と平行に配置されている。また、図1では省略されているが、画素回路 $A_{ij}$ の配置領域には電源配線 $V_p$ と共通陰極 $V_{com}$ が配置されている。走査線 $G_i$ と制御配線はゲートドライバ回路12に接続され、ゲートドライバ回路12によって駆動される。データ線 $S_j$ はソースドライバ回路13に接続され、ソースドライバ回路13によって駆動される。

[0052] 表示制御回路11は、ゲートドライバ回路12に対してタイミング信号OE、スタートパルスYIおよびクロックYCKを出力し、ソースドライバ回路13に対してスタートパルスSP、クロックCLK、表示データDAおよびラッチパルスLPを出力する。

[0053] ゲートドライバ回路12とソースドライバ回路13は、画素回路 $A_{ij}$ の駆動回路である。ゲートドライバ回路12は走査線 $G_i$ を用いて書き込み対

象の画素回路を選択する走査信号出力回路として機能し、ソースドライバ回路13はデータ線 $S_j$ に対して表示データに応じた電位（以下、データ電位という）を与える表示信号出力回路として機能する。

[0054] より詳細には、ゲートドライバ回路12は、シフトレジスタ回路、論理演算回路、および、バッファ（いずれも図示せず）を含んでいる。シフトレジスタ回路は、クロック $YCK$ に同期してスタートパルス $YI$ を順次転送する。論理演算回路は、シフトレジスタ回路の各段から出力されたパルスとタイミング信号 $OE$ との間で論理演算を行う。論理演算回路の出力は、バッファを経由して、対応する走査線 $G_i$ と制御配線に与えられる。

[0055] ソースドライバ回路13は、 $m$ ビットのシフトレジスタ21、レジスタ22、ラッチ回路23、および、 $m$ 個の $D/A$ 変換器24を含んでいる。シフトレジスタ21は、縦続接続された $m$ 個の1ビットレジスタを含んでいる。シフトレジスタ21は、クロック $CLK$ に同期してスタートパルス $SP$ を順次転送し、各段のレジスタからタイミングパルス $DLP$ を出力する。タイミングパルス $DLP$ の出力タイミングに合わせて、レジスタ22には表示データ $DA$ が供給される。レジスタ22は、タイミングパルス $DLP$ に従い、表示データ $DA$ を記憶する。レジスタ22に1行分の表示データ $DA$ が記憶されると、表示制御回路11はラッチ回路23に対してラッチパルス $LP$ を出力する。ラッチ回路23は、ラッチパルス $LP$ を受け取ると、レジスタ22に記憶された表示データを保持する。 $D/A$ 変換器24は、各データ線 $S_j$ に1つずつ設けられる。 $D/A$ 変換器24は、ラッチ回路23に保持された表示データをアナログ信号電圧に変換し、対応するデータ線 $S_j$ に与える。

[0056] なお、ここではソースドライバ回路13は、1本の走査線に接続された画素回路に対して1行分のデータ電位を同時に供給する線順次走査を行うこととしたが、これに代えて、各画素回路に対してデータ電位を順に供給する点順次走査を行ってもよい。点順次走査を行うソースドライバ回路の構成は公知であるので、ここでは説明を省略する。

[0057] 以下、各実施形態に係る表示装置に含まれる画素回路 $A_{ij}$ の詳細を説明

する。画素回路 $A_{ij}$ に含まれる駆動用TFT、スイッチ用TFTおよび有機EL素子は、それぞれ、駆動素子、スイッチング素子および電気光学素子として機能する。また、電源配線 $V_p$ は第1の電源配線に相当し、共通陰極 $V_{com}$ は第2の電源配線に相当し、電源配線 $V_{int}$ は第3の電源配線に相当する。

[0058] (第1の実施形態)

図2は、本発明の第1の実施形態に係る表示装置に含まれる画素回路の回路図である。図2に示す画素回路100は、駆動用TFT110、スイッチ用TFT111~113、コンデンサ121、122、および、有機EL素子130を備えている。画素回路100に含まれるTFTは、いずれもpチャンネル型である。画素回路100は、特許文献1（国際公開第98/48403号パンフレット）にも記載されている。

[0059] 画素回路100は、電源配線 $V_p$ 、共通陰極 $V_{com}$ 、走査線 $G_i$ 、制御配線 $W_i$ 、 $R_i$ およびデータ線 $S_j$ に接続されている。このうち、電源配線 $V_p$ と共通陰極 $V_{com}$ には、それぞれ、一定の電位 $V_{DD}$ 、 $V_{SS}$ （ただし、 $V_{DD} > V_{SS}$ ）が印加される。共通陰極 $V_{com}$ は、表示装置内のすべての有機EL素子130に共通する陰極である。

[0060] 図2でG、SおよびDと記載したTFTの端子を、それぞれ、ゲート端子、ソース端子およびドレイン端子という。一般にpチャンネル型TFTでは、2個の電流入出力端子のうち、印加電圧の低いほうをドレイン端子といい、印加電圧の高いほうをソース端子という。また、nチャンネル型TFTでは、2個の電流入出力端子のうち、印加電圧の低いほうをソース端子といい、印加電圧の高いほうをドレイン端子という。しかし、電圧の大小関係に応じて端子名を変更すると説明が複雑になるので、電圧の大小関係が逆になり、2個の電流入出力端子を逆の名称で呼ぶべき場合でも、2個の端子を便宜上図示した名称で呼ぶこととする。また、本実施形態では、すべてのTFTにpチャンネル型を用いているが、スイッチ用TFTにnチャンネル型を用いてもよい。TFTの端子名とTFTの型に関する上記の説明は、第2~第4の実施

形態にも適用される。

- [0061] 画素回路100では、電源配線V<sub>p</sub>と共通陰極V<sub>com</sub>との間に電源配線V<sub>p</sub>側から順に、駆動用TFT110、スイッチ用TFT113および有機EL素子130が直列に設けられている。駆動用TFT110のゲート端子とデータ線S<sub>j</sub>との間にはゲート端子側から順に、コンデンサ121およびスイッチ用TFT111が直列に設けられている。駆動用TFT110のゲート端子とドレイン端子との間にはスイッチ用TFT112が設けられ、駆動用TFT110のゲート端子と電源配線V<sub>p</sub>との間にはコンデンサ122が設けられている。スイッチ用TFT111のゲート端子は走査線G<sub>i</sub>に接続され、スイッチ用TFT112のゲート端子は制御配線W<sub>i</sub>に接続され、スイッチ用TFT113のゲート端子は制御配線R<sub>i</sub>に接続されている。
- [0062] なお、画素回路100では、スイッチ用TFT111は書き込み用スイッチング素子として、スイッチ用TFT112は補償用スイッチング素子として、スイッチ用TFT113は遮断用スイッチング素子として、コンデンサ121は補償用コンデンサとして、コンデンサ122は保持用コンデンサとして機能する。
- [0063] 特許文献1に記載された表示装置は、画素回路100を図13に示すタイミングチャートに従って駆動することにより、駆動用TFT110の閾値電圧のばらつきを補償する。これに対して、本実施形態に係る表示装置は、駆動用TFT110の閾値電圧のばらつきと移動度のばらつきの両方を補償するために、画素回路100を従来とは異なるタイミングチャート(図3)に従って駆動する。
- [0064] 図3は、本実施形態に係る表示装置における画素回路100の駆動方法を示すタイミングチャートである。図3には、データ線S<sub>j</sub>、制御配線W<sub>i</sub>、R<sub>i</sub>および走査線G<sub>i</sub>の電位の変化と、駆動用TFT110のゲート端子電位V<sub>g</sub>の変化とが記載されている。
- [0065] 図3に示すように、時刻t<sub>1</sub>より前では、走査線G<sub>i</sub>と制御配線W<sub>i</sub>の電位はハイレベルに、制御配線R<sub>i</sub>の電位はローレベルに、データ線S<sub>j</sub>の電

位は基準電位 $V_{pc}$ に制御される。時刻 $t_1$ において走査線 $G_i$ の電位がローレベルに変化すると、スイッチ用 $TFT_{111}$ が導通状態に変化する。このとき、コンデンサ $121$ のスイッチ用 $TFT_{111}$ 側の電極には、データ線 $S_j$ の電位 $V_{pc}$ が印加される。

[0066] 次に時刻 $t_2$ において制御配線 $W_i$ の電位がローレベルに変化すると、スイッチ用 $TFT_{112}$ が導通状態に変化する。これにより、駆動用 $TFT_{110}$ のゲート端子とドレイン端子は、短絡されて同電位となる。

[0067] 次に時刻 $t_3$ において制御配線 $R_i$ の電位がハイレベルに変化すると、スイッチ用 $TFT_{113}$ が非導通状態に変化する。時刻 $t_3$ 以降、電源配線 $V_p$ から駆動用 $TFT_{110}$ とスイッチ用 $TFT_{112}$ を経由して駆動用 $TFT_{110}$ のゲート端子に電流が流れ込み、駆動用 $TFT_{110}$ のゲート端子電位は駆動用 $TFT_{110}$ が導通状態である間は上昇する。駆動用 $TFT_{110}$ は、ゲートソース間電圧が閾値電圧 $V_{th}$ （負の値）になる（すなわち、ゲート端子電位が $(V_{DD} + V_{th})$ になる）と、非導通状態に変化する。したがって、駆動用 $TFT_{110}$ のゲート端子電位は $(V_{DD} + V_{th})$ まで上昇する。ここまでは、従来の駆動方法と同じである。

[0068] 次に時刻 $t_4$ において、データ線 $S_j$ の電位が基準電位 $V_{pc}$ からデータ電位 $V_{data}$ （黒表示の場合を除き、 $V_{data} < V_{pc}$ ）に変化する。本実施形態に係る表示装置は、スイッチ用 $TFT_{112}$ を導通状態に保ったままでデータ線 $S_j$ にデータ電位 $V_{data}$ を与える点で、スイッチ用 $TFT_{112}$ を非導通状態に変化させた後にデータ線 $S_j$ にデータ電位 $V_{data}$ を与える従来の表示装置と相違する。

[0069] データ線 $S_j$ の電位が $V_{pc}$ から $V_{data}$ に変化すると、コンデンサ $121$ のスイッチ用 $TFT_{111}$ 側の電極の電位も同様に変化し、駆動用 $TFT_{110}$ のゲート端子電位は同じ量 $(V_{data} - V_{pc})$ だけ変化する。この結果、時刻 $t_4$ における駆動用 $TFT_{110}$ のゲート端子電位 $V_g$ とゲートソース間電圧 $V_{gs}$ は、それぞれ、次式(2)と(3)に示すようになる。

$$V_g = V_{DD} + V_{th} + (V_{data} - V_{pc}) \quad \dots (2)$$

$$V_{gs} = V_{th} + (V_{data} - V_{pc}) \quad \dots (3)$$

[0070] 図4は、時刻  $t_4$  の直後の画素回路100の状態を示す図である。時刻  $t_4$  以降、駆動用TFT110は、ゲートソース間電圧  $V_{gs}$  の低下に伴い、導通状態に変化する（ただし、黒表示の場合を除く）。また、スイッチ用TFT112は、時刻  $t_4$  以降も導通状態にある。このため、図4に示すように、時刻  $t_4$  の直後から、電源配線  $V_p$  から駆動用TFT110とスイッチ用TFT112を經由して駆動用TFT110のゲート端子に電流  $I_a$  が流れ込み、駆動用TFT110のゲート端子電位  $V_g$  は上昇する（図4では上昇量を  $\alpha$  と記載）。

[0071] 次に時刻  $t_5$  において走査線  $G_i$  の電位がハイレベルに変化すると、スイッチ用TFT111が非導通状態に変化する。画素回路100の選択期間は、この時点で終了する。次に時刻  $t_6$  において、データ線  $S_j$  の電位がデータ電位  $V_{data}$  から基準電位  $V_{pc}$  に変化する。時刻  $t_5$  以降スイッチ用TFT111は非導通状態にあるので、時刻  $t_6$  においてデータ線  $S_j$  の電位が変化しても、画素回路100はその影響を受けない。

[0072] 次に時刻  $t_7$  において制御配線  $W_i$  の電位がハイレベルに変化すると、スイッチ用TFT112が非導通状態に変化する。このため時刻  $t_7$  以降、電源配線  $V_p$  から駆動用TFT110のゲート端子に至る電流経路は遮断され、駆動用TFT110のゲート端子電位はその後は上昇しなくなる。時刻  $t_4$  から時刻  $t_7$  までの間（以下、移動度補償期間という）における駆動用TFT110のゲート端子電位の変化量を  $\Delta V$ （ただし、 $\Delta V > 0$ ）とすると、時刻  $t_7$  における駆動用TFT110のゲート端子電位  $V_g$  とゲートソース間電圧  $V_{gs}$  は、それぞれ、次式（4）と（5）に示すようになる。

$$V_g = V_{DD} + V_{th} + (V_{data} - V_{pc}) + \Delta V \quad \dots (4)$$

$$V_{gs} = V_{th} + (V_{data} - V_{pc}) + \Delta V \quad \dots (5)$$

[0073] また、時刻  $t_7$  において、コンデンサ122の駆動用TFT110側には、駆動用TFT110のゲートソース間電圧（ $V_{th} + V_{data} - V_p$ ）

$c + \Delta V$ ) が保持される。

[0074] 次に時刻  $t_8$  において制御配線  $R_i$  の電位がローレベルに変化すると、スイッチ用 T F T 1 1 3 が導通状態に変化する。時刻  $t_8$  以降、電源配線  $V_p$  から駆動用 T F T 1 1 0 とスイッチ用 T F T 1 1 3 を経由して有機 E L 素子 1 3 0 に電流が流れる。駆動用 T F T 1 1 0 を流れる電流の量は、駆動用 T F T 1 1 0 のゲートソース間電圧 ( $V_{th} + V_{data} - V_{pc} + \Delta V$ ) に応じて変化する。有機 E L 素子 1 3 0 は、駆動用 T F T 1 1 0 を流れる電流に応じた輝度で発光する。

[0075] ここで、まず  $\Delta V$  を無視して考えると、閾値電圧  $V_{th}$  が異なっても電位差 ( $V_{data} - V_{pc}$ ) が同じであれば、駆動用 T F T 1 1 0 を流れる電流の量は同じになる。このため、閾値電圧  $V_{th}$  の値にかかわらず、有機 E L 素子 1 3 0 にはデータ電位  $V_{data}$  に応じた量の電流が流れ、有機 E L 素子 1 3 0 はデータ電位  $V_{data}$  に応じた輝度で発光する。このように本実施形態に係る表示装置によれば、駆動用 T F T 1 1 0 の閾値電圧  $V_{th}$  のばらつきを補償することができる。

[0076] 次に、 $\Delta V$  を含めて考える。一般に T F T を作製するときには、T F T の特性 (閾値電圧  $V_{th}$  や移動度  $\mu$  など) の目標値を予め定めた上で、作製する T F T の特性を目標値に近づけるために各種の処理が行われる。ところが、作製された T F T の移動度  $\mu$  は、目標値よりも大きくなる場合と目標値よりも小さくなる場合とがある。以下、駆動用 T F T 1 1 0 の移動度  $\mu$  が目標値に等しい場合を基準とする。

[0077] 移動度補償期間に駆動用 T F T 1 1 0 のゲート端子に流れ込む電流 (図 4 に示す電流  $I_a$ ) は、式 (1) と (3) で定まり、駆動用 T F T 1 1 0 の移動度  $\mu$  に応じて増減する。駆動用 T F T 1 1 0 の移動度  $\mu$  が目標値よりも大きい場合には、移動度補償期間における電流  $I_a$  は基準よりも大きくなる。このため、移動度補償期間における駆動用 T F T 1 1 0 のゲート端子電位の変化量  $\Delta V$  は基準よりも大きくなり、時刻  $t_7$  における駆動用 T F T 1 1 0 のゲートソース間電圧の絶対値  $|V_{gs}|$  は基準よりも小さくなる。した

がって、駆動用TFT110の閾値電圧 $V_{th}$ のばらつきだけを補償した場合と比べて、より基準に近い電流が有機EL素子130に流れる。

[0078] 一方、駆動用TFT110の移動度 $\mu$ が目標値よりも小さい場合には、移動度補償期間における電流 $I_a$ は基準よりも小さくなる。このため、移動度補償期間における駆動用TFT110のゲート端子電位の変化量 $\Delta V$ は基準よりも小さくなり、時刻 $t_7$ における駆動用TFT110のゲートソース間電圧の絶対値 $|V_{gs}|$ は基準よりも大きくなる。したがって、駆動用TFT110の閾値電圧 $V_{th}$ のばらつきだけを補償した場合と比べて、より基準に近い電流が有機EL素子130に流れる。

[0079] このように、本実施形態に係る表示装置では、駆動用TFT110の移動度 $\mu$ が大きいときには、移動度補償期間後の駆動用TFT110のゲートソース間電圧の絶対値 $|V_{gs}|$ は小さくなり、基準の移動度を有する駆動用TFTにより近い電流が発光時に有機EL素子130に流れる。また、駆動用TFT110の移動度 $\mu$ が小さいときには、移動度補償期間後の駆動用TFT110のゲートソース間電圧の絶対値 $|V_{gs}|$ は大きくなり、基準の移動度を有する駆動用TFTにより近い電流が発光時に有機EL素子130に流れる。このため、移動度 $\mu$ の値にかかわらず、有機EL素子130にはデータ電位 $V_{data}$ に応じた量の電流が流れ、有機EL素子130はデータ電位 $V_{data}$ に応じた輝度で発光する。したがって、本実施形態に係る表示装置によれば、駆動用TFT110の閾値電圧のばらつきに加えて、駆動用TFT110の移動度のばらつきを補償することができる。

[0080] なお、本実施形態に係る表示装置では、データ線 $S_j$ の電位がデータ電位 $V_{data}$ から基準電位 $V_{pc}$ に変化するタイミングは、走査線 $G_i$ の電位がハイレベルに変化した後であれば、いつでもよい。すなわち、時刻 $t_6$ は、時刻 $t_5$ より後であればいつでもよい。また、制御配線 $W_i$ の電位がハイレベルに変化するタイミングは、データ線 $S_j$ の電位が基準電位 $V_{pc}$ からデータ電位 $V_{data}$ に変化した後、かつ、制御配線 $R_i$ の電位がローレベルに変化する前の範囲内で決定される。すなわち、時刻 $t_7$ は、時刻 $t_4$ か

ら時刻  $t_8$  の範囲内で決定される。時刻  $t_7$  は、駆動用 T F T 1 1 0 の移動度  $\mu$ 、閾値電圧  $V_{th}$  のばらつき、および、移動度  $\mu$  のばらつきなどに基づき決定される。

[0081] 以上に示すように、本実施形態に係る表示装置によれば、図 2 に示す画素回路 1 0 0 を図 3 に示すタイミングチャートに従って駆動することにより、駆動用 T F T 1 1 0 の閾値電圧のばらつきと移動度のばらつきの両方を補償し、有機 E L 素子 1 3 0 を所望の輝度で発光させることができる。

[0082] (第 2 の実施形態)

図 5 は、本発明の第 2 の実施形態に係る表示装置に含まれる画素回路の回路図である。図 5 に示す画素回路 2 0 0 は、駆動用 T F T 2 1 0、スイッチ用 T F T 2 1 1 ~ 2 1 3、コンデンサ 2 2 1、および、有機 E L 素子 2 3 0 を備えている。画素回路 2 0 0 に含まれる T F T は、いずれも n チャネル型である。画素回路 2 0 0 は、本出願と出願人および発明者が共通する別の出願（日本国特願 2 0 0 8 - 1 3 1 5 6 8 号）にも記載されている。

[0083] 画素回路 2 0 0 は、電源配線  $V_p$ 、共通陰極  $V_{com}$ 、走査線  $G_i$ 、制御配線  $R_i$ 、 $U_i$  およびデータ線  $S_j$  に接続されている。このうち、電源配線  $V_p$  と共通陰極  $V_{com}$  には、それぞれ、一定の電位  $V_{DD}$ 、 $V_{SS}$ （ただし、 $V_{DD} > V_{SS}$ ）が印加される。共通陰極  $V_{com}$  は、表示装置内のすべての有機 E L 素子 2 3 0 に共通する陰極である。

[0084] 画素回路 2 0 0 では、電源配線  $V_p$  と共通陰極  $V_{com}$  との間に電源配線  $V_p$  側から順に、スイッチ用 T F T 2 1 3、駆動用 T F T 2 1 0 および有機 E L 素子 2 3 0 が直列に設けられている。駆動用 T F T 2 1 0 のソース端子とデータ線  $S_j$  との間にはスイッチ用 T F T 2 1 1 が設けられ、駆動用 T F T 2 1 0 のゲート端子とドレイン端子の間にはスイッチ用 T F T 2 1 2 が設けられ、駆動用 T F T 2 1 0 のゲート端子と制御配線  $U_i$  との間にはコンデンサ 2 2 1 が設けられている。スイッチ用 T F T 2 1 1、2 1 2 のゲート端子はいずれも走査線  $G_i$  に接続され、スイッチ用 T F T 2 1 3 のゲート端子は制御配線  $R_i$  に接続されている。

- [0085] なお、画素回路200では、スイッチ用TFT211は書き込み用スイッチング素子として、スイッチ用TFT212は補償用スイッチング素子として、スイッチ用TFT213は遮断用スイッチング素子として、コンデンサ221は補償用コンデンサとして機能する。
- [0086] 図6は、本実施形態に係る表示装置における画素回路200の駆動方法を示すタイミングチャートである。図6には、走査線 $G_i$ 、制御配線 $R_i$ 、 $U_i$ およびデータ線 $S_j$ の電位の変化と、駆動用TFT210のゲート端子電位 $V_g$ の変化とが記載されている。図6において、 $V_{g0}$ は、画素回路200に対して前回にデータ電位を書き込んだ後の駆動用TFT210のゲート端子電位を表す。
- [0087] 図6に示すように、時刻 $t_1$ より前では、走査線 $G_i$ の電位はローレベルに、制御配線 $R_i$ の電位はハイレベルに、制御配線 $U_i$ の電位は相対的に高い電位 $V_1$ に制御される。このため、スイッチ用TFT211、212は非導通状態、スイッチ用TFT213は導通状態にある。このとき駆動用TFT210は導通状態にあるので、電源配線 $V_p$ からスイッチ用TFT213と駆動用TFT210を経由して有機EL素子230に電流が流れ、有機EL素子230は所定の輝度で発光する。
- [0088] 次に時刻 $t_1$ において、走査線 $G_i$ の電位がハイレベルに変化すると共に、データ線 $S_j$ に新たなデータ電位 $V_{data}$ が印加される。このため、スイッチ用TFT211、212は導通状態になり、データ線 $S_j$ からスイッチ用TFT211を経由して駆動用TFT210のソース端子にデータ電位 $V_{data}$ が印加される。
- [0089] ただし、このときに印加されるデータ電位 $V_{data}$ は、有機EL素子230が非発光状態となるように決定される。具体的には、共通陰極 $V_{com}$ の電位を $V_{SS}$ 、有機EL素子230の発光閾値電圧を $V_{th\_oled}$ としたとき、データ電位 $V_{data}$ は、電位 $V_{SS}$ との差が発光閾値電圧 $V_{th\_oled}$ 以下になるように決定される。これを式で表すと、次式(6)のようになる。

$$V_{th\_oled} \geq V_{data} - V_{SS} \quad \dots (6)$$

[0090] また、スイッチ用TFT212が導通状態にあるので、駆動用TFT210のゲートドレイン間は短絡され、駆動用TFT210のゲート端子とドレイン端子には電源配線Vpから電位VDDが印加される。したがって、駆動用TFT210のゲートソース間電圧Vgsは、次式(7)のようになる。

$$V_{gs} = V_{DD} - V_{data} \quad \dots (7)$$

[0091] 次に時刻t2において、制御配線Uiの電位が相対的に低い電位V2に変化する。次に時刻t3において、制御配線Riの電位がローレベルに変化する。このため、スイッチ用TFT213は非導通状態になり、駆動用TFT210のゲート端子(および、これに短絡されたドレイン端子)からソース端子に電流が流れ、駆動用TFT210のゲート端子電位は徐々に下降する。駆動用TFT210のゲートソース間電圧が駆動用TFT210の閾値電圧Vthに等しくなったとき(すなわち、ゲート端子電位が(Vdata + Vth)になったとき)に、駆動用TFT210は非導通状態になり、駆動用TFT210のゲート端子電位はその後は下降しなくなる。この時点で駆動用TFT210は、閾値電圧Vthにかかわらず、ゲートソース間に閾値電圧Vthが印加された状態になる。

[0092] 時刻t3以降に駆動用TFT210のソース端子まで流れた電流は、有機EL素子230の抵抗成分とスイッチ用TFT211の導通時の抵抗成分とに応じて、有機EL素子230とスイッチ用TFT211に流れる。一般に、有機EL素子の寿命は、電流を多く流すほど短くなる。そこで、有機EL素子230に電流が流れることを防止するために、式(6)を満たすデータ電位Vdataを使用することが好ましい。そのようなデータ電位Vdataを使用した場合、有機EL素子230の陽極と陰極は同電位になるか、有機EL素子230に逆方向バイアス電圧が印加されるかのいずれかになる。これにより、時刻t3以降に電流が有機EL素子230に流れることを防止し、有機EL素子230の寿命を延ばすことができる。

[0093] 次に時刻  $t_4$  において、制御配線  $U_i$  の電位が  $V_2$  から  $V_1$  に変化する。また、制御配線  $U_i$  と駆動用 T F T 2 1 0 のゲート端子はコンデンサ 2 2 1 を介して接続されている。このため、制御配線  $U_i$  の電位が  $V_2$  から  $V_1$  に変化すると、駆動用 T F T 2 1 0 のゲート端子電位は同じ量 ( $V_1 - V_2$ ) だけ変化して、次式 (8) に示すようになる。

$$V_g = V_{data} + V_{th} + V_1 - V_2 \quad \dots (8)$$

[0094] 図 7 は、時刻  $t_4$  の直後の画素回路 2 0 0 の状態を示す図である。時刻  $t_4$  以降、駆動用 T F T 2 1 0 は、ゲートソース間電圧  $V_{gs}$  の上昇に伴い、導通状態に変化する（ただし、黒表示の場合を除く）。また、スイッチ用 T F T 2 1 2 は、時刻  $t_4$  以降も導通状態にある。このため、図 7 に示すように、時刻  $t_4$  の直後から、駆動用 T F T 2 1 0 のゲート端子（および、これに短絡されたドレイン端子）からスイッチ用 T F T 2 1 2 と駆動用 T F T 2 1 0 とスイッチ用 T F T 2 1 1 を経由してデータ線  $S_j$  に電流  $I_b$  が流れ出し、駆動用 T F T 2 1 0 のゲート端子電位  $V_g$  は下降する（図 7 では下降量を  $\beta$  と記載）。

[0095] 次に時刻  $t_5$  において走査線  $G_i$  の電位がローレベルに変化すると、スイッチ用 T F T 2 1 1、2 1 2 が非導通状態に変化する。時刻  $t_4$  から時刻  $t_5$  までの間（以下、移動度補償期間という）における駆動用 T F T 2 1 0 のゲート端子電位の変化量を  $-\Delta V$ （ただし、 $\Delta V > 0$ ）とすると、時刻  $t_5$  における駆動用 T F T 2 1 0 のゲート端子電位  $V_g$  は、次式 (9) に示すようになる。

$$V_g = V_{data} + V_{th} + V_1 - V_2 - \Delta V \quad \dots (9)$$

[0096] また、時刻  $t_5$  では、コンデンサ 2 2 1 の電極間の電位差は ( $V_{data} + V_{th} - V_2 - \Delta V$ ) である。時刻  $t_5$  以降、コンデンサ 2 2 1 にはこの電位差が保持される。なお、時刻  $t_5$  は、駆動用 T F T 2 1 0 の移動度  $\mu$ 、閾値電圧  $V_{th}$  のばらつき、および、移動度  $\mu$  のばらつきなどに基づき決定される。

[0097] 次に時刻  $t_6$  において制御配線  $R_i$  の電位がハイレベルに変化すると、ス

スイッチ用 T F T 2 1 3 が導通状態に変化し、駆動用 T F T 2 1 0 のドレイン端子には電源配線 V p から電位 V D D が印加される。コンデンサ 2 2 1 の作用により、駆動用 T F T 2 1 0 のゲート端子電位は、時刻 t 6 以降も ( $V_{data} + V_{th} + V_1 - V_2 - \Delta V$ ) に保たれる。このため、時刻 t 6 以降、電源配線 V p からスイッチ用 T F T 2 1 3 と有機 E L 素子 2 3 0 を経由して有機 E L 素子 2 3 0 に、上記ゲート端子電位から駆動用 T F T 2 1 0 の閾値電圧 V t h を引いた電位 ( $V_{data} + V_1 - V_2 - \Delta V$ ) に応じた電流が流れ、有機 E L 素子 2 3 0 は当該電位に応じた輝度で発光する。

[0098] そこで、走査線 G i の電位がハイレベルである期間（時刻 t 1 から時刻 t 5）にデータ線 S j に印加されるデータ電位 V d a t a は、有機 E L 素子 2 3 0 を所望の輝度で発光させるために本来印加すべきデータ電位 V d a t a ' から制御配線 U i の電位の振幅分 ( $V_1 - V_2$ ) を引いた電位に設定される。これを式で表すと、次式 (10) のようになる。

$$V_{data} = V_{data}' - (V_1 - V_2) \quad \dots (10)$$

[0099] ここで、まず  $\Delta V$  を無視して考えると、閾値電圧 V t h が異なっても電位 ( $V_{data} + V_1 - V_2$ ) が同じであれば、駆動用 T F T 2 1 0 を流れる電流の量は同じになる。このため、閾値電圧 V t h の値にかかわらず、有機 E L 素子 2 3 0 にはデータ電位 V d a t a に応じた量の電流が流れ、有機 E L 素子 2 3 0 はデータ電位 V d a t a に応じた輝度で発光する。このように本実施形態に係る表示装置によれば、駆動用 T F T 2 1 0 の閾値電圧 V t h のばらつきを補償することができる。

[0100] 次に、 $\Delta V$  を含めて考える。移動度補償期間に駆動用 T F T 2 1 0 のゲート端子から流れ出す電流（図 7 に示す電流 I b）は、式 (1) に示すように、駆動用 T F T 2 1 0 の移動度  $\mu$  に応じて増減する。駆動用 T F T 2 1 0 の移動度  $\mu$  が目標値よりも大きい場合には、移動度補償期間における電流 I b は基準よりも大きくなる。このため、移動度補償期間における駆動用 T F T 2 1 0 のゲート端子電位の変化量  $\Delta V$  は基準よりも大きくなり、時刻 t 5 における駆動用 T F T 2 1 0 のゲートソース間電圧の絶対値  $|V_{gs}|$  は基

準よりも小さくなる。したがって、駆動用TFT210の閾値電圧 $V_{th}$ のばらつきだけを補償した場合と比べて、より基準に近い電流が有機EL素子230に流れる。

[0101] 一方、駆動用TFT210の移動度 $\mu$ が目標値よりも小さい場合には、移動度補償期間における電流 $I_b$ は基準よりも小さくなる。このため、移動度補償期間における駆動用TFT210のゲート端子電位の変化量 $\Delta V$ は基準よりも小さくなり、時刻 $t_5$ における駆動用TFT210のゲートソース間電圧の絶対値 $|V_{gs}|$ は基準よりも大きくなる。したがって、駆動用TFT210の閾値電圧 $V_{th}$ のばらつきだけを補償した場合と比べて、より基準に近い電流が有機EL素子230に流れる。

[0102] このように、本実施形態に係る表示装置でも、第1の実施形態と同様に、駆動用TFT210の移動度 $\mu$ が大きいときには、移動度補償期間後の駆動用TFT210のゲートソース間電圧の絶対値 $|V_{gs}|$ は小さくなり、基準の移動度を有する駆動用TFTにより近い電流が発光時に有機EL素子230に流れる。一方、駆動用TFT210の移動度 $\mu$ が小さいときには、移動度補償期間後の駆動用TFT210のゲートソース間電圧の絶対値 $|V_{gs}|$ は大きくなり、基準の移動度を有する駆動用TFTにより近い電流が発光時に有機EL素子230に流れる。このため、移動度 $\mu$ の値にかかわらず、有機EL素子230にはデータ電位 $V_{data}$ に応じた量の電流が流れ、有機EL素子230はデータ電位 $V_{data}$ に応じた輝度で発光する。したがって、本実施形態に係る表示装置によれば、駆動用TFT210の閾値電圧のばらつきに加えて、駆動用TFT210の移動度のばらつきを補償することができる。

[0103] また、データ線 $S_j$ に対して式(6)を満たすデータ電位を与えることにより、データ線 $S_j$ の電位を画素回路200に書き込んだだけでは、有機EL素子230は発光しなくなる。これにより、他の画素回路200を発光させたままで書き込み対象の画素回路200だけを非発光状態に制御し、発光デューティ比を高くすることができる。

- [0104] 図6に示すように、ゲートドライバ回路12は、制御配線U<sub>i</sub>の電位を2段階(V<sub>1</sub>とV<sub>2</sub>)に変化させる。このため、ゲートドライバ回路12の最終段には、バッファ回路として、図8に示すインバータ回路が設けられる。図8に示すインバータ回路は、入力信号I<sub>N</sub>に応じて、制御配線U<sub>i</sub>の電位を2段階に変化させる。
- [0105] 制御配線U<sub>i</sub>の電位を3段階以上に変化させるためには、図8よりも複雑な回路が必要になり、ドライバ回路の面積が増大する。このため、ドライバ回路をガラス基板上に形成する場合には、額縁の拡大と歩留りの低下が問題になり、ドライバ回路をICに内蔵する場合には、チップ面積の増大に伴うコストの上昇と歩留りの低下、および、回路の複雑化に伴う消費電力の増大が問題となる。本実施形態に係る表示装置は、制御配線U<sub>i</sub>の配線の電位を2段階に変化させるゲートドライバ回路12を備えている。このようなゲートドライバ回路は、簡単に構成することができる。
- [0106] なお、本実施形態に係る表示装置では、制御配線U<sub>i</sub>の電位がV<sub>1</sub>からV<sub>2</sub>に変化するタイミングは、走査線G<sub>i</sub>の電位がハイレベルに変化する前でもよい。すなわち、時刻t<sub>2</sub>は時刻t<sub>1</sub>より前でもよい。この方法によれば、走査線G<sub>i</sub>の本数が多く、走査線G<sub>i</sub>の電位がハイレベルである時間が短い場合でも、駆動用TFT210の閾値電圧のばらつきと移動度のばらつきを補償することができる。ただし、この方法を用いると、有機EL素子230に順方向バイアス電圧が印加されて、有機EL素子230が不要に発光し、画面のコントラストが低下することがある。したがって、図6に示すように、走査線G<sub>i</sub>の電位がハイレベルに変化した後に、制御配線U<sub>i</sub>の電位がV<sub>1</sub>からV<sub>2</sub>に変化するほうがより好ましい。
- [0107] また、画素回路200では、スイッチ用TFT211、212のゲート端子を同一の走査線G<sub>i</sub>に接続することとしたが、スイッチ用TFT211、212をほぼ同じタイミングで変化する別々の制御配線に接続してもよい。
- [0108] 以上に示すように、本実施形態に係る表示装置によれば、図5に示す画素回路200を図6に示すタイミングチャートに従って駆動することにより、

駆動用TFT210の閾値電圧のばらつきと移動度のばらつきの両方を補償し、有機EL素子230を所望の輝度で発光させることができる。

[0109] (第3の実施形態)

本発明の第3の実施形態に係る表示装置は、第2の実施形態に係る表示装置と同じく、図5に示す画素回路200を備えている。本実施形態に係る表示装置は、画素回路200を第2の実施形態とは異なるタイミングチャート(図9)に従って駆動する。

[0110] 図9は、本実施形態に係る表示装置における画素回路200の駆動方法を示すタイミングチャートである。図9に示すように、本実施形態に係る表示装置では、時刻t4から時刻t5までの間(移動度補償期間)、データ線S<sub>j</sub>の電位はデータ電位V<sub>data</sub>よりも高い基準電位V<sub>pc</sub>になる。これ以外の点では、図9に示すタイミングチャートは図6に示すタイミングチャートと同じである。

[0111] このように本実施形態に係る表示装置では、制御配線U<sub>i</sub>の電位がV<sub>2</sub>からV<sub>1</sub>(駆動用TFT210が導通状態になる電位)に変化した後に、データ線S<sub>j</sub>の電位は、データ電位V<sub>data</sub>よりも駆動用TFT210のゲート端子電位に近い電位に変化する。

[0112] 基準電位V<sub>pc</sub>は、階調反転を防止するために、データ電位V<sub>data</sub>が最小のときの駆動用TFT210のゲート端子電位よりも小さくなるように決定される。すなわち、最小階調を表示するときのデータ電位V<sub>data</sub>をV<sub>m</sub>としたとき、基準電位V<sub>pc</sub>は次式(11)を満たすように決定される。

$$V_{pc} < V_m + V_{th} + V_1 - V_2 \quad \dots (11)$$

[0113] 本実施形態に係る表示装置によれば、画素回路200を図9に示すタイミングチャートに従って駆動することにより、第2の実施形態と同様に、駆動用TFT210の閾値電圧のばらつきの影響を受けず、駆動用TFT210の移動度のばらつきの影響も受けない電流を有機EL素子230に流して、有機EL素子230の閾値電圧のばらつきと移動度のばらつきの両方を補償

することができる。

[0114] 以下、本実施形態に係る表示装置に特有の効果を説明する。図10は、本実施形態に係る表示装置における時刻  $t_4$  の直後の画素回路200の状態を示す図である。本実施形態に係る表示装置でも、第2の実施形態と同様に、時刻  $t_4$  以降、駆動用TFT210のゲート端子からデータ線  $S_j$  に電流  $I_c$  が流れ出し、駆動用TFT210のゲート端子電位  $V_g$  は下降する（図10では下降量を  $\gamma$  と記載）。

[0115] ところで、TFTの中には移動度が大きいものがある。例えば、アモルファスシリコンTFTの移動度は  $10 \text{ cm}^2 / \text{Vs}$  に満たないが、低温ポリシリコンTFTやCGシリコンTFTの移動度は  $100 \text{ cm}^2 / \text{Vs}$  を超える。このため、移動度が大きいTFTを用いて第2の実施形態に係る表示装置を構成した場合、移動度補償期間における駆動用TFT210のゲート端子電位の変化量  $\Delta V$  が大きくなり、駆動用TFT210の閾値電圧のばらつきを正しく補償できなくなることがある。

[0116] これに対して本実施形態に係る表示装置では、時刻  $t_4$  以降にデータ線  $S_j$  に与えられる基準電位  $V_{pc}$  は、データ電位  $V_{data}$  よりも駆動用TFT210のゲート端子電位に近い。このため、時刻  $t_4$  以降に駆動用TFT210のゲート端子からデータ線  $S_j$  に流れる電流  $I_c$  は第2の実施形態よりも少なくなり（ $I_c < I_b$ ）、駆動用TFT210のゲート端子電位  $V_g$  の変化量も第2の実施形態よりも小さくなる（ $\gamma < \beta$ ）。この結果、移動度補償期間における駆動用TFT210のゲート端子電位の変化量は、第2の実施形態よりも小さくなる。

[0117] したがって、本実施形態に係る表示装置によれば、駆動用TFT210の移動度が大きい場合でも、駆動用TFT210の移動度が駆動用TFT210のゲート端子電位に与える影響を小さくして、駆動用TFT210の閾値電圧のばらつきと移動度のばらつきの両方を補償することができる。

[0118] （第4の実施形態）

図11は、本発明の第4の実施形態に係る表示装置に含まれる画素回路の

回路図である。図 11 に示す画素回路 300 は、駆動用 T F T 310、スイッチ用 T F T 311 ~ 315、コンデンサ 321、および、有機 E L 素子 330 を備えている。画素回路 300 に含まれる T F T は、いずれも p チャンネル型である。画素回路 300 は、特許文献 2（日本国特開 2007-133369 号公報）に記載された画素回路（図 14）を、すべてのスイッチ用 T F T のゲート端子を互いに異なる信号線に接続するように変形したものである。

[0119] 画素回路 300 は、電源配線  $V_p$ 、 $V_{int}$ 、共通陰極  $V_{com}$ 、走査線  $G_{1i}$ 、 $G_{2i}$ 、 $G_{3i}$ 、制御配線  $E_{1i}$ 、 $E_{2i}$  およびデータ線  $S_j$  に接続されている。このうち、電源配線  $V_p$  と共通陰極  $V_{com}$  には、それぞれ、一定の電位  $V_{DD}$ 、 $V_{SS}$ （ただし、 $V_{DD} > V_{SS}$ ）が印加され、電源配線  $V_{int}$  には一定の電位  $V_{pc}$  が印加される。共通陰極  $V_{com}$  は、表示装置内のすべての有機 E L 素子 330 に共通する陰極である。

[0120] 画素回路 300 では、電源配線  $V_p$  と共通陰極  $V_{com}$  との間に電源配線  $V_p$  側から順に、駆動用 T F T 310、スイッチ用 T F T 313 および有機 E L 素子 330 が直列に設けられている。駆動用 T F T 310 のゲート端子とデータ線  $S_j$  との間にはゲート端子側から順に、コンデンサ 321 およびスイッチ用 T F T 311 が直列に設けられている。駆動用 T F T 310 のゲート端子とドレイン端子の間にはスイッチ用 T F T 312 が設けられている。以下、スイッチ用 T F T 311 とコンデンサ 321 の接続点を接続点 A という。接続点 A と電源配線  $V_{int}$  の間にはスイッチ用 T F T 314 が設けられ、駆動用 T F T 310 のドレイン端子と電源配線  $V_{int}$  の間にはスイッチ用 T F T 315 が設けられている。

[0121] スイッチ用 T F T 311 のゲート端子は走査線  $G_{1i}$  に接続され、スイッチ用 T F T 312 のゲート端子は走査線  $G_{3i}$  に接続され、スイッチ用 T F T 313 のゲート端子は制御配線  $E_{2i}$  に接続され、スイッチ用 T F T 314 のゲート端子は制御配線  $E_{1i}$  に接続され、スイッチ用 T F T 315 のゲート端子は走査線  $G_{2i}$  に接続されている。走査線  $G_{1i}$ 、 $G_{2i}$ 、 $G_{3i}$

は、図 1 では走査線  $G_i$  に相当する。

[0122] なお、画素回路 300 では、スイッチ用 T F T 3 1 1 は書き込み用スイッチング素子として、スイッチ用 T F T 3 1 2 は補償用スイッチング素子として、スイッチ用 T F T 3 1 3 は遮断用スイッチング素子として、スイッチ用 T F T 3 1 4 は第 1 の初期化用スイッチング素子として、スイッチ用 T F T 3 1 5 は第 2 の初期化用スイッチング素子として、コンデンサ 3 2 1 は補償用コンデンサとして機能する。

[0123] 図 1 2 は、本実施形態に係る表示装置における画素回路 300 の駆動方法を示すタイミングチャートである。図 1 2 には、走査線  $G_{1i}$ 、 $G_{2i}$ 、 $G_{3i}$ 、制御配線  $E_{1i}$ 、 $E_{2i}$  およびデータ線  $S_j$  の電位の変化と、駆動用 T F T 3 1 0 のゲート端子電位  $V_g$  の変化とが記載されている。

[0124] 図 1 2 に示すように、時刻  $t_1$  より前では、走査線  $G_{1i}$ 、 $G_{2i}$ 、 $G_{3i}$  の電位はハイレベルに、制御配線  $E_{1i}$ 、 $E_{2i}$  の電位はローレベルに制御される。次に時刻  $t_1$  において制御配線  $E_{1i}$ 、 $E_{2i}$  の電位がハイレベルに変化すると、スイッチ用 T F T 3 1 3、3 1 4 が非導通状態に変化する。

[0125] 次に時刻  $t_2$  において走査線  $G_{1i}$ 、 $G_{2i}$ 、 $G_{3i}$  の電位がローレベルに変化すると、スイッチ用 T F T 3 1 1、3 1 2、3 1 5 が導通状態に変化する。これにより、駆動用 T F T 3 1 0 のゲート端子とドレイン端子は短絡されて同電位となり、駆動用 T F T 3 1 0 のゲート端子電位  $V_g$  は電源配線  $V_{int}$  の電位  $V_{pc}$  に等しくなる。また、接続点 A には、データ線  $S_j$  の電位  $V_{data}$  が印加される。

[0126] 次に時刻  $t_3$  において走査線  $G_{2i}$  の電位がハイレベルに変化すると、スイッチ用 T F T 3 1 5 が非導通状態に変化する。このとき、電源配線  $V_p$  から駆動用 T F T 3 1 0 とスイッチ用 T F T 3 1 2 を経由して駆動用 T F T 3 1 0 のゲート端子に電流が流れ込み、駆動用 T F T 3 1 0 のゲート端子電位  $V_g$  は駆動用 T F T 3 1 0 が導通状態である間は上昇する。駆動用 T F T 3 1 0 はゲートソース間電圧が閾値電圧  $V_{th}$  (負の値) になると非導通状

態に変化するので、駆動用TFT310のゲート端子電位 $V_g$ は( $V_{DD} + V_{th}$ )まで上昇する。

- [0127] 次に時刻 $t_4$ において、走査線 $G_{1i}$ の電位がハイレベルに変化し、制御配線 $E_{1i}$ の電位がローレベルに変化すると、スイッチ用TFT311が非導通状態に変化し、スイッチ用TFT314が導通状態に変化する。このとき、接続点Aの電位は $V_{data}$ から $V_{pc}$ に変化し、駆動用TFT310のゲート端子電位 $V_g$ は接続点Aの電位と同じ量だけ変化する。この結果、時刻 $t_4$ における駆動用TFT310のゲート端子電位 $V_g$ とゲートソース間電圧 $V_{gs}$ は、それぞれ、次式(12)と(13)に示すようになる。

$$V_g = V_{DD} + V_{th} + (V_{pc} - V_{data}) \quad \dots (12)$$

$$V_{gs} = V_{th} + (V_{pc} - V_{data}) \quad \dots (13)$$

- [0128] また、時刻 $t_4$ において、コンデンサ321の駆動用TFT310側には、駆動用TFT310のゲートソース間電圧( $V_{th} + V_{pc} - V_{data}$ )が一時的に保持される。時刻 $t_4$ 以降、電源配線 $V_p$ から駆動用TFT310とスイッチ用TFT312を経由して駆動用TFT310のゲート端子に電流が流れ込み、駆動用TFT310のゲート端子電位 $V_g$ は上昇する。

- [0129] 次に時刻 $t_5$ において走査線 $G_{3i}$ の電位がハイレベルに変化すると、スイッチ用TFT312が非導通状態に変化する。このため時刻 $t_5$ 以降、電源配線 $V_p$ から駆動用TFT310のゲート端子に至る電流経路は遮断され、駆動用TFT310のゲート端子電位はその後は上昇しなくなる。時刻 $t_4$ から時刻 $t_5$ までの間(以下、移動度補償期間という)における駆動用TFT310のゲート端子電位の変化量を $\Delta V$ (ただし、 $\Delta V > 0$ )とすると、時刻 $t_5$ における駆動用TFT310のゲート端子電位 $V_g$ とゲートソース間電圧 $V_{gs}$ は、それぞれ、次式(14)と(15)に示すようになる。

$$V_g = V_{DD} + V_{th} + (V_{pc} - V_{data}) + \Delta V \quad \dots (14)$$

$$V_{gs} = V_{th} + (V_{pc} - V_{data}) + \Delta V \quad \dots (15)$$

- [0130] 次に時刻  $t_6$  において制御配線  $E_{2i}$  の電位がローレベルに変化すると、スイッチ用 T F T 3 1 3 が導通状態に変化する。時刻  $t_6$  以降、電源配線  $V_p$  から駆動用 T F T 3 1 0 とスイッチ用 T F T 3 1 3 を経由して有機 E L 素子 3 3 0 に電流が流れる。駆動用 T F T 3 1 0 を流れる電流の量は、駆動用 T F T 3 1 0 のゲートソース間電圧 ( $V_{th} + V_{pc} - V_{data} + \Delta V$ ) に応じて変化する。有機 E L 素子 3 3 0 は、駆動用 T F T 3 1 0 を流れる電流に応じた輝度で発光する。
- [0131] ここで、まず  $\Delta V$  を無視して考えると、閾値電圧  $V_{th}$  が異なっても電位差 ( $V_{pc} - V_{data}$ ) が同じであれば、駆動用 T F T 3 1 0 を流れる電流の量は同じになる。このため、閾値電圧  $V_{th}$  の値にかかわらず、有機 E L 素子 3 3 0 にはデータ電位  $V_{data}$  に応じた量の電流が流れ、有機 E L 素子 3 3 0 はデータ電位  $V_{data}$  に応じた輝度で発光する。このように本実施形態に係る表示装置によれば、駆動用 T F T 3 1 0 の閾値電圧  $V_{th}$  のばらつきを補償することができる。
- [0132] 次に、 $\Delta V$  を含めて考える。移動度補償期間に駆動用 T F T 3 1 0 のゲート端子に流れ込む電流は、式 (1) と (13) で定まり、駆動用 T F T 3 1 0 の移動度  $\mu$  に応じて増減する。駆動用 T F T 3 1 0 の移動度  $\mu$  が目標値よりも大きい場合には、移動度補償期間における電流は基準よりも大きくなる。このため、移動度補償期間における駆動用 T F T 3 1 0 のゲート端子電位の変化量  $\Delta V$  は基準よりも大きくなり、時刻  $t_5$  における駆動用 T F T 3 1 0 のゲートソース間電圧の絶対値  $|V_{gs}|$  は基準よりも小さくなる。したがって、駆動用 T F T 3 1 0 の閾値電圧  $V_{th}$  のばらつきのみを補償した場合と比べて、より基準に近い電流が有機 E L 素子 3 3 0 に流れる。
- [0133] 一方、駆動用 T F T 3 1 0 の移動度  $\mu$  が目標値よりも小さい場合には、移動度補償期間における電流は基準よりも小さくなる。このため、移動度補償期間における駆動用 T F T 3 1 0 のゲート端子電位の変化量  $\Delta V$  は基準よりも小さくなり、時刻  $t_5$  における駆動用 T F T 3 1 0 のゲートソース間電圧の絶対値  $|V_{gs}|$  は基準よりも大きくなる。したがって、駆動用 T F T

310の閾値電圧 $V_{th}$ のばらつきのみを補償した場合と比べて、より基準に近い電流が有機EL素子330に流れる。

[0134] このため、移動度 $\mu$ の値にかかわらず、有機EL素子330にはデータ電位 $V_{data}$ に応じた量の電流が流れ、有機EL素子330はデータ電位 $V_{data}$ に応じた輝度で発光する。したがって、本実施形態に係る表示装置によれば、駆動用TFT310の閾値電圧のばらつきに加えて、駆動用TFT310の移動度のばらつきを補償することができる。

[0135] 以上に示すように、本実施形態に係る表示装置によれば、図11に示す画素回路300を図12に示すタイミングチャートに従って駆動することにより、駆動用TFT310の閾値電圧のばらつきと移動度のばらつきの両方を補償し、有機EL素子330を所望の輝度で発光させることができる。

[0136] なお、以上の説明では、画素回路は電気光学素子として有機EL素子を含むこととしたが、画素回路は電気光学素子として、半導体LED (Light Emitting Diode) や FEDの発光部など、有機EL素子以外の電流駆動型の電気光学素子を含んでいてもよい。

[0137] また、以上の説明では、画素回路は、電気光学素子の駆動素子として、ガラス基板などの絶縁基板上に形成されるMOSトランジスタ（ここでは、シリコンゲートMOS構造を含めて、MOSトランジスタという）であるTFTを含むこととした。これに限らず、画素回路は、電気光学素子の駆動素子として、電流制御端子に印加する制御電圧に応じて出力電流が変化し、出力電流がゼロとなる制御電圧（閾値電圧）を有する任意の電圧制御型の素子を含んでいてもよい。このため、電気光学素子の駆動素子には、例えば、半導体基板上に形成されるMOSトランジスタなども含む、一般の絶縁ゲート型電界効果トランジスタを用いることができる。

[0138] また、本発明は上述した各実施形態に限定されるものではなく、種々の変更が可能である。異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせ得られる実施形態も、本発明の技術的範囲に含まれる。

### 産業上の利用可能性

[0139] 本発明の表示装置は、駆動素子の閾値電圧のばらつきと移動度のばらつきの両方を補償できるという効果を奏するので、有機ELディスプレイやFEDなど、電流駆動型の表示素子を備えた各種の表示装置に利用することができる。

### 符号の説明

- [0140] 10…表示装置  
11…表示制御回路  
12…ゲートドライバ回路  
13…ソースドライバ回路  
21…シフトレジスタ  
22…レジスタ  
23…ラッチ回路  
24…D/A変換器  
100、200、300、A<sub>ij</sub>…画素回路  
110、210、310…駆動用TFT  
111~113、211~213、311~315…スイッチ用TFT  
121、122、221、321…コンデンサ  
130、230、330…有機EL素子  
G<sub>i</sub>、G<sub>1i</sub>、G<sub>2i</sub>、G<sub>3i</sub>…走査線  
R<sub>i</sub>、U<sub>i</sub>、W<sub>i</sub>、E<sub>1i</sub>、E<sub>2i</sub>…制御配線  
S<sub>j</sub>…データ線  
V<sub>p</sub>…電源配線  
V<sub>com</sub>…共通陰極

## 請求の範囲

[請求項1]

電流駆動型の表示装置であって、  
複数の走査線と複数のデータ線の各交差点に対応して配置された複数の画素回路と、  
前記走査線を用いて書き込み対象の画素回路を選択し、前記データ線に対して表示データに応じたデータ電位を与える駆動回路とを備え、  
前記画素回路は、  
第1の電源配線と第2の電源配線との間に設けられた電気光学素子と、  
前記第1の電源配線と前記第2の電源配線との間に前記電気光学素子と直列に設けられた駆動素子と、  
前記駆動素子の制御端子に第1の電極が接続された補償用コンデンサと、  
前記駆動素子の制御端子と一方の電流入出力端子との間に設けられた補償用スイッチング素子とを含み、  
前記駆動回路は、書き込み対象の画素回路について、前記補償用スイッチング素子を導通状態に制御して前記駆動素子の制御端子に閾値電圧に応じた電位を与え、その後、前記補償用スイッチング素子を導通状態に保ったままで前記補償用コンデンサの第2の電極に与える電位を切り替えて、前記駆動素子の制御端子に前記表示データと前記閾値電圧に応じた書き込み電位を与えることを特徴とする、表示装置。

[請求項2]

前記画素回路は、  
前記補償用コンデンサの第2の電極と前記データ線との間に設けられた書き込み用スイッチング素子と、  
前記駆動素子と前記電気光学素子との間に設けられた遮断用スイッチング素子と、

前記駆動素子の制御端子と他方の電流入出力端子との間に設けられた保持用コンデンサとをさらに含む、請求項 1 に記載の表示装置。

[請求項3]

前記駆動回路は、書き込み対象の画素回路について、前記データ線に所定の基準電位を与えながら、前記書き込み用スイッチング素子と前記補償用スイッチング素子を導通状態に、前記遮断用スイッチング素子を非導通状態に制御し、その後、各スイッチング素子の状態を保ったままで、前記データ線に与える電位を前記データ電位に切り替えることを特徴とする、請求項 2 に記載の表示装置。

[請求項4]

前記画素回路は、

前記駆動素子の一方の電流入出力端子と前記第 1 の電源配線との間に設けられた遮断用スイッチング素子と、

前記駆動素子の他方の電流入出力端子と前記データ線との間に設けられた書き込み用スイッチング素子とをさらに含み、

前記補償用コンデンサの第 2 の電極は、前記駆動回路が電位を与える制御配線に接続されていることを特徴とする、請求項 1 に記載の表示装置。

[請求項5]

前記駆動回路は、書き込み対象の画素回路について、前記データ線に前記データ電位を与えながら、前記書き込み用スイッチング素子と前記補償用スイッチング素子を導通状態に、前記遮断用スイッチング素子を非導通状態に制御し、その後、各スイッチング素子の状態を保ったままで、前記駆動素子の制御端子に前記書き込み電位が与えられるように前記制御配線に与える電位を切り替えることを特徴とする、請求項 4 に記載の表示装置。

[請求項6]

前記駆動回路は、前記駆動素子の制御端子に前記書き込み電位が与えられるように前記制御配線に与える電位を切り替えた後に、前記データ線に与える電位を前記データ電位よりも前記駆動素子の制御端子の電位に近い基準電位に切り替えることを特徴とする、請求項 5 に記載の表示装置。

- [請求項7] 前記駆動回路は、書き込み対象の画素回路について、前記書き込み用スイッチング素子を導通状態に制御している間、前記データ線に対して、前記表示データと前記制御配線に与える電位の変化量とによって定まる電位を与えることを特徴とする、請求項5に記載の表示装置。
- [請求項8] 前記駆動回路は、書き込み対象の画素回路について、前記書き込み用スイッチング素子を導通状態に制御している間、前記データ線に対して、前記電気光学素子への印加電圧が発光閾値電圧以下となる電位を与えることを特徴とする、請求項5に記載の表示装置。
- [請求項9] 前記画素回路は、  
前記補償用コンデンサの第2の電極と前記データ線との間に設けられた書き込み用スイッチング素子と、  
前記駆動素子と前記電気光学素子との間に設けられた遮断用スイッチング素子と、  
前記補償用コンデンサの第2の電極と第3の電源配線との間に設けられた第1の初期化用スイッチング素子と、  
前記駆動素子の一方の電流入出力端子と前記第3の電源配線との間に設けられた第2の初期化用スイッチング素子とをさらに含む、請求項1に記載の表示装置。
- [請求項10] 前記駆動回路は、書き込み対象の画素回路について、前記データ線に対して前記データ電位を与えながら、前記書き込み用スイッチング素子と前記補償用スイッチング素子と前記第2の初期化用スイッチング素子を導通状態に、前記遮断用スイッチング素子と前記第1の初期化用スイッチング素子を非導通状態に制御し、その後、前記補償用スイッチング素子を導通状態に保ったままで、前記書き込み用スイッチング素子を非導通状態に、前記第1の初期化用スイッチング素子を導通状態に制御することを特徴とする、請求項9に記載の表示装置。
- [請求項11] 複数の走査線と複数のデータ線の各交差点に対応して配置された複

数の画素回路を備えた電流駆動型の表示装置の駆動方法であって、

前記画素回路が、第1の電源配線と第2の電源配線との間に設けられた電気光学素子と、前記第1の電源配線と前記第2の電源配線との間に前記電気光学素子と直列に設けられた駆動素子と、前記駆動素子の制御端子に第1の電極が接続された補償用コンデンサと、前記駆動素子の制御端子と一方の電流入出力端子との間に設けられた補償用スイッチング素子とを含む場合に、

前記走査線を用いて書き込み対象の画素回路を選択する選択ステップと、

書き込み対象の画素回路について、前記補償用スイッチング素子を導通状態に制御して前記駆動素子の制御端子に閾値電圧に応じた電位を与える閾値状態設定ステップと、

前記閾値状態設定ステップの後に、書き込み対象の画素回路について、前記補償用スイッチング素子を導通状態に保ったままで前記補償用コンデンサの第2の電極に与える電位を切り替えて、前記駆動素子の制御端子に表示データと前記閾値電圧に応じた書き込み電位を与える導通状態設定ステップとを備えた、表示装置の駆動方法。

[請求項12]

前記画素回路が、前記補償用コンデンサの第2の電極と前記データ線との間に設けられた書き込み用スイッチング素子と、前記駆動素子と前記電気光学素子との間に設けられた遮断用スイッチング素子と、前記駆動素子の制御端子と他方の電流入出力端子との間に設けられた保持用コンデンサとをさらに含む場合に、

前記閾値状態設定ステップは、書き込み対象の画素回路について、前記データ線に所定の基準電位を与えながら、前記書き込み用スイッチング素子と前記補償用スイッチング素子を導通状態に、前記遮断用スイッチング素子を非導通状態に制御し、

前記導通状態設定ステップは、各スイッチング素子の状態を保ったままで、前記データ線に与える電位を前記表示データに応じたデータ

電位に切り替えることを特徴とする、請求項 11 に記載の駆動方法。

[請求項13]

前記画素回路が、前記駆動素子の一方の電流入出力端子と前記第 1 の電源配線との間に設けられた遮断用スイッチング素子と、前記駆動素子の他方の電流入出力端子と前記データ線との間に設けられた書き込み用スイッチング素子とをさらに含み、前記補償用コンデンサの第 2 の電極が制御配線に接続されている場合に、

前記閾値状態設定ステップは、書き込み対象の画素回路について、前記データ線に対して前記表示データに応じたデータ電位を与えながら、前記書き込み用スイッチング素子と前記補償用スイッチング素子を導通状態に、前記遮断用スイッチング素子を非導通状態に制御し、

前記導通状態設定ステップは、各スイッチング素子の状態を保ったままで、前記駆動素子の制御端子に前記書き込み電位が与えられるように前記制御配線に与える電位を切り替えることを特徴とする、請求項 11 に記載の駆動方法。

[請求項14]


前記画素回路が、前記補償用コンデンサの第 2 の電極と前記データ線との間に設けられた書き込み用スイッチング素子と、前記駆動素子と前記電気光学素子との間に設けられた遮断用スイッチング素子と、前記補償用コンデンサの第 2 の電極と第 3 の電源配線との間に設けられた第 1 の初期化用スイッチング素子と、前記駆動素子の一方の電流入出力端子と前記第 3 の電源配線との間に設けられた第 2 の初期化用スイッチング素子とをさらに含む場合に、

前記閾値状態設定ステップは、書き込み対象の画素回路について、前記データ線に対して前記表示データに応じたデータ電位を与えながら、前記書き込み用スイッチング素子と前記補償用スイッチング素子と前記第 2 の初期化用スイッチング素子を導通状態に、前記遮断用スイッチング素子と前記第 1 の初期化用スイッチング素子を非導通状態に制御し、


前記導通状態設定ステップは、前記補償用スイッチング素子を導通

状態に保ったままで、前記書き込み用スイッチング素子を非導通状態に、前記第 1 の初期化用スイッチング素子を導通状態に制御することを特徴とする、請求項 1 1 に記載の駆動方法。


[図1]




[圖2]




[圖3]




[図4]




[圖5]




[圖6]




[図7]




[図8]




[図9]




[圖10]




[圖11]




[圖12]




[圖13]



[圖14]



[圖15]



## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2009/059946

## A. CLASSIFICATION OF SUBJECT MATTER

G09G3/30(2006.01) i, G09G3/20(2006.01) i, H01L51/50(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09G3/30, G09G3/20, H01L51/50

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2009
Kokai Jitsuyo Shinan Koho	1971-2009	Toroku Jitsuyo Shinan Koho	1994-2009

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2006-215213 A (Sony Corp.), 17 August, 2006 (17.08.06), Par. Nos. [0070] to [0085]; Figs. 15 to 18 & US 2006/0170628 A1 & KR 10-2006-0088828 A & CN 1815538 A	1-5, 7-14 6
Y	JP 2002-514320 A (Sarnoff Corp.), 14 May, 2002 (14.05.02), Page 15, line 16 to page 17, line 11; Fig. 3 & WO 1998/048403 A1 & US 6229506 B1 & EP 0978114 A1 & KR 10-2005-0084509 A	1-3, 11-12
Y A	JP 2006-047787 A (Sharp Corp.), 16 February, 2006 (16.02.06), Par. Nos. [0131] to [0146], [0150]; Figs. 15, 20 & US 2006/0028409 A1	1, 4-5, 7-8, 11, 13 6

 Further documents are listed in the continuation of Box C. See patent family annex.

\* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&amp;" document member of the same patent family

Date of the actual completion of the international search  
25 June, 2009 (25.06.09)Date of mailing of the international search report  
07 July, 2009 (07.07.09)Name and mailing address of the ISA/  
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2009/059946

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2007-133369 A (Samsung SDI Co., Ltd.), 31 May, 2007 (31.05.07), Par. Nos. [0051] to [0075]; Figs. 5 to 7 & US 2007/0103406 A1 & EP 1785980 A2 & KR 10-2007-0049907 A & CN 001964585 A	1, 9-11, 14
A	JP 2008-051960 A (Sony Corp.), 06 March, 2008 (06.03.08), Full text; all drawings & US 2008/0048955 A1 & KR 10-2008-0018106 A & CN 101131802 A	1-14
P,A	JP 2008-216941 A (Seiko Epson Corp.), 18 September, 2008 (18.09.08), Full text; all drawings & US 2008/0218497 A1 & KR 10-2008-0082464 A & CN 101261808 A	1-14
P,A	JP 2009-031782 A (Semiconductor Energy Laboratory Co., Ltd.), 12 February, 2009 (12.02.09), Full text; all drawings & US 2009/0001378 A1 & KR 10-2009-0004516 A	1-14
P,A	JP 2009-115839 A (Toshiba Matsushita Display Technology Co., Ltd.), 28 May, 2009 (28.05.09), Full text; all drawings (Family: none)	1-14
P,A	JP 2009-115840 A (Toshiba Matsushita Display Technology Co., Ltd.), 28 May, 2009 (28.05.09), Full text; all drawings (Family: none)	1-14

A. 発明の属する分野の分類 (国際特許分類 (IPC))  
 Int.Cl. G09G3/30(2006.01)i, G09G3/20(2006.01)i, H01L51/50(2006.01)i

B. 調査を行った分野  
 調査を行った最小限資料 (国際特許分類 (IPC))  
 Int.Cl. G09G3/30, G09G3/20, H01L51/50

最小限資料以外の資料で調査を行った分野に含まれるもの  
 日本国実用新案公報 1922-1996年  
 日本国公開実用新案公報 1971-2009年  
 日本国実用新案登録公報 1996-2009年  
 日本国登録実用新案公報 1994-2009年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y A	J P 2 0 0 6 - 2 1 5 2 1 3 A (ソニー株式会社) 2 0 0 6 . 0 8 . 1 7 , 段落【0070】 - 【0085】, 【図15】 - 【図18】 & U S 2 0 0 6 / 0 1 7 0 6 2 8 A 1 & K R 1 0 - 2 0 0 6 - 0 0 8 8 8 2 8 A & C N 1 8 1 5 5 3 8 A	1-5, 7-14 6

C欄の続きにも文献が列挙されている。  パテントファミリーに関する別紙を参照。

\* 引用文献のカテゴリー  
 「A」特に関連のある文献ではなく、一般的技術水準を示すもの  
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの  
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)  
 「O」口頭による開示、使用、展示等に言及する文献  
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献  
 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの  
 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの  
 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの  
 「&」同一パテントファミリー文献

国際調査を完了した日 25.06.2009	国際調査報告の発送日 07.07.2009
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 中塚 直樹 電話番号 03-3581-1101 内線 3226

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2002-514320 A (サーノフ コーポレイション) 2002.05.14, 第15頁第16行-第17頁第11行, 【図 3】 & WO 1998/048403 A1 & US 62 29506 B1 & EP 0978114 A1 & KR 10-2005-0084509 A	1-3, 11-12
Y A	JP 2006-047787 A (シャープ株式会社) 2006.02.16, 段落【0131】-【0146】, 【015 0】, 【図15】, 【図20】 & US 2006/0028409 A1	1, 4-5, 7-8, 11 , 13 6
Y	JP 2007-133369 A (三星エスディアイ株式会社) 2007.05.31, 段落【0051】-【0075】, 【図5】 -【図7】 & US 2007/0103406 A1 & E P 1785980 A2 & KR 10-2007-0049 907 A & CN 001964585 A	1, 9-11, 14
A	JP 2008-051960 A (ソニー株式会社) 2008.03.06, 全文全図 & US 2008/0048 955 A1 & KR 10-2008-0018106 A & CN 101131802 A	1-14
P, A	JP 2008-216941 A (セイコーエプソン株式会社) 2008.09.18, 全文全図 & US 2008/0218 497 A1 & KR 10-2008-0082464 A & CN 101261808 A	1-14
P, A	JP 2009-031782 A (株式会社半導体エネルギー研 究所) 2009.02.12, 全文全図 & US 2009/0 001378 A1 & KR 10-2009-0004516 A	1-14
P, A	JP 2009-115839 A (東芝松下ディスプレイテクノ ロジー株式会社) 2009.05.28, 全文全図 (ファミリーな し)	1-14
P, A	JP 2009-115840 A (東芝松下ディスプレイテクノ ロジー株式会社) 2009.05.28, 全文全図 (ファミリーな し)	1-14