(19) **日本国特許庁(JP)**

(12) 公 開 特 許 公 報(A)

9/06

(11)特許出願公開番号

特開2012-213247 (P2012-213247A)

(43) 公開日 平成24年11月1日(2012.11.1)

(51) Int.Cl. HO2J 9/06 (2006.01) FI HO2J

テーマコード (参考)

5G015

審査請求 未請求 請求項の数 12 OL (全 22 頁)

(21) 出願番号 (22) 出願日 特願2011-76224 (P2011-76224) 平成23年3月30日 (2011.3.30) (71) 出願人 303046277

旭化成エレクトロニクス株式会社 東京都千代田区神田神保町一丁目105番

地

502C

(74)代理人 100066980

弁理士 森 哲也

(74)代理人 100109380

弁理士 小西 恵

(74)代理人 100103850

弁理士 田中 秀▲てつ▼

(72)発明者 佐々木 宏昭

宫城県仙台市泉区中央一丁目7番1号 A

KMテクノロジ株式会社内

|Fターム(参考) 5G015 FA05 GB05 HA15 JA08 JA58

KA04


(54) 【発明の名称】電圧切り替え回路

(57)【要約】

【課題】電圧降下することなく漏れ電流が小さな電圧切り替え回路の提供。

【解決手段】この発明は、入力端子101、102に電圧V1、V2を入力し、そのうちの高い方の電圧を出力電圧Voutとして出力端子103に出力する。入力端子101には、MOSトランジスタM1のソース、バルク、MOSトランジスタM2のゲート、バルクが接続されている。入力端子102には、MOSトランジスタM3のゲート、バルクが接続されている。MOSトランジスタM1のドレインとMOSトランジスタM2のソースが接続され、MOSトランジスタM3のソースとMOSトランジスタM3のドレインが接続されている。出力端子103には、MOSトランジスタM1のゲート、MOSトランジスタM3のドレイン、カよびMOSトランジスタM4のゲートが接続されている。

【選択図】 図1



【特許請求の範囲】

【請求項1】

第1乃至第n(nは2以上の自然数)の入力端子に第1乃至第nの電圧をそれぞれ入力し、前記第1乃至第nの電圧のうちの最も高い電圧を出力端子に出力する電圧切り替え回路であって、

第 1 乃至第 n の P チャネル M O S トランジスタと、第 1 乃至第 n の N チャネル M O S トランジスタと、 を備え、

前記第1乃至第nの入力端子のうちの第k(kは1以上n以下の自然数)の入力端子から前記出力端子までの経路は、

前記第kの入力端子にソースまたはドレインのいずれか一方が接続され、前記出力端子にゲートが接続される前記第 1 乃至第 n の P チャネル M O S トランジスタのうちの第 k の P チャネル M O S トランジスタと、

前記出力端子にソースまたはドレインのいずれか一方が接続され、前記第kの入力端子にゲートが接続され、前記第kのPチャネルMOSトランジスタのソースまたはドレインのいずれか他方にソースまたはドレインのいずれか他方が接続される前記第1乃至第nのNチャネルMOSトランジスタと、

を有し、

前記第kのPチャネルMOSトランジスタのドレインとバルクとの間に形成されるダイオードと、前記第kのNチャネルMOSトランジスタのドレインとバルクとの間に形成されるダイオードと、のうち少なくとも1つのダイオードの順方向が、前記第kの入力端子から前記出力端子への方向となっていることを特徴とする電圧切り替え回路。

【請求項2】

第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の 電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、

前記第1の入力端子にソースが接続され、前記出力端子にゲートが接続される第1の P チャネル M O S トランジスタと、

前記第1の P チャネル M O S トランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1の N チャネル M O S トランジスタと、

前記第2の入力端子にソースが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、

前記第2のPチャネルMOSトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、

を備え、

前記第1のPチャネルMOSトランジスタのバルクと前記第1のNチャネルMOSトランジスタのバルクとは前記第1の入力端子に接続され、

前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記第2の入力端子に接続されていることを特徴とする電圧切り替え回路。

【請求項3】

前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、

前記第2のNチャネルMOSトランジスタのバルクは前記第2のNチャネルMOSトランジスタのソースに接続されていることを特徴とする請求項2に記載の電圧切り替え回路

【請求項4】

第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の 電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、

前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1の

10

20

30

40

P チャネル M O S トランジスタと、

前記第1のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、

前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2の PチャネルMOSトランジスタと、

前記第2のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、

を備え、

前記第1のPチャネルMOSトランジスタのバルク、前記第1のNチャネルMOSトランジスタのバルク、前記第2のPチャネルMOSトランジスタのバルク、および前記第2のNチャネルMOSトランジスタのバルクはそれぞれ前記出力端子に接続されていることを特徴とする電圧切り替え回路。

【請求項5】

前記第1の P チャネル M O S トランジスタのバルクは前記第1の P チャネル M O S トランジスタのソースに接続され、

前記第2のPチャネルMOSトランジスタのバルクは前記第2のPチャネルMOSトランジスタのソースに接続されていることを特徴とする請求項4に記載の電圧切り替え回路

【請求項6】

第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の 電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、

前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1の PチャネルMOSトランジスタと、

前記第1の P チャネル M O S トランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1の N チャネル M O S トランジスタと、

前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2の PチャネルMOSトランジスタと、

前記第2のPチャネルMOSトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、

を備え、

前記第1の P チャネル M O S トランジスタのバルクは前記第1の P チャネル M O S トランジスタのソースに接続され、

前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、

前記第2の P チャネル M O S トランジスタのバルクは前記第2の P チャネル M O S トランジスタのソースに接続され、

前記第2のNチャネルMOSトランジスタのバルクは前記第2のNチャネルMOSトランジスタのソースに接続されていることを特徴とする電圧切り替え回路。

【請求項7】

第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の 電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、

前記第1の入力端子にソースが接続され、前記出力端子にゲートが接続される第1の P チャネルMOSトランジスタと、

前記第1の P チャネル M O S トランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1の N チャネル M O S トランジスタと、

10

20

30

40

前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2の PチャネルMOSトランジスタと、

前記第2のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、

を備え、

前記第1のPチャネルMOSトランジスタのバルクと前記第1のNチャネルMOSトランジスタのバルクとは前記第1の入力端子に接続され、

前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記出力端子に接続されていることを特徴とする電圧切り替え回路

10

【請求項8】

前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、

前記第2の P チャネル M O S トランジスタのバルクは前記第2の P チャネル M O S トランジスタのソースに接続されていることを特徴とする請求項 7 に記載の電圧切り替え回路

【請求項9】

第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の 電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、

20

前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1の PチャネルMOSトランジスタと、

前記第1の P チャネル M O S トランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1の N チャネル M O S トランジスタと、

前記第2の入力端子にソースが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、

前記第2のPチャネルMOSトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、

30

を備え、

前記第1の P チャネル M O S トランジスタのバルクは前記第1の P チャネル M O S トランジスタのソースに接続され、

前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、

前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記第2の入力端子に接続されていることを特徴とする電圧切り替え回路。

【請求項10】

前記第2のNチャネルMOSトランジスタのバルクは、前記第2のNチャネルMOSトランジスタのソースに接続されていることを特徴とする請求項9に記載の電圧切り替え回路。

40

【請求項11】

第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の 電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、

前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1の PチャネルMOSトランジスタと、

前記第1のPチャネルMOSトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、

前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2の PチャネルMOSトランジスタと、

前記第2のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、

を備え、

前記第1の P チャネル M O S トランジスタのバルクは前記第1の P チャネル M O S トランジスタのソースに接続され、

前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、

前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記出力端子に接続されていることを特徴とする電圧切り替え回路

【請求項12】

前記第2のPチャネルMOSトランジスタのバルクは前記第2のPチャネルMOSトランジスタのソースに接続されていることを特徴とする請求項11に記載の電圧切り替え回路。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、複数の電源からエネルギーが供給される電子機器等において、 1 つの電源から他の電源に切り替えるときに用いられる電圧切り替え回路に関する。

【背景技術】

[0002]

複数の電源からエネルギーが供給される電子機器において、電子機器にエネルギーを供給している1つの電源の電圧が低下したとき、電子機器にエネルギーを供給し続けるためには、他の電源に切り替える必要がある。

例えば、USBメモリ装置は、データの読み出し及び書き込みを行うために、パソコンに接続されたとき、パソコンからエネルギーが供給され、データの読み出し及び書き込みを行う。また、持ち運びを行うために、パソコンから切断されたとき、USBメモリ装置の内部の電池からエネルギーが供給され、データの保持を行う。USBメモリ装置は、パソコンから切断される瞬間、パソコンから供給されるエネルギーが減少、つまり、電圧が低下する。このとき、データの保持を行うために、USBメモリ装置にエネルギーを供給し続けなければならない。USBメモリ装置は、電圧切り替え回路により、電源をパソコンからUSBメモリ装置の内部の電池に切り替えて、エネルギーを供給し続けている。

[0003]

このように、電子機器にエネルギーを供給している1つの電源の電圧が低下したとき、電子機器にエネルギーを供給し続けるためには、他の電源に切り替える電圧切り替え回路が必要となる。

従来、 2 つの電源の電圧を切り替える回路として、 2 つのダイオードのカソードをワイヤードオア接続した電圧切り替え回路(ダイオードオア回路)が知られている(例えば、特許文献 1 参照)。

[0004]

図8は、従来のダイオードを用いた電圧切り替え回路を示す回路図である。図8に示した従来の電圧切り替え回路は、ダイオードD1とダイオードD2からなり、入力端子201にダイオードD1のアノードが接続され、入力端子202にダイオードD2のアノードが接続され、ダイオードD1のカソードとダイオードD2のカソードが出力端子203に接続されている。出力端子203は、上述したUSBメモリ装置等の電子機器の電源端子に接続される。

[0005]

10

20

30

40

10

20

30

40

50

図8に示した従来の電圧切り替え回路は、入力端子201に1つの電源が接続され、電圧V1が与えられる。そして、入力端子202に他の電源が接続され、電圧V2が与えられる。電圧V1が電圧V2よりも大きいとき、電圧V1からダイオードの閾値電圧Vfを引いた電圧V1・Vfが、出力電圧V0utとして出力端子203より出力される。ここで、D2には閾値電圧以下の順方向バイアスまたは逆方向バイアスがかかるので、電圧V2は、出力端子203に伝わらない。

[00006]

また、電圧 V 1 が低下して、電圧 V 2 よりも小さくなったとき、電圧 V 2 からダイオードの閾値電圧 V f を引いた電圧 V 2 ・ V f が、出力電圧 V o u t として出力端子 2 0 3 より出力される。ここで、出力端子 2 0 3 から入力端子 2 0 1 には逆方向バイアスがかかるので、電圧 V 1 は、出力端子 2 0 3 に伝わらない。

このように、図8に示した従来の電圧切り替え回路は、入力される2つの電圧のうち高い方の電圧を出力端子に伝える。

また、図 8 に示した従来の電圧切り替え回路において、ダイオード D 1 とダイオード D 2 を、ゲートとソースとバルクを短絡した M O S トランジスタで置き換えた電圧切り替え回路が知られている(例えば、特許文献 2 参照)。

[0007]

図9は、従来のNチャネルMOSトランジスタを用いた電圧切り替え回路を示す図である。図9に示した従来の電圧切り替え回路は、NチャネルMOSトランジスタM5とNチャネルMOSトランジスタM6からなり、入力端子201にNチャネルMOSトランジスタM5のゲート、ソース、バルクが接続され、ドレインが出力端子203に接続されている。そして、入力端子202にNチャネルMOSトランジスタM6のゲート、ソース、バルクが接続され、ドレインが出力端子203に接続されている。

図 9 において、 N チャネル M O S トランジスタ M 5 及び M 6 の隣に図示したダイオードは、ドレイン基板間ダイオード、つまり、ドレインとバルクの間に形成されるダイオードの向きを示している。

[0008]

図10は、従来のNチャネルMOSトランジスタの換わりに、 P チャネルMOSトランジスタを用いた電圧切り替え回路を示す図である。 図10に示した従来の電圧切り替え回路は、 P チャネルMOSトランジスタM7と P チャネルMOSトランジスタM8からなり、入力端子201に P チャネルMOSトランジスタM7のドレインが接続され、ゲート、ソース、バルクが出力端子203に接続され、ゲート、ソース、バルクが出力端子203に接続され、ゲート、ソース、バルクが出力端子203に接続されている。

[0009]

図 1 0 において、 P チャネル M O S トランジスタ M 7 及び M 8 の隣に図示したダイオードは、ドレイン基板間ダイオード、つまり、ドレインとバルクの間に形成されるダイオードの向きを示している。

図10に示した従来の電圧切り替え回路は、図9に示した従来の電圧切り替え回路において、NチャネルMOSトランジスタと極性が異なるPチャネルMOSトランジスタで置き換え、ゲート、ソース、バルクの接続を入力側から出力側に、ドレインの接続を出力側から入力側に入れ替えただけであるので、動作は図9に示した従来の電圧切り替え回路と同じである。以下、図9に示した従来の電圧切り替え回路の動作をする。

[0010]

図9に示した従来の電圧切り替え回路は、入力端子201に1つの電源が接続され、電圧 V1が与えられる。そして、入力端子202に他の電源が接続され、電圧 V2が与えられる。電圧 V1が電圧 V2よりも大きいとき、電圧 V1から閾値電圧 Vthを引いた電圧 V1-Vthが、出力電圧 V0utとして、出力端子203より出力される。ここで、M6のゲートとソース間、またはゲートとドレイン間には閾値電圧以下の電圧がかかり、ドレイン基盤間ダイオードには閾値電圧以下の順方向バイアスまたは逆方向バイアスがかか

るので、電圧V2は、出力端子203に伝わらない。

[0011]

また、電圧V1が低下して、電圧V2よりも小さくなったとき、電圧V2から閾値電圧 Vthを引いた電圧V2・Vthが、出力電圧Voutとして、出力端子203より出力される。ここで、M5のゲートとソース間、ゲートとドレイン間には閾値電圧以下の電圧がかかり、ドレイン基盤間ダイオードには閾値電圧以下の順方向バイアスまたは逆方向バイアスがかかるので、電圧V1は、出力端子203に伝わらない。

[0012]

このように、図9に示した従来の電圧切り替え回路は、入力される2つの電圧のうち高い方の電圧を出力端子に伝える。

さらに、図9に示した従来の電圧切り替え回路は、ディプレッション型等の低閾値電圧のMOSトランジスタを用いることで、閾値電圧Vthによる電圧降下を小さくできる。例えば、Vth=0のMOSトランジスタを用いれば、入力される2つの電圧のうち高い方の電圧をそのまま出力端子に出力することができる。

【先行技術文献】

【特許文献】

[0013]

【特許文献 1 】特開平 6 - 7 0 4 8 6 号公報

【特許文献2】特開2001-28845号公報

【発明の概要】

【発明が解決しようとする課題】

[0014]

しかしながら、図8、図9に示した従来の電圧切り替え回路は、次のような問題があった。

図8に示した従来の電圧切り替え回路は、出力電圧Voutがダイオードの閾値電圧Vfだけ電圧降下するという問題がある。すなわち、所望の出力電圧Voutを出力しようとすれば、エネルギーが供給される電子機器が動作する電圧よりも閾値電圧Vfだけ高い電圧を入力しなければならないので、入力端子に接続される電源装置の大型化を招く。

[0015]

また、図9に示した従来の電圧切り替え回路は、MOSトランジスタを用いているため、MOSトランジスタのサイズによっては、破線矢印で図示したように、入力される2つの電圧の間に無視できない漏れ電流が生じるという問題がある。漏れ電流の経路は、オフしているMOSトランジスタ、すなわち、弱反転領域で動作しているMOSトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。MOSトランジスタの弱反転領域の電流式より漏れ電流 Ileakは次式となる。

[0016]

【数1】

$$I_{leak} = \mu Cox \frac{W}{L} \exp\left\{\gamma (V_{GS} - V_{th})\right\} \left\{1 - \exp\left(-\frac{eV_{DS}}{kT}\right)\right\}$$

$$\approx \mu Cox \frac{W}{L} \exp\left\{\gamma (V_{GS} - V_{th})\right\}$$

$$(1)$$

[0017]

ただし、μは移動度、Coxはゲート酸化膜容量、 は比例定数、Wはチャネル幅、Lはチャネル長、VGSはゲートソース間電圧、Vthは閾値電圧、VDSはドレインソース間電圧、e は電子1個あたりの電荷量、kはボルツマン定数、Tは絶対温度である。

また、V2=0、Vth=0とすると、漏れ電流Ileakは次式となる。

[0018]

10

20

30

【数2】

$$I_{leak} \approx \mu Cox \frac{W}{L} \quad \cdot \quad \cdot \quad (2)$$

[0019]

つまり、式(1)及び式(2)よりチャネル幅Wとチャネル長Lの比が大きくなる程、 大きな漏れ電流が生じる。すなわち、大きな漏れ電流が生じると、低い方の電圧を与える 電源に大きな電流が流れ、消費電力が大きくなるという問題が生じる。

本発明の目的は、上記の点に鑑み、電圧降下することなく漏れ電流が小さな電圧切り替 え回路を提供することにある。

【課題を解決するための手段】

[0 0 2 0]

上記の課題を解決して本発明の目的を達成するために、本発明は、以下のように構成さ れる。

第 1 の 発 明 は 、 第 1 乃 至 第 n (n は 2 以 上 の 自 然 数) の 入 力 端 子 に 第 1 乃 至 第 n の 電 圧 をそれぞれ入力し、前記第1乃至第nの電圧のうちの最も高い電圧を出力端子に出力する 電 圧 切 り 替 え 回 路 で あ っ て 、 第 1 乃 至 第 n の P チ ャ ネ ル M O S ト ラ ン ジ ス タ と 、 第 1 乃 至 第 n の N チャネル M O S トランジスタと、を備え、前記第 1 乃至第 n の入力端子のうちの 第 k (k は 1 以上 n 以下の自然数)の入力端子から前記出力端子までの経路は、前記第 k の入力端子にソースまたはドレインのいずれか一方が接続され、前記出力端子にゲートが 接 続 さ れ る 前 記 第 1 乃 至 第 n の P チ ャ ネ ル M O S ト ラ ン ジ ス タ の う ち の 第 k の P チ ャ ネ ル MOSトランジスタと、前記出力端子にソースまたはドレインのいずれか一方が接続され 、前記第kの入力端子にゲートが接続され、前記第kのPチャネルMOSトランジスタの ソースまたはドレインのいずれか他方にソースまたはドレインのいずれか他方が接続され る前記第 1 乃至第 n の N チャネル M O S トランジスタのうちの第 k の N チャネル M O S ト ランジスタと、を有し、前記第kのPチャネルMOSトランジスタのドレインとバルクと の間に形成されるダイオードと、前記第kのNチャネルMOSトランジスタのドレインと バルクとの間に形成されるダイオードと、のうち少なくとも1つのダイオードの順方向が 、前記第kの入力端子から前記出力端子への方向となっている。

[0021]

第 2 の 発 明 は 、 第 1 及 び 第 2 の 入 力 端 子 に 第 1 及 び 第 2 の 電 圧 を そ れ ぞ れ 入 力 し 、 前 記 第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって 、前記第1の入力端子にソースが接続され、前記出力端子にゲートが接続される第1のP チャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのドレインに ソ – ス が 接 続 さ れ 、 前 記 出 力 端 子 に ド レ イ ン が 接 続 さ れ 、 前 記 第 1 の 入 力 端 子 に ゲ ー ト が 接 続 さ れ る 第 1 の N チ ャ ネ ル M O S ト ラ ン ジ ス タ と 、 前 記 第 2 の 入 力 端 子 に ソ - ス が 接 続 され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、

前記第2のPチャネルMOSトランジスタのドレインにソースが接続され、前記出力端 子にドレインが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルM OSトランジスタと、を備え、前記第1のPチャネルMOSトランジスタのバルクと前記 第 1 の N チャネル M O S トランジスタのバルクとは前記第 1 の入力端子に接続され、前記 第 2 の P チャネル M O S トランジスタのバルクと前記第 2 の N チャネル M O S トランジス タのバルクとは前記第2の入力端子に接続されている。

[0022]

第 3 の 発 明 は 、 第 2 の 発 明 に お い て 、 前 記 第 1 の N チ ャ ネ ル M O S ト ラ ン ジ ス タ の バ ル ク は 前 記 第 1 の N チ ャ ネ ル M O S ト ラ ン ジ ス タ の ソ ー ス に 接 続 さ れ 、 前 記 第 2 の N チ ャ ネ ル M O S トランジスタのバルクは前記第 2 の N チャネル M O S トランジスタのソースに接 続されている。

[0 0 2 3]

10

20

30

40

10

20

30

40

50

第4の発明は、第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にゲートが接続され、前記第1の入力端子にゲートが接続され、前記出力端子にゲートが接続され、前記出力端子にゲートが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にゲートが接続される第2のNチャネルMOSトランジスタのバルク、前記第1のPチャネルMOSトランジスタのバルク、前記第1のPチャネルMOSトランジスタのバルク、前記第1のPチャネルMOSトランジスタのバルク、前記第1のPチャネルMOSトランジスタのバルク、前記第1のPチャネルMOSトランジスタのバルク、前記第1のPチャネルMOSトランジスタのバルク、前記第2のPチャネルMOSトランジスタのバルク、前記第2のPチャネルMOSトランジスタのバルク、前記第2のPチャネルMOSトランジスタのバルク、前記第2のPチャネルMOSトランジスタのバルク、前記第2のPチャネルMOSトランジスタのバルク、および前記第2のNチャネルMOSトランジスタのバルクはそれぞれ前記出力端子に接続されている。

[0024]

第5の発明は、第4の発明において、前記第1のPチャネルMOSトランジスタのバルクは前記第1のPチャネルMOSトランジスタのソースに接続され、前記第2のPチャネルMOSトランジスタのソースに接続されている。

[0025]

第6の発明は、第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子にが一トが接続される第1のトチャネルMOSトランジスタと、前記第1のトチャネルMOSトランジスタと、前記第1のトチャネルMOSトランジスタと、前記第1のトチャネルMOSトランジスタと、前記第1のトチャネルMOSトランジスタと、前記第2の入力端子にドレインが接続され、前記出力端子にドレインが接続され、前記出力端子にゲートが接続され、前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2のトチャネルMOSトランジスタのソースが接続され、前記出力端子にゲートが接続される第2のドチャネルMOSトランジスタのソースに接続され、前記第1のトチャネルMOSトランジスタのソースに接続され、前記第1のトチャネルMOSトランジスタのバルクは前記第2のトチャネルMOSトランジスタのバルクは前記第2のトチャネルMOSトランジスタのソースに接続されている。

[0026]

第7の発明は、第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第1の入力端子にソースが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのドレインが接続され、前記出力端子にゲートが接続され、前記第1の入力端子にゲレインが接続され、前記出力端子にゲートが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にゲートが接続される第2のNチャネルMOSトランジスタのバルクと前記第1のPチャネルMOSトランジスタのバルクと前記第1のアチャネルMOSトランジスタのバルクとは前記第1のアチャネルMOSトランジスタのバルクとは前記第1のアチャネルMOSトランジスタのバルクとは前記出力端子に接続されている。

[0027]

第8の発明は、第7の発明において、前記第1のNチャネルMOSトランジスタのバル

クは前記第 1 の N チャネル M O S トランジスタのソースに接続され、前記第 2 の P チャネル M O S トランジスタのバルクは前記第 2 の P チャネル M O S トランジスタのソースに接続されている。

[0028]

第9の発明は、第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力する電圧切り替えされるの間であり、前記第1の入力は子にドレインが接続され、前記出力は子にドレインが接続され、前記出力が接続され、前記出力が接続され、前記出力が接続され、前記出力が接続され、前記出力が接続され、前記出力が接続され、前記出力が接続され、前記出力が接続され、前記出力が接続され、前記出力が接続され、前記出力が接続され、前記出力が接続され、前記出力が接続され、前記出力が接続され、前記第2のトチャネルMOSトランジスタのドレインが接続され、前記第1のトチャネルMOSトランジスタのバルクは前記第1のトチャネルMOSトランジスタのバルクは前記第1のトチャネルMOSトランジスタのバルクは前記第1のトチャネルMOSトランジスタのバルクは前記第1のトチャネルMOSトランジスタのバルクとは前記第2の入力端子に接続されている。

[0029]

第 1 0 の発明は、第 9 の発明において、前記第 2 の N チャネル M O S トランジスタのバルクは、前記第 2 の N チャネル M O S トランジスタのソースに接続されている。

第11の発明は、第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力する電圧切り替えされる回路に出力が接続されるのアチャネルMOSトランジスタと、前記第1のアチャネルMOSトランジスタと、前記第1のアチャネルMOSトランジスタと、前記第1のアチャネルMOSトランジスタと、前記第2のアチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にゲートが接続される第2のアチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にゲートが接続される第2のアチャネルMOSトランジスタのバルクは前記第1のアチャネルMOSトランジスタのバルクは前記第1のアチャネルMOSトランジスタのバルクは前記第1のアチャネルMOSトランジスタのバルクは前記第1のアチャネルMOSトランジスタのバルクと前記第2のアチャネルMOSトランジスタのバルクとは前記出力端子に接続されている。

第 1 2 の発明は、第 1 1 の発明において、前記第 2 の P チャネル M O S トランジスタのバルクは前記第 2 の P チャネル M O S トランジスタのソースに接続されている。

【発明の効果】

[0030]

本発明によれば、電圧降下することなく漏れ電流が小さいので、入力端子に接続される 電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。

【図面の簡単な説明】

[0031]

- 【図1】本発明の第1実施形態の構成を示す回路図である。
- 【図2】図1に示すMOSトランジスタの構造の一例の断面図である。
- 【図3】本発明の第2実施形態の構成を示す回路図である。
- 【図4】本発明の第3実施形態の構成を示す回路図である。
- 【図5】本発明の第4実施形態の構成を示す回路図である。
- 【図6】本発明の第5実施形態の構成を示す回路図である。
- 【図7】本発明の第6実施形態の構成を示す回路図である。

10

20

30

40

【図8】従来のダイオードを用いた電圧切り替え回路を示す回路図である。

【図9】従来のNチャネルMOSトランジスタを用いた電圧切り替え回路を示す回路図である。

【図10】従来のPチャネルMOSトランジスタを用いた電圧切り替え回路を示す回路図である。

【発明を実施するための形態】

[0032]

以下、図面を参照して本発明の電圧切り替え回路の第1~第6実施形態について説明する。

なお、本願明細書中では、MOSトランジスタのソース及びドレインのうち、図面において、矢印を付した端子がソースであり、バルク電圧に近い電圧の端子がソースであると 定義する。

[0033]

(第1実施形態)

まず、本発明の第1実施形態に係る電圧切り替え回路の構成について、図1を参照して 説明する。

本発明の第1実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。

[0034]

入力端子101には、 P チャネルMOSトランジスタM1のソース、バルク、および N チャネルMOSトランジスタM2のゲート、バルクがそれぞれ接続されている。

入力端子102には、 P チャネルMOSトランジスタM4のソース、バルク、およびN チャネルMOSトランジスタM3のゲート、バルクがそれぞれ接続されている。

そして、 P チャネル M O S トランジスタ M 1 のドレインと N チャネル M O S トランジスタ M 2 のソースが接続され、 N チャネル M O S トランジスタ M 3 のソースと P チャネル M O S トランジスタ M 4 のドレインが接続されている。

[0035]

また、出力端子103には、 P チャネルMOSトランジスタM1のゲート、 N チャネルMOSトランジスタM2のドレイン、 N チャネルMOSトランジスタM3のドレイン、 および P チャネルMOSトランジスタM4のゲートがそれぞれ接続されている。

入力端子101には一の電源の電圧V1が与えられ、入力端子102には他の電源の電圧V2が与えられる。出力端子103は、USBメモリ装置の内部のメモリなどの電子機器の電源端子と接続される。

図 1 において、MOSトランジスタM1乃至M4の隣に図示したダイオードは、ドレイン基板間ダイオード、つまり、ドレインとバルクの間に形成されるダイオードの向きを示している。

[0036]

次に、図 1 に示す M O S トランジスタ M 1 ~ M 4 の構造の概要の一例について、図 2 を 参照して説明する。

MOSトランジスタM1~M4は、図2に示すように、P型シリコン基板301上に形成されている。P型シリコン基板301には、素子分離領域302が形成され、その素子分離領域302で第1の領域と第2の領域に分離されている。

そして、第1の領域に P チャネル M O S トランジスタ M 1 と N チャネル M O S トランジスタ M 2 とが形成されている。 P チャネル M O S トランジスタ M 1 は、 N ウェル領域 3 0 3 内に形成されている。

また、第2の領域にPチャネルMOSトランジスタM4とNチャネルMOSトランジスタM3とが形成されている。PチャネルMOSトランジスタM4は、Nウェル領域304

10

20

30

40

内に形成されている。

[0037]

次に、本発明の第1実施形態に係る電圧切り替え回路の動作について、図1および図2を参照して説明する。

説明を簡単にするために、電圧V1は電圧V2よりも高く、V2=0であるとする。また、MOSトランジスタの閾値電圧Vthは、Vth=0であるとする。

まず、Vth = 0 であるので、NチャネルMOSトランジスタM2、M3は、ゲートソース間電圧VGSが正電圧である限り、オンする。また、PチャネルMOSトランジスタ M1、M4は、ゲートソース間電圧VGSが負電圧である限り、オンする。

[0038]

Vth=0、V1>V2より、PチャネルMOSトランジスタM1のゲートソース間電圧VGSは負電圧となり、NチャネルMOSトランジスタM2のゲートドレイン間電圧VGDは正電圧となり、PチャネルMOSトランジスタM1とNチャネルMOSトランジスタM2はオンする。一方、PチャネルMOSトランジスタM4のゲートドレイン間電圧VGDは正電圧となり、NチャネルMOSトランジスタM3のゲートソース間電圧VGSは負電圧となるので、PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM3はオフする。よって、電圧V1が出力端子103より出力される。

[0039]

ここで、漏れ電流 Ileakの解析を行う。破線矢印で図示したように、漏れ電流 Ileakの経路は、オフしているMOSトランジスタ、すなわち、弱反転領域で動作しているMOSトランジスタのソースとドレインの間と、ドレイン基盤間の順方向ダイオードを通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。NチャネルMOSトランジスタM3のゲートソース間電圧VGSは、ドレイン基板間ダイオードの閾値電圧をVfとしたとき、V2=0より、VGS=-Vfとなる。上述した式(1)にVth=0を代入すると次式となる。

[0040]

【数3】

$$I_{leak} \approx \mu Cox \frac{W}{L} \exp(\gamma V_{GS}) \cdot \cdot \cdot$$
 (3)

[0041]

式(3) EVGS = -Vf を代入すると、次式となる。

[0042]

【数4】

$$I_{leak} \approx \mu Cox \frac{W}{L} \exp(-\gamma V_f)$$
 · · · · (4)

[0043]

式(2)と式(4)の大小関係を比較すると、次式が成立する。

[0044]

【数5】

$$\mu Cox \frac{W}{I} \exp(-\gamma V_f) < \mu Cox \frac{W}{I} \quad \cdot \quad \cdot \quad (5)$$

[0045]

式(5)より、左辺は負の指数オーダーの項exp(- Vf)がかかっているので、右辺よりも極めて小さい。したがって、本発明の実施形態1に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。

50

40

10

20

以上のように、本発明の第1実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。

[0046]

なお、本発明の第1実施形態に係る電圧切り替え回路では、PチャネルMOSトランジスタM1のバルクとNチャネルMOSトランジスタM2のバルクは共通の電圧とし、PチャネルMOSトランジスタM4のバルクとNチャネルMOSトランジスタM3のバルクは共通の電圧としたが、NチャネルMOSトランジスタM2のバルクをNチャネルMOSトランジスタM2のバルクをNチャネルMOSトランジスタM3のバルクをNチャネルMOSトランジスタM3のバルクをNチャネルMOSトランジスタM3のソースに接続してもよい。このとき、図1に示したドレイン基板間ダイオードの向きは同じであるので、同じ効果を奏する。

[0047]

(第2実施形態)

次に、本発明の第2実施形態に係る電圧切り替え回路の構成について、図3を参照して説明する。

本発明の第2実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。

[0048]

入力端子101には、PチャネルMOSトランジスタM1のドレイン、およびNチャネルMOSトランジスタM2のゲートがそれぞれ接続されている。

入力端子102には、 P チャネル M O S トランジスタ M 4 のドレイン、および N チャネル M O S トランジスタ M 3 のゲートがそれぞれ接続されている。

そして、 P チャネル M O S トランジスタ M 1 のソースと N チャネル M O S トランジスタ M 2 のドレインが接続され、 N チャネル M O S トランジスタ M 3 のドレインと P チャネル M O S トランジスタ M 4 のソースが接続されている。

[0049]

また、出力端子103には、PチャネルMOSトランジスタM1のゲート、バルク、NチャネルMOSトランジスタM2のソース、バルク、NチャネルMOSトランジスタM3のソース、バルク、およびPチャネルMOSトランジスタM4のゲート、バルクがそれぞれ接続されている。

入力端子101、102および出力端子103の接続先などは、第1実施形態の場合と同様である。また、図3に示すダイオードの意味は、図1の場合のダイオードと同様である。

[0050]

次に、本発明の第2実施形態に係る電圧切り替え回路の動作について、図3を参照して説明する。説明を簡単にするために、電圧V1は電圧V2よりも高く、V2=0であるとする。また、MOSトランジスタの閾値電圧Vthは、Vth=0であるとする。

まず、 V t h = 0 であるので、 N チャネル M O S トランジスタ M 2 、 M 3 は、ゲートソース間電圧 V G S が正電圧である限り、オンする。また、 P チャネル M O S トランジスタ M 1 、 M 4 は、ゲートソース間電圧 V G S が負電圧である限り、オンする。

[0051]

 Vth=0、V1>V2より、PチャネルMOSトランジスタM1のゲートドレイン間電圧VGDは負電圧となり、NチャネルMOSトランジスタM2のゲートソース間電圧VGSは正電圧となり、PチャネルMOSトランジスタM1とNチャネルMOSトランジスタM2はオンする。一方、PチャネルMOSトランジスタM4のゲートソース間電圧VGSは正電圧となり、NチャネルMOSトランジスタM3のゲートドレイン間電圧VGDは負電圧となるので、PチャネルMOSトランジスタM4とNチャネルMOSトランジスタ

10

20

30

40

M3はオフする。よって、電圧V1が出力端子103より出力される。

[0052]

ここで、漏れ電流 Ileakの解析を行う。破線矢印で図示したように、漏れ電流 Ileakの経路は、オフしているMOSトランジスタ、すなわち、弱反転領域で動作しているMOSトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。NチャネルMOSトランジスタM3のゲートドレイン間電圧 VGDは、ドレイン基板間ダイオードの閾値電圧を Vfとしたとき、V2=0より、VGD=-Vfとなる。この場合、上述した式(1)における VGSが VGDに相当する。式(1)に Vth=0を代入すると次式となる。

[0053]

【数6】

$$I_{leak} \approx \mu Cox \frac{W}{L} \exp \gamma V_{GD} \quad \cdot \quad \cdot \quad (6)$$

[0054]

式(6)にVGD=・Vfを代入すると、次式となる。

[0 0 5 5]

【数7】

$$I_{leak} \approx \mu Cox \frac{W}{I} \exp(-\gamma V_f) \quad \cdot \quad \cdot \quad (7)$$

[0056]

式(2)と式(7)の大小関係を比較すると、本発明の第1実施形態に係る電圧切り替え回路の説明における式(5)と同じ式となる。

式(5)より、左辺は負の指数オーダーの項exp(- Vf)がかかっているので、右辺よりも極めて小さい。したがって、本発明の第2実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。

以上のように、本発明の第2実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。

[0057]

なお、本発明の第2実施形態に係る電圧切り替え回路では、PチャネルMOSトランジスタM1のバルクとNチャネルMOSトランジスタM2のバルクは共通の電圧とし、PチャネルMOSトランジスタM4のバルクは 共通の電圧としたが、PチャネルMOSトランジスタM1のバルクをPチャネルMOSトランジスタM1のバルクをPチャネルMOSトランジスタM1のバルクをPチャネルMOSトランジスタM4のバルクをPチャネルMOSトランジスタM4のソースに接続してもよい。このとき、図3に示したドレイン基板間ダイオードの向きは同じなので、同じ効果を奏する。

[0058]

(第3実施形態)

次に、本発明の第3実施形態に係る電圧切り替え回路の構成について、図4を参照して説明する。

本発明の第3実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。

[0059]

入力端子 1 0 1 には、 P チャネル M O S トランジスタ M 1 のドレイン、および N チャネル M O S トランジスタ M 2 のゲートがそれぞれ接続されている。

10

30

40

入力端子102には、 P チャネルMOSトランジスタM4のドレイン、および N チャネルMOSトランジスタM3のゲートがそれぞれ接続されている。

そして、P チャネル M O S トランジスタ M 1 のソース、バルク、および N チャネル M O S トランジスタ M 2 のソース、バルクがそれぞれ接続されている。また、N チャネル M O S トランジスタ M 3 のソース、バルク、および P チャネル M O S トランジスタ M 4 のソース、バルクがそれぞれ接続されている。

[0060]

また、出力端子103には、PチャネルMOSトランジスタM1のゲート、NチャネルMOSトランジスタM2のドレイン、NチャネルMOSトランジスタM3のドレイン、PチャネルMOSトランジスタM4のゲートがそれぞれ接続されている。

入力端子101、102および出力端子103の接続先などは、第1実施形態の場合と同様である。また、図4に示すダイオードの意味は、図1の場合のダイオードと同様である。

[0061]

次に、本発明の第3実施形態に係る電圧切り替え回路の動作について、図4を参照して 説明する。説明を簡単にするために、電圧V1は電圧V2よりも高く、V2=0であると する。また、MOSトランジスタの閾値電圧Vthは、Vth=0であるとする。

まず、 V t h = 0 であるので、 N チャネル M O S トランジスタ M 2 、 M 3 は、ゲートソース間電圧 V G S が正電圧である限り、オンする。また、 P チャネル M O S トランジスタ M 1 、 M 4 は、ゲートソース間電圧 V G S が負電圧である限り、オンする。

[0062]

Vth=0、V1>V2より、PチャネルMOSトランジスタM1のゲートドレイン間電圧VGDは負電圧となり、NチャネルMOSトランジスタM2のゲートドレイン間電圧 VGDは正電圧となり、PチャネルMOSトランジスタM1とNチャネルMOSトランジスタM2はオンする。一方、PチャネルMOSトランジスタM4のゲートソース間電圧VGSは正電圧となり、NチャネルMOSトランジスタM3のゲートソース間電圧VGSは負電圧となるので、PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM3はオフする。よって、電圧V1が出力端子103より出力される。

[0063]

ここで、漏れ電流 I 1 e a k の解析を行う。破線矢印で図示したように、漏れ電流 I 1 e a k の経路は、オフしているM O S トランジスタ、すなわち、弱反転領域で動作しているM O S トランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。N チャネル M O S トランジスタ M 3 のソース電圧 V 4 は、M O S トランジスタ M 3、M 4 について、それぞれ漏れ電流の式(1)を立てたとき、それぞれの漏れ電流の式が等しくなるようなソース電圧であり、V 1 > V 4 > 0 なる値となる。よって、漏れ電流 I 1 e a k は、上述した本発明の実施形態1に係る電圧切り替え回路の説明と同様に、式(4)の V f を V 4 に置き換えた式となる

[0064]

【数8】

 $I_{leak} \approx \mu Cox \frac{W}{I} \exp(-\gamma V4) \quad \cdot \quad \cdot \quad (8)$

[0065]

式(2)と式(8)の大小関係を比較すると、次式となる。

[0066]

10

20

30

10

20

30

40

50

W

 $\mu Cox \frac{W}{L} \exp(-\gamma V4) < \mu Cox \frac{W}{L} \qquad (9)$

[0067]

式(9)より、左辺は負の指数オーダーの項exp(- V4)がかかっているので、右辺よりも極めて小さい。したがって、本発明の第3実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。

(16)

以上のように、本発明の第3実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。

[0068]

(第4実施形態)

 次に、 本 発 明 の 第 4 実 施 形 態 に 係 る 電 圧 切 り 替 え 回 路 の 構 成 に つ い て 、 図 5 を 参 照 し て 説 明 す る 。

本発明の第4実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。

[0069]

入力端子101には、 P チャネルMOSトランジスタM1のソース、バルク、および N チャネルMOSトランジスタM2のゲート、バルクがそれぞれ接続されている。

入力端子 1 0 2 には、 P チャネル M O S トランジスタ M 4 のドレイン、 N チャネル M O S トランジスタ M 3 のゲートがそれぞれ接続されている。

そして、 P チャネル M O S トランジスタ M 1 のドレインと N チャネル M O S トランジスタ M 2 のソースが接続され、 N チャネル M O S トランジスタ M 3 のドレインと P チャネル M O S トランジスタ M 4 のソースが接続されている。

[0070]

また、出力端子103には、PチャネルMOSトランジスタM1のゲート、NチャネルMOSトランジスタM2のドレイン、NチャネルMOSトランジスタM3のソース、バルク、およびPチャネルMOSトランジスタM4のゲート、バルクがそれぞれ接続されている。

入力端子101、102および出力端子103の接続先などは、第1実施形態の場合と同様である。また、図5に示すダイオードの意味は、図1の場合のダイオードと同様である。

[0071]

次に、本発明の第4実施形態に係る電圧切り替え回路の動作について、図5を参照して説明する。説明を簡単にするために、電圧V1は電圧V2よりも高く、V2=0であるとする。また、MOSトランジスタの閾値電圧Vthは、Vth=0であるとする。

まず、Vth = 0なので、NチャネルMOSトランジスタM2、M3は、ゲートソース間電圧VGSが正電圧である限り、オンする。また、PチャネルMOSトランジスタM1 、M4は、ゲートソース間電圧VGSが負電圧である限り、オンする。

[0072]

 Vth=0、V1>V2より、PチャネルMOSトランジスタM1のゲートソース間電圧VGSは負電圧となり、NチャネルMOSトランジスタM2のゲートドレイン間電圧VGDは正電圧となり、PチャネルMOSトランジスタM1とNチャネルMOSトランジスタM2はオンする。一方、PチャネルMOSトランジスタM4のゲートソース間電圧VGSは正電圧となり、NチャネルMOSトランジスタM3のゲートドレイン間電圧VGDは

負電圧となるので、 P チャネル M O S トランジスタ M 4 と N チャネル M O S トランジスタ M 3 はオフする。よって、電圧 V 1 が出力端子 1 0 3 より出力される。

[0073]

ここで、漏れ電流 Ileakの解析を行う。破線矢印で図示したように、漏れ電流 Ileakの経路は、オフしているMOSトランジスタ、すなわち、弱反転領域で動作しているMOSトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。NチャネルMOSトランジスタM3のゲートドレイン間電圧 VGDは、ドレイン基板間ダイオードの閾値電圧をVfとしたとき、V2=0より、VGD=-Vfとなる。よって、漏れ電流 Ileakは、上述した本発明の実施形態 2に係る電圧切り替え回路の説明と同様に、式(7)となる。

[0074]

式(2)と式(7)の大小関係を比較すると、本発明の実施形態1に係る電圧切り替え回路の説明における式(5)と同じ式となる。

式(5)より、左辺は負の指数オーダーの項e × p (- V f)がかかっているので、右辺よりも極めて小さい。したがって、本発明の第4実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。

以上のように、本発明の第4実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。

[0075]

なお、本発明の第4実施形態に係る電圧切り替え回路では、PチャネルMOSトランジスタM1のバルクとNチャネルMOSトランジスタM2のバルクは共通の電圧とし、PチャネルMOSトランジスタM4のバルクとNチャネルMOSトランジスタM3のバルクは共通の電圧としたが、NチャネルMOSトランジスタM2のバルクをNチャネルMOSトランジスタM2のバルクをPチャネルMOSトランジスタM4のパルクをPチャネルMOSトランジスタM4のソースに接続してもよい。このとき、図5に示したドレイン基板間ダイオードの向きは同じであるので、同じ効果を奏する。

[0076]

(第5実施形態)

次に、本発明の第 5 実施形態に係る電圧切り替え回路の構成について、図 6 を参照して 説明する。

本発明の第5実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。

[0077]

入力端子101には、 P チャネルMOSトランジスタM1のドレイン、 N チャネルMOSトランジスタM2のゲートがそれぞれ接続されている。

入力端子102には、 P チャネルMOSトランジスタM4のソース、バルク、および N チャネルMOSトランジスタM3のゲート、バルクがそれぞれ接続されている。

そして、 P チャネル M O S トランジスタ M 1 のソース、バルク、および N チャネル M O S トランジスタ M 2 のソース、バルクがそれぞれ接続されている。また、 N チャネル M O S トランジスタ M 4 のドレインが接続されている。

[0078]

また、出力端子103には、PチャネルMOSトランジスタM1のゲート、NチャネルMOSトランジスタM2のドレイン、NチャネルMOSトランジスタM3のドレイン、およびPチャネルMOSトランジスタM4のゲートがそれぞれ接続されている。

入力端子101、102および出力端子103の接続先などは、第1実施形態の場合と

10

20

30

40

同様である。また、図6に示すダイオードの意味は、図1の場合のダイオードと同様である。

[0079]

次に、本発明の第5実施形態に係る電圧切り替え回路の動作について、図6を参照して 説明する。説明を簡単にするために、電圧V1は電圧V2よりも高く、V2=0であると する。また、MOSトランジスタの閾値電圧Vthは、Vth=0であるとする。

まず、Vth = 0なので、NチャネルMOSトランジスタM2、M3は、ゲートソース 間電圧VGSが正電圧である限り、オンする。また、PチャネルMOSトランジスタM1 、M4は、ゲートソース間電圧VGSが負電圧である限り、オンする。

[080]

Vth=0、V1>V2より、PチャネルMOSトランジスタM1のゲートドレイン間電圧VGDは負電圧となり、NチャネルMOSトランジスタM2のゲートドレイン間電圧VGDは正電圧となり、PチャネルMOSトランジスタM1とNチャネルMOSトランジスタM2はオンする。一方、PチャネルMOSトランジスタM4のゲートドレイン間電圧VGDは正電圧となり、NチャネルMOSトランジスタM3のゲートソース間電圧VGSは負電圧となるので、PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM3はオフする。よって、電圧V1が出力端子103より出力される。

[0081]

ここで、漏れ電流 Ileakの解析を行う。破線矢印で図示したように、漏れ電流 Ileakの経路は、オフしているMOSトランジスタ、すなわち、弱反転領域で動作しているMOSトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。NチャネルMOSトランジスタM3のゲートソース間電圧 VGSは、ドレイン基板間ダイオードの閾値電圧をVfとしたとき、V2=0より、VGS=-Vfとなる。よって、漏れ電流 Ileakは、上述した本発明の実施形態 1に係る電圧切り替え回路の説明における式(4)と同じ式となる。

[0082]

式(2)と式(4)の大小関係を比較すると、本発明の実施形態1に係る電圧切り替え 回路の説明における式(5)と同じ式となる。

式(5)より、左辺は負の指数オーダーの項exp(- Vf)がかかっているので、右辺よりも極めて小さい。したがって、本発明の第5実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。

以上のように、本発明の第5実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。

[0083]

なお、本発明の第5実施形態に係る電圧切り替え回路では、PチャネルMOSトランジスタM4のバルクとNチャネルMOSトランジスタM3のバルクは共通の電圧としたが、NチャネルMOSトランジスタM3のバルクをNチャネルMOSトランジスタM3のソースに接続してもよい。このとき、図6に示したドレイン基板間ダイオードの向きは同じであるので、同じ効果を奏する。

[0 0 8 4]

(第6実施形態)

次に、本発明の第6実施形態に係る電圧切り替え回路の構成について、図7を参照して説明する。

本発明の第6実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。

[0085]

10

20

30

10

20

30

40

50

入力端子101には、 P チャネルMOSトランジスタM1のドレイン、 N チャネルMOSトランジスタM2のゲートがそれぞれ接続されている。

入力端子102には、 P チャネルMOSトランジスタM4のドレイン、 N チャネルMOSトランジスタM3のゲートがそれぞれ接続されている。

そして、 P チャネル M O S トランジスタ M 1 のソース、バルク、 N チャネル M O S トランジスタ M 2 のソース、バルクがそれぞれ接続されている。また、 N チャネル M O S トランジスタ M 4 のソースが接続されている

[0086]

また、出力端子103には、PチャネルMOSトランジスタM1のゲート、NチャネルMOSトランジスタM2のドレイン、NチャネルMOSトランジスタM3のソース、バルク、およびPチャネルMOSトランジスタM4のゲート、バルクがそれぞれ接続されている。

入力端子101、102および出力端子103の接続先などは、第1実施形態の場合と同様である。また、図7に示すダイオードの意味は、図1の場合のダイオードと同様である。

[0087]

次に、本発明の第6実施形態に係る電圧切り替え回路の動作について、図7を参照して 説明する。説明を簡単にするために、電圧V1は電圧V2よりも高く、V2=0であると する。また、MOSトランジスタの閾値電圧Vthは、Vth=0であるとする。

まず、Vth=0なので、NチャネルMOSトランジスタM2、M3は、ゲートソース間電圧VGSが正電圧である限り、オンする。また、PチャネルMOSトランジスタM1、M4は、ゲートソース間電圧VGSが負電圧である限り、オンする。

[0 0 8 8]

Vth=0、V1>V2より、PチャネルMOSトランジスタM1のゲートドレイン間電圧VGDは負電圧となり、NチャネルMOSトランジスタM2のゲートドレイン間電圧 VGDは正電圧となり、PチャネルMOSトランジスタM1とNチャネルMOSトランジスタM2はオンする。一方、PチャネルMOSトランジスタM4のゲートソース間電圧VGDは負電圧となり、NチャネルMOSトランジスタM3のゲートドレイン間電圧VGDは負電圧となるので、PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM3はオフする。よって、電圧V1が出力端子103より出力される。

[0089]

ここで、漏れ電流 Ileakの解析を行う。破線矢印で図示したように、漏れ電流 Ileakの経路は、オフしているMOSトランジスタ、すなわち、弱反転領域で動作しているMOSトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。NチャネルMOSトランジスタM3のゲートドレイン間電圧 VGDは、ドレイン基板間ダイオードの閾値電圧をVfとしたとき、V2=0より、VGD=-Vfとなる。よって、漏れ電流 Ileakは、上述した本発明の実施形態 2に係る電圧切り替え回路の説明における式(7)と同じ式となる。

[0090]

式(2)と式(7)の大小関係を比較すると、本発明の実施形態1に係る電圧切り替え回路の説明における式(5)と同じ式となる。

式(5)より、左辺は負の指数オーダーの項e x p (- V f)がかかっているので、右辺よりも極めて小さい。したがって、本発明の第6実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。

以上のように、本発明の第6実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。

[0091]

なお、本発明の第6実施形態に係る電圧切り替え回路では、PチャネルMOSトランジ

スタM4のバルクとNチャネルMOSトランジスタM3のバルクは共通の電圧としたが、 PチャネルMOSトランジスタM4のバルクを P チャネルMOSトランジスタM4のソースに接続してもよい。このとき、図 7 に示したドレイン基板間ダイオードの向きは同じであるので、同じ効果を奏する。

[0092]

(その他の実施形態など)

(1) 本発明の第1~第6の実施形態に係る電圧切り替え回路では、2つの電圧のうち高い方の電圧を出力する場合について説明した。しかし、各実施形態において、切り替える電圧は2つに限らず、3つ以上の電圧を切り替える電圧切り替え回路も構成できる。

つまり、入力端子101から出力端子103までの回路(以下、CMOSペアという)を複数用意して、複数の電圧がそれぞれ入力される複数の入力端子に、複数のCMOSペアのPチャネルMOSトランジスタ側をそれぞれ接続し、NチャネルMOSトランジスタ側をそれぞれワイヤードオア接続して出力端子に接続することで、複数の電圧を切り替える電圧切り替え回路を実現できる。このとき、入力された複数の電圧のうち最も高い電圧が出力される。

[0093]

(2) 本発明の第1~第6実施形態に係る電圧切り替え回路では、入力端子と出力端子との間に、1つのCMOSペアを接続した場合について説明をした。しかし、各実施形態において、CMOSペアを複数用意して、入力端子と出力端子との間に、直列接続、並列接続、または、直列接続と並列接続を組み合わせた接続をしてもよい。

[0094]

(3) 本発明の第1~第6実施形態に係る電圧切り替え回路を構成するMOSトランジスタの各々は、複数用意した同一極性のMOSトランジスタのゲート、ソース、ドレイン、バルクのそれぞれを共通接続、すなわち、並列接続をした1つの合成MOSトランジスタとしてもよい。また、ゲート、バルクのそれぞれを共通接続をしてソース、ドレインを互いに接続、すなわち、直列接続をした1つの合成MOSトランジスタとしてもよい。

【産業上の利用可能性】

[0095]

本発明の電圧切り替え回路は、複数の電源からエネルギーが供給される電子機器等の分野で好適に利用できる。

【符号の説明】

[0096]

M2 M3 \cdot \cdot \cdot N \mathcal{F} v \mathcal{F}


101、102 · · · 入力端子

1 0 3 ・・・出力端子


10

20


【図1】




【図2】




【図3】




【図5】




【図4】




【図6】




【図7】



【図8】



【図9】



【図10】

