

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 3 区分

【発行日】平成 28 年 1 月 21 日 (2016.1.21)

【公開番号】特開 2014-132717 (P2014-132717A)

【公開日】平成 26 年 7 月 17 日 (2014.7.17)

【年通号数】公開・登録公報 2014-038

【出願番号】特願 2013-359 (P2013-359)

【国際特許分類】

H 0 3 K 17/08 (2006.01)

H 0 1 L 21/822 (2006.01)

H 0 1 L 27/04 (2006.01)

H 0 2 H 3/20 (2006.01)

【F I】

H 0 3 K 17/08 Z

H 0 1 L 27/04 H

H 0 2 H 3/20 A

【手続補正書】

【提出日】平成 27 年 11 月 25 日 (2015.11.25)

【手続補正 1】

【補正対象書類名】明細書

【補正対象項目名】0 0 0 5

【補正方法】変更

【補正の内容】

【0 0 0 5】

図 10 に示す静電気放電保護回路は、半導体集積回路に備えられており、この静電気放電保護回路には、図示しない直流電源が接続されることにより、それぞれ、電源電圧の電位 VDD となる第 1 の電源ライン 1100 - 1 およびその電位 VDD よりも低い電位 VSS となる第 2 の電源ライン 1100 - 2 が備えられている。第 2 の電源ライン 1100 - 2 はフレームグランド GND に接続されている。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】0 0 0 6

【補正方法】変更

【補正の内容】

【0 0 0 6】

また、この静電気放電保護回路には、第 1 の電源ライン 1100 - 1 と第 2 の電源ライン 1100 - 2 との間に直列に接続された、抵抗 1101 a およびキャパシター 1101 b からなる時定数回路 1101 が備えられている。

【手続補正 3】

【補正対象書類名】明細書

【補正対象項目名】0 0 0 7

【補正方法】変更

【補正の内容】

【0 0 0 7】

さらに、静電気放電保護回路には、第 1 の電源ライン 1100 - 1 と第 2 の電源ライン 1100 - 2 との間に接続された、比較的サイズの大きな N チャネルトランジスター 1102 が備えられている。

【手続補正 4】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】変更

【補正の内容】

【0009】

ESDイベントは、半導体集積回路を搬送する時などに人体や搬送機器に静電気が帯電してそれが半導体集積回路内に流れることにより発生する。最初の時点では、第1の電源ライン1100-1は、第2の電源ライン1100-2と等電位にある。ここで、ESDイベントとして、第2の電源ライン1100-2を基準にして第1の電源ライン1100-1に正のESDサージが印加されるものとする。このESDサージによる電荷は、抵抗1101aを経由してキャパシター1101bに充電される。ここで、抵抗1101aの抵抗値とキャパシター1101bの容量値とにより定まる時定数RCの値は十分に大きく、従ってインバーター1103の入力側のノードは、時定数RCに応じた期間‘L’レベルに維持される。インバーター1103の入力側のノードが‘L’レベルに維持された状態では、インバーター1104, 1105を経由して、Nチャネルトランジスタ1102のゲートは‘H’レベルの状態になる。従って、Nチャネルトランジスタ1102はオン状態になる。このようにして、Nチャネルトランジスタ1102でサージ電流を逃がして、第1の電源ライン1100-1と第2の電源ライン1100-2との間に高電圧が印加されることを防止することができる。尚、Nチャネルトランジスタ1102のゲート電位は、ESDサージとともに低下する。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0016

【補正方法】変更

【補正の内容】

【0016】

また、図10に示す静電気放電保護回路は、キャパシター1101bから電源ライン間に接続しているNチャネルトランジスタ1102までにインバーター3段を介している。図11に示す静電気放電保護回路は、キャパシター1212からNチャネルトランジスタ1240まで2段のインバーターを介している。ともにESDイベントの発生を受けてからNチャネルトランジスタがオンするまでに時間がかかるため、内部回路へ電荷が放電し破壊に至る可能性があるという問題点がある。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0050

【補正方法】変更

【補正の内容】

【0050】

図10の静電気放電保護回路において、CR回路部1101は、ハイパスフィルターの回路構成となっている。すなわち、1100-1を測定GND、1100-2を信号入力、インバーター1103の入力部が信号の出力とみなすことができる。よって遮断周波数は、 $f(C, R) = 1 / (2\pi RC)$ で決まってくる。例えば、時定数1usec ($C = 4\text{pF}$ 、 $R = 250\text{k}\Omega$)の設定では、遮断周波数は、 $f(C = 4\text{pF}$ 、 $R = 250\text{k}\Omega) = 159\text{kHz}$ となる。すなわち前述の遮断周波数以上の信号が電源ラインに加わった場合には、インバーター1103のゲートへ信号が伝わり、静電気放電保護回路が動作する必要条件を満たすこととなる。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0053

【補正方法】変更

【補正の内容】

【0053】

以上より、図10や、図11の静電気放電保護回路において、1 μ s程度の時定数を確保することは、ハイパスフィルターの遮断周波数を159 kHzに設定することとなり、電源立ち上がり時や電源変動時にESD保護回路が動作してサージ電流を発生し、また159 kHzの成分を含むノイズに対してもIC内部に信号が伝わり誤動作の要因となること意味している。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0058

【補正方法】変更

【補正の内容】

【0058】

同図に示すように図1の静電気放電保護回路は、静電気放電による電荷を十分に放電した後、静電気放電保護回路がオフ状態となり、電圧が上昇に転じている。動作最大電圧2.5 Vを超えてはいるものの、ブレークダウン電圧には達していないため、静電気放電に対して保護できている。