(19)日本国特許庁(JP)　(12)特　許　公　報(B2)　(11)特許番号
特許第3720574号
(P3720574)
(45)発行日　平成17年11月30日(2005.11.30)　(24)登録日　平成17年9月16日(2005.9.16)

(51)Int.Cl.[7]　F I
H01L 21/768　H01L 21/90　B

請求項の数 6　(全 8 頁)

(21)出願番号　特願平10-93173
(22)出願日　平成10年4月6日(1998.4.6)
(65)公開番号　特開平11-289009
(43)公開日　平成11年10月19日(1999.10.19)
審査請求日　平成14年8月23日(2002.8.23)

前置審査

(73)特許権者　503121103
株式会社ルネサステクノロジ
東京都千代田区丸の内二丁目４番１号
(74)代理人　100083552
弁理士　秋田　収喜
(72)発明者　福田　直樹
東京都青梅市新町六丁目１６番地の３　株式会社日立製作所　デバイス開発センタ内
(72)発明者　斉藤　達之
東京都青梅市新町六丁目１６番地の３　株式会社日立製作所　デバイス開発センタ内
(72)発明者　青木　英雄
東京都青梅市新町六丁目１６番地の３　株式会社日立製作所　デバイス開発センタ内

最終頁に続く

(54)【発明の名称】半導体装置及びその製造方法

(57)【特許請求の範囲】

【請求項１】

下層配線上に層間絶縁膜を介して積層された上層配線が前記層間絶縁膜に設けられ開口部に形成されたプラグによって接続されている半導体装置において、

前記プラグは、前記開口部の底面および側面にスパッタリング法で形成された前記層間絶縁膜との接着性向上のためのバリア金属膜と、前記バリア金属膜と異種金属からなり前記バリア金属膜上にスパッタリング法で形成された側面および底面を覆う下地金属膜と、前記下地金属膜と同種金属からなり前記下地金属膜上にＣＶＤ法で形成された開口部を充填する充填金属膜とからなることを特徴とする半導体装置。

【請求項２】

前記層間絶縁膜にＳＯＧによる酸化珪素膜が含まれていることを特徴とする請求項１に記載の半導体装置。

【請求項３】

前記同種金属がタングステンであることを特徴とする請求項１または請求項２の何れか一項に記載の半導体装置。

【請求項４】

第１・第２配線層が層間絶縁膜を介して積層され、前記層間絶縁膜に設けられたプラグによって前記第１・第２配線層が接続されている半導体装置の製造方法において、

前記第１配線層上に層間絶縁膜を形成する工程と、

前記層間絶縁膜に前記第１配線層に達する前記プラグの形成される開口部を設ける工程と

、
前記開口部内および前記層間絶縁膜上にスパッタリング法によって前記層間絶縁膜との接着性向上のためのバリア金属膜を形成する工程と、
前記バリア金属膜上にスパッタリング法によって前記バリア金属膜と異種金属の下地金属膜を形成する工程と、
前記下地金属膜上にＣＶＤ法によって前記下地金属膜と同種金属の充填金属膜を形成する工程と、
前記開口部内に前記バリア金属膜と前記充填金属膜および前記下地金属膜を残すように前記層間絶縁膜上の前記バリア金属膜と前記充填金属膜および前記下地金属膜を除去する工程とを有することを特徴とする半導体装置の製造方法。

【請求項５】
前記層間絶縁膜にＳＯＧによる酸化珪素膜が含まれていることを特徴とする請求項４に記載の半導体装置の製造方法。

【請求項６】
前記同種金属がタングステンであることを特徴とする請求項４または５の何れか一項に記載の半導体装置の製造方法。

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、積層した配線層を接続するプラグを有する半導体装置に適用して有効な技術に関するものである。

【０００２】

【従来の技術】
半導体装置では単結晶シリコン等の半導体基板主面に形成した各種素子を、層間絶縁膜を介して上層に形成する配線層によって接続し所定の回路を構成している。微細加工技術の進展により半導体装置に形成される前記素子の数が増大し、より複雑な回路を構成することにより、前記素子を接続し回路を構成するのに必要な配線の数も増大し、前記配線層も複数の配線層を層間絶縁膜を介して積層形成した多層配線が用いられている。

【０００３】
このような多層配線では、半導体基板は、形成された各素子とともに、層間絶縁膜によって覆われており、層間絶縁膜は、例えば、Ｐ‐ＴＥＯＳ（ＴＥＯＳを用いたプラズマＣＶＤ）による酸化珪素膜、ＳＯＧ（Spin On Glass）による酸化珪素膜、Ｐ‐ＴＥＯＳによる酸化珪素膜を順次堆積させた後に、ＣＭＰ技術により研磨して、前記形成された素子によって生じた素子段差を平坦化し、更にＰ-ＴＥＯＳによる酸化珪素膜を堆積させてある。この層間絶縁膜にホトリソグラフィ及びドライエッチングによって、ソース領域，ドレイン領域等の接続領域を露出させる開口を形成する。

【０００４】
次に、アルゴンプラズマにて前記接続領域の自然酸化膜除去等の浄化を行なった後に、スパッタによるチタン、窒化チタンを堆積させたバリア膜、ＣＶＤによるタングステン膜を順次堆積させてＣＭＰによって加工したプラグを層間絶縁膜の前記開口に形成した後に、スパッタによる窒化チタンからなるバリア膜、スパッタによるアルミニウム合金膜、スパッタによるチタン、窒化チタンを堆積させた反射防止膜を順次形成し、ホトリソグラフィによるマスクを用いたドライエッチングによってパターニングを行ない１層目の金属配線層を形成する。

【０００５】
同様にして、１層目の金属配線層を層間絶縁膜によって覆い、この層間絶縁膜にホトリソグラフィ及びドライエッチングによって、配線層の接続領域を露出させる開口を形成し、前記接続領域の自然酸化膜除去等の浄化を行なった後に、スパッタによるチタン、バリア膜及びタングステン膜を順次堆積させてＣＭＰによって加工したプラグを層間絶縁膜の前記開口に形成した後に、バリア膜、アルミニウム合金膜、チタン及び窒化チタンを堆積さ

せた反射防止膜を順次形成し、ホトリソグラフィによるマスクを用いたドライエッチングによってパターニングを行ない２層目の金属配線層を形成する。
こうしたプロセスを繰り返すことによって、所望の層数の多層配線構造を得ることができる。
【０００６】
【発明が解決しようとする課題】
本発明者は、前記多層配線技術について、配線層の幅の最小寸法が０．４μｍ，プラグが直径０．４μｍとなる構造について検討を加えた結果、次のような問題が生じることを確認した。
【０００７】
即ちこの例では、プラグの径が０．４μｍに対して層間絶縁膜の厚さが１．２μｍ程度となっておりアスペクト比（プラグの高さ／プラグの幅）は３となっている。このアスペクト比が高くなるに従って、開口への導電体の充填では、ステップカバレッジのマージンが低くなり、導電体の充填が充分に行なわれない場合があり、プラグの断線が生じ導通不良となる、或いは、ボイドを生じこの部分が高抵抗化する問題がある。このように部分的に高抵抗化した場合には、電流が流れる際の発熱によって経時的に断線するおそれがある。
【０００８】
こうしたプラグの形成される前記開口に関しては、開口の設けられる層間絶縁膜を構成する酸化珪素膜に水分或いは残留水素等が含まれており、プラグ成膜に先だってこれらを除去する脱ガス処理が行なわれているが、この処理がランプ照射によって行なわれているため、絶縁膜表面からの処理と比較して前記開口側面の処理が充分に行なわれていない。
【０００９】
このため、この側面部分に残留する水分等に起因するタングステン等の導電体のＣＶＤ成膜不良が生じ、これが原因となって高抵抗化或いは断線などのプラグ導通不良が発生する。こうした傾向は、特に吸湿性が高いことからＳＯＧによる酸化珪素膜に問題の生じることが多いが、素子段差を解消するために有効であるためＳＯＧによる酸化珪素膜を無くすことは難しい。
【００１０】
こうしたＳＯＧによる酸化珪素膜の問題を解消するために、接続される配線層上のＳＯＧ膜をエッチバック法を用いて除去し、前記開口の側面へのＳＯＧによる酸化珪素膜の露出を防止する方法も考えられているが、この方法では下記の場合には対処できない。
【００１１】
即ち、エッチングの際のマスク合わせの誤差等により、プラグ形成のための開口が接続される配線層からずれてしまう目外れ部分が生じると、絶縁膜のオーバーエッチングによって前記配線層側面にクレバス状の隙間が生じることがある。こうした隙間では、脱ガス処理を行なう際に、水分が放出されにくくなるために、この部分に残留する水分等によるタングステン等の導電体のＣＶＤ成膜不良が生じ、これが原因となって高抵抗化或いは断線などのプラグ導通不良が発生する。
【００１２】
また、前述した問題を解決するために、脱ガス処理を高温或いは長時間として処理を充分に行なうと、接続する配線層を構成するアルミニウムが膨張して変形するウィスカが生じてしまう等の弊害が生じてしまう。
【００１３】
このような配線層形成の課題については、例えば、培風館刊「ＵＬＳＩプロセス技術」第５９頁乃至第８７頁に記載されている。
【００１４】
本発明の課題は、こうした問題を解決し、導電体の充填不良による断線或いは高抵抗化を防止することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

【００１５】
【問題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
下層配線上に層間絶縁膜を介して積層された上層配線が前記層間絶縁膜に設けられ開口部に形成されたプラグによって接続されている半導体装置において、前記プラグは、前記開口部の底面および側面にスパッタリング法で形成されたバリア膜と前記バリア膜上にスパッタリング法で形成された側面および底面を覆う下地金属膜及びこの下地金属膜と同種金属からなるＣＶＤ法で形成された開口部を充填する充填金属膜とから構成する。
【００１６】
上述した手段によれば、スパッタ形成された下地膜上に、同種金属の充填膜を形成するので、成膜が容易となり、充填不良の発生を防止することができる。
【００１７】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１８】
【発明の実施の形態】
（実施の形態１）
図１に示すのは、本発明の一実施の形態である半導体装置のプラグを示す縦断面図である。
【００１９】
層間絶縁膜１上に形成され、窒化チタンからなるバリア膜２ａ、アルミニウム合金膜２ｂ、チタン及び窒化チタンからなる反射防止膜２ｃを順次積層させた１層目の金属配線層２が層間絶縁膜３によって覆われている。
【００２０】
この層間絶縁膜３は、Ｐ-ＴＥＯＳによる酸化珪素膜３ａ、ＳＯＧによる酸化珪素膜３ｂ、Ｐ-ＴＥＯＳによる酸化珪素膜３ｃを順次堆積させてあり、層間絶縁膜３に設けられた開口にプラグ５が形成され、プラグ５の一端が配線層２と接続され、プラグ５の他端は層間絶縁膜３上に形成される２層目の配線層６と接続されている。
【００２１】
プラグ５は、スパッタによりチタン、窒化チタンを堆積させたバリア膜５ａと、バリア膜５ａ上にスパッタによりタングステンを堆積させた下地膜５ｂと、ＣＶＤによりタングステン膜を堆積させ前記開口を充填する充填膜５ｃとからなっており、バリア膜５ａは層間絶縁膜３との接着性が高いために用いられている。
【００２２】
従来のプラグでは、このバリア膜５ａ上に充填膜５ｃが形成されているが、この場合には異種金属である窒化チタンへタングステンのＣＶＤ成膜行なわれることとなる。このためタングステンのＣＶＤ成膜にはSiH_4等の作用ガスを含む核生成が必要となり、前述した脱ガスが多い場合には、開口内の窒化チタン表面が変質し、通常の核生成の条件と膜厚ではタングステンのＣＶＤ成膜が困難となり、充填不良が発生する。
【００２３】
これに対して、本実施の形態ではチタン／窒化チタンのバリア膜５ａ上にタングステンの下地膜５ｂをスパッタ形成し、下地膜５ｂへ同種金属であるタングステンのＣＶＤ成膜が行なわれる。このためタングステンのＣＶＤ成膜は同一金属への成膜となり、前述した脱ガスの影響を小さくすることができるので、充填不良を防止することができる。
【００２４】
また、本実施の形態ではバリア膜５ａを介して下地膜５ｂを層間絶縁膜３に形成したが、工程を簡略化しバリア膜５ａを設けず、下地膜５ｂを層間絶縁膜３に直接形成しても本発明は実施が可能である。

【００２５】
なお、本実施の形態では配線層と配線層とを接続するプラグを例として説明したが、本発明は、半導体基板主面に形成された各素子のソース領域，ドレイン領域等の接続領域と配線層とを接続するプラグに用いてもよい。
【００２６】
次に、本実施の形態の半導体装置の製造方法について、図２乃至図６を用いて、工程毎に説明する。
【００２７】
先ず、層間絶縁膜１上に、窒化チタンからなるバリア膜２ａ、アルミニウム合金膜２ｂ、チタン及び窒化チタンからなる反射防止膜２ｃを順次形成し、ホトリソグラフィによるマスクを用いたドライエッチングによってパターニングを行なった１層目の金属配線層２を形成し、この配線層２を覆う層間絶縁膜３を形成する。層間絶縁膜３は、Ｐ-ＴＥＯＳによる酸化珪素膜３ａ、ＳＯＧによる酸化珪素膜３ｂ、Ｐ-ＴＥＯＳによる酸化珪素膜３ｃを順次堆積させ、ホトリソグラフィによるレジストマスク４を用いたドライエッチングによって、配線層２の接続領域を露出させる開口を形成する。この状態を図２に示す。
【００２８】
次に、アルゴンプラズマにて前記接続領域の自然酸化膜除去等の浄化を行なった後に、スパッタによりチタン、窒化チタンを堆積させたバリア膜５ａを全面に堆積させる。この状態を図３に示す。
【００２９】
次に、スパッタによりタングステンを堆積させた下地膜５ｂを、バリア膜５ａ上に堆積させる。この状態を図４に示す。
【００３０】
次に、ＣＶＤによりタングステン膜を堆積させ前記開口を充填する充填膜５ｃを形成する。この状態を図５に示す。
【００３１】
次に、前記開口外の下地膜５ｂ及び充填膜５ｃを除去する。この状態を図６に示す。
【００３２】
次に、前記開口外のバリア膜５ａを除去した後に、同様のプロセスによって、プラグ５と接続する上層の配線層６を形成し、図１に示す状態となる。こうしたプロセスを繰り返すことによって、所望の層数の多層配線構造を得ることができる。
【００３３】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００３４】
例えば、前述した実施の形態ではタングステンを下地膜及び充填膜に用いたが、下地膜及び充填膜に他の同種材料を用いて本発明を実施することも可能である。
【００３５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
（１）本発明によれば、スパッタ形成された下地膜へ同種金属のＣＶＤ成膜が行なわれるため、脱ガスの影響による充填不良を防止することができるという効果がある。
（２）本発明によれば、上記効果（１）により、高アスペクト比のプラグに対する埋込不足による断線或いは高抵抗化を防止することが可能となるという効果がある。
（３）本発明によれば、上記効果（２）により、高アスペクト比のプラグを用いた半導体装置の信頼性が向上するという効果がある。
（４）本発明によれば、上記効果（２）により、高アスペクト比のプラグを用いた半導体装置の歩留が向上するという効果がある。

【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置のプラグを工程毎に示す縦断面図である。
【図２】本発明の一実施の形態である半導体装置のプラグを工程毎に示す縦断面図である。
【図３】本発明の一実施の形態である半導体装置のプラグを工程毎に示す縦断面図である。
【図４】本発明の一実施の形態である半導体装置のプラグを工程毎に示す縦断面図である。
【図５】本発明の一実施の形態である半導体装置のプラグを工程毎に示す縦断面図である。
【図６】本発明の一実施の形態である半導体装置のプラグを工程毎に示す縦断面図である。
【符号の説明】
１，３…層間絶縁膜、２，６…配線層、２ａ，２ｃ…ＴＥＯＳによる酸化珪素膜、２ｂ…ＳＯＧによる酸化珪素膜、３ａ…バリア膜、３ｂ…アルミニウム膜、３ｃ…反射防止膜、４…レジストマスク、５…プラグ、５ａ…バリア膜、５ｂ…下地膜、５ｃ…充填膜。

【図１】

図１



【図２】

図２



【図３】

図３



【図４】

図４



【図５】

図 5



【図６】

図 6



フロントページの続き

審査官　小野田　誠

(56)参考文献　特開平０６－１６３７０５（ＪＰ，Ａ）
特開平０９－３２６４３６（ＪＰ，Ａ）

(58)調査した分野(Int.Cl.[7]，ＤＢ名)
H01L 21/768