



ÚŘAD PRO VYNÁLEZY
A OBJEVY

POPIS VYNÁLEZU K AUTORSKÉMU OSVĚDČENÍ

233780

(11) (B1)

(51) Int. Cl.³

H 03 K 19/20

(22) Přihlášeno 01 04 83
(21) (PV 02278-83)

(40) Zveřejněno 13 08 84


(45) Vydáno 15 08 86

(75)
Autor vynálezu

IGNATĚNKO ANATOLIJ DMITRIJEVIČ, DNĚPROPETROVSK, KOZOVLEV JURIJ
IVANOVICH, ZAPOROŽJE, ČERNIKOV JURIJ VENJAMINOVICH,
DNĚPROPETROVSK, (SSSR)

(54) Logické hradlo NOR s tyristorem

Hradlo obsahuje tyristor, připojený na vedení, elektricky spojený se svorkou a vedením, jsou zde obsaženy diody, připojené na odpor a svorky, tranzistor, připojený na odpor a tyristor, dioda je připojena na tranzistor a tyristor, odpor připojený k tranzistoru, který je spojen s tranzistorem, k němuž je připojeno sériové spojení odpor - řada diod, ty jsou spojeny s odporem, vedoucím k vedení, odpor spojuje vedení a tranzistor.



Vynález se týká logického obvodu pro systémy průmyslové automatiky a zejména logického hradla NOR s tyristorem. Vynález lze použít pro stavbu automatizačních systémů v metalurgickém, hornickém, automobilovém průmyslu, v průmyslu obráběcích strojů a na elektrických drahách.

Mnoho moderních průmyslových objektů s elektrickým vybavením s velkým výkonem, použití systémů s řízeními rtuťovými a tyristorovými usměrňovači i ve velkém množství se vyskytující komutační ochrany v silnoproudých obvodech způsobují silná elektrická a elektromagnetická rušení. Při vysoké úrovni tohoto rušení není postačující jistota funkce případných integrovaných obvodů TTL.

Odolnost integrovaných logických tranzistorových zapojení proti rušení je možno zvýšit připojením 5 V-stabilizační diody do řídicího obvodu každého invertoru.

Jmenovaný způsob odrušení nepůsobí ale plně, protože v mnoha systémech průmyslové automatiky v hutnictví, zvláště pak u elektrických svařovacích strojů a na elektrických drahách, přesahuje úroveň rušení hladinu 5 V a činí 50 až 100 V s dobou trvání jednoho rušivého signálu nebo jejich celé skupiny 6 až 8 ms.

Pro zvýšení šumové imunity nad 5 V je nezbytné, přibere-li se v úvahu i ztrátový výkon, výrazně zmenšit stupeň integrace prvků v pouzdru. Jiný účinný prostředek ke zvýšení jistoty proti rušení logických hradel, nezávislý na amplitudě rušivých impulsů, je vzorkování vstupního signálu. Zmíněná metoda užívá paměti vzorkované vstupní hodnoty v čase mezi dvěma sousedními strobovacími impulsy.

Jsou známa tranzistorová hradla, odolná proti rušení, u kterých je vybraná hodnota uložena v paměťovém kondenzátoru.

Zmíněný postup podléhá ale následujícím omezením:

a) zajištění kondenzátorů potřebných jmenovitých kapacit v provedení IS je dnes obtížné,

b) výskyt dvou vrátkovacích pulsů, to je záznamového pro zapsání a dalšího pro mazání, nebo spínače s obousměrným průchodem, buzeného generátorem vrátkových pulsů, komplikuje realizaci podle této metody.

K uložení vyklíčováné hodnoty jsou výhodně použity polovodičové paměti podle současné technologie IS. Článkem ukládajícím v sobě přivedený signál v době proběhnutí mezery mezi řídicími pulsy napájecího napětí, je zde tyristor. Planární tyristor je dnes plnoprávná součástka integrovaných zapojení.

Je známo logické hradlo NOR s tyristorem, připojeným anodou přes zátěž na vedení dvoupulsního nebo jednopulsního napájecího napětí, získaného z třífázové sítě se zemí přes třífázový snižovací transformátor a připojeného na výstupní svorku; řídicí elektroda tyristoru je připojena přes odpor na jeho katodu, připojenou na zem; závírací dioda s anodou na katodě tyristoru a katodou na jeho řídicí elektrodě má u sebe připojeny vstupní diody s katodami spojenými navzájem a přes odpor budicího obvodu s řídicí elektrodou tyristoru. Anody těchto diod jsou přivedeny na vstupní svorky tyristorového hradla NOR.

Hradlo obsahuje také zdroj záporného předpětí, provedený ve formě dvou vinutí druhé skupiny sekundárů třífázového transformátoru a přídavného vinutí stejného transformátoru, přičemž každé z těchto vinutí je připojeno na anodu své diody. Katody těchto diod jsou spojeny navzájem a s katodou tyristoru. Zem druhé skupiny sekundárů transformátoru je přivedena přes omezovací odpor na řídicí elektrodu tyristoru.

Hradla se k sobě dají přizpůsobit i pro vytváření vícefázového napájecího napětí pro hradla NOR s tyristorem. U tohoto druhu zapojení bude předem stanoven příchod budičeho signálu z předcházejícího hradla; v okamžiku přivedení napájení na následující hradla teče přes přechod řídicí elektroda-katoda tyristoru tohoto hradla proud, dostačující pro jeho sepnutí. Ve zmíněném hradle je uzavřen přechod řídicí elektroda-katoda tyristoru pro zvýšení vstupní šumové imunity hradla, a to zdrojem záporného předpětí pro celou dobu funkce hradla s výjimkou doby od 0 do 8 až 10^0 na začátku každé periody napájecího napětí, kdy hradlo je otevřeno vlivem napájecího zařízení podle této metody.

Toto tyristorové hradlo podléhá následujícím omezením:

1. Zdroj záporného předpětí je komplikovaný, zvláště u dvou a třítaktového napájecího systému, protože každé impulsní napájení potřebuje vlastní impulsní předpětí.

2. Při realizaci hradla v provedení IS není možné provést hradlování vstupního signálu přivedením záporného pulsního předpětí k přechodu řídicí elektroda-katoda tyristoru protože při poklesu napětí na p-bázi tyristoru sepnutého pod asi +0,5 V je přerušena vnitřní vazba a tyristor se zavře. U oddělených tyristorů se zde najedná o případ, kdy při potenciálu řídicí elektrody -0,5 V se otevřený tyristor nezavře díky dispoziční odporu r_1 , to je odporu báze v tyristoru. Odpor r_1 zahrnuje také dráhový odpor p-báze a konstantní odpor řídicí elektrody.

Vynález vyplývá z úkolu vytvořit proti rušení odolné hradlo se spojením pulsního napájení a uzavíracího předpětí, které dovoluje zjednodušení automatizačního zařízení, postaveného z probíraných hradel NOR, také se vylučuje, a to uzavíracím předpětím, schopnost tyristoru uchovávat přivedený signál; toto hradlo se dá provést ve formě IS.

Podstata vynálezu spočívá v tom, že v hradle s anodou tyristoru připojenou přes zátěž na napájecí vedení a spojenou s výstupní svorkou je řídicí elektroda tyristoru připojena přes odpor na katodu, spojenou se zemí; hradlo obsahuje vstupní diody, jež jsou vzájemně spojeny katodami a vedou na spoj odporu v řídicím obvodu se svorkou "bez-diodového" vstupu. Anody těchto diod jsou přivedeny na vstupní svorky hradla; podle vynálezu první NPN tranzistor s kolektorem, připojeným na druhý vývod odporu v budicím obvodu, má připojenou oddělovací diodu s anodou na kolektor prvního NPN tranzistoru a s katodou na řídicí elektrodě tyristorů.

Emitor prvního NPN tranzistoru jde na katodu tyristoru, odpor z emitoru prvního NPN tranzistoru vejde na bázi následujícího tranzistoru. Druhý NPN tranzistor, jehož emitor jde na bázi prvního tranzistoru odpor s prvním vývodem na emitor druhého tranzistoru a druhým na bázi druhého tranzistoru, sériová řada diod, ze které první katoda vede na bázi druhého tranzistoru, první omezovací odpor s prvním výstupem na anodě poslední diody sériové řady a druhý na vedení napájecího pulsního napětí. Druhý omezovací odpor jde ze stejného vedení na kolektor druhého tranzistoru.

Je účelné k hradle přidat NPN výstupní tranzistor, jehož emitor je připojen na výstupní svorku hradla a omezovací odpor, vedoucí z vedení napájecího pulsního napětí na kolektor výstupního tranzistoru NPN. Báze tohoto tranzistoru je spojena s anodou tyristoru, přidána je dioda s anodou, jdoucí na emitor výstupního tranzistoru; její katoda jde na anodu tyristoru.

Je také účelné do hradla přidat diodu s anodou na katodě tyristoru a katodou na emitoru výstupního tranzistoru; spojení báze výstupního tranzistoru s anodou tyristoru je provedeno přes omezovací odpor.

Je možné do hradla přidat sériovou řadu z pátého omezovacího odporu a třetí diody s katodou na n-bázi tyristoru; volný konec pátého omezovacího odporu je přiveden na zdroj

stejnoseměrného napětí. Dioda se zapojí katodou na anodu tyristoru a její anoda jde na zem. Vynález zajišťuje velkou odolnost proti rušení hradla ze vstupních, výstupních i napájecích obvodů i proti vlivu nadměrného $\frac{dU}{dt}$ a velkou zatížitelnost. Tato zapojení se vyznačují prakticky úplnou nerušeností z vnitřní komutace.

Při použití hradel v různých systémech automatizace nejsou vyžadovány žádné zvláštní skupiny technických prostředků, jako jsou stíněné kabely a vedení, VF filtry, oddělovací stupně, filtrační kondenzátory k mikroobvodům, feritové prstence pro zajištění elektromagnetické slučitelnosti mezi automatizačními systémy a okolním elektrickým vybavením.

Vynález bude dále objasněn na konkrétním příkladu provedení podle připojených výkresů, kde na obr. 1 je znázorněno elektrické základní zapojení hradla podle vynálezu a na obr. 2a, b, c, d časové diagramy pro napájení a činnost hradla podle vynálezu.

Logické hradlo NOR s tyristorem obsahuje tyristor 1 (obr. 1), jehož anoda 2 je přes zatěžovací odpor 3 připojena na vedení 4 pulsního napájecího napětí. Řídící elektroda 5 tyristoru 1 je spojena přes odpor 6 s katodou 7 tyristoru, spojenou se zemí 8.

Logické tyristorové hradlo má také vstupní diody 9, 10, 11, jejichž katody jsou vzájemně spojeny a připojeny na odpor 12 v řídicím obvodu a na svorku 13 bezdiodového vstupu; anody diod 9, 10, 11 jdou od vstupních svorek 14, 15, 16 hradla, NPN tranzistor 17, jehož kolektor 18 je připojen na druhý konec odporu 12 v budicím obvodu, oddělovací diodu 19, jejíž anoda jde na kolektor 18 NPN tranzistoru 17 a její katoda je připojena na řídící elektrodu 5 tyristoru 1. Emitor 20 NPN-tranzistoru 17 je spojen s katodou 7 tyristoru 1.

V hradle je také obsažen odpor 21, jehož jeden vývod jde na emitor 20 NPN-tranzistoru 17 a druhý na bázi 22 téhož tranzistoru a na emitor 24 NPN-tranzistoru 23 spojený s bázi 22 NPN-tranzistoru 17. Odpor 25 s jedním vývodem jde na emitor 24 NPN-tranzistoru 23 a druhým na bázi 26 téhož tranzistoru.

Sériově spojené diody 27, 28, 29, kde katoda diody 29 jde na bázi 26 NPN-tranzistoru 23, omezovací odpor 30 s jedním přívodem, spojeným s anodou diody 27 a druhým přívodem na vedení 4 napájecího impulsového napětí, omezovací odpor 31, spojující vedení 4 s kolektorem 32 NPN-tranzistoru 23. Hradlo dále obsahuje výstupní tranzistor 33, jehož emitore 34 je připojen na výstupní svorku 35 hradla, dále omezující odpor 36, spojující vedení 4 s kolektorem 37 NPN-výstupního tranzistoru 33, diodu 38 s anodou na emitoru 34 NPN-výstupního tranzistoru 33 a katodou spojenou s anodou 2 tyristoru 1.

Hradlo obsahuje také diodu 39 s anodou, připojenou na katodu 7 tyristoru 1 a s katodou na emitoru 34 NPN-výstupního tranzistoru 33. Báze 40 téhož tranzistoru 33 je spojena přes omezovací odpor 41 s anodou 2 tyristoru 1. Kromě toho je zde sériová řada z omezovacího odporu 42 a diody 43, jejíž katoda jde na n-bázi 44 tyristoru 1; volný vývod omezovacího odporu 42 je připojen na zdroj stejnosměrného napětí 45. Dioda 46, jejíž katoda jde na anodu 2 tyristoru 1 a anoda na zem 8.

Hradlo pracuje následujícím způsobem:

Napájeno je lichoběžníkovým pulsním napětím 47 (obr. 2a, b) a podpárným stejnosměrným napětím 48. Napětí 47 je přiváděno vedením 4 (obr. 1) a podpárné napětí 48 (obr. 2) jde ze zdroje stejnosměrného napětí 45 (obr. 1). Potřeba pulsního napájecího napětí pro hradlo vyplývá ze zavírání otevřeného tyristoru při napětích, blízkých nule.

V konečném stavu mají signály na vstupech 13, 14, 15, 16 hradla úroveň "log.0" (L), tyristor 1 je zavřen a napětí 49 (obr. 2c) na výstupu hradla má hodnotu "log.1" (H).

Ke zvýšení odolnosti hradla proti rušení ve stavu H se nabízí použití montážního celku, sestaveného z NPN-tranzistoru 17 (obr. 1), 23, diod 19, 27 až 29, odporů 21, 25, 30, 31.

Při vzrůstu hodnoty lichoběžníkovitého pulsního napájecího napětí 47 (obr. 2a) na hodnotu přibližně $0,5 U_1$, kde U_1 je jeho amplituda, teče přes sériový obvod z odporu 30 (obr. 1) a diod 27 až 29 proud, otevírající NPN-tranzistor 23. Proud, tekoucí obvodem z vedení 4, odporu 31 a otevřeného NPN-tranzistoru 23 uvádí tyristor 1 do vedení; tyristor také přemostuje řídicí vstup pro tyristor.

Při výskytu elektrických rušení na vstupech 13 až 16 hradla teče rušivý proud okruhem například z diody 10, odporu 12 v řídicím obvodu a sepnutého NPN-tranzistoru 17. Napětí na kolektoru 18 tohoto tranzistoru nestačí k otevření tyristoru. Hradlo ve stavu H může tedy být vlivem rušení otevřeno pouze v časovém intervalu 0 až 1 až 2^0 periody svého pulsního napájecího napětí; NPN-tranzistor 17 je zavřen. To značně zvyšuje odolnost hradla proti rušení ve stavu H.

Přípustná hodnota rušení na vstupech 13 až 16 hradla je v rozmezí 2 až 360^0 periody napájecího pulsního napětí rovna 25 V. Tato hodnota je určena a omezena maximálním ztrátovým výkonem plastického pouzdra integrovaného obvodu. Zvětšení jmenovité hodnoty odporu 12 v řídicím obvodu, realizace hradla v keramickém pouzdře nebo přidání vnějšího (zde nezakresleného) odporu do řídicího obvodu hradla umožňuje zvýšit mez přípustného rušení až na 500 V nebo více.

Tranzistory 23, 17 jsou otvírány v každé periodě pulsního napájecího napětí nezávisle na logickém stavu hradla a hodnotách signálů na jeho vstupech. Při realizaci hradla ve formě IS se bude tyristor, jehož přechod řídicí elektroda-katoda je zkratován sepnutým tranzistorem 17, nacházet v zavřeném stavu. Pro odstranění vlivu bočního (sepnutého tranzistoru 17) na funkci tyristoru 1 a jeho spínání může být do hradla přidána oddělovací dioda 19.

Řídicí signál může být přiveden na libovolný vstup 13, 14, 15 nebo 16 jako pulsní lichoběžníkové napětí 50 (obr. 2d), které se liší od napětí 47 (obr. 2d), dosahuje maxima při vzrůstu napětí 47 po prodlevě. V této době nabývá napětí 47 nulové velikosti a dá se chápat jako stejnosměrné. Obvod například z diody 10 (obr. 1), odporu 12 diody 19, přechodu řídicí elektroda 2 katoda 7 tyristoru 1 je v časovém intervalu 0 až 2^0 periody napájecího pulsního napětí 47 (obr. 2a) protékán řídicím proudem, který je výrazně větší než proud pro sepnutí tyristoru 1 (obr. 1). Tyristor 1 sepne a uchováva přivedený budicí signál až do konce periody pulsního napájecího napětí hradla. V tomto stavu je šumová imunita hradla větší než 50 V, protože tyristor je po sepnutí necitlivý na poruchy z řídicího obvodu; to vede k závěru o přítomnosti vnitřních vazeb.

Montážní celek ke zvýšení odolnosti hradla proti poruchám neruší ve stavu H činnost hradla po přivedení řídicího signálu na svůj vstup, protože sepnutí tyristoru 1 a uložení řídicího signálu tyristorem se děje do okamžiku vzrůstu pulsního napájecího napětí na hodnotu $0,5U_1$, s tranzistorem 23 (obr. 1) a 17 jsou otevřeny.

Spojení zdroje pulsního napětí se zdrojem předpětí, realizované pomocí montážního celku s NPN tranzistorem 23, 17, dovolilo zvýšit odolnost hradla proti rušení a zároveň zjednodušit jeho zapojení a také pomocí těchto hradel postavené automatizační systémy.

Odstanění vlivu uzavíracího předpětí na schopnost tyristoru 1 ukládat přivedený řídicí signál dosáhneme užitím oddělovací diody 19; to dovolí realizovat hradlo jako integrovaný obvod.

Hradlo užívá stupeň s aktivním dvoupólovým výstupem, utvořený mimo jiné z tyristoru 1 a NPN výstupního tranzistoru 33. Ve stavu H hradla jde proud okruhem ze zatěžovacího odporu 3, odporu 41, přechodu báze 40 - emitor 34 NPN-výstupního tranzistoru 33 a je tímto obvodem zesilován. Jako výstupní proud hradla, zajišťující předpokládaný logický zisk, vystupuje proud, tekoucí obvodem vedení 4-odpor 36-tranzistor 33- výstupní svorka 35. U připojeného tyristoru 1 se zavírá NPN-výstupní tranzistor 33. Spolehlivost zavřeného stavu u tranzistoru 33 je zajištěna diodou 38, která při malém zbytkovém proudu přes NPN-výstupní tranzistor 33 zajišťuje záporné uzavírací předpětí přechodu báze 40-emitor 34 uvedeného tranzistoru 33. Dioda zajišťuje také přizpůsobení hradla k následujícím obvodům UND.

Necitlivost hradla k záporným rušením na jeho výstupu, která mohou vypnout zapnutý tyristor 1 (stav L), je zajištěna odporem 41 a diodou 39. Při výskytu záporného rušení na výstupu hradla (svorka 35) je ohraničeno na úroveň $-0,7$ až $-0,9$ V. Sepnutý tyristor není vypnut, protože v tomto případě obvodem odpor 41-báze 40-emitor 34 tranzistoru 33 neteče celý proud anody tyristoru 1, ale částečný; tato hodnota stačí ale k udržení tyristoru v sepnutém stavu.

Odolnost tyristoru 1 v zavřeném stavu proti samovolnému sepnutí vlivem nadměrného $\frac{dU}{dt}$ je zajištěna přivedením stejnosměrného napětí 48 (obr. 2) k n-bázi 44 tyristoru 1 přes odpor 42 a diodu 43 ze zdroje 45 pro předchozí nabíjení kapacity středního přechodu tyristoru 1 (obr. 1). Zmíněná ochrana tyristoru 1 proti samospínání přichází v úvahu jen v případě, kdy součet napájecího napětí 47 (obr. 2a) a rušivého napětí je výrazně menší než podpůrné napětí 48; pak může být zajištěna plná odolnost tyristoru 1 (obr. 1) proti těmto sepnutím I-diodou 46, umístěnou v závěrném směru. Rušení tím omezíme na hodnotu 7 až 7,5 V, čili méně než má velikost podpůrného napětí 48 (obr. 2b).

Na základě navrhovaných logických hradel byla vyvinuta a přijata do výroby série integrovaných logických hradel, velmi odolných proti rušení. Spolu s těmito integrovanými obvody byla vyvinuta řada systémů průmyslové automatiky, zavedených do hutnického, hornického a elektrotechnického průmyslu, ve kterých jsou úspěšně používány.

PŘEDMĚT VYNÁLEZU


1. Logické hradlo NOR s tyristorem, jehož anoda je spojena přes odpor zátěže s vedením napájecího pulsního napětí a s výstupní svorkou, jehož řídicí elektroda je připojena přes odpor na katodu spojenou se zemí, obsahující vstupní diody s katodami spojenými navzájem a připojenými na spoj odporu v řídicím obvodu a na svorku bezdiodového vstupu, přičemž anody těchto diod jsou přivedeny na vstupní svorky hradla, vyznačující se tím, že NPN tranzistor (17), jehož kolektor (18) je připojen na druhý konec odporu (12) v řídicím obvodu, je připojen na oddělovací diodu (19) s anodou připojenou na kolektor (18) NPN tranzistoru (17) a katodou jdoucí na řídicí elektrodu (5) tyristoru (1), emitor (20) NPN tranzistoru (17) je připojen na katodu (7) tyristoru (1), odpor (21), jehož jeden přívod je připojen na emitor NPN tranzistoru (17) a druhý na jeho bázi, NPN tranzistor (23), jehož emitor (24) je připojen na bázi (22) NPN tranzistoru (17), odpor (25) je jedním přívodem spojen s emitorem (24) NPN tranzistoru (23) a druhým s bázi (26) téhož tranzistoru a sériovým spojením diod (27, 28, 29) kde katoda diody (29) je připojena na bázi (26) NPN tranzistoru (23), omezující odpor (30) s jedním vývodem na anodě diody (27) sériového spojení diod a druhým na vedení (4) napájecího pulsního napětí, dále obsahující omezující odpor (31), spojující toto vedení s kolektorem (32) NPN tranzistoru (23).

2. Logické hradlo podle bodu 1, vyznačující se tím, že obsahuje NPN-výstupní tranzistor (33), jehož emitor (34) je připojen na výstupní svorku (35) hradla, má omezovací odpor (36), připojený mezi vedení (4) pulsního napájecího napětí a kolektor (37) NPN-výstupního tranzistoru (33), a jehož báze (40) je spojena s anodou (2) tyristoru (1), dále obsahuje diodu (38), jejíž anoda je spojena s emitorem (34) NPN-výstupního tranzistoru (33) a katoda jde na anodu (2) tyristoru (1).

3. Logické hradlo podle bodů 1 a 2, vyznačující se tím, že obsahuje diodu (39), jejíž anoda je připojena na katodu (7) tyristoru (1) a katoda je připojena na emitor (34) NPN výstupního tranzistoru (33), zatímco spojení báze (40) téhož tranzistoru a anody (2) tyristoru (1) je provedeno přes omezovací odpor (41).

4. Logické hradlo podle bodů 1 až 3, vyznačující se tím, že obsahuje sériovou řadu z omezovacího odporu (42), diody (43) s katodou připojenou na n-bázi (44) tyristoru (1), přičemž volný konec omezovacího odporu (42) je přiveden na stejnosměrný zdroj (45), dioda (46) je připojena přes katodu na anodu (2) tyristoru (1) a její anoda je spojena se zemí (8).

2 výkresy



OBR.1

