

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4257534号
(P4257534)

(45) 発行日 平成21年4月22日(2009.4.22)

(24) 登録日 平成21年2月13日(2009.2.13)

(51) Int.Cl.	F I
H O 1 L 21/60 (2006.01)	H O 1 L 21/60 3 1 1 R
H O 1 L 23/12 (2006.01)	H O 1 L 23/12 5 0 1 B

請求項の数 7 (全 18 頁)

(21) 出願番号	特願2004-356819 (P2004-356819)	(73) 特許権者	000002369
(22) 出願日	平成16年12月9日(2004.12.9)		セイコーエプソン株式会社
(62) 分割の表示	特願2000-562947 (P2000-562947)		東京都新宿区西新宿2丁目4番1号
原出願日	平成11年7月23日(1999.7.23)	(74) 代理人	100090387
(65) 公開番号	特開2005-72626 (P2005-72626A)		弁理士 布施 行夫
(43) 公開日	平成17年3月17日(2005.3.17)	(74) 代理人	100090398
審査請求日	平成17年8月5日(2005.8.5)		弁理士 大淵 美千栄
(31) 優先権主張番号	特願平10-227625	(72) 発明者	橋元 伸晃
(32) 優先日	平成10年7月28日(1998.7.28)		長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内
(33) 優先権主張国	日本国(JP)		
(31) 優先権主張番号	特願平11-158278	審査官	市川 篤
(32) 優先日	平成11年6月4日(1999.6.4)		
(33) 優先権主張国	日本国(JP)		

最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57) 【特許請求の範囲】

【請求項 1】

テープキャリアに複数の半導体素子を複数行複数列で並ぶように取り付ける (a) 工程と、

前記テープキャリアを切断する (b) 工程と、

前記 (b) 工程で前記テープキャリアから切断されてなる矩形基板に複数の外部端子を設ける (c) 工程と、

を含み、

前記 (a) 工程において、前記半導体素子は、前記テープキャリアの幅方向に存在しない行を設けるように取り付けられ、

前記 (a) 及び (b) 工程をそれぞれリール・トゥ・リール搬送の方式で行う半導体装置の製造方法。

【請求項 2】

請求項 1 記載の半導体装置の製造方法において、

前記 (b) 工程で、複数行複数列で並んだ前記半導体素子を含む領域ごとに前記テープキャリアを切断する半導体装置の製造方法。

【請求項 3】

請求項 2 記載の半導体装置の製造方法において、

前記 (c) 工程の後に、前記テープキャリアから切断されてなる前記矩形基板を、1つの前記半導体素子ごとにさらに切断する半導体装置の製造方法。

【請求項 4】

請求項 1 から請求項 3 のいずれかに記載の半導体装置の製造方法において、

前記 (a) 工程で、前記半導体素子を、前記テープキャリアに、フェースダウンボンディングする半導体装置の製造方法。

【請求項 5】

請求項 4 記載の半導体装置の製造方法において、

前記 (a) 工程で、異方性導電膜によって、前記半導体素子の電極と前記テープキャリアに形成されたボンディング部とを電氣的に接続する半導体装置の製造方法。

【請求項 6】

請求項 1 から請求項 3 のいずれかに記載の半導体装置の製造方法において、

前記 (a) 工程で、前記半導体素子を、前記テープキャリアに、フェースアップボンディングする半導体装置の製造方法。

【請求項 7】

請求項 6 記載の半導体装置の製造方法において、

前記 (a) 工程で、ワイヤーボンディングによって、前記半導体素子の電極と前記テープキャリアに形成されたボンディング部とを電氣的に接続する半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置及びその製造方法、半導体モジュール、回路基板並びに電子機器に関する。

【背景技術】

【0002】

近年の電子機器の小型化に伴い、高密度実装に適した半導体装置のパッケージが要求されている。これに応えるために、BGA (Ball Grid Array) やCSP (Chip Scale/Size Package) のような表面実装型パッケージが開発されている。表面実装型パッケージでは、半導体チップに接続される配線パターンの形成された基板が使用されることがある。

【0003】

従来の表面実装型パッケージでは、半導体チップと配線パターンとが、ハンダ等の合金によって接合されていたので、信頼性や生産性の向上が難しかった。

【特許文献 1】特開平 10-84014 号公報

【特許文献 2】特開平 9-293749 号公報

【特許文献 3】特開平 9-115950 号公報

【発明の開示】

【発明が解決しようとする課題】

【0004】

本発明は、この問題点を解決するものであり、その目的は、信頼性及び生産性に優れた半導体装置の製造方法及びその方法により製造される半導体装置、半導体モジュール、回路基板並びに電子機器を提供することにある。

【課題を解決するための手段】

【0005】

(1) 本発明に係る半導体装置の製造方法は、マトリクス状にボンディング部が形成されたテープキャリアと半導体素子を接着剤により接着し、前記半導体素子に形成されてなる電極を前記ボンディング部に電氣的に接続し、各半導体素子ごとに、前記テープキャリアを個片に分離する。

本発明で、ボンディング部とは、個々の半導体素子を接続する部分のことで、例えば、半導体素子の電極が接合されるランドと、外部電極を形成するためのランドと、これらのランドを接続する配線などを含んでもよい。このボンディング部は、基板上に設けられるものであって、デバイスホール内に突出するものではない。

本発明では、テープキャリアの幅方向に、複数のボンディング部が並べて形成され、複

10

20

30

40

50

数の半導体素子が接着されている。したがって、テープキャリアには、幅方向に複数の半導体素子が搭載されるので、大量の半導体装置を製造することができる。

(2) この半導体装置の製造方法において、

前記テープキャリアに複数の外部電極を設ける工程をさらに含んでもよい。

(3) この半導体装置の製造方法において、

前記テープキャリアを個片に分離する工程では、前記テープキャリアを個片に打ち抜いてもよい。

(4) この半導体装置の製造方法において、

前記接着剤には導電粒子が分散され、前記ボンディング部と前記半導体素子とを電氣的に接続してもよい。

10

本発明によれば、導電粒子によってボンディング部と電極とを電氣的に導通させるので、信頼性及び生産性に優れた方法で半導体装置を製造することができる。

(5) この半導体装置の製造方法において、

前記半導体素子に形成されてなる電極と前記ボンディング部との接続は、

前記接着剤を、前記半導体素子の前記電極を有する面と前記ボンディング部との間に介在させ、前記半導体素子と前記テープキャリアとの間に圧力を加えて、前記導電粒子を介して行われてもよい。

(6) この半導体装置の製造方法において、

リールから前記テープキャリアが引き出されて、前記工程のうちの少なくとも一部の工程が行われるとともに、他のリールに前記テープキャリアが巻き取られて次の工程に移ってもよい。

20

これによれば、リール・トゥ・リールでそれぞれの工程を行えるので、円滑な半導体装置の製造が可能である。

(7) この半導体装置の製造方法において、

前記工程のうち少なくとも一部の工程を、長さ方向に複数の前記ボンディング部を含む長さで前記テープキャリアを矩形基板に切断する工程の後に行ってもよい。

これによれば、矩形基板に対して工程が行われるので、製造量が比較的少ない場合には、リール・トゥ・リールで工程を行うよりも、効率的になる。

(8) この半導体装置の製造方法において、

前記テープキャリアには、前記矩形基板として切断される領域内に位置する前記ボンディング部を区画する認識マークが形成されていてもよい。

30

こうすることで、テープキャリアを矩形基板に切断するときの切断位置を容易に認識することができる。

(9) この半導体装置の製造方法において、

前記テープキャリアを矩形基板に切断する工程は、前記半導体素子を前記テープキャリアに接着する工程の前に行われ、

前記テープキャリアのいずれかの幅方向に一行の前記ボンディング部を基準として、長さ方向に自然数 $n \times$ 定数 d 番目の幅方向に一行のボンディング部上で、前記テープキャリアを切断してもよい。

40

これによれば、矩形基板に切断しなくても使用可能なテープキャリアが使用される。そして、所定の位置のボンディング部上でテープキャリアが切断される。ここで、ボンディング部上でテープキャリアを切断するので、隣同士のボンディング部間で切断するよりも、切断領域を広く確保することができる。その結果、切断作業が容易になるのみならず、矩形基板に残されるボンディング部に切断時のストレスが伝達しなくなり、歩留まりを向上させることができる。

(10) この半導体装置の製造方法において、

前記半導体素子を前記テープキャリアに接着する工程は、前記テープキャリアを矩形基板に切断する工程の前に行われ、

前記テープキャリアのいずれかの幅方向に一行の前記ボンディング部を基準として、長さ方向に自然数 $n \times$ 定数 k 番目の幅方向に一行のボンディング部を避けて、前記半導体素

50

子が前記ボンディング部上に載せられ、

前記基準から、長さ方向に自然数 $n \times$ 定数 d ($k \leq d$) 番目の幅方向に一行の配線パターン上で、前記テープキャリアを切断してもよい。

これによれば、半導体素子を載せてから、テープキャリアを矩形基板に切断するので、切断位置には半導体素子を載せないようになっている。そして、半導体素子が存在しないボンディング部上で、テープキャリアが切断される。ここで、ボンディング部上でテープキャリアを切断するので、隣同士のボンディング部間で切断するよりも、切断領域を広く確保することができる。その結果、切断作業が容易になるのみならず、矩形基板に残されるボンディング部に切断時のストレスが伝達しなくなり、歩留まりを向上させることができる。

10

(11) この半導体装置の製造方法において、

前記テープキャリアには、いずれかの幅方向に一行のボンディング部の形成用領域を基準として、長さ方向に自然数 $n \times$ 定数 k 番目の幅方向に一行のボンディング部の形成用領域を避けて、前記ボンディング部が形成され、

前記テープキャリアを矩形基板に切断する工程は、前記半導体素子を前記テープキャリアに接着する工程の前に行われ、

前記基準から、長さ方向に自然数 $n \times$ 定数 d ($k \leq d$) 番目の幅方向に一行の配線パターンの形成用領域で、前記テープキャリアを切断してもよい。

これによれば、矩形基板に切断される位置では、幅方向に一行のボンディング部の形成用領域に、ボンディング部が形成されないようになっている。こうすることで、切断領域を広く確保することができる。その結果、切断作業が容易になるのみならず、矩形基板に残されるボンディング部に切断時のストレスが伝達しなくなり、歩留まりを向上させることができる。しかも、ボンディング部が形成されない領域も、ボンディング部の形成用領域としての広さが確保されているので、ボンディング部の形成位置がずれることがない。したがって、ボンディング部の位置の認識を難しくすることがない。

20

(12) この半導体装置の製造方法において、

前記テープキャリアには、いずれかの幅方向に一行のボンディング部の形成用領域を基準として、長さ方向に自然数 $n \times$ 定数 k 番目の幅方向に一行のボンディング部の形成用領域を避けて、前記ボンディング部が形成され、

前記半導体素子を前記テープキャリアに接着する工程は、前記テープキャリアを矩形基板に切断する工程の前に行われ、

30

前記ボンディング部の形成された領域上のみにおいて、前記半導体素子が前記テープキャリアに接着され、

前記基準から、長さ方向に自然数 $n \times$ 定数 d ($k \leq d$) 番目の幅方向に一行の配線パターンの形成用領域で、前記テープキャリアを切断してもよい。

これによれば、半導体素子を載せてから、テープキャリアを矩形基板に切断するので、切断位置には半導体素子を載せないようになっている。そして、切断位置では、幅方向に一行のボンディング部の形成用領域に、ボンディング部が形成されないようになっている。こうすることで、切断領域を広く確保することができる。その結果、切断作業が容易になるのみならず、矩形基板に残されるボンディング部に切断時のストレスが伝達しなくなり、歩留まりを向上させることができる。しかも、ボンディング部が形成されない領域も、ボンディング部の形成用領域としての広さが確保されているので、ボンディング部の形成位置がずれることがない。したがって、ボンディング部の位置の認識を難しくすることがない。そして、ボンディング部及び半導体素子が存在しない位置で、テープキャリアが切断される。

40

(13) この半導体装置の製造方法において、

前記テープキャリアには、スプロケットホールと位置決め穴とが形成され、

前記位置決め穴を基準として、前記各工程を行ってもよい。

こうすることで、テープキャリアを引き出すときにスプロケットホールが変形しても、位置決め穴を基準として、各種の位置決めを行うことができる。

50

(14) この半導体装置の製造方法において、

前記テープキャリアには、スルーホールが形成され、

前記外部電極は、前記スルーホールを介して前記ボンディング部に接続され、かつ、前記ボンディング部が形成された面とは反対側の面に設けられてもよい。

(15) この半導体装置の製造方法において、

前記テープキャリアに外部電極を形成する工程は、前記テープキャリアに前記外部電極を形成するための材料を搭載する工程と、前記材料を加熱して溶融してボール状に形成するリフロー工程と、を含んでもよい。

(16) 本発明に係る半導体モジュールは、マトリクス状にボンディング部が形成された矩形基板と、

前記ボンディング部に対応して配置されてなる複数の半導体素子と、

前記矩形基板と前記半導体素子とを接続する接着剤と、

を含む。

本発明によれば、マトリクス状（複数行複数列）に半導体素子が矩形基板に搭載されるので、一枚の矩形基板に多数の半導体素子の搭載が可能であり、半導体装置の生産性を向上することができる。本発明で、ボンディング部とは、個々の半導体素子を接続する部分のことで、例えば、半導体素子の電極が接合されるランドと、外部電極を形成するためのランドと、これらのランドを接続する配線などを含んでもよい。このボンディング部は、基板上に設けられるものであって、デバイスホール内に突出するものではない。

(17) この半導体モジュールにおいて、

前記接着剤は異方性導電膜からなり、

前記異方性導電膜は、前記半導体素子の前記電極が形成された面と前記ボンディング部との間に介在されてなり、

前記異方性導電膜に含まれる導電粒子を介して、前記ボンディングと前記電極とが電気的に接続されていてもよい。

これによれば、異方性導電膜によってボンディング部と電極とが電気的に導通するので、信頼性に優れた導通が確保される。

(18) この半導体モジュールにおいて、

前記矩形基板には、スルーホールが形成されており、

前記矩形基板における前記ボンディング部が形成された面とは反対側の面に、前記スルーホールを介して前記ボンディング部と電気的に接続する外部電極が形成されてもよい。

(19) 本発明に係る半導体装置は、上記方法により製造される。

(20) 本発明に係る回路基板には、上記半導体装置が実装される。

(21) 本発明に係る電子機器は、上記回路基板を有する。

【発明を実施するための最良の形態】

【0006】

以下、本発明の実施の形態について図面を参照して説明する。

【0007】

(第1の実施の形態)

図1～図9は、第1の実施の形態に係る半導体装置の製造方法を示す図である。本実施形態では、図1に示すテープキャリア10が使用される。図2は図1のII-II線断面図であり、図3は図1のIII-III線断面図である。また、各図面では、説明のために部材の厚みや大きさの比率が実際のものとは異なるが、この比率に限定されるものではない。

【0008】

テープキャリア10は、長尺状又はテープ状の基板12と、基板12の少なくとも一方の面に形成された複数のボンディング部14と、で構成され、図示しないリールに巻き取られて用意される。なお、テープキャリア10は、基板12に銅箔などの導電箔が接着剤にて貼り付けられた後、エッチング法などでボンディング部14が形成された3層テープであっても、接着剤を使用しない2層テープであってもよい。2層テープでは、スパッタリング等により基板に銅などの導電性の膜を被着し、これをエッチングしてボンディング

部が形成されるか、銅箔などの導電箔上にポリイミド樹脂等の基板となるワニスを塗布してキュアした後、ボンディング部が形成される。

【0009】

基板12は、一般的なテープキャリアに使用される有機系又は樹脂系の材料から形成することができるが、可撓性があれば材料は限定されない。可撓性は、3層テープよりも、接着剤のない2層テープが一般的に優れている。さらに、可撓性を増すために、TAB等で行われるようにして部分的なパンチング、オーバーハング等を付加しても良い。

【0010】

基板12には、幅方向の両端部に、長さ方向に沿って連続的にスプロケットホール16が形成されている。スプロケットホール16は、テープキャリア10を巻き取ったり引き出すときに、図示しないスプロケットに噛み合うようになっている。

10

【0011】

基板12には、図2に拡大して示すように、スルーホール18が形成されている。スルーホール18の一方の開口は、ボンディング部14によって覆われて塞がれている。すなわち、ボンディング部14は、スルーホール18上をまたいで形成されている（オーバーハング）。もちろん、基板12の両側に開口を有する一般的なスルーホールを用いてもよい。スルーホール18の内面は、図2のように基板12の基材が露出していても良いし、必要に応じて銅などのメッキを施しておいても良い。こうすることで、基板12の一方の面に形成されたボンディング部14から、スルーホール18を介して電氣的に接続をとって、他方の面に外部電極38（図7（D）参照）を形成することができる。

20

【0012】

ボンディング部14は、基板12の幅方向に複数形成され、かつ、基板12の長さ方向に繰り返して形成されている。ボンディング部14は、基板12上に形成されたものであって、デバイスホールに突出するものではない。したがって、基板12にデバイスホールを形成する必要がないので、デバイスホールの無いテープキャリア10を使用することができる。このテープキャリア10によれば、デバイスホールが無いので撓みが少ない。一つのボンディング部14には、一つの半導体素子32（図7（B）参照）が接続される。ボンディング部14とは、個々の半導体素子32を接続する部分のことで、例えば、半導体素子32の電極34が接合されるランドと、外部電極38（図7（D）参照）を形成するためのランドと、これらのランドを接続する配線などを含む。なお、図1には、ボンディング部14の形成領域のみが示されており、詳細を省略してある。本実施の形態では、基板12の幅方向に複数のボンディング部14が形成されているので、基板12の幅方向に複数の半導体素子32が搭載される。また、基板12の長さ方向に繰り返してボンディング部14が形成されているので、基板12の長さ方向に繰り返して半導体素子32が搭載される。

30

【0013】

基板12には、図3に示すように、各ボンディング部14の位置を認識するための位置決め穴20が形成されている。詳しくは、位置決め穴20は、基板12の幅方向に並ぶ一行のボンディング部14のうち、基板12の幅方向の両外側に位置するボンディング部14の、さらに外側に形成されている。また、ボンディング部14の2つの角部付近に一对の位置決め穴20が形成されている。このように形成された位置決め穴20によって、基板12の幅方向に並ぶ一行のボンディング部14の位置を認識することができる。

40

【0014】

基板12には、図1に示すように、一对の認識マーク22が形成されている。認識マーク22は、マトリクス状に複数行複数列で並ぶボンディング部14を区画して認識できるようにするものである。本実施の形態では、基板12の長さ方向に4つ、基板12の幅方向に5つ、すなわち4×5個のボンディング部14を区画するように、一对のL字状の認識マーク22が形成されている。一对の認識マーク22にて区画されるボンディング部14の個数及び認識マーク22の形状は、任意に決めることができる。また、2層テープが使用される場合には、認識マーク22は、ボンディング部14の形成と同時に、ボンディ

50

ング部 14 と同じ材料で形成することができる。

【0015】

一对の認識マーク 22 は、ボンディング部 14 のうちの基板 12 の幅方向に一行を飛ばして、マトリクス状のボンディング部 14 を区画している。言い換えると、一对の認識マーク 22 にて区画されたマトリクス状のボンディング部 14 と、その隣で一对の認識マーク 22 にて区画されたマトリクス状のボンディング部 14 との間には、幅方向に一行のボンディング部 14 が残るようになっている。この区画から外れるのは、テープキャリア 10 の幅方向に一行のボンディング部 14 を基準として、長さ方向に自然数 $n \times$ 定数 k 番目の幅方向に一行のボンディング部 14 である。例えば、図 1 に示す本実施の形態では、

$k = 5$ である。したがって、いずれかの一行のボンディング部 14 を基準として、長さ方向に、5、10、15、20、…番目の一行のボンディング部 14 が、一对の認識マーク 22 による区画からはずれる。この区画から外れた一行のボンディング部 14 のいずれかを、切断領域として利用する。例えば、後述するハンダボール形成工程以降、テープキャリアを短冊基板として流動したい場合、後述するフェースダウンボンディング工程後、テープキャリア 10 を切断することができる。本実施の形態では、どの工程でも短冊基板として切断できることがメリットとなっている。さらに、一行あいている場所が存在するため、巻き取り方向の可撓性がより増すのが、本実施の形態の特徴である。

【0016】

図 4 は、テープキャリア 10 を切断する工程を示す図である。同図に示すように、テープキャリア 10 は、リール 24 に巻き取られて用意されている。そしてテープキャリア 10 を、リール 24 から引き出して、カッターなどの切断治具 26 にて矩形基板 28 に切断する。図 5 には、この矩形基板 28 が示されている。

【0017】

テープキャリア 10 の切断位置は、テープキャリア 10 のいずれかの幅方向に一行のボンディング部 14 を基準として、長さ方向に自然数 $n \times$ 定数 d 番目の幅方向に一行のボンディング部 14 上である。例えば、図 1 に示す本実施の形態では、

$d = 5$ である。したがって、いずれかの一行のボンディング部 14 を基準として、長さ方向に、5、10、15、20、…番目の一行のボンディング部 14 上で、テープキャリア 10 が切断される。

【0018】

これによれば、ボンディング部 14 上でテープキャリア 10 を切断するので、長さ方向で隣同士のボンディング部 14 間で切断するよりも、切断領域を広く確保することができる。その結果、切断作業が容易になるのみならず、図 5 に示す矩形基板 28 に残されるボンディング部 14 に切断時のストレスが伝達しなくなり、歩留まりを向上させることができる。

【0019】

なお、本実施の形態では、上述した認識マーク 22 による区画から外れた全ての行のボンディング部 14 上で、テープキャリア 10 が切断される。このことは、

$k = d = 5$ であることで示される。したがって、一对の認識マーク 22 の区画からはずれた全ての行のボンディング部 14 上で、テープキャリア 10 は切断される。

【0020】

その変形例として、

$k < d$ として、テープキャリア 10 から、図 6 に示す矩形基板 58 に切断してもよい。矩形基板 58 は、認識マーク 22 による区画から外れた全ての行のボンディング部 14 のうち、いくつかの行のボンディング部 14 上でのみ、テープキャリア 10 が切断されて得られる。具体的には、図 6 に示す例では、テープキャリア 10 の切断位置を決める式の自然数 $n \times$ 定数 d において、

$d = 10$ となっている。そして、いずれかの一行のボンディング部 14 を基準として、長さ方向に、10、20、30、…番目の一行のボンディング部 14 上で、テープキャリア 10 が切断される。そして、矩形基板 58 には、複数対の認識マーク 22 によって、複

10

20

30

40

50

数のマトリクス形状に並ぶボンディング部 14 が形成されている。それぞれのマトリクス形状のボンディング部 14 の間には、認識マーク 22 による区画から外れた一行のボンディング部 14 が形成されている。

【0021】

上述してきた認識マーク 22 は、スルーホール 18 上にオーバーハングしていてもよい。こうすることで、例えばハンダボール形成時、裏面から認識マーク 22 を確認して、ハンダボール形成することができる。このため、さらに形成歩留まりを上げることができる。

【0022】

こうして、図 5 又は図 6 に示す矩形基板 28、58 が得られると、次の工程に移る。以下の工程は、図 5 に示す矩形基板 28 を使用した例である。

【0023】

本実施の形態で、半導体素子 32 の実装の形態は、フェースアップボンディングであってもフェースダウンボンディングであってもよい。フェースアップボンディングでは、半導体素子 32 の電極 34 とボンディング部 14 は、ワイヤーボンディングもしくは TAB ボンディングで接続され、その後、半導体素子 32 の実装部は樹脂で覆われることが多い。フェースダウンボンディングでは、導電樹脂ペーストによるもの、Au-Au、Au-Sn、ハンダなどによる金属接合によるもの、絶縁樹脂の収縮力によるものなどの形態があり、そのいずれの形態を用いてもよい。本実施の形態では、異方性導電膜 30 を使用して半導体チップ 32 をフェースダウンボンディングする方法で説明する。本実施の形態では、接着剤として異方性導電膜 30 を使用するが、本発明では、接着剤は半導体素子 32 を接着するためのものであるから、絶縁性の接着剤を使用してもよい。

【0024】

図 7 (A) は、矩形基板 28 に異方性導電膜を貼り付ける工程を示す図である。異方性導電膜 30 は、接着剤 (バインダ) に導電粒子 (導電フィラー) が分散されたもので、分散剤が添加される場合もある。異方性導電膜 30 は、予めシート状に形成されてから矩形基板 28 に貼り付けてもよく、あるいは異方性導電接着剤として液状のまま矩形基板 28 に設けてもよい。なお、異方性導電膜 30 の接着剤として、熱硬化性の接着剤が使用されることが多い。異方性導電膜 30 は、少なくとも各ボンディング部 14 上に設けられる。あるいは、矩形基板 28 の全体を覆うように異方性導電膜 30 を設ければ、簡単にその工程を行うことができる。なお、矩形基板 28 の外周端部を除いて異方性導電膜 30 を設ければ、矩形基板 28 の外周端面に異方性導電膜 30 が付着しないようになり、その後の矩形基板 28 の取り扱い上都合がよい。

【0025】

次に、図 7 (B) に示すように、異方性導電膜 30 上に、複数の半導体素子 32 を載せる (フェースダウンボンディング工程)。上述したように、矩形基板 28 には、複数行複数列でボンディング部 14 が形成されており、各ボンディング部 14 上に個々の半導体素子 32 を載せる。半導体素子 32 には複数の電極 34 が設けられており、電極 34 が設けられた面 36 を異方性導電膜 30 上に載せる。また、ボンディング部 14 は、電極 34 の配置に応じた形状になっており、電極 34 を位置合わせして半導体素子 32 を載せる。その位置合わせには、位置決め穴 20 も利用することができる。あるいは、専用の認識パターンを形成してもよい。なお、ボンディング部 14 には、電極 34 に対応する位置に、他の部分よりも幅の広いランドが形成されることが好ましい。

【0026】

異方性導電膜 30 上には、半導体素子 32 を 1 個ずつ載せてもよいし、複数の半導体素子 32 を同時に載せてもよい。例えば、1 枚の矩形基板 28 の全てのボンディング部 14 に対応する個数の半導体素子 32 を同時に載せてもよい。

【0027】

なお、半導体素子 32 は、二辺にのみ電極 34 が形成されたものであっても、四辺に電極 34 が形成されたものでもよい。電極 34 は、金又はハンダ等の突起を Al パッド上に

設けたものを用いることが多いが、ボンディング部 14 に突起を設けたり又はボンディング部 14 をエッチングして突起を形成してもよい。

【0028】

以上の工程により、半導体素子 32 の電極 34 が形成された面 36 と、矩形基板 28 のボンディング部 14 が形成された面と、の間に異方性導電膜 30 を介在する。半導体素子 32 を 1 個ずつ載せる場合であっても、全ての半導体素子 32 を載せ終えてから次の工程に進むことが好ましい。

【0029】

次に、図 7 (C) に示すように、治具 40 を、半導体素子 32 の電極 34 が形成された面 36 とは反対の面に押しつけて、半導体素子 32 をボンディング部 14 の方向に加圧する。治具 40 は、図示しないヒータを内蔵しており、半導体素子 32 を加熱する。なお、図示するように、複数の半導体素子 32 を一括圧着しても良いし、各半導体素子 32 を 1 個ずつ圧着してもよい。

10

【0030】

こうして、半導体素子 32 の電極 34 と、ボンディング部 14 とは、異方性導電膜 30 の導電粒子を介して電氣的に導通する。本実施形態によれば、異方性導電膜 30 によってボンディング部 14 と電極 34 とを電氣的に導通させるのと同時に、半導体素子 32 と基板 12 のアンダーフィルを同時に行えるので、信頼性及び生産性に優れた方法で半導体装置を製造することができる。

【0031】

また、治具 40 によって半導体素子 32 が加熱されているので、異方性導電膜 30 の接着剤は、少なくとも半導体素子 32 の面 36 との接触領域において硬化する。使用される接着剤の硬化メカニズムに沿った方法で、接着剤にエネルギーを加えればよい。

20

【0032】

次に、図 7 (D) に示すように、矩形基板 28 に外部電極 38 を設ける。そのためには、まず矩形基板 28 のスルーホール 18 内及びその付近にハンダを設ける。ハンダは、例えばクリームハンダを用いて、印刷法により設けることができる。また、予め形成されたハンダボールを上記位置に載せてもよく、この場合には、位置決め穴 20 を利用して、ハンダボールの位置合わせを行うことができる。

【0033】

続いて、リフロー工程においてハンダを加熱して溶融し、表面張力によりハンダをボール状に形成することで外部電極 38 を設ける。外部電極 38 は、スルーホール 18 を介して、ボンディング部 14 とは反対側の面でボンディング部 14 に電氣的に接続されている。また、ボンディング部 14 は、半導体素子 32 の電極 34 に電氣的に接続されている。したがって、外部電極 38 は、半導体素子 32 の電極 34 に電氣的に接続されている。

30

【0034】

なお、必要に応じて、外部電極 38 の形成後、洗浄、マーキング及びキュアを行う。これらの工程でも、必要があれば位置決め穴 20 を利用して位置合わせを行うことができる。

【0035】

以上の工程により、図 8 に示す半導体モジュール 42 が得られる。半導体モジュール 42 は、複数行複数列の半導体装置が一体化されたものである。半導体モジュール 42 は、複数行複数列に並べられたボンディング部 14 が形成された矩形基板 28 を含む。矩形基板 28 には、各ボンディング部 14 ごとに半導体素子 32 が搭載されている。また、半導体素子 32 の電極 34 とボンディング部 14 とが異方性導電膜 30 を介して電氣的に接続されている。矩形基板 28 には、ボンディング部 14 とは反対側の面に、スルーホール 18 を介してボンディング部 14 に電氣的に接続される外部電極 38 が設けられている。したがって、複数行複数列の半導体素子 32 のそれぞれのついで、電極 34 に電氣的に接続される外部電極 38 を有する。したがって、各半導体素子 32 ごとに、半導体装置が構成されている。したがって、個々の半導体素子 32 ごとに、矩形基板 28 を個片に分離する

40

50

と、この個片が完成品としての半導体装置となる。矩形基板 28 を個片に分離する工程の一例として、矩形基板 28 を個片に打ち抜いてもよい。矩形基板 28 を打ち抜くときには、位置決め穴 20 を利用して、位置合わせを行うことができる。また、テープキャリア製造中には不良部分も混入するが、その場所には、個々の不良基板認識マークを付けておき、良品チップを搭載しないようにすれば良い。こうすることで、不良に付加価値を付けずに済む。また、その場所を後工程（例えばハンダボール形成工程）のために、均一化しなければ、不良半導体素子をダミーで搭載し、後述する個片抜き後、不良として分別してもよい。

【0036】

図 9 は、半導体モジュール 42 を個片に打ち抜く工程を示す図である。同図において、矩形基板 28 における各半導体素子 32 の周囲を、固定刃等の固定治具 44 が挟んで固定している。そして、可動刃等の可動治具 46 にて、半導体素子 32 の周囲を打ち抜く。こうして、個片すなわち半導体装置 50 が得られる。

【0037】

各半導体装置 50 に対して、必要に応じて、外観検査、電気特性の検査、バーンイン等を行う。

【0038】

本実施の形態によれば、異方性導電膜 30 によってボンディング部 14 と電極 34 とを電氣的に導通させるので、信頼性及び生産性に優れた方法で半導体装置 50 を製造することができる。また、テープキャリア 10 の幅方向には、複数のボンディング部 14 が並べて形成され、各ボンディング部 14 ごとに半導体素子 32 が接続される。したがって、マトリクス状に複数の半導体素子 32 が搭載されるので、本実施の形態は、半導体装置 50 の大量生産に適している。さらに、テープキャリア 10 は、リール 24 に巻き取られて用意され、矩形基板 28 に切断されてから、異方性導電膜 30 の貼り付け、半導体素子 32 の搭載及び押圧、外部電極 38 の形成、個片への打ち抜きが行われる。したがって、矩形基板 28 に対して少なくとも一つの工程が行われるので、全てをリール・トゥ・リールの工程で行う場合よりも取り扱いが容易になる場合がある。

【0039】

また、個片切断までの工程全てをリール・トゥ・リールで行う場合も、前述したように、半導体素子が存在しない行があるために、巻き取り方向への可撓性が増すため、リール・トゥ・リールでの製造が容易となり、製品の歩留まりが向上する。

【0040】

なお、テープキャリア 10 には、上述した 2 層又は 3 層テープのほかに、両面配線テープ、ビルドアップ配線テープ、ガラスエポキシ系テープなど、リールで供給可能なものであればいずれのものを使用してもよい。言い換えると、テープの材料にはリールで巻き取りが可能な程度のフレキシブル性を有する材料で且つ配線形成が可能な材料であれば、いかなるものでもよい。この点は、以下の各実施の形態においても同様のことである。

【0041】

（第 2 の実施の形態）

図 10～図 11（B）は、第 2 の実施の形態に係る半導体装置の製造方法を示す図である。図 10 には、本実施の形態で使用されるテープキャリア 110 が示されている。

【0042】

テープキャリア 110 は、図 1 に示すテープキャリア 10 における認識マーク 22 による区画から外れた一行のボンディング部 14 が形成されないようになっている。また、一行のボンディング部 14 が省略されていること自体がマークとなるので、認識マーク 22 も省略されている。

【0043】

詳しくは、テープキャリア 110 には、いずれかの幅方向に一行のボンディング部 14 の形成用の領域 114 を基準として、長さ方向に自然数 $n \times$ 定数 k 番目の幅方向に一行のボンディング部 14 の形成用の領域 114 を避けて、ボンディング部 14 が形成されてい

10

20

30

40

50

る。例えば、図10に示す本実施の形態では、

k = 5である。したがって、いずれかの一行のボンディング部14の形成用の領域14を基準として、長さ方向に、5、10、15、20、…番目の領域14上には、ボンディング部14が形成されないようになっている。

【0044】

そして、いずれかの領域14を基準として、テープキャリア110の長さ方向に自然数n×定数d番目の領域14でテープキャリア110を切断することができる。

【0045】

k = dの場合には、全ての領域14でテープキャリア110を切断することになり、図11(A)に示す矩形基板128が得られる。

10

【0046】

あるいは、

k < dの場合、領域14のうちのいくつかのみでテープキャリア110を切断することになる。例えば、

d = 10の場合には、いずれかの一行の領域14を基準として、長さ方向に、10、20、30、…番目の領域でテープキャリア110が切断される。そして、図11(B)に示す矩形基板158が得られる。

【0047】

本実施の形態によれば、矩形基板128、158に切断される位置では、幅方向に一行のボンディング部14の形成用の領域14に、ボンディング部14が形成されないようになっている。こうすることで、切断領域を広く確保することができる。その結果、切断作業が容易になるのみならず、矩形基板128、158に残されるボンディング部14に切断時のストレスが伝達しなくなり、歩留まりを向上させることができる。しかも、ボンディング部14が形成されない領域14も、ボンディング部14の形成のための広さが確保されているので、ボンディング部14の形成位置がずれることがない。したがって、ボンディング部14の位置の認識を難しくすることがない。

20

【0048】

その後、第1の実施の形態で使用した半導体素子32を、矩形基板128に搭載して、外部電極38を形成して、半導体モジュールを製造して、半導体装置を得ることができる。その詳細は、第1の実施の形態と同様であるので説明を省略する。

30

【0049】

(第3の実施の形態)

図12及び図13は、第3の実施の形態に係る半導体装置の製造方法を示す図である。上述した実施の形態では、テープキャリアを矩形基板に切断してから、異方性導電膜を設ける工程、半導体素子を載せる工程、半導体素子を押圧する工程、外部電極を設ける工程、個片に打ち抜く工程が行われた。本発明は、これに限定されるものではなく、テープキャリアを矩形基板に切断することなく、全ての工程を行ってもよい。そのメリットは、第1の実施の形態で述べた。

【0050】

図12は、テープキャリアに異方性導電膜を設ける工程を示す図である。本実施の形態では、図1に示すテープキャリア10が使用される。テープキャリア10は、図12に示すように、リール24に巻かれて用意され、他のリール24にて巻き取られるようになっている。すなわち、本実施の形態では、リール・トゥ・リールの工程が適用される。そして、2つのリール24間で、異方性導電膜30が、テープキャリア10に貼り付けられる。この場合には、異方性導電膜30は、テープ状をなしてリール124に巻かれて用意されることが好ましい。そして、テープキャリア10に連続的に異方性導電膜30を貼り付けたら一旦テープキャリア10を巻き取る。

40

【0051】

次に、同様にして、リール・トゥ・リールを適用して複数の半導体素子を連続してテープキャリア10に載せて、一旦テープキャリア10を巻き取る。次に、リール・トゥ・リ

50

ールを適用して、載せられた半導体素子を連続的に押圧して配線パターンに電氣的に接続して、一旦テープキャリア10を巻き取る。次に、リール・トゥ・リールを適用して、全ての半導体素子に対応して連続的に外部電極を設けて、一旦テープキャリア10を巻き取る。これらの工程は、リール・トゥ・リールで行うことを除き、第1の実施の形態と同様であるので説明を省略する。

【0052】

さらに、図13に示すように、リール・トゥ・リールを適用して、個片に打ち抜く工程も行う。すなわち、2つのリール24間で、図示しない半導体素子の搭載されたテープキャリア10を、治具146にて各半導体素子に対応して個片に打ち抜く。打ち抜き部を拡大すると、図9と同様になる。こうして、上記実施の形態と同様に、半導体装置を得ることができる。

10

【0053】

なお、このような全ての工程をリール・トゥ・リールで行うのではなく、いずれかの時点で、テープキャリア10を矩形基板に切断してもよい。切断の時期は、例えば、異方性導電膜を設けた後で半導体素子を載せる前、半導体素子を載せた後で半導体素子を押圧する前、半導体素子を押圧した後で外部電極を設ける前、外部電極を設けた後で個片に打ち抜く前のいずれの時点でもよい。

【0054】

図14には、上述した実施形態に係る方法によって製造された半導体装置1100を実装した回路基板1000が示されている。回路基板1000には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板1000には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置1100の外部電極とを機械的に接続することでそれらの電氣的導通が図られる。

20

【0055】

なお、半導体装置1100は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この回路基板1000を電子機器に用いれば電子機器自体の小型化が図れる。また、同一面積内においてはより実装スペースを確保することができ、高機能化を図ることも可能である。

【0056】

そして、この回路基板1000を備える電子機器として、図15には、ノート型パーソナルコンピュータ1200が示されている。

30

【0057】

なお、能動部品か受動部品かを問わず、種々の面実装用の電子部品に本発明を応用することもできる。電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。

【0058】

(その他の実施の形態)

図16は、その他の実施の形態に係るテープキャリアを示す図である。同図に示すテープキャリア200の基板12には、その一部を拡大して示すように、少なくとも1つの穴202が形成されている。穴202は、テープキャリア200の幅方向に延びる長穴であることが好ましい。また、複数の穴202を、テープキャリア200の幅方向に並べてもよい。穴202を形成することで、基板12が曲がりやすくなり、テープキャリア200をリールに巻き取りやすくなる。なお、配線パターン204が穴202上を通ってもよい。

40

【0059】

図17は、その他の実施の形態に係るテープキャリアを示す図である。同図に示すテープキャリア300には、長手方向の一方を指す矢印302が形成されている。矢印302は、リール・トゥ・リールでテープキャリア300を流動させるときの方向を示している。

50

【0060】

テープキャリア300には、長手方向に沿って横書きとなる第1の機種名304が形成されている。第1の機種名304は、リール・トゥ・リールでテープキャリア300を流動させるときに、作業者が読みとりやすい方向に記載されている。図17に示す第1の機種名304は、「1M×48」と表示してあり、1Mバイトの半導体チップが搭載されて48個の外部端子を有する半導体装置を製造するためのものであることを意味する。テープキャリア300には、その幅方向に沿って横書きとなる第2の機種名306が形成されている。第2の機種名306は、第1の機種名304よりも詳細な内容を示している。

【0061】

テープキャリア300には、個片不良マーク308が形成されている。個片不良マーク308は、いずれかのボンディング部14を特定できるように、例えば矢印の形状になっている。個片不良マーク308は、対応するボンディング部14が不良であれば打ち抜かれる。なお、個片不良マーク308が打ち抜かれて、不良であることが表示されたボンディング部14にも、良品の半導体チップと同じ形状のものを搭載することが好ましい。例えば、不良な半導体チップを搭載してもよい。こうすることで、不良なボンディング部14にもハンダボールを設けることができる。

10

【0062】

テープキャリア300には、ボンディング部14のランドの位置を認識するための認識マーク310、312が形成されている。例えば、各ボンディング部14が矩形をなしており、四隅又は四隅に近い位置に認識マーク310、312を形成してもよい。図17に示す例では、矩形をなすボンディング部14の対角線の両端に位置する一対の角のうち、一方の角に近い位置に認識マーク310が形成され、他方の角に近い位置に認識マーク312が形成されている。また、一方の認識マーク310と他方の認識マーク312とは、拡大して示すように、形状が異なってもよい。認識マーク310、312の形状の違いを検出することで、テープキャリア300の向きが逆になっていた場合に、これを検出することができる。

20

【0063】

テープキャリア300には、図4に示すように切断するときの位置を示す切断マーク314が形成されている。図17の例では、切断位置に沿って延びる2本のメッキリードの間の領域が切断マーク314である。これによれば、切断位置はメッキリードの間であって、メッキリードを切断しないので、切断時に金属の切りくずが生じない。

30

【0064】

矢印302、第1又は第2の機種名304、306、個片不良マーク308、認識マーク310、312の全て又は少なくとも1つを、ボンディング部14と同じ材料で同時に形成することが好ましい。

【図面の簡単な説明】

【0065】

【図1】図1は、本発明を適用した第1の実施形態に係る半導体装置の製造方法を示す図である。

【図2】図2は、本発明を適用した第1の実施形態に係る半導体装置の製造方法を示す図である。

40

【図3】図3は、本発明を適用した第1の実施形態に係る半導体装置の製造方法を示す図である。

【図4】図4は、本発明を適用した第1の実施形態に係る半導体装置の製造方法を示す図である。

【図5】図5は、本発明を適用した第1の実施形態に係る半導体装置の製造方法を示す図である。

【図6】図6は、本発明を適用した第1の実施形態に係る半導体装置の製造方法を示す図である。

【図7】図7（A）～図7（D）は、本発明を適用した第1の実施形態に係る半導体装置

50

の製造方法を示す図である。

【図 8】図 8 は、本発明を適用した第 1 の実施形態に係る半導体装置の製造方法を示す図である。

【図 9】図 9 は、本発明を適用した第 1 の実施形態に係る半導体装置の製造方法を示す図である。

【図 10】図 10 は、本発明を適用した第 2 の実施形態に係る半導体装置の製造方法を示す図である。

【図 11】図 11 (A) 及び図 11 (B) は、本発明を適用した第 2 の実施形態に係る半導体装置の製造方法を示す図である。

【図 12】図 12 は、本発明を適用した第 3 の実施形態に係る半導体装置の製造方法を示す図である。

10

【図 13】図 13 は、本発明を適用した第 3 の実施形態に係る半導体装置の製造方法を示す図である。

【図 14】図 14 は、本実施形態に係る半導体装置が実装された回路基板を示す図である。

【図 15】図 15 は、本実施形態に係る半導体装置が実装された回路基板を備える電子機器を示す図である。

【図 16】図 16 は、その他の実施形態に係るテープキャリアを示す図である。

【図 17】図 17 は、その他の実施形態に係るテープキャリアを示す図である。

【符号の説明】


20

【0066】


10…テープキャリア 12…基板 14…ボンディング部 16…スプロケットホール
18…スルーホール 22…認識マーク 24…リール 26…切断治具 28…矩形基板
30…異方性導電膜 32…半導体素子 34…電極 38…外部電極 40…治具
42…半導体モジュール 44…固定治具 46…可動治具 50…半導体装置
58…矩形基板 110…テープキャリア 114…領域 124…リール 128…矩形基板
146…治具 158…矩形基板 200…テープキャリア 204…配線パターン
300…テープキャリア 302…矢印 304…第 1 の機種名 306…第 2 の機種名
308…個片不良マーク 310…認識マーク 312…認識マーク 314…切断マーク

30


【図 1】




【図 2】




【図 6】




【図 3】




【図 4】




【図 5】




【図 7】




【図 8】



【図 9】




【図 10】




【図 11】


(A)




(B)




【図 12】




【図 13】




【図 14】




【図 15】



【図 16】



【図 17】



フロントページの続き

- (56)参考文献 特開平10-084014 (JP, A)
特開平07-022469 (JP, A)
特開平06-151534 (JP, A)
特開平08-102474 (JP, A)
特開平05-243341 (JP, A)
特開平09-186202 (JP, A)
特開平01-256138 (JP, A)
特開平02-163956 (JP, A)
特開平10-261674 (JP, A)

- (58)調査した分野(Int.Cl., DB名)
H01L 21/60
H01L 23/12