

【公報種別】特許法第 17 条の 2 の規定による補正の掲載
 【部門区分】第 7 部門第 2 区分
 【発行日】平成 17 年 7 月 14 日 (2005.7.14)

【公開番号】特開 2003-168782 (P2003-168782A)
 【公開日】平成 15 年 6 月 13 日 (2003.6.13)
 【出願番号】特願 2001-366820 (P2001-366820)

【国際特許分類第 7 版】

H 0 1 L 27/10
 G 1 1 C 11/409
 G 1 1 C 11/416
 H 0 1 L 21/20
 H 0 1 L 21/268
 H 0 1 L 21/336
 H 0 1 L 21/8242
 H 0 1 L 27/108
 H 0 1 L 29/786

【F I】

H 0 1 L 27/10 4 8 1
 H 0 1 L 21/20
 H 0 1 L 21/268 J
 G 1 1 C 11/34 3 3 1
 H 0 1 L 27/10 6 8 1 G
 H 0 1 L 29/78 6 1 4
 H 0 1 L 29/78 6 1 3 B
 H 0 1 L 29/78 6 1 2 B
 H 0 1 L 29/78 6 2 7 G
 G 1 1 C 11/34 3 5 3 A

【手続補正書】

【提出日】平成 16 年 11 月 10 日 (2004.11.10)

【手続補正 1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正の内容】

【発明の名称】センスアンプ及びセンスアンプが組み込まれた電子機器

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

第 1 及び第 2 の P M O S トランジスタと、第 1 及び第 2 の N M O S トランジスタと、スイッチと、第 1 の入力端子と、第 2 の入力端子と、出力端子と、を有し、

前記第 1 の P M O S トランジスタは、ゲートが当該第 1 の P M O S トランジスタのドレイン、前記第 2 の P M O S トランジスタのゲート、及び前記第 1 の N M O S トランジスタのドレインに接続され、

前記第 2 の P M O S トランジスタは、ドレインが前記第 2 の N M O S トランジスタのド

レイン及び前記出力端子に接続され、

前記第 1 及び第 2 の P M O S トランジスタのソースは、それぞれ第 1 の電位に固定され

、
前記第 1 及び第 2 の N M O S トランジスタのソースは、それぞれ前記スイッチを介して
第 2 の電位に固定され、

前記第 1 の N M O S トランジスタのゲートとソース間の電圧を当該第 1 の N M O S トラ
ンジスタのしきい値に相当する電圧にする第 1 の手段と、

前記第 2 の N M O S トランジスタのゲートとソース間の電圧を当該第 2 の N M O S トラ
ンジスタのしきい値に相当する電圧にする第 2 の手段と、を有し、

前記第 1 の入力端子に入力された信号は、前記第 1 の N M O S トランジスタのゲートに
伝達され、

前記第 2 の入力端子に入力された信号は、前記第 2 の N M O S トランジスタのゲートに
伝達されることを特徴とするセンスアンプ。

【請求項 2】

第 1 及び第 2 の P M O S トランジスタと、第 1 乃至第 3 の N M O S トランジスタと、第
1 の入力端子と、第 2 の入力端子と、出力端子と、を有し、

前記第 1 の P M O S トランジスタは、ゲートが当該第 1 の P M O S トランジスタのドレ
イン、前記第 2 の P M O S トランジスタのゲート、及び前記第 1 の N M O S トランジスタ
のドレインに接続され、

前記第 2 の P M O S トランジスタは、ドレインが前記第 2 の N M O S トランジスタのド
レイン及び前記出力端子に接続され、

前記第 1 及び第 2 の P M O S トランジスタのソースは、それぞれ第 1 の電位に固定され

、
前記第 1 及び第 2 の N M O S トランジスタのソースは、それぞれ前記第 3 の N M O S ト
ランジスタを介して第 2 の電位に固定され、

前記第 1 の N M O S トランジスタのゲートとソース間の電圧を当該第 1 の N M O S トラ
ンジスタのしきい値に相当する電圧にする第 1 の手段と、

前記第 2 の N M O S トランジスタのゲートとソース間の電圧を当該第 2 の N M O S トラ
ンジスタのしきい値に相当する電圧にする第 2 の手段と、を有し、

前記第 1 の入力端子に入力された信号は、前記第 1 の N M O S トランジスタのゲートに
伝達され、

前記第 2 の入力端子に入力された信号は、前記第 2 の N M O S トランジスタのゲートに
伝達されることを特徴とするセンスアンプ。

【請求項 3】

請求項 2 において、前記第 3 の N M O S トランジスタは、ゲートがバイアス電源に接続
されていることを特徴とするセンスアンプ。

【請求項 4】

請求項 1 乃至 3 のいずれかーにおいて、前記第 1 の手段は、前記第 1 の N M O S トラン
ジスタのゲートとドレイン間の導通・非導通を制御する第 1 のスイッチング手段と、前記
第 1 の N M O S トランジスタのドレインに電荷の流入あるいは放出を制御する第 2 のスイ
ッチング手段と、を有し、

前記第 2 の手段は、前記第 2 の N M O S トランジスタのゲートとドレイン間の導通・非
導通を制御する第 3 のスイッチング手段と、前記第 2 の N M O S トランジスタのドレイン
に電荷の流入あるいは放出を制御する第 4 のスイッチング手段と、を有することを特徴と
するセンスアンプ。

【請求項 5】

請求項 1 乃至 4 のいずれかーにおいて、前記第 1 の入力端子と前記第 1 の N M O S トラ
ンジスタのゲートとの間に第 1 の容量素子を介することにより、前記第 1 の入力端子に入
力された信号が前記第 1 の N M O S トランジスタのゲートに伝達され、

前記第 2 の入力端子と前記第 2 の N M O S トランジスタのゲートとの間に第 2 の容量素

子を介することにより、前記第 2 の入力端子に入力された信号が前記第 2 の N M O S トランジスタのゲートに伝達されることを特徴とするセンスアンプ。

【請求項 6】

第 1 及び第 2 の P M O S トランジスタと、第 1 及び第 2 の N M O S トランジスタと、第 1 の入力端子と、第 2 の入力端子と、出力端子と、第 1 乃至第 4 の容量素子と、第 1 乃至第 9 のスイッチと、を有し、

前記第 1 の P M O S トランジスタは、ゲートが当該第 1 の P M O S トランジスタのドレイン、前記第 2 の P M O S トランジスタのゲート、及び前記第 1 のスイッチの一方の端子に接続され、

前記第 2 の P M O S トランジスタは、ドレインが前記第 2 のスイッチの一方の端子及び前記出力端子に接続され、

前記第 1 の N M O S トランジスタは、ソースが前記第 9 のスイッチの一方の端子及び前記第 3 の容量素子の一方の端子に接続され、ゲートが前記第 1 の容量素子の一方の端子、前記第 3 の容量素子の他方の端子、及び前記第 3 のスイッチの一方の端子に接続され、ドレインが前記第 1 のスイッチの他方の端子及び前記第 3 のスイッチの他方の端子に接続され、

前記第 2 の N M O S トランジスタは、ソースが前記第 9 のスイッチの一方の端子及び前記第 4 の容量素子の一方の端子に接続され、ゲートが前記第 2 の容量素子の一方の端子、前記第 4 の容量素子の他方の端子、及び前記第 4 のスイッチの一方の端子に接続され、ドレインが前記第 2 のスイッチの他方の端子及び前記第 4 のスイッチの他方の端子に接続され、

前記第 1 の容量素子の他方の端子は、前記第 5 のスイッチの一方の端子及び前記第 7 のスイッチの一方の端子に接続され、

前記第 5 のスイッチの他方の端子は、前記第 1 の入力端子に接続され、

前記第 2 の容量素子の他方の端子は、前記第 6 のスイッチの一方の端子及び前記第 8 のスイッチの一方の端子に接続され、

前記第 6 のスイッチの他方の端子は、前記第 2 の入力端子に接続され、

前記第 1 及び第 2 の P M O S トランジスタのソースは、それぞれ第 1 の電位に固定され

、

前記第 7 乃至第 9 のスイッチの他方の端子は、それぞれ第 2 の電位に固定されていることを特徴とするセンスアンプ。

【請求項 7】

請求項 6 において、前記第 1 乃至第 9 のスイッチは、それぞれ N M O S トランジスタが用いられていることを特徴とするセンスアンプ。

【請求項 8】

第 1 及び第 2 の P M O S トランジスタと、第 1 及び第 2 の N M O S トランジスタと、第 1 の入力端子と、第 2 の入力端子と、出力端子と、第 1 乃至第 4 の容量素子と、第 1 乃至第 5 のスイッチと、を有し、

前記第 1 の P M O S トランジスタは、ゲートが当該第 1 の P M O S トランジスタのドレイン、前記第 2 の P M O S トランジスタのゲート、及び前記第 1 のスイッチの一方の端子に接続され、

前記第 2 の P M O S トランジスタは、ドレインが前記第 2 のスイッチの一方の端子及び前記出力端子に接続され、

前記第 1 の N M O S トランジスタは、ソースが前記第 5 のスイッチの一方の端子及び前記第 3 の容量素子の一方の端子に接続され、ゲートが前記第 1 の容量素子の一方の端子、前記第 3 の容量素子の他方の端子、及び前記第 3 のスイッチの一方の端子に接続され、ドレインが前記第 1 のスイッチの他方の端子及び前記第 3 のスイッチの他方の端子に接続され、

前記第 2 の N M O S トランジスタは、ソースが前記第 5 のスイッチの一方の端子及び前記第 4 の容量素子の一方の端子に接続され、ゲートが前記第 2 の容量素子の一方の端子、

前記第 4 の容量素子の他方の端子、及び前記第 4 のスイッチの一方の端子に接続され、ドレインが前記第 2 のスイッチの他方の端子及び前記第 4 のスイッチの他方の端子に接続され、

前記第 1 の容量素子の他方の端子は、前記第 1 の入力端子に接続され、

前記第 2 の容量素子の他方の端子は、前記第 2 の入力端子に接続され、

前記第 1 及び第 2 の P M O S トランジスタのソースは、それぞれ第 1 の電位に固定され

前記第 5 のスイッチの他方の端子は、第 2 の電位に固定されていることを特徴とするセンサンプ。

【請求項 9】

第 1 及び第 2 の抵抗素子と、第 1 及び第 2 の N M O S トランジスタと、第 1 の入力端子と、第 2 の入力端子と、出力端子と、第 1 乃至第 4 の容量素子と、第 1 乃至第 9 のスイッチと、を有し、

前記第 1 の抵抗素子は、一方が第 1 の電位に固定され、他方が前記第 1 のスイッチの一方の端子に接続され、

前記第 2 の抵抗素子は、一方が前記第 1 の電位に固定され、他方が前記第 2 のスイッチの一方の端子及び前記出力端子に接続され、

前記第 1 の N M O S トランジスタは、ソースが前記第 9 のスイッチの一方の端子及び前記第 3 の容量素子の一方の端子に接続され、ゲートが前記第 1 の容量素子の一方の端子、前記第 3 の容量素子の他方の端子、及び前記第 3 のスイッチの一方の端子に接続され、ドレインが前記第 1 のスイッチの他方の端子及び前記第 3 のスイッチの他方の端子に接続され、

前記第 2 の N M O S トランジスタは、ソースが前記第 9 のスイッチの一方の端子及び前記第 4 の容量素子の一方の端子に接続され、ゲートが前記第 2 の容量素子の一方の端子、前記第 4 の容量素子の他方の端子、及び前記第 4 のスイッチの一方の端子に接続され、ドレインが前記第 2 のスイッチの他方の端子及び前記第 4 のスイッチの他方の端子に接続され、

前記第 1 の容量素子の他方の端子は、前記第 5 のスイッチの一方の端子及び前記第 7 のスイッチの一方の端子に接続され、

前記第 5 のスイッチの他方の端子は、前記第 1 の入力端子に接続され、

前記第 2 の容量素子の他方の端子は、前記第 6 のスイッチの一方の端子及び前記第 8 のスイッチの一方の端子に接続され、

前記第 6 のスイッチの他方の端子は、前記第 2 の入力端子に接続され、

前記第 7 乃至第 9 のスイッチの他方の端子は、それぞれ第 2 の電位に固定されていることを特徴とするセンサンプ。

【請求項 10】

第 1 及び第 2 の抵抗素子と、第 1 及び第 2 の N M O S トランジスタと、第 1 の入力端子と、第 2 の入力端子と、出力端子と、第 1 乃至第 4 の容量素子と、第 1 乃至第 5 のスイッチと、を有し、

前記第 1 の抵抗素子は、一方が第 1 の電位に固定され、他方が前記第 1 のスイッチの一方の端子に接続され、

前記第 2 の抵抗素子は、一方が前記第 1 の電位に固定され、他方が前記第 2 のスイッチの一方の端子及び前記出力端子に接続され、

前記第 1 の N M O S トランジスタは、ソースが前記第 5 のスイッチの一方の端子及び前記第 3 の容量素子の一方の端子に接続され、ゲートが前記第 1 の容量素子の一方の端子、前記第 3 の容量素子の他方の端子、及び前記第 3 のスイッチの一方の端子に接続され、ドレインが前記第 1 のスイッチの他方の端子及び前記第 3 のスイッチの他方の端子に接続され、

前記第 2 の N M O S トランジスタは、ソースが前記第 5 のスイッチの一方の端子及び前記第 4 の容量素子の一方の端子に接続され、ゲートが前記第 2 の容量素子の一方の端子、

前記第 4 の容量素子の他方の端子、及び前記第 4 のスイッチの一方の端子に接続され、ドレインが前記第 2 のスイッチの他方の端子及び前記第 4 のスイッチの他方の端子に接続され、

前記第 1 の容量素子の他方の端子は、前記第 1 の入力端子に接続され、

前記第 2 の容量素子の他方の端子は、前記第 2 の入力端子に接続され、

前記第 5 のスイッチの他方の端子は、第 2 の電位に固定されていることを特徴とするセンサンプ。

【請求項 1 1】

第 1 及び第 2 の N M O S トランジスタと、第 1 の入力端子と、第 2 の入力端子と、出力端子と、第 1 乃至第 4 の容量素子と、第 1 乃至第 9 のスイッチと、を有し、

前記第 1 及び第 2 のスイッチは、一方の端子が第 1 の電位に固定され、

前記第 1 の N M O S トランジスタは、ソースが前記第 9 のスイッチの一方の端子及び前記第 3 の容量素子の一方の端子に接続され、ゲートが前記第 1 の容量素子の一方の端子、前記第 3 の容量素子の他方の端子、及び前記第 3 のスイッチの一方の端子に接続され、ドレインが前記第 1 のスイッチの他方の端子及び前記第 3 のスイッチの他方の端子に接続され、

前記第 2 の N M O S トランジスタは、ソースが前記第 9 のスイッチの一方の端子及び前記第 4 の容量素子の一方の端子に接続され、ゲートが前記第 2 の容量素子の一方の端子、前記第 4 の容量素子の他方の端子、及び前記第 4 のスイッチの一方の端子に接続され、ドレインが前記第 2 のスイッチの他方の端子、前記第 4 のスイッチの他方の端子、及び前記出力端子に接続され、

前記第 1 の容量素子の他方の端子は、前記第 5 のスイッチの一方の端子及び前記第 7 のスイッチの一方の端子に接続され、

前記第 5 のスイッチの他方の端子は、前記第 1 の入力端子に接続され、

前記第 2 の容量素子の他方の端子は、前記第 6 のスイッチの一方の端子及び前記第 8 のスイッチの一方の端子に接続され、

前記第 6 のスイッチの他方の端子は、前記第 2 の入力端子に接続され、

前記第 7 乃至第 9 のスイッチの他方の端子は、それぞれ第 2 の電位に固定されていることを特徴とするセンサンプ。

【請求項 1 2】

第 1 及び第 2 の N M O S トランジスタと、第 1 の入力端子と、第 2 の入力端子と、出力端子と、第 1 乃至第 4 の容量素子と、第 1 乃至第 5 のスイッチと、を有し、

前記第 1 及び第 2 のスイッチは、一方の端子が第 1 の電位に固定され、

前記第 1 の N M O S トランジスタは、ソースが前記第 5 のスイッチの一方の端子及び前記第 3 の容量素子の一方の端子に接続され、ゲートが前記第 1 の容量素子の一方の端子、前記第 3 の容量素子の他方の端子、及び前記第 3 のスイッチの一方の端子に接続され、ドレインが前記第 1 のスイッチの他方の端子及び前記第 3 のスイッチの他方の端子に接続され、

前記第 2 の N M O S トランジスタは、ソースが前記第 5 のスイッチの一方の端子及び前記第 4 の容量素子の一方の端子に接続され、ゲートが前記第 2 の容量素子の一方の端子、前記第 4 の容量素子の他方の端子、及び前記第 4 のスイッチの一方の端子に接続され、ドレインが前記第 2 のスイッチの他方の端子、前記第 4 のスイッチの他方の端子、及び前記出力端子に接続され、

前記第 1 の容量素子の他方の端子は、前記第 1 の入力端子に接続され、

前記第 2 の容量素子の他方の端子は、前記第 2 の入力端子に接続され、

前記第 5 のスイッチの他方の端子は、第 2 の電位に固定されていることを特徴とするセンサンプ。

【請求項 1 3】

請求項 1 乃至 1 2 のいずれかーに記載のトランジスタは、薄膜トランジスタであることを特徴とするセンサンプ。

【請求項 1 4】

請求項 1 乃至 1 3 のいずれかーに記載のセンスアンプが、画素部が設けられた絶縁表面を有する基板上に設けられていることを特徴とする画像表示装置。

【請求項 1 5】

請求項 1 乃至 1 3 のいずれかーに記載のセンスアンプが用いられたことを特徴とする D R A M。

【請求項 1 6】

請求項 1 乃至 1 3 のいずれかーに記載のセンスアンプが用いられたことを特徴とする S R A M。

【請求項 1 7】

請求項 1 乃至 1 3 のいずれかーに記載のセンスアンプが組み込まれたことを特徴とする半導体記憶装置。

【請求項 1 8】

請求項 1 乃至 1 3 のいずれかーに記載のセンスアンプが組み込まれたことを特徴とする電子機器。

【請求項 1 9】

請求項 1 8 において、前記電子機器は、電子手帳、モバイルコンピュータ、携帯電話、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ、フロント型プロジェクター、リア型プロジェクターのいずれかーであることを特徴とする電子機器。