

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2022年7月14日(14.07.2022)



(10) 国際公開番号


WO 2022/149355 A1

- (51) 国際特許分類:
H04N 5/369 (2011.01) H04N 5/235 (2006.01)
G02B 7/34 (2021.01) H04N 5/355 (2011.01)
H04N 5/225 (2006.01) H04N 5/359 (2011.01)
- (21) 国際出願番号: PCT/JP2021/042409
- (22) 国際出願日: 2021年11月18日(18.11.2021)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2021-002484 2021年1月11日(11.01.2021) JP
- (71) 出願人: ソニーセミコンダクタソリューションズ株式会社(SONY SEMICONDUCTOR SOLUTIONS CORPORATION) [JP/JP]; 〒2430014
- 神奈川県厚木市旭町四丁目14番1号 Kanagawa (JP).
- (72) 発明者: 藤川 卓也 (FUJIKAWA, Takuya); 〒2430021 神奈川県厚木市岡田四丁目16番1号 ソニーL S I デザイン株式会社内 Kanagawa (JP).
- (74) 代理人: 弁理士法人つばさ国際特許事務所 (TSUBASA PATENT PROFESSIONAL CORPORATION); 〒1600022 東京都新宿区新宿1丁目15番9号 さわだビル3階 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH,

(54) Title: IMAGE CAPTURING DEVICE, PIXEL-SIGNAL PROCESSING METHOD FOR IMAGE CAPTURING DEVICE, AND IMAGE CAPTURING SYSTEM

(54) 発明の名称: 撮像装置、撮像装置の画素信号処理方法、及び、撮像システム

[図7]



161 Pixel-characteristics correcting circuit
162 Luminance-signal generating circuit
163 Blooming checking circuit
164 Combining circuit
AA Long-time accumulation
BB Intermediate-time accumulation
CC Short-time accumulation
DD Multi-exposure L/R
EE Corrected L/R
FF Luminance data L/R
GG Combined luminance data L/R

(57) Abstract: An image capturing device according to an embodiment of the present invention is provided with the following units in a two-dimensional layout of pixels: a pixel array unit including a phase-difference detection pixel having a pair of photoelectric conversion parts; and a pixel-signal processing unit that processes a pixel signal output from the phase-difference detection pixel, and it is possible to output a plurality of pixel signals with different exposure times from the individual pixels of the pixel array unit. The pixel-signal processing unit includes: a circuit that performs correction

CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO,
DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT,
HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, KE, KG, KH,
KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY,
MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ,
NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,
QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG,
US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告 (条約第21条(3))

processing on a pair of pixel signals output from the pair of photoelectric conversion parts; a circuit that generates a plurality of luminance signals corresponding to different exposure times on the basis of the pair of pixel signals after the correction processing; a checking circuit that checks whether or not blooming has occurred at the phase-difference detection pixel on the basis of the pair of pixel signals before the correction processing; and a combining circuit that generates a combined luminance signal by combining the plurality of luminance signals corresponding to the different exposure times on the basis of the result of the check.

(57) 要約: 本開示の一実施形態に係る撮像装置は、画素の2次元配置内に、一对の光電変換部を有する位相差検出用画素を含む画素アレイ部、及び、位相差検出用画素から出力される画素信号を処理する画素信号処理部を備え、画素アレイ部の各画素からは、露光時間が異なる複数の画素信号の出力が可能である。画素信号処理部は、一对の光電変換部から出力される一对の画素信号に対して補正処理を行う回路、補正処理後の一对の画素信号に基づいて、異なる露光時間に対応する複数の輝度信号を生成する回路、補正処理前の一对の画素信号に基づいて、位相差検出用画素にブルーミング現象が発生したか否かの判定を行う判定回路、及び、その判定結果に基づいて、異なる露光時間に対応する複数の輝度信号を合成した合成輝度信号を生成する合成回路を有する。

明 細 書

発明の名称：

撮像装置、撮像装置の画素信号処理方法、及び、撮像システム

技術分野

[0001] 本開示は、撮像装置、撮像装置の画素信号処理方法、及び、撮像システムに関する。

背景技術

[0002] デジタルカメラ等の撮像システムにおいて、カメラの焦点を自動的に合わせるAF（オートフォーカス）方式の一つとして像面位相差AFが知られている。像面位相差AFを実現するために、画素が行列状に2次元配置されて成る画素アレイ部内に、部分的にあるいは全面的に、デフォーカス量及びデフォーカス方向を検出可能な構成の画素（以下、便宜上、「位相差検出用画素」と記述する）が配置されることになる。

[0003] 画素アレイ部内に位相差検出用画素を設けた撮像装置として、1つの画素内に一对の光電変換部を有し、当該一对の光電変換部が生成する各像の相対位置を検出する構成の位相差検出用画素を有する撮像装置が提案されている（例えば、特許文献1参照）。

先行技術文献

特許文献

[0004] 特許文献1：WO2019/102887 A1

発明の概要

[0005] 特許文献1に記載の位相差検出用画素のように、1つの画素内を左右（L／R）に分割したL／R一对の光電変換部を有する場合、L／R一对の光電変換部間で感度差が発生することがある。L／R一对の光電変換部間で感度差が発生すると、一方の光電変換部に蓄積された電荷が飽和レベルに達した場合、一对の光電変換部の信号を加算した後の1画素の画素データのリニアリティを維持できない問題が発生する。本明細書では、この問題をブルーミ

ング現象と定義する。

[0006] ところで、広ダイナミックレンジ化を図るために、露光時間が異なる複数の画素信号を取得可能な構成の撮像装置がある。このような撮像装置では、複数露光のL／Rの輝度データを合成することで、広ダイナミックレンジ化を図ることになる。しかし、L／R一对の光電変換部を有する位相差検出用画素を備える撮像装置にあっては、L／R一对の光電変換部の各信号を分離した状態で信号処理を行うため、上記のブルーミング現象の発生によって画素データのリニアリティが維持できないと、異なる露光時間の画素データの切り替え箇所で輝度段差が発生する場合がある。

[0007] ブルーミング現象の発生に起因して、異なる露光時間の画素データの切り替え箇所での輝度段差の発生を回避することができる、撮像装置、撮像装置の画素信号処理方法、及び、当該撮像装置を有する撮像システムを提供することが望ましい。

[0008] 本開示の一実施の形態に係る撮像装置は、画素が行列状に2次元配置されて成り、画素の2次元配置内に、一对の光電変換部を有する位相差検出用画素を含む画素アレイ部、及び、位相差検出用画素から出力される画素信号を処理する画素信号処理部を備え、位相差検出用画素を含む画素アレイ部の各画素からは、露光時間が異なる複数の画素信号の出力が可能であり、画素信号処理部は、一对の光電変換部から出力される一对の画素信号に対して所定の補正処理を行う画素特性補正回路、画素特性補正回路での補正処理後の一对の画素信号に基づいて、異なる露光時間に対応する複数の輝度信号を生成する輝度信号生成回路、画素特性補正回路での補正処理前的一对の画素信号に基づいて、位相差検出用画素にブルーミング現象が発生したか否かの判定を行うブルーミング判定回路、及び、ブルーミング判定回路の判定結果に基づいて、異なる露光時間に対応する複数の輝度信号を合成した合成輝度信号を生成する合成回路を有する。

[0009] 本開示の一実施の形態に係る撮像装置の画素信号処理方法は、画素が行列状に2次元配置されて成り、画素の2次元配置内に、一对の光電変換部を有

する位相差検出用画素を含む画素アレイ部を備え、位相差検出用画素を含む画素アレイ部の各画素からは、露光時間が異なる複数の画素信号の出力が可能であり、位相差検出用画素から出力される画素信号を処理するに当たって、一对の光電変換部から出力される一对の画素信号に対して所定の補正処理を行う画素特性補正ステップ、画素特性補正ステップでの補正処理後の一对の画素信号に基づいて、異なる露光時間に対応する複数の輝度信号を生成する輝度信号生成ステップ、画素特性補正ステップでの補正処理前的一对の画素信号に基づいて、位相差検出用画素にブルーミング現象が発生したか否かの判定を行うブルーミング判定ステップ、及び、ブルーミング判定ステップの判定結果に基づいて、異なる露光時間に対応する複数の輝度信号を合成した合成輝度信号を生成する合成ステップを有する。

[0010] 本開示の一実施の形態に係る撮像システムは、画素が行列状に2次元配置されて成り、画素の2次元配置内に、一对の光電変換部を有する位相差検出用画素を含む画素アレイ部、及び、位相差検出用画素から出力される画素信号を処理する画素信号処理部を備える撮像装置、撮像装置の入射光路中に配された撮像レンズ、並びに、位相差検出用画素的一对の光電変換部から出力される一对の画素信号から生成されるオートフォーカス信号に基づいて、撮像レンズのフォーカス制御を行うフォーカス制御部を備え、位相差検出用画素を含む画素アレイ部の各画素からは、露光時間が異なる複数の画素信号の出力が可能であり、画素信号処理部は、一对の光電変換部から出力される一对の画素信号に対して所定の補正処理を行う画素特性補正回路、画素特性補正回路での補正処理後の一对の画素信号に基づいて、異なる露光時間に対応する複数の輝度信号を生成する輝度信号生成回路、画素特性補正回路での補正処理前的一对の画素信号を基に、位相差検出用画素にブルーミング現象が発生したか否かの判定を行うブルーミング判定回路、及び、ブルーミング判定回路の判定結果に基づいて、異なる露光時間に対応する複数の輝度信号を合成した合成輝度信号を生成する合成回路を有する。

図面の簡単な説明

[0011] [図1]図1は、本開示に係る技術が適用される撮像装置の一例であるCMOSイメージセンサのシステム構成を模式的に示すブロック図である。

[図2]図2は、画素の回路構成の一例を示す回路図である。

[図3]図3は、カラーフィルタのベイヤ配列、3露光合成、及び、位相差検出用画素について説明する図である。

[図4]図4は、位相差検出用画素の断面構造の一例を示す断面図である。

[図5]図5は、ブルーミング対策についての説明図である。

[図6]図6は、ブルーミング対策による画素加算時のリニアリティ維持についての説明図である。

[図7]図7は、本開示の実施形態に係る画素信号処理部の構成の一例を模式的に示すブロック図である。

[図8]図8は、実施例1に係る画素信号処理部の構成の一例を模式的に示すブロック図である。

[図9]図9は、ブルーミング判定回路及び合成回路による3露光合成処理の一例を模式的に示す図である。

[図10]図10は、長時間蓄積用マップ、中時間蓄積用マップ、及び、短時間蓄積用マップの一例を示す図である。

[図11]図11は、実施例2に係る画素信号処理部の構成の一例を模式的に示すブロック図である。

[図12]図12は、実施例3に係る画素信号処理部の構成の一例を模式的に示すブロック図である。

[図13]図13は、実施例4に係る画素信号処理部の構成の一例を模式的に示すブロック図である。

[図14]図14は、本開示の撮像システムの構成の概略を模式的に示すブロック図である。

発明を実施するための形態

[0012] 以下、本開示に係る技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示に係る技術は実施形

態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。

1. 本開示の撮像装置、撮像装置の画素信号処理方法、及び、撮像システム、全般に関する説明
2. 本開示に係る技術が適用される撮像装置
 - 2-1. CMOSイメージセンサの構成例
 - 2-2. 画素の回路例
 - 2-3. 画素の構成例
 - 2-3-1. ベイヤ配列
 - 2-3-2. 露光時間が異なる複数の画素信号の合成
 - 2-3-3. 位相差検出用画素
 - 2-3-4. 本開示の画素
 - 2-3-5. 位相差検出用画素の断面構造例
 - 2-4. 画素の構成例
3. 本開示の実施形態に係る画素信号処理部
 - 3-1. 画素信号処理部の構成例
 - 3-2. 合成輝度データL/Rの活用例
 - 3-3. 実施例1（輝度データ生成ブロックに、ブルーミング影響回避及び3露光輝度データ合成の機能を組み込んだ例）
 - 3-4. 実施例2（位相差検出用画素が白色画素から成る例）
 - 3-5. 実施例3（位相差検出用画素が白色画素から成り、且つ、センサ外部で合成処理を行う例）
 - 3-6. 実施例4（実施例3の変形例：位相差検出用画素がRGBベイヤ配列の画素から成り、且つ、センサ外部で合成処理を行う例）
4. 本開示の撮像システム
5. 変形例

6. 本開示がとることができる構成

[0013] <本開示の撮像装置、画素信号処理方法、及び、撮像システム、全般に関する説明>

本開示の撮像装置、画素信号処理方法、及び、撮像システムにあっては、画素特性補正回路（ステップ）について、所定の補正処理として、一对の光電変換部の感度差を補正する処理を行う構成とすることができる。ブルーミング現象は、一对の光電変換部の感度差に起因して、一对の光電変換部の一方の光電変換部が先に飽和したときに発生する現象である。

[0014] 上述した好ましい構成を含む本開示の撮像装置、画素信号処理方法、及び、撮像システムにあっては、ブルーミング判定回路（ステップ）について、ブルーミング閾値を有し、位相差検出用画素の画素値がブルーミング閾値以上のときにブルーミング現象が発生した位相差検出用画素と判定する構成とすることができる。また、合成回路（ステップ）については、ブルーミング判定回路によってブルーミング現象が発生していないと判定された位相差検出用画素から出力される一对の画素信号を用いて、異なる露光時間に対応する複数の輝度信号を合成した合成輝度信号を生成する構成とすることができる。

[0015] また、上述した好ましい構成を含む本開示の撮像装置、画素信号処理方法、及び、撮像システムにあっては、ブルーミング判定回路（ステップ）について、ブルーミング閾値以上の画素値の位相差検出用画素から出力される一对の画素信号については、合成輝度信号の生成に使用しないように露光時間毎にブレンドマップを生成する構成とすることができる。また、合成回路（ステップ）について、露光比に応じて輝度レベルを合わせることによって合成処理を行う構成とすることができる。

[0016] また、上述した好ましい構成を含む本開示の撮像装置、画素信号処理方法、及び、撮像システムにあっては、合成回路（ステップ）について、異なる露光時間の画素データの切り替え箇所で発生する輝度段差を、ブレンドマップを用いたブレンド処理によって緩和する構成とすることができる。また、

位相差検出用画素について、一对の光電変換部の感度差に起因して、一对の光電変換部の一方の光電変換部が先に飽和したとき、その飽和した信号を他方の光電変換部に逃がす画素構造を有する構成とすることができる。

[0017] また、上述した好ましい構成を含む本開示の撮像装置、画素信号処理方法、及び、撮像システムにあっては、位相差検出用画素について、画素アレイ部の全画素として全面的に設けられている構成とすることができる。また、位相差検出用画素について、カラーフィルタがベイヤ配列の画素から成る、あるいは、白色の画素から成る構成とすることができる。

[0018] <本開示に係る技術が適用される撮像装置>

本開示に係る技術が適用される撮像装置として、X-Yアドレス方式の撮像装置の一種であるCMOS (Complementary Metal Oxide Semiconductor) イメージセンサを例に挙げて説明する。CMOSイメージセンサは、CMOSプロセスを応用して、又は、部分的に使用して作製されたイメージセンサである。

[0019] [CMOSイメージセンサの構成例]

図1は、本開示に係る技術が適用される撮像装置の一例であるCMOSイメージセンサのシステム構成を模式的に示すブロック図である。

[0020] 本適用例に係るCMOSイメージセンサ1は、画素アレイ部11及び当該画素アレイ部11の周辺に配置される周辺回路部を有する構成となっている。画素アレイ部11は、光電変換部（光電変換素子）を含む画素20が行方向及び列方向に、即ち、行列状に2次元配置された構成となっている。ここで、行方向とは、画素行の画素20の配列方向を言い、列方向とは、画素列の画素20の配列方向を言う。画素20は、光電変換部にて光電変換を行うことにより、受光した光量に応じた光電荷を生成し、蓄積する。

[0021] 画素アレイ部11の周辺回路部は、例えば、行選択部12、負荷MOS部13、カラム信号処理部14、出力回路部15、画素信号処理部16、及び、タイミング制御部17等によって構成されている。行選択部12、負荷MOS部13、カラム信号処理部14、出力回路部15、画素信号処理部16

、及び、タイミング制御部 17 等の周辺回路部は、例えば、画素アレイ部 11 と同じ半導体基板 18 上に形成された構成となっている。

[0022] 尚、ここでは、半導体チップ構造として、画素アレイ部 11 と同じ半導体基板（半導体チップ）上に周辺回路部が形成された、所謂、平置型の半導体チップ構造を例示したが、平置型の半導体チップ構造に限られるものではない。すなわち、1 層目の半導体基板及び 2 層目の半導体基板の少なくとも 2 つの半導体基板が積層され、1 層目の半導体基板に画素アレイ部 11 が形成され、2 層目の半導体基板に周辺回路部が形成された、所謂、積層型の半導体チップ構造とすることができる。

[0023] 上述した例えば 2 層の積層型の半導体チップ構造において、1 層目の半導体基板上の画素アレイ部 11 と 2 層目の半導体基板に周辺回路部とは、Cu 電極同士を直接接合する Cu-Cu 直接接合、シリコン貫通電極（Through Silicon Via: TSV）、マイクロバンプ等から成る接合部（図示を省略）を介して電氣的に接続される。

[0024] 画素アレイ部 11 において、行列状の画素配列に対し、画素行毎に画素制御線 31（ $31_1 \sim 31_m$ ）が行方向に沿って配線されている。また、画素列毎に信号線 32（ $32_1 \sim 32_n$ ）が列方向に沿って配線されている。画素制御線 31 は、画素 20 から信号を読み出す際の駆動を行うための駆動信号を伝送する。図 1 では、画素制御線 31 について 1 本の配線として図示しているが、1 本に限られるものではない。画素制御線 31 の一端は、行選択部 12 の各行に対応した出力端に接続されている。

[0025] 以下に、画素アレイ部 11 の周辺回路部の各構成要素、即ち、行選択部 12、負荷 MOS 部 13、カラム信号処理部 14、出力回路部 15、画素信号処理部 16、及び、タイミング制御部 17 等によって構成されている。行選択部 12、負荷 MOS 部 13、カラム信号処理部 14、出力回路部 15、画素信号処理部 16、及び、タイミング制御部 17 について説明する。

[0026] 行選択部 12 は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部 11 の各画素 20 の選択に際して、画素行の走査や画素行

のアドレスを制御する。この行選択部 12 は、その具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の 2 つの走査系を有する構成となっている。

[0027] 読出し走査系は、画素 20 から画素信号を読み出すために、画素アレイ部 11 の画素 20 を行単位で順に選択走査する。画素 20 から読み出される画素信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。

[0028] この掃出し走査系による掃出し走査により、読出し行の画素 20 の光電変換素子から不要な電荷が掃き出されることによって当該光電変換素子がリセットされる。そして、この掃出し走査系による不要電荷の掃き出す（リセットする）ことにより、所謂、電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。

[0029] 読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作又は電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読み出し動作による読み出しタイミング又は電子シャッタ動作による掃き出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、画素 20 における光電荷の露光期間となる。

[0030] 負荷 MOS 部 13 は、画素列毎に垂直信号線 32（32₁～32_n）の各々に接続された MOS トランジスタから成る電流源 I（図 2 参照）の集合から成り、行選択部 12 によって選択走査された画素行の各画素 20 に対し、垂直信号線 32（32₁～32_n）の各々を通してバイアス電流を供給する。

[0031] カラム信号処理部 14 は、画素アレイ部 11 の画素列に対応して設けられた回路部の集合から成り、画素行単位で画素 20 から出力される画素信号に対して、画素列毎にノイズ除去などの信号処理を行う。具体的には、カラム信号処理部 14 は、例えば、画素固有の固定パターンノイズを除去するための CDS（Correlated Double Sampling：相関二重サンプリング）処理や、

アナログーデジタル変換処理などの信号処理を行う。カラム信号処理部 14 で信号処理された画素データは、出力信号線 L を通して出力回路部 15 に供給される。

[0032] 出力回路部 15 は、カラム信号処理部 14 からの出力信号線 L を通しての画素データの読出しや所定の信号処理を行う。具体的には、出力回路部 15 は、所定の信号処理として、例えば、縦線欠陥、点欠陥の補正、又は、信号のクランプ、更には、パラレルーシリアル変換、圧縮、符号化、加算、平均、及び、間欠動作などのデジタル信号処理を行い、画像データとして出力する。

[0033] 画素信号処理部 16 は、本開示の技術が適用される回路部分であり、その構成及び動作などの詳細については後述する。

[0034] タイミング制御部 17 は、外部から与えられる同期信号に基づいて、各種のタイミング信号、クロック信号、及び、制御信号等を生成する。そして、タイミング制御部 17 は、これら生成した信号を基に、行選択部 12、カラム信号処理部 14、及び、画素信号処理部 16 等の駆動制御を行う。

[0035] [画素の回路例]

図 2 は、画素 20 の回路構成の一例を示す回路図である。画素 20 は、光電変換素子として、例えば、フォトダイオード 21 を有している。画素 20 は、フォトダイオード 21 の他に、転送トランジスタ 22、リセットトランジスタ 23、増幅トランジスタ 24、及び、選択トランジスタ 25 を有する構成となっている。

[0036] 転送トランジスタ 22、リセットトランジスタ 23、増幅トランジスタ 24、及び、選択トランジスタ 25 の 4 つのトランジスタとしては、例えば N チャネルの MOS 型電界効果トランジスタを用いている。但し、ここで例示した 4 つのトランジスタ 22～25 の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

[0037] この画素 20 に対して、先述した画素制御線 31 ($31_1 \sim 31_m$) として、複数の画素制御線が同一画素行の各画素 20 に対して共通に配線されている

。これら複数の画素制御線は、行選択部 12 の各画素行に対応した出力端に画素行単位で接続されている。行選択部 12 は、複数の画素制御線に対して転送信号 TRG、リセット信号 RST、及び、選択信号 SEL を適宜出力する。

[0038] フォトダイオード 21 は、アノード電極が低電位側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷(ここでは、光電子)に光電変換してその光電荷を蓄積する。フォトダイオード 21 のカソード電極は、転送トランジスタ 22 を介して増幅トランジスタ 24 のゲート電極と電氣的に接続されている。ここで、増幅トランジスタ 24 のゲート電極が電氣的に繋がった領域は、フローティングディフュージョン(浮遊拡散領域／不純物拡散領域)FDである。フローティングディフュージョンFDは、電荷を電圧に変換する電荷電圧変換部である。

[0039] 転送トランジスタ 22 のゲート電極には、高レベル(例えば、 V_{DD} レベル)がアクティブとなる転送信号 TRG が行選択部 12 から与えられる。転送トランジスタ 22 は、転送信号 TRG に応答して導通状態となることで、フォトダイオード 21 で光電変換され、当該フォトダイオード 21 に蓄積された光電荷をフローティングディフュージョンFDに転送する。

[0040] リセットトランジスタ 23 は、高電位側電源電圧 V_{DD} のノードとフローティングディフュージョンFDとの間に接続されている。リセットトランジスタ 23 のゲート電極には、高レベルがアクティブとなるリセット信号 RST が行選択部 12 から与えられる。リセットトランジスタ 23 は、リセット信号 RST に応答して導通状態となり、フローティングディフュージョンFDの電荷を電圧 V_{DD} のノードに捨てることによってフローティングディフュージョンFDをリセットする。

[0041] 増幅トランジスタ 24 は、ゲート電極がフローティングディフュージョンFDに、ドレイン電極が高電位側電源電圧 V_{DD} のノードにそれぞれ接続されている。増幅トランジスタ 24 は、フォトダイオード 21 での光電変換によって得られる信号を読み出すソースフォロワの入力部となる。すなわち、増幅

トランジスタ 24 は、ソース電極が選択トランジスタ 25 を介して信号線 32 に接続される。

[0042] 選択トランジスタ 25 は、ドレイン電極が増幅トランジスタ 24 のソース電極に接続され、ソース電極が信号線 32 に接続されている。選択トランジスタ 25 のゲート電極には、高レベルがアクティブとなる選択信号 SEL が行選択部 12 から与えられる。選択トランジスタ 25 は、選択信号 SEL に応答して導通状態となることで、画素 20 を選択状態として増幅トランジスタ 24 から出力される信号を信号線 32 に伝達する。

[0043] 尚、上記の回路例では、画素 20 として、転送トランジスタ 22、リセットトランジスタ 23、増幅トランジスタ 24、及び、選択トランジスタ 25 から成る、即ち、4つのトランジスタ (Tr) から成る 4Tr 構成を例に挙げたが、これに限られるものではない。例えば、選択トランジスタ 25 を省略し、増幅トランジスタ 24 に選択トランジスタ 25 の機能を持たせる 3Tr 構成とすることもできるし、必要に応じて、トランジスタの数を増やした 5Tr 以上の構成とすることもできる。

[0044] 上記の回路構成例の画素 20 からは、リセットトランジスタ 23 によるフローティングディフュージョン FD のリセット時のリセットレベルであるリセット信号 (所謂、P 相信号) と、フォトダイオード 21 での光電変換に基づく信号レベルであるデータ信号 (所謂、D 相信号) とが順に出力される。すなわち、画素 20 から出力される画素信号は、リセット時のリセット信号、及び、フォトダイオード 21 での光電変換時のデータ信号を含んでいる。

[0045] [画素の構成例]

(ベイヤ配列)

上記の構成の CMOS イメージセンサ 1 において、画素アレイ部 11 の各画素 20 には、例えば、 2×2 (列方向 2 画素 $\times$ 行方向 2 画素) の 4 画素を単位としてカラーフィルタ 47 (図 4 参照) が配置される。但し、後述するように、カラーフィルタ 47 が配置されない場合もある。ここでは、カラーフィルタ 47 の配置例として、図 3 に示す R (赤色) G (緑色) B (青色)

のベイア配列を例示する。尚、カラーフィルタの配置例としては、ベイア配列やRGBの原色系フィルタに限定されるものではなく、C（シアン）M（マゼンタ）Y（イエロー）等の補色系フィルタ等、種々の構成が適用されてもよい。

[0046] （露光時間が異なる複数の画素信号の合成）

また、上記の構成のCMOSイメージセンサ1では、広ダイナミックレンジを図るために、即ち、ダイナミックレンジの広い画像を生成するために、露光時間が異なる複数の画素信号を取得する構成となっている。ここでは、一例として、露光時間が相対的に長い長時間蓄積の画素信号、露光時間が相対的に中程度の中時間蓄積の画素信号、及び、露光時間が相対的に短い短時間蓄積の3種類の露光時間（以下、「3露光」と略記する）に基づく画素信号を合成することによって広ダイナミックレンジ化を図る場合を例示する。図3に示す3露光合成の例では、長時間蓄積の画素をL、中時間蓄積の画素をM、短時間蓄積の画素Sとして図示し、上記のカラーフィルタのベイア配列を単位として長時間蓄積の画素L、中時間蓄積の画素M、及び、短時間蓄積の画素Sが配置されている。

[0047] （位相差検出用画素）

上記の構成のCMOSイメージセンサ1では、更に、画素20が行列状に2次元配置されて成る画素アレイ部11において、画素20の2次元配置内に、部分的にあるいは全面的に位相差検出用画素が配置された構成となっている。ここでは、画素アレイ部11内の全ての画素20が位相差検出用画素である構成、即ち、画素アレイ部11内に全面的に位相差検出用画素20が配置されている構成を例示する。

[0048] 位相差検出用画素20は、図3に示すように、一対の光電変換部、即ち、画素20の2次元配置の行方向において、左右（L/R）に分割された左右一対のフォトダイオード21L、21Rを有している。一対のフォトダイオード21L、21Rは、1つの画素20内において形成位置が異なる。これにより、L/R一対のフォトダイオード21L、21Rのそれぞれの信号が

ら生成される像にずれが生じる。従って、一对のフォトダイオード 21 L, 21 R のそれぞれの信号に基づく L/R 各像の相対位置を検出することにより、後述するオートフォーカスで用いるデフォーカス量及びデフォーカス方向を検出することができる。

[0049] 本明細書においては、便宜上、一对のフォトダイオード 21 L, 21 R を有し、オートフォーカスで用いるデフォーカス量及びデフォーカス方向を検出するために用いることができる画素を位相差検出用画素と呼んでいる。尚、位相差検出用画素については、デフォーカス量及びデフォーカス方向を検出するために用いるだけでなく、一对のフォトダイオード 21 L, 21 R の各信号を加算することによって、通常の画素と同様に、1 画素の画素信号を取得する画素としても用いることができるし、L/R 一对の合成輝度データの差分情報から深度情報 (Depth) の算出に用いることができる。

[0050] (本開示の画素)

上述したように、本開示の技術が適用される撮像装置、即ち、CMOS イメージセンサ 1 は、カラーフィルタの配置が例えば RGB のベイヤ配列であり、露光時間が異なる長時間蓄積、中時間蓄積、及び、短時間蓄積の画素信号を取得するとともに、デフォーカス量及びデフォーカス方向の検出が可能な位相差検出用画素 20 を、例えば画素アレイ部 11 内に全面的に有する構成となっている。

[0051] (位相差検出用画素の断面構造例)

ここで、位相差検出用画素 20 の断面構造の一例について図 4 の断面図を用いて説明する。半導体基板 18 において、例えば、P 型 (第 1 導電型) の半導体領域 31 に、N 型 (第 2 導電型) の半導体領域 42 を形成することにより、フォトダイオード 21 L, 21 R が形成されている。位相差検出用画素 20 には、1 画素内に左右一对のフォトダイオード 21 L, 21 R が形成されている。左右一对のフォトダイオード 21 L, 21 R は、画素領域を均等に 2 分割して対称配置となるように形成されている。

[0052] 図 4 において下側となる半導体基板 18 の表面側には、位相差検出用画素

20の左右一対のフォトダイオード21L, 21Rで生成され、蓄積された電荷の読出し等を行う画素トランジスタ（図示せず）、複数の配線43、及び、層間絶縁膜44からなる多層配線層45が形成されている。

[0053] 一方、図4において上側となる半導体基板18の裏面側の画素境界部分には、画素間遮光膜46が形成されている。画素間遮光膜46は、光を遮光する材料であればよいが、遮光性が強く、且つ、微細加工、例えばエッチングで精度よく加工できる材料が望ましい。画素間遮光膜46については、例えば、タングステン（W）、アルミニウム（Al）、銅（Cu）、チタン（Ti）、モリブデン（Mo）、ニッケル（Ni）などの金属膜で形成することができる。

[0054] また、半導体基板18の裏面側界面には、例えば、シリコン酸化膜などによる反射防止膜（絶縁層）などを更に形成してもよい。

[0055] 画素間遮光膜46を含む半導体基板18の裏面上には、カラーフィルタ47が形成されている。カラーフィルタ47は、例えば顔料や染料などの色素を含んだ感光性樹脂を回転塗布することによって形成される。カラーフィルタ47の色配列については、図3で説明したRGBベイア配列を例示することができる。

[0056] カラーフィルタ47の上には、オンチップレンズ48が画素単位、即ち、一対のフォトダイオード21L, 21Rに対して共通に形成されている。オンチップレンズ48は、例えば、スチレン系樹脂、アクリル系樹脂、スチレン-アクリル共重合系樹脂、又は、シロキサン系樹脂等の樹脂系材料で形成される。

[0057] 上記の画素構造から明らかなように、本開示の技術が適用される撮像装置は、多層配線層45が形成された半導体基板18の表面側と反対側の裏面側に、カラーフィルタ47やオンチップレンズ48を形成して、裏面側から照射される光を取り込む裏面照射型のCMOSイメージセンサ1である。但し、裏面照射型に限られるものではなく、表面側から照射される光を取り込む表面照射型とすることもできる。

[0058] [ブルーミング現象について]

以上のように、露光時間が異なる複数の画素信号の取得が可能であるとともに、左右（L／R）一対のフォトダイオード21L，21Rを有する位相差検出用画素20を備えCMOSイメージセンサ1において、一対のフォトダイオード21L，21Rの信号は、深度情報（Depth）の算出に用いることができる。図1に示す画素信号処理部16では、画素毎に、一対のフォトダイオード21L，21Rから出力される、露光時間が異なる複数の画素信号L／Rに対して所定の信号処理が行われる。

[0059] ここで、画素信号処理部16における参考処理例として、一対のフォトダイオード21L，21Rから出力される、長時間蓄積、中時間蓄積、及び、短時間蓄積の画素信号L／Rに対して所定の補正処理を行った後の露光データから、どれか1つの露光データL／Rを選択し、この選択した露光データL／Rを基に輝度データL／Rを生成する処理を考える。

[0060] この参考処理例の場合、長時間蓄積、中時間蓄積、及び、短時間蓄積の3つの露光データL／Rを取得したとしても、どれか1つの露光データL／Rのみしか出力として選択されないため、3露光撮影を行っても、輝度データL／Rのダイナミックレンジが狭く、暗部や明部での深度情報の検出精度が悪くなる。

[0061] また、左右一対のフォトダイオード21L，21Rを有する位相差検出用画素20を備えるCMOSイメージセンサ1では、一対のフォトダイオード21L，21R間で感度差が発生することがある。その結果、一方のフォトダイオード21L／21Rに蓄積された電荷が飽和レベルに達した場合、一対のフォトダイオード21L，21Rの信号を加算した後の1画素の画素データのリニアリティを維持できないブルーミング現象が発生する。そして、ブルーミング現象の発生によって画素データのリニアリティが維持できないと、異なる露光時間の画素データの切り替え箇所では輝度段差が発生し、段差部で間違った深度情報の検出が起こる。

[0062] ブルーミング現象の問題を回避するために、位相差検出用画素20は、次

のような画素構造となっている。このブルーミング対策についての説明図を図5に示す。図5の上側の図は、Rの2×2画素のうちの中時間蓄積(M)の位相差検出用画素20を拡大した平面図であり、図5の下側の図は、一対のフォトダイオード21L, 21Rのポテンシャルを模式的に示すポテンシャル概念図である。

[0063] 位相差検出用画素20は、L/R一対のフォトダイオード21L, 21R間のポテンシャル障壁201が、画素境界のポテンシャル障壁202よりも低く形成された画素構造となっている。L/R一対のフォトダイオード21L, 21R間のポテンシャル障壁201の高さについては、一対のフォトダイオード21L, 21Rを分離する両者間の不純物層(図4では、図示を省略)の不純物濃度を調整することにより、画素境界のポテンシャル障壁202よりも低く形成することができる。

[0064] このように、L/R一対のフォトダイオード21L, 21R間のポテンシャル障壁201を、画素境界のポテンシャル障壁202よりも低く形成することにより、一対のフォトダイオード21L, 21Rの感度差に起因して、一対のフォトダイオード21L, 21Rの一方(図5の例では、フォトダイオード21L)が先に飽和したとき、その飽和した信号を他方(図5の例では、フォトダイオード21R)に逃がすことができる。この画素構造により、L/R一対のフォトダイオード21L, 21Rを加算(画素加算)した後の1画素の画素データのリニアリティを確保することができる。

[0065] 上記のブルーミング対策による画素加算時のリニアリティ維持についての説明図を図6に示す。センサ外に出力する画像データ(例えば、ベイヤ配列)については、L/R一対のフォトダイオード21L, 21Rの各信号を加算して使用するため、上記のブルーミング対策によってブルーミング現象発生の問題は影響しない。

[0066] しかし、位相差検出用画素20を用いるCMOSイメージセンサ1では、オートフォーカスのためのデフォーカス情報(デフォーカス量及びデフォーカス方向)、あるいは、深度情報を検出するために、L/R一対のフォトダイ

オード 2 1 L, 2 1 R の各信号を分離した状態で信号処理を行う。そのため、ブルーミング現象が発生すると、画素データのリニアリティを維持できないため、合成時の信号レベルが合わなくなる。

[0067] <本開示の実施形態に係る画素信号処理部>

本開示の実施形態に係る画素信号処理部、即ち、図 1 に示す画素信号処理部 1 6 の構成の一例のブロック図を図 7 に模式的に示す。

[0068] [画素信号処理部の構成例]

本開示の実施形態（以下、「本実施形態」と略記する）に係る画素信号処理部 1 6 は、露光時間が異なる複数の画素信号の取得が可能であるとともに、L/R 一对のフォトダイオード 2 1 L, 2 1 R を有する位相差検出用画素 2 0 を備える CMOS イメージセンサ 1 において、画素毎に、一对のフォトダイオード 2 1 L, 2 1 R から出力される、露光時間が異なる複数の画素信号 L/R に対して所定の信号処理を行うための信号処理部である。具体的には、本実施形態に係る画素信号処理部 1 6 は、画素特性補正回路 1 6 1、輝度信号生成回路 1 6 2、ブルーミング判定回路 1 6 3、及び、合成回路 1 6 4 を有する構成となっている。

[0069] 画素特性補正回路 1 6 1 は、L/R 一对のフォトダイオード 2 1 L, 2 1 R から出力される、露光時間が異なる複数の画素信号 L/R、例えば、長時間蓄積、中時間蓄積、及び、短時間蓄積の 3 つの画素信号 L/R に対して所定の補正処理を行う。具体的には、画素特性補正回路 1 6 1 は、像高位置によって L/R のバランスが変化するために、所定の補正処理の一例として、長時間蓄積、中時間蓄積、及び、短時間蓄積の 3 つの画素信号 L/R に対して、L/R 一对のフォトダイオード 2 1 L, 2 1 R の感度差を補正する処理を行う。

[0070] 輝度信号生成回路 1 6 2 は、画素特性補正回路 1 6 1 での補正処理後の長時間蓄積、中時間蓄積、及び、短時間蓄積の 3 つの画素信号 L/R に基づいて、異なる露光時間（長時間蓄積、中時間蓄積、及び、短時間蓄積）に対応する複数の輝度信号（輝度データ）L/R を生成する。

[0071] ブルーミング判定回路 163 は、画素特性補正回路 161 での補正処理前の画素信号、即ち、長時間蓄積、中時間蓄積、及び、短時間蓄積の 3 つの画素信号 L/R に基づいて、位相差検出用画素 20 にブルーミング現象が発生したか否かの判定を行う。ブルーミング現象の発生の影響により、リニアリティが維持できなくなる画素値は、位相差検出用画素 20 の特性に依存する。そこで、ブルーミング判定回路 163 には、ブルーミング閾値が設定されている。そして、ブルーミング判定回路 163 は、画素特性補正回路 161 での補正処理前の画素値がブルーミング閾値以上のときにブルーミング現象が発生した位相差検出用画素 20 と判定する。

[0072] 合成回路 164 は、ブルーミング判定回路 163 の判定結果に基づいて、異なる露光時間に対応する複数の輝度信号、即ち、長時間蓄積、中時間蓄積、及び、短時間蓄積の 3 つの輝度データ L/R を合成し、合成輝度データ L/R として出力する。具体的には、合成回路 164 は、ブルーミング判定回路 163 でブルーミング現象が発生したと判定された位相差検出用画素 20 を除外し、ブルーミング現象が発生していないと判定された位相差検出用画素 20 について、長時間蓄積、中時間蓄積、及び、短時間蓄積の 3 つの輝度データ L/R を合成し、合成輝度データ L/R として出力する。

[0073] ここで、画素特性補正回路 161 での補正処理前のデータに基づいて、ブルーミング現象が発生している画素の判定を行うのは、次の理由による。すなわち、画素特性補正回路 161 での感度差などの補正処理により、L/R の信号レベルが変化してしまい、本来の画素が持つ信号レベルがわからなくなるためである。また、センサ出力後の輝度データでは、様々な信号処理が施されているため、同様の理由で元の信号レベルを復元することができない。従って、画素特性補正回路 161 での補正処理前のデータに基づいて、ブルーミング判定処理とそれを使った合成処理を行うことで、リニアリティ維持の判断を正確に行うことができる。

[0074] [合成輝度データ L/R の活用例]

L/R 一对の合成輝度データについては、それぞれのデータに基づいて、

L/R各像の相対位置を検出し、オートフォーカスで用いるデフォーカス情報（デフォーカス量及びデフォーカス方向）を検出する用途や、L/R一对の合成輝度データの差分情報から深度データを算出する用途に用いることができる。そして、例えば、深度データと合成輝度データとを組み合わせることにより、撮像画像の背景をぼかす、所謂、「背景ぼかし」の技術に活用することができる。

[0075] ここで、L/R一对の合成輝度データの差分情報から深度データを算出する際に重要なポイントとなるのがコントラストである。ダイナミックレンジが広いシーンでは、中時間蓄積のみの輝度データではコントラストが十分に得られず、誤った深度データを算出しやすい。そのため、ダイナミックレンジが広い合成輝度データL/Rを使うことで、より正確な深度データを算出することが可能になる。尚、L/R一对の合成輝度データを加算することで、1つの画素の画素データを取得することができる。

[0076] 尚、本開示の撮像装置の画素信号処理方法について、図7に示す本実施形態に係る画素信号処理部16において、画素特性補正回路161、輝度信号生成回路162、ブルーミング判定回路163、及び、合成回路164を、画素特性補正ステップ、輝度信号生成ステップ、ブルーミング判定ステップ、及び、合成ステップと置き換えたものとなる。

[0077] 上述したように、本実施形態に係る画素信号処理部（画素信号処理方法）では、画素特性補正回路161による感度補正処理前の画素データを使用し、ブルーミング現象が発生している位相差検出用画素20の判定を行い、ブルーミング現象が発生していない位相差検出用画素20の画素データを使用し、3露光輝度データの合成処理を行っている。これによって、1つの輝度データを使用する場合に比べて、ダイナミックレンジが広い合成輝度データL/Rを得ることができるため、暗部や明部での深度情報の検出精度を向上できる。また、異なる露光時間の画素データの切り替え箇所では輝度段差が発生することもないため、間違った深度情報の検出が起こることもない。

[0078] 以下に、ブルーミング現象の発生に起因して、異なる露光時間の画素デー

タの切り替え箇所での輝度段差の発生を回避するための本実施形態に係る画素信号処理部 16 の具体的な実施例について説明する。

[0079] [実施例 1]

実施例 1 は、輝度データ生成ブロックに、ブルーミング影響回避及び 3 露光輝度データ合成の機能を組み込んだ例である。実施例 1 に係る画素信号処理部の構成の一例のブロック図を図 8 に模式的に示す。

[0080] 輝度データ生成ブロック 50 は、輝度信号生成回路 162、ブルーミング判定回路 163、及び、合成回路 164 の他に、階調圧縮回路 165 を有し、位相差検出用画素 20 の L/R 対のフォトダイオード 21L, 21R から出力される、露光時間が異なる複数の画素信号 L/R、例えば、長時間蓄積、中時間蓄積、及び、短時間蓄積の 3 つの画素信号 L/R に基づいて合成輝度信号 L/R を生成する。すなわち、輝度データ生成ブロック 50 は、ブルーミング判定回路 163 の判定結果に基づくブルーミング影響回避、並びに、輝度信号生成回路 162 及び合成回路 164 による 3 露光輝度データ合成の機能を有している。

[0081] (ブルーミング判定処理)

ブルーミング判定回路 163 は、画素特性補正回路 161 での感度差補正処理前の画素データ、即ち、長時間蓄積、中時間蓄積、及び、短時間蓄積の 3 つの画素データ L/R に基づいて、ブルーミング現象が発生している画素を検出する。輝度信号生成回路 162 での輝度データの生成には、ベイヤ配列の R/G/G/B の画素データを使用するため、どれか 1 つの画素でもブルーミング現象が発生している場合には、その輝度データは使用できない。また、ブルーミング現象が発生した同色画素の L/R にも影響するため、生成された輝度データの L/R の両方が使用できない。

[0082] (ブレンドマップ生成処理)

ブルーミング判定回路 163 では、ブルーミング現象が発生した画素の情報に基づき、長時間蓄積、中時間蓄積、及び、短時間蓄積の画素データのそれぞれについて、ブルーミング判定結果としてブレンドマップを作成する。長

時間蓄積の画素データのブレンドマップは、長時間蓄積の輝度データと掛け合わせて使用し、使用可能な画素、即ち、ブルーミング現象が発生していない画素のみを抽出するために使用する。

[0083] (3 露光合成処理)

ここで、ブルーミング判定回路 163 で生成されたブレンドマップを用いた、合成回路 164 での長時間蓄積、中時間蓄積、及び、短時間蓄積の 3 つの画素データ L/R についての合成処理（即ち、3 露光合成処理）について説明する。図 9 は、ブルーミング判定回路 163 及び合成回路 164 による 3 露光合成処理の一例を模式的に示す図である。

[0084] 輝度信号生成回路 162 による長時間蓄積、中時間蓄積、及び、短時間蓄積の輝度データ L/R、並びに、ブルーミング判定回路 163 によるブレンドマップがそれぞれ 3 種類生成される。例えば、10 bit の長時間、中時間、短時間の各露光時間の輝度データとブレンドマップとを掛け合わせ、3 露光合成した輝度データを L/R のそれぞれで生成する。3 露光合成処理後の合成輝度データ L/R は 16 bit に拡張されるが、後段の階調圧縮回路 165 でのガンマ処理及びリミット処理によって 10 bit に圧縮される。

[0085] 3 露光合成した輝度データでも、低照度領域ではコントラストが弱い傾向にあるため、階調圧縮回路 165 では、ガンマ処理が行われるようになっている。このガンマ処理については、必須のものではなく、また、CMOS イメージセンサ内での処理だけでなく、CMOS イメージセンサ外での処理とすることも可能である。

[0086] 輝度信号生成回路 162 は、L/R 分離部 1621、チャンネル分解部 1622、及び、輝度信号生成部 1623 の各機能部から成る。L/R 分離部 1621 は、感度差補正後の画素データについて L/R 分離を行う。チャンネル分解部 1622 は、2×2 の 4 画素を単位とする L/R の画素データについて、各露光時間毎に同じグループに分けるチャンネル分解を行う。輝度信号生成部 1623 は、チャンネル分解部 1622 でチャンネル分解された L×4 の画素データ及び R×4 の画素データに基づいて、L×4 の輝度データ及び R×

4の輝度データを生成し、合成回路164に供給する。

[0087] ブルーミング判定回路163は、L/R分離部1631、チャンネル分解部1632、ブルーミング判定部1633、及び、ブレンドマップ生成部1634の各機能部から成る。L/R分離部1631は、感度差補正前の画素データについてL/R分離を行う。チャンネル分解部1632は、 2×2 の4画素を単位とするL/Rの画素データについて、各露光時間毎に同じグループに分けるチャンネル分解を行う。

[0088] ブルーミング判定部1633は、チャンネル分解部1622でチャンネル分解された $L \times 4$ の画素データ及び $R \times 4$ の画素データを基に、位相差検出用画素20にブルーミング現象が発生したか否かの判定を行う。ブルーミング現象の発生の影響により、リニアリティが維持できなくなる画素値は画素特性に依存するため、閾値パラメータを用いてブルーミング現象の発生の画素の判定を行う。具体的には、ブルーミング判定部1633は、画素値がブルーミング閾値以上の画素を、ブルーミング現象が発生した画素と判定する。

[0089] ブレンドマップ生成部1634は、ブルーミング判定部1633によってブルーミング現象が発生したと判定された画素の情報を基に、長時間蓄積、中時間蓄積、及び、短時間蓄積の画素データのそれぞれについてブレンドマップを作成する。具体的には、ブレンドマップ生成部1634は、画素値がブルーミング閾値以上の画素、即ち、ブルーミング現象が発生した画素については、その画素値は使用しないように露光時間毎にマップを生成する。図10に、長時間蓄積用マップ、中時間蓄積用マップ、及び、短時間蓄積用マップの一例を示す。

[0090] ここで、ブルーミング現象が発生した画素の判定を、ブルーミング閾値を基準として0/1で行うと、露光の異なるデータが突然切り替わるため、輝度段差が発生する懸念がある。そこで、ブレンドマップ生成部1634では、簡易ブレンド処理を行い、画素値がブルーミング閾値を超える前段階から、露光時間が異なる画素データをブレンドするようにマップのビット数を拡張し、ブレンドマップを生成する構成となっている。

[0091] 合成回路 164 は、ブルーミング判定回路 163 のブレンドマップ生成部 1634 で生成されたブレンドマップを使用し、長時間蓄積、中時間蓄積、及び、短時間蓄積の輝度データをブレンドすることで、長時間蓄積、中時間蓄積、及び、短時間蓄積の 3 露光の輝度データについて合成処理を行う。具体的には、長時間蓄積の輝度データを基準として、全体の輝度レベルを合わせるため、中時間蓄積の輝度データを露光比倍した輝度データ、及び、短時間蓄積の輝度データを露光比の 2 乗倍した輝度データをあらかじめ用意する。

[0092] そして、合成回路 164 は、前述のブレンドマップと、あらかじめ用意した輝度データをそれぞれ掛け合わせて加算することで、3 露光合成輝度データを生成する。通常の広ダイナミックレンジ処理では、このような単純な掛け合わせでは、切り替えの境界で輝度段差が発生する。そのため、実施例 1 に係る画素信号処理部 16 では、ローカルエリア毎に輝度を調整し、ブレンドする処理を行っている。

[0093] 上述したように、実施例 1 に係る画素信号処理部 16 による合成処理では、単純に露光比倍した輝度データを切り替えることによって、換言すれば、露光比に応じて輝度レベルを合わせることによって合成処理を行い、処理の軽量化を行っている。しかし、露光比による信号レベルの調整には誤差が生じるため、ブルーミング現象の発生を回避し、リニアリティを維持しても、露光時間が異なる輝度データには多少の輝度差が発生する。その対策として、実施例 1 に係る画素信号処理部 16 では、露光時間が異なる複数の輝度データの境界については、ブレンドマップによるブレンド処理によって切り替えることにより、急激な信号レベルの変化を抑え、輝度段差を緩和している。

[0094] [実施例 2]

実施例 2 は、位相差検出用画素がカラーフィルタのない白色画素から成る例である。実施例 2 に係る画素信号処理部の構成の一例のブロック図を図 11 に模式的に示す。

- [0095] R G B ベイヤ配列の位相差検出用画素 20 に対して 3 露光合成処理を行う構成の実施例 1 に対して、実施例 2 では、位相差検出用画素 20 がカラーフィルタのない白色画素から成り、白色画素のみでの複数露光合成処理、例えば、長時間蓄積、中時間蓄積、及び、短時間蓄積の 3 露光合成処理を行う構成となっている。すなわち、R G B ベイヤ配列に限らず、一对のフォトダイオード 21 L, 21 R を有する画素構造で、露光時間が異なる複数の画素信号の出力が可能な構造であれば、実施例 1 の場合と同様の合成処理を行うことが可能である。
- [0096] 画素特性補正回路 161 は、L / R 一对のフォトダイオード 21 L, 21 R から出力される、露光時間が異なる複数の画素データ L / R、例えば、長時間蓄積、中時間蓄積、及び、短時間蓄積の 3 つの画素データ L / R に対して所定の補正処理を行う。具体的には、画素特性補正回路 161 は、像高位置によって L / R のバランスが変化するために、所定の補正処理の一例として、長時間蓄積、中時間蓄積、及び、短時間蓄積の 3 つの画素データ L / R に対して、L / R 一对のフォトダイオード 21 L, 21 R の感度差を補正する処理を行う。
- [0097] L / R 分離回路 166 は、画素特性補正回路 161 での補正処理後の長時間蓄積、中時間蓄積、及び、短時間蓄積の 3 つの画素データ L / R を、L の長時間蓄積、中時間蓄積、及び、短時間蓄積の画素データと、R の長時間蓄積、中時間蓄積、及び、短時間蓄積の画素データとに分離し、合成回路 164 に供給する。白色画素から成る位相差検出用画素 20 の場合、画素データは輝度データである。
- [0098] 合成回路 164 は、ブルーミング判定回路 163 の判定結果に基づいて、長時間蓄積、中時間蓄積、及び、短時間蓄積の 3 つの輝度データ L / R を合成し、3 露光合成輝度データ L / R として出力する。具体的には、合成回路 164 は、ブルーミング判定回路 163 でブルーミング現象が発生していないと判定された位相差検出用画素 20 について、長時間蓄積、中時間蓄積、及び、短時間蓄積の 3 つの輝度データ L / R を合成する。合成回路 164 か

ら出力される3露光合成輝度データL/Rは、センサ外部に設けられた例えばアプリケーションプロセッサ60に供給される。

[0099] 上述したように、実施例2に係る画素信号処理部16では、位相差検出用画素20が白色画素から成り、白色画素のみでの3露光合成処理が行われる。白色画素を使う場合は、輝度(Y)データの生成処理を行う必要がないために、そのままの長時間蓄積、中時間蓄積、及び、短時間蓄積の画素データを使用して合成することで、L/Rの3露光合成輝度データを出力することができる。

[0100] [実施例3]

実施例3は、位相差検出用画素がカラーフィルタのない白色画素から成り、且つ、センサ外部で合成処理を行う例である。実施例3に係る画素信号処理部の構成の一例のブロック図を図12に模式的に示す。

[0101] 実施例3に係る画素信号処理部16は、センサ外部に設けられたアプリケーションプロセッサ60を用いて、3露光合成輝度データL/Rを生成する構成となっている。センサ外部のアプリケーションプロセッサ60には、センサ内部のL/R分離回路166から、Lの長時間蓄積、中時間蓄積、及び、短時間蓄積の画素データと、Rの長時間蓄積、中時間蓄積、及び、短時間蓄積の画素データが供給される。

[0102] アプリケーションプロセッサ60は、ソフトウェア処理によって、実施例1のブルーミング判定回路163と同じようにしてブルーミング判定処理を行うとともに、実施例1の合成回路164と同じようにして3露光合成処理を行うことで、3露光合成輝度データL/Rを出力する。

[0103] 実施例3に係る画素信号処理部16の場合、センサ外でブルーミング判定処理、及び、3露光合成処理を行うために、アプリケーションプロセッサ60の負荷が重くなる。従って、アプリケーションプロセッサ60の負荷を軽減する観点からすると、実施例1や実施例2の場合のように、センサ内でブルーミング判定処理、及び、3露光合成処理を行う方が好ましいと言えることができる。

[0104] [実施例4]

実施例4は、実施例3の変形例であり、位相差検出用画素がRGBベイア配列の画素から成り、且つ、センサ外部で合成処理を行う例である。実施例4に係る画素信号処理部の構成の一例のブロック図を図13に模式的に示す。

[0105] 実施例4に係る画素信号処理部16の場合、位相差検出用画素がRGBベイア配列の画素から成ることから、輝度（Y）データの生成処理を行う必要がある。アプリケーションプロセッサ60は、ソフトウェア処理によって、実施例1の輝度信号生成回路162と同じようにして輝度データの生成処理を行い、実施例1のブルーミング判定回路163と同じようにしてブルーミング判定処理を行い、実施例1の合成回路164と同じようにして3露光合成処理を行うことで、3露光合成輝度データL/Rを出力する。

[0106] 実施例4に係る画素信号処理部16の場合、センサ外で輝度データの生成処理、ブルーミング判定処理、及び、3露光合成処理を行うために、アプリケーションプロセッサ60の負荷が実施例3の場合よりも更に重くなる。従って、アプリケーションプロセッサ60の負荷を軽減する観点からすると、実施例1や実施例2の場合のように、センサ内でブルーミング判定処理、及び、3露光合成処理を行う方が好ましいと言える。

[0107] <本開示の撮像システム>

図14は、本開示の撮像システムの構成の概略を模式的に示すブロック図である。図14に示すように、本開示の撮像システム100は、光学系110、撮像素子120、信号処理部130、及び、オートフォーカス部140を備える構成となっている。

[0108] 光学系110は、撮像レンズ111や絞り（図示せず）などによって構成されている。尚、ここでは、撮像レンズ111について、1つのレンズとして図示しているが、これに限られるものではない。すなわち、撮像レンズ111は、1つのレンズによって構成される場合もあるし、複数のレンズによって構成される場合もある。

- [0109] 撮像素子120は、撮像レンズ111によって撮像面上に結像される入射光束の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子120として、先述した実施形態に係るCMOSイメージセンサ、即ち、画素の2次元配置内に、一对の光電変換部を有する位相差検出用画素を含む画素アレイ部を備え、位相差検出用画素を含む画素アレイ部の各画素からは、露光時間が異なる複数の画素信号の出力が可能なCMOSイメージセンサを用いることができる。このCMOSイメージセンサからは、オートフォーカス部140に対して、例えば3露光合成輝度データL/Rが出力される。
- [0110] 信号処理部130は、DSP(Digital Signal Processor)回路131、フレームメモリ132、表示部133、記録部134、及び、操作系135などを有する構成となっている。そして、DSP回路131、フレームメモリ132、表示部133、記録部134、及び、操作系135が、バスライン136を介して相互に通信可能に接続されている。
- [0111] DSP回路131は、撮像素子120から供給される撮像信号に対し、必要に応じて、フレームメモリ132を利用しつつ周知の種々の信号処理を施す。表示部133は、液晶表示装置や有機EL(electro luminescence)表示装置などのパネル型表示装置から成り、撮像素子120で撮像された動画又は静止画を表示する。記録部134は、撮像素子120で撮像された動画又は静止画を、ハードディスクやDVD等の記録媒体に記録する。
- [0112] 操作系135は、撮影者による操作の下に、本撮像システム100が持つ様々な機能について操作指令を発する。尚、図示を省略するが、信号処理部130には電源系も設けられており、当該電源系は、DSP回路131、フレームメモリ132、表示部133、記録部134、及び、操作系135の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
- [0113] オートフォーカス部140は、フォーカス制御部141及びレンズ駆動部142等を有する構成となっている。レンズ駆動部142には、撮像素子120で生成された例えば3露光合成輝度データL/Rが供給される。フォー

カス制御部141は、マイクロコンピュータなどによって構成され、撮像素子120から供給される3露光合成輝度データL/Rに基づいて、撮像レンズ111の焦点のずれ量及びずれ方向、即ち、デフォーカス量及びデフォーカス方向を表わす位相差検出信号を生成する。そして、フォーカス制御部141は、生成した位相差検出信号を基に、レンズ駆動部142を介して撮像レンズ111をその光軸方向に移動させることによって焦点（ピント）が合った状態にするフォーカス制御を行う。

[0114] 上述したように、本開示の撮像システム100は、撮像素子120として、先述した実施形態に係るCMOSイメージセンサを用いており、当該CMOSイメージセンサは、ブルーミング現象の発生に起因して、異なる露光時間の画素データの切り替え箇所での輝度段差の発生を回避することができる。従って、CMOSイメージセンサからは、異なる露光時間の画素データの切り替え箇所での輝度段差の発生のない複数露光合成輝度データL/Rが出力されるために、複数露光合成輝度データL/Rに基づくオートフォーカス制御をより正確に行うことができる。

[0115] 本開示の撮像システム100は、スマートフォンなどの撮像機能を有する携帯端末装置を含む種々の電子機器の撮像部として用いることができる。

[0116] <変形例>

以上、本開示に係る技術について、好ましい実施形態に基づき説明したが、本開示に係る技術は当該実施形態に限定されるものではない。上記の実施形態において説明した撮像装置の構成、構造は例示であり、適宜、変更することができる。例えば、上記の実施形態では、長時間蓄積、中時間蓄積、及び、短時間蓄積の3露光の構成を例に挙げて説明したが、3露光の構成に限られるものではなく、2露光の構成、あるいは、4露光以上の構成とすることもできる。

[0117] RGBベイア配列から成る位相差検出用画素を用いる場合、合成出力する輝度データについては、精度は落ちるものの、G画素のデータのみでも実現することが可能である。その場合、RGBの各画素のデータを用いて合成輝

度データを出力する場合よりも、回路規模を小さくできるため、チップサイズを優先する場合には、有利な構成とすることができる。

[0118] <本開示がとることができる構成>

尚、本開示は、以下のような構成をとることもできる。

[0119] ≪A. 撮像装置≫

[A-01] 画素が行列状に2次元配置されて成り、画素の2次元配置内に、一对の光電変換部を有する位相差検出用画素を含む画素アレイ部、及び、位相差検出用画素から出力される画素信号を処理する画素信号処理部を備え、
位相差検出用画素を含む画素アレイ部の各画素からは、露光時間が異なる複数の画素信号の出力が可能であり、
画素信号処理部は、
一对の光電変換部から出力される一对の画素信号に対して所定の補正処理を行う画素特性補正回路、
画素特性補正回路での補正処理後の一对の画素信号に基づいて、異なる露光時間に対応する複数の輝度信号を生成する輝度信号生成回路、
画素特性補正回路での補正処理前的一对の画素信号に基づいて、位相差検出用画素にブルーミング現象が発生したか否かの判定を行うブルーミング判定回路、及び、
ブルーミング判定回路の判定結果に基づいて、異なる露光時間に対応する複数の輝度信号を合成した合成輝度信号を生成する合成回路を有する、
撮像装置。

[A-02] 画素特性補正回路は、所定の補正処理として、一对の光電変換部の感度差を補正する処理を行う、
上記[A-01]に記載の撮像装置。

[A-03] ブルーミング現象は、一对の光電変換部の感度差に起因して、一对の光電変換部の一方の光電変換部が先に飽和したときに発生する、
上記[A-02]に記載の撮像装置。

〔A－04〕ブルーミング判定回路は、ブルーミング閾値を有し、位相差検出用画素の画素値がブルーミング閾値以上のときにブルーミング現象が発生した位相差検出用画素と判定する、

上記〔A－03〕に記載の撮像装置。

〔A－05〕合成回路は、ブルーミング判定回路によってブルーミング現象が発生していないと判定された位相差検出用画素から出力される一对の画素信号を用いて、異なる露光時間に対応する複数の輝度信号を合成した合成輝度信号を生成する、

上記〔A－04〕に記載の撮像装置。

〔A－06〕ブルーミング判定回路は、ブルーミング閾値以上の画素値の位相差検出用画素から出力される一对の画素信号については、合成輝度信号の生成に使用しないように露光時間毎にブレンドマップを生成する、

上記〔A－05〕に記載の撮像装置。

〔A－07〕合成回路は、露光比に応じて輝度レベルを合わせることによって合成処理を行う、

上記〔A－05〕に記載の撮像装置。

〔A－08〕合成回路は、異なる露光時間の画素データの切り替え箇所が発生する輝度段差を、ブレンドマップを用いたブレンド処理によって緩和する、

上記〔A－07〕に記載の撮像装置。

〔A－09〕位相差検出用画素は、一对の光電変換部の感度差に起因して、一对の光電変換部の一方の光電変換部が先に飽和したとき、その飽和した信号を他方の光電変換部に逃がす画素構造を有する、

上記〔A－04〕に記載の撮像装置。

〔A－10〕位相差検出用画素は、画素アレイ部の全画素として全面的に設けられている、

上記〔A－01〕乃至上記〔A－09〕のいずれかに記載の撮像装置。

〔A－11〕位相差検出用画素は、カラーフィルタがベイヤ配列の画素から

成る、

上記〔A-01〕乃至上記〔A-09〕のいずれかに記載の撮像装置。

[A-12] 位相差検出用画素は、白色の画素から成る、

上記〔A-01〕乃至上記〔A-10〕のいずれかに記載の撮像装置。

[0120] 《B. 撮像装置の画素信号処理方法》

〔B-01〕画素が行列状に２次元配置されて成り、画素の２次元配置内に、
 一対の光電変換部を有する位相差検出用画素を含む画素アレイ部を備え、
 位相差検出用画素を含む画素アレイ部の各画素からは、露光時間が異なる複
 数の画素信号の出力が可能であり、

位相差検出用画素から出力される画素信号を処理するに当たって、

一対の光電変換部から出力される一対の画素信号に対して所定の補正処理を行う画素特性補正ステップ、

画素特性補正ステップでの補正処理後の一対の画素信号に基づいて、異なる露光時間に対応する複数の輝度信号を生成する輝度信号生成ステップ、

画素特性補正ステップでの補正処理前の一対の画素信号に基づいて、位相差検出用画素にブルーミング現象が発生したか否かの判定を行うブルーミング判定ステップ、及び、

ブルーミング判定ステップの判定結果に基づいて、異なる露光時間に対応する複数の輝度信号を合成した合成輝度信号を生成する合成ステップを有する、

撮像装置の画素信号処理方法。

〔B-02〕画素特性補正ステップでは、所定の補正処理として、一対の光電変換部の感度差を補正する処理を行う、

上記 [B-01] に記載の撮像装置の画素信号処理方法。

〔B-03〕ブルーミング現象は、一対の光電変換部の感度差に起因して、一対の光電変換部の一方の光電変換部が先に飽和したときに発生する、

上記「B-02」に記載の撮像装置の画素信号処理方法。

[B-04] ブルーミング判定ステップでは、ブルーミング閾値を有し、位

相差検出用画素の画素値がブルーミング閾値以上のときにブルーミング現象が発生した位相差検出用画素と判定する、

上記〔B-03〕に記載の撮像装置の画素信号処理方法。

〔B-05〕合成ステップでは、ブルーミング判定回路によってブルーミング現象が発生していないと判定された位相差検出用画素から出力される一対の画素信号を用いて、異なる露光時間に対応する複数の輝度信号を合成した合成輝度信号を生成する、

上記〔B-04〕に記載の撮像装置の画素信号処理方法。

〔B-06〕ブルーミング判定ステップでは、ブルーミング閾値以上の画素値の位相差検出用画素から出力される一対の画素信号については、合成輝度信号の生成に使用しないように露光時間毎にブレンドマップを生成する、

上記〔B-05〕に記載の撮像装置の画素信号処理方法。

〔B-07〕合成ステップでは、露光比に応じて輝度レベルを合わせることで合成処理を行う、

上記〔B-05〕に記載の撮像装置の画素信号処理方法。

〔B-08〕合成ステップでは、異なる露光時間の画素データの切り替え箇所が発生する輝度段差を、ブレンドマップを用いたブレンド処理によって緩和する、

上記〔B-07〕に記載の撮像装置の画素信号処理方法。

〔B-09〕位相差検出用画素は、一対の光電変換部の感度差に起因して、一対の光電変換部の一方の光電変換部が先に飽和したとき、その飽和した信号を他方の光電変換部に逃がす画素構造を有する、

上記〔B-04〕に記載の撮像装置の画素信号処理方法。

〔B-10〕位相差検出用画素は、画素アレイ部の全画素として全面的に設けられている、

上記〔B-01〕乃至上記〔B-09〕のいずれかに記載の撮像装置の画素信号処理方法。

〔B-11〕位相差検出用画素は、カラーフィルタがベイヤ配列の画素から

成る、

上記〔B－01〕乃至上記〔B－09〕のいずれかに記載の撮像装置の画素信号処理方法。

〔B－12〕位相差検出用画素は、白色の画素から成る、

上記〔B－01〕乃至上記〔B－10〕のいずれかに記載の撮像装置の画素信号処理方法。

[0121] ≪C. 撮像システム≫

〔C－01〕画素が行列状に2次元配置されて成り、画素の2次元配置内に、一对の光電変換部を有する位相差検出用画素を含む画素アレイ部、及び、位相差検出用画素から出力される画素信号を処理する画素信号処理部を備える撮像装置、

撮像装置の入射光路中に配された撮像レンズ、並びに、

位相差検出用画素の一对の光電変換部から出力される一对の画素信号から生成されるオートフォーカス信号に基づいて、撮像レンズのフォーカス制御を行うフォーカス制御部を備え、

位相差検出用画素を含む画素アレイ部の各画素からは、露光時間が異なる複数の画素信号の出力が可能であり、

画素信号処理部は、

一对の光電変換部から出力される一对の画素信号に対して所定の補正処理を行う画素特性補正回路、

画素特性補正回路での補正処理後の一对の画素信号に基づいて、異なる露光時間に対応する複数の輝度信号を生成する輝度信号生成回路、

画素特性補正回路での補正処理前の一对の画素信号を基に、位相差検出用画素にブルーミング現象が発生したか否かの判定を行うブルーミング判定回路、及び、

ブルーミング判定回路の判定結果に基づいて、異なる露光時間に対応する複数の輝度信号を合成した合成輝度信号を生成する合成回路を有する、

撮像システム。

〔C－02〕画素特性補正回路は、所定の補正処理として、一对の光電変換部の感度差を補正する処理を行う、

上記〔C－01〕に記載の撮像システム。

〔C－03〕ブルーミング現象は、一对の光電変換部の感度差に起因して、一对の光電変換部の一方の光電変換部が先に飽和したときに発生する、

上記〔C－02〕に記載の撮像システム。

〔C－04〕ブルーミング判定回路は、ブルーミング閾値を有し、位相差検出用画素の画素値がブルーミング閾値以上のときにブルーミング現象が発生した位相差検出用画素と判定する、

上記〔C－03〕に記載の撮像システム。

〔C－05〕合成回路は、ブルーミング判定回路によってブルーミング現象が発生していないと判定された位相差検出用画素から出力される一对の画素信号を用いて、異なる露光時間に対応する複数の輝度信号を合成した合成輝度信号を生成する、

上記〔C－04〕に記載の撮像システム。

〔C－06〕ブルーミング判定回路は、ブルーミング閾値以上の画素値の位相差検出用画素から出力される一对の画素信号については、合成輝度信号の生成に使用しないように露光時間毎にブレンドマップを生成する、

上記〔C－05〕に記載の撮像システム。

〔C－07〕合成回路は、露光比に応じて輝度レベルを合わせることで合成処理を行う、

上記〔C－05〕に記載の撮像システム。

〔C－08〕合成回路は、異なる露光時間の画素データの切り替え箇所が発生する輝度段差を、ブレンドマップを用いたブレンド処理によって緩和する、

上記〔C－07〕に記載の撮像システム。

〔C－09〕位相差検出用画素は、一对の光電変換部の感度差に起因して、一对の光電変換部の一方の光電変換部が先に飽和したとき、その飽和した信

号を他方の光電変換部に逃がす画素構造を有する、

上記〔C－04〕に記載の撮像システム。

〔C－10〕位相差検出用画素は、画素アレイ部の全画素として全面的に設けられている、

上記〔C－01〕乃至上記〔C－09〕のいずれかに記載の撮像システム。

〔C－11〕位相差検出用画素は、カラーフィルタがベイヤ配列の画素から成る、

上記〔C－01〕乃至上記〔C－09〕のいずれかに記載の撮像システム。

〔C－12〕位相差検出用画素は、白色の画素から成る、

上記〔C－01〕乃至上記〔C－10〕のいずれかに記載の撮像システム。

[0122] 本出願は、日本国特許庁において2021年1月11日に出願された日本特許出願番号2021-2484号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。

[0123] 当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

請求の範囲

- [請求項1] 画素が行列状に2次元配置されて成り、画素の2次元配置内に、一対の光電変換部を有する位相差検出用画素を含む画素アレイ部、及び、
- 位相差検出用画素から出力される画素信号を処理する画素信号処理部を備え、
- 位相差検出用画素を含む画素アレイ部の各画素からは、露光時間が異なる複数の画素信号の出力が可能であり、
- 画素信号処理部は、
- 一対の光電変換部から出力される一対の画素信号に対して所定の補正処理を行う画素特性補正回路、
- 画素特性補正回路での補正処理後の一対の画素信号に基づいて、異なる露光時間に対応する複数の輝度信号を生成する輝度信号生成回路、
- 画素特性補正回路での補正処理前の一対の画素信号に基づいて、位相差検出用画素にブルーミング現象が発生したか否かの判定を行うブルーミング判定回路、及び、
- ブルーミング判定回路の判定結果に基づいて、異なる露光時間に対応する複数の輝度信号を合成した合成輝度信号を生成する合成回路を有する、
- 撮像装置。
- [請求項2] 画素特性補正回路は、所定の補正処理として、一対の光電変換部の感度差を補正する処理を行う、
- 請求項1に記載の撮像装置。
- [請求項3] ブルーミング現象は、一対の光電変換部の感度差に起因して、一対の光電変換部の一方の光電変換部が先に飽和したときに発生する、
- 請求項2に記載の撮像装置。
- [請求項4] ブルーミング判定回路は、ブルーミング閾値を有し、位相差検出用

画素の画素値がブルーミング閾値以上のときにブルーミング現象が発生した位相差検出用画素と判定する、

請求項 3 に記載の撮像装置。

[請求項5] 合成回路は、ブルーミング判定回路によってブルーミング現象が発生していないと判定された位相差検出用画素から出力される一対の画素信号を用いて、異なる露光時間に対応する複数の輝度信号を合成した合成輝度信号を生成する、

請求項 4 に記載の撮像装置。

[請求項6] ブルーミング判定回路は、ブルーミング閾値以上の画素値の位相差検出用画素から出力される一対の画素信号については、合成輝度信号の生成に使用しないように露光時間毎にブレンドマップを生成する、

請求項 5 に記載の撮像装置。

[請求項7] 合成回路は、露光比に応じて輝度レベルを合わせることによって合成処理を行う、

請求項 5 に記載の撮像装置。

[請求項8] 合成回路は、異なる露光時間の画素データの切り替え箇所が発生する輝度段差を、ブレンドマップを用いたブレンド処理によって緩和する、

請求項 7 に記載の撮像装置。

[請求項9] 位相差検出用画素は、一対の光電変換部の感度差に起因して、一対の光電変換部の一方の光電変換部が先に飽和したとき、その飽和した信号を他方の光電変換部に逃がす画素構造を有する、

請求項 4 に記載の撮像装置。

[請求項10] 位相差検出用画素は、画素アレイ部の全画素として全面的に設けられている、

請求項 1 に記載の撮像装置。

[請求項11] 位相差検出用画素は、カラーフィルタがベイヤ配列の画素から成る、

請求項 1 に記載の撮像装置。

[請求項12] 位相差検出用画素は、白色の画素から成る、
請求項 1 に記載の撮像装置。

[請求項13] 画素が行列状に 2 次元配置されて成り、画素の 2 次元配置内に、一
対の光電変換部を有する位相差検出用画素を含む画素アレイ部を備え
、

位相差検出用画素を含む画素アレイ部の各画素からは、露光時間が
異なる複数の画素信号の出力が可能であり、

位相差検出用画素から出力される画素信号を処理するに当たって、
一対の光電変換部から出力される一対の画素信号に対して所定の補
正処理を行う画素特性補正ステップ、

画素特性補正ステップでの補正処理後の一対の画素信号に基づいて
、異なる露光時間に対応する複数の輝度信号を生成する輝度信号生成
ステップ、

画素特性補正ステップでの補正処理前の一対の画素信号に基づいて
、位相差検出用画素にブルーミング現象が発生したか否かの判定を行
うブルーミング判定ステップ、及び、

ブルーミング判定ステップの判定結果に基づいて、異なる露光時間
に対応する複数の輝度信号を合成した合成輝度信号を生成する合成ス
テップを有する、

撮像装置の画素信号処理方法。

[請求項14] 画素が行列状に 2 次元配置されて成り、画素の 2 次元配置内に、一
対の光電変換部を有する位相差検出用画素を含む画素アレイ部、及び
、位相差検出用画素から出力される画素信号を処理する画素信号処理
部を備える撮像装置、

撮像装置の入射光路中に配された撮像レンズ、並びに、

位相差検出用画素の一対の光電変換部から出力される一対の画素信
号から生成されるオートフォーカス信号に基づいて、撮像レンズのフ

フォーカス制御を行うフォーカス制御部を備え、

位相差検出用画素を含む画素アレイ部の各画素からは、露光時間が異なる複数の画素信号の出力が可能であり、

画素信号処理部は、

一对の光電変換部から出力される一对の画素信号に対して所定の補正処理を行う画素特性補正回路、


画素特性補正回路での補正処理後の一对の画素信号に基づいて、異なる露光時間に対応する複数の輝度信号を生成する輝度信号生成回路、

画素特性補正回路での補正処理前的一对の画素信号を基に、位相差検出用画素にブルーミング現象が発生したか否かの判定を行うブルーミング判定回路、及び、


ブルーミング判定回路の判定結果に基づいて、異なる露光時間に対応する複数の輝度信号を合成した合成輝度信号を生成する合成回路を有する、

撮像システム。


[図1]




[図2]




[図3]




[図5]




[図6]




[図7]



[図8]



[図9]



[図10]




長時間蓄積用マップ


中時間蓄積用マップ

短時間蓄積用マップ


[図11]




[図12]



[図13]



[図14]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2021/042409

A. CLASSIFICATION OF SUBJECT MATTER

H04N 5/369(2011.01)i; **G02B 7/34**(2021.01)i; **H04N 5/225**(2006.01)i; **H04N 5/235**(2006.01)i; **H04N 5/355**(2011.01)i;
H04N 5/359(2011.01)i

FI: H04N5/369 600; G02B7/34; H04N5/225 300; H04N5/225 400; H04N5/235 500; H04N5/355 540; H04N5/355 810;
H04N5/359 100

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H04N5/369; G02B7/34; H04N5/225; H04N5/235; H04N5/355; H04N5/359

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996
Published unexamined utility model applications of Japan 1971-2022
Registered utility model specifications of Japan 1996-2022
Published registered utility model applications of Japan 1994-2022

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	WO 2019/102887 A1 (SONY SEMICONDUCTOR SOLUTIONS CORP.) 31 May 2019 (2019-05-31) paragraphs [0015], [0019], [0021], [0025], [0029], [0115], [0116], [0120], [0181], [0217], [0230], [0257], fig. 1, 2, 9, 10, 22, 29, 31, 34	1-14
Y	JP 2015-142364 A (CANON INC.) 03 August 2015 (2015-08-03) paragraphs [0057], [0063], fig. 9	1-14
Y	JP 2014-30073 A (SONY CORP.) 13 February 2014 (2014-02-13) paragraph [0006], fig. 1	1-14
Y	WO 2014/041845 A1 (FUJIFILM CORP.) 20 March 2014 (2014-03-20) paragraph [0065], fig. 1	2-9



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

05 January 2022

Date of mailing of the international search report

18 January 2022

Name and mailing address of the ISA/JP

**Japan Patent Office (ISA/JP)
3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915
Japan**

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/JP2021/042409

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
WO	2019/102887	A1	31 May 2019	US 2020/0358989 A1 paragraphs [0067], [0071], [0073], [0078], [0082], [0174], [0175], [0179], [0246], [0284], [0300], [0336], fig. 1, 2, 9, 10, 22, 29, 31, 34 EP 3716618 A CN 111373745 A KR 10-2020-0090763 A	
JP	2015-142364	A	03 August 2015	(Family: none)	
JP	2014-30073	A	13 February 2014	WO 2014/020970 A1 paragraph [0006], fig. 1 CN 105828003 A	
WO	2014/041845	A1	20 March 2014	US 2015/0195473 A1 paragraph [0078], fig. 1 CN 104641276 A	

A. 発明の属する分野の分類（国際特許分類（IPC）） H04N 5/369(2011.01)i; G02B 7/34(2021.01)i; H04N 5/225(2006.01)i; H04N 5/235(2006.01)i; H04N 5/355(2011.01)i; H04N 5/359(2011.01)i FI: H04N5/369 600; G02B7/34; H04N5/225 300; H04N5/225 400; H04N5/235 500; H04N5/355 540; H04N5/355 810; H04N5/359 100																	
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） H04N5/369; G02B7/34; H04N5/225; H04N5/235; H04N5/355; H04N5/359 最小限資料以外の資料で調査を行った分野に含まれるもの <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922-1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971-2022年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996-2022年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994-2022年</td> </tr> </table> 国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）			日本国実用新案公報	1922-1996年	日本国公開実用新案公報	1971-2022年	日本国実用新案登録公報	1996-2022年	日本国登録実用新案公報	1994-2022年							
日本国実用新案公報	1922-1996年																
日本国公開実用新案公報	1971-2022年																
日本国実用新案登録公報	1996-2022年																
日本国登録実用新案公報	1994-2022年																
C. 関連すると認められる文献 <table border="1"> <thead> <tr> <th>引用文献の カテゴリー*</th> <th>引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示</th> <th>関連する 請求項の番号</th> </tr> </thead> <tbody> <tr> <td>Y</td> <td>WO 2019/102887 A1（ソニーセミコンダクタソリューションズ株式会社） 31.05.2019（2019-05-31） 段落[0015], [0019], [0021], [0025], [0029], [0115]-[0116], [0120], [0181], [0217], [0230], [0257], 図1-2, 9-10, 22, 29, 31, 34</td> <td>1-14</td> </tr> <tr> <td>Y</td> <td>JP 2015-142364 A（キャノン株式会社） 03.08.2015（2015-08-03） 段落[0057], [0063], 図9</td> <td>1-14</td> </tr> <tr> <td>Y</td> <td>JP 2014-30073 A（ソニー株式会社） 13.02.2014（2014-02-13） 段落[0006], 図1</td> <td>1-14</td> </tr> <tr> <td>Y</td> <td>WO 2014/041845 A1（富士フイルム株式会社） 20.03.2014（2014-03-20） 段落[0065], 図1</td> <td>2-9</td> </tr> </tbody> </table>			引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号	Y	WO 2019/102887 A1（ソニーセミコンダクタソリューションズ株式会社） 31.05.2019（2019-05-31） 段落[0015], [0019], [0021], [0025], [0029], [0115]-[0116], [0120], [0181], [0217], [0230], [0257], 図1-2, 9-10, 22, 29, 31, 34	1-14	Y	JP 2015-142364 A（キャノン株式会社） 03.08.2015（2015-08-03） 段落[0057], [0063], 図9	1-14	Y	JP 2014-30073 A（ソニー株式会社） 13.02.2014（2014-02-13） 段落[0006], 図1	1-14	Y	WO 2014/041845 A1（富士フイルム株式会社） 20.03.2014（2014-03-20） 段落[0065], 図1	2-9
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号															
Y	WO 2019/102887 A1（ソニーセミコンダクタソリューションズ株式会社） 31.05.2019（2019-05-31） 段落[0015], [0019], [0021], [0025], [0029], [0115]-[0116], [0120], [0181], [0217], [0230], [0257], 図1-2, 9-10, 22, 29, 31, 34	1-14															
Y	JP 2015-142364 A（キャノン株式会社） 03.08.2015（2015-08-03） 段落[0057], [0063], 図9	1-14															
Y	JP 2014-30073 A（ソニー株式会社） 13.02.2014（2014-02-13） 段落[0006], 図1	1-14															
Y	WO 2014/041845 A1（富士フイルム株式会社） 20.03.2014（2014-03-20） 段落[0065], 図1	2-9															
☐ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。																	
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的な技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献																	
国際調査を完了した日 05.01.2022		国際調査報告の発送日 18.01.2022															
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号		権限のある職員（特許庁審査官） 花田 尚樹 5V 5889 電話番号 03-3581-1101 内線 3571															

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2021/042409

引用文献			公表日	パテントファミリー文献	公表日
WO	2019/102887	A1	31.05.2019	US 2020/0358989 A1 段落[0067], [0071], [0073], [0078], [0082], [0174]- [0175], [0179], [0246], [0284], [0300], [0336], 図1- 2, 9-10, 22, 29, 31, 34 EP 3716618 A CN 111373745 A KR 10-2020-0090763 A	
JP	2015-142364	A	03.08.2015	(ファミリーなし)	
JP	2014-30073	A	13.02.2014	WO 2014/020970 A1 段落[0006], 図1 CN 105828003 A	
WO	2014/041845	A1	20.03.2014	US 2015/0195473 A1 段落[0078], 図1 CN 104641276 A	