(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国 际 局

(43) 国际公布日
2017 年 11 月 30 日 (30.11.2017)

WIPO | PCT

(10) 国际公布号
WO 2017/201787 A1

(51) 国际专利分类号:
G09G 3/3266 (2016.01) *G09G 3/36* (2006.01)

(21) 国际申请号: PCT/CN2016/086811

(22) 国际申请日: 2016 年 6 月 23 日 (23.06.2016)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
201610361919.2 2016年5月27日 (27.05.2016) CN

(71) 申请人: 武 汉 华 星 光 电 技 术 有 限 公 司 (WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD) [CN/CN]; 中国湖北省武汉市东湖开发区高新大道 666 号生物城C5栋, Hubei 430070 (CN)。

(72) 发明人: 赵 莽 (ZHAO, Mang); 中国广东省深圳市光明新区塘明大道 9-2 号, Guangdong 518132 (CN)。

(74) 代理人: 深圳市威世博知识产权代理事务所（普通合伙）(CHINA WISPRO INTELLECTUAL PROPERTY LLP.); 中国广东省深圳市南山区高新区粤兴三道8号中国地质大学产学研基地中地大楼A806, Guangdong 518057 (CN)。

(81) 指定国(除另有指明，要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH,

(54) **Title:** SCANNING DRIVE CIRCUIT AND FLAT PANEL DISPLAY DEVICE HAVING SAME

(54) **发明名称**: 扫描驱动电路及具有该电路的平面显示装置




图 3

(57) **Abstract:** A scanning drive circuit and a flat panel display device. The scanning drive circuit comprises a plurality of cascaded scanning drive units (1). Each scanning drive unit (1) comprises: a forward-reverse scanning circuit (100) configured to receive an upper stage-by-stage transmission signal and a first lower stage-by-stage transmission signal, process same and then control forward scanning and reverse scanning; an input circuit (200) configured to charge a pull-up control signal point and a pull-down control signal point according to the upper stage-by-stage transmission signal and the first lower stage-by-stage transmission signal; a latch circuit (300) configured to latch the upper stage-by-stage transmission signal and the first lower stage-by-stage transmission signal; a reset circuit (400) configured to perform zero clearing reset on a potential of the pull-up control signal point; and a signal multiplexing circuit (500) configured to process a present stage-by-stage transmission signal, a second lower stage-by-stage transmission signal and latched data, generate a scanning drive signal, and output the scanning drive signal to scanning lines so as to drive pixel units. Therefore, the present invention simplifies a circuit of a flat panel display device and reduces space, thereby facilitating narrow-bezel design of the

WO 2017/201787 A1

[见续页]

TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国(除另有指明，要求每一种可提供的地区保护)：ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告(条约第21条(3))。

flat panel display device.

(57) 摘要：一种扫描驱动电路及平面显示装置，该扫描驱动电路包括级联的多个扫描驱动单元（1），每一扫描驱动单元（1）包括正反扫电路（100），接收上级级传信号及第一下级级传信号并进行处理后控制正反扫描及反向扫描；输入电路（200）根据上级级传信号及第一下级级传信号对上拉控制信号点及下拉控制信号点进行充电；锁存电路（300）对上级级传信号及第一下级级传信号进行锁存；复位电路（400）对上拉控制信号点的电位进行清零复位；信号复用电路（500）对本级级传信号、第二下级级传信号及锁存数据进行处理，产生扫描驱动信号输出给扫描线来驱动像素单元，以此实现简化平面显示装置的电路，节省空间，进而利于平面显示装置的窄边框设计。

扫描驱动电路及具有该电路的平面显示装置

[1] 【技术领域】

[2] 本发明涉及显示技术领域，特别是涉及一种扫描驱动电路及具有该电路的平面显示装置。

[3] 【背景技术】

[4] 目前的平面显示装置中采用扫描驱动电路，也就是利用现有薄膜晶体管平面显示器阵列制程将扫描驱动电路制作在阵列基板上，实现对逐行扫描的驱动方式。现有的平面显示装置中每一扫描驱动电路仅驱动一条扫描线，而一般平面显示装置中设置诸多条扫描线，这将需要设计诸多扫描驱动电路，势必使得电路设计复杂，且占用空间，不利于平面显示装置的窄边框设计。

[5] 【发明内容】

[6] 本发明主要解决的技术问题是提供一种扫描驱动电路及具有该电路的平面显示装置，以简化平面显示装置的电路，节省空间，进而利于平面显示装置的窄边框设计。

[7] 为解决上述技术问题，本发明采用的一个技术方案是：提供一种扫描驱动电路，其中，所述扫描驱动电路包括级联的多个扫描驱动单元，每一所述扫描驱动单元包括：

[8] 正反扫电路，用于接收上级级传信号及第一下级级传信号并进行处理后控制所述扫描驱动电路进行正向扫描及反向扫描；

[9] 输入电路，连接所述正反扫电路，用于从所述正反扫电路接收所述上级级传信号及所述第一下级级传信号并根据所述上级级传信号及所述第一下级级传信号对上拉控制信号点及下拉控制信号点进行充电；

[10] 锁存电路，连接所述输入电路，用于从所述输入电路接收所述上级级传信号及所述第一下级级传信号并对所述上级级传信号及所述第一下级级传信号进行锁存；

[11] 复位电路，连接所述输入电路及所述锁存电路，用于对所述上拉控制信号点的

电位进行清零复位；及

[12] 信号复用电路，连接所述锁存电路，用于对本级级传信号、第二下级级传信号及从所述锁存电路接收到的锁存数据进行处理，产生扫描驱动信号输出给扫描线来驱动像素单元；

[13] 所述正反扫电路包括第一至第四可控开关，所述第一可控开关的控制端接收所述上级级传信号及连接所述第四可控开关的控制端，所述第一可控开关的第一端连接开启电压端及所述第二可控开关的第一端，所述第一可控开关的第二端连接所述第二可控开关的第二端、所述第三可控开关的第一端及所述输入电路，所述第二可控开关的控制端接收所述第一下级级传信号及连接所述第三可控开关的控制端，所述第三可控开关的第二端连接所述第四可控开关的第一端，所述第四可控开关的第二端连接关闭电压端；

[14] 所述第一及第二可控开关为P型MOS薄膜晶体管，所述第一及第二可控开关的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极；所述第三及第四可控开关为N型MOS薄膜晶体管，所述第三及第四可控开关的控制端、第一端及第二端分别对应所述N型MOS薄膜晶体管的栅极、漏极及源极；

[15] 所述输入电路包括第一反相器及第一时钟控制反相器，所述第一反相器的输入端接收一时钟信号，所述第一反相器的输出端连接所述第一时钟控制反相器的第一控制端，所述第一时钟控制反相器的第二控制端接收所述时钟信号，所述第一时钟控制反相器的输入端连接所述第一可控开关的第二端，所述第一时钟控制反相器的输出端连接所述锁存电路及所述复位电路。

[16] 为解决上述技术问题，本发明采用的另一个技术方案是：提供一种扫描驱动电路，所述扫描驱动电路包括级联的多个扫描驱动单元，每一所述扫描驱动单元包括：

[17] 正反扫电路，用于接收上级级传信号及第一下级级传信号并进行处理后控制所述扫描驱动电路进行正向扫描及反向扫描；

[18] 输入电路，连接所述正反扫电路，用于从所述正反扫电路接收所述上级级传信号及所述第一下级级传信号并根据所述上级级传信号及所述第一下级级传信号

对上拉控制信号点及下拉控制信号点进行充电；

[19] 锁存电路，连接所述输入电路，用于从所述输入电路接收所述上级级传信号及所述第一下级级传信号并对所述上级级传信号及所述第一下级级传信号进行锁存；

[20] 复位电路，连接所述输入电路及所述锁存电路，用于对所述上拉控制信号点的电位进行清零复位；及

[21] 信号复用电路，连接所述锁存电路，用于对本级级传信号、第二下级级传信号及从所述锁存电路接收到的锁存数据进行处理，产生扫描驱动信号输出给扫描线来驱动像素单元。

[22] 其中，所述正反扫电路包括第一至第四可控开关，所述第一可控开关的控制端接收所述上级级传信号及连接所述第四可控开关的控制端，所述第一可控开关的第一端连接开启电压端及所述第二可控开关的第一端，所述第一可控开关的第二端连接所述第二可控开关的第二端、所述第三可控开关的第一端及所述输入电路，所述第二可控开关的控制端接收所述第一下级级传信号及连接所述第三可控开关的控制端，所述第三可控开关的第二端连接所述第四可控开关的第一端，所述第四可控开关的第二端连接关闭电压端。

[23] 其中，所述第一及第二可控开关为P型MOS薄膜晶体管，所述第一及第二可控开关的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极；所述第三及第四可控开关为N型MOS薄膜晶体管，所述第三及第四可控开关的控制端、第一端及第二端分别对应所述N型MOS薄膜晶体管的栅极、漏极及源极。

[24] 其中，所述输入电路包括第一反相器及第一时钟控制反相器，所述第一反相器的输入端接收一时钟信号，所述第一反相器的输出端连接所述第一时钟控制反相器的第一控制端，所述第一时钟控制反相器的第二控制端接收所述时钟信号，所述第一时钟控制反相器的输入端连接所述第一可控开关的第二端，所述第一时钟控制反相器的输出端连接所述锁存电路及所述复位电路。

[25] 其中，所述锁存电路包括第二反相器、第三反相器及第二时钟控制反相器，所述第二时钟控制反相器的输入端连接所述第一时钟控制反相器的输出端及所述

第三反相器的输入端，所述第二时钟控制反相器的第一控制端接收所述时钟信号，所述第二反相器的输入端接收所述时钟信号，所述第二反相器的输出端连接所述第二时钟控制反相器的第二控制端，所述第二时钟控制反相器的输出端连接所述第三反相器的输出端、所述复位电路及所述信号复用电路。

[26] 其中，所述复位电路包括第五可控开关，所述第五可控开关的控制端接收一复位信号，所述第五可控开关的第一端连接所述第二时钟控制反相器的输入端及所述第三反相器的输入端，所述第五可控开关的第二端连接所述开启电压端。

[27] 其中，所述第五可控开关为P型MOS薄膜晶体管，所述第五可控开关的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极。

[28] 其中，所述信号复用电路包括第四至第九反相器、第一及第二与非门，所述第一与非门的第一输入端接收一第一驱动信号，所述第一与非门的第二输入端连接所述第二与非门的第一输入端及所述第二时钟控制反相器的输出端，所述第二与非门的第二输入端接收一第二驱动信号，所述第一与非门的输出端连接所述第四反相器的输入端，所述第四反相器的输出端连接所述第五反相器的输入端，所述第六反相器的输入端连接所述第五反相器的输出端及接收所述本级级传信号，所述第六反相器的输出端连接本级扫描线，所述第二与非门的输出端连接所述第七反相器的输入端，所述第七反相器的输出端连接所述第八反相器的输入端，所述第九反相器的输入端连接所述第八反相器的输出端及接收所述第二下级级传信号，所述第九反相器的输出端连接一下级扫描线。

[29] 为解决上述技术问题，本发明采用的另一个技术方案是：提供一种平面显示装置，所述平面显示装置包括扫描驱动电路，所述扫描驱动电路包括级联的多个扫描驱动单元，每一所述扫描驱动单元包括：

[30] 正反扫电路，用于接收上级级传信号及第一下级级传信号并进行处理后控制所述扫描驱动电路进行正向扫描及反向扫描；

[31] 输入电路，连接所述正反扫电路，用于从所述正反扫电路接收所述上级级传信号及所述第一下级级传信号并根据所述上级级传信号及所述第一下级级传信号对上拉控制信号点及下拉控制信号点进行充电；

[32] 锁存电路，连接所述输入电路，用于从所述输入电路接收所述上级级传信号及

所述第一下级级传信号并对所述上级级传信号及所述第一下级级传信号进行锁存；

[33] 复位电路，连接所述输入电路及所述锁存电路，用于对所述上拉控制信号点的电位进行清零复位；及

[34] 信号复用电路，连接所述锁存电路，用于对本级级传信号、第二下级级传信号及从所述锁存电路接收到的锁存数据进行处理，产生扫描驱动信号输出给扫描线来驱动像素单元。

[35] 其中，所述正反扫电路包括第一至第四可控开关，所述第一可控开关的控制端接收所述上级级传信号及连接所述第四可控开关的控制端，所述第一可控开关的第一端连接开启电压端及所述第二可控开关的第一端，所述第一可控开关的第二端连接所述第二可控开关的第二端、所述第三可控开关的第一端及所述输入电路，所述第二可控开关的控制端接收所述第一下级级传信号及连接所述第三可控开关的控制端，所述第三可控开关的第二端连接所述第四可控开关的第一端，所述第四可控开关的第二端连接关闭电压端。

[36] 其中，所述第一及第二可控开关为P型MOS薄膜晶体管，所述第一及第二可控开关的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极；所述第三及第四可控开关为N型MOS薄膜晶体管，所述第三及第四可控开关的控制端、第一端及第二端分别对应所述N型MOS薄膜晶体管的栅极、漏极及源极。

[37] 其中，所述输入电路包括第一反相器及第一时钟控制反相器，所述第一反相器的输入端接收一时钟信号，所述第一反相器的输出端连接所述第一时钟控制反相器的第一控制端，所述第一时钟控制反相器的第二控制端接收所述时钟信号，所述第一时钟控制反相器的输入端连接所述第一可控开关的第二端，所述第一时钟控制反相器的输出端连接所述锁存电路及所述复位电路。

[38] 其中，所述锁存电路包括第二反相器、第三反相器及第二时钟控制反相器，所述第二时钟控制反相器的输入端连接所述第一时钟控制反相器的输出端及所述第三反相器的输入端，所述第二时钟控制反相器的第一控制端接收所述时钟信号，所述第二反相器的输入端接收所述时钟信号，所述第二反相器的输出端连

接所述第二时钟控制反相器的第二控制端，所述第二时钟控制反相器的输出端连接所述第三反相器的输出端、所述复位电路及所述信号复用电路。

[39] 其中，所述复位电路包括第五可控开关，所述第五可控开关的控制端接收一复位信号，所述第五可控开关的第一端连接所述第二时钟控制反相器的输入端及所述第三反相器的输入端，所述第五可控开关的第二端连接所述开启电压端。

[40] 其中，所述第五可控开关为P型MOS薄膜晶体管，所述第五可控开关的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极。

[41] 其中，所述信号复用电路包括第四至第九反相器、第一及第二与非门，所述第一与非门的第一输入端接收一第一驱动信号，所述第一与非门的第二输入端连接所述第二与非门的第一输入端及所述第二时钟控制反相器的输出端，所述第二与非门的第二输入端接收一第二驱动信号，所述第一与非门的输出端连接所述第四反相器的输入端，所述第四反相器的输出端连接所述第五反相器的输入端，所述第六反相器的输入端连接所述第五反相器的输出端及接收所述本级级传信号，所述第六反相器的输出端连接本级扫描线，所述第二与非门的输出端连接所述第七反相器的输入端，所述第七反相器的输出端连接所述第八反相器的输入端，所述第九反相器的输入端连接所述第八反相器的输出端及接收所述第二下级级传信号，所述第九反相器的输出端连接一下级扫描线。

[42] 其中，所述平面显示装置为LCD或OLED。

[43] 本发明的有益效果是：区别于现有技术的情况，本发明的扫描驱动电路通过所述正反扫电路对上级级传信号及第一下级级传信号进行处理后控制所述扫描驱动电路进行正向扫描及反向扫描，并通过所述输入电路对上拉控制信号点及下拉控制信号点进行充电，通过所述锁存电路对所述上级级传信号及所述第一下级级传信号进行锁存，最后通过所述信号复用电路产生扫描驱动信号输出给多条扫描线来驱动像素单元，以此实现简化平面显示装置的电路，节省空间，进而利于平面显示装置的窄边框设计。

[44] 【附图说明】

[45] 图1是现有技术中扫描驱动电路的结构示意图；

[46] 图2是现有技术中扫描驱动电路的波形图；

[47] 图3是本发明的扫描驱动电路的结构示意图；

[48] 图4是图3中的反相器的结构示意图；

[49] 图5是图3中的时钟控制反相器的结构示意图；

[50] 图6是图3中的与非门的结构示意图；

[51] 图7是本发明的扫描驱动电路的驱动框架图；

[52] 图8及图9是本发明的扫描驱动电路的波形图；

[53] 图10是本发明的平面显示装置的示意图。

[54] 【具体实施方式】

[55] 请参阅图1，现有技术中平面显示装置中设置有若干条扫描线，也就需要对应这些扫描线设置相应的扫描驱动电路，而现有的每一扫描驱动电路仅驱动一条扫描线，每一扫描驱动电路包括正反扫电路10、输入电路20、锁存电路30、复位电路40、信号处理电路50及驱动电路60，这将使得平面显示装置中的电路设计复杂。请继续参阅图2，图2为现有技术中扫描驱动电路的波形图。其中，当正向扫描控制电压U2D为高电平且反向扫描电压D2U为低电平时，下级下拉控制信号点Q(n+1)为高电平时，所述正反扫电路10输出高电平信号，下级下拉控制信号点Q(n+1)为低电平时，所述正反扫电路10输出低电平信号，所述扫描驱动电路为正向扫描状态；当正向扫描控制电压U2D为低电平且反向扫描电压D2U为高电平时，上级上拉控制信号点Q(n-1)为高电平时，所述正反扫电路10输出高电平信号，上级上拉控制信号点Q(n-1)为低电平时，所述正反扫电路10输出低电平信号，所述扫描驱动电路为反向扫描状态。当所述正反扫电路10输出高电平信号，第一时钟信号CK1输出高电平信号时，所述输入电路20输出低电平信号，所述低电平信号经所述锁存电路30中反相器后为本级上拉控制信号点Q(N)充电至高电平，所述本级上拉控制信号点Q(N)的电位被所述锁存电路30锁存起来，当第二时钟信号CK3输出高电平信号时，所述信号处理电路50经过对所述本级上拉控制信号点Q(N)的高电平信号与所述第二时钟信号CK3的高电平信号进行与非运算后输出低电平信号，所述低电平信号经驱动电路60的反相器后输出高电平的扫描驱动信号给本级扫描线Gate(n)以提供给像素单元；当所述正反扫电路10输出低电平信号，第一时钟信号CK1输出高电平信号时，所述输入电路20输出高电平

信号，所述高电平信号经所述锁存电路30中反相器后提供给本级上拉控制信号点Q(N)低电平，即本级上拉控制信号点Q(N)放电，当第二时钟信号CK3输出高电平信号时，所述信号处理电路50经过对所述本级上拉控制信号点Q(N)的低电平信号与所述第二时钟信号CK3的高电平信号进行与非运算后输出高电平信号，所述高电平信号经驱动电路60的反相器后输出低电平的扫描驱动信号给本级扫描线Gate(n)以提供给像素单元，其余扫描驱动电路的工作原理与上述相同，在此不再赘述。

[56] 请参阅图3，是本发明的扫描驱动电路的结构示意图。在本实施方式中，仅以一个扫描驱动单元1为例进行说明。如图3所示，本发明的扫描驱动电路包括多个级联的扫描驱动单元1，每一扫描驱动单元1包括正反扫电路100，用于接收上级级传信号及第一下级级传信号并进行处理后控制所述扫描驱动电路进行正向扫描及反向扫描；输入电路200，连接所述正反扫电路100，用于从所述正反扫电路100接收所述上级级传信号及所述第一下级级传信号并根据所述上级级传信号及所述第一下级级传信号对上拉控制信号点及下拉控制信号点进行充电；锁存电路300，连接所述输入电路200，用于从所述输入电路200接收所述上级级传信号及所述第一下级级传信号并对所述上级级传信号及所述第一下级级传信号进行锁存；复位电路400，连接所述输入电路200及所述锁存电路300，用于对所述上拉控制信号点的电位进行清零复位；信号复用电路500，连接所述锁存电路300，用于对本级级传信号、第二下级级传信号及从所述锁存电路300接收到的锁存数据进行处理，产生扫描驱动信号输出给扫描线来驱动像素单元。

[57] 所述正反扫电路100包括第一至第四可控开关T1-T4，所述第一可控开关T1的控制端接收所述上级级传信号及连接所述第四可控开关T4的控制端，所述第一可控开关T1的第一端连接开启电压端VGH及所述第二可控开关T2的第一端，所述第一可控开关T1的第二端连接所述第二可控开关T2的第二端、所述第三可控开关T3的第一端及所述输入电路200，所述第二可控开关T2的控制端接收所述第一下级级传信号及连接所述第三可控开关T3的控制端，所述第三可控开关T3的第二端连接所述第四可控开关T4的第一端，所述第四可控开关T4的第二端连接关闭电压端VGL。

[58] 所述第一及第二可控开关T1、T2为P型MOS薄膜晶体管，所述第一及第二可控开关T1、T2的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极；所述第三及第四可控开关T3、T4为N型MOS薄膜晶体管，所述第三及第四可控开关T3、T4的控制端、第一端及第二端分别对应所述N型MOS薄膜晶体管的栅极、漏极及源极。在其他实施例中，所述第一至第四可控开关也可为其他类型的开关，只要能实现本发明的目的即可，如所述第一及第二可控开关T1、T2为N型MOS薄膜晶体管，所述第一及第二可控开关T1、T2的控制端、第一端及第二端分别对应所述N型MOS薄膜晶体管的栅极、漏极及源极；所述第三及第四可控开关T3、T4为P型MOS薄膜晶体管，所述第三及第四可控开关T3、T4的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极。

[59] 所述输入电路200包括第一反相器U1及第一时钟控制反相器Y1，所述第一反相器U1的输入端接收一时钟信号，所述第一反相器U1的输出端连接所述第一时钟控制反相器Y1的第一控制端，所述第一时钟控制反相器Y1的第二控制端接收所述时钟信号，所述第一时钟控制反相器Y1的输入端连接所述第一可控开关T1的第二端，所述第一时钟控制反相器Y1的输出端连接所述锁存电路300及所述复位电路400。

[60] 所述锁存电路300包括第二反相器U2、第三反相器U3及第二时钟控制反相器Y2，所述第二时钟控制反相器Y2的输入端连接所述第一时钟控制反相器Y1的输出端及所述第三反相器U3的输入端，所述第二时钟控制反相器Y2的第一控制端接收所述时钟信号，所述第二反相器U2的输入端接收所述时钟信号，所述第二反相器U2的输出端连接所述第二时钟控制反相器Y2的第二控制端，所述第二时钟控制反相器Y2的输出端连接所述第三反相器U3的输出端、所述复位电路400及所述信号复用电路500。

[61] 所述复位电路500包括第五可控开关T5，所述第五可控开关T5的控制端接收一复位信号，所述第五可控开关T5的第一端连接所述第二时钟控制反相器Y2的输入端及所述第三反相器U3的输入端，所述第五可控开关T5的第二端连接所述开启电压端VGH。

[62] 所述第五可控开关T5为P型MOS薄膜晶体管，所述第五可控开关T5的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极。在其他实施例中，所述第五可控开关也可为其他类型的开关，只要能实现本发明的目的即可，如所述第五可控开关T5为N型MOS薄膜晶体管，所述第五可控开关T5的控制端、第一端及第二端分别对应所述N型MOS薄膜晶体管的栅极、漏极及源极。

[63] 所述信号复用电路500包括第四至第九反相器U4-U9、第一及第二与非门A1、A2，所述第一与非门A1的第一输入端接收一第一驱动信号，所述第一与非门A1的第二输入端连接所述第二与非门A2的第一输入端及所述第二时钟控制反相器Y2的输出端，所述第二与非门A2的第二输入端接收一第二驱动信号，所述第一与非门A1的输出端连接所述第四反相器U4的输入端，所述第四反相器U4的输出端连接所述第五反相器U5的输入端，所述第六反相器U6的输入端连接所述第五反相器U5的输出端及接收所述本级级传信号，所述第六反相器U6的输出端连接本级扫描线，所述第二与非门A2的输出端连接所述第七反相器U7的输入端，所述第七反相器U7的输出端连接所述第八反相器U8的输入端，所述第九反相器U9的输入端连接所述第八反相器U8的输出端及接收所述第二下级级传信号，所述第九反相器U9的输出端连接一下级扫描线。

[64] 请参阅图4至图6，分别是图3中所述反相器、所述时钟控制反相器及与非门的结构示意图，所述反相器、所述时钟控制反相器及与非门的结构均为现有技术，因此在此不再详细赘述。

[65] 在本实施例中，所述时钟信号为时钟信号CK1，所述上级级传信号为上级级传信号ST（n-2），所述第一下级级传信号为第一下级级传信号ST（n+4），所述本级级传信号为本级级传信号ST（n），所述第二下级级传信号为第二下级级传信号ST（n+2），所述复位信号为复位信号Reset，所述上拉控制信号点为上拉控制信号点Q（N），所述下拉控制信号点为下拉控制信号点P（N），所述第一驱动信号为第一驱动信号CT2，所述第二驱动信号为第二驱动信号CT3，所述本级扫描线为本级扫描线Gate（n），所述下级扫描线为下级扫描线Gate（n+2）。

[66] 请参阅图8及图9，是本发明扫描驱动电路的波形图。根据图3至图9可以得到所

述扫描驱动电路的工作原理如下：下面以一个扫描驱动单元1为例进行说明。在所述正反扫电路100中通过所述上级级传信号ST(n-2)控制所述扫描驱动电路进行正向扫描状态，通过所述第一下级级传信号ST(n+4)控制所述扫描驱动电路进行反向扫描状态。当所述上级级传信号ST(n-2)及所述第一下级级传信号ST(n+4)均输出高电平信号时，所述正反扫电路100输出低电平信号；当所述上级级传信号ST(n-2)及所述第一下级级传信号ST(n+4)均输出低电平信号、所述上级级传信号ST(n-2)输出高电平信号而所述第一下级级传信号ST(n+4)输出低电平信号、或所述上级级传信号ST(n-2)输出低电平信号而所述第一下级级传信号ST(n+4)输出高电平信号时，所述正反扫电路100输出高电平信号。

[67] 当所述正反扫电路100输出高电平信号，所述时钟信号CK1输出第一个高电平信号时，所述输入电路200输出低电平信号，所述低电平信号经过所述第三反相器U3后输出给所述上拉控制信号点Q(N)高电平信号，此时所述上拉控制信号点Q(N)被充电，当所述第一及第二驱动信号CT2、CT3均输出高电平信号时，所述本级级传信号ST(n)及所述第二下级级传信号ST(n+2)均输出低电平信号，所述本级扫描线Gate(n)及所述下级扫描线Gate(n+2)均接收到高电平的扫描驱动信号并提供给所述像素单元。

[68] 当所述正反扫电路100输出高电平信号，所述时钟信号CK1输出第二个高电平信号时，所述输入电路200输出低电平信号，所述低电平信号经过所述第三反相器U3后输出给所述上拉控制信号点Q(N)高电平信号，所述上拉控制信号点Q(N)维持高电平状态，当所述第一及第二驱动信号CT2、CT3均输出高电平信号时，所述本级级传信号ST(n)及所述第二下级级传信号ST(n+2)均输出低电平信号，所述本级扫描线Gate(n)及所述下级扫描线Gate(n+2)均接收到高电平的扫描驱动信号并提供给所述像素单元。

[69] 当所述正反扫电路100输出低电平信号，所述时钟信号CK1输出高电平信号时，所述输入电路200输出高电平信号，所述高电平信号经过所述第三反相器U3后输出给所述上拉控制信号点Q(N)低电平信号，此时所述上拉控制信号点Q(N)放电，当所述第一及第二驱动信号CT2、CT3均输出高电平信号时，所述本级级传信号ST(n)及所述第二下级级传信号ST(n+2)均输出高电平信号，所述本级扫描线

Gate(n)及所述下级扫描线Gate(n+2)均接收到低电平的扫描驱动信号并提供给对应的像素单元，此时，所述扫描驱动单元1工作结束。其余扫描驱动单元的工作原理与上述相同，在此不再赘述。

[70] 请参阅图10，为本发明一种平面显示装置的示意图。所述平面显示装置包括前述的扫描驱动电路，所述扫描驱动电路设置在所述平面显示装置的两端。其中，所述平面显示装置为LCD或OLED。

[71] 本发明的扫描驱动电路通过所述正反扫电路对上级级传信号及第一下级级传信号进行处理后控制所述扫描驱动电路进行正向扫描及反向扫描，并通过所述输入电路对上拉控制信号点及下拉控制信号点进行充电，通过所述锁存电路对所述上级级传信号及所述第一下级级传信号进行锁存，最后通过所述信号复用电路产生扫描驱动信号输出给多条扫描线来驱动像素单元，以此实现简化平面显示装置的电路，节省空间，进而利于平面显示装置的窄边框设计。

[72] 以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

权利要求书

[权利要求 1] 一种扫描驱动电路，其中，所述扫描驱动电路包括级联的多个扫描驱动单元，每一所述扫描驱动单元包括：

正反扫电路，用于接收上级级传信号及第一下级级传信号并进行处理后控制所述扫描驱动电路进行正向扫描及反向扫描；

输入电路，连接所述正反扫电路，用于从所述正反扫电路接收所述上级级传信号及所述第一下级级传信号并根据所述上级级传信号及所述第一下级级传信号对上拉控制信号点及下拉控制信号点进行充电；

锁存电路，连接所述输入电路，用于从所述输入电路接收所述上级级传信号及所述第一下级级传信号并对所述上级级传信号及所述第一下级级传信号进行锁存；

复位电路，连接所述输入电路及所述锁存电路，用于对所述上拉控制信号点的电位进行清零复位；及

信号复用电路，连接所述锁存电路，用于对本级级传信号、第二下级级传信号及从所述锁存电路接收到的锁存数据进行处理，产生扫描驱动信号输出给扫描线来驱动像素单元；

所述正反扫电路包括第一至第四可控开关，所述第一可控开关的控制端接收所述上级级传信号及连接所述第四可控开关的控制端，所述第一可控开关的第一端连接开启电压端及所述第二可控开关的第一端，所述第一可控开关的第二端连接所述第二可控开关的第二端、所述第三可控开关的第一端及所述输入电路，所述第二可控开关的控制端接收所述第一下级级传信号及连接所述第三可控开关的控制端，所述第三可控开关的第二端连接所述第四可控开关的第一端，所述第四可控开关的第二端连接关闭电压端；

所述第一及第二可控开关为P型MOS薄膜晶体管，所述第一及第二可控开关的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极；所述第三及第四可控开关为N型MOS

薄膜晶体管，所述第三及第四可控开关的控制端、第一端及第二端分别对应所述N型MOS薄膜晶体管的栅极、漏极及源极；

所述输入电路包括第一反相器及第一时钟控制反相器，所述第一反相器的输入端接收一时钟信号，所述第一反相器的输出端连接所述第一时钟控制反相器的第一控制端，所述第一时钟控制反相器的第二控制端接收所述时钟信号，所述第一时钟控制反相器的输入端连接所述第一可控开关的第二端，所述第一时钟控制反相器的输出端连接所述锁存电路及所述复位电路。

[权利要求 2] 一种扫描驱动电路，其中，所述扫描驱动电路包括级联的多个扫描驱动单元，每一所述扫描驱动单元包括：

正反扫电路，用于接收上级级传信号及第一下级级传信号并进行处理后控制所述扫描驱动电路进行正向扫描及反向扫描；

输入电路，连接所述正反扫电路，用于从所述正反扫电路接收所述上级级传信号及所述第一下级级传信号并根据所述上级级传信号及所述第一下级级传信号对上拉控制信号点及下拉控制信号点进行充电；

锁存电路，连接所述输入电路，用于从所述输入电路接收所述上级级传信号及所述第一下级级传信号并对所述上级级传信号及所述第一下级级传信号进行锁存；

复位电路，连接所述输入电路及所述锁存电路，用于对所述上拉控制信号点的电位进行清零复位；及

信号复用电路，连接所述锁存电路，用于对本级级传信号、第二下级级传信号及从所述锁存电路接收到的锁存数据进行处理，产生扫描驱动信号输出给扫描线来驱动像素单元。

[权利要求 3] 根据权利要求2所述的扫描驱动电路，其中，所述正反扫电路包括第一至第四可控开关，所述第一可控开关的控制端接收所述上级级传信号及连接所述第四可控开关的控制端，所述第一可控开关的第一端连接开启电压端及所述第二可控开关的第一端，所述第

一可控开关的第二端连接所述第二可控开关的第二端、所述第三可控开关的第一端及所述输入电路，所述第二可控开关的控制端接收所述第一下级级传信号及连接所述第三可控开关的控制端，所述第三可控开关的第二端连接所述第四可控开关的第一端，所述第四可控开关的第二端连接关闭电压端。

[权利要求 4] 根据权利要求3所述的扫描驱动电路，其中，所述第一及第二可控开关为P型MOS薄膜晶体管，所述第一及第二可控开关的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极；所述第三及第四可控开关为N型MOS薄膜晶体管，所述第三及第四可控开关的控制端、第一端及第二端分别对应所述N型MOS薄膜晶体管的栅极、漏极及源极。

[权利要求 5] 根据权利要求3所述的扫描驱动电路，其中，所述输入电路包括第一反相器及第一时钟控制反相器，所述第一反相器的输入端接收一时钟信号，所述第一反相器的输出端连接所述第一时钟控制反相器的第一控制端，所述第一时钟控制反相器的第二控制端接收所述时钟信号，所述第一时钟控制反相器的输入端连接所述第一可控开关的第二端，所述第一时钟控制反相器的输出端连接所述锁存电路及所述复位电路。

[权利要求 6] 根据权利要求5所述的扫描驱动电路，其中，所述锁存电路包括第二反相器、第三反相器及第二时钟控制反相器，所述第二时钟控制反相器的输入端连接所述第一时钟控制反相器的输出端及所述第三反相器的输入端，所述第二时钟控制反相器的第一控制端接收所述时钟信号，所述第二反相器的输入端接收所述时钟信号，所述第二反相器的输出端连接所述第二时钟控制反相器的第二控制端，所述第二时钟控制反相器的输出端连接所述第三反相器的输出端、所述复位电路及所述信号复用电路。

[权利要求 7] 根据权利要求6所述的具有指纹识别的显示面板，其中，所述复位电路包括第五可控开关，所述第五可控开关的控制端接收一复位

信号，所述第五可控开关的第一端连接所述第二时钟控制反相器的输入端及所述第三反相器的输入端，所述第五可控开关的第二端连接所述开启电压端。

[权利要求 8] 根据权利要求7所述的扫描驱动电路，其中，所述第五可控开关为P型MOS薄膜晶体管，所述第五可控开关的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极。

[权利要求 9] 根据权利要求7所述的扫描驱动电路，其中，所述信号复用电路包括第四至第九反相器、第一及第二与非门，所述第一与非门的第一输入端接收一第一驱动信号，所述第一与非门的第二输入端连接所述第二与非门的第一输入端及所述第二时钟控制反相器的输出端，所述第二与非门的第二输入端接收一第二驱动信号，所述第一与非门的输出端连接所述第四反相器的输入端，所述第四反相器的输出端连接所述第五反相器的输入端，所述第六反相器的输入端连接所述第五反相器的输出端及接收所述本级级传信号，所述第六反相器的输出端连接本级扫描线，所述第二与非门的输出端连接所述第七反相器的输入端，所述第七反相器的输出端连接所述第八反相器的输入端，所述第九反相器的输入端连接所述第八反相器的输出端及接收所述第二下级级传信号，所述第九反相器的输出端连接一下级扫描线。

[权利要求 10] 一种平面显示装置，其中，所述平面显示装置包括扫描驱动电路，所述扫描驱动电路包括级联的多个扫描驱动单元，每一所述扫描驱动单元包括：

正反扫电路，用于接收上级级传信号及第一下级级传信号并进行处理后控制所述扫描驱动电路进行正向扫描及反向扫描；

输入电路，连接所述正反扫电路，用于从所述正反扫电路接收所述上级级传信号及所述第一下级级传信号并根据所述上级级传信号及所述第一下级级传信号对上拉控制信号点及下拉控制信号点进行充电；

锁存电路，连接所述输入电路，用于从所述输入电路接收所述上级级传信号及所述第一下级级传信号并对所述上级级传信号及所述第一下级级传信号进行锁存；

复位电路，连接所述输入电路及所述锁存电路，用于对所述上拉控制信号点的电位进行清零复位；及

信号复用电路，连接所述锁存电路，用于对本级级传信号、第二下级级传信号及从所述锁存电路接收到的锁存数据进行处理，产生扫描驱动信号输出给扫描线来驱动像素单元。

[权利要求 11] 根据权利要求10所述的平面显示装置，其中，所述正反扫电路包括第一至第四可控开关，所述第一可控开关的控制端接收所述上级级传信号及连接所述第四可控开关的控制端，所述第一可控开关的第一端连接开启电压端及所述第二可控开关的第一端，所述第一可控开关的第二端连接所述第二可控开关的第二端、所述第三可控开关的第一端及所述输入电路，所述第二可控开关的控制端接收所述第一下级级传信号及连接所述第三可控开关的控制端，所述第三可控开关的第二端连接所述第四可控开关的第一端，所述第四可控开关的第二端连接关闭电压端。

[权利要求 12] 根据权利要求11所述的平面显示装置，其中，所述第一及第二可控开关为P型MOS薄膜晶体管，所述第一及第二可控开关的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极；所述第三及第四可控开关为N型MOS薄膜晶体管，所述第三及第四可控开关的控制端、第一端及第二端分别对应所述N型MOS薄膜晶体管的栅极、漏极及源极。

[权利要求 13] 根据权利要求11所述的平面显示装置，其中，所述输入电路包括第一反相器及第一时钟控制反相器，所述第一反相器的输入端接收一时钟信号，所述第一反相器的输出端连接所述第一时钟控制反相器的第一控制端，所述第一时钟控制反相器的第二控制端接收所述时钟信号，所述第一时钟控制反相器的输入端连接所述第

一可控开关的第二端，所述第一时钟控制反相器的输出端连接所述锁存电路及所述复位电路。

[权利要求 14] 根据权利要求13所述的平面显示装置，其中，所述锁存电路包括第二反相器、第三反相器及第二时钟控制反相器，所述第二时钟控制反相器的输入端连接所述第一时钟控制反相器的输出端及所述第三反相器的输入端，所述第二时钟控制反相器的第一控制端接收所述时钟信号，所述第二反相器的输入端接收所述时钟信号，所述第二反相器的输出端连接所述第二时钟控制反相器的第二控制端，所述第二时钟控制反相器的输出端连接所述第三反相器的输出端、所述复位电路及所述信号复用电路。

[权利要求 15] 根据权利要求14所述的平面显示装置，其中，所述复位电路包括第五可控开关，所述第五可控开关的控制端接收一复位信号，所述第五可控开关的第一端连接所述第二时钟控制反相器的输入端及所述第三反相器的输入端，所述第五可控开关的第二端连接所述开启电压端。

[权利要求 16] 根据权利要求15所述的平面显示装置，其中，所述第五可控开关为P型MOS薄膜晶体管，所述第五可控开关的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极。

[权利要求 17] 根据权利要求15所述的平面显示装置，其中，所述信号复用电路包括第四至第九反相器、第一及第二与非门，所述第一与非门的第一输入端接收一第一驱动信号，所述第一与非门的第二输入端连接所述第二与非门的第一输入端及所述第二时钟控制反相器的输出端，所述第二与非门的第二输入端接收一第二驱动信号，所述第一与非门的输出端连接所述第四反相器的输入端，所述第四反相器的输出端连接所述第五反相器的输入端，所述第六反相器的输入端连接所述第五反相器的输出端及接收所述本级级传信号，所述第六反相器的输出端连接本级扫描线，所述第二与非门的输出端连接所述第七反相器的输入端，所述第七反相器的输出端

连接所述第八反相器的输入端，所述第九反相器的输入端连接所述第八反相器的输出端及接收所述第二下级级传信号，所述第九反相器的输出端连接一下级扫描线。

[权利要求 18] 根据权利要求10所述的平面显示装置，其中，所述平面显示装置为LCD或OLED。



CK1
20
U2D
10
CK1
30
50
60
Q(n-1)
TG
P(N)
Q(N)
Gate(n)
D2U
TG
Q(n+1)
CK1
CK1
CK3
U2D
40
Reset
VGH

图 1



U2D
D2U
VGL
VGH
Reset
STV
CK1
CK2
Q(N)
Gate(1)
Q(3)
Gate(3)

图 2



1
VGH
100
CK1
200
ST(n)
T1
T2
ST(n+4)
U1
CK1
A1
U4
U5
U6
CT2
Gate(n)
P(N)
Q(N)
ST(n-2)
Y1
Y2
U7
U8
U9
T3
T4
U2
CT3
Gate(n+2)
A2
CK1
CK1
U3
500
VGL
ST(n+2)
Reset
300
T5
400
VGH

图 3



VGH
VGL

图 4




图 5




图 6



CT4
CT2
CK2
Reset
CT3
CT1
CK1
STV L
CK4
CT6
CT8
STV R
CK3
CT5
CT7
Reset
Gate1
第1、3级GOA电路
Gate2
Gate3
第2、4级GOA电路
Gate4
Gate5
Gate6
第5、7级GOA电路
Gate7
第6、8级GOA电路
Gate8
Gate(2n-7)
Gate(2n-6)
第2n-7、2n-5级GOA电路
Gate(2n-5)
第2n-6、2n-4级GOA电路
Gate(2n-4)
Gate(2n-3)
Gate(2n-2)
第2n-3、2n-1级GOA电路
Gate(2n-1)
第2n-2、2n级GOA电路
Gate(2n)

图 7



VGL
VGH
Reset
STV
CT1
CT2
CT3
CT4
CK1
CK2
Q(13)
Gate(1)
ST(1)
Gate(3)
ST(3)
Q(17)
Gate(5)
ST(5)
Gate(7)
ST(7)

图 8



VGL
VGH
Reset
STV
CT4
CT3
CT2
CT1
CK1
CK2
Q(2n-1/2n-3)
Gate(2n-1)
ST(2n-1)
Gate(2n-3)
ST(2n-3)
Q(2n-5/2n-7)
Gate(2n-5)
ST(2n-5)
Gate(2n-7)
ST(2n-7)

图 9



扫描驱动电路
平面显示装置
扫描驱动电路

图 10

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2016/086811

A. CLASSIFICATION OF SUBJECT MATTER

G09G 3/3266 (2016.01) i; G09G 3/36 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09G3

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNTXT; CNABS; CNKI; VEN: positive and negative scanning, reuse, NAND gate, SCAN+, LATCH, BUFFER, RESET, NARROW, FRAME, POSITIVE, NEGATIVE, MULTIPLEX+, INPUT+

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 105355179 A (WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.), 24 February 2016 (24.02.2016), description, paragraphs 0051-0085, and figures 1-4	1-18
A	CN 103236272 A (BOE TECHNOLOGY GROUP CO., LTD. CHENGDU BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.), 07 August 2013 (07.08.2013) , the whole description	1-18
A	CN 103413531 A (BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.), 27 November 2013 (27.11.2013) , the whole description	1-18
A	CN 105427821 A (WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.), 23 March 2016 (23.03.2016) , the whole description	1-18
A	JP 2008058853 A (SONY CORP.), 13 March 2008 (13.03.2008) , the whole description	1-18

☐ Further documents are listed in the continuation of Box C. ☒ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
10 February 2017 (10.02.2017)	**07 March 2017 (07.03.2017)**
Name and mailing address of the ISA/CN: State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No.: (86-10) 62019451	Authorized officer **XU, Yan** Telephone No.: (86-10) **62085794**

Form PCT/ISA/210 (second sheet) (July 2009)

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2016/086811

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 105355179 A	24 February 2016	None	
CN 103236272 A	07 August 2013	WO 2014153813 A1	02 October 2014
		CN 103236272 B	16 March 2016
		US 2015228354 A1	13 August 2015
CN 103413531 A	27 November 2013	CN 103413531 B	09 December 2015
		WO 2015010364 A1	29 January 2015
CN 105427821 A	23 March 2016	None	
JP 2008058853 A	13 March 2008	US 2008143264 A1	19 June 2008
		US 9379171 B2	28 June 2016
		US 2016300529 A1	13 October 2016

国际检索报告

国际申请号
PCT/CN2016/086811

A. 主题的分类

G09G 3/3266(2016.01)i; G09G 3/36(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

G09G3

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称，和使用的检索词（如使用）)

CNTXT;CNABS;CNKI;VEN:正，反，扫描，正反扫，输入，锁存，复位，复用，与非门，窄，框，SCAN+,LATCH,BUFFER,RESET,NARROW,FRAME,POSITIVE,NEGATIVE,MULTIPLEX+,INPUT+

C. 相关文件

类 型*	引用文件，必要时，指明相关段落	相关的权利要求
X	CN 105355179 A (武汉华星光电技术有限公司) 2016年 2月 24日 (2016-02-24) 说明书0051-0085段，附图1-4	1-18
A	CN 103236272 A (京东方科技集团股份有限公司 成都京东方光电科技有限公司) 2013年 8月 7日 (2013-08-07) 说明书全文	1-18
A	CN 103413531 A (北京京东方光电科技有限公司) 2013年 11月 27日 (2013-11-27) 说明书全文	1-18
A	CN 105427821 A (武汉华星光电技术有限公司) 2016年 3月 23日 (2016-03-23) 说明书全文	1-18
A	JP 2008058853 A (SONY CORP) 2008年 3月 13日 (2008-03-13) 说明书全文	1-18

☐ 其余文件在C栏的续页中列出。

☑ 见同族专利附件。

* 引用文件的具体类型：

"A" 认为不特别相关的表示了现有技术一般状态的文件

"E" 在国际申请日的当天或之后公布的在先申请或专利

"L" 可能对优先权要求构成怀疑的文件，或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件（如具体说明的）

"O" 涉及口头公开、使用、展览或其他方式公开的文件

"P" 公布日先于国际申请日但迟于所要求的优先权日的文件

"T" 在申请日或优先权日之后公布，与申请不相抵触，但为了理解发明之理论或原理的在后文件

"X" 特别相关的文件，单独考虑该文件，认定要求保护的发明不是新颖的或不具有创造性

"Y" 特别相关的文件，当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时，要求保护的发明不具有创造性

"&" 同族专利的文件

国际检索实际完成的日期	国际检索报告邮寄日期
2017年 2月 10日	2017年 3月 7日

ISA/CN的名称和邮寄地址	受权官员
中华人民共和国国家知识产权局(ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088	许彦
传真号 (86-10)62019451	电话号码 (86-10)62085794

国际检索报告
关于同族专利的信息

国际申请号
PCT/CN2016/086811

检索报告引用的专利文件			公布日（年/月/日）	同族专利			公布日（年/月/日）
CN	105355179	A	2016年 2月 24日	无			
CN	103236272	A	2013年 8月 7日	WO	2014153813	A1	2014年 10月 2日
				CN	103236272	B	2016年 3月 16日
				US	2015228354	A1	2015年 8月 13日
CN	103413531	A	2013年 11月 27日	CN	103413531	B	2015年 12月 9日
				WO	2015010364	A1	2015年 1月 29日
CN	105427821	A	2016年 3月 23日	无			
JP	2008058853	A	2008年 3月 13日	US	2008143264	A1	2008年 6月 19日
				US	9379171	B2	2016年 6月 28日
				US	2016300529	A1	2016年 10月 13日