

①9



Octroiraad  
Nederland

①1 192588

①2 C OCTROOI

②1 Aanvraag om octrooi: 8402489

⑤1 Int.Cl.<sup>6</sup>  
G11C11/413

②2 Ingediend: 13.08.84

③0 Voorrang:  
17.08.83 JP 0151262/83

⑦3 Octrooihouder(s):  
Mitsubishi Denki Kabushiki Kaisha te Tokio,  
Japan (JP).

④3 Ter inzage gelegd:  
18.03.85 I.E. 85/06

⑦4 Gemachtigde:  
Ir. P.N. Hoorweg c.s. te 2517 GK Den Haag.

④4 Openbaargemaakt:  
02.06.97 I.E. 97/06

④7 Dagtekening:  
03.10.97

④5 Uitgegeven:  
01.12.97 I.E. 97/12

⑤4 Halfgeleider geheugenelement.

## Halfgeleider geheugenelement

De uitvinding heeft betrekking op een halfgeleider geheugenelement omvattende:  
een geheugencel gevormd door MOSFETs;

- 5 een bitlijn voor de overdracht van schrijf- en leesinformatie naar of vanuit de geheugencel;  
een schrijfbesturingssignaallijn voor het besturen van het schrijven in de geheugencel;  
een paar MOSFETs van het eerste geleidbaarheidstype waarvan telkens de toevoerelektrode verbonden is met een voedingsklem, waarvan telkens de poortelektrode verbonden is met de schrijfbesturingssignaallijn en waarvan telkens de afvoerelektrode gekoppeld is met de bitlijn;  
10 waarbij de MOSFETs van het eerste geleidbaarheidstype de bitlijn kan opladen wanneer niet in het geheugen wordt geschreven.

Een dergelijk halfgeleider geheugenelement is bekend uit het Britse octrooischrift A-2.070.372. Bij dit geheugenelement worden de bitlijnen opgeladen of voorgeladen door middel van een signaal dat aan de poortelektrode van de MOSFET van het eerste geleidbaarheidstype wordt aangelegd. Het opladen vindt  
15 plaats gelijktijdig met het optreden van een leesbesturingssignaal. Dit heeft als bezwaar dat collisie kan ontstaan tussen de informatie en de elektrische ladingen in de bitlijnen. Hierdoor wordt het gebruik van de elektriciteit vergroot en worden werksnelheden verlaagd.

De uitvinding stelt zich ten doel dit bezwaar te ondervangen.

- Dit wordt volgens de uitvinding bereikt door een paar MOSFETs van het tweede geleidbaarheidstype,  
20 waarvan telkens de afvoer (of toevoer) elektrode verbonden is met de bitlijn waarvan telkens de poortelektrode verbonden is met de schrijfbesturingssignaallijn en waarvan telkens de toevoerelektrode (of afvoerelektrode) verbonden is met de uitgang van de schrijfschakeling voor het schrijven van informatie in de geheugencel;

- 25 waarbij de schrijfschakeling een inverter omvat met een ingang voor het opnemen van een schrijfinformatiesignaal; en

waarbij de MOSFETs van het tweede geleidbaarheidstype over de bitlijn een uitgangssignaal uit de schrijfschakeling kunnen overdragen.

De uitvinding zal aan de hand van de tekening nader worden verduidelijkt.

- 30 In de figuur zijn de bitlijnen 8 en 9 verbonden met de P-kanaal MOSFETs 19 en 20 (van een eerste geleidbaarheidstype), waarbij de bitlijnen opgeladen worden. Elke toevoerelektrode van de MOSFETs 19 en 20 is verbonden met de voedingsklem 5 en de afvoerelektroden ervan zijn respectievelijk verbonden met de bitlijnen 8 en 9. De poorten ervan zijn gemeenschappelijk verbonden met een schrijfbesturingssignaal 17.  
35 De MOSFETs 19 en 20 worden ingeschakeld door een signaalpotentiaal in de schrijfbesturingssignaallijn 17 alleen wanneer niet wordt geschreven in de geheugencel 30, waardoor de bitlijnen 8 en 9 tussen hun toevoer en afvoer worden opgeladen.

- In dit geval zijn er N-kanaal MOSFETs 16 en 18 (tweede geleidbaarheidstype) verschaft, die de schrijfinformatie en het geïnverteerde signaal ervan uit de schrijfschakeling 40 overdragen naar de bitlijnen  
40 resp. 9 en 8.

Tijdens bedrijf wordt aangenomen dat de spanning van de woordlijn 10 "L" is, waardoor de MOSFETs 6 en 7 afgeschakeld worden en de MOSFETs 1, 2, 3 en 4 elektrisch worden gescheiden van de bitlijnen 8 en 9, terwijl voorts wordt aangenomen, dat de geheugencel 30 verkeert in een stabiele toestand, waarin de afvoeren van de MOSFETs 1 en 2 "H" zijn, terwijl die van de MOSFETs 3 en 4 "L" zijn.

- 45 Op dit tijdstip, wanneer de informatie "1" ingeschreven moet worden in de geheugencel 30, wordt de spanning "H" die correspondeert met de "1" geleid naar de informatie-ingangssignaallijn 13 en wordt de schrijfbesturingssignaallijn 17 "H". Op dit tijdstip worden de MOSFETs 19 en 20 afgeschakeld en de MOSFETs 16 en 18 gaan aan. Aangezien de MOSFET 14 is afgeschakeld en de MOSFET 15 ingeschakeld door de spanning "H" op de informatie-ingangssignaallijn 13, wordt de spanning "L" geleid naar de bitlijn 8.  
50 De spanning van de informatie-ingangssignaallijn 13 wordt geleid naar de bitlijn 9, die "H" wordt.

Teneinde de schrijfferrichting te voltooien wordt de spanning "H" opgedrukt op de woordlijn 10 waardoor de MOSFETs 6 en 7 ingeschakeld worden. Dientengevolge worden de poortelektroden van de MOSFETs 1 en 2 "H" en worden de poortelektroden van de MOSFETs 3 en 4 "L", hetgeen leidt tot de voltooiing van de inschrijving van de informatie "1" in de geheugencel 30.

- 55 Het schrijven eindigt met het terugbrengen van de woordlijn 10 in de toestand "L" en van de besturingssignaallijn 17 in de toestand "L".

Wanneer de opgeslagen informatie uitgelezen moet worden, worden de spanningen "L" en "L" opgedrukt

op de schrijfbesturingssignaallijn 17 respectievelijk de woordlijn 10. Dientengevolge worden de MOSFETs 19 en 20 ingeschakeld en worden de bitlijnen 8 en 9 opgeladen met de voedingsspanning. Op dit tijdstip wordt de woordlijn 10 "H" waardoor de MOSFETs 6 en 7 ingeschakeld worden en worden de elektrische ladingen van de bitlijnen 8 en 9 geabsorbeerd corresponderend met de informatie in de geheugencel 30. Op 5 deze wijze hebben de lijnen 8 en 9 een potentiaalverschil daartussen overeenkomstig de informatie opgeslagen in de geheugencel 30. De informatie, die overgedragen wordt naar de bitlijnen 8 en 9 wordt versterkt door een versterker en geleverd aan de uitgang.

In de voorgaande beschrijving is een random lees/schrijf geheugenelement voor algemene doeleinden als voorbeeld genoemd. Het beschreven principe kan echter ook worden geïmplementeerd in een large- 10 scale integratie van een CMOS type stelsel, voorzien van een versterker en een schrijfschakeling in elke kolom met een vast patroon. In dit geval wordt het versnellen van de werking en het beperken van de elektriciteitsconsumptie bijzonder groot.

Volgens het beschreven principe worden de bitlijnen opgeladen door de MOSFET, die onder directe besturing staat van de schrijfbesturingssignaallijn, waarin het opladen alleen plaatsvindt wanneer in het 15 geheugen niet geschreven wordt. Een verder voordeel is, dat geen overlapping plaatsvindt tussen het opladen van de bitlijnen en het uitvoeren van de geschreven informatie naar de bitlijnen, hetgeen betekent, dat geen collision plaatsvindt tussen de laadspanning en de schrijfinformatie. Dit waarborgt, dat het schrijven wordt versneld en de consumptie van elektriciteit wordt verlaagd.

20

### Conclusie

Halfgeleider geheugenelement omvattende:

- een geheugencel gevormd door MOSFETs;
- 25 een bitlijn voor de overdracht van schrijf- en leesinformatie naar of vanuit de geheugencel;
- een schrijfbesturingssignaallijn voor het besturen van het schrijven in de geheugencel;
- een paar MOSFETs van het eerste geleidbaarheidstype waarvan telkens de toevoerelektrode verbonden is met een voedingsklem, waarvan telkens de poortelektrode verbonden is met de schrijfbesturings- signaallijn en waarvan telkens de afvoerelektrode gekoppeld is met de bitlijn;
- 30 waarbij de MOSFETs van het eerste geleidbaarheidstype de bitlijn kan opladen wanneer niet in het geheugen wordt geschreven, gekenmerkt door een paar MOSFETs (18, 16) van het tweede geleidbaarheidstype, waarvan telkens de afvoer (of toevoer) elektrode verbonden is met de bitlijn (8, 9) waarvan telkens de poortelektrode verbonden is met de schrijfbesturingssignaallijn (17) en waarvan telkens de toevoerelektrode (of afvoerelektrode) verbonden is met de uitgang van de schrijfschakeling (40) voor het 35 schrijven van informatie in de geheugencel;
- waarbij de schrijfschakeling (40) een inverter omvat met een ingang (13) voor het opnemen van een schrijfinformatiesignaal; en
- waarbij de MOSFETs van het tweede geleidbaarheidstype over de bitlijn (8, 9) een uitgangssignaal uit de schrijfschakeling (40) kunnen overdragen.

---

Hierbij 1 blad tekening

---

