

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2005-173612

(P2005-173612A)

(43) 公開日 平成17年6月30日(2005.6.30)

(51) Int. Cl.⁷

G02F 1/1343
G02F 1/1333
G02F 1/1335
G02F 1/1368
H01L 29/786

F I

G02F 1/1343
G02F 1/1333 505
G02F 1/1335 500
G02F 1/1335 505
G02F 1/1368

テーマコード(参考)

2H090
2H091
2H092
5F110

審査請求 未請求 請求項の数 11 O L (全 23 頁) 最終頁に続く

(21) 出願番号 特願2004-357576 (P2004-357576)
(22) 出願日 平成16年12月10日 (2004.12.10)
(31) 優先権主張番号 2003-089490
(32) 優先日 平成15年12月10日 (2003.12.10)
(33) 優先権主張国 韓国 (KR)

(71) 出願人 503447036
サムスン エレクトロニクス カンパニー
リミテッド
大韓民国キョンギド, スウォンシ, ヨ
ントンク, マエタンードン 416
(74) 代理人 100089705
弁理士 社本 一夫
(74) 代理人 100076691
弁理士 増井 忠式
(74) 代理人 100075270
弁理士 小林 泰
(74) 代理人 100080137
弁理士 千葉 昭男
(74) 代理人 100096013
弁理士 富田 博行

最終頁に続く


(54) 【発明の名称】 薄膜トランジスタ表示板

(57) 【要約】

【課題】 ステッチ不良を防止できる薄膜トランジスタ表示板を提供する。

【解決手段】 薄膜トランジスタ表示板には、絶縁基板の上にゲート電極を有するゲート線が形成され、ゲート線を覆うゲート絶縁膜上部には、ゲート電極と重なる半導体層が形成されている。ゲート絶縁膜上部には、ゲート線と交差してソース電極を有するデータ線とデータ線と分離されているドレイン電極とが形成され、データ線及びドレイン電極と同一層には、光遮断用導電体が、データ線と平行に形成されている。その上には、ドレイン電極の一部を露出するコンタクトホールを有して有機絶縁物質からなる保護膜が形成され、保護膜上部には、コンタクトホールを通じてドレイン電極と接続されている画素電極が、形成されている。この時、データ線は、互いに隣接する画素領域の画素電極のうちの一つと完全に重なっている。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

絶縁基板上に形成されているゲート線と、
前記ゲート線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上部に形成されている半導体と、
前記ゲート絶縁膜上部に形成され、前記ゲート線と交差するデータ線と前記データ線とから分離されているドレイン電極と、
前記データ線と平行に配置されている導電体と、
前記データ線及び前記ドレイン電極を覆い、前記ドレイン電極の一部を露出する第 1 コンタクトホールを有する絶縁膜と、
前記第 1 コンタクトホールを通じて前記ドレイン電極と接続され、前記ゲート線と前記データ線によって囲まれた画素領域に配置され、前記導電体と周縁が重なっている画素電極と、
を備える薄膜トランジスタ表示板であって、
前記データ線は、互いに隣接する前記画素領域の前記画素電極のうちの一つと完全に重なっている、薄膜トランジスタ表示板。

10

【請求項 2】

前記導電体は、フローティングされている、請求項 1 に記載の薄膜トランジスタ表示板。

【請求項 3】

前記画素電極の境界線は、前記導電体の上部に位置する、請求項 1 に記載の薄膜トランジスタ表示板。

20

【請求項 4】

前記絶縁膜は、有機絶縁物質からなる、請求項 1 に記載の薄膜トランジスタ表示板。

【請求項 5】

前記絶縁膜は、カラーフィルターを含む、請求項 1 に記載の薄膜トランジスタ表示板。

【請求項 6】

前記絶縁膜は、前記カラーフィルターの上部若しくは下部に形成されている保護膜を含む、請求項 5 に記載の薄膜トランジスタ表示板。

【請求項 7】

前記データ線と前記導電体との間を覆うブラックマトリックスをさらに備える、請求項 1 に記載の薄膜トランジスタ表示板。

30

【請求項 8】

前記画素領域を通る前記データ線の境界線は、前記画素電極の境界線と平行である、請求項 1 に記載の薄膜トランジスタ表示板。

【請求項 9】

前記絶縁膜は、前記データ線の端部、又は、前記ゲート絶縁膜と共に前記ゲート線の端部を露出する第 2 コンタクトホールを有し、

前記画素電極と同一層に形成され、前記第 2 コンタクトホールを通じて前記データ線の端部または前記ゲート線の端部とそれぞれ接続されている接触補助部材をさらに備える、
請求項 1 に記載の薄膜トランジスタ表示板。

40

【請求項 10】

前記第 2 コンタクトホールから、前記ゲート線の端部または前記データ線の端部の境界線が、露出されている、請求項 9 に記載の薄膜トランジスタ表示板。

【請求項 11】

チャンネル部を除く前記半導体は、前記データ線及び前記ドレイン電極と同一形状に形成されている、請求項 1 に記載の薄膜トランジスタ表示板。

【発明の詳細な説明】

【技術分野】

【0001】

50

本発明は、薄膜トランジスタ表示板に関し、より詳細には、液晶表示装置の一基板として用いる薄膜トランジスタ表示板に関する。

【背景技術】

【0002】

液晶表示装置は、現在最も広く用いられている平板表示装置の一つであって、電界生成電極が形成されている二枚の表示板とその間に挿入されている液晶層とからなり、電極に電圧を印加して液晶層の液晶分子を再配列することによって液晶層を通過する光の透過率を調節する表示装置である。

【0003】

液晶表示装置の中でも現在の主流は、電界生成電極が二つの表示板にそれぞれ備えられているものである。この中でも一つの表示板には複数の画素電極が行列状に配列され、もう一つの表示板には一つの共通電極が表示板全面を覆っている構造の液晶表示装置が主流である。この液晶表示装置での画像表示は、各画素電極に別途の電圧を印加することによって行われる。このために、画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に接続し、この薄膜トランジスタを制御するための信号を伝達するゲート線と画素電極に印加される電圧を伝達するデータ線とを表示板に設ける。

10

【0004】

このような液晶表示装置用表示板の製造方法では、マスクを用いるフォトリソグラフィ工程でパターンニングして配線用薄膜若しくは配線を露出する絶縁膜のコンタクトホール（接触孔）などのパターンが形成され、一つの母（mother）基板には複数枚の表示装置用表示板が作られる。フォトリソグラフィ工程によってパターンを完成した後に、母基板は、複数の表示板にそれぞれ分離される。

20

【0005】

フォトリソグラフィ工程において、母基板でパターンが形成されるアクティブ領域がマスクのサイズよりも大きい場合、このアクティブ領域にパターンを形成するためには、アクティブ領域を分割してステップアンドリピート（step and repeat）工程を行う分割露光が必要である。この時、実際のショットでは、マスクの移動（shift）、回転（rotation）、ねじれ（distortion）などのずれが発生するためショット間が正確に整列されず、ショット間の各配線と画素電極との間に寄生容量の差や、パターン位置の差が生じる。このような寄生容量の差及びパターン位置の差は、各領域の電気的な特性の差と開口率の差をもたらし、結局ショット間の境界部分における画面明るさの差を招くようになり、その結果、ステッチ不良などの問題が発生する。

30

【発明の開示】

【発明が解決しようとする課題】

【0006】

本発明の技術的課題は、ステッチ不良を防止できる薄膜トランジスタ表示板を提供することにある。

【課題を解決するための手段】

【0007】

このような課題を解決するために、本発明による薄膜トランジスタ表示板において、データ線は、互いに隣接する画素電極のうちの一つに完全に重畳し、互いに隣接する画素電極の間には、フローティングしている導電体が画素電極と重畳して配置されている。

40

【0008】

より詳細には、本発明の実施例による薄膜トランジスタ表示板において、絶縁基板上に、ゲート線が形成され、ゲート線を覆うゲート絶縁膜上には、半導体層が形成されている。ゲート絶縁膜上部には、ゲート線と交差するデータ線とデータ線と分離されているドレイン電極とが形成され、データ線及びドレイン電極上には、ドレイン電極の一部を露出する第1コンタクトホール（第1接触孔）を有する絶縁膜が形成され、絶縁膜上部には、第1コンタクトホールを通じてドレイン電極と接続されている画素電極が形成されている。

50

この時、データ線は、互いに隣接する画素領域の画素電極のうちの一つと完全に重なっている。

【0009】

好ましくは、このような薄膜トランジスタ表示板は、画素電極の周縁と重畳してデータ線と平行に配置されている導電体をさらに含み、画素電極の境界線は、導電体の上部に位置する。

【0010】

絶縁膜は、有機絶縁物質からなることができ、絶縁膜は、カラーフィルターを含むことができ、カラーフィルターの上部若しくは下部に形成されている保護膜を含むことができる。

10

【0011】

絶縁膜は、データ線の端部若しくはゲート絶縁膜と共にゲート線の端部を露出する第2コンタクトホールを有し、画素電極と同一層で形成され、第2コンタクトホールを通じてデータ線の端部若しくはゲート線の端部とそれぞれ接続されている接触補助部材をさらに含むことが好ましい。第2コンタクトホールから、ゲート線の端部若しくはデータ線の端部の境界線は、露出することができる。チャンネル部を除く半導体層は、データ線及びドレイン電極と同一形状を有することができる。

【発明の効果】

【0012】

本発明による薄膜トランジスタ表示板において、画素電極の周縁は、データ線を覆って重なり、フローティングされている導電体と重畳しているため、製造工程時に誤整列が発生しても、画素電極とデータ線との間で発生する寄生容量が変化しない。よって、製造工程時に画素電極とデータ線が誤整列しても、画素電極に印加された画素電圧が変化せず、これにより、画像が表示される時にステッチ不良の発生を防ぐことができる。

20

【発明を実施するための最良の形態】

【0013】

添付した図面を参照して、本発明の実施例に対して、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。

【0014】

図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。

30

【0015】

次に本発明の実施例による薄膜トランジスタ表示板及びその製造方法について、図面を参考にして詳細に説明する。

まず、図1乃至図3を参照して、本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の構造について詳細に説明する。

40

【0016】

図1は、本発明の第1実施例による薄膜トランジスタ表示板の構造を示す配置図であり、図2は、図1に示す薄膜トランジスタ表示板のII-II'線による断面図であり、図3は、図1に示す薄膜トランジスタ表示板のIII-III'線による断面図である。

【0017】

絶縁基板110上に、ゲート信号を伝達する複数のゲート線121が形成されている。ゲート線121は、主に横方向にのびて、各ゲート線121の一部は、複数のゲート電極124をなす。また、各ゲート線のその他の一部は、下方に突出して複数の拡張部127を構成する。

【0018】

50

ゲート線 1 2 1 は、物理的性質が異なる二つの膜、即ち下部膜 1 2 1 p 及びその上の上部膜 1 2 1 q を含む。

上部膜 1 2 1 q は、ゲート信号の遅延や電圧降下を減らせるように低い比抵抗の金属、例えば、アルミニウム (Al) やアルミニウム合金などアルミニウム系列の金属からなる。これとは異なって、下部膜 1 2 1 p はその他の物質、特に IZO (indium zinc oxide) または ITO (indium tin oxide) との物理的、化学的、電氣的接触特性が優れた物質、例えばモリブデン (Mo)、モリブデン合金 (例: モリブデン - タングステン (MoW) 合金)、クロム (Cr) などからなる。下部膜 1 2 1 p と上部膜 1 2 1 q との組み合わせの例としては、クロム / アルミニウム - ネオジム (Nd) 合金が挙げられる。図 1 に示すゲート電極 1 2 4 の下部膜及び上部膜は、図 2 において、それぞれ、図面符号 1 2 4 p、1 2 4 q で示され、
10
拡張部 1 2 7 の下部膜及び上部膜は、それぞれ、図面符号 1 2 7 p、1 2 7 q で示されている。

【0019】

下部膜 1 2 1 p 及び上部膜 1 2 1 q の側面は、それぞれ、傾斜し、その傾斜角は、基板 1 1 0 の表面に対して約 30 ~ 80 ° である。

ゲート線 1 2 1 上には、窒化ケイ素 (SiNx) などからなるゲート絶縁膜 1 4 0 が形成されている。

【0020】

ゲート絶縁膜 1 4 0 上部には、水素化非晶質シリコン (hydrogenated amorphous silicon) (非晶質シリコンは、a-Si と略称する) などからなる複数の線状半導体 1 5 1 が形成
20
されている。線状半導体 1 5 1 は、主に縦方向にのびて、ここから複数の突出部 1 5 4 が、ゲート電極 1 2 4 に向けてのびている。なお、線状半導体 1 5 1 は、ゲート線 1 2 1 と会う地点の付近で幅が大きくなり、ゲート線 1 2 1 の広い面積を覆っている。

【0021】

半導体 1 5 1 の上部には、シリサイド若しくは n 型不純物が高濃度にドーピングされている n+ 水素化非晶質シリコンなどの物質で作られた複数の線状及び島状のオーミック接触 (抵抗性接触) (ohmic contact) 部材 1 6 1、1 6 5 が、形成されている。線状接触部材 1 6 1 は、複数の突出部 1 6 3 を有し、この突出部 1 6 3 と島状接触部材 1 6 5 は、対をなして半導体 1 5 1 の突出部 1 5 4 上に位置する。

【0022】

半導体 1 5 1 とオーミック接触部材 1 6 1、1 6 5 の側面も、傾斜し、その傾斜角は、
30
30 ~ 80 ° である。

オーミック接触部材 1 6 1、1 6 5 及びゲート絶縁膜 1 4 0 上には、それぞれ、複数のデータ線 1 7 1、複数のドレイン電極 1 7 5 及び複数のストレージキャパシタ用導電体 (維持蓄電器用導電体) (storage capacitor conductor) 1 7 7 が形成されている。

【0023】

データ線 1 7 1 は、主に縦方向にのびてゲート線 1 2 1 と交差してデータ電圧を伝達する。各データ線 1 7 1 からドレイン電極 1 7 5 に向けてのびた複数の枝は、ソース電極 1 7 3 をなす。一对のソース電極 1 7 3 とドレイン電極 1 7 5 は、互いに分離され、ゲート電極 1 2 4 に対して互いに反対側に位置する。ゲート電極 1 2 4、ソース電極 1 7 3 及び
40
ドレイン電極 1 7 5 は、半導体 1 5 1 の突出部 1 5 4 と共に薄膜トランジスタ (TFT) をなし、薄膜トランジスタのチャンネル (channel) は、ソース電極 1 7 3 とドレイン電極 1 7 5 の間の突出部 1 5 4 に形成される。

【0024】

ストレージキャパシタ用導電体 1 7 7 は、ゲート線 1 2 1 の拡張部 1 2 7 と重なっている。

また、データ線 1 7 1 及びドレイン電極 1 7 5 と同一層にはデータ線 1 7 1 と平行に配置されて、フローティングされている光遮断用導電体 1 7 8 が、形成されている。光遮断用導電体 1 7 8 は、互いに隣接する画素領域の間から漏れる光を遮断する機能を有する。データ線 1 7 1、ドレイン電極 1 7 5 及びストレージキャパシタ用導電体 1 7 7 もまた、
50

モリブデン (Mo)、モリブデン合金、クロム (Cr) などの下部膜とその上に位置するアルミニウム系金属である上部膜からなることができ、これらの単一膜からなることができる。

【0025】

データ線 171、ドレイン電極 175 及びストレージキャパシタ用導電体 177 もゲート線 121 と同様に、その側面が約 30 ~ 80 度傾斜している。

オーミック接触部材 161、165 は、その下部の半導体 151 とその上部のデータ線 171 及びドレイン電極 175 の間にのみ存在し接触抵抗を低くする役割をする。線状半導体 151 は、ソース電極 173 とドレイン電極 175 の間をはじめとして、データ線 171 及びドレイン電極 175 によって覆われず露出された部分を有し、大部分の所で線状半導体 151 の幅がデータ線 171 の幅よりも小さいが、既に説明したように、ゲート線 121 と会う部分で幅が大きくなり、ゲート線 121 とデータ線 171 の間の絶縁を強化する。

10

【0026】

データ線 171、ドレイン電極 175 及びストレージキャパシタ用導電体 177 と露出された半導体 151 部分の上には、平坦化特性が優れて感光性 (photosensitivity) を有する有機物質若しくはプラズマ化学気相蒸着 (PECVD) で形成される a-Si:C:O、a-Si:O:F などの低誘電率絶縁物質などからなる保護膜 180 が、形成されている。

【0027】

保護膜 180 が有機物質で形成される本実施例では、データ線 171 とドレイン電極 175 との間の半導体 151 が露出された部分によって保護膜 180 の有機物質が接することを防止するために、保護膜 180 は、半導体 151 を覆う窒化ケイ素若しくは酸化ケイ素からなる絶縁膜を含むことが好ましい。

20

【0028】

保護膜 180 には、ドレイン電極 175、ストレージキャパシタ用導電体 177 及びデータ線 171 の端部 179 をそれぞれ露出する複数のコンタクトホール (接触孔) 185、187、182 が形成されている (図 2 を参照)。このように、保護膜 180 がデータ線 171 の端部 179 を露出するコンタクトホール 182 を有する実施例では、外部のデータ駆動回路を異方性導電膜を用いてデータ線 171 に接続するために、データ線 171 が接触部を有する構造であり、データ線 171 の端部 179 は、必要に応じて、データ線 171 よりも広い幅を有することもできる。本実施例で、ゲート線 121 は、端部に接触部を有しないが、このような構造では、基板 110 の上部に、直接ゲート駆動回路が、薄膜トランジスタと同一層で形成され、ゲート線 121 の端部は、ゲート駆動回路の接触部に直接接続される。

30

【0029】

一方、ゲート線 121 の端部も、データ線の端部のように接触部を有することができるが、このような実施例で保護膜 180 は、ゲート絶縁膜 140 と共にゲート線 121 の端部を露出する複数のコンタクトホールを有する。

【0030】

コンタクトホール 185、187、182 は、ドレイン電極 175、ストレージキャパシタ用導電体 177 及びデータ線 171 の端部 179 を露出するが、コンタクトホール 185、187、182 から後に形成される IT0 または IZO の導電膜と接触特性を確保するために、アルミニウム系の導電膜が、露出されないことが好ましく、コンタクトホール 185、187、182 からはドレイン電極 175、ストレージキャパシタ用導電体 177 及びデータ線 171 の端部 179 の境界線が、露出されている。

40

【0031】

保護膜 180 上には、IZO または IT0 からなる複数の画素電極 190 及び複数の接触補助部材 82 が、形成されている。

画素電極 190 は、コンタクトホール 185、187 を通じてドレイン電極 175 及びストレージキャパシタ用導電体 177 とそれぞれ物理的・電氣的に接続され、ドレイン電

50

極 175 からデータ電圧の印加を受けて、導電体 177 にデータ電圧を伝達する。

【0032】

データ電圧が印加された画素電極 190 は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、液晶層の液晶分子を再配列する。

【0033】

そして、画素電極 190 と共通電極は、キャパシタ（蓄電器）（以下、“液晶キャパシタ（液晶蓄電器）”と言う）をなして、薄膜トランジスタがターンオフされた後にも印加された電圧を維持し、電圧維持能力を強化するために液晶キャパシタと並列に接続された別のキャパシタを設けるが、前述したように、これを“ストレージキャパシタ”と言う。ストレージキャパシタは、画素電極 190 及びこれと隣接するゲート線 121（これを“前段ゲート線”と言う）の重畳などで作られ、ストレージキャパシタの静電容量、即ち保持容量を増やすために、ゲート線 121 を拡張した拡張部 127 を設けて重畳面積を大きくする一方、画素電極 190 と接続され且つ拡張部 127 と重なるストレージキャパシタ用導電体 177 を保護膜 180 の下に設けて、電極 190 と拡張部 127 との間の距離を短くする。

10

【0034】

画素電極 190 はまた、隣接するゲート線 121 及びデータ線 171 と重なって開口率を上げているが、重ならないこともある。

本実施例では、少なくとも互いに隣接する画素電極 190 のうちの一つは、データ線 171 を完全に覆って重畳し、もう一つの画素電極 190 は光遮断用導電体 178 と重畳している。このような構造では、データ線 171 が、画素電極 190 と完全に重なっているので、製造工程時に画素電極 190 とデータ線 171 との間に誤整列が発生しても、画素電極 190 とデータ線 171 との間に形成される寄生容量は、変化しない。また、画素電極 190 と一部重なっている光遮断用導電体 178 は、データ線 171 から分離されてフローティング（floating）状態であるので、これら 190、178 の間には、寄生容量が形成されない。したがって、本発明の実施例による画素構造で、画素電極 190 に伝達される画素電圧は、変化せず、これにより、ステッチ不良の発生を防ぐことができる。この時、画素電極 190 の境界線は、光遮断用導電体 178 の上部に位置するのが望ましいが、そうでないこともある。

20

30

【0035】

接触補助部材 82 は、コンタクトホール 182 を通じてデータ線の端部 179 とそれぞれ接続される。接触補助部材 82 は、データ線 171 の各端部 179 と駆動集積回路のような外部装置との接着性を補完し、これらを保護する役割をするもので、必須ではなく、これらの適用は、選択的である。勿論、ゲート線 121 の端部も、データ線の端部のように保護膜のコンタクトホールを通じて接触補助部材と接続される。

【0036】

本発明の他の実施例によれば、画素電極 190 の材料に、透明な導電性ポリマーなどを使用し、反射型液晶表示装置の場合には、不透明な反射性金属を用いてもよい。この時、接触補助部材 82 は、画素電極 190 と異なる物質、特に IZO または ITO で形成されることが

40

【0037】

一方、前記実施例による構造で、互いに隣接する画素電極 190 の間及びデータ線 171 と光遮断用導電体 178 との間を通じて、基板 110 に対してななめに通過する光が漏れることがあるが、これを遮断するために、本発明の実施例による薄膜トランジスタ表示板は、画素領域の間から漏れる光を遮断する機能をするブラックマトリックスを有することができる。これについて図面を参照して具体的に説明する。

【0038】

図 4 及び図 5 は、本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の構造を示す断面図である。

50

図4及び図5のように、本実施例による液晶表示装置用薄膜トランジスタ表示板の層状構造は、大部分図1乃至図3に示される液晶表示装置用薄膜トランジスタ表示板の層状構造と同様である。即ち、基板110上に、複数のゲート電極124を含む複数のゲート線121が形成され、その上に、ゲート絶縁膜140、複数の突出部154を含む複数の線状半導体151、複数の突出部163をそれぞれ含む複数の線状オーミック接触部材161及び複数の島状オーミック接触部材165が順次に形成されている。オーミック接触部材161、165及びゲート絶縁膜140上には、複数のソース電極173を含む複数のデータ線171、複数のドレイン電極175、複数のストレージキャパシタ用導電体177及び複数の光遮断用導電体178が形成され、その上に保護膜180が形成されている。保護膜180及び/又はゲート絶縁膜140には、複数のコンタクトホール182、185、187が形成され、保護膜180上には、複数の画素電極190及び複数の接触補助部材82が形成されている。

10

【0039】

しかし、データ線171と光遮断用導電体178との間のゲート絶縁膜140上部には、黒色顔料を含む絶縁物質若しくは窒化クロムなどの不透明な物質からなるブラックマトリックス220が、形成されている。このようなブラックマトリックス220は、互いに隣接する画素領域の間から漏れる光を遮断すると同時に、データ線171と光遮断用導電体178との間から漏れる光を遮断する。

【0040】

この時、ブラックマトリックス220は、ゲート絶縁膜140上部に配置されているが、ブラックマトリックス220は、ゲート絶縁膜140の下部または保護膜180または画素電極190の上部に配置できる。

20

【0041】

以下、図1乃至図3に示す液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例に基づいて製造する方法について、図6乃至図13及び図1乃至図3を参考にして詳細に説明する。

【0042】

図6、図8、図10及び図12は、図1乃至図3に示される薄膜トランジスタ表示板を本発明の一実施例に基づいて製造する方法の中間段階における薄膜トランジスタ表示板の配置図で、その工程順で示したものである。図7、図9、図11及び図13は、それぞれ図6、図8、図10及び図12に示される薄膜トランジスタ表示板のVII-VII'線、IX-IX'線、XI-XI'線及びXIII-XIII'線による断面図である。

30

【0043】

まず、透明なガラスなどからなる絶縁基板110上に、二つの層の金属膜、即ち、下部金属膜及び上部金属膜をスパッタリングなどによって順次積層する。下部金属膜は、IZOまたはITOとの接触特性が優れた金属（例えばモリブデン、モリブデン合金若しくはクロムなど）からなり、500程度の厚さを有するのが好ましい。上部金属膜は、アルミニウム系列金属からなり、2,500程度の厚さを有するのが好ましい。

【0044】

次に、図6及び図7に示すように、感光膜パターンを用いるフォトエッチング工程で、上部金属膜及び下部金属膜を順次にパターンニングして、複数のゲート電極124と複数の拡張部127を含むゲート線121とを形成する。

40

【0045】

アルミニウム系列金属である上部膜121qのパターンニングは、アルミニウムに対して全て側面傾斜を与えながらエッチング可能なアルミニウムエッチング液である、 CH_3COOH (8-15%) / HNO_3 (5-8%) / H_3PO_4 (50-60%) / H_2O (残り) を用いる湿式エッチングで実施できる。下部膜121pが、モリブデン若しくはモリブデン合金である場合には、同一エッチング条件で、側面傾斜を与えながらエッチングすることができる。

【0046】

50

図 8 及び図 9 に示すように、ゲート絶縁膜 140、真性非晶質シリコン層、不純物非晶質シリコン層の 3 層膜を連続積層し、不純物非晶質シリコン層と真性非晶質シリコン層をフォトリソグラフィングして、複数の線状不純物半導体 164 及び複数の突出部 154 をそれぞれ含む線状真性半導体 151 を、形成する。ゲート絶縁膜 140 の材料としては窒化ケイ素が好ましく、積層温度は、250 ~ 500、厚さは、2,000 ~ 5,000 程度であるのが好ましい。

【0047】

次に、二つの層の金属膜、即ち下部金属膜と上部金属膜をスパッタリングなどで順次に積層する。下部金属膜は、IZOまたはITOとの接触特性が優れた金属（例えばモリブデン、モリブデン合金若しくはクロムなど）からなり、500 程度の厚さを有するのが好ましい。上部金属膜は、アルミニウム系金属からなり、2,500 程度の厚さを有するのが好ましい。

10

【0048】

次に、図 10 及び図 11 に示すように、上部金属膜と下部金属膜を順次にパターニングして、複数のソース電極 173 をそれぞれ含む複数のデータ線 171、複数のドレイン電極 175、複数のストレージキャパシタ用導電体 177 及び複数の光遮断用導電体 178 を形成する。

【0049】

次に、データ線 171 及びドレイン電極 175 上部の感光膜を除去するか、或いはそのままにした状態で、データ線 171、ドレイン電極 175、光遮断用導電体 178 及びストレージキャパシタ用導電体 177 によって覆われず露出された不純物半導体 164 部分を除去することによって、複数の突出部 163 をそれぞれ含む複数の線状オーミック接触部材 161 と複数の島状オーミック接触部材 165 を完成する一方、その下の真性半導体 151 部分を露出する。

20

【0050】

この時、感光膜を除去した後にデータ線 171 及びドレイン電極 175 をエッチングマスクにして、露出された不純物半導体 164 を除去する際には、データ線 171 及びドレイン電極 175 を構成するモリブデン系の導電膜が損傷を受けるのを防ぐために、CF₄ + HCl 気体を使用して不純物半導体 164 をエッチングする。次いで、真性半導体 151 部分の表面を安定化するために、酸素プラズマ処理を引き続き実施するのが好ましい。

30

【0051】

次に、窒化ケイ素のような無機絶縁膜または低い誘電率を有する有機絶縁膜を積層して保護膜 180 を形成し、その上部に感光膜をスピンコーティング法で塗布した後、マスクを用いるフォトリソグラフィング工程で保護膜 180 若しくはゲート絶縁膜 140 をパターニングして、ドレイン電極 175、ストレージキャパシタ用導電体 177、データ線の端部 179 を露出するコンタクトホール 182、185、187 を形成する。次に、アルミニウム全面エッチングによってデータ線 171 の端部 179、ドレイン電極 175 及びストレージキャパシタ用導電体 177 からコンタクトホール 182、185、187 を通じて露出されたアルミニウム膜を除去する。

【0052】

最後に、図 1 乃至図 3 に示すように、ITOまたはIZO膜を積層しマスクを用いるパターニングを実施して、複数の画素電極 190 と複数の接触補助部材 82 を形成する。この時、IZOまたはITOのスパッタリング温度は 250 以下であることが、接触抵抗を抑えるために好ましい。

40

【0053】

このような薄膜トランジスタ表示板は、5 枚のマスクを用いて製造したが、4 枚のマスクを用いて製造することもできる。これについて図面を参照して詳細に説明する。

まず、図 14、図 15 a 及び図 15 b を参考にして、本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の単位画素構造について詳細に説明する。

【0054】

50

図14は、本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図15a及び図15bは、それぞれ図15に示す薄膜トランジスタ表示板のXVa-XVa'線及びXVb-XVb'線による断面図である。

【0055】

図14乃至図15bのように、本実施例による液晶表示装置用薄膜トランジスタ表示板の層状構造は大部分図1乃至図3に示される液晶表示装置用薄膜トランジスタ表示板の層状構造と同様である。即ち、基板110上に複数のゲート電極124を含む複数のゲート線121が形成され、その上にゲート絶縁膜140、複数の突出部154を含む複数の線状半導体151、複数の突出部163をそれぞれ含む複数の線状オーミック接触部材161及び複数の島状オーミック接触部材165が順次に形成されている。オーミック接触部材161、165及びゲート絶縁膜140上には、複数のソース電極153を含む複数のデータ線171、複数のドレイン電極175、複数のストレージキャパシタ用導電体177が形成され、その上に保護膜180が形成されている。保護膜180及び/又はゲート絶縁膜140には、複数のコンタクトホール182、185、187、181が形成され、保護膜180上には、複数の画素電極190と複数の接触補助部材81、82が形成されている。

10

【0056】

しかし、図1乃至図3に示される薄膜トランジスタ表示板と異なって、本実施例による薄膜トランジスタ表示板は、ゲート線121に拡張部を設ける代わりにゲート線121と同一層にゲート線121と電気的に分離された複数の維持電極線131を設けて、ドレイン電極175と重畳させストレージキャパシタを構成する。維持電極線131は、ドレイン電極175と重なって他の部分よりも広い幅の維持電極133を有し、維持電極線131は共通電圧などの予め決められた電圧の印加を外部から受け、画素電極190とゲート線121の重畳によって発生する保持容量が十分な場合は維持電極線131は省略でき、画素の開口率を極大化するために画素領域の周縁に配置することもできる。

20

【0057】

半導体151は、薄膜トランジスタが位置する突出部154を除いて、データ線171、ドレイン電極175及びその下部のオーミック接触部材161、165と実質的に同一の平面形態を有している。詳しくは、線状半導体151は、データ線171及びドレイン電極175とその下部のオーミック接触部材161、165の下に存在する部分以外にも、ソース電極173とドレイン電極175の間にこれらによって覆われず露出された部分を有している。

30

【0058】

また、ゲート線121は端部129に駆動回路と接続するための接触部を有するが、接触部であるゲート線121の端部129は、ゲート絶縁膜140及び保護膜180に形成されているコンタクトホール181を通じて露出され、保護膜180の上部に形成されている接触補助部材81及びコンタクトホール181を通じて接続されている。勿論、このような本実施例による液晶表示装置用薄膜トランジスタ表示板は、光遮断用導電体178を含み、データ線171は画素電極190と完全に重畳している。図示していないが、光遮断用導電体178の下部には、非晶質シリコン層が光遮断用導電体178と同一形状に形成されている。

40

【0059】

以下、図14乃至図15bの構造を有する液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図16乃至図23b及び図14乃至図15bを参照して詳細に説明する。

【0060】

図16は、本発明の他の実施例によって製造する第1段階の薄膜トランジスタ表示板の配置図であり、図17a及び17bは、それぞれ、図16に示すXVIIa-XVIIa'線及びXVIIb-XVIIb'線による断面図であり、図18a及び18bは、それぞれ、図16に示すXVIIa-XVIIa'線及びXVIIb-XVIIb'線による断面図であって、図17a及び図17bに続く工程を

50

示すものであり、図 19a 及び 19b は、それぞれ、図 16 に示す XVIIa-XVIIa' 線及び XVI 1b-XVI 1b' 線による断面図であって、図 18a 及び図 18b に続く工程を示すものであり、図 20 は、図 19a 及び図 19b に続く工程における薄膜トランジスタ表示板の配置図であり、図 21a 及び 21b は、それぞれ、図 20 に示す XXIa-XXIa' 線及び XXIb-XXIb' 線による断面図であり、図 22 は、図 21a 及び図 21b に続く工程における薄膜トランジスタ表示板の配置図であり、図 23a 及び 23b は、それぞれ、図 22 に示す XXIIIa-XXIIIa' 線及び XXIIIb-XXIIIb' 線による断面図である。

【0061】

まず、図 16、図 17a 及び図 17b に示されるように、絶縁基板 110 上に第 1 実施例のように導電物質を積層し、フォトリソグラフィ工程でパターニングして、複数のゲート線 124 をそれぞれ含む複数のゲート線 121 及び複数の維持電極線 131 を形成する。図 18a 及び 18b に示すように、ゲート絶縁膜 140、真性非晶質シリコン層 150、不純物非晶質シリコン層 160 を、化学気相蒸着法を利用して、それぞれ、約 1,500 乃至約 5,000、約 500 乃至約 2,000、約 300 乃至約 600 の厚さに、連続蒸着する。次に、スパッタリング法などで積層して導電体層 170 を形成した後、その上に感光膜を 1 μm 乃至 2 μm の厚さで塗布した後、光マスク（図示せず）を通じて感光膜に光を照射し現像して、感光膜パターン 52、54 を形成する。

【0062】

この時、現像された感光膜の厚さは、位置によって異なり、感光膜は、厚さが次第に薄くなる第 1 乃至第 3 部分からなる。A 領域（以下、“配線領域”と言う）に位置する第 1 部分と、C 領域（以下、“チャンネル領域”と言う）に位置する第 2 部分は、それぞれ図面符号 52、54 で示し、B 領域（以下、“その他の領域”と言う）に位置する第 3 部分に対する図面符号は、付さなかったが、これは、第 3 部分が 0 の厚さとなって下の導電体層 170 が露出されているためである。第 1 部分 52 と第 2 部分 54 の厚さの比率は、後続工程の工程条件によって異なるが、第 2 部分 54 の厚さを、第 1 部分 52 の厚さの 1/2 以下とするのが好ましい。例えば、4,000 以下であることが好ましい。

【0063】

したがって、一連のエッチング段階を通じて、図 20、21a 及び図 21b に示すような複数のソース電極 173 をそれぞれ含む複数のデータ線 171、複数のドレイン電極 175 及び光遮断用導電体 178 を形成し、複数の突出部 163 をそれぞれ含む複数の線状オーミック接触部材 161 及び複数の島状オーミック接触部材 165、そして複数の突出部 154 を含む複数の線状半導体 151 を形成する。

【0064】

説明の便宜上、配線領域 A に位置する導電体層 170、不純物非晶質シリコン層 160、真性非晶質シリコン層 150 の部分を第 1 部分とし、チャンネル領域 C に位置する導電体層 170、不純物非晶質シリコン層 160、真性非晶質シリコン層 150 の部分を第 2 部分とし、その他の領域 B に位置する導電体層 170、不純物非晶質シリコン層 160、真性非晶質シリコン層 150 の部分を第 3 部分とする。

【0065】

このような構造を形成する工程順の一例は、次の通りである。

- (1) その他の領域 B に位置する導電体層 170、不純物非晶質シリコン層 160 及び非晶質シリコン層 150 の第 3 部分を除去、
- (2) チャンネル領域 C に位置する感光膜の第 2 部分 64 を除去、
- (3) チャンネル領域 C に位置する導電体層 170 及び不純物非晶質シリコン層 160 の第 2 部分を除去、そして
- (4) 配線領域 A に位置する感光膜の第 1 部分 62 を除去。

【0066】

その他の例は、次の通りである。

- (1) その他の領域 B に位置する導電体層 170 の第 3 部分を除去、
- (2) チャンネル領域 C に位置する感光膜の第 2 部分 64 を除去、

10

20

30

40

50

- (3) その他領域 B に位置する不純物非晶質シリコン層 160 及び非晶質シリコン層 150 の第 3 部分を除去、
- (4) チャンネル領域 C に位置する導電体層 170 の第 2 部分を除去、
- (5) 配線領域 A に位置する感光膜の第 1 部分 62 を除去、そして
- (6) チャンネル領域 C に位置する不純物非晶質シリコン層 160 の第 2 部分を除去。

【0067】

ここでは、前記第 1 例について説明する。

まず、図 19a 及び 19b に示すように、その他の領域 B に露出されている導電体層 170 を湿式若しくは乾式でエッチングして除去して、下部の不純物非晶質シリコン層 160 の第 3 部分を露出させる。アルミニウム系列の導電膜は、主に湿式エッチングで実施し、モリブデン系列の導電膜は、湿式及び乾式エッチングを選択的に実施することができる。図面符号 174 は、データ線 171 とドレイン電極 175 とがまだ接続されている状態の導電体である。乾式エッチングを施す時、感光膜 52、54 の上部は、ある程度の厚さにエッチングされる。

10

【0068】

次に、その他の領域 B に位置する不純物非晶質シリコン層 160 及びその下部の真性非晶質シリコン層 150 の第 3 部分を除去すると共に、チャンネル領域 C の感光膜第 2 部分 54 を除去して、下の導電体 174 の第 2 部分を露出させる。感光膜の第 2 部分 54 の除去は、不純物非晶質シリコン層 160 及び真性非晶質シリコン層 150 の第 3 部分の除去と同時に行うか、或いは別々に行う。チャンネル領域 C に残されている第 2 部分 54 の残留物は、アッシング (ashing) 処理で除去する。この段階で線状真性半導体 151 が完成する。そして図面符号 164 は、線状オーミック接触部材 161 と島状オーミック接触部材 165 がまだ接続されている状態である線状の不純物非晶質シリコン層 160 を指し、これを以下で (線状の) 不純物半導体という。

20

【0069】

次に、図 20、図 21a 及び 21b に示すように、チャンネル領域 C に位置する導電体 174 及び線状の不純物半導体 164 の第 2 部分をエッチングして除去する。なお、残っている感光膜の第 1 部分 52 も除去する。

【0070】

この時、図 21b に示すように、チャンネル領域 C に位置する線状真性半導体 151 の突出部 154 の上部が除去されて、厚さが薄くなることもあり、感光膜の第 1 部分 52 も、この時ある程度の厚さにエッチングされる。

30

【0071】

このようにすれば、導電体 174 のそれぞれが、一つのデータ線 171 と複数のドレイン電極 175 に分離されて完成し、不純物半導体 164 のそれぞれが、一つの線状オーミック接触部材 161 と複数の島状オーミック接触部材 165 に分かれて完成する。

【0072】

次に、図 22、図 23a 及び図 23b のように、第 1 実施例と同様に、基板 110 の上部に有機物質を塗布して保護膜 180 を形成した後、ゲート絶縁膜 140 と共にエッチングして、複数のコンタクトホール 181、185、182 を形成する。

40

【0073】

最後に、図 14 乃至図 15b に示すように、500 乃至 1,500 厚さの IZO または ITO 層をスパッタリング法で蒸着しフォトエッチングして、複数の画素電極 190 及び複数の接触補助部材 81、82 を形成する。IZO 層を用いる場合のエッチングは、(HNO₃ / (NH₄)₂Ce(NO₃)₆ / H₂O) などのクロム用エッチング液を使用する湿式エッチングを施すのが好ましいが、このエッチング液は、アルミニウムを腐食させず、データ線 171、ドレイン電極 175、ゲート線 121 におけるアルミニウム導電膜の腐食を防ぐことができる。

【0074】

本実施例では、データ線 171 及びドレイン電極 175 とその下部のオーミック接触部

50

材 1 6 1、1 6 5 及び半導体 1 5 1 を一つのフォトリソグラフィ工程で形成するので、製造工程を単純化できる。

【 0 0 7 5 】

一方、本発明の実施例による配線構造は、薄膜トランジスタアレイ上にカラーフィルターが形成されている COA (color filter on array) 方式の液晶表示装置用薄膜トランジスタ表示板の構造にも、同様に適用できる。これについて図面を参照して詳細に説明する。

図 2 4 は、本発明の他の実施例による液晶表示装置用薄膜トランジスタ基板の構造を示す配置図であり、図 2 5 は、図 2 4 に示す薄膜トランジスタ表示板の XXV-XXV' 線による断面図である。構造に関しては、図 1 及び図 2 とほぼ同様である。

10

【 0 0 7 6 】

しかしながら、ゲート絶縁膜 1 4 0 の上部には、窒化ケイ素または酸化ケイ素からなる第 1 保護膜 8 0 1 が形成され、第 1 保護膜 8 0 2 の上部画素領域には、ドレイン電極 1 7 5 を露出する開口部 (C1) を有する赤、緑、青のカラーフィルター 2 3 0 R、2 3 0 G、2 3 0 B が縦方向に形成されている。ここで、赤、緑、青のカラーフィルター 2 3 0 R、2 3 0 G、2 3 0 B の境界は、データ線 1 7 1 上部で一致するものと図示されているが、データ線 1 7 1 上部で互いに重なって画素領域の間から漏れる光を遮断する機能を有することができ、ゲート線及びデータ線それぞれの端部 1 2 9、1 7 9 が配置されている接触部には形成されていない。

【 0 0 7 7 】

そして、赤、緑、青のカラーフィルター 2 3 0 R、2 3 0 G、2 3 0 B 上部で、有機絶縁物質若しくは無機絶縁物質からなる第 2 保護膜 8 0 2 は、ゲート絶縁膜 1 4 0 と共にゲート線の端部 1 2 9、データ線の端部 1 7 9 及びドレイン電極 1 7 5 を露出するコンタクトホール 1 8 1、1 8 2、1 8 5 を有している。

20

【 0 0 7 8 】

この時、ドレイン電極 1 7 5 を露出するコンタクトホール 1 8 5 は、カラーフィルター 2 3 0 R、2 3 0 G、2 3 0 B の開口部 (C1) の内側に位置する。

このような薄膜トランジスタ表示板の構造において、第 1 及び第 2 保護膜 8 0 1、8 0 2 の全てを或いは選択的に省略できる。

【 0 0 7 9 】

このような COA 方式の液晶表示装置用薄膜トランジスタ基板の構造でも、前記実施例と同様の効果が得られる。

30

以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲は、これに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態もまた、本発明の権利範囲に属するものである。

【 図面の簡単な説明 】

【 0 0 8 0 】

【 図 1 】 本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板である。

【 図 2 】 図 1 に示す薄膜トランジスタ表示板の II-II' 線による断面図である。

【 図 3 】 図 1 に示す薄膜トランジスタ表示板の III-III' 線による断面図である。

40

【 図 4 】 本発明の他の実施例による薄膜トランジスタ表示板の構造を示す断面図である。

【 図 5 】 本発明の他の実施例による薄膜トランジスタ表示板の構造を示す断面図である。

【 図 6 】 図 1 乃至図 3 に示す薄膜トランジスタ表示板を製造する方法の中間段階における薄膜トランジスタ表示板の配置図である。

【 図 7 】 図 6 に示す薄膜トランジスタ表示板の VII-VII' 線による断面図である。

【 図 8 】 図 1 乃至図 3 に示す薄膜トランジスタ表示板を製造する方法の中間段階における薄膜トランジスタ表示板の配置図である。


【 図 9 】 図 8 に示す薄膜トランジスタ表示板の IX-IX' 線による断面図である。

【 図 1 0 】 図 1 乃至図 3 に示す薄膜トランジスタ表示板を製造する方法の中間段階における薄膜トランジスタ表示板の配置図である。


50

- 【図 1 1】図 1 0 に示す薄膜トランジスタ表示板の XI-XI' 線による断面図である。
- 【図 1 2】図 1 乃至図 3 に示す薄膜トランジスタ表示板を製造する方法の中間段階における薄膜トランジスタ表示板の配置図である。
- 【図 1 3】図 1 2 に示す薄膜トランジスタ表示板の XIII-XIII' 線による断面図である。
- 【図 1 4】本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。
- 【図 1 5 a】図 1 4 に示す薄膜トランジスタ表示板の XVa-XVa' 線による断面図である。
- 【図 1 5 b】図 1 4 に示す薄膜トランジスタ表示板の XVb-XVb' 線による断面図である。
- 【図 1 6】本発明の他の実施例に基づいて製造する第 1 段階の薄膜トランジスタ表示板の配置図である。 10
- 【図 1 7 a】図 1 6 に示す XVIIa-XVIIa' 線による断面図である。
- 【図 1 7 b】図 1 6 に示す XVIIb-XVIIb' 線による断面図である。
- 【図 1 8 a】図 1 6 に示す XVIIa-XVIIa' による断面図であって、図 1 7 a に続く工程を示す。
- 【図 1 8 b】図 1 6 に示す XVIIb-XVIIb' 線による断面図であって、図 1 7 b に続く工程を示す。
- 【図 1 9 a】図 1 6 に示す XVIIa-XVIIa' 線による断面図であって、図 1 8 a に続く工程を示す。
- 【図 1 9 b】図 1 6 に示す XVIIb-XVIIb' 線による断面図であって、図 1 8 b に続く工程を示す。 20
- 【図 2 0】図 1 9 a 及び図 1 9 b に続く工程における薄膜トランジスタ表示板の配置図である。
- 【図 2 1 a】図 2 0 に示す XX1a-XX1a' 線による断面図である。
- 【図 2 1 b】図 2 0 に示す XX1b-XX1b' 線による断面図である。
- 【図 2 2】図 2 1 a 及び図 2 1 b に続く工程における薄膜トランジスタ表示板の配置図である。
- 【図 2 3 a】図 2 2 に示す XX11a-XX11a' 線による断面図である。
- 【図 2 3 b】図 2 2 に示す XX11b-XX11b' 線による断面図である。
- 【図 2 4】本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板である。
- 【図 2 5】図 2 4 に示す薄膜トランジスタ表示板の XXV-XXV' 線による断面図である。 30
- 【符号の説明】
- 【0081】
- 110 基板
- 121 ゲート線
- 124 ゲート電極
- 140 ゲート絶縁膜
- 151、154 半導体
- 161、163、165 オーミック接触部材（抵抗性接触部材）
- 171 データ線
- 173 ソース電極 40
- 175 ドレイン電極
- 180 保護膜
- 181、182、185、187 コンタクトホール（接触孔）
- 190 画素電極
- 81、82 接触補助部材


【 図 1 】




【 図 2 】








【 図 3 】




【 図 4 】







【 図 1 0 】




【 図 1 1 】




【 図 1 2 】



【 図 1 3 】




【 図 1 4 】




【 図 1 5 a 】

FIG. 15A




【 図 1 5 b 】

FIG. 15B




【 図 1 6 】




【 図 17 a 】

FIG. 17A




【 図 17 b 】

FIG. 17B




【 図 18 a 】

FIG. 18A




【 図 18 b 】

FIG. 18B




【 図 19 a 】

FIG. 19A




【 図 19 b 】

FIG. 19B




【 図 20 】

FIG. 20



【 図 21 a 】

FIG. 21A



【 図 2 1 b 】





FIG. 21B

【 図 2 2 】



【 図 2 3 a 】




FIG. 23A

【 図 2 3 b 】




FIG. 23B

フロントページの続き

(51)Int.Cl.⁷ F I テーマコード(参考)
H 0 1 L 29/78 6 1 2 C

(74)代理人 100120558

弁理士 住吉 勝彦

(72)発明者 金 景 旭

大韓民国ソウル市江南区駅三 1 洞 6 2 1 - 2 3 番地

(72)発明者 孔 香 植

大韓民国京畿道水原市八達区霊通洞 シンナムシル新元アパート 6 4 4 棟 3 0 1 号

(72)発明者 宋 榮 九

大韓民国京畿道水原市八達区霊通洞 ビョクジョクゴル三星アパート 9 2 1 棟 1 2 0 1 号

(72)発明者 安 炳 宰

大韓民国ソウル市冠岳区新林 7 洞 6 7 3 - 7 3 番地

(72)発明者 金 聖 萬

大韓民国ソウル市松坡区新川洞 ザンミアパート 3 0 棟 5 0 8 号

(72)発明者 金 汎 俊

大韓民国ソウル市瑞草区良才洞 8 2 - 1 3 番地 1 6 / 2

F ターム(参考) 2H090 HA04 HB07X HD07 LA01 LA05 LA15

2H091 FA02Y FA35Y FD14 FD22 FD24 GA03 GA07 LA12 LA30

2H092 GA13 GA24 HA06 JA24 JA41 JB05 JB31 JB54 KA05 KA13

KB26 MA12 NA21 NA25 PA08 PA09

5F110 AA30 BB01 CC07 EE03 EE04 EE06 EE07 EE14 EE23 FF03

FF29 GG02 GG15 GG24 GG25 GG44 HK04 HK05 HK07 HK09

HK16 HK21 HK33 HK34 HL07 HL23 HM20 NN02 NN22 NN23

NN24 NN35 NN72 NN73 QQ09 QQ19