

(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2010-520517

(P2010-520517A)

(43) 公表日 平成22年6月10日(2010.6.10)

(51) Int.Cl. F I テーマコード (参考)
G 0 9 C 1/00 (2006.01) G 0 9 C 1/00 6 1 0 A 5 J 1 0 4

審査請求 有 予備審査請求 未請求 (全 25 頁)

(21) 出願番号	特願2009-552935 (P2009-552935)	(71) 出願人	591003943
(86) (22) 出願日	平成20年3月25日 (2008.3.25)		インテル・コーポレーション
(85) 翻訳文提出日	平成21年9月3日 (2009.9.3)		アメリカ合衆国 95052 カリフォル
(86) 国際出願番号	PCT/US2008/058128		ニア州・サンタクララ・ミッション カレ
(87) 国際公開番号	W02008/121614		ッジ ブレーバード・2200
(87) 国際公開日	平成20年10月9日 (2008.10.9)	(74) 代理人	110000877
(31) 優先権主張番号	11/729,199		龍華国際特許業務法人
(32) 優先日	平成19年3月28日 (2007.3.28)	(72) 発明者	ゲロン、シェイ
(33) 優先権主張国	米国 (US)		アメリカ合衆国 95052 カリフォル
			ニア州・サンタクララ・ミッション カレ
			ッジ ブレーバード・2200 インテル
			・コーポレーション内

最終頁に続く

(54) 【発明の名称】 新暗号規格 (AES) 向けの柔軟なアーキテクチャおよび命令

(57) 【要約】

汎用プロセッサ用の柔軟なAES命令セットが提供される。命令セットは、AES暗号化または復号化用に「1ラウンド」パスを行う命令を含み、さらに、鍵生成を行う命令を含む。128/192/256ビット鍵用の鍵生成の鍵サイズおよびラウンド数を示すのに直近を利用してよい。柔軟なAES命令セットは、暗黙のレジスタをトラッキングする必要がないので、パイプライン能力の最大限の発揮が可能である。

【選択図】 図1




FIG. 1

【特許請求の範囲】**【請求項 1】**

A E S 命令の一連の演算を行う実行部を備える装置であって、
前記一連の演算は、プログラム可能な数の A E S ラウンドを行い、
前記演算は前記実行部に、
前記 A E S ラウンドの数が 1 より大きい場合、鍵を一時的鍵レジスタにロードさせ、
各 A E S ラウンドを行う前に、前記鍵に基づいて前記 A E S ラウンドのラウンド鍵を生成させ、

各 A E S ラウンドにおいて、前記 A E S ラウンドの入力および前記 A E S ラウンドの前記ラウンド鍵に対して一連の A E S ラウンド演算を行わせて、次の A E S ラウンドの次の入力または前記 A E S 命令の結果を提供させる、装置。

10

【請求項 2】

前記 A E S ラウンドの数が 1 に等しい場合、前記一連の A E S ラウンド演算を行う前に、前記実行部は、前記鍵に基づいて前記 A E S ラウンドについて予め計算されたラウンド鍵をロードする、請求項 1 に記載の装置。

【請求項 3】

前記一連の A E S ラウンド演算により、前記実行部は、
前記ラウンドの入力および前記 A E S ラウンドの前記ラウンド鍵に対して排他的論理和 (X O R) 演算を行って、中間値を生成し、
ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行い、

20

前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行う、請求項 2 に記載の装置。

【請求項 4】

前記 A E S ラウンドの数 - 1 に対して前記一連の A E S ラウンド演算を行うことで、前記実行部は、

前記 A E S ラウンドの前記入力および前記 A E S ラウンドの前記ラウンド鍵に対して排他的論理和 (X O R) 演算を行って、中間値を生成し、

ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行い、

30

前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行い、

前記置換演算の結果に、前記中間値の列同士を混合させるビット線形変換を行う、請求項 1 に記載の装置。

【請求項 5】

最終ラウンドに前記一連の A E S ラウンド演算を行うことで、前記実行部は、

前記ラウンドの入力および前記 A E S ラウンドの前記ラウンド鍵に対して排他的論理和 (X O R) 演算を行って、中間値を生成し、

ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行い、

40

前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行う、請求項 4 に記載の装置。

【請求項 6】

前記結果は暗号化された値である、請求項 1 に記載の装置。

【請求項 7】

前記結果は復号化された値である、請求項 1 に記載の装置。

【請求項 8】

第 1 の A E S ラウンドの鍵および入力がレジスタファイルに格納されている、請求項 1 に記載の装置。

【請求項 9】

前記レジスタファイルは複数の 1 2 8 ビットレジスタを含む、請求項 8 に記載の装置。

50

【請求項 10】

A E S 命令のプログラム可能な A E S ラウンドの数が 1 より大きい場合、鍵を一時的鍵レジスタにロードして、各 A E S ラウンドを行う前に、前記鍵に基づいて前記 A E S ラウンドのラウンド鍵を生成する段階と、

各 A E S ラウンドにおいて、前記 A E S ラウンドの入力および前記 A E S ラウンドの前記ラウンド鍵に対して一連の A E S ラウンド演算を行い、次の A E S ラウンドの次の入力または前記 A E S 命令の結果を提供する段階と、を備える方法。

【請求項 11】

前記 A E S ラウンドの数が 1 に等しい場合、前記一連の A E S ラウンド演算を行う前に、前記鍵に基づいて前記 A E S ラウンドについて予め計算されたラウンド鍵をロードする段階を備える、請求項 10 に記載の方法。

10

【請求項 12】

前記一連の A E S ラウンド演算を行う段階は、

前記ラウンドの入力および前記 A E S ラウンドの前記ラウンド鍵に対して排他的論理和 (X O R) 演算を行って、中間値を生成する段階と、

ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行う段階と、

前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行う段階と、を有する、請求項 11 に記載の方法。

20

【請求項 13】

前記ラウンドの数 1 に対して前記一連の A E S ラウンド演算を行う段階は、

前記 A E S ラウンドの前記入力および前記 A E S ラウンドの前記ラウンド鍵に対して排他的論理和 (X O R) 演算を行って、中間値を生成する段階と、

ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行う段階と、

前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行う段階と、

前記置換演算の結果に、前記中間値の列同士を混合させるビット線形変換を行う段階と、を有する、請求項 10 に記載の方法。

【請求項 14】

最終 A E S ラウンドに前記一連の A E S ラウンド演算を行う段階は、

前記ラウンドの入力および前記 A E S ラウンドの前記ラウンド鍵に対して排他的論理和 (X O R) 演算を行って、中間値を生成する段階と、

ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行う段階と、

前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行う段階と、を有する、請求項 13 に記載の方法。

30

【請求項 15】

前記結果は暗号化された値である、請求項 10 に記載の方法。

【請求項 16】

前記結果は復号化された値である、請求項 10 に記載の方法。

40

【請求項 17】

第 1 の A E S ラウンドの鍵および入力がレジスタファイルに格納されている、請求項 10 に記載の方法。

【請求項 18】

前記レジスタファイルは複数の 128 ビットレジスタを含む、請求項 17 に記載の方法。

【請求項 19】

関連情報を有する機械アクセス可能な媒体を含む物品であって、前記情報はアクセスされると機械に、

A E S 命令のプログラム可能な A E S ラウンドの数が 1 より大きい場合、鍵を一時的鍵

50

レジスタにロードさせ、各 A E S ラウンドを行う前に、前記鍵に基づいて前記 A E S ラウンドのラウンド鍵を生成させ、

各 A E S ラウンドにおいて、前記 A E S ラウンドの入力および前記 A E S ラウンドの前記ラウンド鍵に対して一連の A E S ラウンド演算を行わせて、次の A E S ラウンドの次の入力または前記 A E S 命令の結果を提供させる、物品。

【請求項 20】

前記 A E S ラウンドの数が 1 に等しい場合、前記一連の A E S ラウンド演算を行う前に、前記鍵に基づいて前記 A E S ラウンドについて予め計算されたラウンド鍵がロードされる、請求項 19 に記載の物品。

【請求項 21】

データおよび命令を格納するダイナミックランダムアクセスメモリと、前記メモリに連結されて前記命令を実行するプロセッサと、を備えるシステムであって、

前記プロセッサは、

A E S 命令の一連の演算を行う実行部を備え、

前記一連の演算は、プログラム可能な数の A E S ラウンドを行い、

前記演算は前記実行部に、

前記 A E S ラウンドの数が 1 より大きい場合、鍵を一時的鍵レジスタにロードさせ、

各 A E S ラウンドを行う前に、前記鍵に基づいて前記 A E S ラウンドのラウンド鍵を生成させ、

各 A E S ラウンドにおいて、前記 A E S ラウンドの入力および前記 A E S ラウンドの前記ラウンド鍵に対して一連の A E S ラウンド演算を行わせて、次の A E S ラウンドの次の入力または前記 A E S 命令の結果を提供させる、システム。

【請求項 22】

前記 A E S ラウンドの数が 1 に等しい場合、前記一連の A E S ラウンド演算を行う前に、前記実行部は、前記鍵に基づいて前記 A E S ラウンドについて予め計算されたラウンド鍵をロードする、請求項 21 に記載のシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、暗号化アルゴリズムに係り、特に、新暗号規格 (A E S) アルゴリズムに係る。

【背景技術】

【0002】

暗号学はアルゴリズムに依存するツールであり、情報保護における要諦である。アルゴリズムは、複雑な数学的アルゴリズムであり、ビット列がその要諦である。暗号システムには、秘密鍵システムと公開鍵システムという 2 つの基本的な種類がある。秘密鍵システムは、2 以上の当事者間で共有される単一の鍵 (「秘密鍵」) を有する対称システムとも称される。単一の鍵は、情報の暗号化および復号化両方に用いられる。

【0003】

(米国)標準技術局 (N I S T) が F I P S (Federal Information Processing Standard) 197 として刊行した新暗号規格 (A E S) は秘密鍵システムである。A E S は、情報の暗号化および復号化を行うことのできる対称ブロック暗号である。

【0004】

暗号化は、秘密鍵 (暗号鍵) を用いて一連の変換を行うことで、「平文」と称される理解可能なデータを「暗号文」と称される理解不能な形式に変換する。暗号の変換は、(1) 排他的論理和 (X O R) 演算を用いて、ラウンド鍵 (暗号鍵から得られる値) を、状態 (2 次元のバイト列) に加算すること、(2) 非線形バイト置換テーブル (S - B o x) を用いて状態を処理すること、(3) 状態の最後の 3 行を異なるオフセットで周期的にシフトすること、および (4) 状態の全ての列を取り出して、そのデータを (互いに独立し

10

20

30

40

50

て)混合して、新たな列を作成すること、を含む。

【0005】

復号化(逆暗号化)は、暗号鍵を用いて一連の変化を行うことで、「暗号文」ブロックを、同じサイズの「平文」ブロックに変換する。逆暗号化における変換は、暗号化における変換の逆の処理である。

【0006】

AES規格では、128ビットのデータブロックの処理に、長さが128、192、および256ビットの暗号鍵を用いるラインデールアルゴリズムを指定する。異なる鍵の長さは、通常、AES-128、AES-192、およびAES-256と称される。

【0007】

AESアルゴリズムは、平文を暗号文に、または暗号文を平文に、10、12、または14個の連続したラウンドで変換し、ラウンド数は鍵の長さに依存している。

【図面の簡単な説明】

【0008】

請求されている主題の実施形態の特徴は、以下の詳細な記載を、図面を参照して読むことで明らかになるが、図面において同様の要素には同様の参照番号が付されている。

【図1】本発明の原理による、汎用プロセッサにおいてAES暗号化および復号化を行う柔軟なアーキテクチャおよび命令の一実施形態を含むシステムのブロック図である。

【図2】図1に示すプロセッサの一実施形態のブロック図である。

【図3】本発明の原理による、AES暗号化および復号化を行う図2に示す実行部の一実施形態を含むブロック図である。

【図4】図3の実行部によるAES暗号化ラウンド命令のフローを示すフローグラフである。

【図5】図3の実行部によるAES暗号化最終ラウンド命令のフローを示すフローグラフである。

【図6】図3の実行部によるAES復号化ラウンド命令のフローを示すフローグラフである。

【図7】図3の実行部によるAES復号化最終ラウンド命令のフローを示すフローグラフである。

【図8】ラウンド鍵を生成し暗号化および復号化を行うのに利用されうる直近のバイトを有するAESラウンド命令の一実施形態を示す。以下の詳細な記載は、請求されている主題の例示的な実施形態を参照しながら述べるが、当業者には多くの代替例、変形例、および変更例が明らかである。故に、請求されている主題は広義に解釈されることが意図されており、添付請求項で定義が行われることが意図されている。

【発明を実施するための形態】

【0009】

新暗号規格(AES)アルゴリズムは、通常ソフトウェアまたは専用プロセッサで実行されるコンピューティング集約型のアルゴリズムである。故にこの暗号化は、通常、コンピュータに格納されている情報のサブセット(「トップシークレット」として機密扱いされうるような類の情報等)の暗号化に限って利用されている。しかし、コンピュータに格納されている情報を今まで以上に暗号化する必要がでてきている。例えば、携帯コンピュータに格納されている全ての情報が暗号化されれば、携帯コンピュータの盗難に際しても情報保護が可能となる。

【0010】

AESは、128、192、または256ビットのサイズの鍵を用いて、128ビットブロックに施されるブロック暗号である。鍵のサイズに応じて、演算列を多くのラウンド(10、12、または14)について繰り返す。

【0011】

各ラウンドにおける鍵の生成は、ラウンド鍵を格納する暗黙の128ビットレジスタを利用して、その都度(on the fly)(つまり各ラウンド直前に)行われてよい。しかし、

10

20

30

40

50

暗黙のレジスタの利用により、前の命令結果に対する依存性から、x86レジスタベースのプロセッサの性能が低下する虞がある。

【0012】

例えば、アプリケーションによっては、フロー毎に異なる鍵を有しうるネットワークパケットを処理するためその都度鍵生成することが好都合なものもある。一方で、例えばディスクドライブのコンテンツを暗号化／復号化するのに用いられる単一の鍵に多くの性能が必要とされる類のアプリケーションもある。このように、鍵生成には柔軟性が求められる。本発明の一実施形態は、汎用プロセッサでAES暗号化および復号化を行う柔軟なアーキテクチャおよび命令を提供する。

【0013】

図1は、本発明の原理による、汎用プロセッサにおいてAES暗号化および復号化を行う柔軟なアーキテクチャおよび命令の一実施形態を含むシステム100のブロック図である。システム100は、プロセッサ101、メモリコントローラハブ(MCH)またはグラフィックメモリハブ(GMCH)102、および入出力(I/O)コントローラハブ(ICH)104を含む。MCH102は、プロセッサ101とメモリ108との間の通信を制御するメモリコントローラ106を含む。プロセッサ101とMCH102とは、システムバス116を介して通信する。

【0014】

プロセッサ101は、シングルコアIntel(登録商標)Pentium(登録商標)IV(登録商標)プロセッサ、シングルコアIntel Celeronプロセッサ、Intel(登録商標)XScaleプロセッサ、または、Intel(登録商標)Pentium(登録商標)D、Intel(登録商標)Xeon(登録商標)プロセッサ等のマルチコアプロセッサ、または、Intel(登録商標)Core(登録商標)Duoプロセッサ、または任意の他の種類のプロセッサ等の複数のプロセッサのいずれかであってよい。

【0015】

メモリ108は、ダイナミックRAM(DRAM)、スタティックRAM(SRAM)、シンクロナスDRAM(SDRAM)、ダブルデータレート2(DDR2)RAM、またはランバスDRAM(RDRAM)、または任意の他の種類のメモリであってよい。

【0016】

ICH104は、ディレクトメディアインタフェース(DMI)等の高速チップツーチップインターコネクト114を用いてMCH102に連結されてよい。DMIは、2ギガビット/秒の同時転送レートを2つの単方向レーンによりサポートする。

【0017】

ICH104は、ICH104に連結された少なくとも1つの格納デバイス112との通信を制御する格納I/Oコントローラ110を含みうる。格納デバイスは、例えば、ディスクドライブ、デジタルビデオディスク(DVD)ドライブ、コンパクトディスク(CD)ドライブ、RAID(Redundant Array of Independent Disks)、テープドライブまたは他の格納デバイスであってよい。ICH104は、格納プロトコルインターコネクト118を介して、SAS(Serial Attached Small Computer System Interface)またはSATA(Serial Advanced Technology Attachment)等のシリアル格納プロトコルを用いて格納デバイス112と通信しうる。

【0018】

プロセッサ101は、AES暗号化および復号化演算を行うAES機能103を含む。AES機能103は、メモリ108に格納されている、および／または、格納デバイス112に格納されている情報の暗号化または復号化に利用されうる。

【0019】

図2は、図1に示すプロセッサ101の一実施形態のブロック図である。プロセッサ101は、レベル1(L1)命令キャッシュ202から受信したプロセッサ命令を復号化するフェッチ復号化部206を含む。命令実行に利用されるデータはレジスタファイル20

10

20

30

40

50

8に格納されていてよい。一実施形態においては、レジスタファイル208は、複数の128ビットレジスタを含み、これらは、AES命令が利用するデータを格納する際、AES命令が利用する。

【0020】

一実施形態においては、レジスタファイルは、ストリーミング(シングルインストラクションマルチプルデータ(SIMD))エクステンション(SSE)インストラクションのセットを有するIntel Pentium(登録商標)MMXプロセッサに提供されている128ビットのMMXレジスタに類似した128ビットレジスタ群である。SIMDプロセッサでは、データが128ビットブロックで処理され、一度に1つの128ビットブロックがロードされる。

10

【0021】

フェッチ復号化部206は、L1命令キャッシュ202からマイクロインストラクションをフェッチして、該マイクロインストラクションを復号化して、マイクロコード読み取り専用メモリ(ROM)214に格納されうるマイクロ演算(μops)と称される簡単な演算に分割する。実行部210は、マイクロ演算をスケジューリングして実行する。示されている実施形態では、実行部210のAES機能103は、AES命令セット用のマイクロ演算を含む。リタイヤ部212は、実行された命令の結果を、レジスタまたはメモリに書き込む。AES命令が利用するラウンド鍵214は、L1データキャッシュ204に格納されており、実行部210にロードされて、マイクロ演算がAES命令セットのAES命令を実行するのに利用されてよい。ラウンド鍵214をデータキャッシュ204に格納することで、例えばシステム100に格納されている暗号化情報にアクセスすべくラウンド鍵を取得しようとする試みのようなサイドチャネル攻撃からラウンド鍵を守る。

20

【0022】

図3は、本発明の原理によりAES暗号化および復号化を行う図2に示す実行部210の一実施形態を示すブロック図である。図3を、図2との関連で説明する。

【0023】

フェッチ復号化部206がAES命令を復号した後、実行部210はAES命令を、マイクロコードROM214に格納されていてよいAES命令に関するマイクロ演算を行うことで実行する。

【0024】

本発明の一実施形態による柔軟なAES命令セットにより、プログラマーは、処理データ量、メモリ帯域幅および容量に対する性能のトレードオフを行うことができる。

30

【0025】

アプリケーションによっては、同じ鍵を使い続けるものもある。性能が非常に重要なアプリケーションでは、鍵の鍵スケジュールを1度予め計算して(つまり、ラウンド毎のラウンド鍵)、それをメモリに格納しておくという観点でのトレードオフが行われる。他の種類のアプリケーションには、鍵スケジュールを格納するのに利用されるメモリ量を最小限に抑え、且つ、マルチブロック演算では良好な性能を達成することを望むものもある。この種類のアプリケーションでは、鍵スケジュールを、処理前に多数のブロックについて予め演算しておくことが考えられる。暗号鍵または逆暗号鍵のみを格納して、他のものは適宜性能面の犠牲を鑑みながら生成することによって、メモリフットプリントがさらに低減されうる。

40

【0026】

x86-型プロセッサでは、AESラウンド鍵演算およびAESスケジューリング演算が利用可能な領域および実行ポート数により、AES命令の性能に制限が加わる。鍵拡張が全てのブロック暗号化で必要となるシステムにおいては、AESスケジューリング演算およびAESラウンド鍵演算を異なる実行ポートに実装することで、性能を向上させる可能性がある。しかし、x-86型プロセッサでは、異なる実行ポートおよびこれら異なるポート制御用の追加領域は提供不可能なことがある。

【0027】

50

一実施形態では、暗号化ラウンド、復号化ラウンド、暗号化復号化最終ラウンド最終ラウンドを行い、ラウンド暗号鍵またはラウンド復号鍵を算出するのに、それぞれ別個のAES命令を含むAES命令セットが提供される。一実施形態では、AES命令セットが6つのAES命令を含む。各AESラウンド命令は、固有演算コード(opcode)を有する。固定幅ラウンド鍵の一実施形態(例えば128ビット)におけるAES命令セットのAESラウンド命令を、以下の表1に示す。

【表1】

AESENCRYPTRound xmmsrcdst xmm

入力:	データ(=宛先)、ラウンド鍵	10
出力:	ラウンド鍵を用いたAESラウンドによる変換後のデータ	

AESENCRYPTLastRound xmmsrcdst xmm

入力:	データ(=宛先)、ラウンド鍵	
出力:	ラウンド鍵を用いたAES最終ラウンドによる変換後のデータ	20

AESDECRYPTRound xmmsrcdst xmm

入力:	データ(=宛先)、ラウンド鍵	
出力:	ラウンド鍵を用いたAESラウンドによる変換後のデータ	

AESDECRYPTLastRound xmmsrcdst xmm

入力:	データ(=宛先)、ラウンド鍵	30
出力:	ラウンド鍵を用いたAES最終ラウンドによる変換後のデータ	

AESNextRoundKey xmmsrc1,2 xmm dst (直近)

入力:	鍵の下位128ビット、鍵の上位128ビット、ラウンド数のインジケータ	40
出力:	入力から得られた次のラウンド鍵	

AESPreviousRoundKey xmmsrc1,2 xmm dst (直近)

入力:	鍵の下位128ビット、鍵の上位128ビット、ラウンド数のインジケータ	
出力:	入力から得られた前のラウンド鍵	50

【 0 0 2 8 】

A E S 命令セットは、4つのA E Sラウンド命令（暗号化、復号化、暗号化最終ラウンド、復号化最終ラウンド）、および2つのA E Sラウンド鍵命令（次のラウンド鍵および前のラウンド鍵）を含む。A E S 命令セットのA E Sラウンド命令は、最終ラウンド以外の全てのラウンドに利用される暗号化および復号化ラウンド演算を行うシングルラウンド演算を含む。例えば、表1のAESENCRYPTRoundのシングルラウンド命令では、入力データが128ビットレジスタ（xmmsrcdst）に格納され、ラウンド鍵が別の128ビットレジスタ（xmm）に格納される。この命令は、128ビットxmmsrcdstレジスタに格納されている入力データ（ソース）に対してA E Sラウンド演算を行い、128ビットxmmsrcdstレジスタに格納されている入力データを、ラウンド演算実行結果で上書きする。故に、xmmsrcdstは当初は入力データを、そして後には、A E Sラウンド演算結果を格納する。

【 0 0 2 9 】

さらにA E S 命令セットは、最終復号化ラウンドのA E S 復号命令および最終暗号化ラウンドのA E S 暗号命令を含む。例えば、表1のAESENCRYPTLastRoundのシングルラウンド命令では、入力データが128ビットレジスタ（xmmsrcdst）に格納され、ラウンド鍵が別の128ビットレジスタ（xmm）に格納される。この命令は、xmmsrcdstレジスタに格納されている入力データ（ソース）に対してA E Sラウンド演算を行い、xmmsrcdstレジスタに格納されている入力データを、ラウンド演算実行結果で上書きする。故に、xmmsrcdstは当初は入力データを、そして後には、ラウンド演算結果を格納する。xmmレジスタは、ラウンド演算のラウンド鍵を格納する。

【 0 0 3 0 】

別の実施形態では、ラウンドおよび最終ラウンド命令（例えば、AESENCRYPTRoundおよびAESENCRYPTLastRound）が、レジスタファイル304からではなくて、メモリ（m/128）から入力を受け取ってよい（例えば、A E Sラウンド命令は、AESENCRYPTRound xmmsrcdst m/128であってよい）。

【 0 0 3 1 】

A E S 命令セットの他の2つのA E S 命令は、鍵のサイズ（つまり、128ビット、192ビット、または256ビット）に応じてA E Sラウンド用のラウンド鍵を生成する。これらA E Sラウンド鍵命令の一方は暗号化演算に利用されるラウンド鍵を生成し、他方は復号化演算に利用されるラウンド鍵を生成する。AESNextRoundKey AESPreviousRoundKey命令における直近のフィールドは、鍵のサイズを特定する{128、192、256}。

【 0 0 3 2 】

また別の実施形態では、直近のフィールドの代わりに、異なる鍵のサイズが、各々が固有演算コードを有する別個の命令として実装されてよい。この実施形態では、A E Sラウンド鍵命令の数は、各ラウンド鍵演算（例えばAESNextRoundKey_128、AESNextRoundKey_192、およびAESNextRoundKey_256）について3つの別個の命令を含み、AESPreviousRoundKeyもまた、これらに類似した3つの命令のセットを含む。この実施形態では、命令セット内の命令の総数は、先に述べた実施形態の6つに比して、10となっている。

【 0 0 3 3 】

レジスタファイル304は、A E S 命令セットのA E S 命令が利用しうる128ビットレジスタを複数有する。128ビットレジスタは、ソースオペランド、ラウンド鍵、およびA E S 命令の結果を格納しうる。第1ラウンドでは、A E S 命令は、暗号される128ビットの平文または復号される128ビットの暗号文であってよいソースオペランドを受信する。128ビット、192ビット、または256ビットの鍵の鍵スケジュールを生成する鍵は、レジスタファイル304内の複数の128ビットレジスタ308のいずれかに格納されていてよい。またラウンド鍵も、レジスタファイルの128ビットレジスタ308のいずれかに格納されてよい。全ての命令は、レジスタファイルのレジスタを利用し、さらに、後述するようにメモリから直接入力を得てよい。

【 0 0 3 4 】

10

20

30

40

50

表 1 に示す A E S 命令セットの一実施形態を利用するソースコードの例を、以下の表 2 に示す。本例においては、多くのブロックに対して同じ鍵を利用する暗号化を行うアプリケーションで性能が最適化されている。このようなアプリケーションの 1 つに、ディスクに格納する前に全てのデータを暗号化する際に同じ鍵を利用するようなディスクのコンテンツを暗号化するのに単一の鍵を利用するものがある。本例では、A E S - 1 2 8 暗号が行われる。

【 0 0 3 5 】

鍵のサイズは、1 2 8 ビット、1 9 2 ビット、または 2 5 6 ビットであってよい。行われるラウンドの数 (n) は、鍵のサイズに応じて 1、1 0、1 2、または 1 4 で、各ラウンド鍵は固定サイズ (1 2 8 ビット) であってよい。ラウンド値数が 1 0、1 2、1 4 の場合、A E S マイクロ演算は、1 2 8 ビット、1 9 2 ビット、または 2 5 6 ビットの鍵サイズに対して標準的な A E S 暗号化および復号化を行ってよい。

10

【 0 0 3 6 】

多くのブロックについて同じ鍵を利用する場合、各ラウンドのラウンド鍵 (鍵スケジュール) は、予め計算されてメモリ (例えばレベル 1 データキャッシュ 2 0 4) に格納されているので、各ブロックの暗号化 / 復号化演算の前に同じ鍵スケジュールを再度計算する必要がない。

【表 2】

RK[0] = 入力鍵

20

For i = 1..10

RK [i] = AESNextRoundKey (RK[i-1])

End

30

STATE = 入力ブロック

STATE = STATE xor RK[0]

For i = 1..9

40

STATE = AESENCRYPTRound (STATE, RK[i])

End

STATE = AESENCRYPTLastRound (STATE, RK[10])

【 0 0 3 7 】

50

10 エlementを有するアレキ (R K) を利用して、鍵の鍵スケジュールを格納する。 A E S - 1 2 8 暗号の入力鍵を、 R K [0] に格納して、 9 ラウンド鍵 R K [0] - R K [1] を、 A E S 命令セットから AESNextRoundKey 命令を読み出すことで予め計算する。 AESNextRoundKey 命令は、現在のラウンド鍵に基づいて次のラウンドを計算する。鍵スケジュールについて予め計算されたラウンド鍵は、レベル 1 データキャッシュ 2 0 4 のラウンド鍵 2 1 4 に格納されてよい。

【 0 0 3 8 】

本例においては、そのラウンドのラウンド鍵である鍵スケジュールの該当部分 (拡張鍵) が直接レジスタファイル 3 0 4 から入力されると、 A E S ラウンドを行うループに入る前に、排他的論理和 (X O R) 演算を、状態と鍵とに対して行う。各ラウンド 1 から 9 においては、 A E S 命令セットから AESENCRYPTRound 命令を呼び出して、 A E S ラウンド演算を 1 ラウンドについて行う。最終ラウンド (ラウンド 1 0) については、 A E S 命令セットから AESENCRYPTLastRound 命令を呼び出して、この最終ラウンドに A E S ラウンド演算を行う。

10

【 0 0 3 9 】

A E S 命令が暗号化または復号化する情報は、暗号または複号演算を開始する第 1 の A E S 命令が発行される前に、レジスタファイル 3 0 4 のソース / 宛先レジスタ 3 0 6 へロードされる。ソースレジスタ 3 0 6 の情報の暗号化 / 復号化に利用される鍵は、レジスタファイル 3 0 4 の 1 以上の他のレジスタ 3 0 8 に格納されている。 1 2 8 ビット鍵の場合、鍵の全 1 2 8 ビットが、レジスタファイル 3 0 4 の他の 1 2 8 ビットレジスタのいずれかに格納される。 1 2 8 ビットより大きい鍵のサイズに対しては、最上位ビット (1 2 8 ビットより大きい) を、 1 2 8 ビットレジスタのうち別のものに格納する。

20

【 0 0 4 0 】

表 2 に示す例においては、レジスタファイル 3 0 4 のレジスタ 3 0 8 のいずれかにロードされる前に、鍵に基づいて各ラウンドのラウンド鍵が予め計算されて、レベル 1 データキャッシュ 2 0 4 に格納されていてよい。各ラウンドの鍵は、さらに、レジスタファイル 3 0 4 の 1 以上のレジスタに格納されていてもよく、または、レベル 1 データキャッシュ 2 0 4 のラウンド鍵 2 1 4 に格納されていてよい。

【 0 0 4 1 】

A E S は、 1 2 8 ビットの固定ブロックサイズと、 1 2 8 、 1 9 2 、または 2 5 6 ビットの鍵サイズとを有し、 4 x 4 バイトアレキ (つまり 1 6 バイト (1 2 8 ビット固定ブロックサイズ)) で動作する (これを「状態」と称する) 。 A E S アルゴリズムは、 1 2 8 ビットの平文ブロックを、 1 2 8 ビットの暗号文ブロックに変換 (暗号化) する、または、 1 2 8 ビットの暗号文ブロックを、 1 2 8 ビットの平文ブロックに変換 (復号化) し、これらは、 1 0 、 1 2 、または 1 4 の連続したラウンドで行われ、このラウンド数は鍵のサイズに応じている (1 2 8 、 1 9 2 、または 2 5 6 ビット) 。

30

【 0 0 4 2 】

ラウンド毎の暗号化または復号化演算を行う前に、実行部 2 1 0 は、状態および鍵をレジスタファイル 3 0 4 から取得する。各暗号化 / 復号化ラウンド演算は、読み取り専用メモリ (R O M) 2 1 4 の鍵スケジュール 3 0 2 に格納されている A E S 命令のマイクロ演算を利用して行われる。ここに示す実施形態では、状態 (1 2 8 ビットブロックの状態) は、レジスタ 3 0 6 に格納されており、鍵は、レジスタファイル 3 0 4 の他のレジスタ 3 0 8 の 1 以上に格納されている。 A E S 命令の実行の結果生じる状態をレジスタファイル 3 0 4 のレジスタ 3 0 6 に格納する。状態は、次の A E S ラウンドまたは A E S 暗号化または復号化演算の最終結果が利用する中間ラウンドデータであってよい。

40

【 0 0 4 3 】

ここで示す実施形態においては、鍵スケジュール 3 0 2 は、 A E S ラウンドで利用するラウンド鍵を生成する。鍵スケジュール 3 0 2 は、マイクロコード演算として実装されてよく、 F I P S P U B 1 9 7 で定義される 1 2 8 ビット、 1 9 6 ビット、および 2 5 6 ビット鍵のラウンド鍵を生成する一連の演算を行うマイクロコード演算を含みうる。

50

【 0 0 4 4 】

別の実施形態では、鍵スケジューラは、実行部 2 1 0 のハードウェア状態マシン列として実装されてよい。また別の実施形態では、鍵スケジューラの幾らかの部分がマイクロコード ROM 2 1 4 に格納されているマイクロコード演算として実装され、鍵スケジューラの残りの部分が実行部 2 1 0 のハードウェア状態マシン列として実装されてもよい。

【 0 0 4 5 】

鍵スケジューラ 3 0 2 は、 n バイトの鍵を、 b バイトの拡張鍵（鍵スケジューラ）に拡張してよく、この拡張鍵の最初の n バイトが元の鍵であってよい。例えば、1 2 8 ビットの鍵においては、1 2 8 ビットの鍵を 1 7 6 バイト（つまり、 11×16 バイト（1 2 8 ビット））の拡張鍵に拡張して、この最初の 1 6 バイトが元の 1 2 8 ビットの鍵であり、ラウンド数は 1 0 である。1 9 2 ビットの鍵の 2 4 バイトを、2 0 8 バイト（ 13×16 バイト）に拡張して、1 2 個の「ラウンド鍵」を、1 2 ラウンドそれぞれに対して 1 つずつ割り当てるよう提供し、2 5 6 ビットの鍵の 3 2 バイトを、2 4 0 バイト（ 15×16 バイト）に拡張して、1 4 個の「ラウンド鍵」を、1 4 ラウンドそれぞれに対して 1 つずつ割り当てるよう提供する。

【 0 0 4 6 】

演算コード（opcode）を AES 命令で複号する際、1 回の AES ラウンドの AES 命令のフローを制御するのに利用されるパラメータ数は、制御ロジック 3 2 2 に格納されている。パラメータは、演算の種類（暗号または復号）およびそれが最終ラウンドであるかの情報を含む。

【 0 0 4 7 】

AES ラウンドロジック 3 2 4 は、ブロック状態 3 1 4、S - ボックス / 逆 S - ボックス 3 1 6、行シフト 3 1 6 および逆列混合またはヌル混合（mix inverse, mix columns or null）（「列混合」と称される）3 2 0、およびラウンド鍵加算 3 2 6 という段階のマイクロ演算を含みうる。

【 0 0 4 8 】

ブロック状態 3 1 4 では、AES ラウンドロジック 3 2 4 への 1 2 8 ビットの入力（状態）に、ビットワイズ XOR を用いて、鍵（ラウンドに関連付けられた拡張鍵の 1 2 8 ビットの部分）を追加して、1 2 8 ビットの間値（状態）を生成する。

【 0 0 4 9 】

S - ボックス / 逆 S - ボックス 3 1 6 では、この 1 2 8 ビットの間値の各バイトを、これも置換ボックスまたは「S - ボックス」と称されるルックアップテーブルから格納・取得されうる別のバイト値で置換してよい。S - ボックスは、幾らかの数の入力ビット m を取り、それらを幾らかの数の出力ビット n に変換して、通常ルックアップテーブルとして実装する。固定ルックアップテーブルが通常利用される。この演算は、ガロア体（GF）（ 2^8 ）において逆関数を利用することで非線形性を生じる。例えば、 n ビットの出力は、 m ビットの入力の外側の 2 ビットを用いてルックアップテーブルで行を選択し、 m ビットの入力の内側のビットを用いて列を選択することで、見つけることができる。

【 0 0 5 0 】

行シフト 3 1 8 では S - ボックス / 逆 S - ボックス 3 1 6 の結果に、ビット線形変換を行い、サブバイト段階から受け取った 4×4 アレイ（1 2 8 ビット（1 6 バイト）状態）の各行のバイトを、周期的に左にシフトさせる。各バイトをシフトさせる位置の数は、 4×4 アレイの各行によって異なる。

【 0 0 5 1 】

列混合 3 2 0 では、行シフト 3 1 8 の結果に、ビット線形変換を行い、 4×4 アレイ（状態）の各行を、バイナリガロア体（GF）（ 2^8 ）上の多項式として扱い、その後、 $c(x) = 3x^3 + x^2 + x + 2$ を固定多項式として、モジュロ $x^4 + 1$ 乗算する。最終 AES ラウンドは、他の AES ラウンドと、列混合 3 2 0 が省かれている点で異なっている。

【 0 0 5 2 】

10

20

30

40

50

列混合段階 3 2 0 の後、ラウンド鍵加算 3 2 4 では、拡張鍵からのラウンド鍵、およびその AES ラウンドの行シフト 3 1 8 または列混合 3 2 0 の結果の排他的論理和演算を行う。

【 0 0 5 3 】

例えば、以下の AES 命令を発行して、AES 復号の 1 ラウンドを行うことができる。

AESDECRYPTRound xmmsrcdst xmm

【 0 0 5 4 】

本例では、1 2 8 ビット AES 暗号化ラウンド演算を、拡張鍵が { RK [1] , RK [2] , ... RK [1 0] } として表される鍵を利用して行う。ラウンド鍵は、AESDECRYPTRound 命令を発行する前に、AESPreviousRoundKey xmmsrc1,2 xmm dst (中間) 命令を発行することで生成されうる。ラウンド鍵は、レベル 1 データキャッシュ 2 0 4 からブロック状態 3 1 4 へ直接ロードされてもよいし、または、先ずレジスタファイル 3 0 4 のレジスタ (xmm) に格納されていて、その後、レジスタからブロック状態 3 1 4 へロードされてもよい。

【 0 0 5 5 】

異なる鍵を利用して各ブロックを暗号化 / 復号化する場合 (例えば、データパケットを暗号化 / 復号化するネットワークインタフェースコントローラ (NIC) の場合)、ラウンド鍵は、以下の表 3 で AES - 1 2 8 暗号の疑似コードで示すように各ラウンドについて暗号化 / 復号化を行う前に、その都度計算されてよい。

【 表 3 】

RK[0] = 入力鍵

STATE = 入力ブロック

STATE = STATE xor RK[0]

For i = 1..9

RK [i] = AESNextRoundKey (RK[i-1])

STATE = AESENCRYPTRound (STATE, RK[i])

End

RK [10] = AESNextRoundKey (RK[9])

STATE = AESENCRYPTLastRound (STATE, RK[10])

【 0 0 5 6 】

本例においては、該ラウンドのラウンド鍵は、鍵スケジュール (拡張鍵) の 1 0 ラウンド各々 (つまり、ラウンド 1 - 9 およびラウンド 1 0 (最終ラウンド)) に対してラウンド鍵を利用して暗号化を行う前に生成される。

【 0 0 5 7 】

シングル AES ラウンド命令およびシングル AES ラウンド鍵生成命令を含む AES 命令セットにより、異なる数のラウンドおよび鍵スケジュールを有する AES の変形例を生成することができる、つまり、FIPS PUB 197 では定義されていない AES の変形例を生成することができる。故に、AES 命令セットのシングルラウンド AES 命令は、AES 暗号化および復号化を行う際に柔軟性を提供する。

【 0 0 5 8 】

A E S 命令セットが行うラウンド数は固定されていないので、適宜任意の数のラウンドを行うことができる。例えば、ラウンド数は、ハッシュまたは M A C 攻撃または A E S への攻撃に対する新たな規格が導入された場合、将来の暗号化 / 復号化規格をサポートするよう変更可能である。

【 0 0 5 9 】

図 4 は、図 3 の実行部 2 1 0 による A E S 暗号化ラウンド命令のフローを示すフローグラフである。

【 0 0 6 0 】

ブロック 4 0 0 で、実行部 2 1 0 は、A E S 暗号化ラウンド命令を待つ。A E S 暗号化ラウンド命令がフェッチ復号化部 2 0 6 により既に復号化されている場合、処理はブロック 4 0 2 に進む。復号化されていない場合は、ブロック 4 0 0 に留まり、A E S 暗号化ラウンド命令を待つ。

10

【 0 0 6 1 】

ブロック 4 0 2 で、フェッチ復号化部 2 0 6 による命令復号化中、暗号化が必要である旨を制御ロジック 3 2 2 に格納して、暗号化ラウンド実行に利用されるラウンド鍵および 1 2 8 ビットブロック状態 (ソース) をレジスタファイル 3 0 4 から実行部 2 1 0 へロードする。処理はブロック 4 0 4 へ進む。

【 0 0 6 2 】

ブロック 4 0 4 で、置換演算を 1 2 8 ビットブロック状態に対して、つまり、ブロック 4 0 6 または 4 1 8 の結果に対して、行う。1 2 8 ビットブロック状態の各バイトを、これも置換ボックスまたは「S - ボックス」と称されるルックアップテーブルから格納・取得されうる別のバイト値で置換してよい。S - ボックスは、幾らかの数の入力ビット m を取り、それらを幾らかの数の出力ビット n に変換して、通常ルックアップテーブルとして実装する。結果を、1 2 8 ビットブロック状態として格納する。処理はブロック 4 0 6 へ進む。

20

【 0 0 6 3 】

ブロック 4 0 6 で、1 2 8 ビットブロック状態 (4 × 4 アレイ) に、ビット線形変換を行い、4 × 4 アレイの各行のバイトを、周期的に左にシフトさせる。各バイトをシフトさせる位置の数は、4 × 4 アレイの各行によって異なる。処理はブロック 4 0 8 へ進む。

30

【 0 0 6 4 】

ブロック 4 0 8 で、1 2 8 ビットブロック状態 (4 × 4 アレイ) に、ビット線形変換を行い、4 × 4 アレイ (状態) の各行を、 $GF(2^8)$ により多項式として扱い、その後、 $c(x) = 3x^3 + x^2 + x + 2$ を固定多項式として、モジュロ $x^4 + 1$ 乗算する。処理はブロック 4 1 0 へ進む。

【 0 0 6 5 】

ブロック 4 1 0 で、拡張鍵からのラウンド鍵、およびその A E S ラウンドの行シフト 3 1 8 または列混合 3 2 0 の結果の排他的論理和演算を行う。処理はブロック 4 1 2 へ進む。

【 0 0 6 6 】

ブロック 4 1 2 で、そのラウンドの暗号化演算の結果 (1 2 8 ビットブロック状態) を、レジスタファイル 3 0 4 のソース / 宛先レジスタ 3 0 2 に格納する。これで A E S 暗号化命令処理が完了する。

40

【 0 0 6 7 】

以下の表 4 は、表 3 に示す疑似コードの実行後に、1 2 8 ビットブロック入力に 1 2 8 ビット鍵を利用して A E S - 1 2 8 暗号化を行った結果の一例を示す。

【表 4】

128ビット入力： 00112233445566778899aabbccddeeff (Hexadecimal)

128ビット鍵： 000102030405060708090a0b0c0d0e0f (Hexadecimal)

128ビット結果： 69c4e0d86a7b0430d8cdb78070b4c55a (Hexadecimal)

【0068】

図5は、図3の実行部210によるAES暗号化最終ラウンド命令のフローを示すフローグラフである。

ブロック500で、実行は、AES暗号化最終ラウンド命令を待つ。もしもAES暗号化最終ラウンド命令がフェッチ復号化部206で既に復号化されている場合、処理はブロック502に進む。復号化されていない場合は、ブロック500に留まり、AESラウンド暗号化命令を待つ。

ブロック502で、ブロック404（図4）との関連で説明したS-ボックスルックアップに類似した方法で最終ラウンドにS-ボックスルックアップを行う。処理はブロック504へ進む。

ブロック504で、ブロック406（図4）で他のラウンドとの関連で説明したような方法で最終ラウンドに行シフト演算を行う。処理はブロック506へ進む。

ブロック506で、拡張鍵からのラウンド鍵、およびそのAESラウンドの行シフト318または列混合320の結果の排他的論理和演算を行う。処理はブロック508へ進む。

ブロック508で、暗号化最終ラウンド演算の結果を、レジスタファイル304のソース/宛先レジスタ306に格納する。これでAES命令の処理が完了する。

【0069】

図6は、図3の実行部210によるAES復号化ラウンド命令のフローを示すフローグラフである。

ブロック600で、実行は、AES復号化ラウンド命令を待つ。AES復号化ラウンド命令がフェッチ復号化部206により既に復号化されている場合、処理はブロック602に進む。復号化されていない場合は、ブロック600に留まり、AES復号化ラウンド命令を待つ。

ブロック602で、フェッチ復号化部206による命令復号化中、復号化ラウンドを行う必要がある旨を制御ロジック322に格納して、復号化ラウンド実行に利用されるラウンド鍵およびソース（128ビットブロック状態）をレジスタファイル304から実行部210へロードする。処理はブロック604へ進む。

ブロック604で行う処理は復号化である。AES規格に定義されている逆S-ボックスルックアップを行うことで、置換演算を128ビットブロック状態に対して行う。処理はブロック606へ進む。

ブロック606で、FIPS PUB 197で定義されている逆行シフト演算を行う。処理はブロック608へ進む。

ブロック608で、FIPS PUB 197で定義されている逆行シフト演算を行う。処理はブロック610へ進む。

ブロック610で、拡張鍵からのラウンド鍵、およびそのAESラウンドの行シフト318または列混合320の結果の排他的論理和演算を行う。処理はブロック612へ進む。

ブロック612で、そのラウンドの復号化演算の結果（128ビットブロック状態）を、レジスタファイル304のソース/宛先レジスタ302に格納する。これでAES復号化ラウンド命令処理が完了する。

【0070】

図7は、図3の実行部210によるAES復号化最終ラウンド命令のフローを示すフローグラフである。

10

20

30

40

50

ブロック 700 で、実行部 210 は、AES 復号化最終ラウンド命令を待つ。もしも AES 復号化最終ラウンド命令がフェッチ復号化部 206 で既に復号化されている場合、処理はブロック 702 に進む。復号化されていない場合は、ブロック 700 に留まり、AES 復号化ラウンド命令を待つ。

ブロック 702 で、FIPS PUB 197 で定義されている逆 S - ボックスルックアップを行うことで、最終ラウンドの 128 ビットブロック状態に置換演算を行う。処理はブロック 704 へ進む。

ブロック 704 で、FIPS PUB 197 で定義されているような方法で最終ラウンドに逆行シフト演算を行う。処理はブロック 706 へ進む。

ブロック 706 で、拡張鍵からのラウンド鍵、およびその AES ラウンドの行シフト 318 または列混合 320 の結果の排他的論理和演算を行う。処理はブロック 708 へ進む。

ブロック 708 で、復号化最終ラウンド演算の結果を、レジスタファイル 304 のソース / 宛先レジスタ 306 に格納する。これで AES 復号化最終ラウンド命令の処理が完了する。

【0071】

一実施形態では、図 4 - 7 のフローグラフのブロックを、実行部 210 のハードウェア状態マシン列として実装することができる。別の実施形態では、ブロックの幾らかの部分が読み取り専用メモリ (ROM) 214 に格納されうるマイクロプログラムとして実装することもできる。ブロックがハードウェア状態マシン列として実装されている実施形態のほうが性能は高いと考えられる。

【0072】

図 8 は、ラウンド鍵を生成し暗号化および復号化を行うのに利用されうる直近のバイトを有する AES ラウンド命令の一実施形態を示す。表 1 に示す AES 命令セットの代わりに単一の AES ラウンド命令を提供することで、AES 命令セットの機能を行う。単一の AES 命令が行う特定の機能は、直近のバイト (key_select_modifier) 内のビットに暗号化されている。直近のバイトにより、AES ラウンド命令は、各命令が固有演算コードを有する複数の新たな命令を作成する代わりに、新たな特徴を追加するよう拡張される。

【0073】

AES ラウンド命令は、記号として以下のように定義されうる。

```
dest:=aes_key_round(source2,source1),key_select_modifier
```

【0074】

aes_key_round 命令は AES 暗号または復号化演算を行うべく、ポート番号に基づいて特定の執行部 210 に発行される。示されている実施形態では、ポート番号 4 が AES ラウンド命令に指定された実行ポートである。執行部 210 は、多くのパラレルポート (スーパー - スカラー) に分割される。しかし、全てのポートが等しいわけではない。ポートの中には、大きな整数のマルチプライアー、浮動小数点のマルチプライアーまたはデバイダ等の専用リソースを有するものがある。加算、減算、および排他的論理和等の、これらより簡単で一般的な命令は、多数のポートによりサポートされて最大の性能を発揮する。故に、各命令またはマイクロ演算では、発行制御ロジックがマイクロ演算 / 命令を発行するポートを決定する。本実施形態では、AES 命令は常にポート番号 4 に対して発行される。しかし、他の実施形態では他のポート番号を利用することができる。

【0075】

図 8 を参照すると、dest はラウンド N に対して 128 ビットの拡張鍵を格納し、ソース 2 はラウンド N - 1 に対して 128 ビットの拡張鍵を格納し、ソース 1 はラウンド N - 2 に対して 128 ビットの拡張鍵を格納する。key_select_modifier は、現在のラウンド数 (N)、演算の方向 (暗号化 / 復号化)、および AES 鍵のサイズを提供するのに利用される 8 ビットの直近の値である。AES - 128 では、ソース 1 は不要であるので無視される。実行部は AES 部であり、フラグ (整数または浮動小数点) は利用されない。

【0076】

10

20

30

40

50

一実施形態では、直近の値の4つの最下位ビットのビット暗号化は、AES - 128に対して1 - 10のラウンド数、AES - 192に対して1 - 12のラウンド数、およびAES - 256に対して2 - 14のラウンド数、といったラウンド数を示す。AES 128および192では、ラウンド数0は無効である、というのも、最初のラウンドが無変更の入力鍵を利用するからである。AES - 256では、ラウンド数0と1は無効である、というのも、最初の2つの128ビットラウンドが無変更の256ビット入力鍵を利用するからである。

【0077】

直近のバイトのビット4は演算の方向（暗号化または復号化）を示す（例えば一実施形態では0 = 暗号、および1 = 復号、また別の実施形態では1 = 暗号、および0 = 復号、というように）。直近のバイトのビット5および6は、AES鍵のサイズを示す。一実施形態では、AES鍵のサイズは以下の表5に示すように定義される。

【表5】

ビット[6:5]	鍵のサイズ
00	128
01	192
10	256
11	リザーブ

10

20

【0078】

別の実施形態では、値11を有するビット[6:5]も、128ビットの鍵のサイズのインジケータである。この実施形態では、ビット[6:5]の全ての値が有効であり、パースされうる。

【0079】


当業者であれば、本発明の実施形態に係る方法を、コンピュータ利用可能な媒体を含むコンピュータプログラムプロダクトに具現化することができることを想到しよう。例えば、コンピュータ利用可能な媒体は、コンピュータ可読プログラムコードが記憶されたコンパクトディスク読み取り専用メモリ（CD ROM）ディスクまたは従来のROMデバイス、またはコンピュータディスク等の読み取り専用メモリデバイスから形成されてよい。

30


【0080】

本発明の実施形態を特別に示し、実施形態を参照しながら記載してきたが、当業者であれば添付請求項が包括する本発明の実施形態の範囲を逸脱することなく、様々な変更を形態および詳細に対して加えることが可能であることを理解しよう。


【図 1】




【図 2】



【図 3】



【図 4】



【手続補正書】

【提出日】平成21年9月3日(2009.9.3)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

A E S 命令の一連の演算を行う実行部を備える装置であって、
前記一連の演算は、プログラム可能な数の A E S ラウンドを行い、
前記演算は前記実行部に、
前記 A E S ラウンドの数が 1 より大きい場合、鍵を一時的鍵レジスタにロードさせ、
各 A E S ラウンドを行う前に、前記鍵に基づいて前記 A E S ラウンドのラウンド鍵を生成させ、

各 A E S ラウンドにおいて、前記 A E S ラウンドの入力および前記 A E S ラウンドの前記ラウンド鍵に対して一連の A E S ラウンド演算を行わせて、次の A E S ラウンドの次の入力または前記 A E S 命令の結果を提供させる、装置。

【請求項 2】

前記 A E S ラウンドの数が 1 に等しい場合、前記一連の A E S ラウンド演算を行う前に、前記実行部は、前記鍵に基づいて前記 A E S ラウンドについて予め計算されたラウンド鍵をロードする、請求項 1 に記載の装置。

【請求項 3】

前記一連の A E S ラウンド演算により、前記実行部は、
前記ラウンドの入力および前記 A E S ラウンドの前記ラウンド鍵に対して排他的論理和 (X O R) 演算を行って、中間値を生成し、
ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行い、
前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行う、請求項 2 に記載の装置。

【請求項 4】

前記 A E S ラウンドの数 - 1 に対して前記一連の A E S ラウンド演算を行うことで、前記実行部は、
前記 A E S ラウンドの前記入力および前記 A E S ラウンドの前記ラウンド鍵に対して排他的論理和 (X O R) 演算を行って、中間値を生成し、
ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行い、
前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行い、
前記置換演算の結果に、前記中間値の列同士を混合させるビット線形変換を行う、請求項 1 に記載の装置。

【請求項 5】

最終ラウンドに前記一連の A E S ラウンド演算を行うことで、前記実行部は、
前記ラウンドの入力および前記 A E S ラウンドの前記ラウンド鍵に対して排他的論理和 (X O R) 演算を行って、中間値を生成し、
ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行い、
前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行う、請求項 4 に記載の装置。

【請求項 6】

前記結果は暗号化された値である、請求項 1 に記載の装置。

【請求項 7】

前記結果は復号化された値である、請求項 1 に記載の装置。

【請求項 8】

第 1 の A E S ラウンドの鍵および入力レジスタファイルに格納されている、請求項 1 に記載の装置。

【請求項 9】

前記レジスタファイルは複数の 1 2 8 ビットレジスタを含む、請求項 8 に記載の装置。

【請求項 10】

A E S 命令のプログラム可能な A E S ラウンドの数が 1 より大きい場合、鍵を一時的鍵レジスタにロードして、各 A E S ラウンドを行う前に、前記鍵に基づいて前記 A E S ラウンドのラウンド鍵を生成する段階と、

各 A E S ラウンドにおいて、前記 A E S ラウンドの入力および前記 A E S ラウンドの前記ラウンド鍵に対して一連の A E S ラウンド演算を行い、次の A E S ラウンドの次の入力または前記 A E S 命令の結果を提供する段階と、を備える方法。

【請求項 11】

前記 A E S ラウンドの数が 1 に等しい場合、前記一連の A E S ラウンド演算を行う前に、前記鍵に基づいて前記 A E S ラウンドについて予め計算されたラウンド鍵をロードする段階を備える、請求項 10 に記載の方法。

【請求項 12】

前記一連の A E S ラウンド演算を行う段階は、

前記ラウンドの入力および前記 A E S ラウンドの前記ラウンド鍵に対して排他的論理和 (X O R) 演算を行って、中間値を生成する段階と、

ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行う段階と、

前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行う段階と、を有する、請求項 11 に記載の方法。

【請求項 13】

前記ラウンドの数 1 に対して前記一連の A E S ラウンド演算を行う段階は、

前記 A E S ラウンドの前記入力および前記 A E S ラウンドの前記ラウンド鍵に対して排他的論理和 (X O R) 演算を行って、中間値を生成する段階と、

ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行う段階と、

前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行う段階と、

前記置換演算の結果に、前記中間値の列同士を混合させるビット線形変換を行う段階と、を有する、請求項 10 に記載の方法。

【請求項 14】

最終 A E S ラウンドに前記一連の A E S ラウンド演算を行う段階は、

前記ラウンドの入力および前記 A E S ラウンドの前記ラウンド鍵に対して排他的論理和 (X O R) 演算を行って、中間値を生成する段階と、

ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行う段階と、

前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行う段階と、を有する、請求項 13 に記載の方法。

【請求項 15】

前記結果は暗号化された値である、請求項 10 に記載の方法。

【請求項 16】

前記結果は復号化された値である、請求項 10 に記載の方法。

【請求項 17】

第 1 の A E S ラウンドの鍵および入力レジスタファイルに格納されている、請求項 10 に記載の方法。

【請求項 18】

前記レジスタファイルは複数の 128 ビットレジスタを含む、請求項 17 に記載の方法。

【請求項 19】

コンピュータに、

AES 命令のプログラム可能な AES ラウンドの数が 1 より大きい場合、鍵を一時的鍵レジスタにロードし、各 AES ラウンドを行う前に、前記鍵に基づいて前記 AES ラウンドのラウンド鍵を生成する手順と、

各 AES ラウンドにおいて、前記 AES ラウンドの入力および前記 AES ラウンドの前記ラウンド鍵に対して一連の AES ラウンド演算を行わせて、次の AES ラウンドの次の入力または前記 AES 命令の結果を提供する手順と、を実行させるためのプログラム。

【請求項 20】

コンピュータに、

前記 AES ラウンドの数が 1 に等しい場合、前記一連の AES ラウンド演算を行う前に、前記鍵に基づいて前記 AES ラウンドについて予め計算されたラウンド鍵をロードする手順、をさらに実行させるための請求項 19 に記載のプログラム。

【請求項 21】

データおよび命令を格納するダイナミックランダムアクセスメモリと、

前記メモリに連結されて前記命令を実行するプロセッサと、を備えるシステムであって

、

前記プロセッサは、

AES 命令の一連の演算を行う実行部を備え、

前記一連の演算は、プログラム可能な数の AES ラウンドを行い、

前記演算は前記実行部に、

前記 AES ラウンドの数が 1 より大きい場合、鍵を一時的鍵レジスタにロードさせ、



各 AES ラウンドを行う前に、前記鍵に基づいて前記 AES ラウンドのラウンド鍵を生成させ、

各 AES ラウンドにおいて、前記 AES ラウンドの入力および前記 AES ラウンドの前記ラウンド鍵に対して一連の AES ラウンド演算を行わせて、次の AES ラウンドの次の入力または前記 AES 命令の結果を提供させる、システム。

【請求項 22】

前記 AES ラウンドの数が 1 に等しい場合、前記一連の AES ラウンド演算を行う前に、前記実行部は、前記鍵に基づいて前記 AES ラウンドについて予め計算されたラウンド鍵をロードする、請求項 21 に記載のシステム。

【 国際調査報告 】

INTERNATIONAL SEARCH REPORT		International application No. PCT/US2008/058128
A. CLASSIFICATION OF SUBJECT MATTER		
<i>H04L 9/10(2006.01)i, H04L 9/08(2006.01)i</i>		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) IPC 8 : H04L 9/00, H04L 9/18, H04K 1/04, G06F 9/38		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Korean Utility Models and applicaitons for Utility Model since 1975 Japanese Utility Models and applicaitons for Utility Model since 1975		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) eKIPASS(KIPO internal), IEEE xpl, Google, "modification", "aes", "encryption", "round key"		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 2003/0108195 A1 (Fujitsu limited, Kawasaki) 12 Jun 2003. See the whole document	1-22
X	US 2005/0213756 A1 (Koninklijke philips Electronics N.V.) 29 Sep 2005. see abstract, fig.1-5 and claims 1-52	1-22
Y	WO 03/019357 A1 (INFINEON THECHNOLOGIES AG) 6 March 2003. see abstract, fig.1-2	1-22
Y	KR 10-2002-0061718 A (LG Electronics Co. Ltd.) 17 Jan 2001. see abstract, fig 2.	1-22
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.		
<p>* Special categories of cited documents:</p> <p>"A" document defining the general state of the art which is not considered to be of particular relevance</p> <p>"E" earlier application or patent but published on or after the international filing date</p> <p>"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of citation or other special reason (as specified)</p> <p>"O" document referring to an oral disclosure, use, exhibition or other means</p> <p>"P" document published prior to the international filing date but later than the priority date claimed</p> <p>"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</p> <p>"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</p> <p>"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art</p> <p>"&" document member of the same patent family</p>		
Date of the actual completion of the international search 31 JULY 2008 (31.07.2008)		Date of mailing of the international search report 31 JULY 2008 (31.07.2008)
Name and mailing address of the ISA/KR  Korean Intellectual Property Office Government Complex-Daejeon, 139 Seonsa-ro, Seo-gu, Daejeon 302-701, Republic of Korea Facsimile No. 82-42-472-7140		Authorized officer MA, Jung Youn Telephone No. 82-42-481-5679 

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No.

PCT/US2008/058128

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
US 20030108195 A1	12.06.2003	EP 1271839 B1 JP 15015522 A DE 60105788 T2	22.09.2004 17.01.2003 10.02.2005
US 20050213756 A1	29.09.2005	AU 2003239730 AA EP 1518347 A2 JP 2005531023 T2 US 2005133902 A1 WO 2004002057 A3	06.01.2004 30.03.2005 13.10.2005 23.06.2005 21.05.2004
WO 2003019357 A1	06.03.2003	EP 1419436 A1	19.05.2004
KR 2002061718 A	25.07.2002	US 20020131588 A1	19.09.2002

フロントページの続き

(81)指定国 AP(BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), EA(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), EP(AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR), OA(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW

(72)発明者 フェガリ、ワジ、ケー .

アメリカ合衆国 9 5 0 5 2 カリフォルニア州・サンタクララ・ミッション カレッジ ブレバード・2 2 0 0 インテル・コーポレーション内

(72)発明者 ゴーパル、ヴィノード

アメリカ合衆国 9 5 0 5 2 カリフォルニア州・サンタクララ・ミッション カレッジ ブレバード・2 2 0 0 インテル・コーポレーション内

(72)発明者 ラグナナン、マカラム

アメリカ合衆国 9 5 0 5 2 カリフォルニア州・サンタクララ・ミッション カレッジ ブレバード・2 2 0 0 インテル・コーポレーション内

(72)発明者 ディクソン、マーティン、ジー .

アメリカ合衆国 9 5 0 5 2 カリフォルニア州・サンタクララ・ミッション カレッジ ブレバード・2 2 0 0 インテル・コーポレーション内

(72)発明者 チェヌパティ、スリニヴァス

アメリカ合衆国 9 5 0 5 2 カリフォルニア州・サンタクララ・ミッション カレッジ ブレバード・2 2 0 0 インテル・コーポレーション内

(72)発明者 クーナヴィス、マイケル、イー .

アメリカ合衆国 9 5 0 5 2 カリフォルニア州・サンタクララ・ミッション カレッジ ブレバード・2 2 0 0 インテル・コーポレーション内

F ターム(参考) 5J104 AA32 JA07 NA02 NA09 NA10 NA37