

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5068552号
(P5068552)

(45) 発行日 平成24年11月7日(2012.11.7)

(24) 登録日 平成24年8月24日(2012.8.24)

(51) Int.Cl.

G 0 6 F 1 2 / 0 8 (2006.01)

F I

G 0 6 F 1 2 / 0 8 5 0 5 C

請求項の数 8 (全 33 頁)

(21) 出願番号 特願2007-24090 (P2007-24090)
(22) 出願日 平成19年2月2日(2007.2.2)
(65) 公開番号 特開2008-191824 (P2008-191824A)
(43) 公開日 平成20年8月21日(2008.8.21)
審査請求日 平成22年1月14日(2010.1.14)

(73) 特許権者 302062931
ルネサスエレクトロニクス株式会社
神奈川県川崎市中原区下沼部1753番地
(74) 代理人 100103894
弁理士 冢入 健
(72) 発明者 笹井 政尚
神奈川県川崎市中原区下沼部1753番地
NECエレクトロニクス株式会社内

審査官 桜井 茂行

最終頁に続く

(54) 【発明の名称】 プリフェッチ方法、及びキャッシュ機構用ユニット

(57) 【特許請求の範囲】

【請求項1】

メモリアドレスと、プログラムカウンタ値と、が与えられるステップと、
前記メモリアドレスに基づいて、リンクリストキャッシュテーブルから、前記メモリアドレスをインデックスとする第1のエントリを取得するステップと、
前記第1のエントリにデータが存在しない場合、又は前記第1のエントリにデータが存在し、かつ当該データが前記メモリアドレスとは異なるメモリアドレスである場合、
バススコアテーブルから第2のエントリを取得するステップと、
前記第2のエントリにデータが存在し、かつ前記第2のエントリの再PC到達サイクル値が0でなく、かつ前記与えられた前記プログラムカウンタ値から前記第2のエントリの最終PC到達サイクル値を減算したカウントサイクル値と、前記第2のエントリの前記再PC到達サイクル値と、が一致した場合、
前記リンクリストキャッシュテーブルから、前記第2のエントリのメモリアドレスをインデックスとするエントリを取得し、当該エントリのリンクインデックスとして、前記与えられた前記メモリアドレスをインデックスとするエントリのインデックスを設定するステップと、を有する
プリフェッチ方法。

【請求項2】

前記第1のエントリにデータが存在しない場合、又は前記第1のエントリにデータが存在し、かつ当該データが前記メモリアドレスとは異なるメモリアドレスである場合、

10

20

前記第 1 のエントリのリンクインデックスとして、前記第 1 のエントリ自身のインデックスを設定するステップをさらに有する

請求項 1 記載のプリフェッチ方法。

【請求項 3】

前記与えられるステップでは、命令サイクルカウンタ値がさらに与えられ、

前記第 2 のエントリにデータが存在しない場合、

前記第 2 のエントリの前記メモリアドレスとして、前記与えられた前記メモリアドレスを設定し、前記第 2 のエントリの前記最終 P C 到達サイクル値として、前記与えられた前記命令サイクルカウンタ値を設定し、前記第 2 のエントリの前記再 P C 到達サイクル値として、0 を設定する

請求項 1 又は 2 記載のプリフェッチ方法。

【請求項 4】

前記与えられるステップでは、命令サイクルカウンタ値がさらに与えられ、

前記第 2 のエントリにデータが存在し、かつ前記第 2 のエントリの前記再 P C 到達サイクル値が 0 である場合、又は

前記第 2 のエントリにデータが存在し、かつ前記第 2 のエントリの前記再 P C 到達サイクル値が 0 でなく、かつ前記与えられた前記プログラムカウンタ値から前記第 2 のエントリの前記最終 P C 到達サイクル値を減算したカウントサイクル値と、前記第 2 のエントリの前記再 P C 到達サイクル値と、が異なる場合、

前記第 2 のエントリの前記メモリアドレスとして、前記与えられた前記第 2 メモリアドレスを設定し、前記第 2 のエントリの前記再 P C 到達サイクル値として、前記与えられた命令サイクル値から前記第 2 のエントリの前記最終 P C 到達サイクル値を減算した値を設定し、前記第 2 のエントリの前記最終 P C 到達サイクル値として、前記与えられた前記命令サイクルカウンタ値を設定する

請求項 1 乃至 3 いずれか 1 項記載のプリフェッチ方法。

【請求項 5】

インデックスとしての第 1 メモリアドレスを含む第 1 のエントリを 1 以上含むリンクリストキャッシュテーブルと、

第 2 メモリアドレスと、プログラムカウンタ値と、命令サイクルカウンタ値と、を与えられるディスクリプタコントローラと、

インデックスとしてのプログラムカウンタ値と、前記ディスクリプタコントローラが当該プログラムカウンタ値と共に与えられた前記第 2 メモリアドレスであるメモリアドレスと、前記ディスクリプタコントローラが前回与えられた前記命令サイクルカウンタ値である最終 P C 到達サイクル値と、前記ディスクリプタコントローラが今回与えられた前記命令サイクルカウンタ値から前記最終 P C 到達サイクル値を減算した値である再 P C 到達サイクル値と、を含む第 2 のエントリを 1 つ含むバススコアテーブルと、を有し、

前記ディスクリプタコントローラは、

前記リンクリストキャッシュテーブルから、前記第 2 メモリアドレスをインデックスとする第 1 のエントリを取得し、

前記第 1 のエントリにデータが存在しない場合、又は前記第 1 のエントリにデータが存在し、かつ当該データが前記第 2 メモリアドレスとは異なるメモリアドレスである場合、

前記バススコアテーブルから前記第 2 のエントリを取得し、

前記第 2 のエントリにデータが存在し、かつ前記第 2 のエントリの前記再 P C 到達サイクル値が 0 でなく、かつ前記ディスクリプタコントローラが与えられた前記プログラムカウンタ値から前記第 2 のエントリの前記最終 P C 到達サイクル値を減算したカウントサイクル値と、前記第 2 のエントリの前記再 P C 到達サイクル値と、が一致した場合、

前記リンクリストキャッシュテーブルから、前記第 2 のエントリの前記メモリアドレスをインデックスとするエントリを取得し、当該エントリのリンクインデックスとして、前記ディスクリプタコントローラが与えられた前記第 2 メモリアドレスをインデックスとする前記エントリのインデックスを設定する

キャッシュ機構用ユニット。

【請求項 6】

前記ディスクリプタコントローラはさらに、

前記第 1 のエントリにデータが存在しない場合、又は前記第 1 のエントリにデータが存在し、かつ当該データが前記第 2 メモリアドレスとは異なるメモリアドレスである場合、前記第 1 のエントリのリンクインデックスとして、前記第 1 のエントリ自身のインデックスを設定する

請求項 5 記載のキャッシュ機構用ユニット。

【請求項 7】

前記ディスクリプタコントローラはさらに、

前記第 2 のエントリにデータが存在しない場合、

前記第 2 のエントリの前記メモリアドレスとして、前記ディスクリプタコントローラが与えられた前記第 2 メモリアドレスを設定し、前記第 2 のエントリの前記最終 P C 到達サイクル値として、前記ディスクリプタコントローラが与えられた前記命令サイクルカウンタ値を設定し、前記第 2 のエントリの前記再 P C 到達サイクル値として、0 を設定する

請求項 5 又は 6 記載のキャッシュ機構用ユニット。

【請求項 8】

前記ディスクリプタコントローラはさらに、

前記第 2 のエントリにデータが存在し、かつ前記第 2 のエントリの前記再 P C 到達サイクル値が 0 である場合、又は

前記第 2 のエントリにデータが存在し、かつ前記第 2 のエントリの前記再 P C 到達サイクル値が 0 でなく、かつ前記ディスクリプタコントローラが与えられた前記プログラムカウンタ値から前記第 2 のエントリの前記最終 P C 到達サイクル値を減算したカウントサイクル値と、前記第 2 のエントリの前記再 P C 到達サイクル値と、が異なる場合、

前記第 2 のエントリの前記メモリアドレスとして、前記ディスクリプタコントローラが与えられた前記第 2 メモリアドレスを設定し、前記第 2 のエントリの前記再 P C 到達サイクル値として、前記ディスクリプタコントローラが与えられた命令サイクル値から前記第 2 のエントリの前記最終 P C 到達サイクル値を減算した値を設定し、前記第 2 のエントリの前記最終 P C 到達サイクル値として、前記ディスクリプタコントローラが与えられた前記命令サイクルカウンタ値を設定する

請求項 5 乃至 7 いずれか 1 項記載のキャッシュ機構用ユニット。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、プリフェッチ方法、及びキャッシュ機構用ユニットに関する。

【背景技術】

【0002】

近年情報処理装置の高速化の進展が著しい。しかしながら、CPU の演算処理速度に比べて、メモリの動作速度は遅い。そして、メモリの動作速度は、CPU とメモリとを含んで構成されるシステム全体の高速化を妨げる要因となっている。

【0003】

上述の問題に対する対策として、CPU にキャッシュ機構を付加する技術が知られている。キャッシュ機構は、CPU とメモリとの間のアクセスを監視し、そのアクセス情報を記憶する。そして、再度 CPU からメモリにアクセスがあったとき、動作速度の遅いメモリの代わりに動作速度の速いキャッシュにより CPU にデータが連絡される。

【0004】

キャッシュは、小容量の記憶装置で構成され、その動作速度は高速である。しかし、キャッシュの容量は小さいため、メモリに比較して記憶できるデータ容量が少ない。従って、キャッシュには、メモリにあるデータのうち、必要となるデータのみが保持されることように構成する（特許文献 1 乃至 4 参照、非特許文献 1 参照）。

10

20

30

40

50

【特許文献1】特開2003-228518号公報

【特許文献2】特開2000-47942号公報

【特許文献3】特開2004-164607号公報

【特許文献4】特開2004-133933号公報

【非特許文献1】POWER4 プロセッサ 概要とチューニング・ガイド 2.4.8 ハードウェアによるデータのプリフェッチ

【0005】

ここで、まず、一般的なプリフェッチの方法として、ストライドによるプリフェッチについて説明する。なお、ストライドによるプリフェッチでは、2回のキャッシュミスに基づいて、その差分値を得る。つまり、1回目のキャッシュミス時のメモリアドレス（以下、単にメモリアドレスとする）から2回目のキャッシュミス時のメモリアドレスの差分値を得る。そして、2回目のキャッシュミス時のメモリアドレスに、この差分値を加算する。そして、この加算値に対応するメモリアドレスにあるデータをキャッシュにフェッチする。

10

【0006】

図14に、ストライドによるプリフェッチのプリフェッチ機構510を示す。プリフェッチ機構510は、CPU500、メモリ501、キャッシュコントローラ502、キャッシュ503、ValueHistoryTable504、を有する。CPU500は、演算処理を実行する。メモリ501には、あらかじめデータが格納される。キャッシュ503には、プリフェッチされたデータが格納される。キャッシュコントローラ502は、CPU500とメモリ501との間のアクセスを監視し、そのアクセス情報をValueHistoryTable504に書き込む。キャッシュコントローラ502は、ValueHistoryTable504に書き込まれた情報に基づいて、適切にプリフェッチを行う。

20

【0007】

図15に、ストライドによるプリフェッチにおいて、配列式のプログラムが実行される場合の説明図を示す。なお、配列式のデータ構造のプログラムでは、プログラムの実行に伴って、順次一定数で増加するメモリアドレスにアクセスされる。

【0008】

図15に示すように、ステップ4において、1回目のキャッシュミスが発生する。キャッシュコントローラ502は、キャッシュミス発生時にアクセスされたメモリアドレス10を、ValueHistoryTable504のValueに書き込む。また、キャッシュコントローラ502は、ValueHistoryTable504のStateを1回目とする。

30

【0009】

ステップ9において、2回目のキャッシュミスが発生する。キャッシュコントローラ502は、ValueHistoryTable504のStateから、このキャッシュミスが2回目であることを判断する。そして、今回のキャッシュミス時のメモリアドレス20からValueHistoryTable504のValueに設定された1回目のキャッシュミスが発生したメモリアドレス10を減算した値（差分値）10を求める。キャッシュコントローラ502は、ValueHistoryTable504のStrideに求めた差分値10を設定し、そのStateを2回目とする。また、キャッシュコントローラ502は、今回のメモリアドレス20にValueHistoryTable504のStrideに設定された値10を加えた30に対応するメモリアドレス30にあるデータをメモリ501からキャッシュ503にフェッチする。

40

【0010】

ステップ14において、メモリアドレス30にアクセスがある。ステップ9での処理によって、キャッシュ503には、あらかじめメモリアドレス30にあるデータがある。よって、ステップ14では、メモリ501にアクセスする必要はなく、キャッシュ503にアクセスすればよい。つまり、キャッシュヒットが得られる。なお、ここでも、キャッシ

50

ュコントローラ502は、ValueHistoryTable504のStateから3回目であることを判断する。そして、キャッシュコントローラ502は、今回のアドレス30にStrideの10を加えたアドレス40にあるデータをメモリ501からキャッシュ503にプリフェッチする。

【0011】

このようにして、それ以降においても、ステップ14と同様に、キャッシュヒットを得ることができる。

【0012】

しかしながら、プログラムのデータ構造には、上述の配列式のものではないリンク式のものもある。ストライドによるプリフェッチでは、配列式のプログラムに対しては有効である。しかし、リンクリスト式のプログラムに対しても有効なものであるとはいいがたい。以下、この点について説明する。

【0013】

図16に、リンクリスト式のプログラムのリストセルの配置サンプルを示す。図16に示すように、不定数のリストセル1~5が、矢印に示すように、互いにリンクされて管理される。リストセルの実行は、そのリストセルの順番に従って行われる。ただし、リストセルの配列は、アクセスされるメモリアドレスに対応するものではない。ここでは、リストセルは、リストセル1、リストセル3、リストセル2、リストセル4、リストセル5の順番で配列されている。アクセスされるメモリアドレスのアドレス値は、リストセルの順番に従って、一定数で増加していない。

【0014】

なお、リンクリスト式のプログラムにおいては、一般的に、互いにリンクされたリンクリストの途中でリストセルの挿入や削除も可能となっている。したがって、上述のように、リストセルとメモリのアドレスとの対応関係が取れないことが起こりえる。このような場合には、上述のストライドによるプリフェッチでは、十分な効果は得られない。

【0015】

図17に、ストライドによるプリフェッチにおいて、リンクリスト式のプログラムが実行される場合の説明図を示す。なお、実行されるプログラムは、図16に示された配置サンプルであることを前提とする。

【0016】

図17に示すように、ステップ4において、1回目のキャッシュミスが発生する。キャッシュコントローラ502は、キャッシュミスが発生したときにアクセスされたメモリのアドレス10を、ValueHistoryTable504のValueに書き込む。また、キャッシュコントローラ502は、ValueHistoryTable504のStateを1回目とする。

【0017】

そして、ステップ9において、2回目のキャッシュミスが発生する。キャッシュコントローラ502は、ValueHistoryTable504のStateから、このキャッシュミスが2回目であることを判断する。そして、メモリアドレス30のアドレス値からValueHistoryTable504のValueに設定された1回目のキャッシュミスが発生したメモリアドレス10のアドレス値を減算した値(差分値)20を求める。そして、キャッシュコントローラ502は、ValueHistoryTable504のStrideに求めた差分値20を設定し、そのStateを2回目とする。また、キャッシュコントローラ502は、今回のアドレス30にValueHistoryTable504のStrideに設定された値20を加えて得たアドレス50にあるデータをメモリ501からキャッシュ503にフェッチする。

【0018】

ステップ14において、アクセスされるメモリアドレスは20である。メモリ501のアドレス20にあるデータは、2回目のメモリへのアクセス時における処理によって、キャッシュ503にあらかじめ格納されていない。つまり、キャッシュミスが発生する。

10

20

30

40

50

【 0 0 1 9 】

その後、キャッシュコントローラ 5 0 2 は、V a l u e H i s t o r y T a b l e 5 0 4 の S t a t e から 3 回目であることを判断する。そして、キャッシュコントローラ 5 0 2 は、今回のアクセスされたメモリのアドレス 2 0 から V a l u e にある 2 回目のアドレス 3 0 を減算した - 1 0 を S t r i d e に設定する。そして、S t a t e を 2 回目とする。そして、今回のアクセスされたメモリのアドレス 2 0 に S t r i d e の - 1 0 を加算して得たアドレス 1 0 にフェッチしようとする。しかし、上述の 1 回目におけるメモリへのアクセスにより、そのデータが既にキャッシュにあるためフェッチは行わない。

【 発明の開示 】

【 発明が解決しようとする課題 】

10

【 0 0 2 0 】

上述の説明から明らかなように、従来のプリフェッチ方法では、リンクリスト式のプログラムに対応することはできなかった。

【 課題を解決するための手段 】

【 0 0 2 1 】

本発明にかかるプリフェッチ方法は、コンピュータを用いたリンクリスト構造を含むプログラムを処理する際のプリフェッチ方法であって、前記プログラムを実行し、当該プログラムの命令の実行に伴ってアクセスされたメモリアドレスの順番を記憶する第 1 実行ステップと、前記第 1 実行ステップにより記憶された前記順番に基づいて、事前に取得されるべきデータをメモリからキャッシュにフェッチし、前記プログラムを実行する第 2 実行ステップと、を具備する。

20

【 0 0 2 2 】

本発明にかかるプリフェッチ方法は、コンピュータを用いたリンクリスト構造を含むプログラムを処理する際のプリフェッチ方法であって、前記プログラムの実行は、複数のメモリアccessを伴い、前記プログラムの第 1 実行時において、第 2 メモリアccessがあったとき、当該第 2 メモリアccess前に行われた第 1 メモリアccess時のメモリアドレスをインデックスとするリンクリストキャッシュテーブルの第 1 エントリーに当該第 2 メモリアccess時のメモリアドレスをインデックスとする前記リンクリストキャッシュテーブルの第 2 エントリーをリンクさせ、前記プログラムの第 2 実行時において、前記第 1 メモリアccessに対応する第 3 メモリアccessがあったとき、当該第 3 メモリアccess時のメモリアドレスをインデックスとする前記第 1 エントリーにリンクされた前記第 2 エントリーのメモリアドレスを取得し、取得した当該メモリアドレスにあるデータをキャッシュにフェッチする。

30

【 0 0 2 3 】

本発明にかかるキャッシュ機構用ユニットは、インデックスとしてのメモリアドレスを含んで構成されるエントリーを複数含むリンクリストキャッシュテーブルと、インデックスとしてのプログラムカウンタのカウント値、当該カウント値に対応するメモリアドレスを含んで構成されるエントリーを有するバススコアテーブルと、第 1 メモリアccess時のメモリアドレスをインデックスとするリンクリストキャッシュテーブルの第 1 エントリーに、第 2 メモリアccess時のメモリアドレスをインデックスとする前記リンクリストキャッシュテーブルの第 2 エントリーをリンクさせるディスクリプタコントローラと、を備える。

40

【 発明の効果 】

【 0 0 2 4 】

リンクリスト式のプログラムであっても、プリフェッチによるキャッシュヒットの確率を高めることができる。

【 発明を実施するための最良の形態 】

【 0 0 2 5 】

以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはな

50

らない。また、同一の要素には、同一の符号を付し、重複する説明は省略するものとする。また、図面は、もっぱら技術的事項の説明のためのものであり、図面に示された要素の正確な大きさ等は反映していない。

【 0 0 2 6 】

〔 第 1 の実施の形態 〕

図 1 に、第 1 の実施の形態にかかるキャッシュ機構を説明するためのブロック図を示す。図 1 に示された演算処理機構 1 0 0 は、メモリ 1、キャッシュコントローラ 2、C P U 3、キャッシュ 4、プロファイラ 5、プロファイルデータキュー 6、ディスクリプタコントローラ 7、バススコアテーブル 8、リンクリストキャッシュテーブル 9、キャッシュコントロールディスクリプタテーブル 1 0、を備える。

10

【 0 0 2 7 】

メモリ 1 には、実行されるプログラム、その他のデータが格納される。C P U 3 は、メモリ 1 に格納されたプログラムを実行する。また、メモリ 1 に格納されたデータにアクセスする。キャッシュコントローラ 2 は、メモリ 1 のデータをキャッシュ 4 にフェッチする。また、キャッシュコントローラ 2 は、C P U 3 - メモリ 1 間のアクセス、C P U 3 - キャッシュ 4 間のアクセスを監視したりする。本実施形態におけるキャッシュコントローラ 2 は、キャッシュコントロールディスクリプタテーブル 1 0 を参照して、適切なタイミングでプリフェッチする。従って、キャッシュ 4 には、プリフェッチにより必要なデータが格納される。

【 0 0 2 8 】

20

本実施形態においては、上述の、キャッシュコントローラ 2、キャッシュ 4、プロファイラ 5、プロファイルデータキュー 6、ディスクリプタコントローラ 7、バススコアテーブル 8、リンクリストキャッシュテーブル 9、キャッシュコントロールディスクリプタテーブル 1 0 からキャッシュ機構が構成される。

【 0 0 2 9 】

以下、キャッシュ機構に含まれる構成要素について説明する。

【 0 0 3 0 】

プロファイラ 5 は、メモリ 1 へのアクセスを監視し、メモリ 1 へのアクセスがないタイミングを検出する。そして、そのタイミングにおけるプログラムカウンタのカウント値（以下、単に P C とする）を C P U 3 から取得し、この P C をプリフェッチ可能 P C としてプロファイルデータキュー 6 に連絡する。

30

【 0 0 3 1 】

プロファイラ 5 は、時間計測タイマを持ち、メモリ 1 からキャッシュ 4 へのデータの読み込みにどれだけの時間がかかるのかを計測する。そして、この計測結果に基づいて、プリフェッチを行うタイミングを検出する。プロファイラ 5 は、メモリ 1 へのアクセスが終了したとき、時間計測タイマを動作させる。また、メモリ 1 へのアクセスが開始したとき、時間計測タイマを停止する。時間計測タイマが動作中であれば、時間計測タイマのカウント値をダウンカウントする。時間計測タイマのカウント値が 0 であれば、記憶済みのバス開放時の P C をプリフェッチ可能 P C として、プロファイルデータキュー 6 に連絡する。

40

【 0 0 3 2 】

プロファイラ 5 により行われる処理を図 2 のフローチャートに示す。プロファイラ 5 は、メモリ 1 へのアクセスを監視する。プロファイラ 5 は、メモリ 1 へのアクセスの開始を検出する（S 1）。アクセスの開始を検出したとき、プロファイラ 5 は、時間計測タイマを停止させる（S 2）。そして、プロファイラ 5 は、そのアクセスが、キャッシュコントローラ 2 によるプリフェッチ時のアクセスかどうかを判断する（S 3）。つまり、キャッシュコントロールディスクリプタテーブル 1 0 を参照して、キャッシュコントローラ 2 がメモリ 1 のデータをキャッシュ 4 にプリフェッチするときのアクセスであるか判断する。そして、プリフェッチ時のアクセスであれば、その時の P C を C P U 3 から取得し、その P C をプリフェッチ可能 P C としてプロファイルデータキュー 6 に登録する（S 4）。そ

50

して、再び、開始点 A に戻る。また、S 3 において、プリフェッチ時のアクセスではない場合にも、再び、開始点 A に戻る。

【 0 0 3 3 】

S 1 において、メモリ 1 へのアクセスの開始を検出しないとき、プロファイラ 5 は、メモリ 1 へのアクセスの終了を検出する (S 5)。そして、メモリ 1 へのアクセスの終了を検出したとき、その時点での P C を C P U 3 から取得し、その P C を記憶する (S 6)。また、時間計測タイマを動作させる (S 7)。

【 0 0 3 4 】

S 5 において、メモリ 1 へのアクセスの終了を検出しないとき、プロファイラ 5 は、時間計測タイマが停止中かを確認する (S 8)。時間計測タイマが停止中であれば、開始点 A に戻る。時間計測タイマが動作中であれば、ダウンカウントさせる (S 9)。そして、時間計測タイマのカウント値が 0 であるかを確認する (S 1 0)。時間計測タイマのカウント値が 0 であれば、記憶済みの P C をプロファイルデータキューにプリフェッチ可能 P C として登録する (S 1 1)。そして、その時の P C をバス開放時の P C とする (S 1 2)。そして、上述の S 6、S 7 のステップを実行後、開始点 A に戻る。S 1 0 において、時間計測タイマのカウント値が 0 ではない場合には、開始点 A に戻る。

【 0 0 3 5 】

また、プロファイラ 5 は、ディスクリプタコントローラ 7 に C P U 3 からメモリ 1 にアクセスがあったときの情報を与える。

【 0 0 3 6 】

プロファイラ 5 は、命令サイクルカウンタを持ち、C P U 3 が命令を実行することを出する度に、そのカウント値を 1 ずつ増加させる。また、プロファイラ 5 は、C P U 3 のレジスタから、C P U 3 によるメモリ 1 へのアクセス時 (以下、メモリアクセス時と呼ぶこともある) の P C、メモリ 1 のアドレス (以下、メモリアドレスと呼ぶ) を取得する。そして、この取得した情報 (P C、メモリアドレス) と上述の命令サイクルカウンタのカウント値 (以下、単にカウント値と呼ぶこともある) とを、ディスクリプタコントローラ 7 に連絡する。

【 0 0 3 7 】

プロファイラ 5 により行われる処理を図 3 のフローチャートに示す。プロファイラ 5 は、C P U 3 が命令を 1 つ実行したことを検出する (S 1)。そして、命令サイクルカウンタのカウント値を 1 増加させる (S 2)。そして、その C P U 3 において処理される命令が、C P U 3 からメモリ 1 へのアクセスであるのか確認する (S 3)。C P U 3 からメモリ 1 へのアクセスである場合には、プロファイラ 5 は、ディスクリプタコントローラ 7 に情報を通知する (S 4)。なお、通知される情報は、C P U 3 によるメモリアクセス時の P C、メモリアドレス、カウント値である。そして、開始点 A に戻る。S 3 においてメモリアクセスではない場合には、開始点 A に戻る。

【 0 0 3 8 】

上述のように、C P U からメモリへのアクセス時における所定の情報 (P C、メモリアドレス、カウント値) が、プロファイラ 5 からディスクリプタコントローラ 7 に与えられる。換言すると、プロファイラ 5 は、C P U からメモリへのアクセスがあるたびに、所定の情報をディスクリプタコントローラ 7 に連絡する。そして、ディスクリプタコントローラ 7 は、プロファイラ 5 から与えられた情報に基づいて、リンクリストキャッシュテーブル 9、バススコアテーブル 8 に後述の動作を行う。これによって、リンクリスト式のプログラム (リンクリスト構造を含むプログラム) であっても、キャッシュヒットを得る確率を高めることができる。

【 0 0 3 9 】

ディスクリプタコントローラ 7 は、プロファイルデータキュー 6 に格納されたプリフェッチ可能 P C をキャッシュコントロールディスクリプタテーブル 1 0 に連絡する。また、リンクリストキャッシュテーブル 9 を参照した結果に基づいて、プリフェッチされるべきメモリアドレスをキャッシュコントロールディスクリプタテーブル 1 0 に連絡する。

【 0 0 4 0 】

ここで、ディスクリプタコントローラ 7 の動作について詳述する前に、バススコアテーブル 8、リンクリストキャッシュテーブル 9 について説明する。

【 0 0 4 1 】

図 4 に、バススコアテーブル 8 とリンクリストキャッシュテーブル 9 を説明する模式図を示す。図 4 に示すように、バススコアテーブル 8 は、エントリー 8 e を有する。エントリー 8 e は、インデックスとしての P C、メモリアドレスを格納するフィールドを有する。なお、格納される P C とメモリアドレスとは、プロファイラ 5 から同時に与えられたときのものである。なお、バススコアテーブル 8 のエントリーには、データの在 / 無、メモリアドレスの有効 / 無効、最終 P C 到達サイクル、再 P C 到達サイクル、といったフィールドもある。最終 P C 到達サイクルは、プロファイラ 5 から与えられた最後のカウント値である。再 P C 到達サイクルは、今回のプロファイラ 5 から与えられたカウント値から、前回の最終 P C 到達サイクルを減算した値である。

10

【 0 0 4 2 】

図 4 に示すように、リンクリストキャッシュテーブル 9 は、エントリー 9 e 1、9 e 2 を有する。各エントリーは、インデックスとしてのメモリアドレス、リンクインデックスを有する。エントリー 9 e 1 のリンクインデックスに他のエントリー 9 e 2 のインデックスが設定されることにより、エントリー 9 e 1 とエントリー 9 e 2 とは互いに関連づけ（リンク）られる。なお、リンクインデックスには、他のエントリーのインデックスのほか、自身のエントリーのインデックスも設定される。また、各エントリーには、エントリー

20

【 0 0 4 3 】

上述のように、C P U 3 によるメモリ 1 へのアクセスがあったとき、P C、メモリアドレス、カウント値が、プロファイラ 5 からディスクリプタコントローラ 7 に連絡される。そして、ディスクリプタコントローラ 7 は、リンクリストキャッシュテーブル 9 に次のように動作をする。

【 0 0 4 4 】

ディスクリプタコントローラ 7 は、プロファイラ 5 から与えられたメモリアドレスに基づいて、そのメモリアドレスをインデックスとするリンクリストキャッシュテーブル 9 のエントリーを検索する。そして、取得したエントリーの状態に応じて、そのエントリーを次のように設定する。

30

【 0 0 4 5 】

1 - 2 - A : 取得したエントリーにデータが無い場合。
ディスクリプタコントローラ 7 は、取得したエントリーのリンクインデックスに、取得したエントリー自身のインデックスを設定する。また、ディスクリプタコントローラ 7 は、プロファイラ 5 から与えられた情報に含まれるメモリアドレスを、キャッシュコントロールディスクリプタテーブル 10 にプリフェッチされるべきメモリアドレス（プリフェッチ用メモリアドレス）として連絡する。

【 0 0 4 6 】

1 - 2 - B : 取得したエントリーにデータが在るが、プロファイラ 5 から与えられたメモリアドレスとは異なるアドレスである場合。
ディスクリプタコントローラ 7 は、取得したエントリーのリンクインデックスに、取得したエントリー自身のインデックスを設定する。また、ディスクリプタコントローラ 7 は、プロファイラ 5 から与えられたメモリアドレスを、キャッシュコントロールディスクリプタテーブル 10 にプリフェッチ用メモリアドレスとして連絡する。

40

【 0 0 4 7 】

1 - 2 - C : 取得したエントリーにデータが在り、プロファイラ 5 から与えられたメモリアドレスと同じアドレスがある場合。
ディスクリプタコントローラ 7 は、取得したエントリーのリンクインデックスにより特定されるエントリーのメモリアドレスを、キャッシュコントロールディスクリプタテーブル

50

10にプリフェッチ用メモリアドレスとして連絡する。換言すると、ディスクリプタコントローラ7は、プロファイラ5から与えられたメモリアドレスをキャッシュコントロールディスクリプタテーブル10に連絡しない。なお、取得したエントリーのリンクインデックスには、あらかじめ、後述の2-2-C-bの手順によって、他のエントリーとリンクされている。

【0048】

また、1-2-A、1-2-Bの場合、ディスクリプタコントローラ7は、バススコアテーブル8に次のように動作をする。ディスクリプタコントローラ7は、プロファイラ5から与えられたPCに基づいて、そのPCをインデックスとするバススコアテーブル8のエントリーを取得する。そして、取得したエントリーを次のように設定する。

10

【0049】

2-2-A：バススコアテーブル8のエントリーにデータが無い場合。
プロファイラ5から与えられたメモリアドレスを、そのエントリーのメモリアドレスに設定する。また、プロファイラ5から与えられたカウント値を、そのエントリーの最終PC到達サイクルに設定する。また、そのエントリーの再PC到達サイクルを0とする。

【0050】

2-2-B：バススコアテーブル8のエントリーにデータが在り、再PC到達サイクル0の場合。
プロファイラ5から与えられたメモリアドレスを、そのエントリーのメモリアドレスに設定する。また、プロファイラ5から与えられたカウント値から、そのエントリーにある最終PC到達サイクルの値を減算する。そして、この減算値を、そのエントリーの再PC到達サイクルに設定する。また、そのエントリーの最終PC到達サイクルに、プロファイラ5から与えられたカウント値を設定する。

20

【0051】

2-2-C：バススコアテーブル8のエントリーにデータが在り、再PC到達サイクル0でない場合。
ディスクリプタコントローラ7は、プロファイラ5から与えられたカウント値から、そのエントリーにある最終PC到達サイクルを減算する。そして、減算して得た値（以下、カウントサイクル値と呼ぶ）と、そのエントリーの再PC到達サイクルを比較する。ディスクリプタコントローラ7は、比較した結果に基づいて、そのエントリーを次のように設定する。

30

【0052】

2-2-C-a：カウントサイクル値と再PC到達サイクルの値が異なる場合。
ディスクリプタコントローラ7は、2-2-Bの場合と同じように動作する。すなわち、ディスクリプタコントローラ7は、プロファイラ5から与えられた命令サイクルカウンタのカウント値から最終PC到達サイクルを減算する。そして、減算して得たカウントサイクル値を、そのエントリーの再PC到達サイクルに設定する。また、エントリーの最終PC到達サイクルに、プロファイラ5から与えられた命令サイクルカウンタのカウントを設定する。また、プロファイラ5から与えられたメモリアドレスを、そのエントリーのメモリアドレスとして設定する。

40

【0053】

2-2-C-b：カウントサイクル値と再PC到達サイクルの値が同じ場合。
ディスクリプタコントローラ7は、次のようにバススコアテーブル8のエントリーに動作する。そのエントリーにあるメモリアドレスに基づいて、そのメモリアドレスをインデックスとするリンクリストキャッシュテーブル9のエントリーを検索する。そして、取得したリンクリストキャッシュテーブル9のエントリーのリンクインデックスに、プロファイラ5から与えられたメモリアドレスをインデックスとするリンクリストキャッシュテーブル9のエントリーのインデックスを設定する。これによって、各エントリーはリンクされる。そして、リンクリストキャッシュテーブル9には、プログラムの実行に従ってアクセスされるメモリアドレスの順番が記憶される。この点は、以降の説明からも明らかとなる

50

。この後、プロファイラ 5 から与えられたメモリアドレスを、そのエントリーのメモリアドレスとして設定する。

【 0 0 5 4 】

さらに、ディスクリプタコントローラ 7 の動作を、図 5 のフローチャートを用いて説明する。図 5 に示すように、まず、ディスクリプタコントローラ 7 は、後述するキャッシュコントロールディスクリプタテーブル 10 に対する処理を行う (S 1)。次に、ディスクリプタコントローラ 7 は、バススコアテーブル 8 のエントリーを取得する (S 2)。次に、取得したエントリーにデータが無いか確認する (S 3)。エントリーにデータが無い場合、そのエントリーを 2 - 2 - A の設定をする (S 4)。そして、開始点 B に戻る。

【 0 0 5 5 】

取得したエントリーにデータがある場合には、そのエントリーにある再 P C 到達サイクル 0 か確認する (S 5)。その値が 0 である場合には、2 - 2 - B の設定する (S 6)。

【 0 0 5 6 】

再 P C 到達サイクル 0 ではない場合 (S 5)、上述のカウントサイクル値 (プロファイラ 5 から与えられたカウント値から、そのエントリーにある最終 P C 到達サイクルを減算して得た値) が、取得したエントリーの再 P C 到達サイクルと違うか確認する (S 7)。値が異なる場合、2 - 2 - B の設定する (S 6)。そして、開始点 B に戻る。

【 0 0 5 7 】

カウントサイクル値と取得したエントリーの再 P C 到達サイクルが同じ場合には、2 - 2 - C - b のように処理を実行する (S 8)。そして、開始点 B に戻る。
尚、S 7 において、カウントサイクル値と再 P C 到達サイクルの値が同じであれば、一定の間隔でメモリアクセスが行われていることを確認できる。よって、2 - 2 - C - b の処理に基づいて記憶されるメモリアドレスの順番の信頼性を高めることができる。

【 0 0 5 8 】

次に、図 5 の S 1 (ディスクリプタコントローラ 7 によるキャッシュコントロールディスクリプタテーブル 10 への動作) について説明する。図 6 のフローチャートに示すように、ディスクリプタコントローラ 7 は、プロファイラ 5 から与えられた情報に基づいて、C P U 3 からメモリ 1 にリードアクセスがあったか判断する (S 1)。リードアクセスがあった場合、ディスクリプタコントローラ 7 は、プロファイルデータキュー 6 からプリフェッチ動作の開始点となるプリフェッチ開始 P C を得る (S 2)。次に、プロファイラ 5 から与えられた P C に基づいて、バススコアテーブル 8 からエントリーを取得する (S 3)。次に、取得したエントリーのメモリアドレスと、プロファイラ 5 から与えられたメモリアドレスとが同じか判断する (S 4)。そして、アドレスが同じでない場合、プロファイラ 5 から与えられたメモリアドレスをプリフェッチ用のメモリアドレスとする (S 5)。

【 0 0 5 9 】

取得したアドレスが同じ場合、次のようにプリフェッチ用メモリアドレスを設定する (S 6)。上述の 1 - 2 - B の場合、プロファイラ 5 から与えられたメモリアドレスを、プリフェッチ用のメモリアドレスとして設定する。上述の 1 - 2 - C の場合、取得したバススコアテーブル 8 のエントリーのメモリアドレスをインデックスとするリンクリストキャッシュテーブル 9 のエントリーのリンクインデックスにリンクされたリンクリストキャッシュテーブル 9 のエントリーのメモリアドレスを、プリフェッチ用のメモリアドレスとして設定する。

【 0 0 6 0 】

そして、ディスクリプタコントローラ 7 は、上述の S 5 又は S 6 で設定したプリフェッチアドレスと、上述の S 2 で取得したプリフェッチ開始 P C とをキャッシュコントロールディスクリプタテーブル 10 に連絡する (S 7)。そして、上述の 1 - 2 - A、1 - 2 - B の場合、取得したリンクリストキャッシュテーブル 9 のエントリーを上述のように設定する (S 8)。なお、リードアクセスが無い場合 (S 1) には、上述の S 8 の処理が実行される。

10

20

30

40

50

【 0 0 6 1 】

次に、キャッシュコントロールディスクリプタテーブル 10 について説明する。キャッシュコントロールディスクリプタテーブル 10 は、P C をインデックスとするエントリーがある。エントリーは、エントリーの有効 / 無効、プリフェッチ開始 P C、プリフェッチ用メモリアドレス、のフィールドを有する。

【 0 0 6 2 】

上述のように、ディスクリプタコントローラ 7 は、キャッシュコントロールディスクリプタテーブル 10 にプリフェッチ可能 P C を連絡する。また、リンクリストキャッシュテーブル 9 を参照した結果に基づいて、プリフェッチすべきメモリアドレスをキャッシュコントロールディスクリプタテーブル 10 に連絡する。そして、キャッシュコントロールディスクリプタテーブル 10 のエントリーには、プリフェッチ開始 P C とプリフェッチ用メモリアドレスが設定される。

10

【 0 0 6 3 】

なお、キャッシュコントロールディスクリプタテーブル 10 は、ディスクリプタコントローラ 7 からの指令に基づいて、エントリーの登録、エントリーの削除が行われる。

【 0 0 6 4 】

次に、キャッシュコントローラ 2 について説明する。キャッシュコントローラ 2 は、C P U 3 から与えられる実行中の P C をインデックスとして、上述のように設定されたキャッシュコントロールディスクリプタテーブル 10 から該当するエントリーを探す。C P U 3 から与えられる P C をインデックスとするエントリーがある場合、そのタイミングで、そのエントリーにあるメモリアドレスにアクセスし、そのアドレスにあるデータをメモリ 1 からキャッシュ 3 にフェッチする。

20

【 0 0 6 5 】

キャッシュコントローラ 2 の動作を図 7 のフローチャートに示す。図 7 に示すように、キャッシュコントローラ 2 は、C P U 3 から与えられる実行中の P C に基づいて、キャッシュコントロールディスクリプタテーブル 10 に該当するエントリーを探す (S 1)。そして、該当するエントリーがあるかどうか判断する (S 2)。該当するエントリーがある場合には、そのエントリーにあるメモリアドレスにアクセスし、そのアドレスにあるデータをメモリ 1 からキャッシュ 3 にフェッチする (S 3)。フェッチした後は、開始点 A に戻る。該当するエントリーがない場合には、開始点 A に戻る。

30

【 0 0 6 6 】

本実施形態においては、ディスクリプタコントローラ 7 は、上述の 2 - 2 - C - b のように動作する。これによって、リンクリストキャッシュテーブル 9 には、実行されるリンクリスト式のプログラムの命令の実行に伴ってアクセスされるメモリアドレスの順番が記憶される。従って、次回又はそれ以降、同じプログラムが実行された場合には、リンクリストキャッシュテーブル 9 に保存されたメモリアドレスの順番を活用してプリフェッチする。これによって、リンクリスト式のプログラムにおいても、キャッシュヒットする確率を高めることができる。すなわち、リンクリスト式のプログラムのように、リストセルの順番に従ってアクセスされるメモリアドレスの値が一定数で増加していないものであっても、リンクリストキャッシュテーブル 9 に保存された情報を活用することにより、適切にプリフェッチできる。

40

【 0 0 6 7 】

本実施形態のキャッシュ機構の動作について補足する。上述の 2 - 2 - C - b : カウントサイクル値と再 P C 到達サイクルの値が同じ場合では、ディスクリプタコントローラ 7 はバススコアテーブル 8 のエントリーにあるメモリアドレスに基づいて、そのメモリアドレスをインデックスとするリンクリストキャッシュテーブル 9 のエントリーを検索する。そして、取得したエントリーのリンクインデックスに、プロファイラ 5 から与えられたメモリアドレスをインデックスとするエントリーのインデックスを設定する。これによって、各エントリーはリンクされる。

【 0 0 6 8 】

50

プログラムが次回又はそれ以降に実行されるとき、ディスクリプタコントローラ 7 は、リンクリストキャッシュテーブル 9 にアクセスする。そして、1 - 2 - C : 取得したエントリーにデータが格納されており、メモリアクセス時のメモリアドレスと同じメモリアドレスがある場合が発生する。そして、ディスクリプタコントローラ 7 は、キャッシュコントロールディスクリプタテーブル 10 に取得したエントリーのリンクインデックスにより特定されるエントリーにあるメモリアドレスをプリフェッチ用メモリアドレスとして連絡する。

【0069】

本実施形態では、リンクリストキャッシュテーブル 9 に、プログラムの実行に従ってアクセスされるメモリアドレスの順番が記憶される。従って、ディスクリプタコントローラ 7 は、リンクリストキャッシュテーブル 9 を参照することで、アクセスされる順番どおりに、プリフェッチ用メモリアドレスを取得できる。ディスクリプタコントローラ 7 は、プリフェッチ開始 PC とともにプリフェッチ用メモリアドレスをキャッシュコントロールディスクリプタテーブル 10 に連絡する。キャッシュコントローラ 2 は、キャッシュコントロールディスクリプタテーブル 10 を参照することで、適切にプリフェッチを行うことができる。すなわち、本実施形態におけるキャッシュ機構は、リンクリスト式のプログラムにおいても、キャッシュヒットを得ることができる。

【0070】

ここで、以下、図 8 に示されたプリフェッチの実行トレース表を用いて、本実施形態におけるプリフェッチ方法について説明する。なお、実行されるプログラムは、図 16 に示された配置サンプルであることを前提とする。また、プロファイル 5 は、ループごとに 5 行目の PC をプロファイルデータキュー 6 にプリフェッチ可能 PC として連絡するものとする。

【0071】

まず、リンクリスト式のプログラムの 1 回目の実行（プログラムの第 1 実行時）について説明する。なお、ループごとの実行結果については、図 9 を参照するものとする。

【0072】

P = 10 のループ（サイクル 2 ~ 8 間のループ）では、リストセル 1 の実行が行われる。このとき、CPU 3 からアクセスされるメモリ 1 のアドレスは、メモリアドレス 10 である。

【0073】

ディスクリプタコントローラ 7 は、メモリアドレス 10 をインデックスとして、リンクリストキャッシュテーブル 9 のエントリーを探す。しかし、該当するエントリーは存在しない。そこで、サイクル 7 のとき、ディスクリプタコントローラ 7 は、メモリアドレス 10 をインデックスとするエントリーを登録する。また、そのエントリーにデータが在るとする。また、そのエントリーのメモリアドレスを、メモリアドレス 10 とする。また、そのエントリーのリンクインデックスには、自身のエントリーのインデックスを設定する。

【0074】

また、ディスクリプタコントローラ 7 は、バススコアテーブル 8 に格納されたエントリーを探す。しかし、該当するエントリーは存在しない。そこで、サイクル 7 のとき、ディスクリプタコントローラ 7 は、バススコアテーブル 8 にインデックス PC 7 とするエントリーを登録する。また、そのエントリーに、データが在るとする。また、そのエントリーのメモリアドレスに、メモリアドレス 10 を設定する。また、再 PC 到達サイクルに 0 を設定する。また、最終 PC 到達サイクルに 7 を設定する。

【0075】

P = 30 のループ（サイクル 9 ~ 15 間のループ）では、リストセル 2 の実行が行われる。このとき、CPU 3 からアクセスされるメモリ 1 のアドレスは、メモリアドレス 30 である。

【0076】

ディスクリプタコントローラ 7 は、メモリアドレス 30 をインデックスとして、リンク

10

20

30

40

50

リストキャッシュテーブル9のエントリーを探す。しかし、該当するエントリーは存在しない。そこで、サイクル14のとき、ディスクリプタコントローラ7は、メモリアドレス30をインデックスとするエントリーを登録する。また、そのエントリーにデータが在るとする。また、そのエントリーのメモリアドレスは、メモリアドレス30とする。また、そのエントリーのリンクインデックスには、自身のエントリーのインデックスを設定する。

【0077】

また、ディスクリプタコントローラ7は、バススコアテーブル8のエントリーを探す。バススコアテーブル8には、上述のサイクル7で登録したエントリーがある。そして、ディスクリプタコントローラ7は、そのエントリーにおける再PC到達サイクル0であることを確認する。そして、サイクル14のとき、そのエントリーのPCを14に変更する。また、そのエントリーのメモリアドレスに、メモリアドレス30を設定する。また、そのエントリーの再PC到達サイクルに7を設定する。また、最終PC到達サイクルに14を設定する。

【0078】

P = 20のループ（サイクル16～22間のループ）では、リストセル3の実行が行われる。このとき、CPU3からアクセスされるメモリ1のアドレスは、メモリアドレス20である。

【0079】

ディスクリプタコントローラ7は、メモリアドレス20をインデックスとして、リンクリストキャッシュテーブル9のエントリーを探す。しかし、該当するエントリーは存在しない。そこで、サイクル21のとき、ディスクリプタコントローラ7は、メモリアドレス20をインデックスとするエントリーを登録する。また、そのエントリーにデータが在るとする。また、そのエントリーのメモリアドレスは、メモリアドレス20とする。また、そのエントリーのリンクインデックスには、自身のエントリーのインデックスを設定する。

【0080】

また、ディスクリプタコントローラ7は、バススコアテーブル8のエントリーを探す。バススコアテーブル8には、上述のようにサイクル14で設定したエントリーがある。そして、ディスクリプタコントローラ7は、現在のサイクル21からそのエントリーの最終PC到達サイクルの14を減算する。そして、減算して得たカウントサイクル値7と、そのエントリーにおける再PC到達サイクル7は等しいことを確認する。

【0081】

そして、ディスクリプタコントローラ7は、次のように動作する。バススコアテーブル8のエントリーに在るメモリアドレス30（前回のループにおいてアクセスされたメモリアドレス）に基づいて、ディスクリプタコントローラ7はリンクリストキャッシュテーブル9のエントリーを探す。そして、取得したメモリアドレス30をインデックスとするエントリー（前回のループにおいてアクセスされたメモリアドレスをインデックスとするエントリー）と、現在のメモリアドレス20をインデックスとするリンクリストキャッシュテーブル9のエントリー（今回のループにおいてアクセスされたメモリアドレスをインデックスとするエントリー）とをリンクさせる。具体的には、メモリアドレス30をインデックスとするエントリーのリンクインデックスに、メモリアドレス20をインデックスとするエントリーのインデックスを設定する。

【0082】

図9に示すように、メモリアドレス30をインデックスとするエントリーにおけるリンクインデックスに設定された値が30から20に変更される。つまり、メモリアドレス30をインデックスとするエントリーは、自身のエントリーにリンクされていた状態から、メモリアドレス20をインデックスとするエントリーにリンクされた状態となる。

【0083】

また、ディスクリプタコントローラ7は、バススコアテーブル8のメモリアドレスを2

10

20

30

40

50

0 に設定する。また、バススコアテーブル 8 の最終 PC 到達サイクルに 21 を設定する。

【0084】

P = 40 のループ (サイクル 23 ~ 29 間のループ) では、リストセル 4 の実行が行われる。このとき、CPU 3 からアクセスされるメモリ 1 のアドレスは、メモリアドレス 40 である。

【0085】

ディスクリプタコントローラ 7 は、メモリアドレス 40 をインデックスとして、リンクリストキャッシュテーブル 9 のエントリーを探す。しかし、該当するエントリーは存在しない。そこで、サイクル 28 のとき、ディスクリプタコントローラ 7 は、メモリアドレス 40 をインデックスとするエントリーを登録する。また、そのエントリーにデータが在るとする。また、そのエントリーのメモリアドレスは、メモリアドレス 40 とする。また、そのエントリーのリンクインデックスには、自身のエントリーのインデックスを設定する。

10

【0086】

また、ディスクリプタコントローラ 7 は、バススコアテーブル 8 のエントリーを探す。バススコアテーブル 8 には、上述のようにサイクル 21 で設定したエントリーがある。そして、ディスクリプタコントローラ 7 は、現在のサイクル 28 からそのエントリーの最終 PC 到達サイクルの 21 を減算する。減算して得たカウントサイクル値 7 と、そのエントリーにおける再 PC 到達サイクルの値 7 は等しいことを確認する。

【0087】

20

そして、ディスクリプタコントローラ 7 は、次のように動作する。バススコアテーブル 8 のエントリーに在るメモリアドレス 20 (前回のループにおいてアクセスされたメモリアドレス) に基づいて、ディスクリプタコントローラ 7 はリンクリストキャッシュテーブル 9 のエントリーを探す。そして、その探したメモリアドレス 20 をインデックスとするエントリー (前回のループにおいてアクセスされたメモリアドレスをインデックスとするエントリー) と、現在のメモリアドレス 40 をインデックスとするエントリー (今回のループにおいてアクセスされたメモリアドレスをインデックスとするエントリー) とをリンクさせる。具体的には、メモリアドレス 20 をインデックスとするエントリーのリンクインデックスに、メモリアドレス 40 をインデックスとするエントリーのインデックスを設定する。

30

【0088】

図 9 に示すように、メモリアドレス 20 をインデックスとするエントリーにおけるリンクインデックスに設定されたインデックス値が 20 から 40 に変更される。つまり、メモリアドレス 20 をインデックスとするエントリーは、自身のエントリーにリンクされていた状態から、メモリアドレス 40 をインデックスとするエントリーにリンクされた状態となる。

【0089】

また、ディスクリプタコントローラ 7 は、バススコアテーブル 8 のメモリアドレスを 40 に設定する。また、バススコアテーブル 8 の最終 PC 到達サイクルに 28 を設定する。

【0090】

40

このようにして、リンクリスト式のプログラムが 1 回実行されることにより、メモリアドレス 30 をインデックスとするエントリーのリンクインデックスには、メモリアドレス 20 をインデックスとするエントリーがリンクされる。また、メモリアドレス 20 をインデックスとするエントリーのリンクインデックスには、メモリアドレス 40 をインデックスとするエントリーがリンクされる。すなわち、プログラムの命令の実行順に伴ってアクセスされるメモリアドレスの順番がリンクリストキャッシュテーブル 9 に記憶される。

【0091】

したがって、次回以降、このプログラムが実行されるとき、メモリアドレス 20 をメモリアドレス 30 へのアクセス時にプリフェッチする。これによって、次段階で必要となるメモリアドレス 20 のデータをキャッシュ 4 に用意することができる。よって、メモリ 1

50

にCPU3はアクセスする必要はなく、キャッシュ4にアクセスすればよく、CPU3は、必要なデータを高速に取得できる。また、メモリアドレス20へのアクセス時に、メモリアドレス40をプリフェッチする。これによって、次の段階で必要となるメモリアドレス40のデータをキャッシュ4に用意することができる。よって、メモリ1にCPU3はアクセスする必要はなく、キャッシュ4にアクセスすればよい。そして、CPU3は、必要となるデータを高速に取得できる。

【0092】

次に、リンクリスト式のプログラムの2回目の実行（プログラムの第2実行時）について説明する。なお、ループごとの実行結果については、図10を参照するものとする。また、2回目のループ実行時の状況は、初回のループサイクルからCサイクル隔てているものとする。

10

【0093】

P = 10のループ（サイクル2～8間のループ）では、リストセル1の実行が行われる。このとき、CPU3からアクセスされるメモリ1のアドレスは、メモリアドレス10である。

【0094】

ディスクリプタコントローラ7は、メモリアドレス10をインデックスとして、リンクリストキャッシュテーブル9のエントリーを探す。そして、該当するエントリーを取得する。

【0095】

20

また、このとき、ディスクリプタコントローラ7は、プロファイルデータキュー6からプリフェッチの開始点となるPC5を取得する。そして、ディスクリプタコントローラ7は、PC5とメモリアドレス10とをキャッシュコントロールディスクリプタテーブル10に連絡する。

【0096】

そして、ディスクリプタコントローラ7は、メモリアドレス10をインデックスとするエントリーにデータが在るとする。また、そのエントリーのメモリアドレスは、メモリアドレス10とする。また、そのエントリーのリンクインデックスには、自身のエントリーのインデックスを設定する。

【0097】

30

また、ディスクリプタコントローラ7は、バススコアテーブル8のエントリーを探す。バススコアテーブル8には、PC7をインデックスとするエントリーがある。そして、ディスクリプタコントローラ7は、現在のサイクル7 + Cから、そのエントリーの最終PC到達サイクル28を減算する。減算して得たカウントサイクル - 21 + Cと、そのエントリーにおける再PC到達サイクル0とは異なることを確率的に認識する。なお、上述のようにCサイクル隔てているため、現在のサイクルは7 + Cに設定されている。

【0098】

そこで、ディスクリプタコントローラ7は、そのエントリーに次のように動作する。メモリアドレスを10に設定する。また、再PC到達サイクルに、- 21 + Cを設定する。また、バススコアテーブル8の最終PC到達サイクルに7 + Cを設定する。

40

【0099】

P = 30のループ（サイクル9～15間のループ）では、リストセル2の実行が行われる。このとき、CPU3からアクセスされるメモリ1のアドレスは、メモリアドレス30である。

【0100】

ディスクリプタコントローラ7は、メモリアドレス30をインデックスとして、リンクリストキャッシュテーブル9のエントリーを探す。そして、該当するエントリーを取得する。そして、ディスクリプタコントローラ7は、このエントリーのリンクインデックスにリンクされたメモリアドレス20をインデックスとするエントリーを取得する。

【0101】

50

また、このとき、ディスクリプタコントローラ 7 は、プロファイルデータキュー 6 からプリフェッチの開始点となる PC 5 を取得する。そして、ディスクリプタコントローラ 7 は、PC 5 とメモリアドレス 20 とをキャッシュコントロールディスクリプタテーブル 10 に連絡する。

【0102】

そして、ディスクリプタコントローラ 7 は、メモリアドレス 30 をインデックスとするエントリーにデータが在るとする。また、そのエントリーのメモリアドレスは、メモリアドレス 30 とする。また、そのエントリーのリンクインデックスには、自身のエントリーのインデックスを設定する。

【0103】

また、ディスクリプタコントローラ 7 は、バススコアテーブル 8 のエントリーを探す。バススコアテーブル 8 には、PC 7 をインデックスとするエントリーがある。そして、ディスクリプタコントローラ 7 は、現在のサイクル $14 + C$ からそのエントリーの最終 PC 到達サイクルの $7 + C$ を減算する。減算して得た値 (カウントサイクル値) 7 と、そのエントリーにおける再 PC 到達サイクル $- 21 + C$ は異なることを確率的に認識する。

【0104】

そこで、ディスクリプタコントローラ 7 は、そのエントリーに次のように動作する。メモリアドレスを 30 に設定する。また、再 PC 到達サイクルに $7 (14 + C \text{ から } 7 + C \text{ を減算した値})$ を設定する。また、バススコアテーブル 8 の最終 PC 到達サイクルに $14 + C$ を設定する。

【0105】

P = 20 のループ (サイクル 16 ~ 22 間のループ) では、リストセル 3 の実行が行われる。このとき、CPU 3 からアクセスされるメモリ 1 のアドレスは、メモリアドレス 20 である。

【0106】

ディスクリプタコントローラ 7 は、メモリアドレス 20 をインデックスとして、リンクリストキャッシュテーブル 9 のエントリーを探す。そして、該当するエントリーを取得する。そして、ディスクリプタコントローラ 7 は、このエントリーのリンクインデックスにリンクされたメモリアドレス 40 をインデックスとするエントリーを取得する。

【0107】

また、このとき、ディスクリプタコントローラ 7 は、プロファイルデータキュー 6 からプリフェッチの開始点となる PC 5 を取得する。そして、ディスクリプタコントローラ 7 は、PC 5 とメモリアドレス 40 とをキャッシュコントロールディスクリプタテーブル 10 に連絡する。

【0108】

そして、ディスクリプタコントローラ 7 は、メモリアドレス 20 をインデックスとするエントリーにデータが在るとする。また、そのエントリーのメモリアドレスは、メモリアドレス 20 とする。また、そのエントリーのリンクインデックスには、自身のエントリーのインデックスを設定する。

【0109】

また、ディスクリプタコントローラ 7 は、バススコアテーブル 8 のエントリーを探す。バススコアテーブル 8 には、PC 7 をインデックスとするエントリーがある。そして、ディスクリプタコントローラ 7 は、現在のサイクル $21 + C$ からそのエントリーの最終 PC 到達サイクルの $14 + C$ を減算する。減算して得た値 (カウントサイクル値) 7 と、そのエントリーにおける再 PC 到達サイクル 7 とが同じ値であることを認識する。

【0110】

そこで、ディスクリプタコントローラ 7 は、次のように動作する。バススコアテーブル 8 のエントリーに在るメモリアドレス 30 に基づいて、ディスクリプタコントローラ 7 はリンクリストキャッシュテーブル 9 のエントリーを探す。すなわち、バススコアテーブル 8 は、メモリアドレス 30 をインデックスとして、リンクリストキャッシュテーブル 9 の

10

20

30

40

50

エントリーを探す。そして、その探したメモリアドレス 30 をインデックスとするエントリーと、現在のメモリアドレス 20 をインデックスとするエントリーとをリンクさせる。具体的には、メモリアドレス 30 をインデックスとするエントリーのリンクインデックスに、メモリアドレス 20 をインデックスとするエントリーのインデックスを設定する。このようにして、メモリアドレス 30 をインデックスとするエントリーにおけるリンクインデックスに設定されたインデックス値が 30 から 20 に変更される。

【0111】

また、ディスクリプタコントローラ 7 は、バススコアテーブル 8 のメモリアドレスを 20 に設定する。また、バススコアテーブル 8 の最終 PC 到達サイクルに $21 + C$ を設定する。

10

【0112】

$P = 40$ のループ (サイクル 23 ~ 29 間のループ) では、リストセル 4 の実行が行われる。このとき、CPU 3 からアクセスされるメモリ 1 のアドレスは、メモリアドレス 40 である。

【0113】

ディスクリプタコントローラ 7 は、メモリアドレス 40 をインデックスとして、リンクリストキャッシュテーブル 9 のエントリーを探す。そして、該当するエントリーを取得する。そして、ディスクリプタコントローラ 7 は、このエントリーのリンクインデックスにリンクされたメモリアドレス 40 をインデックスとするエントリーを取得する (つまり、自身のエントリーを取得する) 。

20

【0114】

また、このとき、ディスクリプタコントローラ 7 は、プロファイルデータキュー 6 からプリフェッチの開始点となる PC 5 を取得する。そして、ディスクリプタコントローラ 7 は、PC 5 とメモリアドレス 40 とをキャッシュコントロールディスクリプタテーブル 10 に連絡する。

【0115】

そして、ディスクリプタコントローラ 7 は、メモリアドレス 40 をインデックスとするエントリーにデータが在るとする。また、そのエントリーのメモリアドレスは、メモリアドレス 40 とする。また、そのエントリーのリンクインデックスには、自身のエントリーのインデックスを設定する。

30

【0116】

また、ディスクリプタコントローラ 7 は、バススコアテーブル 8 のエントリーを探す。バススコアテーブル 8 には、PC 7 をインデックスとするエントリーがある。そして、ディスクリプタコントローラ 7 は、現在のサイクル $28 + C$ からそのエントリーの最終 PC 到達サイクルの $21 + C$ を減算する。減算して得た値 (カウントサイクル値) 7 と、そのエントリーにおける再 PC 到達サイクルの値が 7 と同じ値であることを認識する。

【0117】

そこで、ディスクリプタコントローラ 7 は、次のように動作する。バススコアテーブル 8 のエントリーに在るメモリアドレス 20 に基づいて、ディスクリプタコントローラ 7 はリンクリストキャッシュテーブル 9 のエントリーを探す。すなわち、バススコアテーブル 8 は、メモリアドレス 20 をインデックスとして、リンクリストキャッシュテーブル 9 のエントリーを探す。そして、その探したメモリアドレス 20 をインデックスとするエントリーと、現在のメモリアドレス 40 をインデックスとするエントリーとをリンクさせる。具体的には、メモリアドレス 20 をインデックスとするエントリーのリンクインデックスに、メモリアドレス 40 をインデックスとするエントリーのインデックスを設定する。このようにして、メモリアドレス 20 をインデックスとするエントリーにおけるリンクインデックスに設定されたインデックス値が 20 から 40 に変更される。

40

【0118】

また、ディスクリプタコントローラ 7 は、バススコアテーブル 8 のメモリアドレスを 40 に設定する。また、バススコアテーブル 8 の最終 PC 到達サイクルに $28 + C$ を設定す

50

る。

【0119】

このようにして、図10に示すように、キャッシュコントロールディスクリプタテーブル10には、適切なタイミングでプリフェッチを行う指示が設定される。そして、キャッシュコントローラ2は、キャッシュコントロールディスクリプタテーブル10を参照して、適切なタイミングでプリフェッチする。

【0120】

〔第2の実施の形態〕

第1の実施の形態とは、ディスクリプタコントローラ7からバススコアテーブル8に対する動作が主に異なる。また、バススコアテーブル8のエントリーの内容も異なる。また、メモリ1の各メモリアドレスには、次にアクセスされるメモリアドレスを示すデータも格納されている。なお、本実施形態では、プロファイラ5は、第1の実施の形態のように、命令サイクルカウンタを有する必要はない。つまり、上記した図3におけるS2のステップは、本実施形態においては省略可能である。

【0121】

バススコアテーブル8は、第1の実施の形態と同様に、PCをインデックスとするエントリーを有する。本実施形態におけるエントリーは、ステータス情報を有する。ステータス情報は、(3a)エントリーにデータが無い状態、(3b)エントリーにデータが在って、後述のロードアドレスオフセットが無しの状態、(3c)エントリーにデータが在って、後述のロードアドレスオフセットが在りの状態、の3つのステータスを示す。また、プリフェッチ開始PC、ロードアドレスオフセット、最終ロード値、を含む。

【0122】

なお、本実施形態では、メモリ1の各メモリアドレスには、次にアクセスされるメモリアドレスを示すデータが格納されている。そして、次にアクセスされるメモリアドレスを示すデータは、メモリアドレスから一定のロードアドレスオフセットを加算した位置からロードされる。よって、上述の最終ロード値は、次にアクセスされるメモリアドレスに相当する。ロードアドレスオフセットは、今回のメモリアクセス時のメモリアドレスから前回のメモリアクセス時に設定された最終ロード値を減算して得た値である。したがって、ループにおいて分岐処理が行われていたとしても、第1の実施の形態と同様に、好適にプリフェッチすることができる。

【0123】

ディスクリプタコントローラ7は、プロファイラ5から与えられたPCをインデックスとして、バススコアテーブル8からエントリーを得る。ディスクリプタコントローラ7は、エントリーの状態により、次のような動作をする。

【0124】

3a：エントリーにデータが無い場合。

ディスクリプタコントローラ7は、エントリーにメモリアドレスを設定する。また、最終ロード値に、最後にロードした値を設定する。エントリーのステータスを、エントリーにデータ在りでロードレスアドレスオフセット無しに設定する。

【0125】

3b：エントリーにデータが在って、ロードアドレスオフセットがなしの場合。

ディスクリプタコントローラ7は、プロファイラ5から与えられたメモリアドレスからエントリーの最終ロード値を減算する。そして、この減算値を、そのエントリーのロードアドレスオフセットに設定する。最終ロード値に、最後にロードした値を設定する。メモリアドレスに、プロファイラ5から与えられたメモリアドレスを設定する。エントリーのステータスをエントリーにデータ在りで、ロードアドレスオフセット在りに設定する。

【0126】

3c：エントリーにデータが在って、ロードアドレスオフセットが在りの場合。

ディスクリプタコントローラ7は、プロファイラ5から与えられたメモリアドレスからエントリーの最終ロード値を減算する。そして、減算して得た値とロードアドレスオフセッ

10

20

30

40

50

トを比較する。ディスクリプタコントローラ 7 は、比較した結果に基づいて、次のように動作する。

【 0 1 2 7 】

3 c - 1 : 減算値とロードアドレスオフセットの値が異なる場合。

ディスクリプタコントローラ 7 は、3 b : エントリーにデータが在って、かつロードアドレスオフセットがなしの場合と同じ動作をする。

【 0 1 2 8 】

3 c - 2 : 減算値とロードアドレスオフセットの値とが同じ場合。

ディスクリプタコントローラ 7 は、バススコアテーブル 8 のエントリーにあるメモリモ
アドレスに基づいて、そのメモリアドレスをインデックスとして、リンクリストキャッシュ
テーブル 9 からエントリーを検索する。そして、取得したリンクリストキャッシュ
テーブル 9 のエントリーが持つリンクインデックスに、プロファイラ 5 から与えられたメモリア
ドレスをインデックスとするエントリーを指定するように設定する。これによって、リン
クリストキャッシュテーブル 9 には、プログラムの実行に伴ってアクセスされるメモリア
ドレスの順番が記憶される。その後、最終ロード値に、最後にロードした値を設定する
。

【 0 1 2 9 】

本実施形態におけるディスクリプタコントローラ 7 の動作を、図 1 1 のフローチャート
を用いて説明する。

【 0 1 3 0 】

図 1 1 に示すように、まず、ディスクリプタコントローラ 7 は、第 1 の実施の形態と同
様に、キャッシュコントロールディスクリプタテーブル 1 0 に対する処理を行う (S 1)
。次に、ディスクリプタコントローラ 7 は、バススコアテーブル 8 のエントリーを取得す
る (S 2) 。次に、取得したエントリーにデータが無いか確認する (S 3) 。エントリー
にデータが無い場合、そのエントリーを上述の 3 a のように設定する (S 4) 。そして、
開始点 C に戻る。取得したエントリーにデータがある場合には、上述の 3 b の場合である
か確認する (S 5) 。そして、上述の 3 b の場合であれば、上述の 3 b に記載したように
エントリーの設定を行う (S 6) 。上述の 3 b の場合でなければ、上述の 3 c - 1 の場合
であるのか判断する (S 7) 。上述の 3 c - 1 の場合であれば、上述の S 6 を実行する。
上述の 3 c - 1 の場合でなければ、上述の 3 c - 2 のように処理を実行する (S 8) 。そ
して、開始点 C に戻る。S 7 において、減算値とロードアドレスオフセットの値とが同じ
であれば、実行されるループに分岐があったとしても問題は生じない。したがって、2 -
2 - C - b の処理に基づいて、アクセスされるメモリアドレスの順番の記憶は問題なく行
える。

【 0 1 3 1 】

ここで、以下、再び図 8 に示されたプリフェッチの実行トレース表を用いて、本実施形
態におけるプリフェッチ方法について説明する。なお、実行されるプログラムとしては、
図 1 6 に示された配置サンプルであることを前提とする。また、プロファイラ 5 は、ルー
プごとに 5 行目の P C をプロファイルデータキュー 6 にプリフェッチ可能 P C として連絡
するものとする。

【 0 1 3 2 】

まず、リンクリスト式のプログラムの 1 回目の実行 (プログラムの第 1 実行時) につい
て説明する。なお、ループごとの実行結果については、図 1 2 を参照するものとする。

【 0 1 3 3 】

P = 1 0 のループ (サイクル 2 ~ 8 間のループ) では、リストセル 1 の実行が行われる
。このとき、C P U 3 からアクセスされるメモリ 1 のアドレスは、メモリアドレス 1 0 で
ある。

【 0 1 3 4 】

ディスクリプタコントローラ 7 は、メモリアドレス 1 0 をインデックスとして、リンク
リストキャッシュテーブル 9 のエントリーを探す。しかし、該当するエントリーは存在し

ない。そこで、サイクル7のとき、ディスクリプタコントローラ7は、メモリアドレス10をインデックスとするエントリーを登録する。また、そのエントリーにデータが在るとする。また、そのエントリーのメモリアドレスは、メモリアドレス10とする。また、そのエントリーのリンクインデックスには、自身のエントリーのインデックスを設定する。

【0135】

また、ディスクリプタコントローラ7は、バススコアテーブル8に格納されたエントリーを探す。しかし、該当するエントリーは存在しない。そこで、サイクル7のとき、ディスクリプタコントローラ7は、バススコアテーブル8にエントリーを登録する。そのエントリーに、インデックスとして、PC7を設定する。また、そのエントリーに、データが在るとする。また、そのエントリーのメモリアドレスに、メモリアドレス10を設定する。また、ステータス情報を、エントリーにデータありでロードアドレスオフセット無しとする。また、最終ロード値に、最後にロードした値30を記録させる。

【0136】

P = 30のループ(サイクル9 ~ 15間のループ)では、リストセル2の実行が行われる。このとき、CPU3からアクセスされるメモリ1のアドレスは、メモリアドレス30である。

【0137】

ディスクリプタコントローラ7は、メモリアドレス30をインデックスとして、リンクリストキャッシュテーブル9のエントリーを探す。しかし、該当するエントリーは存在しない。そこで、サイクル14のとき、ディスクリプタコントローラ7は、メモリアドレス30をインデックスとするエントリーを登録する。また、そのエントリーにデータが在るとする。また、そのエントリーのメモリアドレスは、メモリアドレス30とする。また、そのエントリーのリンクインデックスには、自身のエントリーのインデックスを設定する。

【0138】

ディスクリプタコントローラ7は、バススコアテーブル8のエントリーを探す。バススコアテーブル8には、上述のように、サイクル7で登録したエントリーがある。ディスクリプタコントローラ7は、そのエントリーのステータス情報を確認する。そして、ステータス情報が、エントリーにデータがありでロードアドレスオフセット無しであることを認識する。そして、エントリーに次のように設定する。メモリアドレスに、プロファイラ5から与えられたメモリアドレス30を設定する。エントリーのステータス情報に、エントリーにデータありでロードアドレスオフセットありを設定する。ロードアドレスオフセットに、現在のプロファイラ5から与えられたメモリアドレス30から、エントリーに在る最終ロード値を減算した値0を設定する。また、最終ロード値に、最後にロードした値20を設定する。

【0139】

P = 20のループ(サイクル16 ~ 22間のループ)では、リストセル3の実行が行われる。このとき、CPU3からアクセスされるメモリ1のアドレスは、メモリアドレス20である。

【0140】

ディスクリプタコントローラ7は、メモリアドレス20をインデックスとして、リンクリストキャッシュテーブル9のエントリーを探す。しかし、該当するエントリーは存在しない。そこで、サイクル21のとき、ディスクリプタコントローラ7は、メモリアドレス20をインデックスとするエントリーを登録する。また、そのエントリーにデータが在るとする。また、そのエントリーのメモリアドレスは、メモリアドレス20とする。また、そのエントリーのリンクインデックスには、自身のエントリーのインデックスを設定する。

【0141】

ディスクリプタコントローラ7は、バススコアテーブル8のエントリーを探す。バススコアテーブル8には、上述のように、サイクル14で設定したエントリーがある。ディス

10

20

30

40

50

クリプタコントローラ 7 は、そのエントリーのステータス情報を確認する。そして、ステータス情報が、エントリーにデータがありでロードアドレスオフセット在りであることを認識する。そして、プロファイラ 5 から与えられたメモリアドレス 20 から、そのエントリーにある最終ロード値 20 を減算する。減算して得た値 0 と、そのエントリーに在るロードアドレスオフセット 0 が同じ値であることを確認する。

【 0 1 4 2 】

そして、ディスクリプタコントローラ 7 は、次のように動作する。バススコアテーブル 8 のエントリーに在るメモリアドレス 30 に基づいて、ディスクリプタコントローラ 7 はリンクリストキャッシュテーブル 9 のエントリーを探す。すなわち、バススコアテーブル 8 は、メモリアドレス 30 をインデックスとして、リンクリストキャッシュテーブル 9 のエントリーを探す。そして、その探したメモリアドレス 30 をインデックスとするエントリーと、現在のメモリアドレス 20 をインデックスとするエントリーとをリンクさせる。具体的には、メモリアドレス 30 をインデックスとするエントリーのリンクインデックスに、メモリアドレス 20 をインデックスとするエントリーのインデックスを設定する。そして、図 12 に示すように、メモリアドレス 30 をインデックスとするエントリーにおけるリンクインデックスに設定されたインデックス値が 30 から 20 に変更される。

【 0 1 4 3 】

また、ディスクリプタコントローラ 7 は、バススコアテーブル 8 のメモリアドレスを 20 に設定する。また、エントリーのステータス情報に、エントリーにデータありでロードアドレスオフセットありを設定する。また、最終ロード値に、最後にロードした値 40 を設定する。

【 0 1 4 4 】

P = 40 のループ (サイクル 23 ~ 29 間のループ) では、リストセル 4 の実行が行われる。このとき、CPU 3 からアクセスされるメモリ 1 のアドレスは、メモリアドレス 40 である。

【 0 1 4 5 】

ディスクリプタコントローラ 7 は、メモリアドレス 40 をインデックスとして、リンクリストキャッシュテーブル 9 のエントリーを探す。しかし、該当するエントリーは存在しない。そこで、サイクル 28 のとき、ディスクリプタコントローラ 7 は、メモリアドレス 40 をインデックスとするエントリーを登録する。また、そのエントリーにデータが在るとする。また、そのエントリーのメモリアドレスは、メモリアドレス 40 とする。また、そのエントリーのリンクインデックスには、自身のエントリーのインデックスを設定する。

【 0 1 4 6 】

ディスクリプタコントローラ 7 は、バススコアテーブル 8 のエントリーを探す。バススコアテーブル 8 には、上述のように、サイクル 21 で設定したエントリーがある。ディスクリプタコントローラ 7 は、そのエントリーのステータス情報を確認する。そして、ステータス情報が、エントリーにデータがありでロードアドレスオフセット在りであることを認識する。そして、プロファイラ 5 から与えられたメモリアドレス 40 から、そのエントリーにある最終ロード値 40 を減算する。減算して得た値 0 と、そのエントリーに在るロードアドレスオフセット 0 が同じ値であることを確認する。

【 0 1 4 7 】

そして、ディスクリプタコントローラ 7 は、次のように動作する。バススコアテーブル 8 のエントリーに在るメモリアドレス 20 に基づいて、ディスクリプタコントローラ 7 はリンクリストキャッシュテーブル 9 のエントリーを探す。すなわち、バススコアテーブル 8 は、メモリアドレス 20 をインデックスとして、リンクリストキャッシュテーブル 9 のエントリーを探す。そして、その探したメモリアドレス 20 をインデックスとするエントリーと、現在のメモリアドレス 40 をインデックスとするエントリーとをリンクさせる。具体的には、メモリアドレス 20 をインデックスとするエントリーのリンクインデックスに、メモリアドレス 40 をインデックスとするエントリーのインデックスを設定する。そ

して、図 12 に示すように、メモリアドレス 20 をインデックスとするエントリーにおけるリンクインデックスに設定されたインデックス値が 20 から 40 に変更される。

【0148】

また、ディスクリプタコントローラ 7 は、バススコアテーブル 8 のメモリアドレスを 40 に設定する。また、エントリーのステータス情報に、エントリーにデータありでロードアドレスオフセットありを設定する。また、最終ロード値に、最後にロードした値 0 を設定する。

【0149】

このようにして、本実施形態の場合も、リンクリスト式のプログラムが 1 回実行されることにより、メモリアドレス 30 をインデックスとするエントリーのリンクインデックスには、メモリアドレス 20 をインデックスとするエントリーがリンクされる。実行されるプログラムにおいては、メモリアドレス 30 にアクセスされた後に、メモリアドレス 20 にアクセスされる。したがって、次回以降、このプログラムが実行され、メモリアドレス 30 にアクセスされたとき、メモリアドレス 20 にあるデータはキャッシュ 4 にフェッチされる。これによって、次の段階で必要となるメモリアドレス 20 のデータをキャッシュ 4 に用意することができる。よって、CPU 3 は、メモリ 1 にアクセスする必要はなく、キャッシュ 4 にアクセスして必要なデータを取得できる。すなわち、プリフェッチによりキャッシュヒットを得ることができる。

10

【0150】

また、メモリアドレス 20 をインデックスとするエントリーのリンクインデックスには、メモリアドレス 40 をインデックスとするエントリーがリンクされる。したがって、次回以降、このプログラムが実行され、メモリアドレス 20 にメモリアドレス 40 にあるデータはキャッシュ 4 にフェッチされる。これによって、次の段階で必要となるメモリアドレス 40 のデータをキャッシュ 4 に用意することができる。すなわち、プリフェッチによりキャッシュヒットを得ることができる。よって、CPU 3 は、メモリ 1 にアクセスする必要はなく、キャッシュ 4 にアクセスして、必要となるデータを取得することができる。

20

【0151】

次に、このリンクリスト式のプログラムの 2 回目の実行（プログラムの第 2 実行時）について説明する。なお、ループごとの実行結果については、図 13 を参照するものとする。

30

【0152】

P = 10 のループ（サイクル 2 ~ 8 間のループ）では、リストセル 1 の実行が行われる。このとき、CPU 3 からアクセスされるメモリ 1 のアドレスは、メモリアドレス 10 である。

【0153】

ディスクリプタコントローラ 7 は、メモリアドレス 10 をインデックスとして、リンクリストキャッシュテーブル 9 のエントリーを探す。そして、該当するエントリーを取得する。そして、ディスクリプタコントローラ 7 は、このエントリーのメモリアドレス 10 をキャッシュコントロールディスクリプタテーブル 10 に連絡する。

40

【0154】

また、このとき、ディスクリプタコントローラ 7 は、プロファイルデータキュー 6 からプリフェッチの開始点となる PC 5 を取得する。そして、ディスクリプタコントローラ 7 は、PC 5 とメモリアドレス 10 とをキャッシュコントロールディスクリプタテーブル 10 に連絡する。

【0155】

そして、ディスクリプタコントローラ 7 は、メモリアドレス 10 をインデックスとするエントリーにデータが在るとする。また、そのエントリーのメモリアドレスは、メモリアドレス 10 とする。また、そのエントリーのリンクインデックスには、自身のエントリーのインデックスを設定する。

50

【 0 1 5 6 】

ディスクリプタコントローラ 7 は、バススコアテーブル 8 のエントリーを探す。バススコアテーブル 8 には、上述のように、P C 7 をインデックスとするエントリーがある。ディスクリプタコントローラ 7 は、そのエントリーのステータス情報を確認する。そして、ステータス情報が、エントリーにデータがありでロードアドレスオフセット在りであることを認識する。そして、プロファイル 5 から与えられたメモリアドレス 1 0 から、そのエントリーにある最終ロード値 0 を減算する。減算して得た値 1 0 と、そのエントリーに在るロードアドレスオフセット 0 が異なる値であることを確認する。

【 0 1 5 7 】

そして、ディスクリプタコントローラ 7 は、そのエントリーに次のことを設定する。メモリアドレスに 1 0 を設定する。エントリーのステータス情報を、エントリーにデータ在りでロードアドレスオフセット在りを設定する。ロードアドレスオフセットに、プロファイル 5 から与えられたアドレス 1 0 から、そのエントリーの最終ロード値を減算した値 1 0 を設定する。最終ロード値に、最後にロードした値 3 0 を設定する。

10

【 0 1 5 8 】

P = 3 0 のループ (サイクル 9 ~ 1 5 間のループ) では、リストセル 2 の実行が行われる。このとき、C P U 3 からアクセスされるメモリ 1 のアドレスは、メモリアドレス 3 0 である。

【 0 1 5 9 】

ディスクリプタコントローラ 7 は、メモリアドレス 3 0 をインデックスとして、リンクリストキャッシュテーブル 9 のエントリーを探す。そして、該当するエントリーを取得する。そして、ディスクリプタコントローラ 7 は、このエントリーのリンクインデックスにリンクされたメモリアドレス 2 0 をインデックスとするエントリーを取得する。

20

【 0 1 6 0 】

また、このとき、ディスクリプタコントローラ 7 は、プロファイルデータキュー 6 からプリフェッチの開始点となる P C 5 を取得する。そして、ディスクリプタコントローラ 7 は、P C 5 とメモリアドレス 2 0 とをキャッシュコントロールディスクリプタテーブル 1 0 に連絡する。

【 0 1 6 1 】

そして、ディスクリプタコントローラ 7 は、メモリアドレス 3 0 をインデックスとするエントリーにデータが在るとする。また、そのエントリーのメモリアドレスは、メモリアドレス 3 0 とする。また、そのエントリーのリンクインデックスには、自身のエントリーのインデックスを設定する。

30

【 0 1 6 2 】

ディスクリプタコントローラ 7 は、バススコアテーブル 8 のエントリーを探す。バススコアテーブル 8 には、上述のように、P C 7 をインデックスとするエントリーがある。ディスクリプタコントローラ 7 は、そのエントリーのステータス情報を確認する。そして、ステータス情報が、エントリーにデータがありでロードアドレスオフセット在りであることを認識する。そして、プロファイル 5 から与えられたメモリアドレス 3 0 から、そのエントリーにある最終ロード値 3 0 を減算する。減算して得た値 0 と、そのエントリーに在るロードアドレスオフセット 1 0 が異なる値であることを確認する。

40

【 0 1 6 3 】

そして、ディスクリプタコントローラ 7 は、そのエントリーに次のことを設定する。メモリアドレスに 3 0 を設定する。エントリーのステータス情報を、エントリーにデータ在りでロードアドレスオフセット在りを設定する。ロードアドレスオフセットに、プロファイル 5 から与えられたメモリアドレス 3 0 から、そのエントリーの最終ロード値 3 0 を減算した値 0 を設定する。最終ロード値に、最後にロードした値 2 0 を設定する。

【 0 1 6 4 】

P = 2 0 のループ (サイクル 1 6 ~ 2 2 間のループ) では、リストセル 3 の実行が行われる。このとき、C P U 3 からアクセスされるメモリ 1 のアドレスは、メモリアドレス 2

50

0である。

【0165】

ディスクリプタコントローラ7は、メモリアドレス20をインデックスとして、リンクリストキャッシュテーブル9のエントリーを探す。そして、該当するエントリーを取得する。そして、ディスクリプタコントローラ7は、このエントリーのリンクインデックスにリンクされたメモリアドレス40をインデックスとするエントリーを取得する。

【0166】

また、このとき、ディスクリプタコントローラ7は、プロファイルデータキュー6からプリフェッチの開始点となるPC5を取得する。そして、ディスクリプタコントローラ7は、PC5とメモリアドレス40とをキャッシュコントロールディスクリプタテーブル10に連絡する。

【0167】

そして、ディスクリプタコントローラ7は、メモリアドレス20をインデックスとするエントリーにデータが在るとする。また、そのエントリーのメモリアドレスは、メモリアドレス20とする。また、そのエントリーのリンクインデックスには、自身のエントリーのインデックスを設定する。

【0168】

ディスクリプタコントローラ7は、バススコアテーブル8のエントリーを探す。バススコアテーブル8には、上述のように、PC7をインデックスとするエントリーがある。ディスクリプタコントローラ7は、そのエントリーのステータス情報を確認する。そして、ステータス情報が、エントリーにデータがありでロードアドレスオフセット在りであることを認識する。そして、プロファイラ5から与えられたメモリアドレス20から、そのエントリーにある最終ロード値20を減算する。減算して得た値0と、そのエントリーに在るロードアドレスオフセット0が同じ値であることを確認する。

【0169】

そして、ディスクリプタコントローラ7は、次のように動作する。バススコアテーブル8のエントリーに在るメモリアドレス30に基づいて、ディスクリプタコントローラ7はリンクリストキャッシュテーブル9のエントリーを探す。すなわち、バススコアテーブル8は、メモリアドレス30をインデックスとして、リンクリストキャッシュテーブル9のエントリーを探す。そして、その探したメモリアドレス30をインデックスとするエントリーと、現在のメモリアドレス20をインデックスとするエントリーとをリンクさせる。具体的には、メモリアドレス30をインデックスとするエントリーのリンクインデックスに、メモリアドレス20をインデックスとするエントリーのインデックスを設定する。このようにして、図12に示すように、メモリアドレス30をインデックスとするエントリーにおけるリンクインデックスに設定されたインデックス値が30から20に変更される。

【0170】

また、ディスクリプタコントローラ7は、バススコアテーブル8のメモリアドレスを20に設定する。また、エントリーのステータス情報に、エントリーにデータありでロードアドレスオフセットありを設定する。また、最終ロード値に、最後にロードした値40を設定する。

【0171】

P = 40のループ(サイクル23 ~ 29間のループ)では、リストセル4の実行が行われる。このとき、CPU3からアクセスされるメモリ1のアドレスは、メモリアドレス40である。

【0172】

ディスクリプタコントローラ7は、メモリアドレス40をインデックスとして、リンクリストキャッシュテーブル9のエントリーを探す。そして、該当するエントリーを取得する。そして、ディスクリプタコントローラ7は、このエントリーのリンクインデックスにリンクされたメモリアドレス40をインデックスとするエントリーを取得する(つまり、

自身のエントリーを取得する)。

【0173】

また、このとき、ディスクリプタコントローラ7は、プロファイルデータキュー6からプリフェッチの開始点となるPC5を取得する。そして、ディスクリプタコントローラ7は、PC5とメモリアドレス40とをキャッシュコントロールディスクリプタテーブル10に連絡する。

【0174】

そして、ディスクリプタコントローラ7は、メモリアドレス40をインデックスとするエントリーにデータが在るとする。また、そのエントリーのメモリアドレスは、メモリアドレス40とする。また、そのエントリーのリンクインデックスには、自身のエントリーのインデックスを設定する。

10

【0175】

ディスクリプタコントローラ7は、バススコアテーブル8のエントリーを探す。バススコアテーブル8には、上述のように、PC7をインデックスとするエントリーがある。ディスクリプタコントローラ7は、そのエントリーのステータス情報を確認する。そして、ステータス情報が、エントリーにデータがありでロードアドレスオフセット在りであることを認識する。そして、プロファイル5から与えられたメモリアドレス40から、そのエントリーにある最終ロード値40を減算する。減算して得た値0と、そのエントリーに在るロードアドレスオフセット0が同じ値であることを確認する。

【0176】

20

そして、ディスクリプタコントローラ7は、次のように動作する。バススコアテーブル8のエントリーに在るメモリアドレス20に基づいて、ディスクリプタコントローラ7はリンクリストキャッシュテーブル9のエントリーを探す。すなわち、バススコアテーブル8は、メモリアドレス20をインデックスとして、リンクリストキャッシュテーブル9のエントリーを探す。そして、その探したメモリアドレス20をインデックスとするエントリーと、現在のメモリアドレス40をインデックスとするエントリーとをリンクさせる。具体的には、メモリアドレス20をインデックスとするエントリーのリンクインデックスに、メモリアドレス40をインデックスとするエントリーのインデックスを設定する。このようにして、図12に示すように、メモリアドレス20をインデックスとするエントリーにおけるリンクインデックスに設定されたインデックス値が40に変更される。

30

【0177】

また、ディスクリプタコントローラ7は、バススコアテーブル8のメモリアドレスを20に設定する。また、エントリーのステータス情報に、エントリーにデータありでロードアドレスオフセットありを設定する。また、最終ロード値に、最後にロードした値0を設定する。

【0178】

図13に示すように、キャッシュコントロールディスクリプタテーブル10には、適切なタイミングでプリフェッチを行う指示が設定されることが分かる。そして、キャッシュコントローラ2は、キャッシュコントロールディスクリプタテーブル10を参照して、適切なタイミングでプリフェッチする。

40

【0179】

本発明の技術的範囲は、上述の実施の形態に限られない。リンクリストキャッシュテーブルのエントリー同士をリンクさせる具体的な方法は任意である。エントリーのリンクリストインデックスではなく、エントリーのメモリアドレスを利用して、各エントリーをリンクさせることもできる。

【0180】

プロファイルは、CPU3からメモリ1へのストア命令、リード命令のいずれかを検出しても良いし、双方を検出しても良い。プリフェッチ可能PCとされるプロファイルキューに登録されたPCは、直近に登録されたPCである必要はない。プロファイルキュー自体は、プログラムの分岐命令等により適宜リフレッシュされる。

50

【図面の簡単な説明】

【 0 1 8 1 】

【図 1】第 1 の実施の形態におけるキャッシュ機構のブロック図である。

【図 2】プロファイラ 5 の動作を示すフローチャートである。

【図 3】プロファイラ 5 の動作を示すフローチャートである。

【図 4】バススコアテーブル 8、リンクリストキャッシュテーブル 9 の模式図である。

【図 5】ディスクリプタコントローラ 7 の動作を示すフローチャートである。

【図 6】図 5 の S 1 での処理を示すフローチャートである。

【図 7】キャッシュコントローラ 2 の動作を示すフローチャートである。

【図 8】プリフェッチの実行トレースを示す表図である。

10

【図 9】プログラムの第 1 実行時におけるループごとの実行結果を示す表図である。

【図 10】プログラムの第 2 実行時におけるループごとの実行結果を示す表図である。

【図 11】第 2 の実施の形態におけるディスクリプタコントローラ 7 の動作を示すフローチャートである。

【図 12】第 2 の実施の形態におけるプログラムの第 1 実行時におけるループごとの実行結果を示す表図である。

【図 13】第 2 の実施の形態におけるプログラムの第 2 実行時におけるループごとの実行結果を示す表図である。

【図 14】従来のプリフェッチ機構を示す。

【図 15】配列式のプログラムが実行される場合の説明図である。

20

【図 16】リンクリスト式のプログラムのリストセルの配置サンプルである。

【図 17】スライドによるプリフェッチにおいて、リンクリスト式のプログラムが実行される場合の説明図である。


【符号の説明】

【 0 1 8 2 】


- 1 メモリ
- 2 キャッシュコントローラ
- 3 C P U
- 4 キュー
- 5 プロファイラ
- 6 プロファイルデータキュー
- 7 ディスクリプタコントローラ
- 8 バススコアテーブル
- 9 リンクリストキャッシュテーブル
- 10 キャッシュコントロールディスクリプタテーブル

30


【図 1】




【図 2】




【図 3】




【図 4】




【図5】



【図6】



【図7】




【図8】

| サイクル | PC | 実行される命令 | プログラムの第2実行時の説明 |
|----------|----|-------------------------------|-------------------------|
| 1 | 1 | p=10; | |
| p=10のループ | | | |
| 2 | 2 | while(p) | |
| 3 | 3 | { | |
| 4 | 4 | <メモリアクセスのある処理> | |
| 5 | 5 | <メモリアクセスのない処理> | |
| 6 | 6 | a*=p->value; /*メモリアクセスのある処理*/ | |
| 7 | 7 | p=p->next; /*メモリアクセスのある処理*/ | PC=5でアドレス10にプリフェッチすると登録 |
| 8 | 8 | } | |
| p=30のループ | | | |
| 9 | 2 | while(p) | |
| 10 | 3 | { | |
| 11 | 4 | <メモリアクセスのある処理> | |
| 12 | 5 | <メモリアクセスのない処理> | |
| 13 | 6 | a*=p->value; /*メモリアクセスのある処理*/ | |
| 14 | 7 | p=p->next; /*メモリアクセスのある処理*/ | PC=5でアドレス20にプリフェッチすると登録 |
| 15 | 8 | } | |
| p=20のループ | | | |
| 16 | 2 | while(p) | |
| 17 | 3 | { | |
| 18 | 4 | <メモリアクセスのある処理> | |
| 19 | 5 | <メモリアクセスのない処理> | アドレス20をプリフェッチ |
| 20 | 6 | a*=p->value; /*メモリアクセスのある処理*/ | ヒット |
| 21 | 7 | p=p->next; /*メモリアクセスのある処理*/ | PC=5でアドレス40にプリフェッチすると登録 |
| 22 | 8 | } | |
| p=40のループ | | | |
| 23 | 2 | while(p) | |
| 24 | 3 | { | |
| 25 | 4 | <メモリアクセスのある処理> | |
| 26 | 5 | <メモリアクセスのない処理> | アドレス40をプリフェッチ |
| 27 | 6 | a*=p->value; /*メモリアクセスのある処理*/ | ヒット |
| 28 | 7 | p=p->next; /*メモリアクセスのある処理*/ | |
| 29 | 8 | } | |

【図 9】

| バスコアダテーブル | | | | リンクリストキャッシュテーブルのエントリーのリンクインデックス | | | |
|-----------|---------|-------|---------|---------------------------------|----------|------------|------------|
| サイクル | データの在/無 | 有効/無効 | メモリアドレス | プリフェッチ開始PC | 隣に到達サイクル | 最終PC到達サイクル | 最終PC到達サイクル |
| 初期状態 | 無 | 無効 | 0 | 無効 | 0 | 0 | 0 |
| 7 (p=10) | 在 | 有効 | 10 | 5 | 0 | 7 | 10 |
| 14 (p=20) | 在 | 有効 | 30 | 5 | 7 | 14 | 30 |
| 21 (p=30) | 在 | 有効 | 20 | 5 | 7 | 21 | 20 |
| 28 (p=40) | 在 | 有効 | 40 | 5 | 7 | 28 | 40 |

【図 11】



【図 10】

| バスコアダテーブル | | | | リンクリストキャッシュテーブルのエントリーのリンクインデックス | | | |
|-----------|---------|-------|---------|---------------------------------|----------|------------|------------|
| サイクル | データの在/無 | 有効/無効 | メモリアドレス | プリフェッチ開始PC | 隣に到達サイクル | 最終PC到達サイクル | 最終PC到達サイクル |
| 7 (p=10) | 在 | 有効 | 10 | 5 | -21+C | 7+C | 40 |
| 14 (p=20) | 在 | 有効 | 30 | 5 | 7 | 14+C | 40 |
| 21 (p=30) | 在 | 有効 | 20 | 5 | 7 | 21+C | 40 |
| 28 (p=40) | 在 | 有効 | 40 | 5 | 7 | 28+C | 40 |

| キャッシュコントロールディスクリプタテーブル | | | |
|------------------------|---------|---------|---------|
| サイクル | メモリアドレス | メモリアドレス | メモリアドレス |
| 7 (p=10) | PC-5 | | |
| 14 (p=20) | PC-5 | | |
| 21 (p=30) | PC-5 | | |
| 28 (p=40) | PC-5 | | |

【図 12】

| バスコアダテーブル | | | | リンクリストキャッシュテーブルのエントリーのリンクインデックス | | | |
|-----------|---------|-------|---------|---------------------------------|--------------|--------|--------|
| サイクル | データの在/無 | 有効/無効 | メモリアドレス | プリフェッチ開始PC | ロードアドレスオフセット | 最終ロード値 | 最終ロード値 |
| 初期状態 | 無 | 無効 | 0 | 無効 | 不定 | 0 | 0 |
| 7 (p=10) | 在 | 有効 | 10 | 5 | 不定 | 30 | 10 |
| 14 (p=20) | 在 | 有効 | 30 | 5 | 0 | 20 | 30 |
| 21 (p=30) | 在 | 有効 | 20 | 5 | 0 | 40 | 20 |
| 28 (p=40) | 在 | 有効 | 40 | 5 | 0 | 0 | 40 |

【図 13】


| ＜システムマシナリ＞ | | | | ＜システムマシナリ＞ | | | | ＜システムマシナリ＞ | | | | ＜システムマシナリ＞ | | | |
|-------------|-------|---------|------------|------------|------------|------------|------------|-------------|-------|---------|------------|------------|-------|---------|------------|
| データの種類 | データの数 | メモリアドレス | メモリアドレスの範囲 | メモリアドレスの範囲 | メモリアドレスの範囲 | メモリアドレスの範囲 | メモリアドレスの範囲 | データの種類 | データの数 | メモリアドレス | メモリアドレスの範囲 | データの種類 | データの数 | メモリアドレス | メモリアドレスの範囲 |
| 74C (6-10) | 5 | 10 | 5 | 10 | 30 | 40 | 40 | 74C (6-10) | 5 | 10 | 5 | 10 | 30 | 40 | 40 |
| 144C (6-30) | 5 | 30 | 5 | 0 | 20 | 30 | 40 | 144C (6-30) | 5 | 30 | 5 | 0 | 20 | 30 | 40 |
| 214C (6-30) | 5 | 20 | 5 | 0 | 40 | 20 | 40 | 214C (6-30) | 5 | 20 | 5 | 0 | 40 | 20 | 40 |
| 284C (6-40) | 5 | 40 | 5 | 0 | 0 | 20 | 40 | 284C (6-40) | 5 | 40 | 5 | 0 | 0 | 20 | 40 |

| ＜システムマシナリ＞ | | | | ＜システムマシナリ＞ | | | | ＜システムマシナリ＞ | | | | ＜システムマシナリ＞ | | | |
|-------------|-------|---------|------------|------------|------------|------------|------------|-------------|-------|---------|------------|------------|-------|---------|------------|
| データの種類 | データの数 | メモリアドレス | メモリアドレスの範囲 | メモリアドレスの範囲 | メモリアドレスの範囲 | メモリアドレスの範囲 | メモリアドレスの範囲 | データの種類 | データの数 | メモリアドレス | メモリアドレスの範囲 | データの種類 | データの数 | メモリアドレス | メモリアドレスの範囲 |
| 74C (6-10) | 5 | 10 | 5 | 10 | 30 | 40 | 40 | 74C (6-10) | 5 | 10 | 5 | 10 | 30 | 40 | 40 |
| 144C (6-30) | 5 | 30 | 5 | 0 | 20 | 30 | 40 | 144C (6-30) | 5 | 30 | 5 | 0 | 20 | 30 | 40 |
| 214C (6-30) | 5 | 20 | 5 | 0 | 40 | 20 | 40 | 214C (6-30) | 5 | 20 | 5 | 0 | 40 | 20 | 40 |
| 284C (6-40) | 5 | 40 | 5 | 0 | 0 | 20 | 40 | 284C (6-40) | 5 | 40 | 5 | 0 | 0 | 20 | 40 |


【図 15】

| ＜メモリアクセス＞ | | | | ＜Value History Table＞ | | | |
|-----------|----|-------------|--------|-----------------------|-------|--------|-------|
| STEP | PC | 命令 | アドレス | アドレス | Value | Stride | State |
| 1 | 1 | i=10 | アドレス10 | アドレス30 | | | 0回目 |
| 2 | 2 | while(10<N) | | | | | |
| 3 | 3 | { | | | | | |
| 4 | 4 | a+=mem[10]; | ミス | | 10 | | 1回目 |
| 5 | 5 | i+=10; | | | | | |
| 6 | 6 | } | | | | | |
| 7 | 2 | while(20<N) | | | | | |
| 8 | 3 | { | | | | | |
| 9 | 4 | a+=mem[20]; | ミス | アドレス20 | | 10 | 2回目 |
| 10 | 5 | i+=10; | | | | | |
| 11 | 6 | } | | | | | |
| 12 | 2 | while(30<N) | | | | | |
| 13 | 3 | { | | | | | |
| 14 | 4 | a+=mem[30]; | ヒット | | | | 3回目 |
| 15 | 5 | i+=10; | | | | | |
| 16 | 6 | } | | | | | |

【図 14】



【図 16】



【図 17】

| STEP | | PC | 命令 | ＜メモリアクセス＞ | | | | ＜Value History Table＞ | | | |
|------|----|----|-------------|-----------|--------|--------|--------|-----------------------|-------|--------|-------|
| | | | | アドレス10 | アドレス20 | アドレス30 | アドレス40 | アドレス50 | Value | Stride | State |
| 1 | 1 | | i=10 | | | | | | | | 0回目 |
| 2 | 2 | | while(10<N) | | | | | | | | |
| 3 | 3 | | { | | | | | | | | |
| 4 | 4 | | a+=mem[10]; | | | | | | | | 1回目 |
| 5 | 5 | | i+=10; | ミス | | | | | 10 | | |
| 6 | 6 | | } | | | | | | | | |
| 7 | 7 | | while(20<N) | | | | | | | | |
| 8 | 8 | | { | | | | | | | | |
| 9 | 9 | | a+=mem[30]; | | | ミス | | | | | 2回目 |
| 10 | 10 | | i+=10; | | | | プリフェッチ | | 20 | | |
| 11 | 11 | | } | | | | | | | | |
| 12 | 12 | | while(30<N) | | | | | | | | |
| 13 | 13 | | { | | | | | | | | |
| 14 | 14 | | a+=mem[20]; | | ミス | | | | | | 3回目 |
| 15 | 15 | | i+=10; | | | | | | | | |
| 16 | 16 | | } | | | | | | | | |

フロントページの続き

(56)参考文献 特開2001-188706(JP,A)
特開2001-069440(JP,A)
特開2006-260067(JP,A)
特開平11-167520(JP,A)
特表2006-510082(JP,A)
特開平08-194615(JP,A)

(58)調査した分野(Int.Cl., DB名)

G06F 12/08 - 12/12