

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関  
国際事務局

(43) 国際公開日  
2012年9月13日(13.09.2012)



(10) 国際公開番号

WO 2012/120731 A1

- (51) 国際特許分類:  
H01L 21/265 (2006.01) H01L 29/12 (2006.01)  
H01L 21/336 (2006.01) H01L 29/78 (2006.01)
- (21) 国際出願番号: PCT/JP2011/076267
- (22) 国際出願日: 2011年11月15日(15.11.2011)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:  
特願 2011-050928 2011年3月9日(09.03.2011) JP
- (71) 出願人(米国を除く全ての指定国について): 住友電気工業株式会社(SUMITOMO ELECTRIC INDUSTRIES, LTD.) [JP/JP]; 〒5410041 大阪府大阪市中央区北浜四丁目5番33号 Osaka (JP).
- (72) 発明者: および
- (75) 発明者/出願人(米国についてのみ): 増田 健良(MASUDA, Takeyoshi) [JP/JP]; 〒5540024 大阪府大阪市此花区島屋一丁目1番3号 住友電気工業株式会社 大阪製作所内 Osaka (JP).


- (74) 代理人: 特許業務法人深見特許事務所(Fukami Patent Office, p.c.); 〒5300005 大阪府大阪市北区中之島二丁目2番7号 中之島セントラルタワー Osaka (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR),

[続葉有]

(54) Title: PRODUCTION METHOD FOR SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置の製造方法

[図2]



- S110 Silicon carbide substrate preparation step  
S120 Epitaxial growth step  
S130 Ion implantation step  
S140 Protective film formation step  
S150 Activation annealing step  
S160 Protective film removal step  
S170 Oxide film formation step  
S180 Electrode formation step

(57) Abstract: A MOSFET production method, comprising: a step in which a substrate (8) having an epitaxially grown layer attached thereto and comprising silicon carbide is prepared; a step in which ion implantation is performed on the substrate (8) having the epitaxially grown layer attached thereto; a step in which a protective film (80) comprising silicon dioxide is formed on top of the substrate (8) having the epitaxially grown layer attached thereto and ion implantation performed thereon; and a step in which the substrate (8) having the epitaxially grown layer attached thereto and the protective film (80) formed thereon is heated to a temperature of at least 1,600°C in an atmosphere containing a gas including oxygen atoms.

(57) 要約: MOSFETの製造方法は、炭化珪素からなるエピタキシャル成長層付き基板(8)を準備する工程と、エピタキシャル成長層付き基板(8)にイオン注入を実施する工程と、イオン注入が実施されたエピタキシャル成長層付き基板(8)上に二酸化珪素からなる保護膜(80)を形成する工程と、保護膜(80)が形成されたエピタキシャル成長層付き基板(8)を、酸素原子を含むガスを含有する雰囲気中において1600°C以上の温度域に加熱する工程とを備えている。

WO 2012/120731 A1

OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告 (条約第 21 条(3))

## 明 細 書

**発明の名称 : 半導体装置の製造方法**

### 技術分野

[0001] 本発明は半導体装置の製造方法に関し、より特定のには、炭化珪素からなる基板に導入された不純物を活性化させる活性化アニールにおける基板の表面荒れを抑制することが可能な半導体装置の製造方法に関するものである。

### 背景技術

[0002] 近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。

[0003] このような炭化珪素を材料として用いた半導体装置の製造方法では、炭化珪素からなる基板に所望の不純物を導入した後、当該不純物を活性化させる活性化アニールが実施される。ここで、炭化珪素からなる基板の活性化アニールは高温で実施する必要がある。その結果、活性化アニールにより基板の表面荒れが発生する場合がある。この表面荒れは、製造される半導体装置の特性に悪影響を及ぼすおそれがあるため、低減されることが望ましい。

[0004] これに対し、イオン注入により導入された不純物の活性化アニールの前に、イオン注入が行なわれた領域の表面を窒化珪素膜により被覆する炭化珪素半導体装置の製造方法が提案されている（たとえば、特開平 7-86199 号公報（特許文献 1）参照）。

### 先行技術文献

## 特許文献

[0005] 特許文献1：特開平7－86199号公報

## 発明の概要

### 発明が解決しようとする課題

[0006] しかしながら、上記活性化アニールにおいては、基板は1600℃以上の高温に加熱される必要がある。そのため、上記特許文献1に記載の半導体装置の製造方法では、炭化珪素と窒化珪素との線膨張係数の違い等に起因して、窒化珪素膜に亀裂が生じるおそれがある。そして、保護膜としての窒化珪素膜に亀裂が生じると、基板の表面荒れを十分に抑制できないという問題が生じる。

[0007] 本発明はこのような問題に対応するためになされたものであって、その目的は、炭化珪素からなる基板の活性化アニールにおける表面荒れを抑制することが可能な半導体装置の製造方法を提供することである。

### 課題を解決するための手段

[0008] 本発明に従った半導体装置の製造方法は、炭化珪素からなる基板を準備する工程と、基板にイオン注入を実施する工程と、イオン注入が実施された基板上に二酸化珪素からなる保護膜を形成する工程と、保護膜が形成された基板を、酸素原子を含むガスを含有する雰囲気中において1600℃以上の温度域に加熱する工程とを備えている。

[0009] 本発明の半導体装置の製造方法においては、イオン注入が実施された炭化珪素からなる基板に二酸化珪素からなる保護膜を形成した後、酸素原子を含むガスを含有する雰囲気中において1600℃以上の温度域に加熱することにより活性化アニールが実施される。このとき、二酸化珪素からなる保護膜に亀裂が生じ得る状態となった場合でも、炭化珪素基板から離脱する珪素と雰囲気中のガスに含まれる酸素原子とが結合して生成する二酸化珪素により当該亀裂の発生が抑制される。その結果、本発明の半導体装置の製造方法によれば、炭化珪素からなる基板の活性化アニールにおける表面荒れを抑制す

ることができる。

[0010] 上記本発明の半導体装置の製造方法においては、基板を加熱する工程では、保護膜が形成された基板が1700℃以下の温度域に加熱されてもよい。基板の加熱温度を1700℃以下とすることにより、二酸化珪素からなる保護膜により基板の表面荒れをより確実に抑制することが可能となる。

[0011] 上記本発明の半導体装置の製造方法においては、基板を加熱する工程では、保護膜が形成された基板が酸素ガスを含有する雰囲気中において加熱される。

[0012] 酸素ガスは、安価で取り扱いも容易であるため、上記基板を加熱する工程の雰囲気を構成するガス（酸素原子を含むガス）として好適である。

[0013] 上記本発明の半導体装置の製造方法においては、保護膜を形成する工程では、熱酸化により保護膜が形成されてもよい。これにより、二酸化珪素からなる保護膜を容易に形成することができる。

[0014] 上記本発明の半導体装置の製造方法においては、保護膜を形成する工程と基板を加熱する工程とは単一の工程として実施されてもよい。

[0015] 上記保護膜を熱酸化処理により形成する場合、上記基板は酸素原子を含むガスを含有する雰囲気中において加熱される。そのため、当該保護膜を形成する工程と後続の酸素原子を含むガスを含有する雰囲気中において上記基板を加熱する工程とを単一の工程として実施することができる。これにより、半導体装置の製造プロセスを簡略化することができる。

## 発明の効果

[0016] 以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、炭化珪素からなる基板の活性化アニールにおける表面荒れを抑制することが可能な半導体装置の製造方法を提供することができる。

## 図面の簡単な説明

[0017] [図1]本発明の一実施の形態におけるMOSFET (Metal Oxide Semiconductor Field Effect Transistor) の構造を示す概略断面図である。

[図2]MOSFETの製造方法の概略を示すフローチャートである。

[図3]MOSFETの製造方法を説明するための概略断面図である。

[図4]MOSFETの製造方法を説明するための概略断面図である。

[図5]MOSFETの製造方法を説明するための概略断面図である。

[図6]MOSFETの製造方法を説明するための概略断面図である。

[図7]MOSFETの製造方法を説明するための概略断面図である。

[図8]MOSFETの製造方法を説明するための概略断面図である。

### 発明を実施するための形態

[0018] 以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。

[0019] まず、本発明の一実施の形態における半導体装置の製造方法により製造可能な半導体装置について説明する。図1を参照して、半導体装置としてのMOSFET100は、DMOSFETであって、導電型がn型（第1導電型）である炭化珪素基板1と、炭化珪素からなり導電型がn型であるバッファ層2と、炭化珪素からなり導電型がn型のドリフト層3と、導電型がp型（第2導電型）の一对のp型ボディ領域4と、導電型がn型のn<sup>+</sup>領域5と、導電型がp型のp<sup>+</sup>領域6とを備えている。

[0020] バッファ層2は、炭化珪素基板1の一方の主面1A上に形成され、n型不純物を含むことにより導電型がn型となっている。ドリフト層3は、バッファ層2上に形成され、n型不純物を含むことにより導電型がn型となっている。ドリフト層3に含まれるn型不純物は、たとえばN（窒素）であり、バッファ層2に含まれるn型不純物よりも低い濃度（密度）で含まれている。バッファ層2およびドリフト層3は、炭化珪素基板1の一方の主面1A上に形成されたエピタキシャル成長層である。

[0021] 一对のp型ボディ領域4は、エピタキシャル成長層において、炭化珪素基板1側の主面とは反対側の主面3Aを含むように互いに分離して形成され、p型不純物（導電型がp型である不純物）を含むことにより、導電型がp型

となっている。p型ボディ領域4に含まれるp型不純物は、たとえばアルミニウム（Al）、硼素（B）などである。

[0022] n<sup>+</sup>領域5は、上記主面3Aを含み、かつp型ボディ領域4に取り囲まれるように、一对のp型ボディ領域4のそれぞれの内部に形成されている。n<sup>+</sup>領域5は、n型不純物、たとえばPなどをドリフト層3に含まれるn型不純物よりも高い濃度（密度）で含んでいる。p<sup>+</sup>領域6は、上記主面3Aを含み、かつp型ボディ領域4に取り囲まれるとともに、n<sup>+</sup>領域5に隣接するように一对のp型ボディ領域4のそれぞれの内部に形成されている。p<sup>+</sup>領域6は、p型不純物、たとえばAlなどをp型ボディ領域4に含まれるp型不純物よりも高い濃度（密度）で含んでいる。上記バッファ層2、ドリフト層3、p型ボディ領域4、n<sup>+</sup>領域5およびp<sup>+</sup>領域6は、活性層7を構成する。

[0023] さらに、図1を参照して、MOSFET100は、ゲート絶縁膜としてのゲート酸化膜91と、ゲート電極93と、一对のソースコンタクト電極92と、層間絶縁膜94と、ソース配線95と、ドレイン電極96とを備えている。

[0024] ゲート酸化膜91は、主面3Aに接触し、一方のn<sup>+</sup>領域5の上部表面から他方のn<sup>+</sup>領域5の上部表面にまで延在するようにエピタキシャル成長層の主面3A上に形成され、たとえば二酸化珪素（SiO<sub>2</sub>）からなっている。

[0025] ゲート電極93は、一方のn<sup>+</sup>領域5上から他方のn<sup>+</sup>領域5上にまで延在するように、ゲート酸化膜91に接触して配置されている。また、ゲート電極93は、不純物が添加されたポリシリコン、Alなどの導電体からなっている。

[0026] ソースコンタクト電極92は、一对のn<sup>+</sup>領域5上のそれぞれから、ゲート酸化膜91から離れる向きに延在してp<sup>+</sup>領域6上にまで達するとともに、主面3Aに接触して配置されている。また、ソースコンタクト電極92は、たとえばNi<sub>x</sub>Si<sub>y</sub>（ニッケルシリサイド）など、n<sup>+</sup>領域5とオーミックコンタクト可能な材料からなっている。

[0027] 層間絶縁膜94は、ドリフト層3の主面3A上においてゲート電極93を

取り囲み、かつ一方の p 型ボディ領域 4 上から他方の p 型ボディ領域 4 上にまで延在するように形成され、たとえば絶縁体である二酸化珪素 ( $\text{SiO}_2$ ) からなっている。

[0028] ソース配線 9 5 は、ドリフト層 3 の主面 3 A 上において、層間絶縁膜 9 4 を取り囲み、かつソースコンタクト電極 9 2 の上部表面上にまで延在している。また、ソース配線 9 5 は、A 1 などの導電体からなり、ソースコンタクト電極 9 2 を介して n<sup>+</sup>領域 5 と電氣的に接続されている。

[0029] ドレイン電極 9 6 は、炭化珪素基板 1 においてドリフト層 3 が形成される側とは反対側の主面に接触して形成されている。このドレイン電極 9 6 は、たとえば  $\text{Ni}_x\text{Si}_y$  など、炭化珪素基板 1 とオーミックコンタクト可能な材料からなっており、炭化珪素基板 1 と電氣的に接続されている。

[0030] 次に、MOSFET 100 の動作について説明する。図 1 を参照して、ゲート電極 9 3 の電圧が閾値電圧未満の状態、すなわちオフ状態では、ドレイン電極に電圧が印加されても、ゲート酸化膜 9 1 の直下に位置する p 型ボディ領域 4 とドリフト層 3 との間の p n 接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極 9 3 に閾値電圧以上の電圧を印加すると、p 型ボディ領域 4 のゲート酸化膜 9 1 と接触する付近であるチャネル領域において、反転層が形成される。その結果、n<sup>+</sup>領域 5 とドリフト層 3 とが電氣的に接続され、ソース配線 9 5 とドレイン電極 9 6 との間に電流が流れる。

[0031] ここで、上述のように MOSFET 100 では、p 型ボディ領域 4 のゲート酸化膜 9 1 と接触する付近の領域であるチャネル領域において反転層が形成され、当該反転層を電流が流れる。そのため、主面 3 A に面荒れが生じた場合、反転層における抵抗（チャネル抵抗）が上昇し、オン抵抗が高くなるという問題を生じ得る。しかし、本実施の形態における MOSFET 100 は、以下に説明する本実施の形態における半導体装置の製造方法により製造されていることにより、主面 3 A の面荒れが低減され、上記問題の発生が抑制されている。

[0032] 次に、本実施の形態における MOSFET 100 の製造方法について、図



2～図8を参照して説明する。図2を参照して、本実施の形態におけるMOSFET100の製造方法では、まず工程(S110)として炭化珪素基板準備工程が実施される。この工程(S110)では、図3を参照して、たとえば昇華法により製造されたインゴットをスライスして得られた炭化珪素基板1が準備される。

[0033] 次に、工程(S120)としてエピタキシャル成長工程が実施される。この工程(S120)では、図3を参照して、エピタキシャル成長により炭化珪素基板1の一方の主面1A上に炭化珪素からなるバッファ層2およびドリフト層3が順次形成される。これにより、炭化珪素からなる基板としてのエピタキシャル成長層付き基板8が得られる。

[0034] 次に、工程(S130)としてイオン注入工程が実施される。この工程(S130)では、図3および図4を参照して、まずp型ボディ領域4を形成するためのイオン注入が実施される。具体的には、たとえばAl(アルミニウム)イオンがドリフト層3に注入されることにより、p型ボディ領域4が形成される。次に、n<sup>+</sup>領域5を形成するためのイオン注入が実施される。具体的には、たとえばP(リン)イオンがp型ボディ領域4に注入されることにより、p型ボディ領域4内にn<sup>+</sup>領域5が形成される。さらに、p<sup>+</sup>領域6を形成するためのイオン注入が実施される。具体的には、たとえばAlイオンがp型ボディ領域4に注入されることにより、p型ボディ領域4内にp<sup>+</sup>領域6が形成される。上記イオン注入は、たとえばドリフト層3の主面上に二酸化珪素(SiO<sub>2</sub>)からなり、イオン注入を実施すべき所望の領域に開口を有するマスク層を形成して実施することができる。

[0035] 次に、工程(S140)として保護膜形成工程が実施される。この工程(S140)では、図5を参照して、工程(S130)においてイオン注入が実施されたエピタキシャル成長層付き基板8の主面3A上に二酸化珪素からなる保護膜80が形成される。この保護膜80は、たとえば熱酸化により形成することができる。また、保護膜80の厚みは、たとえば0.1μm以上1μm以下とすることができる。保護膜80は、プラズマCVD(Chem

ical Vapor Deposition) などのCVD法により形成されてもよい。

[0036] 次に、工程（S150）として活性化アニール工程が実施される。この工程（S150）では、工程（S140）において保護膜80が形成されたエピタキシャル成長層付き基板8が、酸素原子を含むガスを含有する雰囲気中において1600℃以上の温度域に加熱される。これにより、工程（S130）においてイオン注入によりエピタキシャル成長層付き基板8に導入された不純物が活性化し、所望の導電型のp型ボディ領域4、n<sup>+</sup>領域5およびp<sup>+</sup>領域6が得られる。

[0037] このとき、工程（S150）においてエピタキシャル成長層付き基板8が、たとえばアルゴンガス雰囲気中において加熱された場合、図6に示すように炭化珪素と二酸化珪素との線膨張係数の違い等に起因して保護膜80に亀裂80Aが生じるおそれがある。この場合、エピタキシャル成長層付き基板8から離脱した珪素原子が当該亀裂80Aを通して雰囲気中に放出される。その結果、表面荒れが発生する。

[0038] これに対し、本実施の形態における工程（S150）では、エピタキシャル成長層付き基板8が酸素原子を含むガスを含有する雰囲気中において加熱される。そのため、エピタキシャル成長層付き基板8から離脱した珪素は雰囲気中の酸素と結合し、二酸化珪素となる。その結果、図7に示すように、エピタキシャル成長層付き基板8と保護膜80との境界部に二酸化珪素膜82が形成されるとともに、二酸化珪素からなり亀裂80Aを充填（修復）する亀裂抑制部81が形成される。これにより、亀裂80Aの発生や成長が抑制され、表面荒れの発生が低減される。

[0039] ここで、上記酸素原子を含むガスとしては、たとえば酸素ガス、オゾンガス、一酸化窒素ガス、二酸化窒素ガス、一酸化炭素ガスなどを採用することができる。酸素ガスは、安価で取り扱いも容易であるため、上記酸素原子を含むガスとして特に好適である。また、工程（S150）では、エピタキシャル成長層付き基板8が、酸素ガス雰囲気中、または酸素ガスとアルゴンガ

スとを含有し、残部不純物からなる雰囲気中において加熱されてもよい。

[0040] また、工程（S 1 5 0）では、エピタキシャル成長層付き基板 8 の加熱温度は 1 7 0 0℃以下とすることが好ましい。エピタキシャル成長層付き基板 8 の加熱温度を 1 7 0 0℃以下とすることにより、二酸化珪素からなる保護膜 8 0、二酸化珪素膜 8 2 および亀裂抑制部 8 1 によって表面荒れをより確実に抑制することができる。

[0041] さらに、上記工程（S 1 4 0）と（S 1 5 0）とは単一の工程として実施されてもよい。具体的には、たとえばエピタキシャル成長層付き基板 8 を、酸素ガスとアルゴンガスとを含有し、残部不純物からなる雰囲気に調整された反応室内において 1 1 0 0℃以上 1 6 0 0℃以下の温度域に加熱して 5 分間以上 1 2 0 分間以下の時間保持することにより保護膜 8 0 を形成した後、雰囲気を変化させることなく同一の反応室内において 1 6 0 0℃以上 1 7 0 0℃以下の温度域に加熱して 1 分間以上 3 0 分間以下の時間保持することにより活性化アニールを実施する。このように工程（S 1 4 0）と（S 1 5 0）とを単一の工程として実施することにより、M O S F E T 1 0 0 の製造プロセスを簡略化することができる。

[0042] 次に、工程（S 1 6 0）として保護膜除去工程が実施される。この工程（S 1 6 0）では、保護膜 8 0 が除去される。保護膜 8 0 の除去は、たとえばフッ酸系の液体を用いて実施してもよいし、フッ素系プラズマ処理により実施してもよい。

[0043] 次に、工程（S 1 7 0）として酸化膜形成工程が実施される。この工程（S 1 7 0）では、図 8 を参照して、たとえば酸素雰囲気中において 1 3 0 0℃に加熱して 6 0 分間保持する熱処理が実施されることにより、酸化膜（ゲート酸化膜）9 1 が形成される。

[0044] 次に、工程（S 1 8 0）として電極形成工程が実施される。図 8 および図 1 を参照して、この工程（S 1 8 0）では、まず、たとえば C V D 法、フォトリソグラフィおよびエッチングにより、高濃度に不純物が添加された導電体であるポリシリコンからなるゲート電極 9 3 が形成される。その後、たと

例えばCVD法により、絶縁体である $\text{SiO}_2$ からなる層間絶縁膜94が、主面3A上においてゲート電極93を取り囲むように形成される。次に、フォトリソグラフィおよびエッチングにより、ソースコンタクト電極92を形成すべき領域の層間絶縁膜94と酸化膜91とが除去される。次に、たとえば蒸着法により形成されたニッケル(Ni)膜が加熱されてシリサイド化されることにより、ソースコンタクト電極92およびドレイン電極96が形成される。そして、たとえば蒸着法により、導電体であるAlからなるソース配線95が、主面3A上において、層間絶縁膜94を取り囲むとともに、 $n^+$ 領域5およびソースコンタクト電極92の上部表面上にまで延在するように形成される。以上の手順により、本実施の形態におけるMOSFET100が完成する。

[0045] 以上のように、本実施の形態におけるMOSFET100の製造方法においては、工程(S150)において二酸化珪素からなる保護膜80に亀裂80Aが生じ得る状態となった場合でも、エピタキシャル成長層付き基板8から離脱する珪素と雰囲気中のガスに含まれる酸素原子とが結合して生成する二酸化珪素により当該亀裂80Aの発生が抑制される。その結果、本実施の形態におけるMOSFET100の製造方法によれば、エピタキシャル成長層付き基板8の活性化アニールにおける表面荒れを抑制することができる。

[0046] なお、上記実施の形態においては、本発明の半導体装置の製造方法の一例としてMOSFETが製造される場合について説明したが、本発明の製造方法により製造可能な半導体装置はこれに限られない。本発明の半導体装置の製造方法は、炭化珪素からなる基板にイオン注入を実施した後、活性化アニールを実施するプロセスが採用される半導体装置の製造方法に広く適用することができ、具体的にはダイオード、JFET(Junction Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)などの製造方法にも適用することができる。

[0047] 今回開示された実施の形態はすべての点で例示であって、制限的なもので

はないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。

### 産業上の利用可能性

[0048] 本発明の半導体装置の製造方法は、炭化珪素からなる基板にイオン注入を実施した後、活性化アニールを実施するプロセスが採用される半導体装置の製造方法に、特に有利に適用され得る。

### 符号の説明


[0049] 1 炭化珪素基板、1 A 主面、2 バッファ層、3 ドリフト層、3 A 主面、4 p型ボディ領域、5 n<sup>+</sup>領域、6 p<sup>+</sup>領域、7 活性層、8 エピタキシャル成長層付き基板、8 0 保護膜、8 0 A 亀裂、8 1 亀裂抑制部、8 2 二酸化珪素膜、9 1 ゲート酸化膜（酸化膜）、9 2 ソースコンタクト電極、9 3 ゲート電極、9 4 層間絶縁膜、9 5 ソース配線、9 6 ドレイン電極、1 0 0 MOSFET。

## 請求の範囲


- [請求項1] 炭化珪素からなる基板（８）を準備する工程と、  
前記基板（８）にイオン注入を実施する工程と、  
前記イオン注入が実施された前記基板（８）上に二酸化珪素からなる保護膜（８０）を形成する工程と、  
前記保護膜（８０）が形成された前記基板（８）を、酸素原子を含むガスを含有する雰囲気中において１６００℃以上の温度域に加熱する工程とを備えた、半導体装置（１００）の製造方法。
- [請求項2] 前記基板（８）を加熱する工程では、前記保護膜（８０）が形成された前記基板（８）が１７００℃以下の温度域に加熱される、請求項１に記載の半導体装置（１００）の製造方法。
- [請求項3] 前記基板（８）を加熱する工程では、前記保護膜（８０）が形成された前記基板（８）が酸素ガスを含有する雰囲気中において加熱される、請求項１に記載の半導体装置（１００）の製造方法。
- [請求項4] 前記保護膜（８０）を形成する工程では、熱酸化により前記保護膜（８０）が形成される、請求項１に記載の半導体装置（１００）の製造方法。
- [請求項5] 前記保護膜（８０）を形成する工程と前記基板（８）を加熱する工程とは単一の工程として実施される、請求項４に記載の半導体装置（１００）の製造方法。

A cross-sectional view of a semiconductor device 100. The device features a substrate 1 with a bottom layer 2 and a layer 3. A central region 1A contains a stack of layers 4, 5, and 6. This central region is flanked by two side regions, each containing a stack of layers 4, 5, and 6. A top layer 92 is positioned above the central and side regions. A large, hatched rectangular block 94 is situated above the central region, with a smaller hatched block 93 on top of it. The entire structure is surrounded by a hatched region 95. A bottom hatched layer 96 is at the base of the device. Various layers and components are labeled with numbers and letters: 1, 2, 3, 4, 5, 6, 1A, 3A, 91, 92, 93, 94, 95, and 96. A bracket 7 groups the central and side regions. An arrow points to the top right corner of the device.

[図2]




[図3]







[図4]




[図5]




[図6]



[図7]



[図8]



## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2011/076267

## A. CLASSIFICATION OF SUBJECT MATTER

H01L21/265(2006.01)i, H01L21/336(2006.01)i, H01L29/12(2006.01)i,  
H01L29/78(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/265, H01L21/336, H01L29/12, H01L29/78

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

|                           |           |                            |           |
|---------------------------|-----------|----------------------------|-----------|
| Jitsuyo Shinan Koho       | 1922-1996 | Jitsuyo Shinan Toroku Koho | 1996-2011 |
| Kokai Jitsuyo Shinan Koho | 1971-2011 | Toroku Jitsuyo Shinan Koho | 1994-2011 |

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

| Category* | Citation of document, with indication, where appropriate, of the relevant passages                                                              | Relevant to claim No. |
|-----------|-------------------------------------------------------------------------------------------------------------------------------------------------|-----------------------|
| X<br>Y    | JP 2002-314071 A (Denso Corp.),<br>25 October 2002 (25.10.2002),<br>paragraphs [0017] to [0028], [0041]; fig. 1<br>(Family: none)               | 1-3<br>4, 5           |
| Y         | JP 2010-262952 A (Mitsubishi Electric Corp.),<br>18 November 2010 (18.11.2010),<br>paragraphs [0051] to [0067]; fig. 22 to 26<br>(Family: none) | 4, 5                  |
| Y         | JP 10-125611 A (Denso Corp.),<br>15 May 1998 (15.05.1998),<br>paragraphs [0016] to [0019]; fig. 1<br>& US 5952679 A                             | 5                     |



Further documents are listed in the continuation of Box C.



See patent family annex.

\* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search  
19 December, 2011 (19.12.11)

Date of mailing of the international search report  
27 December, 2011 (27.12.11)

Name and mailing address of the ISA/  
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2011/076267

## Box No. II Observations where certain claims were found unsearchable (Continuation of item 2 of first sheet)

This international search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons:

1. ☐ Claims Nos.:  
because they relate to subject matter not required to be searched by this Authority, namely:
  
2. ☐ Claims Nos.:  
because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically:
  
3. ☐ Claims Nos.:  
because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).

## Box No. III Observations where unity of invention is lacking (Continuation of item 3 of first sheet)

This International Searching Authority found multiple inventions in this international application, as follows:

The search revealed that the invention in claim 1 is not novel, since the invention is relevant to the matter disclosed in JP 2002-314071.

Consequently, as a result, the invention in claim 1 does not make a contribution over the prior art, and therefore does not have a special technical feature within the meaning of PCT Rule 13.2, second sentence. Accordingly, the inventions in claims 1-5 have no same or corresponding special technical feature, and therefore do not comply with the requirement of unity.

In conclusion, at least four inventions, which are classified in claims [1], [2], [3] and [4, 5], are set forth in claims 1-5.

1. ☐ As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims.
2. ☒ As all searchable claims could be searched without effort justifying additional fees, this Authority did not invite payment of additional fees.
3. ☐ As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims for which fees were paid, specifically claims Nos.:
  
4. ☐ No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claims Nos.:

### Remark on Protest

- ☐ The additional search fees were accompanied by the applicant's protest and, where applicable, the payment of a protest fee.
- ☐ The additional search fees were accompanied by the applicant's protest but the applicable protest fee was not paid within the time limit specified in the invitation.
- ☐ No protest accompanied the payment of additional search fees.

## A. 発明の属する分野の分類 (国際特許分類 (I P C))

Int.Cl. H01L21/265 (2006.01) i, H01L21/336 (2006.01) i, H01L29/12 (2006.01) i, H01L29/78 (2006.01) i

## B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (I P C))

Int.Cl. H01L21/265, H01L21/336, H01L29/12, H01L29/78

最小限資料以外の資料で調査を行った分野に含まれるもの

|             |                     |
|-------------|---------------------|
| 日本国実用新案公報   | 1 9 2 2 - 1 9 9 6 年 |
| 日本国公開実用新案公報 | 1 9 7 1 - 2 0 1 1 年 |
| 日本国実用新案登録公報 | 1 9 9 6 - 2 0 1 1 年 |
| 日本国登録実用新案公報 | 1 9 9 4 - 2 0 1 1 年 |

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

## C. 関連すると認められる文献

| 引用文献の<br>カテゴリー* | 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示                                                     | 関連する<br>請求項の番号 |
|-----------------|---------------------------------------------------------------------------------------|----------------|
| X<br>Y          | JP 2002-314071 A (株式会社デンソー) 2002.10.25, 段落【0017】<br>～段落【0028】, 段落【0041】, 図1 (ファミリーなし) | 1-3<br>4, 5    |
| Y               | JP 2010-262952 A (三菱電機株式会社) 2010.11.18, 段落【0051】<br>～段落【0067】, 図22～図26 (ファミリーなし)      | 4, 5           |
| Y               | JP 10-125611 A (株式会社デンソー) 1998.05.15, 段落【0016】～<br>段落【0019】, 図1 & US 5952679 A        | 5              |

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

## \* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの  
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの  
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)  
「O」口頭による開示、使用、展示等に言及する文献  
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&amp;」同一パテントファミリー文献

国際調査を完了した日

1 9 . 1 2 . 2 0 1 1

国際調査報告の発送日

2 7 . 1 2 . 2 0 1 1

国際調査機関の名称及びあて先

日本国特許庁 (I S A / J P)

郵便番号 1 0 0 - 8 9 1 5

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

宮部 裕一

4 M

3 8 4 0

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 4 6 2

## 第Ⅱ欄 請求の範囲の一部の調査ができないときの意見（第1ページの2の続き）

法第8条第3項（PCT 17条(2)(a)）の規定により、この国際調査報告は次の理由により請求の範囲の一部について作成しなかった。

1. ☐ 請求項 \_\_\_\_\_ は、この国際調査機関が調査をすることを要しない対象に係るものである。  
つまり、
2. ☐ 請求項 \_\_\_\_\_ は、有意義な国際調査をすることができる程度まで所定の要件を満たしていない国際出願の部分に係るものである。つまり、
3. ☐ 請求項 \_\_\_\_\_ は、従属請求の範囲であってPCT規則6.4(a)の第2文及び第3文の規定に従って記載されていない。

## 第Ⅲ欄 発明の単一性が欠如しているときの意見（第1ページの3の続き）

次に述べるようにこの国際出願に二以上の発明があるところの国際調査機関は認めた。

請求項1に係る発明は、調査の結果、特開2002-314071号公報に記載された事項であるため、新規でないことがわかった。

したがって、結果として、前記請求項1に係る発明は先行技術の域を出ないから、PCT規則13.2の第2文の意味において、請求項1に係る発明に特別な技術的特徴はない。それ故、請求項1～5に係る発明に同一の又は対応する特別な技術的特徴はないから、請求1～5は単一性の要件を満たさない。

よって、請求項1～5には、少なくとも請求項[1],[2],[3],[4,5]に区分される少なくとも4の発明が記載されている。

1. ☐ 出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求項について作成した。
2. ☒ 追加調査手数料を要求するまでもなく、すべての調査可能な請求項について調査することができたので、追加調査手数料の納付を求めなかった。
3. ☐ 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったため、この国際調査報告は、手数料の納付のあった次の請求項のみについて作成した。
4. ☐ 出願人が必要な追加調査手数料を期間内に納付しなかったため、この国際調査報告は、請求の範囲の最初に記載されている発明に係る次の請求項について作成した。

## 追加調査手数料の異議の申立てに関する注意

- ☐ 追加調査手数料及び、該当する場合には、異議申立手数料の納付と共に、出願人から異議申立てがあった。
- ☐ 追加調査手数料の納付と共に出願人から異議申立てがあったが、異議申立手数料が納付命令書に示した期間内に支払われなかった。
- ☐ 追加調査手数料の納付はあったが、異議申立てはなかった。