

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7682613号
(P7682613)

(45)発行日 令和7年5月26日(2025.5.26)

(24)登録日 令和7年5月16日(2025.5.16)

(51)国際特許分類

F I

G 0 6 F 12/0842(2016.01) G 0 6 F 12/0842

G 0 6 F 12/123(2016.01) G 0 6 F 12/123

G 0 6 F 12/126(2016.01) G 0 6 F 12/126 1 0 0

請求項の数 21 外国語出願 (全46頁)

(21)出願番号	特願2020-150869(P2020-150869)	(73)特許権者	591003943
(22)出願日	令和2年9月8日(2020.9.8)		インテル・コーポレーション
(65)公開番号	特開2021-86612(P2021-86612A)		アメリカ合衆国 9 5 0 5 4 カリフォル
(43)公開日	令和3年6月3日(2021.6.3)		ニア州・サンタクララ・ミッション カ
審査請求日	令和5年9月4日(2023.9.4)		レッジ ブレーバード・2 2 0 0
(31)優先権主張番号	16/696,548	(74)代理人	110000877
(32)優先日	令和1年11月26日(2019.11.26)		弁理士法人 R Y U K A 国際特許事務所
(33)優先権主張国・地域又は機関	米国(US)	(72)発明者	ネハ ゴルカー
			アメリカ合衆国 9 5 0 5 4 カリフォル
			ニア州・サンタクララ・ミッション カ
			レッジ ブレーバード・2 2 0 0 インテ
			ル・コーポレーション内
		(72)発明者	アキレシュ クマー
			アメリカ合衆国 9 5 0 5 4 カリフォル
			ニア州・サンタクララ・ミッション カ
			最終頁に続く

(54)【発明の名称】 フレキシブルなキャッシュ割り当て技術の優先度ベースのキャッシュラインエビクションアルゴリズム

(57)【特許請求の範囲】

【請求項 1】

複数の優先度の 1 つにそれぞれ割り当てられた複数のウェイを有するラストレベルキャッシュ (L L C) であって、各優先度が、占有する最小および最大ウェイ数を指定するクラスオブサービスレジスタ (C L O S レジスタ) に関連付けられた、 L L C と、
キャッシュ制御回路 (C C C) であって

前記 L L C 内に無効キャッシュライン (無効 C L) が存在する場合、前記無効 C L に、前記複数の優先度の 1 つである要求元優先度を有する後続キャッシュライン (後続 C L) を格納し、

前記要求元優先度が前記複数の優先度のうちの最低のもので、前記要求元優先度が占有するウェイ数が 1 以上である、または前記要求元優先度について前記占有するウェイ数が最大である場合、前記後続 C L を、前記要求元優先度の最も長く使われていない (L e a s t R e c e n t l y U s e d : L R U) C L の代わりに格納し、

前記要求元優先度について前記占有するウェイ数が最小および前記最大の間である場合、前記要求元優先度またはそれより低い優先度の L R U C L の代わりに前記後続 C L を格納し、

前記要求元優先度について前記占有するウェイ数が前記最小よりも低く、前記より低い優先度を有する C L が存在する場合、前記より低い優先度を有する L R U C L の代わりに前記後続 C L を格納し、

無効 C L または前記要求元優先度またはそれより低い優先度を有する C L が存在しな

い場合、より高い優先度の L R U C L の代わりに前記後続 C L を格納する、C C C と、
を備える、システム。

【請求項 2】

前記 L L C は、複数セットのウェイを含み、前記複数のウェイは、前記複数セットの一部で、前記 C C C は、前記後続 C L をどこに格納するかを決定する前に、前記後続 C L の論理アドレスに実行されるハッシングアルゴリズムに基づいて、前記後続 C L が前記複数セットのいずれに含まれるかを判定するものとする、請求項 1 に記載のシステム。

【請求項 3】

L L C キャッシュエビクションに関するヒューリスティクスを維持するキャッシュ監視回路をさらに備え、

10

より低い優先度を有する後続 C L を埋めるために空きを作るため、閾値よりも高い割合の高優先度を有するキャッシュラインがエビクションされる場合、前記高優先度に対する前記 C L O S レジスタが、前記占有する最小および最大ウェイを増やすように更新される、請求項 1 に記載のシステム。

【請求項 4】

前記複数のウェイは、それぞれ N 個の C L を含み、N は 1 以上の正の整数である、請求項 1 に記載のシステム。

【請求項 5】

前記より低い優先度を有する前記 L R U C L が存在し、その代わりに前記後続 C L を格納する際、前記 C C C は、前記 L R U C L を含むウェイ内にその他 C L が存在する場合、前記その他 C L をフラッシュさせるものである、請求項 1 に記載のシステム。

20

【請求項 6】

前記 L L C および前記 C C C を内蔵し、それぞれ仮想マシンを実装する 1 または複数のコアを有するプロセッサをさらに備え、前記 C C C はハイパーバイザを含む、請求項 1 から 5 のいずれか一項に記載のシステム。

【請求項 7】

前記プロセッサは、クラウドサービスプロバイダのデータセンタ内の複数のプロセッサの 1 つである、請求項 6 に記載のシステム。

【請求項 8】

複数の優先度の 1 つにそれぞれ割り当てられた複数のウェイを有するラストレベルキャッシュ (L L C) であって、各優先度が、占有する最小および最大ウェイ数を指定するクラスオブサービスレジスタ (C L O S レジスタ) に関連付けられた、L L C を備えるシステムにおけるキャッシュ制御回路 (C C C) によって実行される方法であって、

30

前記複数の優先度のうちのある要求元優先度を有する後続キャッシュライン (後続 C L) を、前記 L L C に格納する要求を受信する段階と、

前記 L L C 内に無効 C L が存在する場合、前記無効 C L に前記後続 C L を格納する段階と、

前記要求元優先度が前記複数の優先度のうちの最低のもので前記要求元優先度が占有するウェイ数が 1 以上である、または前記要求元優先度について前記占有するウェイ数が最大である場合、前記後続 C L を、前記要求元優先度の最も長く使われていない (L e a s t R e c e n t l y U s e d : L R U) C L の代わりに格納する段階と、

40

前記要求元優先度について前記占有するウェイ数が最小および前記最大の間である場合、前記要求元優先度またはそれより低い優先度の L R U C L の代わりに前記後続 C L を格納する段階と、

前記要求元優先度について前記占有するウェイ数が前記最小よりも低く、前記より低い優先度を有する C L が存在する場合、前記より低い優先度を有する L R U C L の代わりに前記後続 C L を格納する段階と、

無効 C L または前記要求元優先度またはそれより低い優先度を有する C L が存在しない場合、より高い優先度の L R U C L の代わりに前記後続 C L を格納する段階と、

を含む、方法。

50

【請求項 9】

前記 L L C は、複数セットのウェイを含み、前記複数のウェイは、前記複数セットの一部で、前記 C C C は、前記後続 C L をどこに格納するかを決定する前に、前記後続 C L の論理アドレスに実行されるハッシングアルゴリズムに基づいて、前記後続 C L が前記複数セットのいずれに含まれるかを判定するものとする、請求項 8 に記載の方法。

【請求項 10】

L L C キャッシュ監視回路を使用して、L L C キャッシュエビクションに関するヒューリスティクスを維持し、

より低い優先度を有する後続 C L を埋めるために空きを作るため、閾値よりも高い割合の高優先度を有するキャッシュラインがエビクションされる場合、前記高優先度に対する前記 C L O S レジスタを、前記占有する最小および最大ウェイを増やすように更新する、請求項 8 に記載の方法。

10

【請求項 11】

前記複数のウェイは、それぞれ N 個の C L を含み、N は 1 以上の正の整数である、請求項 8 に記載の方法。

【請求項 12】

前記より低い優先度を有する前記 L R U C L が存在し、その代わりに前記後続 C L を格納する際、前記 C C C は、前記 L R U C L を含むウェイ内にその他 C L が存在する場合、前記その他 C L をフラッシュさせるものである、請求項 8 に記載の方法。

【請求項 13】

前記システムは、前記 L L C および前記 C C C を内蔵し、それぞれ仮想マシンを実装する 1 または複数のコアを有するプロセッサをさらに備え、前記 C C C はハイパーバイザを含む、請求項 8 から 12 のいずれか一項に記載の方法。

20

【請求項 14】

前記プロセッサは、クラウドサービスプロバイダのデータセンタ内の複数のプロセッサの 1 つである、請求項 13 に記載の方法。

【請求項 15】

複数の優先度の 1 つにそれぞれ割り当てられた複数のウェイを有するラストレベルキャッシュ (L L C) であって、各優先度が、占有する最小および最大ウェイ数を指定するクラスオブサービス (C L O S) レジスタに関連付けられた、L L C を備えるシステムにおけるキャッシュ制御回路 (C C C) が実行する命令を含むコンピュータプログラムであって、前記実行は、

30

前記複数の優先度のうちのある要求元優先度を有する後続キャッシュライン (後続 C L) を、前記 L L C に格納する要求を受信することと、

前記 L L C 内に無効 C L が存在する場合、前記無効 C L に前記後続 C L を格納することと、

前記要求元優先度が前記複数の優先度のうちの最低のもので、前記要求元優先度が占有するウェイ数が 1 以上である、または前記要求元優先度について前記占有するウェイ数が最大である場合、前記後続 C L を、前記要求元優先度の最も長く使われていない (L e a s t R e c e n t l y U s e d : L R U) C L の代わりに格納することと、

40

前記要求元優先度について前記占有するウェイ数が最小および前記最大の間である場合、前記要求元優先度またはそれより低い優先度の L R U C L の代わりに前記後続 C L を格納することと、

前記要求元優先度について前記占有するウェイ数が前記最小よりも低く、前記より低い優先度を有する C L が存在する場合、前記より低い優先度を有する L R U C L の代わりに前記後続 C L を格納することと、

無効 C L または前記要求元優先度またはそれより低い優先度を有する C L が存在しない場合、より高い優先度の L R U C L の代わりに前記後続 C L を格納することと、
によって実施される、コンピュータプログラム。

【請求項 16】

50

前記ＬＬＣは、複数セットのウェイを含み、前記複数のウェイは、前記複数セットの一部で、前記ＣＣＣは、前記命令にさらに応答して、前記後続ＣＬをどこに格納するかを決定する前に、前記後続ＣＬの論理アドレスに実行されるハッシングアルゴリズムに基づいて、前記後続ＣＬが前記複数セットのいずれに含まれるかを判定するものとする、請求項１５に記載のコンピュータプログラム。

【請求項１７】

前記システムは前記ＬＬＣおよび前記ＣＣＣを内蔵するプロセッサをさらに備え、前記プロセッサは、クラウドサービスプロバイダのデータセンタ内の複数のプロセッサの１つである、請求項１５に記載のコンピュータプログラム。

【請求項１８】

前記複数のウェイは、それぞれＮ個のＣＬを含み、Ｎは１以上の正の整数である、請求項１５に記載のコンピュータプログラム。

【請求項１９】

前記より低い優先度を有する前記ＬＲＵ　ＣＬが存在し、その代わりに前記後続ＣＬを格納する際、前記ＣＣＣは、前記ＬＲＵ　ＣＬを含むウェイ内にその他ＣＬが存在する場合、前記その他ＣＬをフラッシュさせるものである、請求項１５に記載のコンピュータプログラム。

【請求項２０】

前記システムは、前記ＬＬＣおよび前記ＣＣＣを内蔵し、それぞれ仮想マシンを実装する１または複数のコアを有するプロセッサをさらに備え、前記ＣＣＣはハイパーバイザを含む、請求項１５から１９のいずれか一項に記載のコンピュータプログラム。

【請求項２１】

請求項１５から２０のいずれか一項に記載のコンピュータプログラムを格納する非一時的なコンピュータ読み取り可能な媒体。

【発明の詳細な説明】

【技術分野】

【０００１】

本発明の技術分野は概してコンピュータプロセッサアーキテクチャに関し、より詳細には、キャッシュ分割のための改良されたフレキシブルなキャッシュ割り当て技術（Ｆｌｅｘ－ＣＡＴ）の優先度ベースのエビクショナルアルゴリズムに関する。

【背景技術】

【０００２】

マルチテナンシーは、空間共有により高システム利用率および省コストを実現するソリューションであると確認されている。ユーザアプリケーションを実行する仮想マシン（ＶＭ）を各コアがホストする仮想化により、クラウド環境でマルチテナンシーが実現可能である。Ｆｕｎｃｔｉｏｎ　ａｓ　ａ　Ｓｅｒｖｉｃｅ（ＦａａＳ）等の新たなコンピューティングパラダイムは、多数の個別軽量機能をコンテナ内で実行するように、コンテナ型仮想化を利用する。典型的なマルチテナント環境においては、マルチコアプロセッサまたはコアのような同じコンピューティングリソース上に、高い優先度（ＨＰ）のジョブが低い優先度（ＬＰ）のジョブと共存する。ＨＰジョブがレイテンシに敏感なジョブであり、一方、ＬＰジョブは往々にして期限が緩い。ＨＰジョブの一部には、低レイテンシに加え、パフォーマンスの確定性が求められる。ジョブをサブミットするユーザは、サービス品質（ＱｏＳ）サービス水準合意（ＳＬＡ）をクラウドサービスプロバイダ（ＣＳＰ）と締結し、これらに応じてレイテンシまたはパフォーマンスの確定性の保証についてこれらに準拠する。ＣＳＰは、パフォーマンス変動、または同位置の他のＬＰジョブが引き起こすＨＰジョブのＱｏＳの低下を抑制することで、ＳＬＡを満たす必要がある。

【図面の簡単な説明】

【０００３】

本発明は、添付図面の図において限定ではなく例として示されており、それらの中で、同様の参照符号は同様の要素を示している。

10

20

30

40

50

【 0 0 0 4 】

【図 1】いくつかの実施形態に係る、命令を実行する処理コンポーネントを示すブロック図である。

【 0 0 0 5 】

【図 2】いくつかの実施形態に係る、仮想マシンを実行するマルチコアシステムを含むシステムを示すブロック図である。

【 0 0 0 6 】

【図 3】いくつかの実施形態に係る、例示的なキャッシュ分割方式を示す。

【 0 0 0 7 】

【図 4】いくつかの実施形態に係る、キャッシュラインエビクションを示すブロック図である。

10

【 0 0 0 8 】

【図 5】いくつかの実施形態に係る、キャッシュフィル要求に応じてキャッシュ制御回路で実行される処理を示すブロックフロー図である。

【 0 0 0 9 】

【図 6】いくつかの実施形態に係る、キャッシュフィル要求を処理するキャッシュ制御回路を示すフロー図である。

【 0 0 1 0 】

図 7 A および図 7 B は、本発明のいくつかの実施形態に係る、汎用ベクトル向け命令フォーマットおよびその命令テンプレートを示すブロック図である。

20

【 0 0 1 1 】

【図 7 A】本発明のいくつかの実施形態に係る、汎用ベクトル向け命令フォーマットおよびそのクラス A 命令テンプレートを示すブロック図である。

【 0 0 1 2 】

【図 7 B】本発明のいくつかの実施形態に係る、汎用ベクトル向け命令フォーマットおよびそのクラス B 命令テンプレートを示すブロック図である。

【 0 0 1 3 】

【図 8 A】本発明のいくつかの実施形態に係る、例示的な特定ベクトル向け命令フォーマットを示すブロック図である。

【 0 0 1 4 】

30

【図 8 B】一実施形態による、特定ベクトル向け命令フォーマットの、フルオペコードフィールドを構成するフィールドを示すブロック図である。

【 0 0 1 5 】

【図 8 C】一実施形態による、特定ベクトル向け命令フォーマットの、レジスタインデックスフィールドを構成するフィールドを示すブロック図である。

【 0 0 1 6 】

【図 8 D】一実施形態による、特定ベクトル向け命令フォーマットの、拡張演算フィールドを構成するフィールドを示すブロック図である。

【 0 0 1 7 】

【図 9】一実施形態による、レジスタアーキテクチャのブロック図である。

40

【 0 0 1 8 】

【図 10 A】いくつかの実施形態に係る、例示的なインオーダーパイプラインおよび例示的なレジスタリネーミング、アウトオブオーダー発行 / 実行パイプラインの両方を示すブロック図である。

【 0 0 1 9 】

【図 10 B】いくつかの実施形態に係る、プロセッサに含まれる、インオーダーアーキテクチャコアの例示的な実施形態および例示的なレジスタリネーミング、アウトオブオーダー発行 / 実行アーキテクチャコアの両方を示すブロック図である。

【 0 0 2 0 】

図 11 A および図 11 B は、より具体的で例示的なインオーダーコアアーキテクチャのブ

50

ロック図であり、そのコアはチップ内の（同じタイプおよび／または異なるタイプの他のコアを含む）いくつかの論理ブロックのうちの１つである。

【００２１】

【図１１Ａ】いくつかの実施形態に係る、オンダイ相互接続ネットワークへの接続を備え、かつ、レベル２（Ｌ２）キャッシュのローカルサブセットを備えた単一のプロセッサコアのブロック図である。

【００２２】

【図１１Ｂ】いくつかの実施形態に係る、図１１Ａのプロセッサコアの一部の拡大図である。

【００２３】

【図１２】いくつかの実施形態に係る、プロセッサのブロック図であり、当該プロセッサは、２以上のコアを有してよく、統合メモリコントローラを有してよく、統合グラフィックを有してよい。

【００２４】

図１３から１６は、例示的なコンピュータアーキテクチャのブロック図である。

【００２５】

【図１３】いくつかの実施形態に係る、システムのブロック図である。

【００２６】

【図１４】いくつかの実施形態に係る、第１のより具体的な例示的システムのブロック図である。

【００２７】

【図１５】いくつかの実施形態に係る、第２のより具体的な例示的システムのブロック図である。

【００２８】

【図１６】いくつかの実施形態に係る、システムオンチップ（ＳｏＣ）のブロック図である。

【００２９】

【図１７】いくつかの実施形態に係る、ソース命令セット内のバイナリ命令をターゲット命令セット内のバイナリ命令に変換するためのソフトウェア命令コンバータの使用を対比するブロック図である。

【発明を実施するための形態】

【００３０】

以下の説明では、多数の具体的な詳細が示されている。ただし、いくつかの実施形態はこれら具体的な詳細無しで実施でき得ることが理解されよう。他の例では、本記載の理解を損なわないように、既知の回路、構造、および技術については詳細に示さない。

【００３１】

本明細書での「一実施形態」、「ある実施形態」、「例としての実施形態」等の表現は、記載された実施形態にある特徴、構造、または特性が含まれ得ることを示すが、必ずしもすべての実施形態がこれらの特徴、構造、または特性を含むわけではない。さらに、このような文言は、必ずしも同一の実施形態を指していない。さらに、ある特徴、構造、または特性がある実施形態について記載される場合、明示的に記載されていれば他の実施形態についてもこれらの特徴、構造、または特性に影響を与えることが当業者には自明であることを示す。

【００３２】

上述のように、クラウドサービスプロバイダ（ＣＳＰ）は、パフォーマンス変動、または同位置の他の低パフォーマンスＬＰジョブが引き起こす高パフォーマンス（ＨＰ）ジョブのサービス品質（ＱｏＳ）の低下を抑制することで、サービス水準合意（ＳＬＡ）を満たす必要がある。具体的には、開示の実施形態は、フレキシブルなキャッシュ割り当て技術（Flexible Cache Allocation Technology: Flex-CAT）について説明する。これは、ＬＰジョブによる、ＨＰラストレベルキャッ

10

20

30

40

50

シュ（LLC）エビクションを抑制する構造的ソリューションである。Flex-CAT手法は、各種優先度により、各キャッシュセット内のキャッシュライン（CL）の利用に応じて、各セットに最適なウェイ数を動的に決定するものである。その境界（最小および最大ウェイ数）は、LLCキャッシュフィル時に、エビクション対象を選択する際のヒントを提供するモデル固有レジスタ（MSR）内に指定される。

【0033】

Flex-CATは、キャッシュパーティションを指定するための、容易に設定可能で、それでいてフレキシブルなインタフェースを提供するという利点がある。Flex-CATは、詳細な粒度でパーティションを管理するため、リアルタイムデータに基づく、優先度式LLCエビクション決定を下す動的キャッシュ分割方式をサポートする。Flex-CATは、パフォーマンスの確定性、ならびに高パフォーマンスジョブおよび低パフォーマンスジョブの分離等の、QoS保証を満たす構造的特徴に対する、クラウドサービスプロバイダの要求を満たすことに寄与する。本明細書において、低パフォーマンスジョブを「ノイジーネイバー（noisy neighbors；うるさい隣人）」とも称する場合がある。

【0034】

より劣る代替的な手法は、コアにウェイの個別セットを割り当て、HPおよびLPジョブを特定のコアに限定することで、リソースを共有するHPおよびLPジョブ間の不均衡を解消しようとしてきた。しかしそのような手法にはいくつか問題がある。例えば、当該メカニズムには、優先度という概念が存在しない。これら手法の一部は、すべてのキャッシュセットおよびHPコアに固有のウェイセットを割り当てることによりLPジョブからHPジョブを分離するが、このような固有のリソースは、HP作業負荷に利用されていないときには、LP作業負荷に利用することができない。さらに、これら手法の一部によると、特定の限定されたキャッシュセット（例えば、xセット）が他よりも飽和する（例えば、Nをキャッシュセットの総数とすると、N-xセット）。これらxセットの飽和による、HPジョブへの均等ウェイ割り当ては、N-xセット全体での過提供、ならびにこれらN-xの過少利用につながる可能性がある。さらに、コアに最大ウェイよりも少なく割り当てると、結合性の低下が生じ、競合性ミスが多くなり、パフォーマンス低下につながる。固定のキャッシュウェイをコアに割り当てる静的割り当てを利用した場合、キャッシュエビクションおよびフィル時に柔軟性が入る余地がない。

【0035】

一方で開示の実施形態は、動的に優先度とキャッシュパーティションを指定するため、フレキシブルなインタフェースを提供する。優先度は高くなる順で列挙される。フレキシブルなキャッシュパーティションは、優先度毎の最大および最小ウェイ数について指定可能である。いくつかのその他手法と異なり、Flex-CATは各パーティションに割り当てられるキャッシュウェイを正確に指定するソフトウェアを必要としない。

【0036】

そのような動的な優先度およびキャッシュ分割仕様は、クラスオブサービス（CLOS）レジスタによりサポートされる。同レジスタは、各CLOSに対して以下の値を保持する。

- ・CLOS優先度P：Pnビット
- ・優先度Pが占める最大ウェイ数： $m \times w_n$ ビット
- ・優先度Pが占める最小ウェイ数： $m \times n \times w_n$ ビット

【0037】

例えば、優先度最大数を4とすると、 $P_n = \log(4) = 2$ 。最大ウェイ数を16とすると、 $m \times w_n = m \times n \times w_n = \log(16) = 4$ 。

10

20

30

40

50

【表 1】

CLOS[0]:(0,12,4)および CLOS[1]:(1,4,1)とする

CLOS	優先度	最大 W(mxwn ビット)	最小 W(mnwn ビット)
0	0	12	4
1	1	4	1

10

【0038】

本明細書に開示の実施形態によると、要求元は LLC に埋められる予定の CL のオーナーである。要求元の優先度を PF とする。システムにおいて、PL が最低優先度で、PH が最高優先度である。loc を Flex - CAT により決定される要求元の CL に対する最終格納場所とする。要求元の占有数 $O[PF]$ は、インデックスされたキャッシュセット内で、要求元が占める CL の数である。

【0039】

Flex - CAT は、キャッシュセット粒度で、優先度式キャッシュ分割を実行する、新たなエビクショナルゴリズムである。要求元の占有数が最大ウェイト割り当て (mxw) を超えない限り、優先的に LP CL がエビクションされる。要求元の占有数が最大割り当てに達すると、Flex - CAT はその他優先度エビクションよりも自己エビクションを優先し、パーティション境界内に留まるようにする。これら前2段階で対象が発見できない限定的状況では、Flex - CAT は後続のキャッシュフィルの場所を作るため、HP CL をエビクションに選択する。このような Flex - CAT の基本的考え方を図4に示す。

20

【0040】

詳細なアルゴリズムを図4から図6のフローチャートに示し、以下に説明する。LLC フィル時に、開示の実施形態は、従来のハッシングアルゴリズムにより、要求元の後続キャッシュラインに対するキャッシュセットインデックスを判定する。

【0041】

適切なキャッシュセットにインデックスした後、Flex - CAT は最初に、インデックスされたキャッシュセット内の無効な LLC エントリを探す。キャッシュセットが一杯で、無効格納場所が見つからない場合、Flex - CAT は LLC からエビクションされる必要のある対象 CL を判定する。これにより、Flex - CAT は飽和したキャッシュセットのみでイネーブルされ、コンテンションがなければ無用に作業負荷が課されないことが保証される。Flex - CAT はキャッシュセット全体を走査し、システムの各優先度について、LRU CL のインデックス、その経過時間、および占有数を判定する。

30

【0042】

要求元の占有数が最小割り当て未満 ($O[PF] < PF[mnw]$) であれば、Flex - CAT は LP LRU CL を優先してエビクションして、その占有数を上げる。要求元の占有数が最小割り当てに達し、かつ最大割り当て未満 ($PF[mnw] \leq O[PF] < PF[mxw]$) であれば、Flex - CAT は、優先度の中から、LRU 対象を探しながら、さらにその LRU CL を候補リストに加える。要求元の占有数が最大割り当てに達すると、Flex - CAT は LP LRU 候補を無視して、要求元の LRU (LRUF) を対象 CL として選択し、要求元の占有数が決して上限 ($PF[mxw]$) を超えないことを保証する。前段階で対象が発見されなければ(すべてのラインがより高い優先度のオーナーに属する場合)、Flex - CAT は HP エビクションを実施する。

40

【0043】

図5および図6に示し、以下に説明するフローチャートに、適切なキャッシュセットにインデックスした後 Flex - CAT が経る段階を示す。

50

【 0 0 4 4 】

図 1 は、いくつかの実施形態に係る、命令を実行する処理コンポーネントを示すブロック図である。図示のとおり、ストレージ 1 0 1 は実行される命令（複数可）1 0 3 を格納する。さらに後述するように、いくつかの実施形態において、システム 1 0 0（本明細書では「コンピューティングシステム」とも称する）は、行列を含む、パackedデータベクトルの複数要素を同時に処理する SIMD プロセッサである。

【 0 0 4 5 】

動作時、命令（複数可）1 0 3 はフェッチ回路 1 0 5 によりストレージ 1 0 1 からフェッチされる。命令は、復号回路 1 0 9 により復号される。復号回路 1 0 9 は、フェッチされた命令 1 0 7 を、1 または複数の動作に復号する。いくつかの実施形態において、この復号は実行回路（実行回路 1 1 7 等）により実行される複数のマイクロ動作を生成することを含む。復号回路 1 0 9 はさらに、（使用される場合）命令サフィクスとプレフィクスとを復号する。

10

【 0 0 4 6 】

いくつかの実施形態において、レジスタリネーミング、レジスタ割り当て、および/またはスケジューリング回路 1 1 3 は、以下のうちの 1 または複数のための機能を提供する。1）論理オペランド値を物理オペランド値にリネーミング（例えば、いくつかの実施形態においてレジスタエイリアステーブル）、2）ステータスビットおよびフラグを復号された命令に割り当て、3）命令プールのうち、復号された命令 1 1 1 を実行回路 1 1 7 上での実行用にスケジューリング（例えば、いくつかの実施形態においてリザベーションステーションを利用）。

20

【 0 0 4 7 】

レジスタ（レジスタファイル）および/またはメモリ 1 1 5 は、データを実行回路 1 1 7 により実行される命令 1 1 1 のオペランドとして格納する。例示的なレジスタの種類は、少なくとも図 9 を参照して以下にさらに説明し、示すように、書き込みマスクレジスタ、パackedデータレジスタ、汎用レジスタ、フローティングポイントレジスタを含む。

【 0 0 4 8 】

いくつかの実施形態において、ライトバック回路 1 1 9 は命令実行結果をコミットする。実行回路 1 1 7 およびシステム 1 0 0 は、図 2 ~ 図 4、図 1 0 A、図 1 0 B、図 1 1 A、図 1 1 B にさらに図示され、それらを参照に説明される。

30

【 0 0 4 9 】

図 2 は、いくつかの実施形態に係る、仮想マシンを実行するマルチコアプロセッサを含むシステムを示すブロック図である。図示のとおり、コンピューティングシステム 2 0 0 は、ラストレベルキャッシュ LLC 2 0 4 を共有するコア 0 2 0 6 A、コア 1 2 0 6 B、... コア N 2 0 6 N までを含むマルチコアプロセッサ 2 0 2 を含む。これとともに、プロセッサ 2 0 2 のリソースは、1 または複数のクライアントにネットワークサービスを提供するように、クラウドサービスプロバイダ（CSP）のコンピューティングプラットフォームの一部として機能できる。例えば、図示のとおり、コア 0、1、から N は、VM 0 2 1 0 A、VM 1 2 1 0 B、... VM N 2 1 0 N までをサポートする。VM 0 2 1 0 A は、VNF アプリケーション 0 2 1 2 A（仮想ネットワーク機能アプリケーション）と、ゲスト OS 0 2 1 4 A とをサポートする。同様に、VM 1 2 1 0 B は、VNF アプリケーション 1 2 1 2 B と、ゲスト OS 1 2 1 4 B とをサポートする。同様に、VM N 2 1 0 N は、VNF アプリケーション 2 1 2 N と、ゲスト OS N 2 1 4 N とをサポートする。動作時、仮想マシンはハイパーバイザ/VMM 2 0 8 を使用して起動および管理される。さらにシステムを管理するため、オペレーティングシステム 2 1 4 を呼び出すことが可能である。

40

【 0 0 5 0 】

いくつかの実施形態において、キャッシュ制御回路 2 0 1 は、ハイパーバイザ/VMM 2 0 8 と協働して、本明細書に記載のキャッシュ分割方式を実施する。

【 0 0 5 1 】

50

いくつかの実施形態において、キャッシュ監視回路 203 は、高優先度キャッシュラインのエビクションを生じる低優先度キャッシュフィル要求の割合等の、キャッシュアクセス要求に係る統計およびヒューリスティクスを維持する。キャッシュ監視回路 203 は、代替的にプロセッサ 202 に組み込まれることが可能であれば、破線で囲っていることで示されるように、任意のものである。いくつかの例において、コンピューティングシステム 200 はスタンドアロンコンピューティングプラットフォームであるが、別の例では、ネットワーク（図示せず）を介して別のコンピューティングプラットフォームに結合される。

【0052】

いくつかの実施形態において、コンピューティングシステム 200 はデータセンタ内のノードであって、1または複数の VNF アプリケーションを個別に実行する VM をサポートする。同アプリケーションは、例えば、クラウドサービスプロバイダ、データベースネットワークサービス、ウェブサイトホスティングサービス、ルーティングネットワークサービス、eメールサービス、ファイアウォールサービス、ドメインネームサービス（DNS）、キャッシングサービス、ネットワークアドレストランスレーション（NAT）サービス、またはウイルススキャンネットワークサービスを含む。コンピューティングシステム 200 における VM 210A ~ 210N は、ハイパーバイザ/VMM 208 等の、ハイパーバイザまたは仮想マシンマネージャ（VMM）により管理または制御され得る。他の実施形態では、コンピューティングシステム 200 は、同一の物理的エンクロージャ、シャーシ、またはコンテナに収められた、各種上述のコンピューティングリソースを有する、より従来どおりのサーバとして構成されてよい。

【0053】

いくつかの実施形態によると、仮想マシンは、物理コンピュータ同様、オペレーティングシステムおよびアプリケーションを実行するソフトウェアコンピュータである。一部の仮想マシンは、構成ファイルセットにより構成され、ホストの物理リソースにより補助される。また、ハイパーバイザまたは VMM は、仮想マシンを生成および管理する、コンピュータソフトウェア、ファームウェア、またはハードウェアである。ハイパーバイザが 1 または複数の仮想マシンを動作させるコンピュータを、ホストマシンと称し、各仮想マシンをゲストマシンと称する。ハイパーバイザまたは VMM は、仮想オペレーティングプラットフォームによりゲストオペレーティングシステムを提示し、ゲストオペレーティングシステムの実行を管理する。様々なオペレーティングシステムの多数のインスタンスが、仮想化ハードウェアリソースを共有し得る。例えば、Linux（登録商標）、Windows（登録商標）、macOS（登録商標）インスタンスはすべて、マルチコアを有する単一の物理プロセッサ上で動作可能である。

【0054】

いくつかの例において、図 2 に示すように、コンピューティングシステム 200 に対するコンピューティングリソースの少なくとも一部は、共有ラストレベルキャッシュ（LLC）204 を有する CPU / コア 206A、206B、... 206N 等の、処理要素を含み得る。

【0055】

LLC 204 は、いくつかの例において、プロセッサ 202 の外部にある。いくつかの例によると、共有 LLC 204 は、アクセスレイテンシを最小限に抑えるため、CPU / コア 206A から 206N に対する共有 LLC として機能するため、比較的高速のアクセスメモリの種類であり得る。共有 LLC 204 に含まれる比較的高速のアクセスメモリの種類は、揮発性または不揮発性メモリを含み得るがこれらに限定されない。揮発性メモリの種類は、スタティックランダムアクセスメモリ（SRAM）もしくはダイナミックランダムアクセスメモリ（DRAM）、サイリスタ RAM（TRAM）、またはゼロキャパシタ RAM（ZRAM）を含むことができるが、これらに限定されない。不揮発性メモリの種類は、カルコゲナイド相変化材料（例えばカルコゲナイドガラス）を含む 3 次元（3D）クロスポイントメモリ構造を有する、バイトまたはブロックアドレス指定可能な不揮発

10

20

30

40

50

性メモリの種類（以下、「３Ｄクロスポイントメモリ」と呼ぶ）を含むことができるが、これらに限定されない。不揮発性メモリの種類はさらに、バイトまたはブロックアドレス指定可能な不揮発性メモリの他の種類を含み得る。この例として、多閾値ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、単一または複数相変化メモリ（ＰＣＭ）、抵抗性メモリ、ナノワイヤメモリ、強誘電体トランジスタランダムアクセスメモリ（ＦｅＴＲＡＭ）、メモリスト技術を組み込んだ磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）、スピントランスファトルクＭＲＡＭ（ＳＴＴ－ＭＲＡＭ）、または上記の任意の組み合わせが挙げられるが、これらに限定されない。

【００５６】

図３は、いくつかの実施形態に係る、例示的なＬＬＣキャッシュ分割方式を示す。図示のように、方式３００は、図２に示すようなコンピューティングシステム２００の共有ＬＬＣ２０４として使用可能な方式の一例である。ここでＬＬＣ３０４は、各キャッシュウェイ３０２が８つのキャッシュラインを含む、８ウェイセットアソシアティブキャッシュとして示されている。ＬＬＣ３０４のキャッシュラインは一部が低優先度アプリケーション３０６に割り当てられ、一部が高優先度アプリケーション３１０に割り当てられ、一部が無効３０８である。説明を簡潔にするため、共有ＬＬＣ３５４は、各ウェイが１つのキャッシュラインを含む、８ウェイセットアソシアティブキャッシュとして示されている。ＬＬＣ３５４のキャッシュラインは一部が低優先度アプリケーション３５６に割り当てられ、一部が高優先度アプリケーション３６０に割り当てられ、一部が無効３５８である。図３に図示したものは、開示の実施形態を特定の構成に限定するものではない。別の方式は、より多くのまたはより少ないセット、セット内により多くのまたはより少ないウェイ、各ウェイ内により多くのまたはより少ないキャッシュラインなどを含んでもよい。例えば、ＬＬＣ２０４は、各セットがＭ個のキャッシュラインを含む、Ｎウェイセットアソシアティブキャッシュであり得る。ここで、ＮおよびＭは１以上の正の整数である。

【００５７】

動作時、さらに後述するように、ＬＬＣ２０４は、ＬＬＣを共有するアプリケーションの必要に応じて、動的に再分割される。開示の実施形態の利点として、低優先度アプリケーションにより、高優先度アプリケーションに割り当てられたキャッシュラインのエビクションを最小限に抑えることを図る。

【００５８】

図４は、Ｆｌｅｘ－ＣＡＴアルゴリズムのいくつかの実施形態に係る、キャッシュラインエビクションを示すブロック図である。開示の実施形態によると、Ｆｌｅｘ－ＣＡＴはキャッシュセット粒度で優先度式キャッシュ分割を行うエビクションアルゴリズムである。図示のように、方式４００は、優先度４０２の範囲内に入る優先度のアプリケーションを示す。円弧４０４、４０６、４０８は、要求元コアからの後続キャッシュラインで、キャッシュラインを満たす要求のために空きを作るためのキャッシュラインエビクションを示す。エビクション４０８等の一部のエビクションは、より低い優先度割り当てのエビクションにより、より高い優先度割り当てのための空きを作る。一部のエビクションは自己エビクションで、円弧４０６で示す（例えば、後続ＣＬのために空きを作るため、最大ウェイ数を既に割り当てた優先度が自己エビクションする）。要求元の占有数が最大割り当てに達すると、Ｆｌｅｘ－ＣＡＴはその他優先度エビクションよりも自己エビクションを優先し、パーティション境界内に留まるようにする。これら前２段階で対象が発見できない限定的状況では、Ｆｌｅｘ－ＣＡＴは後続のキャッシュフィルの場所を作るため、ＨＰＣＬをエビクションに選択する。Ｆｌｅｘ－ＣＡＴは、エビクション４０８のようなＬＰＣＬのエビクションの最大化を図り、エビクション４０４のようなＨＰＣＬのエビクションの最小化を図る。

【００５９】

図５は、いくつかの実施形態に係る、キャッシュフィル要求に応じてキャッシュ制御回路で実行される処理を示すブロックフロー図である。例えば、図２のキャッシュ制御回路（ＣＣＣ）２０１によりフロー５００が実行可能である。図示のとおり、５０１において

フロー 500 が開始し、CCC は、要求元優先度を有する後続のキャッシュフィル要求を要求元から受信するものとする。例えば、要求元は図 2 のコア 206 A、206 B、... 206 N までのうちの 1 つであり得、図 1 のメモリ 115 等のメモリから、後続キャッシュラインが取得可能である。要求元優先度は、要求元コア内で動作するアプリケーションに割り当てられた優先度を反映可能である。動作 502 において、CCC は、LLC 内に無効キャッシュライン (CL) が 1 つでも存在するかを判定するものとする。存在する場合、動作 504 において、CCC は、無効キャッシュラインの格納場所に後続 CL を書き込むものとし、505 において格納場所が発見されるとフローが終了する。しかし、動作 502 において無効 CL が存在しないと示されると、506 において CCC は、システム内の各優先度について、優先度 (P) と、優先度 P (LRUp) を有する LRUCL のインデックスと、LRUp の経過時間と、優先度が占めるウェイ数とを決定するものとする。動作 508 において、CCC は、要求元優先度 (PR) が最低優先度であるかを判定するものとする。最低優先度である場合、CCC は動作 510 において、要求元優先度 (OPR) の占有数が 0 に等しいかを判定するものとする。等しい場合、フローは動作 524 に進む。ここでは、後続 CL (PR) のために空きを作るため、より高い優先度 CL (PH) がエビクションされる。

【0060】

動作 524 は、より低い優先度キャッシュラインのために空きを作るため、高優先度キャッシュラインがエビクションされる状況を示す。これは、上述の場合を除き、開示の実施形態が可能な限り避けることを図る状況である。いくつかの実施形態において、図 2 のキャッシュ監視回路 203 等のキャッシュ監視回路は、動作 524 のインスタンスを含む、キャッシュフィル要求へのヒューリスティクス追跡応答を維持する。いくつかの実施形態において、CCC はヒューリスティクスを監視し、必要に応じて、各優先度に割り当てられた最小および最大ウェイ数を動的に調整する。これにより、最終的に動作 524 につながるような、より低い優先度のアプリケーションのエビクションに対するより高い優先度アプリケーションの積極性を調節する。いくつかの実施形態において、キャッシュ監視回路 203 は LLC を再分割させる。またはいくつかの実施形態において、動作 524 の発生等の維持されたヒューリスティクスが所定の閾値を超える場合、キャッシュ監視回路は各種優先度に関連付けられたウェイの境界を調整させる。例えば、高優先度アプリケーションに割り当てられたウェイ数を、動作 524 の繰り返し実行につながるような、低優先度アプリケーションの繰り返し、積極的、および完全なエビクションを低減するように、低減可能である。CCC が動作 510 において要求元占有数が 0 ではないと判定すると、CCC は動作 514 において、要求元優先度の、最も長く使われていない CL をエビクションするものとする。

【0061】

動作 508 に戻ると、CCC は要求元優先度が最低優先度ではないと判定すると、CCC は動作 512 において、要求元優先度の占有数が最大かを判定するものとする。最大であれば、CCC は動作 514 において、要求元優先度の、最も長く使われていない CL をエビクションするものとする。動作 515 において格納場所が発見されるとフローは終了する。

【0062】

動作 512 に戻ると、CCC は要求元優先度の占有数が最大でないと判定すると、CCC は動作 516 において、要求元優先度の占有数が最大未満で、要求元優先度に対する最小以上であるかを判定する。そうであれば、フローは動作 518 に移行し、そうでなければ、フローは動作 520 に移行する。動作 518 において、CCC は要求元優先度 (PR) またはより低い優先度 (PL) に等しい優先度を有する LRUCL をエビクションするものとし、519 において格納場所が発見されるとフローは終了する。動作 520 において、CCC は要求元優先度よりも低い優先度の LRUCL のエビクションを試みる。そのようなラインがあれば、522 での格納場所は NULL 以外と判定され、フローは 523 に移行し、ここで格納場所が発見されるとフローは終了する。そのような CL がなけ

10

20

30

40

50

れば、522での格納場所はNULLに等しくなり、フローは動作524に移行し、要求元優先度よりも高い優先度を有するLRU CLをエビクションする。そして、525において格納場所が発見されるとフローは終了する。

【0063】

図6は、いくつかの実施形態に係る、キャッシュフィル要求を処理するキャッシュ制御回路(CCC)により実行される方法を示すフロー図である。例えば、フロー600は図2のキャッシュ制御回路(CCC)201により実行可能である。図示のように、動作605においてCCCは、複数の優先度のうちのある要求元優先度を有する後続キャッシュライン(CL)を、ラストレベルキャッシュ(LLC)に格納する要求を受信するものとする。動作610において、LLCに無効キャッシュライン(CL)が存在すると、後続キャッシュライン(CL)は無効CLに格納される。動作615において、要求元優先度が、複数の優先度のうち最低で、1または複数である占有数を有する、または、要求元優先度に対して占有数が最大である場合、要求元優先度の最も長く使われていない(Least Recently Used: LRU) CLの代わりに、後続CLが格納される。動作620において、占有数が要求元優先度について最大と最小の間である場合、要求元優先度またはそれより低い優先度のLRU CLの代わりに後続CLが格納される。動作625において、占有数が最小未満で、より低い優先度を有するCLが存在する場合、より低い優先度を有するLRU CLの代わりに後続CLが格納される。動作630において、無効CL、または要求元優先度またはそれより低い優先度を有するCLが存在しない場合、より高い優先度のLRU CLの代わりに後続CLが格納される。

[命令セット]

【0064】

命令セットは、1または複数の命令のフォーマットを含んでよい。所与の命令形式は、とりわけ、行われるべき演算(例えば、オペコード)およびその演算が行われるべきオペランド(複数可)を指定するための様々なフィールド(例えば、ビット数、ビットの位置)および/または他のデータフィールド(複数可)(例えば、マスク)を決定し得る。いくつかの命令フォーマットは、命令テンプレート(またはサブフォーマット)の定義により更に分類される。例えば、特定の命令フォーマットの命令テンプレートは、命令フォーマットのフィールドの異なるサブセットを有するように定義されてよく(含まれるフィールドは通常、同一順序であるが、少なくともいくつかは、含まれるフィールド数がより少ないので、異なるビット位置を有する)、および/または、異なって解釈される特定のフィールドを有するように定義されてよい。故に、ISAの各命令は、特定の命令フォーマット(また、定義されている場合には、その命令フォーマットの命令テンプレートのうちの特定の1つにおいて)を使用して表現され、演算およびオペランドを指定するためのフィールドを含む。例えば、例示的なADD命令は、特定のオペコードならびにそのオペコードを指定するためのオペコードフィールドおよびオペランド(ソース1/デスティネーション/ソース2)を選択するためのオペランドフィールドを含む命令フォーマットを有する。命令ストリーム内にこのADD命令が出現すると、特定のオペランドを選択するオペランドフィールド内に特定の内容を有することになる。アドバンスベクトル拡張(AVX)(AVX1およびAVX2)と称され、ベクトル拡張(VEX)コーディングスキームを使用する一連のSIMD拡張機能がリリースおよび/または公開されている(例えば、2014年9月のインテル(登録商標)64およびIA-32アーキテクチャソフトウェアデベロッパーズマニュアルならびに2014年10月のインテル(登録商標)アドバンスベクトル拡張プログラミングリファレンスを参照)。

[例示的な命令フォーマット]

【0065】

本明細書で説明される命令の実施形態は、異なるフォーマットで具現化されてよい。さらに、例示的システム、アーキテクチャ、およびパイプラインが以下に詳述される。命令の複数の実施形態は、このような複数のシステム、複数のアーキテクチャおよび複数のパイプライン上で実行されてよいが、これらの詳細に限定されるものではない。

〔汎用ベクトル向け命令フォーマット〕

【 0 0 6 6 】

ベクトル向け命令フォーマットとは、ベクトル命令に適した命令フォーマットのことである（例えば、ベクトル演算に特有の特定のフィールドが存在する）。ベクトル演算およびスカラ演算の両方を、ベクトル向け命令フォーマットを介してサポートする実施形態を説明するが、代替として、ベクトル向け命令フォーマットによりベクトル演算のみを用いる実施形態もある。

【 0 0 6 7 】

図 7 A および図 7 B は、本発明のいくつかの実施形態に係る、汎用ベクトル向け命令フォーマットおよびその命令テンプレートを示すブロック図である。図 7 A は、本発明のいくつかの実施形態に係る汎用ベクトル向け命令フォーマットおよびそのクラス A 命令テンプレートを示すブロック図であり、これに対し、図 7 B は、本発明のいくつかの実施形態に係る汎用ベクトル向け命令フォーマットおよびそのクラス B 命令テンプレートを示すブロック図である。具体的には、クラス A およびクラス B 命令テンプレートに対して定義される汎用ベクトル向け命令フォーマット 7 0 0 は、どちらのクラスも、非メモリアクセス 7 0 5 の命令テンプレートおよびメモリアクセス 7 2 0 の命令テンプレートを含む。ベクトル向け命令フォーマットの文脈において汎用という用語は、いかなる特定の命令セットにも結び付けられていない命令フォーマットに関連する。

【 0 0 6 8 】

本発明の実施形態が説明されるが、ここでベクトル向け命令フォーマットは以下のものをサポートする。つまり、32 ビット（4 バイト）または 64 ビット（8 バイト）データ要素幅（またはサイズ）を有する 64 バイトベクトルオペランド長（またはサイズ）（したがって、64 バイトベクトルは、ダブルワードサイズの 16 個の要素、または代わりにクワッドワードサイズの 8 個の要素で構成される）と、16 ビット（2 バイト）または 8 ビット（1 バイト）データ要素幅（またはサイズ）を有する 64 バイトベクトルオペランド長（またはサイズ）と、32 ビット（4 バイト）、64 ビット（8 バイト）、16 ビット（2 バイト）、または 8 ビット（1 バイト）データ要素幅（またはサイズ）を有する 32 バイトベクトルオペランド長（またはサイズ）と、32 ビット（4 バイト）、64 ビット（8 バイト）、16 ビット（2 バイト）、または 8 ビット（1 バイト）データ要素幅（またはサイズ）を有する 16 バイトベクトルオペランド長（またはサイズ）である。代替的な実施形態は、より大きいデータ要素幅、より小さいデータ要素幅、または異なるデータ要素幅（例えば、128 ビット（16 バイト）データ要素幅）を有する、より大きいベクトルオペランドサイズ、より小さいベクトルオペランドサイズ、および/または異なるベクトルオペランドサイズ（例えば、256 バイトベクトルオペランド）をサポートしてよい。

【 0 0 6 9 】

図 7 A 中のクラス A 命令テンプレートは、1) 非メモリアクセス 7 0 5 命令テンプレート内に示される、非メモリアクセスフルラウンド制御タイプ演算 7 1 0 命令テンプレート、および非メモリアクセスデータ変換タイプ演算 7 1 5 命令テンプレート、ならびに 2) メモリアクセス 7 2 0 命令テンプレート内に示されるメモリアクセス一時的 7 2 5 命令テンプレート、およびメモリアクセス非一時的 7 3 0 命令テンプレートを含む。図 7 B 中のクラス B 命令テンプレートは、1) 非メモリアクセス 7 0 5 命令テンプレート内に示される、非メモリアクセス書き込みマスク制御パーシャルラウンド制御タイプ演算 7 1 2 命令テンプレート、および非メモリアクセス書き込みマスク制御 V S I Z E タイプ演算 7 1 7 命令テンプレート、ならびに 2) メモリアクセス 7 2 0 命令テンプレート内に示される、メモリアクセス書き込みマスク制御 7 2 7 命令テンプレートを含む。

【 0 0 7 0 】

汎用ベクトル向け命令フォーマット 7 0 0 は、以下に示されるフィールドを図 7 A および図 7 B に示される順序で含む。

【 0 0 7 1 】

フォーマットフィールド 7 4 0 - このフィールド内の特定の値（命令フォーマット識別子値）は、ベクトル向け命令フォーマット、したがって命令ストリーム内のベクトル向け命令フォーマット内の命令の出現を一意に識別する。したがって、このフィールドは、汎用ベクトル向け命令フォーマットのみを有する命令セットには必要ないという意味で任意選択的である。

【 0 0 7 2 】

ベース演算フィールド 7 4 2 : その内容により、異なるベース演算を識別する。

【 0 0 7 3 】

レジスタインデックスフィールド 7 4 4 : その内容により、ソースオペランドおよびデスティネーションオペランドがレジスタ内にあるか、メモリ内にあるかに関わらず、それらの位置を直接に、または、アドレス生成を通して指定する。これらは、 $P \times Q$ （例えば、 32×512 、 16×128 、 32×1024 、 64×1024 ）個のレジスタファイルから N 個のレジスタを選択するための十分なビット数を含む。一実施形態において、 N が、最大 3 個までのソースおよび 1 つのデスティネーションレジスタであり得るが、代替的な実施形態は、より多くのまたはより少ないソースおよびデスティネーションレジスタをサポートしてよい（例えば、最大 2 個までのソースをサポートしてよく、その場合、これらのソースの 1 つがデスティネーションとしても機能し、最大 3 個までのソースをサポートしてよく、その場合、これらのソースのうちの 1 つがデスティネーションとしても機能し、最大 2 個までのソースおよび 1 つのデスティネーションをサポートしてよい）。

【 0 0 7 4 】

修飾子フィールド 7 4 6 : その内容により、汎用ベクトル命令フォーマットにおけるメモリアクセスを指定する命令の出現を、メモリアクセスを指定しない命令から区別する。すなわち、非メモリアクセス 7 0 5 命令テンプレートと、メモリアクセス 7 2 0 命令テンプレートとの間を区別する。メモリアクセス動作はメモリ階層に対し、読み取りおよび/または書き込みを行う（場合によっては、レジスタ内の値を使用してソースアドレスおよび/またはデスティネーションアドレスを指定する）が、非メモリアクセス動作はそれを行わない（例えば、ソースおよびデスティネーションはレジスタである）。また、一実施形態において、このフィールドは、メモリアドレス計算を実行するために 3 つの別々の方法から選択をするが、代替的な実施形態によっては、メモリアドレス計算の実行のために、より多い、より少ない、または異なる方法をサポートしてよい。

【 0 0 7 5 】

拡張演算フィールド 7 5 0 : その内容により、ベース演算に加え、様々な異なる演算のうちのいずれが実行されるかを区別する。このフィールドは、コンテキストに特有のものである。いくつかの実施形態において、このフィールドは、クラスフィールド 7 6 8、アルファフィールド 7 5 2 およびベータフィールド 7 5 4 に分割される。拡張演算フィールド 7 5 0 は、共通の演算グループを、2 つ、3 つ、または 4 つの命令ではなく、単一の命令で行うことを可能にする。

【 0 0 7 6 】

スケールフィールド 7 6 0 : その内容により、メモリアドレス生成のために（例えば、 $2^{\text{scale}} \times \text{インデックス} + \text{ベース}$ を使用するアドレス生成のために）インデックスフィールドの内容のスケールリングを可能にする。

【 0 0 7 7 】

変位フィールド 7 6 2 A : その内容は、メモリアドレス生成（例えば、 $2^{\text{scale}} \times \text{インデックス} + \text{ベース} + \text{変位}$ を用いるアドレス生成のための）の一部として用いられる。

【 0 0 7 8 】

変位係数フィールド 7 6 2 B（変位係数フィールド 7 6 2 B の直接上に変位フィールド 7 6 2 A が併置されていることは、一方または他方が用いられることを示すことに留意されたい）：その内容は、アドレス生成の一部として用いられ、それは、メモリアクセス（ N ）のサイズによりスケールリングされるべき変位係数を指定する。ここで、 N は、メモリアクセスにおけるバイト数である（例えば、 $2^{\text{scale}} \times \text{インデックス} + \text{ベース} + \text{スケール}$

10

20

30

40

50

リングされた変位を用いるアドレス生成のための)。冗長下位ビットは無視され、したがって、変位係数フィールドの内容は、有効アドレスの計算に使用される最終的な変位を生成すべく、メモリオペランドの合計サイズ(N)によって乗算される。Nの値は、フルオペコードフィールド774(後に本明細書で説明される)およびデータ操作フィールド754Cに基づいて、実行時にプロセッサハードウェアによって決定される。変位フィールド762Aおよび変位係数フィールド762Bは、非メモリアクセス705の命令テンプレートに使用されない、および/または異なる実施形態は、これら2つのうちの1つだけを実装することができる、または全く実装しない場合がある、という意味で任意選択的である。

【0079】

10

データ要素幅フィールド764:その内容により、複数のデータ要素幅のいずれが用いられるかを区別する(いくつかの実施形態においては、すべての命令について、他の実施形態においては、命令のうちの一部のみにについて)。このフィールドは、ただ1つのデータ要素幅がサポートされるおよび/またはデータ要素幅がオペコードのいくつかの態様を使用してサポートされる場合に、それが必要とされないという意味において任意選択的である。

【0080】

書き込みマスクフィールド770:その内容により、データ要素位置ベースごとに、デスティネーションベクトルオペランド内のそのデータ要素位置が、ベース演算および拡張演算の結果を反映するか否かを制御する。クラスA命令テンプレートは、マージ書き込みマスクをサポートする一方で、クラスB命令テンプレートは、マージ書き込みマスクおよびゼロ化書き込みマスクの両方をサポートする。マージの場合、ベクトルマスクは、(ベース演算および拡張演算によって指定される)任意の演算の実行中、デスティネーション内のあらゆる要素セットが更新されないように保護されることを可能にする。他の一実施形態においては、対応するマスクビットが0を有する場合、デスティネーションの各要素の古い値が保持される。これと対照的に、ゼロ化の場合、ベクトルマスクは、(ベース演算および拡張演算によって指定される)任意の演算の実行中、デスティネーション内のあらゆる要素セットがゼロ化されることを可能にする。一実施形態においては、対応するマスクビットが0値を有する場合、デスティネーションの要素は0に設定される。この機能のサブセットは、実行される動作のベクトル長(すなわち、最初のものから最後のものまで、要素が変更されるスパン)を制御する能力であるが、変更される要素は連続的であることは必要ではない。故に、書き込みマスクフィールド770は、ロード、格納、算術、論理等を含む部分的なベクトル演算を可能にする。本発明の実施形態は、書き込みマスクフィールド770の内容は、複数の書き込みマスクレジスタのうち使用されるべき書き込みマスクを含むものを選択(故に、書き込みマスクフィールド770の内容により、実行されるべきマスキングを間接的に識別する)するように記載されているものの、代替的な実施形態は、代替的または追加的に、書き込みマスクフィールド770の内容が、実行されるべきマスキングを直接指定することを可能にする。

20

30

【0081】

即値フィールド772:その内容により、即値の指定を可能にする。このフィールドは、即値をサポートしない汎用ベクトル向けフォーマットの実装では存在せず、即値を用いない複数の命令に存在しないという意味で、任意選択的である。

40

【0082】

クラスフィールド768:その内容により、異なるクラスの命令間を区別する。図7Aおよび図7Bを参照すると、このフィールドの内容は、クラスA命令およびクラスB命令間を選択する。図7Aおよび図7Bにおいて、角に丸みのある四角は、特定の値がフィールドに存在することを示すために使用される(例えば、図7Aおよび図7Bにおいて、クラスフィールド768について、それぞれ、クラスA 768AおよびクラスB 768B)。

[クラスAの命令テンプレート]

50

【 0 0 8 3 】

クラス A の非メモリアクセス 7 0 5 命令テンプレートの場合、アルファフィールド 7 5 2 は R S フィールド 7 5 2 A として解釈され、その内容により、異なる拡張演算タイプのうちのいずれが実行されるか（例えば、ラウンド 7 5 2 A . 1 およびデータ変換 7 5 2 A . 2 が、非メモリアクセスラウンドタイプ演算 7 1 0 および非メモリアクセスデータ変換タイプ演算 7 1 5 命令テンプレートのそれぞれに対し指定される）を区別する一方、ベータフィールド 7 5 4 により、指定されたタイプの演算のうちのいずれが実行されるかを区別する。非メモリアクセス 7 0 5 命令テンプレートには、スケールフィールド 7 6 0、変位フィールド 7 6 2 A および変位係数フィールド 7 6 2 B は存在しない。

[非メモリアクセス命令テンプレート - フルラウンド制御タイプ演算]

10

【 0 0 8 4 】

非メモリアクセスフルラウンド制御タイプ演算 7 1 0 命令テンプレートでは、ベータフィールド 7 5 4 がラウンド制御フィールド 7 5 4 A として解釈され、その内容が静的ラウンディングを提供する。本発明に記載の実施形態においては、ラウンド制御フィールド 7 5 4 A は、すべての浮動小数点の例外を抑制 (Suppress All floating - point Exceptions : SAE) フィールド 7 5 6 およびラウンド演算制御フィールド 7 5 8 を含み、一方で、代替的な実施形態は、これら両方の概念を同一フィールドに符号化してよく、または代替的な実施形態はこれらの概念 / フィールドのうちの一方または他方のみを有してよい（例えば、ラウンド演算制御フィールド 7 5 8 のみを有してよい）。

20

【 0 0 8 5 】

SAE フィールド 7 5 6 : その内容により、例外イベント報告を無効にするか否かを区別する。SAE フィールド 7 5 6 の内容が、抑制が有効になっていることを示す場合、特定の命令は、あらゆる種類の浮動小数点例外フラグを報告せず、浮動小数点例外ハンドラを発生させない。

【 0 0 8 6 】

ラウンド演算制御フィールド 7 5 8 : その内容により、一群のラウンド演算（例えば、切り上げ、切り捨て、ゼロへのラウンド、および近似値へのラウンド）のうちのいずれが実行されるかを区別する。故に、ラウンド演算制御フィールド 7 5 8 は、命令単位で、ラウンドモードの変更を可能にする。プロセッサがラウンドモードを指定するための制御レジスタを含む場合のいくつかの実施形態において、ラウンド演算制御フィールド 7 5 0 の内容で、そのレジスタ値を上書きする。

30

[非メモリアクセス命令テンプレート - データ変換タイプ演算]

【 0 0 8 7 】

非メモリアクセスのデータ変換タイプ演算 7 1 5 命令テンプレートでは、ベータフィールド 7 5 4 はデータ変換フィールド 7 5 4 B として解釈され、データ変換フィールド 7 5 4 B の内容により、複数のデータ変換（例えば、データ変換なし、スウィズル、ブロードキャスト）のうちのいずれが実行されるかを区別する。

【 0 0 8 8 】

クラス A のメモリアクセス 7 2 0 命令テンプレートの場合において、アルファフィールド 7 5 2 は、エビクションヒントフィールド 7 5 2 B として解釈され、その内容により、エビクションヒントのうちのいずれが用いられるべきかを区別し（図 7 A において、一時的 7 5 2 B . 1 および非一時的 7 5 2 B . 2 が、それぞれ、メモリアクセス一時的 7 2 5 命令テンプレートおよびメモリアクセス非一時的 7 3 0 命令テンプレートについて指定される）、一方でベータフィールド 7 5 4 は、データ操作フィールド 7 5 4 C として解釈され、その内容により、複数のデータ操作の動作（プリミティブとしても知られる）のうちのいずれが実行されるか（例えば、操作なし、ブロードキャスト、ソースのアップコンバージョン、およびデスティネーションのダウンコンバージョン）を区別する。メモリアクセス 7 2 0 命令テンプレートは、スケールフィールド 7 6 0 を含み、任意で変位フィールド 7 6 2 A または変位係数フィールド 7 6 2 B を含む。

40

50

【 0 0 8 9 】

ベクトルメモリ命令は、変換サポートにより、メモリからのベクトルロードおよびメモリへのベクトルストアを実行する。通常のベクトル命令の場合と同様、ベクトルメモリ命令は、データ要素全体でデータをメモリからメモリへ転送し、実際に転送される要素は、書き込みマスクとして選択されるベクトルマスクの内容によって記述されている。

[メモリアクセス命令テンプレート：一時的]

【 0 0 9 0 】

一時的データとは、キャッシングによる恩恵を得るのに十分早く再使用される可能性が高いデータである。しかしながら、これはヒントであり、異なるプロセッサが、ヒントを完全に無視することを含む、異なる方法でそれを実装することができる。

[メモリアクセス命令テンプレート：非一時的]

【 0 0 9 1 】

非一時的データとは、第1レベルキャッシュ内にキャッシュすることによる恩恵を得るのに十分早く再使用される可能性が低いデータであり、これにはエビクションの優先度が与えられるべきである。しかしながら、これはヒントであり、異なるプロセッサが、ヒントを完全に無視することを含む、異なる方法でそれを実装することができる。

[クラスBの命令テンプレート]

【 0 0 9 2 】

クラスBの命令テンプレートの場合、アルファフィールド752は、書き込みマスク制御(Z)フィールド752Cとして解釈され、書き込みマスク制御(Z)フィールド752Cの内容により、書き込みマスクフィールド770により制御される書き込みマスクINGが、マージングであるべきかゼロ化であるべきかを区別する。

【 0 0 9 3 】

クラスBの非メモリアクセス705命令テンプレートの場合、ベータフィールド754の一部はRLフィールド757Aとして解釈され、その内容により、異なる拡張演算タイプのうちのいずれが実行されるかを区別する(例えば、ラウンド757A.1およびベクトル長(VSIZE)757A.2が、非メモリアクセス書き込みマスク制御パーシャルラウンド制御タイプ演算712命令テンプレートおよび非メモリアクセス書き込みマスク制御VSIZEタイプ演算717命令テンプレートにそれぞれ指定される)一方、ベータフィールド754の残部により、指定されたタイプの演算のうちのいずれが実行されるかを区別する。非メモリアクセス705命令テンプレートには、スケールフィールド760、変位フィールド762Aおよび変位係数フィールド762Bは存在しない。

【 0 0 9 4 】

非メモリアクセス書き込みマスク制御パーシャルラウンド制御タイプ演算712命令テンプレートでは、ベータフィールド754の残部はラウンド演算フィールド759Aとして解釈され、例外イベント報告が無効にされる(特定の命令は、あらゆる種類の浮動小数点例外フラグを報告せず、浮動小数点例外ハンドラを発生させない)。

【 0 0 9 5 】

ラウンド演算制御フィールド759A：ラウンド演算制御フィールド758と同様に、その内容により、一群のラウンド演算のうちのいずれが実行されるかを区別する(例えば、切り上げ、切り捨て、ゼロへのラウンド、および近似値へのラウンド)。故に、ラウンド演算制御フィールド759Aは、命令単位で、ラウンドモードの変更を可能にする。いくつかの実施形態において、プロセッサがラウンドモードを指定するための制御レジスタを含む場合、ラウンド演算制御フィールド750の内容で、そのレジスタ値を上書きする。

【 0 0 9 6 】

非メモリアクセス書き込みマスク制御VSIZEタイプ演算717命令テンプレートでは、ベータフィールド754の残部はベクトル長フィールド759Bとして解釈され、ベクトル長フィールド759Bの内容により、複数のデータベクトル長(例えば、128、256または512バイト)のうちのいずれで実行されるかを区別する。

【 0 0 9 7 】

10

20

30

40

50

クラスBのメモリアクセス720命令テンプレートの場合において、ベータフィールド754の一部は、ブロードキャストフィールド757Bとして解釈され、その内容により、ブロードキャストタイプデータ操作の動作が実行されるか否かを区別し、一方でベータフィールド754の残部は、ベクトル長フィールド759Bとして解釈される。メモリアクセス720命令テンプレートは、スケールフィールド760を含み、任意で変位フィールド762Aまたは変位係数フィールド762Bを含む。

【0098】

汎用ベクトル向け命令フォーマット700に関しては、フルオペコードフィールド774は、フォーマットフィールド740、ベース演算フィールド742およびデータ要素幅フィールド764を含むように示されている。フルオペコードフィールド774がこれらのフィールドのすべてを含む一実施形態が示されるが、該フィールドのすべてをサポートしない実施形態において、フルオペコードフィールド774は、該フィールドのすべてよりも少ないフィールドを含む。フルオペコードフィールド774は、演算コード（オペコード）を提供する。

10

【0099】

拡張演算フィールド750、データ要素幅フィールド764、および書き込みマスクフィールド770は、これらの特徴が汎用ベクトル向け命令フォーマットにおいて命令ごとの単位で指定されることを可能とする。

【0100】

書き込みマスクフィールドとデータ要素幅フィールドの組み合わせは、それらが異なるデータ要素幅に基づいてマスクが適用されることを可能にするという点で、型付き命令を形成する。

20

【0101】

クラスAおよびクラスB内で見つかる様々な命令テンプレートは、異なる状況において有益である。本発明のいくつかの実施形態において、あるプロセッサ内の異なる複数のプロセッサまたは異なるコアが、クラスAのみ、クラスBのみ、またはこれら両方のクラスをサポートしてよい。例えば、汎用コンピューティング向け高性能汎用アウトオブオーダーコアはクラスBのみをサポートしてよく、主にグラフィックおよび/または科学（スループット）コンピューティング向けのコアはクラスAのみをサポートしてよく、これら両方向けのコアは両方をサポートしてよい（もちろん、両方のクラスのテンプレートおよび命令の何らかの組み合わせを有するものの、両方のクラスのすべてのテンプレートおよび命令を有してはいないコアは、本発明の範囲に属する）。また、単一のプロセッサが複数のコアを含んでよく、それらのすべてが同一クラスをサポートし、またはそれらのうち異なるコアが異なるクラスをサポートする。例えば、別個のグラフィックコアおよび汎用コアを有するプロセッサにおいて、主にグラフィックおよび/または科学コンピューティング用のグラフィックコアのうちの1つは、クラスAのみをサポートし得るが、汎用コアのうちの1または複数は、クラスBのみをサポートする汎用コンピューティング用のアウトオブオーダー実行およびレジスタリネームを用いる高性能汎用コアであり得る。別個のグラフィックコアを持たない別のプロセッサは、クラスAおよびクラスBの両方をサポートする1以上の汎用インオーダーまたはアウトオブオーダーコアを含んでよい。もちろん、本発明の異なる実施形態において、一方のクラスに属する諸機能が、他方のクラスに実装されてもよい。高水準言語で記述される複数のプログラムは、1）実行のためにターゲットプロセッサによってサポートされるクラスの命令のみを有する形式、または2）全クラスの複数の命令の異なる組み合わせを用いて記述される代替的な複数のルーチンを有し、コードを現在実行しているプロセッサによってサポートされる複数の命令に基づいて実行する、複数のルーチンを選択する制御フローコードを有する形式を含む、様々な異なる実行可能な形式にされる（例えば、ジャストインタイムでコンパイルされ、または静的にコンパイルされる）。

30

40

[例示的な特定ベクトル向け命令フォーマット]

【0102】

50

図 8 A は、本発明のいくつかの実施形態に係る、例示的な特定ベクトル向け命令フォーマットを示すブロック図である。図 8 A は、特定ベクトル向け命令フォーマット 8 0 0 を示し、これは位置、サイズ、解釈、およびフィールドの順序、ならびにこれらのフィールドのいくつかに対する値を指定するという点で特定のものである。特定ベクトル向け命令フォーマット 8 0 0 は、x 8 6 命令セットを拡張するために使用されてよく、よって、当該フィールドのうちのいくつかは、既存の x 8 6 命令セットおよびその拡張（例えば、A V X）で使用されるフィールドと類似または同一である。このフォーマットは、いくつかの拡張を備えた既存の x 8 6 命令セットのプレフィクス符号化フィールド、リアルオペコードバイトフィールド、MOD R / M フィールド、S I B フィールド、変位フィールドおよび即値フィールドと、整合性が維持されている。図 8 A からのフィールドがマッピングされる図 7 A または図 7 B からのフィールドが例示される。

10

【 0 1 0 3 】

本発明の実施形態は、例示目的で、汎用ベクトル向け命令フォーマット 7 0 0 に照らし特定ベクトル向け命令フォーマット 8 0 0 に関し説明されているものの、本発明は特許請求される場合を除き、特定ベクトル向け命令フォーマット 8 0 0 には限定されないことを理解されたい。例えば、特定ベクトル向け命令フォーマット 8 0 0 は特定のサイズのフィールドを有するように示されているものの、汎用ベクトル向け命令フォーマット 7 0 0 は、様々なフィールドについて様々な考え得るサイズを想定している。特定の実施例として、データ要素幅フィールド 7 6 4 は、特定ベクトル向け命令フォーマット 8 0 0 で 1 ビットフィールドとして示されるが、本発明を限定するものではない（すなわち、汎用ベクトル向け命令フォーマット 7 0 0 は、他のサイズのデータ要素幅フィールド 7 6 4 を想定している）。

20

【 0 1 0 4 】

特定ベクトル向け命令フォーマット 8 0 0 は、図 8 A に示された順序で下記に列挙された以下のフィールドを含む。

【 0 1 0 5 】

E V E X プレフィクス（バイト 0 - 3）8 0 2。これは 4 バイト形式で符号化される。

【 0 1 0 6 】

フォーマットフィールド 7 4 0（E V E X バイト 0、ビット [7 : 0]）。第 1 のバイト（E V E X バイト 0）はフォーマットフィールド 7 4 0 であり、フォーマットフィールド 7 4 0 は 0 × 6 2 を含む（いくつかの実施形態において、ベクトル向け命令フォーマットを区別するために使用される一意の値）。

30

【 0 1 0 7 】

第 2 ~ 第 4 バイト（E V E X バイト 1 - 3）は、特定の機能を提供する複数のビットフィールドを含む。

【 0 1 0 8 】

R E X フィールド 8 0 5（E V E X バイト 1、ビット [7 - 5]）：E V E X . R ビットフィールド（E V E X バイト 1、ビット [7] - R）、E V E X . X ビットフィールド（E V E X バイト 1、ビット [6] - X）、および E V E X . B ビットフィールド（E V E X バイト 1、ビット [5] - B）で構成される。E V E X . R ビットフィールド、E V E X . X ビットフィールドおよび E V E X . B ビットフィールドは、対応する V E X ビットフィールドと同一の機能を提供し、それらは 1 の補数形式を使用して符号化され、すなわち Z M M 0 は 1 1 1 1 B として符号化され、Z M M 1 5 は 0 0 0 0 B として符号化される。命令の他のフィールドは、当技術分野で知られているように、レジスタインデックスの下位 3 ビット（r r r、x x x、および b b b）を符号化するので、E V E X . R、E V E X . X、および E V E X . B を追加することによって、R r r r、X x x x、および B b b b を形成することができる。

40

【 0 1 0 9 】

R E X' 8 1 0 A：これは R E X' フィールド 8 1 0 の第 1 の部分であり、拡張 3 2 レジスタセットの上位 1 6 または下位 1 6 のいずれかを符号化するために使用される E V E X

50

． R'ビットフィールド (E V E X バイト 1、ビット [4] - R') である。いくつかの実施形態において、以下に示される他のものと共にこのビットは、ビット反転フォーマットで格納され、 B O U N D 命令から区別 (周知の x 8 6 の 3 2 ビットモードで) される。 B O U N D 命令のリアルオペコードバイトは 6 2 であるが、 M O D R / M フィールド (後述) 内では、 M O D フィールドの値 1 1 を受け付けない。本発明の代替的な実施形態は、このビットおよび後述される他のビットを反転フォーマットで格納しない。下位 1 6 個のレジスタを符号化するのに値 1 が使用される。換言すると、 E V E X . R'、 E V E X . R および他のフィールドの他の R R R を組み合わせて、 R' R r r r が形成される。

【 0 1 1 0 】

オペコードマップフィールド 8 1 5 (E V E X バイト 1、ビット [3 : 0] - m m m m) : その内容により、示唆される先頭オペコードバイト (0 F、 0 F 3 8、または 0 F 3) を符号化する。

10

【 0 1 1 1 】

データ要素幅フィールド 7 6 4 (E V E X バイト 2、ビット [7] - W) は、 E V E X . W という表記で表される。 E V E X . W はデータタイプ (3 2 ビットデータ要素または 6 4 ビットデータ要素) の粒度 (サイズ) を規定するために使用される。

【 0 1 1 2 】

E V E X . v v v v フィールド 8 2 0 (E V E X バイト 2、ビット [6 : 3] - v v v v)。 E V E X . v v v v の役割は以下を含んでよい。 1) E V E X . v v v v は第 1 のソースレジスタオペランドを指定された反転 (1 の補数) 形式に符号化し、 E V E X . v v v v は 2 またはそれより多いソースオペランドを持つ命令に対し有効である。 2) E V E X . v v v v はデスティネーションレジスタオペランドを、特定のベクトルシフト用の指定された 1 の補数形式に符号化する。または 3) E V E X . v v v v はいずれのオペランドも符号化せず、当該フィールドは予約され、 1 1 1 1 b を含むべきである。したがって、 E V E X . v v v v フィールド 8 2 0 は、反転形式 (1 の補数) で格納された第 1 のソースレジスタ指定子の 4 つの下位ビットを符号化する。命令に応じて、追加の異なる E V E X ビットフィールドを使用して、指定子サイズを 3 2 個のレジスタに拡張する。

20

【 0 1 1 3 】

E V E X . U 7 6 8 クラスフィールド (E V E X バイト 2、ビット [2] - U) : E V E X . U = 0 の場合、それはクラス A または E V E X . U 0 を示す。 E V E X . U = 1 の場合、それはクラス B または E V E X . U 1 を示す。

30

【 0 1 1 4 】

プレフィクス符号化フィールド 8 2 5 (E V E X バイト 2、ビット [1 : 0] - p p) : ベース演算フィールドの追加的なビットを提供する。 E V E X プレフィクスフォーマットにおけるレガシ S S E 命令のサポートの提供に加え、これはまた、 S I M D プレフィクスのコンパクト化の利点を有する (S I M D プレフィクスを表すために 1 バイトを要求する代わりに、 E V E X プレフィクスは 2 ビットのみを要求する)。一実施形態において、レガシフォーマットおよび E V E X プレフィクスフォーマットの両方において、 S I M D プレフィクス (6 6 H、 F 2 H、 F 3 H) を使用するレガシ S S E 命令をサポートすべく、これらのレガシ S I M D プレフィクスは、 S I M D プレフィクス符号化フィールドに符号化される。これらのレガシ S I M D プレフィクスは、デコーダの P L A に提供される前に、ランタイムにレガシ S I M D プレフィクスに拡張される (よって、 P L A は、変更なしで、これらのレガシ命令のレガシフォーマットおよび E V E X フォーマットの両方を実行可能である)。より新しい命令は E V E X プレフィクス符号化フィールドの内容を直接オペコード拡張として使用できるものの、特定の実施形態は、整合性のために同様の方法で拡張させるが、これらのレガシ S I M D プレフィクスによって指定される異なる手段を可能にする。代替的な実施形態は、 2 ビット S I M D プレフィクス符号化をサポートするように P L A を再設計することができ、したがって、拡張を必要としない。

40

【 0 1 1 5 】

アルファフィールド 7 5 2 (E V E X バイト 3、ビット [7] - E H。 E V E X . E H

50

、 $EVEX.r s$ 、 $EVEX.R L$ 、 $EVEX$ 、書き込みマスク制御、および $EVEX.N$ としても知られる。また α と示される)：先に記載したように、このフィールドはコンテキストに特有のものである。

【0116】

ベータフィールド754 ($EVEX$ バイト3、ビット[6:4] - SSS 。 $EVEX.S_{2-0}$ 、 $EVEX.r_{2-0}$ 、 $EVEX.r r 1$ 、 $EVEX.L L 0$ 、 $EVEX.L L B$ としても知られる。また $\beta \beta \beta$ と示される)：先に記載したように、このフィールドは、コンテキストに特有のものである。

【0117】

$REX'810B$ 。これは REX' フィールド810の残部であり、拡張された32個のレジスタセットの上位16個または下位16個のいずれかを符号化するために使用され得る $EVEX.V'$ ビットフィールド($EVEX$ バイト3、ビット[3] V')である。このビットは、ビット反転フォーマットで格納される。下位16個のレジスタを符号化するのに値1が使用される。換言すると、 $EVEX.V'$ 、 $EVEX.v v v v$ を組み合わせることにより、 $V'V V V V$ が形成される。

10

【0118】

書き込みマスクフィールド770 ($EVEX$ バイト3、ビット[2:0] - $k k k$)：その内容により、前述のとおり、書き込みマスクレジスタにおけるレジスタのインデックスを指定する。いくつかの実施形態において、特定の値 $EVEX.k k k = 000$ は、特定の命令について書き込みマスクが使用されないことを暗示する特別な動作を有する(これは、すべて1にハードワイヤードされた書き込みマスクの使用またはマスキングハードウェアを迂回するハードウェアの使用を含む、様々な方法で実装されてよい)。

20

【0119】

リアルオペコードフィールド830 (バイト4) は、オペコードバイトとしても知られる。オペコードの一部が、このフィールドにおいて指定される。

【0120】

$MOD R / M$ フィールド840 (バイト5) は、 MOD フィールド842、 Reg フィールド844および R / M フィールド846を含む。上記のとおり、 MOD フィールド842の内容により、メモリアクセス動作および非メモリアクセス動作間を区別する。 Reg フィールド844の役割は、デスティネーションレジスタオペランドもしくはソースレジスタオペランドのいずれかを符号化すること、または、オペコード拡張として扱われ、命令オペランドを符号化するために使用されないこと、という2つの状況に要約できる。 R / M フィールド846の役割としては、メモリアドレスを参照する命令オペランドを符号化すること、またはデスティネーションレジスタオペランドもしくはソースレジスタオペランドのいずれかを符号化することが含まれてよい。

30

【0121】

スケール、インデックス、ベース(SIB)バイト850 (バイト6) は、スケールに関する $SS852$ を含む。先に記載したように、スケールフィールド760は、メモリアドレス生成に使用される。 $SIB.x x x 854$ および $SIB.b b b 856$ 。これらのフィールドの内容は、レジスタインデックス $X x x x$ および $B b b b$ に関して記載済みである。

40

【0122】

変位フィールド762A (バイト7 - 10)： MOD フィールド842が10を含む場合、バイト7 - 10は、変位フィールド762Aであり、これはレガシ32ビット変位($disp32$)と同じく機能し、バイト粒度で機能する。

【0123】

変位係数フィールド762B (バイト7)： MOD フィールド842が01を含む場合、バイト7が変位係数フィールド762Bである。このフィールドの位置は、バイト粒度で機能するレガシ $x86$ 命令セットの8ビット変位($disp8$)のものと同じである。 $disp8$ は符号拡張されるので、 $disp8$ は-128~127バイトオフセット間の

50

アドレス指定のみ可能である。64バイトのキャッシュラインに関しては、`disp8`は4つの実際に有用な値、-128、-64、0および64のみに設定可能な8ビットを使用する。通常、さらに広い範囲が必要であるので、`disp32`が使用されるが、`disp32`は4バイトを必要とする。`disp8`および`disp32`と対照的に、変位係数フィールド762Bは`disp8`の再解釈である。変位係数フィールド762Bを使用する場合、実際の変位は、メモリオペランドアクセス(N)のサイズで乗算された変位係数フィールドの内容によって決定される。このタイプの変位は、`disp8 * N`と称される。これは、平均命令長(変位には単一のバイトが使用されるが、極めて大きい範囲を伴う)を低減させる。このような圧縮された変位は、有効な変位はメモリアクセスの粒度の倍数であり、したがって、アドレスオフセットの冗長下位ビットは符号化の必要がないという前提に基づいている。換言すれば、変位係数フィールド762Bは、`legx86`命令セットの8ビット変位を置換する。したがって、変位係数フィールド762Bは、`disp8`が`disp8 * N`にオーバーロードされることを唯一の例外として、`x86`命令セットの8ビット変位と同じ方法で符号化される(したがって、`ModRM / Sib`符号化規則にはいかなる変更もない)。つまり、符号化規則または符号化長には変更がなく、ハードウェアによる変位値の解釈にのみ変更がある(ハードウェアはメモリオペランドのサイズにより変位をスケールリングしてバイト毎のアドレスオフセットを得る必要がある)。即値フィールド772は、上で説明したように演算を行う。

[フルオペコードフィールド]

【0124】

図8Bは、いくつかの実施形態に係る、特定ベクトル向け命令フォーマット800のフルオペコードフィールド774を構成するフィールドを示すブロック図である。具体的には、フルオペコードフィールド774は、フォーマットフィールド740と、ベース演算フィールド742と、データ要素幅(W)フィールド764とを含む。ベース演算フィールド742は、プレフィクス符号化フィールド825と、オペコードマップフィールド815と、リアルオペコードフィールド830とを含む。

[レジスタインデックスフィールド]

【0125】

図8Cは、いくつかの実施形態に係る、特定ベクトル向け命令フォーマット800のレジスタインデックスフィールド744を構成するフィールドを示すブロック図である。具体的には、レジスタインデックスフィールド744は、`REX`フィールド805、`REX'`フィールド810、`MODR / M . reg`フィールド844、`MODR / M . r / m`フィールド846、`VVVV`フィールド820、`xxx`フィールド854および`bbb`フィールド856を含む。

[拡張演算フィールド]

【0126】

図8Dは、本発明の一実施形態に係る、特定ベクトル向け命令フォーマット800の拡張演算フィールド750を構成するフィールドを示すブロック図である。クラス(U)フィールド768が0を含む場合、それは`EVEX . U0`(クラスA 768A)を表す。クラス(U)フィールド768が1を含む場合、それは`EVEX . U1`(クラスB 768B)を表す。 $U = 0$ でかつ`MOD`フィールド842が11を含む場合(非メモリアクセス動作を意味する)、`Alpha`フィールド752(`EVEX`バイト3、ビット[7] - `EH`)は、`rs`フィールド752Aとして解釈される。`rs`フィールド752Aが1を含む場合(ラウンド752A . 1)、`Beta`フィールド754(`EVEX`バイト3、ビット[6:4] `SSS`)はラウンド制御フィールド754Aとして解釈される。ラウンド制御フィールド754Aは、1ビットの`SAE`フィールド756および2ビットのラウンド演算フィールド758を含む。`rs`フィールド752Aが0を含む場合(データ変換752A . 2)、`Beta`フィールド754(`EVEX`バイト3、ビット[6:4] `SSS`)は3ビットのデータ変換フィールド754Bとして解釈される。 $U = 0$ でかつ`MOD`フィールド842が00、01または10を含む場合(メモリアクセス動作を意味する)、`Alpha`

フィールド 752 (EVEX バイト 3、ビット [7] - EH) は、エビクション ヒント (EH) フィールド 752B として解釈され、ベータ フィールド 754 (EVEX バイト 3、ビット [6:4] SSS) は 3 ビットの データ 操作 フィールド 754C として解釈される。

【0127】

U = 1 である場合、アルファ フィールド 752 (EVEX バイト 3、ビット [7] - EH) は、書き込み マスク 制御 (Z) フィールド 752C として解釈される。U = 1 でかつ MOD フィールド 842 が 11 を含む場合 (非 メモリ アクセス 動作 を意味する)、ベータ フィールド 754 の一部 (EVEX バイト 3、ビット [4] S₀) は、RL フィールド 757A として解釈される。RL フィールド 757A が 1 を含む場合 (ラウンド 757A . 1)、ベータ フィールド 754 の残部 (EVEX バイト 3、ビット [6 - 5] S₂₋₁) は ラウンド 演算 フィールド 759A として解釈され、一方で、RL フィールド 757A が 0 を含む場合 (VSIZ E 757 . A2)、ベータ フィールド 754 の残部 (EVEX バイト 3、ビット [6 - 5] S₂₋₁) は、ベクトル 長 フィールド 759B (EVEX バイト 3、ビット [6 - 5] L₁₋₀) として解釈される。U = 1 でかつ MOD フィールド 842 が 00、01 または 10 を含む場合 (メモリアクセス動作を意味する)、ベータ フィールド 754 (EVEX バイト 3、ビット [6:4] SSS) は、ベクトル 長 フィールド 759B (EVEX バイト 3、ビット [6 - 5] L₁₋₀) および ブロードキャスト フィールド 757B (EVEX バイト 3、ビット [4] B) として解釈される。

[例示的 レジスタ アーキテクチャ]

【0128】

図 9 は、いくつかの実施形態に係る、レジスタ アーキテクチャ 900 のブロック図である。図示される実施形態には、512 ビット 幅の 32 個のベクトル レジスタ 910 がある。これらのレジスタは、zmm0 から zmm31 として参照される。下位 16 個の zmm レジスタの下位 256 ビットは、レジスタ ymm0 ~ 15 に重なっている。下位 16 個の zmm レジスタの下位 128 ビット (ymm レジスタの下位 128 ビット) は、レジスタ xmm0 ~ xmm15 に重なっている。特定ベクトル向け命令フォーマット 800 は、これらの重なったレジスタファイルに対し、以下の表に示されるように動作する。

【表 2】

調整可能ベクトル長	クラス	演算	レジスタ
ベクトル長フィールド 759B を含まない命令 テンプレート	A(図 7A;U=0)	710,715, 725,730	zmm レジスタ(ベクトル長=64 バイト)
	B(図 7B;U=1)	712	zmm レジスタ(ベクトル長=64 バイト)
ベクトル長フィールド 759B を含む命令 テンプレート	B(図 7B;U=1)	717,727	ベクトル長フィールド 759B に応じて zmm、ymm、または xmm レジスタ (ベクトル長=64 バイト、32 バイト、 または 16 バイト)

【0129】

換言すると、ベクトル長フィールド 759B は、最大長と、1 または複数の他のより短い長さとの間で選択し、このようなより短い長さの各々は先行する長さの半分の長さであり、ベクトル長フィールド 759B のない命令テンプレートは、最大ベクトル長に対し、演算を行う。さらに、一実施形態において、特定ベクトル向け命令フォーマット 800 のクラス B 命令テンプレートは、パックド単精度 / 倍精度浮動小数点データまたはスカラ単精度 / 倍精度浮動小数点データおよびパックド整数データまたはスカラ整数データに対し、演算を行う。スカラ演算は、zmm / ymm / xmm レジスタ内の最下位データ要素位

置において実行される演算であり、上位のデータ要素位置は、実施形態に応じて、命令の前と同じ状態のままにされるかまたはゼロ化される。

【 0 1 3 0 】

図示された実施形態中の書き込みマスキレジスタ 9 1 5 には、8 個の書き込みマスキレジスタ (k 0 から k 7) が存在し、各々 6 4 ビットのサイズである。代替的な実施形態において、書き込みマスキレジスタ 9 1 5 は、1 6 ビットのサイズである。上記のとおり、いくつかの実施形態において、ベクトルマスキレジスタ k 0 は書き込みマスクとして使用不可である。通常 k 0 を示す符号化が書き込みマスクに使用される場合、それは 0 x f f f f のハードワイヤードされた書き込みマスクを選択し、有効にその命令に対し書き込みマスキングを無効にする。

10

【 0 1 3 1 】

図示された実施形態中の汎用レジスタ 9 2 5 には、メモリオペランドをアドレス指定するために既存の x 8 6 アドレス指定モードと共に使用される 1 6 個の 6 4 ビットの汎用レジスタが存在する。これらのレジスタは、R A X、R B X、R C X、R D X、R B P、R S I、R D I、R S P、および R 8 から R 1 5 の名前で参照される。

【 0 1 3 2 】

図示された実施形態中、スカラー浮動小数点スタックレジスタファイル (x 8 7 スタック) 9 4 5 について、M M X パックド整数フラットレジスタファイル 9 5 0 というエイリアスが示されているが、x 8 7 スタックは、x 8 7 命令セット拡張を使用して、3 2 / 6 4 / 8 0 ビットの浮動小数点データにスカラー浮動小数点演算を実行するために使用される 8 個の要素のスタックである。M M X レジスタは、6 4 ビットのパックド整数データに対し演算を実行するために使用されるが、M M X レジスタおよび X M M レジスタ間で実行されるいくつかの演算のためのオペランドを保持するためにも使用される。

20

【 0 1 3 3 】

代替的な実施形態では、より広いまたはより狭いレジスタを使用し得る。加えて、代替的な実施形態では、より多い、より少ない、または異なるレジスタファイルおよびレジスタも使用し得る。

[例示的なコアアーキテクチャ、プロセッサ、およびコンピュータアーキテクチャ]

【 0 1 3 4 】

プロセッサコアは、異なる方法で、異なる目的のために、異なるプロセッサにおいて実装されてよい。例えば、そのようなコアの実装には、以下が含まれ得る。1) 汎用コンピューティングを目的とした汎用インオーダーコア。2) 汎用コンピューティングを目的とした高性能汎用アウトオブオーダーコア。3) 主としてグラフィックおよび/または科学 (スループット) コンピューティングを目的とした専用コア。異なるプロセッサの実装には、以下が含まれ得る。1) 汎用コンピューティングを目的とした 1 または複数の汎用インオーダーコアおよび/または汎用コンピューティングを目的とした 1 または複数の汎用アウトオブオーダーコアを含む C P U、および 2) 主にグラフィックおよび/または科学 (スループット) を目的とした 1 または複数の専用コアを含むコプロセッサ。そのような異なるプロセッサは、異なるコンピュータシステムアーキテクチャをもたらし、それらには以下が含まれ得る。1) C P U とは別のチップ上のコプロセッサ。2) C P U と同じパッケージ内の別のダイ上のコプロセッサ。3) C P U と同じダイ上のコプロセッサ (この場合、そのようなコプロセッサは、統合グラフィックおよび/もしくは科学 (スループット) ロジック等の専用ロジック、または専用コアと呼ばれることもある)。4) 同じダイ上に記載の C P U (アプリケーションコア (複数可) またはアプリケーションプロセッサ (複数可) と呼ばれることもある)、上述したコプロセッサ、および追加の機能を含み得るシステムオンチップ。例示的なコアアーキテクチャが次に説明され、例示的なプロセッサおよびコンピュータアーキテクチャの説明が続く。

30

40

[例示的なコアアーキテクチャ]

[インオーダーコアおよびアウトオブオーダーコアのブロック図]

【 0 1 3 5 】

50

図 10 A は、本発明のいくつかの実施形態に係る、例示的なインオーダーパイプラインおよび例示的なレジスタリネーミング、アウトオブオーダー発行 / 実行パイプラインの両方を示すブロック図である。図 10 B は、本発明のいくつかの実施形態に係る、プロセッサに含まれる、インオーダーアーキテクチャコアの例示的な実施形態および例示的なレジスタリネーミング、アウトオブオーダー発行 / 実行アーキテクチャコアの両方を示すブロック図である。図 10 A および図 10 B の実線で示されたボックスは、インオーダーパイプラインおよびインオーダーコアを図示する。一方、破線で示されたボックスの任意の追加は、レジスタリネーミング、アウトオブオーダー発行 / 実行パイプラインおよびコアを図示する。インオーダーの態様がアウトオブオーダーの態様のサブセットであることから、アウトオブオーダーの態様を説明する。

10

【0136】

図 10 A では、プロセッサパイプライン 1000 が、フェッチ段 1002、長さ復号段 1004、復号段 1006、割り当て段 1008、リネーミング段 1010、スケジューリング（配付または発行としても知られる）段 1012、レジスタ読み出し / メモリ読み出し段 1014、実行段 1016、ライトバック / メモリ書き込み段 1018、例外処理段 1022、およびコミット段 1024 を含む。

【0137】

図 10 B は、実行エンジンユニット 1050 に結合されたフロントエンドユニット 1030 を含むプロセッサコア 1090 を示し、両方ともメモリユニット 1070 に結合されている。コア 1090 は、縮小命令セットコンピューティング（RISC）コア、複合命令セットコンピューティング（CISC）コア、超長命令語（VLIW）コア、あるいはハイブリッドまたは代替的なコアタイプであってよい。さらに別の選択肢として、コア 1090 は、例えば、ネットワークまたは通信コア、圧縮エンジン、コプロセッサコア、汎用コンピューティンググラフィック処理装置（GPGPU）コア、グラフィックコア等の専用コアであり得る。

20

【0138】

フロントエンドユニット 1030 は、命令キャッシュユニット 1034 に結合された分岐予測ユニット 1032 を含み、命令キャッシュユニット 1034 は命令トランシェンションルックアサイドバッファ（TLB）1036 に結合され、命令トランシェンションルックアサイドバッファ（TLB）1036 は命令フェッチユニット 1038 に結合され、命令フェッチユニット 1038 は復号ユニット 1040 に結合されている。復号ユニット 1040（すなわちデコーダ）は命令を復号してよく、また、1または複数のマイクロオペレーション、マイクロコードエントリポイント、マイクロ命令、他の命令または他の制御信号を出力として生成してよく、これらは元の命令から復号され、あるいは元の命令を反映し、あるいは元の命令から派生する。復号ユニット 1040 は、様々な異なるメカニズムを用いて実装され得る。好適なメカニズムの例としては、ルックアップテーブル、ハードウェア実装、プログラマブルロジックアレイ（PLA）、マイクロコードリードオンリメモリ（ROM）等が含まれるが、これらに限定されるものではない。一実施形態において、コア 1090 は、マイクロコード ROM、または特定のマクロ命令用のマイクロコードを格納する他の媒体を（例えば、復号ユニット 1040 に、またはそうでなければフロントエンドユニット 1030 の中に）含む。復号ユニット 1040 は、実行エンジンユニット 1050 の中のリネーム / アロケータユニット 1052 に連結される。

30

40

【0139】

実行エンジンユニット 1050 は、リタイアメントユニット 1054 と、1または複数のスケジューラユニット 1056 のセットとに結合されたリネーム / アロケータユニット 1052 を含む。スケジューラユニット 1056 は、複数のリザベーションステーション、中央命令ウィンドウ等を含む、任意の数の異なるスケジューラを表す。スケジューラユニット（複数可）1056 は、物理レジスタファイルユニット（複数可）1058 に結合される。物理レジスタファイルユニット 1058 の各々は、1または複数の物理レジスタファイルを表し、それらの異なる 1 つ 1 つは、1または複数の異なるデータタイプを格納

50

する。そのようなものとしては、スカラ整数、スカラ浮動小数点、パックド整数、パックド浮動小数点、ベクトル整数、ベクトル浮動小数点、状態（例えば、実行される次の命令のアドレスである命令ポインタ）等が挙げられる。一実施形態において、物理レジスタファイルユニット 1058 は、複数のベクトルレジスタユニット、書き込みマスクレジスタユニット、およびスカラレジスタユニットを備える。これらのレジスタユニットは、アーキテクチャのベクトルレジスタ、ベクトルマスクレジスタおよび汎用レジスタを提供してよい。物理レジスタファイルユニット 1058 は、（例えば、リオーダバッファおよびリタイアメントレジスタファイルを使用して、将来のファイル、履歴バッファ、およびリタイアメントレジスタファイル（以上、複数可）を使用して、複数のレジスタマップおよびレジスタプールを使用してなど）レジスタリネーミングおよびアウトオブオーダー実行が実装され得る様々な方法を示すためにリタイアメントユニット 1054 とオーバーラップしている。リタイアメントユニット 1054 および物理レジスタファイルユニット（複数可）1058 は、実行クラスタ（複数可）1060 に結合される。実行クラスタ 1060 には、1 または複数の実行ユニット 1062 のセットおよび 1 または複数のメモリアクセスユニット 1064 のセットが含まれる。実行ユニット 1062 は、様々な演算（例えば、シフト、加算、減算、乗算）を様々なタイプのデータ（例えば、スカラ浮動小数点、パックド整数、パックド浮動小数点、ベクトル整数、ベクトル浮動小数点）に行ってよい。いくつかの実施形態は、特定の機能または機能のセットに専用の複数の実行ユニットを含んでよく、一方で、他の実施形態は、1 つのみの実行ユニットまたは、それらすべてが全機能を実行する複数の実行ユニットを含んでよい。スケジューラユニット 1056、物理レジスタファイルユニット 1058 および実行クラスタ 1060 が複数可として図示されているのは、特定の実施形態が特定のタイプのデータ / 演算のために別個のパイプライン（例えば、スカラ整数のパイプライン、スカラ浮動小数点 / パックド整数 / パックド浮動小数点 / ベクトル整数 / ベクトル浮動小数点のパイプラインおよび / またはメモリアクセスパイプライン。これらの各々は独自のスケジューラユニット、物理レジスタファイルユニット、および / または実行クラスタを有する。別個のメモリアクセスパイプラインの場合、このパイプラインの実行クラスタのみがメモリアクセスユニット（複数可）1064 を有する特定の実施形態が実装される）を形成するからである。別々のパイプラインが使用される場合、これらのパイプラインのうちの 1 または複数がアウトオブオーダー発行 / 実行であり、残りがインオーダーであり得ることも理解されたい。

【0140】

複数のメモリアクセスユニット 1064 のセットがメモリユニット 1070 に結合され、メモリユニット 1070 は、レベル 2（L2）キャッシュユニット 1076 に結合されたデータキャッシュユニット 1074 に結合されたデータ TLB ユニット 1072 を含む。1 つの例示的な実施形態において、メモリアクセスユニット 1064 は、ロードユニット、ストアアドレスユニット、およびストアデータユニットを含んでよく、これらはそれぞれ、メモリユニット 1070 のデータ TLB ユニット 1072 に結合されている。命令キャッシュユニット 1034 は、メモリユニット 1070 のレベル 2（L2）キャッシュユニット 1076 に更に結合されている。L2 キャッシュユニット 1076 は、1 または複数の他のレベルのキャッシュに結合され、最終的にはメインメモリに結合される。

【0141】

例として、例示的なレジスタリネーミング、アウトオブオーダー発行 / 実行コアアーキテクチャは、パイプライン 1000 を次のように実装してよい。1) 命令フェッチユニット 1038 が、フェッチ段 1002 と、長さ復号段 1004 とを実行し、2) 復号ユニット 1040 が、復号段 1006 を実行し、3) リネーム / アロケータユニット 1052 が、割り当て段 1008 と、リネーミング段 1010 とを実行し、4) スケジューラユニット 1056 が、スケジューラ段 1012 を実行し、5) 物理レジスタファイルユニット 1058 およびメモリユニット 1070 が、レジスタ読み取り / メモリ読み取り段 1014 を実行し、実行クラスタ 1060 が実行段 1016 を実行し、6) メモリユニット 1070 および物理レジスタファイルユニット 1058 が、ライトバック / メモリ書き込み段 10

18 を実行し、7) 様々なユニットが、例外処理段 1022 に関与してよく、かつ 8) リタイアメントユニット 1054 および物理レジスタファイルユニット 1058 が、コミット段 1024 を実行する。

【0142】

コア 1090 は、本明細書で説明した命令を含む、1 または複数の命令セット (例えば、x86 命令セット (より新しいバージョンが追加されたいくつかの拡張がなされたもの)、カリフォルニア州サンニールにある MIPS Technologies の MIPS 命令セット、カリフォルニア州サンニールにある ARM Holdings の ARM 命令セット (NEON 等の任意の追加拡張機能が追加された)) をサポートしてよい。一実施形態において、コア 1090 は、バックドデータ命令セット拡張 (例えば、AVX1、AVX2) をサポートするロジックを含み、これによって、多くのマルチメディアアプリケーションによって用いられる複数の動作がバックドデータを用いて実行されることを可能にする。

10

【0143】

コアは、マルチスレッド化 (演算またはスレッドの 2 つ以上の並列セットの実行) をサポートし、タイムスライスマルチスレッド化、(物理コアが同時にマルチスレッド化しているスレッドの各々に単一の物理コアが論理コアを提供する) 同時マルチスレッド化、またはそれらの組み合わせ (例えば、インテル (登録商標) ハイパースレッディングテクノロジーなどにおけるタイムスライスフェッチおよび復号ならびにその後の同時マルチスレッド化) を含む様々な方法でサポートすることができる。

20

【0144】

レジスタリネーミングはアウトオブオーダー実行の文脈で説明されているが、レジスタリネーミングはインオーダーアーキテクチャで使用されてよいことを理解されたい。プロセッサの例示された実施形態はまた、別個の命令キャッシュユニット 1034 およびデータキャッシュユニット 1074、ならびに共有 L2 キャッシュユニット 1076 を含み得るが、複数の代替的な実施形態が命令およびデータの両方用に、例えば、レベル 1 (L1) 内部キャッシュまたは複数のレベルの内部キャッシュ等の単一の内部キャッシュを有してよい。いくつかの実施形態において、システムは、内部キャッシュと、コアおよび / またはプロセッサの外部にある外部キャッシュの組み合わせを含んでもよい。あるいは、キャッシュのすべてがコアおよび / またはプロセッサの外部にあってよい。

30

[具体的な例示的インオーダーコアアーキテクチャ]

【0145】

図 11A および図 11B は、より具体的な例示のインオーダーコアアーキテクチャのブロック図を示し、コアはチップ内のいくつかの論理ブロック (同一タイプおよび / または異なるタイプの他のコアを含む) の 1 つであろう。論理ブロックは、アプリケーションに応じて、高帯域幅の相互接続ネットワーク (例えば、リングネットワーク) を通して、いくつかの固定機能論理、メモリ I/O インタフェース、および他の必要な I/O 論理と通信する。

【0146】

図 11A は、本発明のいくつかの実施形態に係る、オンダイ相互接続ネットワーク 1102 への接続を備え、かつ、レベル 2 (L2) キャッシュのローカルサブセット 1104 を備えた単一のプロセッサコアのブロック図である。一実施形態において、命令デコーダ 1100 はバックドデータ命令セット拡張を用いて x86 命令セットをサポートする。L1 キャッシュ 1106 によって、キャッシュメモリに対して、スカラーおよびベクトルユニット内部に低レイテンシのアクセスが可能になる。一実施形態において、(設計の単純化のために) スカラーユニット 1108 およびベクトルユニット 1110 は、別個のレジスタセット (それぞれ、複数のスカラーレジスタ 1112 および複数のベクトルレジスタ 1114) を用い、これらの中で転送されるデータは、レベル 1 (L1) キャッシュ 1106 のメモリに書き込まれてから再読み出しされるが、本発明の複数の代替的な実施形態は、異なるアプローチ (例えば、単一のレジスタセットを用いる、または書き込みおよび再読み

40

50

出しを行うことなく、２つのレジスタファイル間でのデータ転送を可能にする通信パスを含む）を用いてよい。

【０１４７】

Ｌ２キャッシュのローカルサブセット１１０４は、１つのプロセッサコアあたり１つずつ、別個のローカルサブセットに分割されるグローバルＬ２キャッシュの一部である。各プロセッサコアは、独自のＬ２キャッシュのローカルサブセット１１０４に直接アクセスする経路を有する。プロセッサコアによって読み取られたデータは、そのＬ２キャッシュサブセット１１０４に格納され、当該データは、他のプロセッサコアが自身のローカルＬ２キャッシュサブセットにアクセスするのと並列的に、迅速にアクセス可能である。プロセッサコアによって書き込まれたデータは、自身のＬ２キャッシュサブセット１１０４に格納され、必要な場合、他のサブセットからはフラッシュされる。リングネットワークは、共有データのためのコヒーレンシを保証する。リングネットワークは双方向であり、プロセッサコア、Ｌ２キャッシュおよび他の論理ブロック等のエージェントが、チップ内で互いに通信することを可能にする。各リングデータパスは、方向ごとに１０１２ビット幅である。

10

【０１４８】

図１１Ｂは、本発明のいくつかの実施形態に係る、図１１Ａのプロセッサコアの一部の拡大図である。図１１Ｂは、ベクトルユニット１１１０およびベクトルレジスタ１１１４に関するより詳細な点だけでなく、Ｌ１キャッシュ１１０６の一部であるＬ１データキャッシュ１１０６Ａを含む。具体的には、ベクトルユニット１１１０は、１６幅ベクトル処理ユニット（ＶＰＵ）（１６幅ＡＬＵ１１２８を参照）であり、整数命令、単精度浮動命令および倍精度浮動命令のうちの１または複数を実行する。ＶＰＵは、スウィズルユニット１１２０を用いるレジスタ入力のスウィズル、数値変換ユニット１１２２Ａおよび１１２２Ｂを用いる数値変換およびメモリ入力での複製ユニット１１２４を用いる複製をサポートする。書き込みマスクレジスタ１１２６は、結果として生じるベクトル書き込みの予測を可能にする。

20

【０１４９】

図１２は、本発明のいくつかの実施形態に係る、プロセッサ１２００のブロック図であり、当該プロセッサは、２以上のコアを有してよく、統合メモリコントローラを有してよく、統合グラフィックを有してよい。図１２の実線で示す箱はプロセッサ１２００を説明しており、単一コア１２０２Ａ、システムエージェントユニット１２１０、１または複数のバスコントローラユニット１２１６のセットを備える。破線で示す箱は任意の追加する別のプロセッサ１２００を説明しており、複数のコア１２０２Ａ～１２０２Ｎ、システムエージェントユニット１２１０内の１または複数の統合メモリコントローラユニット１２１４のセット、および専用ロジック１２０８を備える。

30

【０１５０】

よって、プロセッサ１２００の異なる実装としては、１）専用ロジック１２０８を統合グラフィックおよび／または科学（スループット）ロジック（これは、１または複数のコアを含んでよい）とし、コア１２０２Ａ～１２０２Ｎを１または複数の汎用コア（例えば、汎用インオーダーコア、汎用アウトオブオーダーコア、それら２つの組み合わせ）としたＣＰＵ、２）コア１２０２Ａ～１２０２Ｎをグラフィックおよび／または科学（スループット）を主な用途とする多数の専用コアとしたコプロセッサ、および３）コア１２０２Ａ～１２０２Ｎを多数の汎用インオーダーコアとしたコプロセッサが挙げられてよい。故に、プロセッサ１２００は、例えば、ネットワークプロセッサまたは通信プロセッサ、圧縮エンジン、グラフィックプロセッサ、ＧＰＧＰＵ（汎用グラフィック処理ユニット）、高スループット多集積コア（ＭＩＣ）コプロセッサ（３０または３０より多いコアを含む）、組み込みプロセッサ等のような汎用プロセッサ、コプロセッサ、または専用プロセッサであってよい。プロセッサは、１または複数のチップ上に実装されてよい。プロセッサ１２００は、例えば、ＢｉＣＭＯＳ、ＣＭＯＳ、またはＮＭＯＳ等の複数のプロセス技術のいずれかを用いて、１または複数の基板の一部であってよく、および／または当該基板上に実

40

50

装されてよい。

【 0 1 5 1 】

メモリ階層は、コア内の 1 または複数のレベルのキャッシュと、 1 または複数の共有キャッシュユニット 1 2 0 6 のセットと、統合メモリコントローラユニット 1 2 1 4 のセットに結合された外部メモリ（図示せず）とを含む。共有キャッシュユニット 1 2 0 6 のセットは、レベル 2（L 2）、レベル 3（L 3）、レベル 4（L 4）、あるいは他のレベルのキャッシュ等の 1 または複数の中間レベルキャッシュ、ラストレベルキャッシュ（LLC）、および / またはこれらの組み合わせを含んでよい。一実施形態において、リングベースの相互接続ユニット 1 2 1 2 は、統合グラフィックロジック 1 2 0 8（統合グラフィックロジック 1 2 0 8 は専用ロジックの一例であり、本明細書で専用ロジックとも呼ばれる）、共有キャッシュユニット 1 2 0 6 のセット、およびシステムエージェントユニット 1 2 1 0 / 統合メモリコントローラユニット 1 2 1 4 を相互接続する一方で、代替的な実施形態は、このようなユニットを相互接続するための任意の数の周知技術を使用してよい。一実施形態において、コヒーレンシは、 1 または複数のキャッシュユニット 1 2 0 6 とコア 1 2 0 2 A ~ 1 2 0 2 N との間で維持される。

10

【 0 1 5 2 】

いくつかの実施形態において、コア 1 2 0 2 A ~ 1 2 0 2 N のうち 1 または複数は、マルチスレッディングが可能である。システムエージェントユニット 1 2 1 0 は、コア 1 2 0 2 A ~ 1 2 0 2 N を調整し操作するこれらのコンポーネントを含む。システムエージェントユニット 1 2 1 0 は、例えば、電力制御ユニット（PCU）およびディスプレイユニットを含んでもよい。PCU は、コア 1 2 0 2 A ~ 1 2 0 2 N および統合グラフィックロジック 1 2 0 8 の電力状態を調整するのに必要とされるロジックおよび複数のコンポーネントであってよく、またはこれらを含んでもよい。ディスプレイユニットは、外部接続された 1 または複数のディスプレイを駆動するためのものである。

20

【 0 1 5 3 】

コア 1 2 0 2 A ~ 1 2 0 2 N は、アーキテクチャ命令セットに関して同種または異種であってよい。すなわち、コア 1 2 0 2 A ~ 1 2 0 2 N のうちの 2 つ以上は、同じ命令セットの実行が可能であってよく、一方で他のものは、その命令セットのサブセットまたは異なる命令セットのみの実行が可能であってよい。

[例示的なコンピュータアーキテクチャ]

30

【 0 1 5 4 】

図 1 3 ~ 図 1 6 は、例示的なコンピュータアーキテクチャのブロック図である。ラップトップ、デスクトップ、ハンドヘルド PC、携帯情報端末、エンジニアリングワークステーション、サーバ、ネットワーク装置、ネットワークハブ、スイッチ、組み込みプロセッサ、デジタル信号プロセッサ（DSP）、グラフィック装置、ビデオゲーム装置、セットトップボックス、マイクロコントローラ、携帯電話、携帯型メディアプレーヤ、ハンドヘルド装置、および他の様々な電子装置のための当技術分野において公知の他のシステム設計および構成も適している。一般的に、本明細書に開示されるプロセッサおよび / または他の実行ロジックを組み込むことができる多種多様なシステムまたは電子装置が一般に適している。

40

【 0 1 5 5 】

ここで図 1 3 を参照すると、本発明の 1 つの実施形態に係るシステム 1 3 0 0 のブロック図が示されている。システム 1 3 0 0 は、コントローラハブ 1 3 2 0 に結合されている 1 または複数のプロセッサ 1 3 1 0、 1 3 1 5 を含んでよい。一実施形態において、コントローラハブ 1 3 2 0 は、グラフィックメモリコントローラハブ（GMCH） 1 3 9 0 と、入出力ハブ（IOH） 1 3 5 0（これは別のチップ上にあってよい）とを含み、GMCH 1 3 9 0 は、メモリ 1 3 4 0 およびコプロセッサ 1 3 4 5 が結合されているメモリコントローラおよびグラフィックコントローラを含み、IOH 1 3 5 0 は、入出力（I/O）デバイス 1 3 6 0 を GMCH 1 3 9 0 に結合する。代替的に、メモリコントローラおよびグラフィックコントローラ的一方または両方は、（本明細書で説明されるように）プロセ

50

ッサ内に統合され、メモリ 1340 およびコプロセッサ 1345 は、プロセッサ 1310、および I/O H 1350 を有する単一のチップの中のコントローラハブ 1320 に直接結合される。

【0156】

追加的なプロセッサ 1315 の任意選択的な性質が、図 13 において破線で示されている。各プロセッサ 1310、1315 は、本明細書で説明される複数の処理コアのうちの 1 または複数を含んでよく、プロセッサ 1200 の何らかのバージョンであってよい。

【0157】

メモリ 1340 は、例えば、ダイナミックランダムアクセスメモリ (DRAM)、相変化メモリ (PCM)、またはその 2 つの組み合わせであってよい。少なくとも 1 つの実施形態については、コントローラハブ 1320 は、フロントサイドバス (FSB) 等のマルチドロップバス、Quick Path 相互接続 (QPI) 等のポイントツーポイントインタフェース、または類似の接続 1395 を介してプロセッサ 1310、1315 と通信する。

【0158】

一実施形態において、コプロセッサ 1345 は、例えば、高スループット MIC プロセッサ、ネットワークまたは通信プロセッサ、圧縮エンジン、グラフィックプロセッサ、GPGPU、組み込みプロセッサ等の専用プロセッサである。一実施形態において、コントローラハブ 1320 は、統合グラフィックアクセラレータを含み得る。

【0159】

物理リソース 1310、1315 の間には、アーキテクチャ上のもの、マイクロアーキテクチャ上のもの、熱的なもの、および電力消費特性のもの等を含む様々な利点の基準に関して、多様な差異があり得る。

【0160】

一実施形態において、プロセッサ 1310 は、一般的タイプのデータ処理動作を制御する複数の命令を実行する。この命令内にコプロセッサ命令が組み込まれてよい。プロセッサ 1310 は、取り付けられたコプロセッサ 1345 により実行されるべきタイプのものとして、これらのコプロセッサ命令を認識する。したがって、プロセッサ 1310 は、コプロセッサバスまたは他の相互接続上で、これらのコプロセッサ命令 (または複数のコプロセッサ命令を表す複数の制御信号) をコプロセッサ 1345 に発行する。コプロセッサ (複数可) 1345 は、受信したコプロセッサ命令を受け付け、実行する。

【0161】

ここで図 14 を参照すると、本発明のある実施形態に従って、第 1 のより具体的な例示的システム 1400 のブロック図が示されている。図 14 に示されるように、マルチプロセッサシステム 1400 は、ポイントツーポイント相互接続システムであり、ポイントツーポイント相互接続 1450 を介して結合される第 1 のプロセッサ 1470 および第 2 のプロセッサ 1480 を含む。プロセッサ 1470 および 1480 の各々は、いくつかのバージョンのプロセッサ 1200 であり得る。本発明のいくつかの実施形態において、プロセッサ 1470 および 1480 は、それぞれプロセッサ 1310 および 1315 である一方で、コプロセッサ 1438 はコプロセッサ 1345 である。他の実施形態において、プロセッサ 1470 および 1480 は、それぞれ、プロセッサ 1310 およびコプロセッサ 1345 である。

【0162】

プロセッサ 1470 および 1480 は、それぞれ、統合メモリコントローラ (IMC) ユニット 1472 および 1482 を含むものとして示されている。プロセッサ 1470 はまた、そのバスコントローラユニットの一部として、ポイントツーポイント (P-P) インタフェース 1476 および 1478 を含み、同様に、第 2 のプロセッサ 1480 は P-P インタフェース 1486 および 1488 を含む。プロセッサ 1470、1480 は、ポイントツーポイント (P-P) インタフェース 1450 を介し、P-P インタフェース回路 1478、1488 を用いて情報を交換してよい。図 14 に図示のとおり、IMC 14

10

20

30

40

50

72および1482は、プロセッサをそれぞれのメモリ、すなわちメモリ1432およびメモリ1434に連結する。メモリ1432およびメモリ1434は、それぞれのプロセッサにローカルに取り付けられたメインメモリの一部であってよい。

【0163】

プロセッサ1470、1480はそれぞれ、個々のP-Pインタフェース1452、1454を介し、ポイントツーポイントインタフェース回路1476、1494、1486、1498を用いてチップセット1490と情報を交換してよい。チップセット1490は、任意で、高性能インタフェース1492を介してコプロセッサ1438と情報を交換してよい。一実施形態において、コプロセッサ1438は、例えば、高スループットMICプロセッサ、ネットワークプロセッサまたは通信プロセッサ、圧縮エンジン、グラフィックプロセッサ、GPGPUまたは組み込みプロセッサ等の専用プロセッサである。

10

【0164】

共有キャッシュ（図示せず）は、プロセッサ、またはP-P相互接続を介してプロセッサとすでに接続されている両方のプロセッサの外部のいずれかに含まれ、その結果、プロセッサが低電力モードに入れられた場合、いずれかまたは両方のプロセッサのローカルキャッシュ情報が共有キャッシュに格納されてよい。

【0165】

チップセット1490は、インタフェース1496を介して第1のバス1416に結合されてよい。一実施形態において、第1のバス1416は、周辺構成要素相互接続（PCI）バス、またはPCI Expressバスまたは別の第3世代I/O相互接続バス等のバスであり得るが、本発明の範囲は、そのようには限定されない。

20

【0166】

図14に示されるように、第1のバス1416を第2のバス1420に結合するバスブリッジ1418と共に、様々なI/Oデバイス1414が第1のバス1416に結合されてよい。一実施形態において、コプロセッサ、高スループットMICプロセッサ、GPGPU、アクセラレータ（例えば、グラフィックアクセラレータまたはデジタル信号処理（DSP）ユニット等）、フィールドプログラマブルゲートアレイ、または任意の他のプロセッサ等の1または複数の追加のプロセッサ1415が第1のバス1416に連結される。一実施形態において、第2のバス1420は、低ピン数（Low Pin Count：LPC）バスであってよい。一実施形態において、例えばキーボードおよび/またはマウス1422、通信デバイス1427、ならびに複数の命令/コードおよびデータ1430を含み得るディスクドライブもしくは他の大容量ストレージデバイス等のストレージユニット1428を含む様々なデバイスが第2のバス1420に結合され得る。更に、オーディオI/O1424は、第2のバス1420に結合されてよい。他のアーキテクチャも可能であることに留意されたい。例えば、図14のポイントツーポイントアーキテクチャの代わりに、システムは、マルチドロップバスまたは他のそのようなアーキテクチャを実装することができる。

30

【0167】

ここで図15を参照すると、本発明のある実施形態に従って、第2のより具体的な例示的システム1500のブロック図が示されている。図14および図15における同一の要素は、複数の同一の参照符号を有し、図14の特定の態様は、図15の他の態様を不明瞭にするのを避けるべく、図15から省略されている。

40

【0168】

図15は、プロセッサ1470、1480が、それぞれ統合メモリならびにI/O制御ロジック（「CL」）1572および1582を含んでもよいことを示す。したがって、CL1572、1582は、統合メモリコントローラユニットを含み、I/O制御ロジックを含む。図15は、メモリ1432、1434のみがCL1572、1582に結合されるのではなく、複数のI/Oデバイス1514もCL1572、1582に結合されることを示す。レガシI/Oデバイス1515は、チップセット1490に結合される。

【0169】

50

ここで図 16 を参照すると、本発明のある実施形態に従って、S o C 1 6 0 0 のブロック図が示されている。図 1 2 の類似の複数の要素は同じ参照符号を有している。また、破線ボックスは、より高度な S o C 上での任意の機能である。図 1 6 中、相互接続ユニット 1 6 0 2 は、アプリケーションプロセッサ 1 6 1 0 と、システムエージェントユニット 1 2 1 0 と、バスコントローラユニット 1 2 1 6 と、統合メモリコントローラユニット 1 2 1 4 と、1 または複数のコプロセッサ 1 6 2 0 のセットと、スタティックランダムアクセスメモリ (S R A M) ユニット 1 6 3 0 と、ダイレクトメモリアクセス (D M A) ユニット 1 6 3 2 と、1 または複数の外部ディスプレイに連結するためのディスプレイユニット 1 6 4 0 とに連結される。アプリケーションプロセッサ 1 6 1 0 は、キャッシュユニット 1 2 0 4 A ~ 1 2 0 4 N を含む、1 または複数のコア 1 2 0 2 A ~ 1 2 0 2 N のセットおよび共有キャッシュユニット 1 2 0 6 を含む。コプロセッサ 1 6 2 0 のセットは、統合グラフィックロジック、イメージプロセッサ、オーディオプロセッサ、およびビデオプロセッサを含んでよい。一実施形態において、コプロセッサ 1 6 2 0 は、例えば、ネットワークまたは通信プロセッサ、圧縮エンジン、G P G P U、高スループット M I C プロセッサ、組み込みプロセッサ等の専用プロセッサを含む。

10

【 0 1 7 0 】

本明細書で開示されたメカニズムの実施形態は、ハードウェア、ソフトウェア、ファームウェア、またはそのような実装手段の組み合わせに実装されてよい。本発明の実施形態はプログラム可能なシステムで実行するコンピュータプログラムまたはプログラムコードとして実装してよく、このプログラム可能なシステムは、少なくとも 1 つのプロセッサ、記憶装置システム (例えば揮発性および不揮発性メモリおよび / または記憶素子)、少なくとも 1 つの入力装置、および少なくとも 1 つの出力装置を備える。

20

【 0 1 7 1 】

図 1 4 に図示されるコード 1 4 3 0 等のプログラムコードが、本明細書に説明される複数の機能を実行して出力情報を生成するための複数の命令を入力するのに適用されてよい。出力情報は、1 または複数の出力デバイスに既知の態様で適用されてよい。この適用を目的として、処理システムは、例えばデジタル信号プロセッサ (D S P)、マイクロコントローラ、特定用途向け集積回路 (A S I C)、またはマイクロプロセッサ等のプロセッサを備える任意のシステムを含む。

【 0 1 7 2 】

プログラムコードは、処理システムと通信するために高水準の手続型またはオブジェクト指向型プログラミング言語で実装されてよい。また、必要であれば、プログラムコードは、アセンブリ言語または機械言語で実装されてもよい。実際に、本明細書で記載されたメカニズムはその範囲において、いずれの特定のプログラミング言語にも限定されない。いずれの場合においても、言語はコンパイル型言語またはインタープリタ型言語であってよい。

30

【 0 1 7 3 】

少なくとも 1 つの実施形態の 1 または複数の態様が、機械可読媒体に格納された典型的な命令により実装されてよく、当該命令は、プロセッサ内の様々なロジックを表し、機械によって読み取られると、機械に、本明細書で説明された技術を実行するためのロジックを作成させる。複数の「I P コア」として知られる、そのような複数の記述表現は、有形の機械可読媒体に格納されてよく、様々な顧客または製造施設に対し供給され、実際にロジックまたはプロセッサを作成する複数の製造機械にロードされてよい。

40

【 0 1 7 4 】

このような機械可読ストレージ媒体は、機械または装置により製造または形成された物品の非一時的有形構成を含んでよく、このようなものとしては、ハードディスク等のストレージ媒体、フロッピーディスク、光ディスク、コンパクトディスクリードオンリメモリ (C D - R O M)、コンパクトディスクリライタブル (C D - R W) および磁気光ディスク等の任意の他のタイプのディスク、リードオンリメモリ (R O M)、ダイナミックランダムアクセスメモリ (D R A M)、スタティックランダムアクセスメモリ (S R A M) 等

50

のランダムアクセスメモリ（ＲＡＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭ）、フラッシュメモリ、電氣的消去可能プログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）、相変化メモリ（ＰＣＭ）等の半導体デバイス、磁気または光カード、または電子命令を格納するのに好適な任意の他のタイプの媒体が含まれるが、これらに限定されない。

【０１７５】

したがって、本発明の実施形態は、本明細書に記述している構造、回路、装置、プロセッサおよび／またはシステム特徴を定義する命令を含む、または設計データを含む、ハードウェア記述言語（ＨＤＬ）等の非一時的な有形機械可読媒体も含む。このような実施形態はプログラム製品と呼んでもよい。〔エミュレーション（バイナリ変換、コードモーフィング等を含む）〕

10

【０１７６】

いくつかの場合において、命令コンバータを用いて、ソース命令セットからの命令をターゲット命令セットへ変換してよい。例えば、命令コンバータは、命令をコアによって処理されるべき１または複数の他の命令に、（例えば、スタティックバイナリ変換、ダイナミックコンパイルを含むダイナミックバイナリ変換を用いて）解釈し、モーフィングし、エミュレートし、またはそうでなければ変換してよい。命令コンバータは、ソフトウェア、ハードウェア、ファームウェアまたはこれらの組み合わせで実装されてよい。命令コンバータは、プロセッサ内、プロセッサ外、または部分的にプロセッサ内または部分的にプロセッサ外に存在してよい。

20

【０１７７】

図１７は、本発明のいくつかの実施形態に係る、ソース命令セット内のバイナリ命令をターゲット命令セット内のバイナリ命令に変換するためのソフトウェア命令コンバータの使用を対比するブロック図である。図示された実施形態において、命令コンバータはソフトウェア命令コンバータであるものの、代替的に、命令コンバータはソフトウェア、ファームウェア、ハードウェアまたはこれらの様々な組み合わせで実装されてよい。図１７は、少なくとも１つの×８６命令セットコアを用いるプロセッサ１７１６によりネイティブに実行され得る×８６バイナリコード１７０６を生成するべく×８６コンパイラ１７０４を用いてコンパイルされ得る高水準言語１７０２のプログラムを示す。少なくとも１つの×８６命令セットコアを用いるプロセッサ１７１６は、少なくとも１つの×８６命令セットコアを用いるインテル（登録商標）プロセッサと実質的に同一の諸機能を実行できる任意のプロセッサを表しており、これは次のように行う。すなわち、少なくとも１つの×８６命令セットコアを用いるインテル（登録商標）プロセッサと実質的に同一の結果を得るべく、（１）インテル（登録商標）×８６命令セットコアの命令セットの大部分、または（２）少なくとも１つの×８６命令セットコアを用いるインテル（登録商標）プロセッサ上での実行を目的とするアプリケーションまたは他のソフトウェアのオブジェクトコードバージョン、を互換性のある状態で実行またはそれ以外の方法で処理することによってである。×８６コンパイラ１７０４は、さらなるリンク処理を用いて、または用いることなく、少なくとも１つの×８６命令セットコアを用いるプロセッサ１７１６上で実行可能な×８６バイナリコード１７０６（例えば、オブジェクトコード）を生成するように動作可能なコンパイラを表す。同様に、図１７は、少なくとも１つの×８６命令セットコアを用いないプロセッサ１７１４（例えば、カルフォルニア州サニーベールのＭＩＰＳ TechnologyのＭＩＰＳ命令セットを実行し、および／またはカリフォルニア州サニーベールのＡＲＭ HoldingsのＡＲＭ命令セットを実行する複数のコアを用いるプロセッサ）によりネイティブに実行され得る代替的な命令セットバイナリコード１７１０を生成するべく代替的な命令セットのコンパイラ１７０８を用いてコンパイルされ得る高水準言語１７０２のプログラムを示す。命令コンバータ１７１２は、×８６命令セットコアを用いないプロセッサ１７１４がネイティブに実行し得るコードに、×８６バイナリコード１７０６を変換するのに用いられる。この変換済みコードは、代替の命令セットのバイナリコード１７１０と同じではない可能性がある。なぜなら、このことが可能な命令コ

30

40

50

ンバータは作るのが難しいからである。しかし、変換済みコードは一般的な演算を実現し、代替の命令セットの命令で構成される。故に、命令コンバータ 1712 は、ソフトウェア、ファームウェア、ハードウェアまたはこれらの組み合わせを表し、それらは、エミュレーション、シミュレーションまたは任意の他の処理を介して、x86 命令セットプロセッサまたはコアを有さないプロセッサまたは他の電子デバイスが、x86 バイナリコード 1706 を実行できるようにする。

〔さらなる例〕

【0178】

例 1 は、1 または複数のコアを備えるプロセッサと、ラストレベルキャッシュ (LLC) と、キャッシュ制御回路 (CCC) と、を備える例示的システムを含む。LLC は、複数の優先度の 1 つにそれぞれ割り当てられた複数のウェイを有し、各優先度が、占有する最小および最大ウェイ数を指定するクラスオブサービス (CLOS) レジスタに関連付けられている。CCC は、LLC 内に無効キャッシュライン (CL) が存在する場合、この無効 CL に複数の優先度のうちの要求元優先度を有する後続キャッシュラインを格納し、あるいは、要求元優先度が複数の優先度のうちの最低のもので、1 または複数である占有数を有する、または占有数が要求元優先度について最大である場合、後続 CL を、要求元優先度の最も長く使われていない (Least Recently Used: LRU) CL の代わりに格納し、あるいは、占有数が要求元優先度について最小および最大の間である場合、要求元優先度またはそれより低い優先度の LRU CL の代わりに後続 CL を格納し、あるいは、占有数が最小よりも低く、より低い優先度を有する LRC CL が存在する場合、この LRU CL の代わりに後続 CL を格納し、あるいは、要求元優先度またはそれより低い優先度を有するエビクション候補が存在しない場合、要求元優先度より高い優先度の LRU CL の代わりに後続 CL を格納する。

【0179】

例 2 は、例 1 の例示的システムの内容を含み、LLC は、複数セットのウェイを含み、複数のウェイは、複数セットの一部で、CCC は、後続 CL をどこに格納するかを決定する前に、後続 CL の論理アドレスに実行されるハッシングアルゴリズムに基づいて、後続 CL が複数セットのいずれに含まれるかを判定するものとする。

【0180】

例 3 は、例 1 の例示的システムの内容を含み、LLC キャッシュエビクションに関するヒューリスティクスを維持するキャッシュ監視回路をさらに備え、より低い優先度を有する後続 CL を埋めるために空きを作るため、閾値よりも高い割合の高優先度を有するキャッシュラインがエビクションされる場合、高優先度に対する CLOS レジスタが、占有する最小および最大ウェイを増やすように更新される。

【0181】

例 4 は、例 1 の例示的システムの内容を含み、複数のウェイは、それぞれ N 個の CL を含み、N は 1 以上の正の整数である。

【0182】

例 5 は、例 1 の例示的システムの内容を含み、より低い優先度を有する LRU CL が存在し、その代わりに後続 CL を格納する際、CCC は、LRU CL を含むウェイ内にその他 CL が存在する場合、その他 CL をフラッシュさせるものである。

【0183】

例 6 は、例 1 の例示的システムの内容を含み、1 または複数のコアは、それぞれ仮想マシンを実装し、CCC はハイパーバイザを含む。

【0184】

例 7 は、例 1 の例示的システムの内容を含み、プロセッサは、クラウドサービスプロバイダのデータセンタ内の複数のプロセッサの 1 つである。

【0185】

例 8 は、1 または複数のコアを備えるプロセッサと、複数の優先度の 1 つにそれぞれ割り当てられた複数のウェイを有するラストレベルキャッシュ (LLC) であって、各優先

10

20

30

40

50

度が、占有する最小および最大ウェイ数を指定するクラスオブサービス（ＣＬＯＳ）レジスタに関連付けられたＬＬＣと、を備えるシステムにおけるキャッシュ制御回路（ＣＣＣ）によって実行される例示的方法を含む。複数の優先度のうちのある要求元優先度を有する後続キャッシュライン（ＣＬ）を、ＬＬＣに格納する要求を受信する段階と、ＬＬＣ内に無効ＣＬが存在する場合、この無効ＣＬに後続ＣＬを格納する段階と、あるいは、要求元優先度が複数の優先度のうちの最低のもので、１または複数である占有数を有する、または占有数が要求元優先度について最大である場合、後続ＣＬを、要求元優先度の最も長く使われていない（Least Recently Used：ＬＲＵ）ＣＬの代わりに格納する段階と、あるいは、占有数が要求元優先度について最小および最大の間である場合、要求元優先度またはそれより低い優先度のＬＲＵ ＣＬの代わりに後続ＣＬを格納する段階と、あるいは、占有数が最小よりも低く、より低い優先度を有するＬＲＣ ＣＬが存在する場合、このＬＲＵ ＣＬの代わりに後続ＣＬを格納し、あるいは、要求元優先度またはそれより低い優先度を有するエビクション候補が存在しない場合、要求元優先度より高い優先度のＬＲＵ ＣＬの代わりに後続ＣＬを格納する。

10

【０１８６】

例９は、例８の例示的方法の内容を含み、ＬＬＣは、複数セットのウェイを含み、複数のウェイは、複数セットの一部で、ＣＣＣは、後続ＣＬをどこに格納するかを決定する前に、後続ＣＬの論理アドレスに実行されるハッシングアルゴリズムに基づいて、後続ＣＬが複数セットのいずれに含まれるかを判定するものとする。

【０１８７】

20

例１０は、例８の例示的方法の内容を含み、ＬＬＣキャッシュ監視回路を使用して、ＬＬＣキャッシュエビクションに関するヒューリスティクスを維持し、より低い優先度を有する後続ＣＬを埋めるために空きを作るため、閾値よりも高い割合の高優先度を有するキャッシュラインがエビクションされる場合、高優先度に対するＣＬＯＳレジスタを、占有する最小および最大ウェイを増やすように更新する。

【０１８８】

例１１は、例８の例示的方法の内容を含み、複数のウェイは、それぞれＮ個のＣＬを含み、Ｎは１以上の正の整数である。

【０１８９】

例１２は、例８の例示的方法の内容を含み、より低い優先度を有するＬＲＵ ＣＬが存在し、その代わりに後続ＣＬを格納する際、ＣＣＣは、ＬＲＵ ＣＬを含むウェイ内にその他ＣＬが存在する場合、その他ＣＬをフラッシュさせるものである。

30

【０１９０】

例１３は、例８の例示的方法の内容を含み、１または複数のコアは、それぞれ仮想マシンを実装し、ＣＣＣはハイパーバイザを含む。

【０１９１】

例１４は、例８の例示的方法の内容を含み、プロセッサは、クラウドサービスプロバイダのデータセンタ内の複数のプロセッサの１つである。

【０１９２】

例１５は、１または複数のコアを備えるプロセッサと、複数の優先度の１つにそれぞれ割り当てられた複数のウェイを有するラストレベルキャッシュ（ＬＬＣ）であって、各優先度が、占有する最小および最大ウェイ数を指定するクラスオブサービス（ＣＬＯＳ）レジスタに関連付けられたＬＬＣと、を備えるシステムにおけるキャッシュ制御回路（ＣＣＣ）が応答する命令を含む例示的非一時的コンピュータ読み取り可能な媒体を含む。応答は、ＬＬＣ内に無効キャッシュライン（ＣＬ）が存在する場合、この無効ＣＬに複数の優先度のうちのある要求元優先度を有する後続ＣＬを格納することと、あるいは、要求元優先度が複数の優先度のうちの最低のもので、１または複数である占有数を有する、または占有数が要求元優先度について最大である場合、後続ＣＬを、要求元優先度の最も長く使われていない（Least Recently Used：ＬＲＵ）ＣＬの代わりに格納することと、あるいは、占有数が要求元優先度について最小および最大の間である場合、要

40

50

求元優先度またはそれより低い優先度の L R U C L の代わりに後続 C L を格納することと、あるいは、占有数が最小よりも低く、より低い優先度を有する L R C C L が存在する場合、この L R U C L の代わりに後続 C L を格納することと、あるいは、要求元優先度またはそれより低い優先度を有するエビクション候補が存在しない場合、要求元優先度より高い優先度の L R U C L の代わりに後続 C L を格納することと、によって実施される。

【 0 1 9 3 】

例 1 6 は、例 1 5 の例示的方法の例示的非一時的コンピュータ読み取り可能な媒体の内容を含み、L L C は、複数セットのウェイを含み、複数のウェイは、複数セットの一部で、C C C は、命令にさらに応答して、後続 C L をどこに格納するかを決定する前に、後続 C L の論理アドレスに実行されるハッシングアルゴリズムに基づいて、後続 C L が複数セットのいずれに含まれるかを判定するものとする。

10

【 0 1 9 4 】

例 1 7 は、例 1 5 の例示的方法の例示的非一時的コンピュータ読み取り可能な媒体の内容を含み、プロセッサは、クラウドサービスプロバイダのデータセンタ内の複数のプロセッサの 1 つである。

【 0 1 9 5 】

例 1 8 は、例 1 5 の例示的方法の例示的非一時的コンピュータ読み取り可能な媒体の内容を含み、複数のウェイは、それぞれ N 個の C L を含み、N は 1 以上の正の整数である。

【 0 1 9 6 】

20

例 1 9 は、例 1 5 の例示的方法の例示的非一時的コンピュータ読み取り可能な媒体の内容を含み、より低い優先度を有する L R U C L が存在し、その代わりに後続 C L を格納する際、C C C は、L R U C L を含むウェイ内にその他 C L が存在する場合、その他 C L をフラッシュさせるものである。

【 0 1 9 7 】

例 2 0 は、例 1 5 の例示的方法の例示的非一時的コンピュータ読み取り可能な媒体の内容を含み、1 または複数のコアは、それぞれ仮想マシンを実装し、C C C はハイパーバイザを含む。

【 0 1 9 8 】

[ほかの考えられる項目]

30

(項目 1) 複数の優先度の 1 つにそれぞれ割り当てられた複数のウェイを有するラストレベルキャッシュ (L L C) であって、各優先度が、占有する最小および最大ウェイ数を指定するクラスオブサービス (C L O S) レジスタに関連付けられた L L C と、キャッシュ制御回路 (C C C) であって上記 L L C 内に無効キャッシュライン (C L) が存在する場合、上記無効 C L に、上記複数の優先度の 1 つである要求元優先度を有する後続キャッシュライン (C L) を格納し、上記要求元優先度が上記複数の優先度のうちの最低のもので、1 または複数である占有数を有する、または上記占有数が上記要求元優先度について最大である場合、上記後続 C L を、上記要求元優先度の最も長く使われていない (L e a s t R e c e n t l y U s e d : L R U) C L の代わりに格納し、上記占有数が上記要求元優先度について最小および上記最大の間である場合、上記要求元優先度またはそれより低い優先度の L R U C L の代わりに上記後続 C L を格納し、上記占有数が上記最小よりも低く、上記より低い優先度を有する C L が存在する場合、上記より低い優先度を有する L R U C L の代わりに上記後続 C L を格納し、無効 C L または上記要求元優先度またはそれより低い優先度を有する C L が存在しない場合、より高い優先度の L R U C L の代わりに上記後続 C L を格納する、C C C と、を備える、システム。

40

(項目 2) 上記 L L C は、複数セットのウェイを含み、上記複数のウェイは、上記複数セットの一部で、上記 C C C は、上記後続 C L をどこに格納するかを決定する前に、上記後続 C L の論理アドレスに実行されるハッシングアルゴリズムに基づいて、上記後続 C L が上記複数セットのいずれに含まれるかを判定するものとする、項目 1 に記載のシステム。

50

(項目3) L L C キャッシュエビクションに関するヒューリスティクスを維持するキャッシュ監視回路をさらに備え、より低い優先度を有する後続 C L を埋めるために空きを作るため、閾値よりも高い割合の高優先度を有するキャッシュラインがエビクションされる場合、上記高優先度に対する上記 C L O S レジスタが、上記占有する最小および最大ウェイを増やすように更新される、項目1に記載のシステム。

(項目4) 上記複数のウェイは、それぞれ N 個の C L を含み、N は 1 以上の正の整数である、項目1に記載のシステム。

(項目5) 上記より低い優先度を有する上記 L R U C L が存在し、その代わりに上記後続 C L を格納する際、上記 C C C は、上記 L R U C L を含むウェイ内にその他 C L が存在する場合、上記その他 C L をフラッシュさせるものである、項目1に記載のシステム。

10

(項目6) 上記 L L C および上記 C C C を内蔵し、それぞれ仮想マシンを実装する 1 または複数のコアを有するプロセッサをさらに備え、上記 C C C はハイパーバイザを含む、項目1に記載のシステム。

(項目7) 上記プロセッサは、クラウドサービスプロバイダのデータセンタ内の複数のプロセッサの 1 つである、項目6に記載のシステム。

(項目8) 複数の優先度の 1 つにそれぞれ割り当てられた複数のウェイを有するラストレベルキャッシュ (L L C) であって、各優先度が、占有する最小および最大ウェイ数を指定するクラスオブサービス (C L O S) レジスタに関連付けられた、 L L C を備えるシステムにおけるキャッシュ制御回路 (C C C) によって実行される方法であって、上記複数の優先度のうちのある要求元優先度を有する後続キャッシュライン (C L) を、上記 L L C に格納する要求を受信する段階と、上記 L L C 内に無効 C L が存在する場合、上記無効 C L に上記後続 C L を格納する段階と、上記要求元優先度が上記複数の優先度のうちの最低のもので、 1 または複数である占有数を有する、または上記占有数が上記要求元優先度について最大である場合、上記後続 C L を、上記要求元優先度の最も長く使われていない (L e a s t R e c e n t l y U s e d : L R U) C L の代わりに格納する段階と、上記占有数が上記要求元優先度について最小および上記最大の間である場合、上記要求元優先度またはそれより低い優先度の L R U C L の代わりに上記後続 C L を格納する段階と、上記占有数が上記最小よりも低く、上記より低い優先度を有する C L が存在する場合、上記より低い優先度を有する L R U C L の代わりに上記後続 C L を格納する段階と、無効 C L または上記要求元優先度またはそれより低い優先度を有する C L が存在しない場合、より高い優先度の L R U C L の代わりに上記後続 C L を格納する段階と、を含む、方法。

20

30

(項目9) 上記 L L C は、複数セットのウェイを含み、上記複数のウェイは、上記複数セットの一部で、上記 C C C は、上記後続 C L をどこに格納するかを決定する前に、上記後続 C L の論理アドレスに実行されるハッシングアルゴリズムに基づいて、上記後続 C L が上記複数セットのいずれに含まれるかを判定するものとする、項目8に記載の方法。

(項目10) L L C キャッシュ監視回路を使用して、 L L C キャッシュエビクションに関するヒューリスティクスを維持し、より低い優先度を有する後続 C L を埋めるために空きを作るため、閾値よりも高い割合の高優先度を有するキャッシュラインがエビクションされる場合、上記高優先度に対する C L O S レジスタを、上記占有する最小および最大ウェイを増やすように更新する、項目8に記載の方法。

40

(項目11) 上記複数のウェイは、それぞれ N 個の C L を含み、N は 1 以上の正の整数である、項目8に記載の方法。

(項目12) 上記より低い優先度を有する上記 L R U C L が存在し、その代わりに上記後続 C L を格納する際、上記 C C C は、上記 L R U C L を含むウェイ内にその他 C L が存在する場合、上記その他 C L をフラッシュさせるものである、項目8に記載の方法。

(項目13) 上記システムは、上記 L L C および上記 C C C を内蔵し、それぞれ仮想マシンを実装する 1 または複数のコアを有するプロセッサをさらに備え、上記 C C C はハイパーバイザを含む、項目8に記載の方法。

(項目14) 上記プロセッサは、クラウドサービスプロバイダのデータセンタ内の複

50

数のプロセッサの1つである、項目13に記載の方法。

(項目15) 複数の優先度の1つにそれぞれ割り当てられた複数のウェイを有するラストレベルキャッシュ(LLC)であって、各優先度が、占有する最小および最大ウェイ数を指定するクラスオブサービス(CLOS)レジスタに関連付けられた、LLCを備えるシステムにおけるキャッシュ制御回路(CCC)が応答する命令を含む非一時的なコンピュータ読み取り可能な媒体であって、上記応答は、上記複数の優先度のうちのある要求元優先度を有する後続キャッシュライン(CL)を、上記LLCに格納する要求を受信することと、上記LLC内に無効CLが存在する場合、上記無効CLに上記後続CLを格納することと、上記要求元優先度が上記複数の優先度のうちの最低のもので、1または複数である占有数を有する、または上記占有数が上記要求元優先度について最大である場合、上記後続CLを、上記要求元優先度の最も長く使われていない(Least Recently Used:LRU)CLの代わりに格納することと、上記占有数が上記要求元優先度について最小および上記最大の間である場合、上記要求元優先度またはそれより低い優先度のLRU CLの代わりに上記後続CLを格納することと、上記占有数が上記最小よりも低く、上記より低い優先度を有するCLが存在する場合、上記より低い優先度を有するLRU CLの代わりに上記後続CLを格納することと、無効CLまたは上記要求元優先度またはそれより低い優先度を有するCLが存在しない場合、より高い優先度のLRU CLの代わりに上記後続CLを格納することと、によって実施される、非一時的なコンピュータ読み取り可能な媒体。

10

(項目16) 上記LLCは、複数セットのウェイを含み、上記複数のウェイは、上記複数セットの一部で、上記CCCは、上記命令にさらに応答して、上記後続CLをどこに格納するかを決定する前に、上記後続CLの論理アドレスに実行されるハッシングアルゴリズムに基づいて、上記後続CLが上記複数セットのいずれに含まれるかを判定するものとする、項目15に記載の非一時的なコンピュータ読み取り可能な媒体。

20

(項目17) 上記システムは上記LLCおよび上記CCCを内蔵するプロセッサをさらに備え、上記プロセッサは、クラウドサービスプロバイダのデータセンタ内の複数のプロセッサの1つである、項目15に記載の非一時的なコンピュータ読み取り可能な媒体。

(項目18) 上記複数のウェイは、それぞれN個のCLを含み、Nは1以上の正の整数である、項目15に記載の非一時的なコンピュータ読み取り可能な媒体。

(項目19) 上記より低い優先度を有する上記LRU CLが存在し、その代わりに上記後続CLを格納する際、上記CCCは、上記LRU CLを含むウェイ内にその他CLが存在する場合、上記その他CLをフラッシュさせるものである、項目15に記載の非一時的コンピュータ読み取り可能な媒体。

30


(項目20) 上記システムは、上記LLCおよび上記CCCを内蔵し、それぞれ仮想マシンを実装する1または複数のコアを有するプロセッサをさらに備え、上記CCCはハイパーバイザを含む、項目15に記載の非一時的コンピュータ読み取り可能な媒体。

40


50

【図面】



【図 1】




【図 2】



【図 3】



【図 4】



10


20

30


40

50


【図 5】




【図 6】



【図 7 A】



【図 7 B】



10


20

30


40

50

【図 8 A】




【図 8 B】




10

20

【図 8 C】



【図 8 D】




30


40

50


【図 9】




【図 10 A】



【図 10 B】



【図 11 A】



10


20

30


40

50


【図 1 1 B】




【図 1 2】



【図 1 3】



【図 1 4】



10


20

30


40

50


【図 15】



【図 16】



【図 17】



10

20

30

40

50

フロントページの続き

レッジ ブレーバード・２２００ インテル・コーポレーション内

審査官 北村 学

- (56)参考文献 特開２００９－１６３４５０（ＪＰ，Ａ）
特開平０９－１０１９１６（ＪＰ，Ａ）
特開２０１１－０１８１９６（ＪＰ，Ａ）
米国特許出願公開第２００８／００４０５５４（ＵＳ，Ａ１）
米国特許出願公開第２００８／０２３５４５７（ＵＳ，Ａ１）
米国特許出願公開第２００９／０１７２３１５（ＵＳ，Ａ１）
米国特許出願公開第２０１５／００６７２６６（ＵＳ，Ａ１）
国際公開第２０１２／０９５９５７（ＷＯ，Ａ１）
- (58)調査した分野 (Int.Cl.，ＤＢ名)
ＩＰＣ Ｇ０６Ｆ １２／０８ - １２／１２８