

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

H02M 3/07 (2006.01)

H02M 1/00 (2006.01)



[12] 发明专利申请公开说明书

[21] 申请号 200510021283.9

[43] 公开日 2006 年 1 月 25 日

[11] 公开号 CN 1725613A

[22] 申请日 2005.7.13

[74] 专利代理机构 深圳创友专利商标代理有限公司
代理人 江耀纯

[21] 申请号 200510021283.9

[71] 申请人 艾默生网络能源有限公司

地址 518057 广东省深圳市南山区科技工业园科发路一号

[72] 发明人 是亚明 王智勇


权利要求书 1 页 说明书 6 页 附图 5 页

[54] 发明名称

防止有源箝位直流/直流变换器关机后重启动的电路

[57] 摘要

本发明公开一种防止有源箝位直流/直流变换器关机后重启动的电路，包括谐振信号检测电路、主电路工作状态信号采样电路、有效信号累积电路、判断电路。当关机后输出电容上存储的能量向原边反馈的比较多，则主电路谐振时间比较长，输入电源电压和累积信号都升高比较多，而累积信号高到一定程度就会使变换器的 PWM 主控制电路关断，因此因为谐振引起的输入电源电压的升高不会导致变换器进入重启动，输出电压波形也就不会出现反弹。通过调整累积信号的及时复位，也能模拟输入电源电压在谐振停止后的回落情况，使所述比较器电路及时翻转 PWM 主控制电路关断信号，主控制电路处于可工作状态。



1、一种防止有源箝位直流/直流变换器关机后重启动的电路，其特征是包括：

谐振信号检测电路，用于采样所述有源箝位直流/直流变换器原边绕组电压信号；

主电路工作状态信号采样电路，用于采样所述有源箝位直流/直流变换器的工作状态；

有效信号累积电路，用于在所述有源箝位直流/直流变换器处于异常工作状态或不工作状态时，累积谐振采样电路所采样的原边绕组电压信号，生成累积信号，并且，当在设定时间内没有收到原边绕组电压信号时，使累积信号复位；

判断电路，用于在所述累积信号达到设定值时输出一个控制信号，该控制信号用于关断有源箝位直流/直流变换器的 PWM 主控制电路。

2、如权利要求 1 所述的防止有源箝位直流/直流变换器关机后重启动的电路，其特征是：所述谐振信号检测电路包括感应于变换器原边绕阻的辅助绕阻和串联于辅助绕阻的单向导通器件（D2）；主电路工作状态信号采样电路包括晶体管（Q1），其控制极接于变换器的 PWM 主控制电路，其主电流导通极接于单向导通器件（D2）的输出端和地之间，有效信号累积电路包括充电电容（C3）和与其并联的放电电阻（R6），二者并联后接于单向导通器件（D2）的输出端和地之间；所述判断电路包括比较器（U1A），其两个输入端分别接参考电压（Vref）和充电电容（C3）远地端，其输出端接变换器 PWM 主控制电路。

3、如权利要求 2 所述的防止有源箝位直流/直流变换器关机后重启动的电路，其特征是：所述放电电阻（R6）与充电电容（C3）构成的放电时间常数远大于充电电阻（R5）与充电电容（C3）构成的充电时间常数，或者充电电阻（R5）上的平均充电电流大于放电电阻（R6）上的放电电流，从而使充电电容（C3）在反复充电时其端电压能够不断累积。

防止有源箝位直流/直流变换器关机后重启动的电路

技术领域：

本发明涉及一种防止有源箝位直流/直流变换器关机后重启动的电路。

背景技术：

同步整流技术是低压大电流DC/DC变换器的关键技术，在DC/DC变换器的副边（次级），采用同步整流MOS晶体管（MOSFET）来代替肖特基（Schottky）二极管进行整流，能够有效减小通态损耗。但对于同步整流MOS晶体管的整流管SR1和续流管SR2，其门极需要对应的驱动脉冲来激励。而在有源箝位（Active clamp）拓扑中，其功率变压器绕组的电压波形可以直接作为对应的驱动脉冲来给整流管SR1和续流管SR2提供激励，有效、方便地实现了同步整流MOS晶体管的自驱动，因此有源箝位同步整流变换器在低压大电流DC/DC中得到了广泛的应用。

有源箝位电路中的箝位电路由有源器件和箝位电容串联组成，并联在主开关管或变压器的绕组两端。有源器件可以是N型MOS晶体管（N-MOSFET），也可是P型MOS晶体管（P-MOSFET）。图1a是业界常用的应用有源箝位电路和同步整流技术的直流/直流变换器电路，其中，S1为原边主开关管（简称主管），SR1和SR2分别为副边同步整流管和续流管，Cc和S2构成原边箝位电路，并联在主管两端，其中箝位管S2为P型MOS晶体管，当Vg2为负电平时，S2导通；当Vg2为零电平或正电平时，S2关断。PWM2信号通过一个由C2、D1和R1组成的倒相驱动电路给箝位管S2提供激励信号。

图1a中电路的主要信号波形如图1b所示，UVP为高电平时，PWM主控制电路产生有固定时序关系的两路信号PWM1、PWM2，分别给S1、S2提供驱动信号；当输入电源电压Vin低于欠压保护点Uuv时，UVP为低电平，控制电路不工作。主电路的工作原理为：t1时刻，PWM2为高电平，通过C2、D1的回路给C2充电，C2上电势左高右低。由于D1导通，Vg2信号近似为零电平，则箝位管S2关断；紧接着t2时刻，PWM1信号为高电平，则Vg1也为高，主管S1导通，变压器原边绕组电压Vp为正，该电压耦合到副边绕组给SR1提供激励，整流管SR1导通，SR2关断；t3时刻，PWM1信号

为低电平，则 V_{g1} 也为低，主管 S1 关断；紧接着在 t_4 时刻 PWM2 信号也低电平，因 C2 上充有电势左高右低的电压，当 PWM2 信号变为零电平时， V_{g2} 信号瞬间翻转为负电平，箝位管 S2 导通，此时箝位电容 C_c 上电压减去输入电源电压即为变压器原边绕组电压 V_p ，该电压为负，使变压器实现磁复位，同时该电压耦合到副边绕组，使得整流管 SR1 关断，续流管 SR2 导通，电感 L 中电流通过 SR2 续流； t_5 时刻，PWM2 信号为高，进入下一周期。

该电路利用 P 型 MOS 晶体管构成箝位开关管，将主管 S1 的关断电压箝位于电容 C_c 上的电压，并在实现变压器的磁复位的同时，变压器绕组电压给副边同步整流管提供激励。电路简单，变换器效率较高。

但同时存在的问题是：在电源电压断开后， V_{in} 电压开始降低，在 t_6 时刻， V_{in} 降低至变换器的输入欠压点 U_{uv} 后，主控制电路关闭 PWM1、PWM2 信号；PWM1 信号为低电平后，主管 S1 关断，输出电压 V_{out} 缓慢放电；PWM2 为低电平后，由于电容 C2 上的电压要缓慢放电，导致 V_{g2} 信号一直保持负电平，箝位开关管 S2 长期导通，于是箝位电容 C_c 与变压器励磁电感发生谐振，此时，变压器原边绕组上电压 V_p 为如图所示的正弦波，该正弦波电压耦合到副边绕组，给副边同步整流管提供激励，使得同步整流管 SR1、SR2 仍旧保持交替工作状态。由于关机后同步整流管 SR1、SR2 仍在交替工作状态，输出电容上的能量通过变压器向原边回馈，导致 V_{in} 电压又升高；如果输出电容上能量比较大，反馈到原边的能量使得 V_{in} 电压升高到变换器的欠压恢复点，UVF 信号又为高电平，在 t_7 时刻主控制电路又重新开通 PWM1、PWM2 信号，变换器进入重启动，该异常过程反应到输出电压 V_{out} 的波形上则表现为输出电压在关机后的下降过程中又出现了电压反弹，不能满足时序要求。

发明内容：

本发明的目的就是为了解决以上问题，提供一种防止有源箝位直流/直流变换器关机后重启动的电路，保证关机后输出电压单调下降，满足时序的要求。

为实现上述目的，本发明提出一种防止有源箝位直流/直流变换器关机后重启动的电路，其特征是包括：谐振信号检测电路，用于采样所述有源箝位直流/直流变换器原边绕组电压信号；主电路工作状态信号采样电路，用于采样所述有源箝位直流/直流变换器的工作状态；有效信号累积电路，用于在所述有源箝位直流/直流变换器处于异常工作状态或不工作状态时，累积谐振采样电路所采样的原边绕组电压信号，生成累积信号，并且，当在设定时间内没有收到原边绕组电压信号时，使累积信号复

位；判断电路，用于在所述累积信号达到设定值时输出一个控制信号，该控制信号用于关断有源箝位直流/直流变换器的 PWM 主控制电路。

所述谐振信号检测电路包括感应于变换器原边绕阻的辅助绕阻和串联于辅助绕阻的单向导通器件；主电路工作状态信号采样电路包括晶体管，其控制极接于变换器的 PWM 主控制电路，其主电流导通极接于单向导通器件的输出端和地之间，有效信号累积电路包括充电电容和与其并联的放电电阻，二者并联后接于单向导通器件的输出端和地之间；所述判断电路包括比较器，其两个输入端分别接参考电压和充电电容远地端，其输出端接变换器 PWM 主控制电路。

所述放电电阻与充电电容构成的放电时间常数远大于充电电阻与充电电容构成的充电时间常数，或者充电电阻上的平均充电电流大于放电电阻上的放电电流，从而使充电电容在反复充电时其端电压能够不断累积。

由于采用了以上的方案，累积信号电平的高低间接反映了关机后变换器输入电源电压的情况。当关机后输出电容上存储的能量向原边反馈的比较多，则主电路谐振时间比较长，输入电源电压和累积信号都升高比较多，而累积信号高到一定程度就会使变换器的使得 PWM 主控制电路关断，因此因为谐振引起的输入电源电压的升高不会导致变换器进入重启动，输出电压波形也就不会出现反弹。通过调整累积信号的及时复位，也能模拟输入电源电压在谐振停止后的回落情况，使所述比较器电路及时翻转 PWM 主控制电路关断信号，主控制电路处于可工作状态。本发明电路结构简单，成本低，效率高。

附图说明：

图 1a 为现有技术中常用的有源箝位电路；

图 1b 为现有技术中常用的有源箝位电路正常工作和关机后的波形图；

图 2a 为本发明的防止有源箝位电路关机后重启动电路实施例；

图 2b 为本发明的典型工作图。

图 3a、3b、3c 是本发明实施例二的三种电路示意图。

图 4 是本发明实施例三示意图。

具体实施方式：

下面通过具体的实施例并结合附图对本发明作进一步详细的描述。

如上所述，本发明的基本构思是，检测有源箝位电路关机后主电路 LC 的谐振情况，若关机后主电路谐振次数较多，则该检测电路通过屏蔽主控制电路中的 PWM 信号，

使直流/直流变换器短时间内不会重新进入工作，输出电压就不会发生反弹。

实施例一：

图 2a 是本发明的典型实施例。本例中，所述有效信号累积电路是由计时信号 (V_{sig}) 产生电路组成，判断电路是由比较器电路组成，主电路工作状态信号采样电路是由屏蔽电路组成，换句话说，本例中所述防止有源箝位电路关机后重启动电路包括谐振信号 (V_{res}) 检测电路、计时信号 (V_{sig}) 产生电路和比较器电路。所述谐振信号 (V_{res}) 通过二极管采自于变压器绕组，所述计时信号 (V_{sig}) 反映了关机后主电路 LC 的谐振时间，计时信号 (V_{sig}) 和一个参考电压基准 (V_{ref}) 分别接与比较器的两个输入端，比较器输出端接 PWM 主控制电路的工作状态控制输入端。通过二极管采自于变压器绕组的谐振信号 (V_{res}) 同步于 PWM 信号，在变换器正常工作时 PWM 信号将谐振信号 (V_{res}) 屏蔽；关机后谐振信号 (V_{res}) 使计时信号 (V_{sig}) 升高，并通过比较器电路在主电路谐振期间将 PWM 主控制电路处于“关断”状态。

所述谐振信号 (V_{res}) 检测电路包括一变压器辅助绕组 V_f 和二极管 D2；所述计时信号 (V_{sig}) 产生电路包括 R5、R6、C3 组成的计时电路，R3、R4、Q1 组成屏蔽电路；所述比较器电路在本实施例中采用运放 U1A，该运放正输入端为一参考电压基准 (V_{ref})，运放负输入端接计时信号 (V_{sig})，运放输出端接 PWM 主控制电路的工作状态控制输入端，当运放输出端 SHUT 信号为高电平时，PWM 主控制电路可以工作，当 SHUT 信号为低电平时，PWM 主控制电路处于“关断”状态。所述采样谐振信号 (V_{res}) 的变压器绕组可直接利用辅助电源绕组，参考电压基准 (V_{ref}) 也可采用 PWM 主控制电路中的基准电压。变换器正常工作时所述电路对变换器工作没有影响。

图 2a 中电路的主要信号波形如图 2b 所示，在直流/直流变换器正常工作时，在 t_1 时刻， PWM_1 为高电平，主管 S1 导通，变压器原边绕组电压波形 V_p 为正向电平，此时，变压器辅助绕组 V_f 波形也感应为正向电平，但此时因 PWM_1 为高电平，Q1 导通，计时信号 V_{sig} 为低电平；在 t_2 时刻， PWM_1 为低电平，Q1 关断，主管 S1 关断，此时原边绕组电压 V_p 和辅助绕组电压 V_f 为负，由于 D2 的隔离作用，谐振信号 V_{res} 为低电平，因此此时计时信号 V_{sig} 仍为低电平。所以在正常工作时， V_{sig} 一直保持低电平，运放 U1A 输出端 SHUT 信号一直为高电平，对 PWM 主控制电路的工作没有影响。在 t_3 时刻， V_{in} 降低至变换器的输入欠压点 U_{uv} 后，主控制电路关闭 PWM 信号，如前所述，箝位管 S2 仍保持长期导通，箝位电容 C_c 和原边励磁电感开始谐振，在 t_4 时刻，原边绕组电压 V_p 和辅助绕组电压 V_f 谐振至正电平，此时因 PWM_1 信号被关

闭, Q1 关断, 谐振信号 V_{res} 通过电阻 R_5 向电容 C_3 充电, 计时信号 V_{sig} 开始上升; 在 t_5 时刻, 原边绕组电压 V_p 和辅助绕组电压 V_f 谐振至零电平, 计时信号 V_{sig} 通过电阻 R_6 放电, 因 R_6 阻值较大, 所以放电比较缓慢, 这样放电电阻 R_6 与充电电容 C_3 构成的放电时间常数远大于充电电阻 R_5 与充电电容 C_3 构成的充电时间常数, 或者也可以说, 充电电阻 R_5 上的平均充电电流大于放电电阻 R_6 上的放电电流, 从而使充电电容 C_3 在反复充电时其端电压能够不断累积。如主电路中 LC 谐振继续, 则电容 C_3 反复被充电, 并在 t_6 时刻高于参考电压基准 V_{ref} , 运放输出端 SHUT 信号翻转为低电平, PWM 主控制电路处于“关断”状态, 此后即使从副边反馈到原边的能量把 V_{in} 抬高到 V_{uv} 电平以上, 直流/直流变换器也不会进入重启动, 保证输出电压波形关机后单调下降。在副边输出电容电压下降接近零电平时, 主电路中 LC 谐振也逐渐停止, 输入端电压 V_{in} 逐渐回路至 V_{uv} 以下, 同时, 因主电路谐振停止后电容 C_3 不再有充电, 于是电容 C_3 通过电阻 R_6 逐渐放电至 V_{ref} 电平以下, 运放 U1a 输出端 SHUT 信号翻转为高电平, PWM 主控制端处于可工作状态。

实施例二:

如图 3a、3b、3c 所示, 本例是在实施例一的基础上稍做改动: 将辅助绕阻的绕线方向反向, 从而使其所感应的电压与原边绕阻上所产生的电压正好相反, 也同样可以达到发明目的。此时需二极管 D2 的方向反向, 屏蔽电路 Q1 之间加反相器, 并且比较器的两个输入端对调。

如图 3a, 绕组反向, 二极管也反向, 则谐振信号采样电路采得的是一个负信号, 则比较器的基准也必须是一个负基准, 即负的越多表示谐振时间越长。屏蔽电路 Q1 要屏蔽一个负信号也比较复杂, 需用一个 P 沟道 MOS 管。

如图 3b, 因采样信号有个充放电过程, Q1 屏蔽时间不必要很精确, 可用 PWM2 后面的信号。

如图 3c, 如果辅助绕组反向, 二极管不反向, 则相当于采用谐振信号的另一波头, 只要屏蔽电路的控制信号反向就可以。

实施例三:

如图 4 所示, 本例与实施例一、二相比有较大不同: 它是把计时电路部分改成纯计数器方式, 以上升或下降沿有效, 则 D2 可省去; 以计数数值的大小决定翻转, 则比较器也可省去, 以 PWM1 的有无决定计数是否有效, 则 Q1 也可省去。可见, 在本例中, 所述有效信号累积电路和判断电路这两部分电路是由计数器电路单独实现。

本发明专利公开的防止有源箝位电路关机后重启动电路已为实验所证实，所述电路被用在 36~75V 直流输入，3.3V/20A 直流输出的 DC/DC 电源中，在任何输入电压波形下，在各种环境条件下，在各种外接输出电容条件下，关机后输出电压均能实现单调下降，无重启动。

以上通过实施例对本发明进行了说明，但本发明不并限定与此，凡在不违背本发明的精神和内容说作的改进或替换，应被视为属于本发明的保护范围。比如，虽然在实施例中，主电路工作状态信号采样电路由屏蔽电路实现，但并不限于此，而且屏蔽电路又有多种形式；在实施例一、二中，有效信号累积电路由计时电路实现，而在实施例三中，有效信号累积电路和判断电路一体式地由计数器电路实现，但其实现方式仍不限于这两种，如此等等。




图 1a




图 1b




图 2a




图 2b




图 3a




图 3b




图 3c




图 4