



(12) 发明专利

(10) 授权公告号 CN 101878546 B

(45) 授权公告日 2012. 05. 23

(21) 申请号 200880118423. 6

代理人 李德山 许伟群

(22) 申请日 2008. 11. 26

(51) Int. Cl.

(30) 优先权数据

H01L 33/00 (2006. 01)

102007057756. 9 2007. 11. 30 DE

(56) 对比文件

(85) PCT申请进入国家阶段日

CN 134615 A, 2002. 04. 24, 全文.

2010. 05. 28

US 6060730 A, 2000. 05. 09, 说明书第 3 栏第 23 行—第 5 栏第 65 行, 附图 2.

(86) PCT申请的申请数据

US 2002/0117681 A1, 2002. 08. 29, 全文.

PCT/DE2008/001957 2008. 11. 26

CN 1870313 A, 2006. 11. 29, 全文.

(87) PCT申请的公布数据

审查员 刘雪莲

W02009/068006 DE 2009. 06. 04

(73) 专利权人 欧司朗光电半导体有限公司

地址 德国雷根斯堡

(72) 发明人 吉多·韦斯 贝特霍尔德·哈恩

乌尔里克·策恩德

安德烈亚斯·魏玛

(74) 专利代理机构 北京集佳知识产权代理有限公司

公司 11227


权利要求书 1 页 说明书 7 页 附图 5 页

(54) 发明名称

光电子半导体本体和用于制造光电子半导体本体的方法

(57) 摘要

本发明涉及一种光电子半导体本体, 其具有基于氮化物化合物半导体的外延半导体层序列 (2)。该半导体层序列具有: 缓冲层 (21), 其在名义上未掺杂或者至少部分 n 导电掺杂; 有源区 (24), 其适于发射或者接收电磁辐射; 以及设置在缓冲层和有源区之间的接触层 (22), 该接触层被 n 导电掺杂。在接触层中的 n 掺杂材料浓度大于在缓冲层中的 n 掺杂材料浓度。在半导体层序列中包含凹处 (3), 该凹处穿过缓冲层延伸, 并且电接触材料设置在该凹处中并且与接触层邻接。此外, 还提出了一种方法, 其适于制造这种半导体本体。



1. 一种光电子半导体本体,具有外延半导体层序列,该外延半导体层序列基于氮化物化合物半导体并且在该外延半导体层序列中包含外延缓冲层、有源区和外延接触层,其中缓冲层在名义上未掺杂或者至少部分 n 导电掺杂,缓冲层是所述半导体本体的外层且具有背离所述半导体本体的主面,所述半导体本体具有两个主侧;且所述缓冲层在所述半导体本体的两个主侧中的一个上形成所述半导体本体的边界,有源区适于发射或者接收电磁辐射,接触层设置在缓冲层和有源区之间并且被 n 导电掺杂,在接触层中的 n 掺杂材料浓度大于在缓冲层中的 n 掺杂材料浓度,以及在半导体层序列中包含凹处,该凹处穿过缓冲层延伸,并且电接触材料设置在该凹处中并且与接触层邻接。

2. 根据权利要求 1 所述的光电子半导体本体,其中缓冲层具有大于或者等于 $0.15\mu\text{m}$ 的厚度。

3. 根据权利要求 1 所述的光电子半导体本体,其中缓冲层具有大于或者等于 $0.5\mu\text{m}$ 的厚度。

4. 根据上述权利要求之一所述的光电子半导体本体,其中缓冲层的外表面具有大于凹处底面的平均粗糙度 2 倍的平均粗糙度。

5. 根据权利要求 1-3 中的任一项所述的光电子半导体本体,其中缓冲层的外表面的平均粗糙度是凹处底面的平均粗糙度的至少 5 倍。

6. 根据权利要求 1-3 中的任一项所述的光电子半导体本体,其中电接触材料与半导体本体的接合垫导电连接或者电接触材料形成接合垫。

7. 根据权利要求 1-3 中的任一项所述的光电子半导体本体,其中接触层具有大于或者等于 $3\times 10^{18}\text{cm}^{-3}$ 的掺杂材料浓度。

8. 根据权利要求 1-3 中的任一项所述的光电子半导体本体,其中接触层具有大于或者等于 $7\times 10^{18}\text{cm}^{-3}$ 的掺杂材料浓度。

9. 根据权利要求 1-3 中的任一项所述的光电子半导体本体,其中凹处延伸到接触层中。

10. 根据权利要求 1-3 中的任一项所述的光电子半导体本体,其中半导体本体不含有外延衬底。

11. 根据权利要求 1-3 中的任一项所述的光电子半导体本体,其中在半导体层序列的与凹处对置的侧上设置有另外的电接触材料。

12. 根据权利要求 1-3 中的任一项所述的光电子半导体本体,其中缓冲层的外表面的平均粗糙度是电接触材料的与半导体层序列背离的面的平均粗糙度的至少 5 倍。

13. 根据权利要求 1-3 中的任一项所述的光电子半导体本体,其中在凹处中,电接触材料的一部分垫以电绝缘材料,并且电绝缘材料设置在电接触材料和接触层之间。

14. 根据权利要求 1-3 中的任一项所述的光电子半导体本体,其中电接触材料形成接合垫和电接触轨;凹处具有按照不同深度构建的区域;以及凹处的其中设置有接触轨的部分比凹处的其中设置有接合垫的部分更深地构建。

15. 根据权利要求 1-3 中的任一项所述的光电子半导体本体,其中电接触材料形成接合垫和电接触轨,它们两者与接触层邻接。

光电子半导体本体和用于制造光电子半导体本体的方法

[0001] 本申请要求德国专利申请 10 2007 057 756.9 的优先权,其公开内容通过引用结合于此。

[0002] 本申请涉及一种光电子半导体本体,其具有基于氮化物化合物半导体的外延的半导体层序列。该半导体层序列设置有电接触材料,使得该材料与半导体层序列的 n 导电掺杂的外延半导体层邻接。本申请还涉及一种用于制造这种光电子半导体本体的方法。

[0003] 在 US 2007/0012944 A1 中公开了一种开头所述类型的光电子半导体本体。所描述的半导体本体例如具有 n 导电掺杂的由 GaN 构成的外延层,其形成了半导体本体的外部的主体面,该主体面背离于 p 导电掺杂的外延层。在 n 导电掺杂的外延半导体层的主体面上设置有金属接合垫形式的电接触材料。在外延半导体层序列的与主体面对置的侧上,另一电接触材料与 p 导电掺杂的外延半导体层邻接。

[0004] 一个任务是提出一种光电子半导体本体,其中在电接触材料和 n 导电掺杂的外延半导体材料之间可以实现特别可靠的导电接触,其中该外延半导体材料基于氮化物化合物半导体,其中该接触还应具有尽可能小的电阻。此外,要提出一种用于制造这种光电子半导体本体的方法。

[0005] 本发明提出了一种光电子半导体本体,其带有外延半导体层序列,该半导体层序列基于氮化物化合物半导体。半导体层序列具有外延缓冲层、有源区和设置在缓冲层和有源区之间的外延接触层。在一个实施形式中,尤其是缓冲层和接触层基于氮化物化合物半导体。

[0006] 基于氮化物化合物半导体意味着:半导体层序列具有至少一个层并优选具有多个层,所述层具有氮化物化合物半导体的一种材料或多种材料。氮化物化合物半导体是包含氮的化合物半导体材料,如来自 $\text{In}_x\text{Al}_y\text{Ga}_{1-x-y}\text{N}$ (其中 $0 \leq x \leq 1, 0 \leq y \leq 1$ 且 $x+y \leq 1$) 系的材料。在此,该材料并非一定必须具有根据上式的数学上精确的组分。更确切地说,其可以具有一种或多种掺杂材料以及附加的组成部分,它们基本上不改变该材料的物理特性。然而出于简化原因,上式仅仅包含了晶格的主要组成成分 (Al, Ga, In, N),即使它们可以部分通过其他物质代替或者由其他物质补充。

[0007] 在一个实施形式中,缓冲层具有 GaN。附加地或者可替代地,接触层具有 GaN。这意味着:在该层中分别包含 Ga 以及 N 作为材料的主要组成部分。然而这些层的材料并非一定是二元半导体材料,而也可以是三元或者四元半导体材料。具有 GaN 的材料在本申请的意义下尤其是也可以是 AlGa_N、InGa_N 或者 AlInGa_N。在一个有利的实施形式中,缓冲层以及 / 或者接触层具有带有 GaN 的二元半导体材料。

[0008] 光电子半导体本体在半导体层序列中具有凹处,该凹处从半导体层序列的一侧穿过缓冲层延伸。根据半导体本体的一个实施形式,凹处在接触层的区域中结束。

[0009] 在该凹处中设置有电接触材料,其在凹处中与接触层邻接。这提供了如下可能性:不是或者不仅仅是在接触材料和外延半导体层序列的外部的层之间构建接触,而是尤其在电接触材料和被缓冲层覆盖的并且通过凹处部分露出的接触层之间构建接触。由此缓冲层例如可以关于其晶体质量而被优化并且接触层关于其可接触性方面借助电接触材料来优

化。

[0010] 电接触材料不是外延半导体层序列的半导体材料。在一个实施形式中,电接触材料具有金属导电材料。在一个改进方案中,接触材料包含至少一种金属和 / 或至少一种透明导电氧化物 (TCO, transparent conductive oxide)。

[0011] 半导体本体的另一实施形式设计为,缓冲层具有比接触层更低的 n 掺杂材料浓度。缓冲层尤其是名义上未掺杂或者仅仅部分名义上 n 导电掺杂。在一个扩展方案中,在缓冲层内的最大 n 掺杂材料浓度为小于 $3 \times 10^{18} \text{cm}^{-3}$ 或者小于 $1 \times 10^{18} \text{cm}^{-3}$ 。在缓冲层内的最大 n 掺杂材料浓度也可以有利地小于 $7 \times 10^{17} \text{cm}^{-3}$ 或者小于 $5 \times 10^{17} \text{cm}^{-3}$ 。

[0012] 接触层中的 n 掺杂材料浓度在一个实施形式中为至少 $3 \times 10^{18} \text{cm}^{-3}$ 、 $5 \times 10^{18} \text{cm}^{-3}$ 、 $7 \times 10^{18} \text{cm}^{-3}$ 或者 $1 \times 10^{19} \text{cm}^{-3}$ 。通常,在接触层中的尽可能高的 n 掺杂材料浓度是有利的。

[0013] 在另一实施形式中,缓冲层具有大于或等于 $0.15 \mu\text{m}$ 的厚度,优选 $0.5 \mu\text{m}$ 的厚度。该厚度尤其是也可以大于 $0.7 \mu\text{m}$ 或者大于 $1 \mu\text{m}$ 。

[0014] 在另一实施形式中,缓冲层的外表面具有如下平均粗糙度:其大于凹处的底面的平均粗糙度的两倍。有利地,外表面的平均粗糙度大于凹处的底面的平均粗糙度的 5 倍。

[0015] 附加地或者可替代地,缓冲层的外表面具有如下平均粗糙度:其大于电接触材料的与半导体层序列背离的面的平均粗糙度的 2 倍。有利地,外表面的平均粗糙度大于电接触材料的与半导体层序列背离的面的平均粗糙度的 5 倍。

[0016] 在另一实施形式中,电接触材料与半导体本体的接合垫导电连接或者形成接合垫。

[0017] 在另一实施形式中,凹处伸入到接触层中。

[0018] 另一实施形式设计为半导体本体不含外延衬底。

[0019] 在另一实施形式中,在半导体层序列的与凹处对置的侧上设置有另一电接触材料。

[0020] 本发明提出了一种用于制造光电子半导体本体的方法,其中提供基于氮化物化合物半导体的外延半导体层序列。半导体层序列包含外延缓冲层、有源区和外延接触层。缓冲层名义上未掺杂或者至少部分 n 导电掺杂。有源区适于发射或者接收电磁辐射。接触层设置在缓冲层和有源区之间。在另一方法步骤中,构建通过缓冲层并且至少直至接触层的凹处。电接触材料设置在凹处中,使得其与接触层邻接。

[0021] 在该方法的一个有利的实施形式中,在接触层中的 n 掺杂材料浓度大于缓冲层中的 n 掺杂材料浓度。

[0022] 在另一实施形式中,凹处深入地构建使得其延伸到接触层中。

[0023] 在另一实施形式中,缓冲层的外表面被粗糙化。有利地,在将接触材料设置在凹处中之后,将缓冲层的外表面粗糙化。

[0024] 光电子半导体本体的其他优点、优选的实施形式和改进方案从以下结合附图所阐述的实施例中得到。其中:

[0025] 图 1 示出了光电子半导体本体的一个实施例的示意性俯视图,

[0026] 图 2 示出了图 1 中所示的光电子半导体本体的示意性剖面图,

[0027] 图 3 示出了根据第二实施例的光电子半导体本体的示意性剖面图,

[0028] 图 4 示出了根据第三实施例的光电子半导体本体的示意性剖面图,

[0029] 图 5 至 7 示出了在根据第一实施例的方法的不同方法阶段期间的外延半导体层序列的示意性剖面图,以及

[0030] 图 8 和 9 示出了在根据第二实施例的方法的不同方法阶段期间的外延半导体层堆叠的示意性剖面图。

[0031] 在实施例和附图中,相同的或者作用相同的组成部分分别设置有相同的附图标记。所示的组成部分以及组成部分彼此间的大小关系不能视为合乎比例的。更确切地说,附图的一些细节为了更好的理解而被夸大地示出。

[0032] 在图 1 中所示的光电子半导体本体 1 的俯视图中,可以看到外延半导体层堆叠的缓冲层 21 以及接触材料 4。在所示的实施例中,缓冲层 21 是半导体层堆叠的外部层,即其与半导体层堆叠背离的主面在半导体层堆叠的两个主侧之一上形成半导体层堆叠的边界。层的主面可以分别理解为两个彼此对置的面,这些面垂直于层的主延伸平面形成层的边界。相应地,半导体层堆叠的主侧是通过半导体层堆叠的层的主面形成边界的两个侧。

[0033] 然而,缓冲层不必一定是外部的层。更确切地说,缓冲层例如可以至少部分被层堆叠的另外的外延半导体层覆盖,该另外的外延半导体层例如形成在半导体层堆叠的主侧上的外表面的主要部分。

[0034] 电接触材料 4 以框架形式构建。在图 1 中,框架是封闭的,然而其也可能被中断。同样地,原则上可能的是,电接触材料 4 以任意其他形式施加在半导体层堆叠上。

[0035] 电接触材料 4 的一部分形成接合垫 41 或者导电地与接合垫 41 相连。接合垫 41 具有外表面,其适于在其上借助形成接合垫的外表面的材料以机械方式并且导电地固定接合线。

[0036] 电接触轨 42 从接合线 41 出来。电接触轨具有如下目的:使得电流在光电子半导体本体 1 的工作中尽可能均匀分布在整个半导体层序列上地注入到半导体层序列中。接触轨 42 例如沿着半导体层序列的侧边缘走向。然而例如也可能的是,至少一个接触轨通过半导体层序列的中心。

[0037] 在图 2 至 9 中分别示出了根据不同实施例的光电子半导体本体或者外延半导体层序列的示意性剖面图,其中这些剖面图大致对应于沿着图 1 中所绘的虚线 AB 的剖面的平面图。

[0038] 在图 2 所示的实施例中,电接触材料 4 设置在至少一个凹处 3 中。凹处 3 从半导体层序列 2 的外部主面穿过缓冲层 21 延伸并且至少延伸直至接触层 22。在所示的例子中,缓冲层直接与接触层 23 邻接。然而原则上也可能的是,在缓冲层和接触层之间还设置有至少一个另外的半导体层。

[0039] 凹处 3 例如延伸进接触层 22 中。相对于接触层 22 的总厚度,凹处例如可以延伸到接触层 22 中的厚度的 20% 到 80% (包括两个端值)。例如,凹处 3 大约在接触层 22 的一半厚度处结束。该厚度垂直于接触层主延伸平面来测量。

[0040] 在凹处 3 中设置有电接触材料 4,其在凹处内与接触层 22 邻接。接触材料 4 尤其是与凹处 3 的底面 221 邻接,该底面至少部分通过接触层 22 的材料形成。在底面 221 和电接触材料 4 之间的边界面上构建有在接触材料 4 和接触层 22 之间的良好导电的接触。该电接触近似地具有欧姆接触的特性。在专业领域中,该接触因此通常简化地称作欧姆接触。

[0041] 电接触材料 4 部分地从凹处 3 伸出,即电接触材料 4 的一部分从外延的半导体层

堆叠 2 中伸出。由此电接触材料 4(尤其是在接合垫 41 的区域中)可以良好地从外部进行电接触。

[0042] 凹处 3 具有至少与缓冲层 21 的厚度 5 相同的深度。优选地,凹处 3 的深度大于缓冲层 21 的厚度 5。缓冲层 21 的厚度 5 例如为大于 $0.15\mu\text{m}$ 。其例如也小于 $5\mu\text{m}$ 。良好合适的厚度 5 例如是 $0.5\mu\text{m}$ 、 $1\mu\text{m}$ 、 $1.5\mu\text{m}$ 或 $2\mu\text{m}$ 。

[0043] 半导体本体尤其是基于氮化物化合物半导体的发射辐射的和/或检测辐射的半导体芯片。在此,其中尤其是包括如下半导体芯片:其中外延制造的半导体层序列包含具有来自氮化物化合物半导体材料系的材料的至少一个单个层。

[0044] 有源区具有 pn 结、双异质结构、单量子阱结构(SQW, single quantumwell)或者多量子阱结构(MQW, multi quantum well),用于产生辐射。术语量子阱结构在此并未详细说明关于量子化的维度方面的意义。其因此尤其包括量子槽、量子线以及量子点以及这些结构的任意组合。在出版物 W001/39282、US5,831,277、US6,172,382 B1 和 US5,684,309 中描述了 MQW 结构的例子,它们的就此而言的公开内容通过引用结合于此。

[0045] 例如,缓冲层 21 和接触层 22 分别是 GaN 层。

[0046] 缓冲层 21 的外表面 211 被粗糙化。其具有不平坦性,该不平坦性适于减少外表面 211 上的全反射并且提高通过外表面 211 和来自半导体层堆叠 2 的辐射耦合输出。外表面 211 尤其是被微结构化。具有微结构化的耦合输出面的半导体芯片以及用于使基于氮化物化合物半导体材料的发射辐射的半导体层序列的辐射耦合输出面微结构化的方法例如在 W02005/106972 中公开,其就此而言的公开内容结合于本申请中。

[0047] 不同于缓冲层 21 的外表面 211,凹处 3 的底面 221 是尽可能平坦的。其具有例如小于外表面 211 的粗糙度的五分之一的粗糙度。已确定的是,尽可能平滑的底面 221 对于构建在接触材料 4 和接触层 22 之间的导电接触是有利的。

[0048] 接触材料 4 例如具有金属或者多种金属,或者由一种或者多种金属构成。附加地或者可替代地,电接触材料 4 也可以具有透明导电氧化物(所谓的 TCO),譬如铟锡氧化物(ITO)。

[0049] 在一个实施例中,接触材料 4 具有:带有钛的层,该层与底面 221 邻接;施加在带有钛的层上的、带有铂的层;以及施加在带有铂的层上的、带有金的层。带有钛的层例如具有在 50nm 到 200nm(包括两端值)之间的厚度,例如 100nm 的厚度。带有铂的层例如具有在 50nm 到 300nm(包括两端值)之间的厚度,例如 100nm 的厚度。带有金的层例如具有在 $0.5\mu\text{m}$ 到 $4\mu\text{m}$ (包括两端值)之间的厚度。这些层、尤其是带有金的层也可以更厚。这些层也可以分别由所说明的材料构成。

[0050] 缓冲层 21 例如是名义上未掺杂的 GaN 层。名义上未掺杂指的是:其具有比外延半导体层堆叠 2 的名义上 n 导电掺杂的半导体层明显更低的 n 掺杂材料浓度。例如,在整个缓冲层中的掺杂材料浓度小于 $1\times 10^{18}\text{cm}^{-3}$,优选小于 $7\times 10^{17}\text{cm}^{-3}$ 、特别优选小于 $5\times 10^{17}\text{cm}^{-3}$ 。掺杂材料浓度例如可以最大为大约 $3\times 10^{17}\text{cm}^{-3}$ 。

[0051] 可替代地,缓冲层 21 也可以至少部分地 n 导电掺杂。然而,在缓冲层 21 的掺杂材料浓度小于接触层 22 中的掺杂材料浓度。例如,在缓冲层 21 中的掺杂材料浓度都小于 $3\times 10^{18}\text{cm}^{-3}$ 。与缓冲层相比,接触层 22 具有比较高的掺杂材料浓度。接触层例如被 n 导电掺杂,具有例如大于或者等于 $8\times 10^{18}\text{cm}^{-3}$ 的掺杂材料浓度。例如,在接触层中的 n 掺杂材料

浓度为大约 $1 \times 10^{19} \text{cm}^{-3}$ 或者更高。也可能的是, 仅仅接触层 22 的一部分具有这样高的掺杂材料浓度, 并且在接触层 22 的其余部分中的掺杂材料浓度略微更低。

[0052] 已确定的是: 当在缓冲层 21 中的掺杂材料浓度尽可能低并且在接触层 22 中的掺杂材料浓度与其相比尽可能高时, 外延半导体层序列 2 不仅在其晶体质量方面而且在其可电接触性方面都可以被有利地实现。尽可能厚的、尽可能低掺杂的缓冲层 21 会对半导体层序列的晶体质量有正面影响。

[0053] 图 2 中所示的半导体芯片 1 例如不含外延衬底。半导体层序列 2 例如以缓冲层 21 开始生长在外延衬底上。随后, 去除外延衬底。在此, 外延衬底的任何材料都可以被完全去除。然而可替代地也可能的是, 外延衬底的材料的一部分作为半导体本体的部分保留并且未被去除。

[0054] 通常, 光电子半导体本体尤其是薄膜发光二极管芯片。

[0055] 薄膜发光二极管芯片的特征尤其在于如下典型的特征的至少之一:

[0056] - 在产生辐射的外延半导体层序列的朝向支承元件的第一主面上施加有或者构建有反射层, 其将外延半导体层序列中产生的电磁辐射的至少一部分反射回该半导体层序列中;

[0057] - 薄膜半导体芯片包含支承元件, 该支承元件并不是其上外延地生长有半导体层序列的生长衬底, 而是单独的支承元件, 其事后固定在外延半导体层序列上,

[0058] - 外延半导体层序列的生长衬底从外延半导体层序列中去除或者被薄化, 使得其单独与外延半导体层序列一起是非自由支承的, 或者

[0059] - 外延半导体层序列具有在 $20 \mu\text{m}$ 或者更小的范围中的厚度, 尤其是在 $10 \mu\text{m}$ 范围中的厚度。

[0060] 支承元件优选构建为对于半导体芯片发射的辐射是可透射的。

[0061] 此外, 外延半导体层序列优选包含带有至少一个如下的面的至少一个半导体层: 该面具有混匀结构, 其在理想情况下导致光在外延半导体层序列中近似各态历经的分布, 即其具有尽可能各态历经的随机散射特性。

[0062] 薄膜半导体芯片的基本原理例如在 I. Schnitzer 等人所著的 App. Phys. Lett. 63(16) (1993 年 10 月 18 日), 2174-2176 页中进行了描述, 其就此而言的公开内容通过引用结合于此。薄膜半导体芯片的例子在出版物 EP 0905797 A2 和 WO 02/13281 A1 中进行了描述, 其就此而言的公开内容通过引用结合于此。

[0063] 然而, 半导体本体不必是发光二极管芯片, 而是也可以是辐射检测芯片, 例如用于光学传感器。

[0064] 在图 2 所示的半导体本体中, 在半导体层序列 2 的与凹处 3 对置的侧上例如设置有另一电接触材料 6, 其形成半导体本体 1 的接触电极。在凹处 3 中的接触材料 4 形成 n 电极或者这种 n 电极的一部分。对置的电极的接触材料 6 施加在电绝缘层 7 上。

[0065] 电绝缘层 7 例如具有介电材料譬如二氧化硅, 或者由这种材料组成。此外, 层 7 包含至少一个凹处, 其垂直地穿过层 7 延伸。在凹处的区域中, 半导体层堆叠 2 可以导电地接触。优选地, 电绝缘层 7 具有多个这种凹处。电绝缘材料 7 和电接触材料 6 的这种组合可以具有高反射率。

[0066] 半导体层序列 2 除了具有缓冲层 21 和接触层 22 之外例如具有有源区 24 和 p 导

电掺杂的半导体层 25。在 p 导电掺杂的半导体层 25 和电接触材料 6 之间例如可以任选地设置有 n 导电掺杂的半导体层,然而其未示出在图 2 中。在此情况下,在 p 导电掺杂的半导体层 25 和 n 导电掺杂的半导体层之间可以构建隧道接触。

[0067] 此外可能的是,在接触层 22 和有源区 24 之间设置有一个或者多个另外的半导体层。例如,在该部位上设置有 n 导电掺杂的半导体层 23,其与接触层 22 邻接并且以大约 $3.5 \times 10^{18} \text{cm}^{-3}$ 的掺杂材料浓度 n 导电掺杂。例如硅适于作为 n 掺杂材料。

[0068] 与前面结合图 2 所描述的实施例不同,在图 3 中所示的半导体本体 1 中,电接触材料 4 的至少一部分安置在具有电绝缘材料 43 的凹处 3 中。例如,接合垫 41 部分或者完全地垫以绝缘材料 43。作为绝缘材料合适的是电介质,例如二氧化硅。绝缘材料施加在凹处的底面 221 上,其尤其与底面邻接。通过电绝缘的材料 43 可以避免在半导体本体工作中在接合垫 41 之下形成过高的局部电流密度,这种电流密度会对光电子半导体本体的功能有负面影响。

[0069] 在图 4 所示的实施例中,凹处 3 具有不同深度构建的区域。例如,凹处 3 的其中设置有电接触轨 42 的部分比凹处的其中设置有接合垫 41 的部分更深地构建。基本上也可能的是,接合垫 41 部分地或者完全地设置在凹处 3 之外,即接合垫至少部分地设置在外表面 211 上。

[0070] 在接触轨 42 的区域中,接触材料 4 完全设置在凹处 3 内,即接触材料并不从凹处 3 伸出。而在接合垫 41 的区域中,接触材料 4 至少部分从半导体层堆叠 2 中伸出,这在半导体本体 1 的外部可电接触性方面是有利的。然而,基本上也可能的是,形成接合垫 41 的电接触材料 4 也至少在部分区域中或者整体上完全设置在凹处 3 中,并且并不伸出凹处 3 或者达到凹处的边缘。

[0071] 在图 5 至 7 中示出了该方法的一个实施例。在该方法中提供了半导体层序列 2,其具有缓冲层 21、接触层 22、n 导电掺杂的层 23、有源区 24 和 p 导电掺杂的层 25。例如在 n 导电掺杂的层 23 和有源区 24 之间,半导体层序列还可以包含另外的层。

[0072] 在半导体层序列的两个主侧上该半导体层序列具有外表面 211。该外表面例如通过缓冲层 21 的两个主面之一来形成。

[0073] 外延半导体层序列 2 可以通过将层生长在合适的外延衬底上来制造。外延衬底例如具有碳化硅或者蓝宝石。半导体层序列 2 在此例如从缓冲层 21 开始生长在外延衬底上。随后将外延衬底例如从半导体层序列去除。

[0074] 优选地,在去除外延衬底之前,可以构建图 2 至 4 中分别所示的接触结构,其带有电绝缘层 7 和电接触材料 6,然而这在图 5 至 7 中并未示出。该接触结构的构建原则上也可以在去除外延衬底之后进行。随后在半导体层序列 2 中构建有至少一个凹处 3。凹处的构建例如可以以光刻方式通过使用可光结构化的掩模层来进行。这种掩模层在图 6 和 7 中未示出,尽管其在一个合乎目的的实施形式中也可以在施加电接触材料 4 期间存在,参见图 7。不希望的电接触材料于是可以有利地在剥离 (Lift-off) 工艺中与可光结构化的掩模层一起被去除。这种方法步骤对于本领域技术人员而言基本上是已知的。

[0075] 凹处的构建例如可以通过使用反应性离子刻蚀和 / 或例如以湿化学方式进行。为了施加电接触材料 4 也可以使用传统的方法步骤譬如气相淀积和 / 或溅射。

[0076] 在方法的该实施例中,在将电接触材料 211 设置在凹处 3 中之后才执行使外表面

211 粗糙化的方法步骤。由此能够以简单的方式保证凹处的底面 221 构建得尽可能平坦或者平滑,并且不再由于通过使其粗糙化的方法步骤而受到影响。用于使外表面 211 粗糙化的方法例如在 WO 2005/106972 中公开,其公开内容前面已经通过引用结合到本申请中。由该方法得到的半导体本体 1 示出在图 2 中。

[0077] 在图 8 和 9 中示出该方法的一个可替选的例子。不同之处在于,在构建凹处 3 之前进行用于使外表面 211 粗糙化的方法步骤。凹处 3 例如通过刻蚀进粗糙的表面中来制造,这导致凹处 3 的底面 211 同样是粗糙的。底面 221 的粗糙度在此可以表现得比外表面 211 的粗糙度略微小一些。例如,底面 221 的粗糙度小于外表面的粗糙度的五分之一或者小于二分之一。已确定的是,甚至在粗糙的底面 221 的情况下也可以在电接触材料 4 和接触层 22 之间构建良好导电的接触。尽管凹处的尽可能平滑的底面显得有利,然而底面 221 也可以粗糙地构建。

[0078] 所述光电子半导体本体和方法并未通过借助实施例对其的描述而局限于此。更确切地说,本申请包括任意新的特征和特征的任意组合,尤其是在权利要求中的特征的任意组合,即使该特征或者该组合本身并未明确地在权利要求中或者实施例中说明。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9