



(19) **RU** ⁽¹¹⁾ **2 216 055** ⁽¹³⁾ **C2**
(51) МПК⁷ **G 11 C 17/10, H 01 L 27/02**

РОССИЙСКОЕ АГЕНТСТВО
ПО ПАТЕНТАМ И ТОВАРНЫМ ЗНАКАМ

(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ РОССИЙСКОЙ ФЕДЕРАЦИИ

- (21), (22) Заявка: 2000108581/09, 28.08.1998
(24) Дата начала действия патента: 28.08.1998
(30) Приоритет: 01.09.1997 NO 973993
(43) Дата публикации заявки: 27.02.2002
(46) Дата публикации: 10.11.2003
(56) Ссылки: US 5272370 A, 21.12.1993. RU 2028676 C1, 09.02.1995. US 5170227 A, 08.12.1992. US 5375085 A, 20.12.1994. WO 96/41381 A1, 19.12.1996. US 5464989 A, 07.09.1995. SU 1012704 A, 27.05.1997. SU 1378682 A1, 30.12.1994.
(85) Дата перевода заявки PCT на национальную фазу: 03.04.2000
(86) Заявка PCT: NO 98/00264 (28.08.1998)
(87) Публикация PCT: WO 99/14763 (25.03.1999)
(98) Адрес для переписки: 129010, Москва, ул. Б. Спасская, 25, стр.3, ООО "Юридическая фирма Городисский и Партнеры", пат.пов. Ю.Д.Кузнецову, рег.№ 595


- (71) Заявитель:
ТИН ФИЛМ ЭЛЕКТРОНИКС АСА (NO)
(72) Изобретатель: ГУДЕСЕН Ханс Гуде (BE), НОРДАЛЬ Пер-Эрик (NO), ЛЕЙСТАД Гейрр И. (NO)
(73) Патентообладатель:
ТИН ФИЛМ ЭЛЕКТРОНИКС АСА (NO)
(74) Патентный поверенный:
Кузнецов Юрий Дмитриевич

RU 2 216 055 C 2

RU 2 216 055 C 2

(54) ПОСТОЯННАЯ ПАМЯТЬ И ПОСТОЯННЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

(57) Изобретение относится к электрически адресуемой энергонезависимой постоянной памяти. Техническим результатом является обеспечение возможности многоуровневого кодирования заданных ячеек памяти или адресов ячеек памяти и возможность создания объемного запоминающего устройства. Электрически адресуемая энергонезависимая постоянная память содержит совокупность ячеек памяти, пассивную матрицу, которая содержит параллельные электроды, вертикальные и горизонтальные шины, полупроводниковый материал, изолирующий материал. Постоянная память содержит одну или более электрически адресуемых энергонезависимых постоянных памяти и задающую и управляющую схемы. 3 с. и 23 з.п.ф-лы, 10 ил.



Фиг. 1



(19) **RU** ⁽¹¹⁾ **2 216 055** ⁽¹³⁾ **C2**
 (51) Int. Cl.⁷ **G 11 C 17/10, H 01 L 27/02**

RUSSIAN AGENCY
 FOR PATENTS AND TRADEMARKS

(12) **ABSTRACT OF INVENTION**


(21), (22) Application: 2000108581/09, 28.08.1998
 (24) Effective date for property rights: 28.08.1998
 (30) Priority: 01.09.1997 NO 973993
 (43) Application published: 27.02.2002
 (46) Date of publication: 10.11.2003
 (85) Commencement of national phase: 03.04.2000
 (86) PCT application:
 NO 98/00264 (28.08.1998)
 (87) PCT publication:
 WO 99/14763 (25.03.1999)
 (98) Mail address:
 129010, Moskva, ul. B. Spasskaja, 25, str.3,
 OOO "Juridicheskaja firma Gorodisskij i
 Partnery", pat.pov. Ju.D.Kuznetsovu, reg.№ 595

(71) Applicant:
 TIN FILM EhLEKTRONIKS ASA (NO)
 (72) Inventor: GUDESEN Khans Gude (BE),
 NORDAL' Per-Ehrik (NO), LEJSTAD Gejrr I. (NO)
 (73) Proprietor:
 TIN FILM EhLEKTRONIKS ASA (NO)
 (74) Representative:
 Kuznetsov Jurij Dmitrievich

(54) **READ-ONLY MEMORY AND READ-ONLY MEMORY DEVICES**

(57) Abstract:

FIELD: electrically addressed nonvolatile read-only memory. SUBSTANCE: electrically addressed nonvolatile read-only memory that provides for multilayer coding of desired locations or their addresses has set of memory locations, passive matrix incorporating parallel electrodes, vertical and horizontal buses, semiconductor material, and insulating material. Read-only memory device has one or more electrically addressed nonvolatile read-only memories, as well as master and control circuits. EFFECT: provision for developing three-dimensional memory device. 26 cl, 16 dwg



Фиг. 1

RU 2 2 1 6 0 5 5 C 2

RU 2 2 1 6 0 5 5 C 2

Данное изобретение относится к электрически адресуемой энергонезависимой постоянной памяти, содержащей совокупность ячеек памяти, каждой из которых во время операции записи, как части процесса изготовления постоянной памяти, на постоянное время присваивают одно из двух или более логических состояний в соответствии с определенным протоколом, который в этой памяти определяет постоянно записанные или запомненные данные, и пассивную матрицу проводников для адресации, причем пассивная матрица проводников содержит первую и вторую электродные структуры в соответствующих взаимно отделенных интервалах и параллельных плоскостях и с параллельными электродами в каждой плоскости и выполнена с возможностью формирования электродами по существу ортогональной x , y -матрицы, при этом электроды в первой электродной структуре содержат вертикальные шины матрицы, или x -электроды, а электроды во второй электродной структуре содержат горизонтальные шины матрицы, или y -электроды, при этом, по меньшей мере, часть объема между пересечением x -электрода и y -электрода определяет ячейку памяти в постоянной памяти, причем обеспечивают, по меньшей мере, один полупроводниковый материал с выпрямляющими свойствами в отношении выбранного электропроводного электродного материала и первого электроизолирующего материала, причем полупроводниковый материал в электрическом контакте с электродом в ячейке памяти формирует диодный переход на границе между полупроводниковым материалом и электродным материалом и при этом логическое состояние в каждом случае создается значением полного сопротивления ячейки памяти, при этом указанное значение полного сопротивления по существу создают либо характеристиками полного сопротивления полупроводникового материала, либо характеристиками полного сопротивления изолирующего материала и характеристикой полного сопротивления диодного перехода.

Данное изобретение также относится к постоянному запоминающему устройству, которое содержит одну или более постоянных памяти в соответствии с данным изобретением, и к постоянному запоминающему устройству, которое содержит две или более постоянных памяти в соответствии с данным изобретением.

Матричная адресация ячеек запоминающего устройства данных или разрядных ячеек на плоскости является простым и эффективным способом обеспечения большого числа доступных адресов памяти с умеренным числом электрически адресуемых шин. В квадратной x , y -матрице с n -шин, соответственно, как в x -направлении, так и в y -направлении число ячеек памяти составляет n^2 . В той или иной форме этот основной принцип в настоящее время осуществляют во множестве разных осуществлений полупроводниковых средств памяти. В них ячейка памяти содержит простые электронные схемы, которые осуществляют внешнее сообщение через пересечение в матрице и элементе памяти и

которые обычно являются устройством запоминания заряда. Несмотря на то, что эти средства были очень успешными с технической и коммерческой точек зрения, у них есть ряд недостатков, и в частности тот недостаток, что каждый адрес памяти имеет сложную архитектуру, обуславливающую повышенную себестоимость и пониженную плотность размещения информации. В крупном подклассе так называемых энергозависимых запоминающих устройств схемы должны постоянно сохранять питание током, и этому сопутствует нагрев и потребление электроэнергии для сохранения запомненной информации. С другой стороны, энергонезависимые средства не имеют этой проблемы, но зато имеют пониженный доступ и большее время переключения, и также - увеличенное энергопотребление и повышенную усложненность.

Известный уровень техники дает ряд примеров полупроводниковых базовых постоянных памяти с электрической адресацией в пассивной матрице. Так, патент США 4099260 (Lynes et al.) раскрывает полупроводниковую базовую постоянную память (ПЗУ), выполненную в виде интегральной схемы с высокой степенью интеграции, в которой самоизолирующиеся зоны поверхности разрядной шины одного типа проводимости формируют в полупроводниковой подложке и непосредственно в объемной зоне подложки противоположного типа проводимости. В интервалах между зонами разрядных шин формируют каналоограничительные участки того же типа проводимости, что и в объемной зоне. Металлические числовые шины, находящиеся сверху зон разрядных шин, являющиеся ортогональными по отношению к ним, формируют отдельно от них посредством изолирующего слоя. Ячейка памяти содержит один диод Шотки. Диод этого типа формируют или не формируют на каждом пересечении между числовой шиной и разрядной шиной в зависимости от следующего: формируют или не формируют отверстие в изолирующем слое во время изготовления, чтобы обеспечить для числовой шины возможность контактирования со слегка легированной частью разрядной шины. Считается, что ПЗУ этого типа имеет небольшую площадь, высокую скорость, низкое рассеяние энергии и небольшую себестоимость.

Из патента США 4400713 (Bauge & Mollier) известно устройство с полупроводниковыми элементами, такими как диоды Шотки и транзисторы, выполненные интегрально в виде матрицы на кристаллах. Матрица может иметь индивидуальное изготовление в целях обеспечения требуемой функции. Например, ее можно использовать в качестве матриц И или ИЛИ в программируемых логических матрицах или в качестве постоянных памяти, которые считаются имеющими лучшие свойства по плотности размещения информации и рассеянию энергии. Первую электродную структуру с параллельными металлическими электродами несколько отличающегося исполнения обеспечивают, например, на полупроводниковой подложке p -типа. Оксидный слой обеспечивают на полупроводниковой подложке, и отверстия формируют в оксидном слое для обеспечения

анодных контактов и катодных контактов через металлические шины, которые образуют первый металлический уровень в электродной матрице. Две зоны p^+ расположены под катодными контактами. Эти зоны проходят в находящиеся внизу коллекторные слои, в результате чего формируют диод Шотки. Над первым металлическим слоем или электродным уровнем обеспечивают изолирующий слой, и над ним - второй металлический уровень, который содержит, например, ортогональную вторую электродную структуру. Отверстия в изолирующем слое обеспечивают контакт с катодным контактом в группе катодных контактов, которые содержатся в отдельном элементе в матрице.

Наконец, из патента США 5272370 (French) известно тонкопленочное ПЗУ на основе матрицы открытых и закрытых ячеек памяти, сформированных в стекке тонких пленок на стекле или другой подложке. Каждая закрытая ячейка памяти содержит тонкопленочный диод; и с помощью стеков полупроводниковых пленок, например, из гидрогенизированного аморфного кремния, в которых отдельные пленки имеют разные типы проводимости, можно получить диоды с разными характеристиками электропроводности. Тем самым можно увеличить информационное содержание в матрице ПЗУ. Каждый элемент памяти, который формируют с помощью диодной структуры, затем можно выполнить с разными логическими уровнями согласно некоторому протоколу изготовления. В тех случаях, когда элемент памяти не имеет диодной структуры или когда полупроводники покрыты изолирующим слоем, в результате чего электродный контакт не формируется, данный элемент памяти можно использовать для формирования определенного первого логического уровня, например логического "0".

Хотя все упоминаемые выше устройства известного уровня техники реализуют электрическую адресацию в пассивной матрице известным образом путем обеспечения диодных переходов в закрытых электродных контактах, они - частично по причине применения разных типов полупроводников - имеют относительно высокий уровень усложненности. В ПЗУ, раскрываемом в последней упоминаемой публикации (патент США 5272370), можно, тем не менее, запоминать более двух логических значений в матрице, но это предполагает использование разных типов диодов и поэтому нескольких слоев различным образом легированных полупроводников в разрядной ячейке с диодным переходом.

Поэтому первоочередным объектом данного изобретения является обеспечение постоянной памяти или ПЗУ, которое позволяет осуществление в пассивной матрице электрической адресации отдельной ячейки памяти в постоянной памяти и которое не нужно регенерировать для сохранения запомненных данных в ячейке памяти; и также простая и не дорогая реализация постоянной памяти с помощью известных технологии и способов, применяемых в полупроводниковой и тонкопленочной технологии.

В частности, задача данного изобретения заключается в обеспечении энергонезависимой постоянной памяти на

основе применения органических материалов, например полимеров, которую, при реализации в тонкопленочной технологии, можно использовать как в токопроводящих дорожках, изоляторах, так и в полупроводниковых материалах; и это, предположительно, обеспечит более гибкие технические решения и, в частности, пониженную себестоимость относительно применения кристаллических неорганических полупроводников.

Еще одной задачей заявленного технического решения является обеспечение постоянной памяти, позволяющей многоуровневое кодирование заданных ячеек памяти или адресов ячейки памяти.

Наконец, задачей данного изобретения является обеспечение постоянной памяти, которую можно использовать для реализации объемного постоянного запоминающего устройства.

Эти и прочие задачи и преимущества достигаются в соответствии с данным изобретением за счет постоянной памяти, которая отличается тем, что u -электроды обеспечивают на втором электроизолирующем материале, который сформирован в виде полосковых структур по существу одинаковой формы и протяженности, как и u -электродов, и прилегают к x -электродам как часть матрицы; тем, что полупроводниковый материал обеспечивают на электродных структурах, в результате чего контактная площадка в ячейке памяти определяется теми частями, которые соответственно проходят вдоль каждого бокового края u -электрода, где он перекрывает x -электрод в ячейке памяти; тем, что первое логическое состояние в ячейке памяти постоянной памяти генерируют активной частью полупроводникового материала, покрывающего всю контактную площадку ячейки памяти, в результате чего диодный переход включает в себя всю контактную площадку ячейки памяти; тем, что второе логическое состояние в выбранной ячейке памяти в постоянной памяти генерируют обеими электродными структурами в ячейке памяти, покрываемой первым изолирующим материалом; тем, что одно или более дополнительных логических состояний в ячейке памяти в постоянной памяти генерируют активной частью полупроводникового материала, покрывающего только часть указанной контактной площадки, в результате чего данные, запоминаемые в этой памяти, могут быть представлены логическими состояниями в многозначном коде; и тем, что указанное одно или более дополнительных логических состояний создают значениями полного сопротивления, определяемыми продолжением активной части полупроводникового материала и/или продолжением той части контактной площадки, которая формирует диодный переход.

Первое постоянное запоминающее устройство согласно данному изобретению отличается тем, что постоянную память обеспечивают на подложке полупроводникового материала или между подложками полупроводникового материала и посредством подложек соединяют с задающей схемой и управляющей схемой для

приведения в действие и адресации, причем указанные задающая и управляющая схемы интегрированы в подложке или подложках и реализованы согласно полупроводниковой технологии, соответствующей материалу подложки; а второе постоянное запоминающее устройство согласно данному изобретению отличается тем, что постоянная память является стеклом горизонтальных слоев в целях обеспечения объемного запоминающего устройства; тем, что объемное запоминающее устройство обеспечивают на подложке полупроводникового материала или между подложками полупроводникового материала и посредством подложки или подложек соединяют с задающей схемой и управляющей схемой для приведения в действие и адресации, причем указанные задающая и управляющая схемы интегрированы в подложке или подложках и реализованы согласно полупроводниковой технологии, соответствующей материалу подложки.

При этом постоянная память согласно данному изобретению образует память двоичной логики и целесообразно, чтобы первое логическое состояние, представляющее либо логический "0", либо логическую "1", создавалось сопротивлением по переменному току прямого смещения диода, сформированного в ячейке памяти, в которой полупроводниковый материал контактирует и с x-электродом, и с y-электродом; и при этом вторые, или дополнительные, логические состояния, которые соответственно представляют либо логическую "1", либо логический "0", создают выбранным значением сопротивления для первого изолирующего материала, обеспечиваемого в ячейке памяти, в которой полупроводниковый материал не контактирует ни с x-электродом, ни с y-электродом; и при этом указанный изолирующий материал в ячейке памяти предпочтительно имеет бесконечное значение сопротивления.

Постоянную память согласно данному изобретению реализуют как многоуровневую логическую память с одним или более дополнительными логическими состояниями, при этом первое логическое состояние целесообразно создают сопротивлением по переменному току прямого смещения диода, сформированного в ячейке памяти, в которой полупроводниковый материал контактирует и с x-электродами, и с y-электродами, при этом дополнительные логические состояния создают заданными значениями сопротивления для изолирующего материала, обеспечиваемого в ячейке памяти, в которой полупроводниковый материал по большей части контактирует либо с x-электродом, либо с y-электродом, и выбранное определенное значение сопротивления в каждом случае находится в пределах между сопротивлением по переменному току прямого смещения ячейки памяти, сформированной в диоде, и бесконечным значением.

В первом осуществлении постоянной памяти согласно данному изобретению первый изолирующий материал в выбранных ячейках памяти обеспечивают на электродных структурах в виде отдельной слоеобразной изолирующей наклейки,

которая полностью или частично покрывает электроды в ячейке памяти, при этом выбранная ячейка памяти, зависящая от активной части полупроводникового материала и/или зоны диодного перехода, в последнем случае получает логическое состояние, которое соответствует некоторому уровню многозначного кода. Предпочтительно полупроводниковый материал в этом осуществлении могут обеспечивать на электродных структурах в слое по всему полю пластины и также на изолирующей наклейке в выбранных ячейках памяти, либо его могут обеспечивать на электродных структурах и в прилегании к изолирующей наклейке в выбранных ячейках памяти, в результате чего полупроводниковый материал и изолирующие наклейки выполняют взаимно заподлицо в общем сплошном слое.

Во втором осуществлении постоянной памяти в соответствии с данным изобретением первый изолирующий материал обеспечивают на электродных структурах по существу в виде слоя по всему полю пластины и с удаленными частями в выбранных ячейках памяти, в результате чего удаленная часть полностью или частично экспонирует электроды в выбранной ячейке памяти, при этом ячейка памяти, зависящая от активной части полупроводникового материала и/или от зоны диодного перехода, в последнем случае получает логическое состояние, которое соответствует некоторому уровню многозначного кода. Полупроводниковый материал в этом осуществлении предпочтительно можно обеспечить на электродных структурах и на изолирующем слое в слое по всему полю пластины, и, помимо этого, он будет контактировать с электродными структурами в удаленных частях изолирующего слоя, либо его можно обеспечить на электродных структурах и в прилегании к изолирующему слою в выбранных ячейках памяти, в результате чего полупроводниковый материал и изолирующий слой выполняют взаимно заподлицо в общем сплошном слое.

В третьем осуществлении постоянной памяти в соответствии с данным изобретением полупроводниковый материал в выбранных ячейках памяти обеспечивают на электродных структурах по существу в виде отдельной слоеобразной полупроводниковой наклейки, которая полностью или частично покрывает электроды в ячейках, при этом выбранная ячейка памяти, зависящая от активной части полупроводникового материала и/или от зоны диодного перехода, в последнем случае получает логическое состояние, которое соответствует некоторому уровню многозначного кода. Первый изолирующий материал в этом осуществлении предпочтительно можно обеспечить на электродных структурах в слое по всему полю пластины и, помимо этого, на полупроводниковых наклейках в выбранных ячейках памяти, либо его можно обеспечить на электродных структурах и в прилегании к полупроводниковой наклейке в выбранных ячейках памяти, в результате чего первый изолирующий материал и полупроводниковые наклейки выполняют взаимно заподлицо в общем сплошном слое.

В четвертом осуществлении постоянной

памяти согласно данному изобретению полупроводниковый материал обеспечивают на электродных структурах по существу в виде слоя по всему полю пластины и с удаленными частями в выбранных ячейках памяти, в результате чего удаляемые части полностью или частично экспонируют электроды в выбранной ячейке памяти, причем указанная ячейка памяти, зависящая от активной части полупроводникового материала и/или зоны диодного перехода, в последнем случае приобретает логическое состояние, которое соответствует некоторому уровню многозначного кода. Первый изолирующий материал в этом осуществлении предпочтительно можно обеспечить на электродных структурах и полупроводниковом материале в слое по всему полю пластины, и, помимо этого, он изолирует электродные структуры в удаленных частях полупроводникового слоя, либо его можно обеспечить на электродных структурах и в прилегании к полупроводниковому слою в выбранных ячейках памяти, в результате чего первый изолирующий материал и полупроводниковый слой выполняют взаимно заподлицо в общем сплошном слое.

Наконец, согласно данному изобретению целесообразно, чтобы полупроводниковым материалом был аморфный кремний, поликристаллический кремний или органический полупроводник, причем органическим полупроводником предпочтительно является сопряженный полимер.

В соответствии с данным изобретением полупроводниковым материалом может быть анизотропный проводник.

Полупроводниковый материал предпочтительно может содержать полупроводник числом свыше одного, либо его можно добавить в или скомбинировать с электропроводным материалом.

Предпочтительно реализовать полупроводниковый материал, изолирующий материал и электродные структуры в виде тонких пленок.

Предпосылки данного изобретения и различные примеры его осуществления далее излагаются более подробно со ссылкой на чертежи.

На Фиг. 1 представлено схематическое изображение общего осуществления запоминающего устройства посредством пассивной электродной матрицы, обеспечиваемой между объединительными платами или подложками.

На Фиг.2 представлено схематическое изображение примеров контуров паразитного тока, которые могут возникать в матрице этого вида.

На Фиг.3а представлено первое осуществление постоянной памяти в соответствии с данным изобретением в горизонтальной проекции и сечении по линии А-А.

На Фиг.3б представлено сечение постоянной памяти по фиг.3а, по линии А-А в соответствии со вторым вариантом этого осуществления.

На Фиг.4а изображено второе осуществление постоянной памяти в соответствии с данным изобретением в горизонтальной проекции и сечении по линии

А-А.

На Фиг.4b представлено сечение постоянной памяти по Фиг.4а, по линии А-А в соответствии со вторым вариантом этого осуществления.

На Фиг. 5а изображено третье осуществление постоянной памяти согласно данному изобретению, соответственно, в горизонтальной проекции и сечении по линии А-А.

Фиг. 5b представляет сечение вида постоянной памяти по Фиг.5а, по линии А-А в соответствии со вторым вариантом этого осуществления.

На Фиг.6а изображено четвертое осуществление постоянной памяти согласно данному изобретению соответственно в горизонтальной проекции и сечении по линии А-А.

Фиг. 6b представляет сечение вида постоянной памяти по Фиг.4а, по линии А-А во втором варианте второго осуществления.

На Фиг. 7а изображен пример многоуровневого кодирования ячейки памяти в осуществлении согласно Фиг.3а.

На Фиг. 7b изображен пример многоуровневого кодирования ячейки памяти в осуществлении согласно Фиг.4а.

На Фиг.8 а изображен пример многоуровневого кодирования ячейки памяти в осуществлении согласно Фиг.5а.

На Фиг. 8b изображен пример многоуровневого кодирования ячейки памяти в осуществлении согласно Фиг.6а.

На Фиг. 9 представлено сечение первого постоянного запоминающего устройства согласно данному изобретению и

Фиг. 10 представляет сечение вида второго постоянного запоминающего устройства согласно данному изобретению.

Далее следует более подробное описание предпосылок данного изобретения. Общая матричная система адресации изображена на Фиг.1, где, например, m электропроводных шин 2 взаимно отделены интервалами и проходят в x -направлении, и также, например, имеют n число налагающихся электрошин 4, которые проходят в y -направлении и соответственно формируют первую и вторую электродные структуры в ортогональной x , y -электродной матрице. X -электроды 2 и y -электроды 4 располагают достаточно близко друг к другу, в результате чего обеспечивают геометрически хорошо определенные перекрывающиеся зоны или пересечения между электродами. Объем вблизи и между каждым пересечением, приблизительно определяемый перекрывающейся зоной, созданной шириной пересекающихся x -электродов и y -электродов в этих пересечениях, определяет то, что далее обозначается как ячейка памяти 5 - см. Фиг.2. Взаимно перекрывающиеся зоны соответственно x - и y -электродов 2 и 4 в ячейке памяти 5 будут обозначаться как контактная площадка ячейки памяти. Согласно данному изобретению данные запоминают в каждой ячейке памяти как значения полного сопротивления, например значения сопротивления между x - и y -электродами в каждом пересечении. Логическое состояние в каждом пересечении, или адрес ячейки памяти, находят путем измерения полного сопротивления между x -электродом и y -электродом, которые

пересекают друг друга в ячейке памяти.

В отличие от общеизвестных токо-адресуемых и матричных систем памяти данное изобретение позволяет применение чисто пассивной электрической адресации, поскольку в ячейках памяти не имеется дискретных активных схемных элементов. Хорошо известно, что использование электронных запоминающих устройств с ячейками памяти в пассивной матрице усложняется альтернативными токовыми цепями или цепями паразитных токов в электродной матрице. Эта проблема представлена на Фиг.2, где альтернативные токовые цепи, формируемые адресацией ячейки памяти 5_{k1} , созданной пересечением между электродами m_k, n_1 , обозначены более тонкими штрих-линиями, идущими в соседние ячейки памяти. С увеличением размера матрицы, т.е. произведения x на y , проблема паразитных токов тоже усугубляется. Если элементы памяти в каждом пересечении имеют чисто активное сопротивление, то это означает, что разница сопротивлений в операции записи будет маскироваться токами, утечка которых происходит по альтернативным токовым цепям, согласно изображению на Фиг. 2. Если придать электрическому соединению в каждом пересечении высокую нелинейную вольт-амперную характеристику, то проблему паразитных токов можно уменьшить или вовсе устранить. Это довольно просто осуществляют уже хорошо известным из уровня техники способом, а именно за счет выпрямительного диода, подключенного последовательно в отношении полного сопротивления или сопротивления в каждом пересечении.

Существенная задача данного изобретения заключается в формировании сети таких диодов довольно простым, недорогим и надежным способом, который при этом также позволяет использование соответствующих структур памяти в виде регулируемых полных сопротивлений. Согласно данному изобретению x - и y -электроды могут предпочтительно окружать слой полупроводникового материала, например в тонкопленочной конфигурации. В частности, этот полупроводниковый материал может целесообразно быть сопряженным полимером тиофенового или полифенил-винилового типа. Путем выбора соответствующего электродного материала для полупроводникового материала получают диодный переход на границе электрод - полупроводник, и диоду можно придать очень хорошие выпрямляющие свойства. Простой линейный анализ демонстрирует, что число электродных пересечений, т. е. ячеек памяти, которые можно адресовать без искажения или шума от паразитных токов, приблизительно равно отношению диодного выпрямления в каждом пересечении, т.е. взаимосвязи между прямотекущим и обратнотекущим токами в данном напряжении смещения.

Еще одна значительная проблема, связанная с запоминающими устройствами на пассивной матрице, изображаемыми на Фиг.1, где слой сплошного материала с конечным значением сопротивления проходит в интервалы между пересечениями электродной матрицы, заключается в том, что токи даже при совершенном выпрямлении в

каждом пересечении могут течь между электродными шинами 2, 4 в этих интервалах. Даже если длина токопроводящей дорожки в этих интервалах будет гораздо большей, чем длина в пересечениях, т.е. в ячейке памяти, и если слой между электродными структурами будет чрезвычайно тонким, с высоким поверхностным сопротивлением, то комбинированный эффект многих этих токопроводящих дорожек будет вредить измеренному полному сопротивлению и поэтому в конечном счете установит верхний предел числу пересечений и также ячеек памяти, которые смогут быть реализованы в пассивной матрице.

Последний тип переходного затухания можно исключить за счет придания высокой анизотропии для активной проводимости пленки, т.е. за счет создания высокой активной проводимости в нужном направлении тока или низкой активной проводимости. В случае Фиг.1 это будет соответствовать высокой активной проводимости, перпендикулярной к плоскости матрицы, и низкой активной проводимости в плоскости матрицы. Полимерные составы со свойствами такого рода описаны в литературе, например в статье "White light emission from a polymer blend light emitting diode" of M. Granstrom and O. Inganas, Applied Physics Letters 68, 2: 147 - 149 (1996), а электродные средства и устройства на их основе описаны в патентной заявке Норвегии 973390.

Начиная с известной принципиальной структуры в соответствии с Фиг.1, согласно которой x - и y -электроды 2 и 4 обеспечивают на каждой стороне анизотропной тонкой пленки с высоким отношением выпрямления в пересечениях электродов, данные можно кодировать с помощью управляемого осаждения электроизолирующего материала между диодами в выбранных пересечениях, и это более подробно будет изложено со ссылкой на Фиг.3а. Если этим выбранным пересечениям придать бесконечное сопротивление, тогда можно будет выполнить двоичное кодирование каждого пересечения или каждой ячейки памяти, например, с помощью напряжения прямого смещения, которое дает либо логику "1", $R=R_F$, где R_F является сопротивлением по переменному току прямого смещения диода в этом пересечении, или логику "0" как $R=\infty$, где бесконечное сопротивление намеренно введено в данное пересечение. Повышенная емкость запоминающего устройства будет получена с помощью более широкого диапазона значений сопротивления, который эквивалентен нескольким разрядам, запоминаемым в каждой ячейке памяти, например со значениями сопротивления $R_1, R_2, R_3, \dots, R_F < R_1 < R_2 < R_3 < \dots$.

Далее со ссылкой на Фиг.3-8 следует описание примеров реализации постоянной памяти согласно данному изобретению. В этих примерах реализации применяют определенную геометрию адресации, которая при изготовлении упрощает регулировку и дает несколько преимуществ. Эти варианты отличаются от осуществлений, описываемых в международной заявке PCT/NO/9800263, поданной на ту же дату и с тем же приоритетом, что и данное изобретение, и заключается в том, что полупроводниковый

материал и изолирующий материал обеспечивают не между электродными структурами в трехслойной конфигурации, а на электродных структурах, которые выполнены в конфигурации переемычки в соответствии, например, с Фиг.3а и 3б. В этом случае у-электроды обеспечивают на полосках 12 электроизолирующего или диэлектрического материала, который по существу имеет ту же форму и протяженность, что и электрод 4, и опирается на электроды 2, расположенные ортогонально по отношению к у-электродам 4, в результате чего между х- и у-электродами 2 и 4 физического или электрического контакта не имеется.

Первый вариант реализации постоянной памяти согласно данному изобретению, в котором электроды 2, 4 обеспечивают мостовую конфигурацию, изображен соответственно в горизонтальной проекции и сечении Фиг.3а. На ячейках памяти 5, которые определены в пересечении между х- и у-электродами 2 и 4, данные кодируют первым изолирующим материалом 6 в выбранных ячейках памяти, обеспечиваемых на электродных структурах в виде отдельной слоеобразной изолирующей накладки 7. Полупроводниковый материал 9 обеспечивают на электродных структурах с электродами 2, 4 и изолирующими накладками 7, и он будет контактировать только с электродами 2, 4 в ячейке памяти 5, где не присутствует изолирующая накладка 7. Контактная площадка 11 указана выполнением накладки на боковых краях у-электрода 4 в ячейке памяти 5, а активная зона полупроводникового материала, который в этом случае придает ей свое значение полного сопротивления, проходит от у-электрода 4 через полупроводниковый материал 9, чтобы контактировать с х-электродом 2. Полупроводниковый материал, который для ясности в горизонтальной проекции Фиг.3а не изображен, предпочтительно может быть анизотропным полупроводниковым материалом, но в тех случаях, когда, например, расстояние между ячейками памяти не очень небольшое, т.е. плотность информации является низкой, тогда полупроводниковый материал может быть также анизотропным проводящим полупроводниковым материалом. В варианте осуществления согласно Фиг.3а полупроводниковый материал 9 обеспечивают на экспонированных электродах 2, 4 и в прилегании к изолирующим накладкам 7, в результате чего поверхность изолирующих накладок 7 и полупроводникового материала 9 выполняют взаимно заподлицо - согласно Фиг.3б. Тем самым расстояние между подложками 1, 3 можно сократить, и к электроду 4, примыкающему к подложке 3, которая, разумеется, является электроизолирующей, ничего примыкать не будет.

Можно также применить многоуровневое кодирование при вводе данных, подлежащих хранению в постоянной памяти в варианте согласно Фиг.3а; это решение далее описывается более подробно со ссылкой на Фиг.7а.

Второй вариант реализации постоянной памяти согласно данному изобретению

изображен на Фиг.4а. Здесь ячейки памяти кодируют изолирующими накладками 7 с помощью по существу слоя по всему полю пластины из электроизолирующего материала 6, который обеспечивают на электродных структурах, но с удаленными частями 8 в выбранных ячейках памяти 5. Полупроводниковый слой 9 по всему полю пластины обеспечивают на изолирующем слое 6, и он будет контактировать только с электродами 2, 4 в ячейках памяти 5 в снятых частях 8 изолирующего слоя 6. Контактные площадки 11 формируют соответствующим методом как в осуществлении согласно Фиг.3а. Также в горизонтальной проекции Фиг.4а полупроводниковый слой 9 для ясности не изображен. Полупроводниковый материал 9 в варианте реализации Фиг.4а можно также обеспечить только в удаленных частях 8, в результате чего его поверхность выполняется заподлицо с поверхностью изолирующего слоя 6 согласно Фиг.4б. Удаленные части 8 затем формируют изолированные ячейки памяти 5, и полупроводниковый материал в этих ячейках памяти поэтому необязательно должен быть из анизотропного полупроводникового материала, но он может иметь также изотропные проводящие свойства, так как полупроводниковый материал не формирует сплошной слой, где паразитные токи или объемные токи могут проходить между ячейками памяти. Также в этом случае у-электроды 4 могут примыкать к электроизолирующей подложке 3. Поэтому поверхность у-электродов, разумеется, также будет выполнена заподлицо с поверхностями полупроводникового материала и первого изолирующего материала. В варианте реализации согласно Фиг. 4 также возможно выполнить многоуровневое кодирование, которое далее более подробно описывается со ссылкой на Фиг.7б.

Третий вариант реализации постоянной памяти согласно данному изобретению изображен на Фиг.5а. Он отличается от двух предыдущих вариантов тем, что полупроводниковый материал 9 обеспечивают в виде полупроводниковых накладок 10 в выбранных ячейках памяти 5, и он кодирует, например, первое логическое значение, при этом первый изолирующий материал 6 обеспечивают на полупроводниковых накладках 10 и открытых ячейках памяти 5 в, по существу, слое по всему полю пластины. Также в горизонтальной проекции Фиг.5а этот слой для ясности не изображен. Полупроводниковые накладки 10 взаимно изолированы изолирующим материалом 6 и поэтому могут быть анизотропным проводящим полупроводниковым материалом, так как паразитные токи или объемные токи не будут присутствовать между ячейками памяти 5. Контактные площадки 11 определяют, как прежде, активную часть полупроводниковой накладки, причем указанная активная часть, разумеется, проходит от боковых краев у-электрода и контактирует с находящимся внизу х-электродом в ячейке памяти. Также в варианте реализации Фиг. 5а изолирующий материал можно обеспечить таким образом, что он будет выполнен заподлицо с поверхностью полупроводниковых накладок 10 согласно Фиг. 5б, при этом у-электроды 4

будут примыкать к подложке 3. Функционально и геометрически вариант реализации Фиг.5b не отличается от варианта реализации на Фиг. 4b, но в варианте реализации Фиг.4b сначала осаждают изолирующий слой 6 с удаленными частями 8, а полупроводниковый материал 9 потом осаждают на удаленных частях 8 путем, например, обеспечения сначала в качестве слоя по всему полю пластины и на изолирующем слое 6, и на удаленных частях 8, и затем его удаляют таким образом, чтобы он присутствовал только в удаленных частях 8. Но в варианте реализации согласно Фиг.5b сначала осаждают полупроводниковый материал 9 в качестве полупроводниковых накладок 10, и затем изолирующий слой 6 осаждают по существу как слой по всему полю пластины на полупроводниковых накладках 10 и остающихся открытых ячейках памяти, и затем его снимают до тех пор, пока он не будет заподлицо с полупроводниковыми накладками 10 согласно Фиг.5b.

Так же, как в варианте реализации на Фиг.5a, можно использовать многоуровневое кодирование, и это более подробно излагается со ссылкой на Фиг.8a.

Четвертый вариант реализации постоянной памяти согласно данному изобретению изображен на Фиг.6a. Здесь полупроводниковый материал 9 осаждают на электродные структуры по существу в виде слоя по всему полю пластины, но с удаленными частями, или окнами, 17, в выбранных ячейках памяти 5, в результате чего первое логическое состояние в двоичном кодировании получают только в тех ячейках памяти, в которых обеспечивают полупроводниковый материал 9 и в которых имеются контактные площадки 11, при этом еще одно логическое состояние получают в ячейках памяти, которые расположены в удаленной части полупроводникового материала. Первый изолирующий материал 6 на полупроводниковом материале теперь осаждают в слое, по существу, по всему полю пластины, которое для ясности в горизонтальной проекции Фиг.6a не изображено. Также в этом варианте изолирующий материал можно осаждают только в удаленных частях 17 в полупроводниковом материале, в результате чего поверхность изолирующего материала 6 выполняют заподлицо с поверхностью полупроводникового слоя 9 согласно Фиг.6b, при этом электроды 4 одновременно могут примыкать к изолирующей подложке 3. Очевидно, что вариант реализации согласно Фиг. 6b с геометрической и функциональной точек зрения аналогичен варианту реализации Фиг.3b; отличие заключается только в последовательности расположения, соответственно, полупроводникового материала 9 и изолирующего материала 6.

Также в варианте реализации согласно Фиг.6a возможно использовать многоуровневое кодирование, и это более подробно излагается со ссылкой на Фиг. 8b.

Как отмечалось выше, варианты реализации согласно Фиг.3-6 позволяют осуществлять выполнение многоуровневого кодирования данных в заранее выбранных ячейках памяти. В этом случае исходят из того, что полупроводниковый материал с анизотропными электропроводящими

свойствами применяют, например, в виде сопряженного полимера. Полупроводниковый материал затем будет контактировать соответственно с x-электродом и у-электродом в контактных площадках 11, которые, соответственно, располагают вдоль боковых краев у-электрода, где он пересекает x-электрод. Поэтому каждая ячейка памяти будет содержать две контактные площадки и будет иметь активные части, которые проходят через полупроводниковый материал и между у-электродом вдоль его каждого бокового края и в x-электрод, по меньшей мере, на части Δw ширины w x-электрода. Многоуровневое кодирование запоминаемых в ячейке памяти данных будет происходить путем регулирования длины контактной площадки, в результате чего значение полного сопротивления данной ячейки памяти будет находиться в пределах между максимальным значением, например бесконечным, и значением, зависимым от напряжения прямого смещения диода.

На практике это можно выполнить с помощью изолирующей наклейки 7 в ячейке памяти таким образом, чтобы покрывалась только некоторая часть x- и у-электродов 2 и 4 в пересечении электродов в данной ячейке памяти. Таким образом, контактную площадку экспонируют относительно не изображенного полупроводникового материала 9, и это наглядно изображено в варианте реализации согласно Фиг.7a, который аналогичен варианту реализации Фиг.3a, но в данном случае - с многоуровневым кодированием заранее выбранных ячеек памяти. Фиг. 7b соответствует варианту реализации по Фиг.4a и отличается от варианта реализации по Фиг.7a тем, что изолирующий материал 6 не обеспечивают в виде накладок 7, но в виде слоя по всему полю пластины с удаленными частями, или окнами, 8, причем обеспечивают полупроводниковый материал (не изображен), и он контактирует с x- и у-электродами 2 и 4 в ячейке памяти на контактных площадках 11, которые расположены под полупроводниковым материалом и вдоль боковых краев у-электрода 4, в результате чего активная часть полупроводникового материала контактирует с электродами 2, 4 на контактной площадке с шириной Δw , которая меньше ширины w x-электрода.

Если полупроводниковый материал также обеспечивают на ячейке памяти в виде полупроводниковой наклейки, то контактные площадки 11, изображаемые на Фиг. 8a, получают с шириной Δw , которая включает в себя только некоторую часть ширины w x-электрода 2. Активная часть полупроводника 9 проходит между электродами 2, 4 в контактных площадках 11. Этот вариант реализации соответствует осуществлению, изображенному на Фиг.5a. Аналогичным образом это может быть реализовано в полупроводниковом материале 9 в соответствии с Фиг. 8b, которое соответствует варианту реализации по Фиг.6a, но в этом случае обеспечивают удаленную часть, или окно, 17, в результате чего также получают контактные площадки 11 с шириной Δw , которая меньше ширины w x-электрода.

Путем регулирования геометрической формы, соответственно, изолирующих накладок 7, полупроводниковых накладок 10

или удаленных частей 8, 17 в изолирующем материале 6, соответственно, полупроводниковом материале 9 кодирование данных в ячейке памяти может происходить в нескольких уровнях.

Нужно отметить, что накладки 7, 10 и удаленные части 8, 17 могут иметь такую форму, которая будет отличаться от формы, изображаемой соответственно на Фиг.7а, b и 8а, b. Например, возможно придать такую форму накладкам и удаленным частям, которая будет соответствовать форме полосок соответственно прорезей, но все же их выполняют таким образом, чтобы получить контактные площадки 11, которые обеспечивают нужные уровни в многозначном логическом коде.

Обеспечение полупроводникового материала на электродных структурах дает ряд значительных преимуществ. Во-первых, электродную матрицу и также первый изолирующий материал 6 и изолирующие полоски 12 можно осаждать хорошо известными в полупроводниковой технологии способами и оборудованием перед тем, как полупроводниковый слой будет нанесен по всему полю пластины. Поэтому ряд регулирующих операций можно выполнять с высокой точностью последовательно слой за слоем на одной и той же подложке, и можно избежать выполнения критических операций в регулировке, так как нет необходимости соединять подложки 1 и 3 вместе в трехслойной конфигурации с высокой точностью взаимного позиционирования. Во-вторых, подложки с соответственно x-электродами и y-электродами 2 и 4 можно изготавливать в виде полуфабрикатов, т.е. без изолирующего материала 6 и полупроводникового материала 9. Эти полуфабрикаты-заготовки можно заготавливать до кодирования данных и окончательной обработки. В варианте реализации в соответствии с Фиг.6 подложки могут быть выполнены из, например, кристаллического кремния. Согласно патентной заявке NO 973782, которая переуступлена данному заявителю, монокристаллическую структуру можно выбрать в тех случаях, когда активные схемы, которые обеспечивают межсоединения, логические функции, трассировку сигнала, усиление и пр., можно встроить в кремниевую подложку и соединить непосредственно с x- и y-электродами на одной и той же подложке. Всю конструкцию, кроме самого верхнего полупроводникового слоя, можно выполнить с помощью последовательных технологических операций, которые легко можно выполнить с помощью стандартной технологии обработки полупроводников. Самый верхний полупроводниковый слой наносят по всему полю пластины. Применяемый полупроводниковый материал должен обладать соответствующими выпрямляющими и проводящими свойствами, и также желательно иметь низкую себестоимость, должен легко обрабатываться, иметь длительный срок службы и пр. и должен обеспечивать оптимальный контакт с электродными структурами. Полупроводниковым материалом могут быть, например, сопряженные полимеры, также соответствующим материалом являются

полимеры тиофенового или полифенилвинилового типа. Либо можно применять аморфный кремний или поликристаллический кремний. В частности, простым и дешевым материалом является полупроводниковый материал из сопряженного полимера, который можно наносить ракелем либо центрифугированием, методом погружения или менисковым покрытием.

5
10
15
20
25
30
35
40
45
50
55
60

Следует отметить, что кодирование данных с использованием многозначного кода предъявляет повышенные требования к различительной способности при считывании значения полного сопротивления в ячейке памяти; и если имеется опасность объемных или паразитных токов, маскирующих сигнал значения полного сопротивления, то тогда либо можно увеличить взаимное расстояние между электродами 2, 4 в каждой электродной структуре и таким образом увеличить ячейки памяти 5, либо можно применить многозначный код согласно вариантам реализации, изображаемым соответственно на Фиг.4b и Фиг.5b, что даст удобную возможность разместить ячейки памяти с большей плотностью и с сохранением различительной способности, необходимой для обеспечения считывания данных, запомненных, например, в двоичном коде, т.е. с двумя уровнями между уровнем кода, созданным, соответственно, полным маскированием контактной площадки в ячейке памяти и полным экспонированием контактной площадки в ячейке памяти. Но предполагается, что будет возможно увеличить число уровней в коде, например, с помощью трех- или четырехразрядного кодирования. Последнее представлено шестнадцатью уровнями, и поэтому реализация будет вопросом габаритов и обеспечиваемого шага, если изготовление ячеек памяти происходит с применением обычных микрофотолитографических способов.

40
45
50
55
60

Может быть целесообразным формирование полупроводникового материала из нескольких полупроводников, например, в виде слоев согласно известному уровню техники в целях получения особых типов диодов, также согласно известному уровню техники или в целях изменения характеристик полного сопротивления. В этих же целях полупроводниковый материал можно скомбинировать с электропроводным материалом, или добавить его в электропроводный материал.

Целесообразно обеспечить одну или более постоянных памятей ПЗУ в соответствии с данным изобретением на полупроводниковой подложке 1, выполненной, например, из кремния. В этой подложке либо интегрально с ней согласно соответствующей полупроводниковой технологии можно обеспечить задающую и управляющую схемы 13 для постоянной памяти. Осуществление с четырьмя постоянными памятями ПЗУ, обеспеченными, например, на кремниевой подложке 1 с интегрированными задающей и управляющей схемами 13, изображено на Фиг.9.

Вместо обеспечения постоянных памятей в плоскостной конфигурации их также можно выполнить в виде стека вертикальных слоев согласно изображению на Фиг. 10. В этом

случае также используют полупроводниковую подложку 1 из, например, кремния с интегрированными задающей и управляющей схемами 13. По боковым краям стекового запоминающего устройства этого типа могут обеспечивать адресующие и задающие шины 14 и для соединения электродов в соответствующей электродной структуре, т. е. электродной матрице, с задающей и управляющей схемами в кремниевых подложках согласно Фиг.7, где изображен вариант реализации со стековыми постоянными памятьми ПЗУ 15₁... 15_n, которые взаимно изолированы изолирующими слоями 16₁... 16_n, выполненными, например, из керамики.

Постоянные памяти и постоянные запоминающие устройства согласно данному изобретению могут быть целесообразно реализованы в формате платы, совместимом со стандартными интерфейсами, обычно используемыми для персональных компьютеров. На практике постоянная память, реализуемая в постоянном запоминающем устройстве, может быть выполнена согласно известной тонкопленочной технологии, и постоянное запоминающее устройство будет интегрировано с кремниевой подложкой как гибридное устройство. На практике обнаружено, что постоянные памяти согласно данному изобретению могут быть выполнены с толщиной электродных структур и ячеек памяти, по большей мере, в несколько микрон и реально, по меньшей мере, с двумя ячейками памяти на квадратный микрон с использованием технологий из известного уровня техники. Постоянная память с одним слоем памяти и площадью 1 см², таким образом, запомнит 25 Мбайт с двоичным кодированием. С использованием двух- или четырехразрядного кодирования, что более реально, плотность размещения информации можно, разумеется, повысить. Предполагается, что будет также реальным снижение размера ячеек памяти в еще большей степени с получением учетверенной плотности размещения информации. Поэтому будет возможным запоминание около сотни Мбайтов в каждой постоянной памяти, и плотность размещения информации, разумеется, будет повышена пропорционально числу стековых слоев в объемно конфигурированном постоянном запоминающем устройстве.

При выполнении со стандартными интерфейсами карт, используемыми в персональных компьютерах или в декодерных устройствах для оборудования воспроизведения аудио- и видеоматериала, постоянную память согласно данному изобретению можно будет применять в качестве носителя исходного материала, который обычно хранят на таких носителях, как CD-ROM.

Запись в постоянную память согласно данному изобретению, т.е. ввод и кодирование данных, осуществляют во время процесса изготовления и интегрируют ее с процессом изготовления. Постоянную память предпочтительно изготавливают с помощью хорошо известной тонкопленочной технологии и фотолитографическими способами. В основном все материалы можно обеспечить в слоях по всему полю пластины, а электродные структуры, накладки и

удаленные части (окна) можно сформировать с помощью фотошаблонов и травлением. Затем производят "запись" данных путем "кодирования" фотошаблонов для накладок, или окон, с позиционированием и заданием размеров накладок, или окон, маски согласно определенному протоколу, в результате чего каждая ячейка памяти правильно кодируется. Процессы такого рода нетрудно осуществить для изготовления крупных партий постоянных памяти с одинаковой исходной информацией, например с программным материалом для музыки или фильмов.

Формула изобретения:

1. Электрически адресуемая энергонезависимая постоянная память, в которой пассивная матрица проводников содержит первую и вторую электродные структуры в соответствующих взаимно отделенных пространствах и параллельных плоскостях и с параллельными электродами в каждой плоскости и выполнена с возможностью формирования электродами ортогональной x, y-матрицы, при этом электроды в первой электродной структуре являются x-электродами и формируют столбцы матрицы, а электроды во второй электродной структуре являются y-электродами и формируют ряды матрицы, при этом по меньшей мере часть объема между пересечением x-электрода и y-электрода определяет ячейку памяти в постоянной памяти, причем обеспечивают по меньшей мере один полупроводниковый материал с выпрямляющими свойствами в отношении выбранного электропроводного материала указанных электродов и первого электроизолирующего материала, причем по меньшей мере один полупроводниковый материал в электрическом контакте с электродом в ячейке памяти формирует диодный переход на границе между по меньшей мере одним полупроводниковым материалом и указанными электродами и причем логическое состояние в каждом случае создают значением полного сопротивления ячейки памяти, при этом указанное значение полного сопротивления создают либо с учетом характеристик полного сопротивления по меньшей мере одного полупроводникового материала, либо характеристик полного сопротивления изолирующего материала и характеристики полного сопротивления диодного перехода, отличающаяся тем, что y-электроды обеспечивают на втором электроизолирующем материале, который формируют в виде полосковых структур тех же формы и протяженности, что и у-электродов, и их обеспечивают вблизи x-электродов, как часть матрицы, тем, что указанный по меньшей мере один полупроводниковый материал обеспечивают на электродных структурах, в результате чего контактная площадка в ячейке памяти определяется частями, которые соответственно проходят вдоль каждого бокового края y-электрода, где он накладывается на x-электрод в ячейке памяти, тем что, первое логическое состояние ячейки памяти в постоянной памяти генерируют активной частью по меньшей мере одного полупроводникового материала, покрывающего всю контактную площадку ячейки памяти; при этом диодный переход,

таким образом, включает в себя всю контактную площадку ячейки памяти, тем, что второе логическое состояние в выбранной ячейке памяти в постоянной памяти генерируют обеими электродными структурами в ячейке памяти, покрываемой первым изолирующим материалом, тем, что одно или более дополнительных логических состояний в ячейке памяти в постоянной памяти генерируют активной частью по меньшей мере одного полупроводникового материала, покрывающего только часть указанной контактной площадки, в результате чего данные, которые запоминают в памяти, могут быть представлены логическими состояниями в многозначном коде, и тем, что указанное одно или более дополнительных логических состояний создают значениями полного сопротивления, определяемыми продолжением активной части по меньшей мере одного полупроводникового материала и продолжением той части контактной площадки, которая формирует диодный переход, при этом образована таким образом совокупность ячеек памяти, каждой из которых во время операции записи, составляющей часть процесса изготовления постоянной памяти, на постоянное время присваивают одно из двух или более логических состояний в соответствии с заданным протоколом, который в этой памяти определяет постоянно записываемые или запоминаемые данные и параллельные электроды для адресации.

2. Электрически адресуемая энергонезависимая постоянная память по п. 1, отличающаяся тем, что указанная постоянная память образует память двоичной логики, при этом первое логическое состояние, которое представляет либо логический "0" либо логическую "1", создают сопротивлением по переменному току прямого смещения диода, сформированного в ячейке памяти, в которой по меньшей мере один полупроводниковый материал контактирует и с х-электродом и с у-электродом, и тем, что вторые, или дополнительные, логические состояния, которые соответственно представляют либо логическую "1", либо логический "0", создают выбранным значением сопротивления для первого изолирующего материала, обеспечиваемого в ячейке памяти, в которой по меньшей мере один полупроводниковый материал не контактирует ни с х-электродом, ни с у-электродом.

3. Электрически адресуемая энергонезависимая постоянная память по п. 2, отличающаяся тем, что изолирующий материал в ячейке памяти имеет бесконечное значение сопротивления.

4. Электрически адресуемая энергонезависимая постоянная память по п. 1, отличающаяся тем, что постоянную память формируют как многоуровневую логическую память с двумя или более дополнительными логическими состояниями, при этом первое логическое состояние создают сопротивлением по переменному току прямого смещения диода, сформированного в ячейке памяти, в которой по меньшей мере один полупроводниковый материал контактирует и с х- и с у-электродами, и тем, что дополнительные логические состояния создают определенными

значениями сопротивления для изолирующего материала, обеспечиваемого в ячейке памяти, в которой по меньшей мере один полупроводниковый материал большей частью контактирует либо с х-электродом, либо с у-электродом, при этом выбранное определенное значение сопротивления в каждом случае находится между сопротивлением по переменному току прямого смещения ячейки памяти, сформированным диодом, и бесконечным значением.

5. Электрически адресуемая энергонезависимая постоянная память по п. 1, отличающаяся тем, что первый изолирующий материал в выбранных ячейках памяти обеспечивают на электродных структурах в виде отдельной слоеобразной изолирующей накладкой, которая полностью или частично покрывает электроды в ячейке памяти, причем выбранная ячейка памяти, зависящая от активной части по меньшей мере одного полупроводникового материала и/или зоны диодного перехода, в случае частичного покрытия электродов приобретает логическое состояние, которое соответствует одному из уровней в многозначном коде.

6. Электрически адресуемая энергонезависимая постоянная память по п. 5, отличающаяся тем, что по меньшей мере один полупроводниковый материал обеспечивают на электродных структурах в слое по всему полю пластины и также на изолирующих накладках в выбранных ячейках памяти.

7. Электрически адресуемая энергонезависимая постоянная память по п. 5, отличающаяся тем, что по меньшей мере один полупроводниковый материал обеспечивают на электродных структурах и в прилегании к изолирующей накладке в выбранных ячейках памяти, в результате чего по меньшей мере один полупроводниковый материал и изолирующие накладки выполняют взаимно заподлицо в общем сплошном слое.

8. Электрически адресуемая энергонезависимая постоянная память по п. 1, отличающаяся тем, что первый изолирующий материал обеспечивают на электродных структурах в виде слоя по всему полю пластины и с удаленными частями в выбранных ячейках памяти, в результате чего удаленная часть полностью или частично экспонирует электроды в выбранной ячейке памяти, причем указанная ячейка памяти, зависящая от активной части по меньшей мере одного полупроводникового материала и/или зоны диодного перехода в случае частичного покрытия электродов приобретает логическое состояние, которое соответствует одному из уровней в многозначном коде.

9. Электрически адресуемая энергонезависимая постоянная память по п. 8, отличающаяся тем, что по меньшей мере один полупроводниковый материал обеспечивают на электродных структурах и на изолирующем материале в слое по всему полю пластины, который также контактирует с электродными структурами в удаленных частях слоя изолирующего материала.

10. Электрически адресуемая энергонезависимая постоянная память по п. 8, отличающаяся тем, что по меньшей мере один полупроводниковый материал

обеспечивают на электродных структурах и в прилегании к изолирующему материалу в выбранных ячейках памяти, в результате чего по меньшей мере один полупроводниковый материал и изолирующий материал выполняют взаимно заподлицо в общем сплошном слое.

11. Электрически адресуемая энергонезависимая постоянная память по п. 1, отличающаяся тем, что по меньшей мере один полупроводниковый материал в выбранных ячейках памяти обеспечивают на электродных структурах в виде отдельной слоеобразной полупроводниковой накладки, которая полностью или частично покрывает электроды в ячейке памяти, причем выбранная ячейка памяти, зависящая от активной части по меньшей мере одного полупроводникового материала и/или зоны диодного перехода, в случае частичного покрытия электродов приобретает логическое состояние, которое соответствует одному из уровней в многозначном коде.

12. Электрически адресуемая энергонезависимая постоянная память по п. 11, отличающаяся тем, что первый изолирующий материал обеспечивают на электродных структурах в слое по всему слою пластины и также на полупроводниковых накладках в выбранных ячейках памяти.

13. Электрически адресуемая энергонезависимая постоянная память по п. 11, отличающаяся тем, что первый изолирующий материал обеспечивают на электродных структурах и в прилегании к полупроводниковым накладкам в выбранных ячейках памяти, в результате чего первый изолирующий материал и полупроводниковые наклейки выполняют взаимно заподлицо в общем сплошном слое.

14. Электрически адресуемая энергонезависимая постоянная память по п. 1, отличающаяся тем, что по меньшей мере один полупроводниковый материал обеспечивают на электродных структурах в виде слоя по всему слою пластины и с удаленными частями в выбранных ячейках памяти, в результате чего удаленная часть полностью или частично экспонирует электроды в выбранной ячейке памяти, причем указанная ячейка памяти, зависящая от активной части по меньшей мере одного полупроводникового материала и/или зоны диодного перехода, в случае частичного покрытия электродов приобретает логическое состояние, которое соответствует одному из уровней в многозначном коде.

15. Электрически адресуемая энергонезависимая постоянная память по п. 14, отличающаяся тем, что первый изолирующий материал обеспечивают на электродных структурах и по меньшей мере одним полупроводниковым материалом в слое по всему слою пластины и он также изолирует электродные структуры в удаленных частях полупроводникового слоя.

16. Электрически адресуемая энергонезависимая постоянная память по п. 14, отличающаяся тем, что первый изолирующий материал обеспечивают на электродных структурах и в прилегании к полупроводниковому слою в выбранных ячейках памяти, в результате чего первый изолирующий материал и по меньшей мере один полупроводниковый материал

выполняют взаимно заподлицо в общем сплошном слое.

17. Электрически адресуемая энергонезависимая постоянная память по п. 1, отличающаяся тем, что по меньшей мере один полупроводниковый материал является аморфным кремнием.

18. Электрически адресуемая энергонезависимая постоянная память по п. 1, отличающаяся тем, что по меньшей мере один полупроводниковый материал является поликристаллическим кремнием.

19. Электрически адресуемая энергонезависимая постоянная память по п. 1, отличающаяся тем, что по меньшей мере один полупроводниковый материал является органическим полупроводником.

20. Электрически адресуемая энергонезависимая постоянная память по п. 19, отличающаяся тем, что органический полупроводник является сопряженным полимером.

21. Электрически адресуемая энергонезависимая постоянная память по п. 1, отличающаяся тем, что по меньшей мере один полупроводниковый материал является анизотропным проводником.

22. Электрически адресуемая энергонезависимая постоянная память по п. 1, отличающаяся тем, что по меньшей мере один полупроводниковый материал содержит более чем один полупроводник.

23. Электрически адресуемая энергонезависимая постоянная память по п. 1, отличающаяся тем, что по меньшей мере один полупроводниковый материал добавляют в электропроводный материал или комбинируют его с ним.

24. Электрически адресуемая энергонезависимая постоянная память по п. 1, отличающаяся тем, что по меньшей мере один полупроводниковый материал, изолирующий материал и электродные структуры формируют в виде тонких пленок.

25. Постоянная память, содержащая одну или более электрически адресуемых энергонезависимых постоянных памятей (ПЗУ) по пп. 1-24, отличающаяся тем, что постоянную память (ПЗУ) обеспечивают на подложке по меньшей мере одного полупроводникового материала или между подложками по меньшей мере одного полупроводникового материала и через подложки подключают к задающей и управляющей схемам для приведения в действие и адресации, причем указанные задающая и управляющая схемы интегрированы в подложку или подложки и сформированы согласно полупроводниковой технологии, соответствующей материалу подложки.

26. Постоянная память, содержащая одну или более электрически адресуемых энергонезависимых постоянных памятей (ПЗУ) по пп. 1-24, отличающаяся тем, что постоянную память выполняют в виде стека в слоях для обеспечения объемного запоминающего устройства, тем, что объемное запоминающее устройство обеспечивают на подложке по меньшей мере одного полупроводникового материала или между подложками по меньшей мере одного полупроводникового материала и через подложку или подложки подключают к задающей и управляющей схемам для

приведения в действие и адресации, причем указанные задающая и управляющая схемы интегрированы в подложку или подложки и

сформированы согласно полупроводниковой технологии, соответствующей материалу подложки.

5

10

15

20

25

30

35

40

45


50

55


60

RU 2 2 1 6 0 5 5 C 2


RU ? 2 1 6 0 5 5 C 2



Фиг. 2




Фиг. 3а




Фиг. 3b

RU 2216055 C2

RU 2216055 C2




Фиг. 4а




Фиг. 4b

RU 2216055 C2


RU 2216055 C2




Фиг. 5а




Фиг. 6а



Фиг. 6b




Фиг. 7a




Фиг. 7b

RU 2216055 C2


RU 2216055 C2




Фиг. 8а



Фиг. 8b



Фиг. 9



Фиг. 10