

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2013-55801
(P2013-55801A)

(43) 公開日 平成25年3月21日(2013.3.21)

(51) Int.Cl. F I テーマコード(参考)
H02M 7/48 (2007.01) H02M 7/48 E 5H007

審査請求 未請求 請求項の数 5 O L (全 18 頁)

(21) 出願番号	特願2011-192492 (P2011-192492)	(71) 出願人	000003997 日産自動車株式会社 神奈川県横浜市神奈川区宝町2番地
(22) 出願日	平成23年9月5日(2011.9.5)	(74) 代理人	100083806 弁理士 三好 秀和
		(74) 代理人	100100712 弁理士 岩▲崎▼ 幸邦
		(74) 代理人	100095500 弁理士 伊藤 正和
		(74) 代理人	100101247 弁理士 高橋 俊一
		(74) 代理人	100098327 弁理士 高松 俊雄

最終頁に続く


(54) 【発明の名称】 電力変換装置

(57) 【要約】

【課題】各スイッチ素子のオン、オフに伴う急激な電流変化を抑制することが可能な電力変換装置を提供する。

【解決手段】一のスイッチ素子の断接動作による電流変化の向きと、他のスイッチ素子の断接動作による電流変化の向きが反対となるように、各スイッチ素子の断接動作のタイミングを制御する。更に、スイッチ素子に駆動指令が供給されてから実際に断接動作するまでに要する遅れ時間を求め、この遅れ時間に基づいて、各スイッチ素子の断接動作が一致するように、遅れ時間を制御する。従って、急激な電流変化を抑制し、電圧の跳ね上がりを確実に低減することが可能となる。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

共通母線に接続された複数相のスイッチ素子と、
前記各スイッチ素子を制御する制御手段と、を有し、
前記制御手段は、

前記複数相のスイッチ素子のうち、一のスイッチ素子の断接動作による電流変化の向きと、他のスイッチ素子の断接動作による電流変化の向きが反対となるように断接制御するための、各スイッチ素子の駆動指令信号を生成する駆動指令生成手段と、

前記一のスイッチ素子が断接に要する時間と、前記他のスイッチ素子が断接に要する時間の時間差を求め、この時間差に基づいて、前記各スイッチ素子の断接タイミングが一致するように、前記各スイッチ素子に出力する駆動指令信号の出力タイミングを補正する遅れ補正手段と、を含むことを特徴とする電力変換装置。

10

【請求項 2】

前記遅れ補正手段は、

前記一のスイッチ素子、及び前記他のスイッチ素子が接続される回路の状態と、前記断接に要する時間との対応を示す対応マップを有し、前記回路の状態に基づき、前記対応マップを参照して前記時間差を求めることを特徴とする請求項 1 に記載の電力変換装置。

【請求項 3】

前記回路の状態は、前記各スイッチ素子の断接動作時に流れる電流値、及び各スイッチ素子の周囲温度であり、

20

前記各スイッチ素子に流れる電流を測定する電流測定手段と、前記周囲温度を測定する温度測定手段を更に備え、

前記遅れ補正手段は、前記電流測定手段にて測定される電流、及び前記温度測定手段にて測定される周囲温度に基づき、前記対応マップを参照して前記時間差を求めることを特徴とする請求項 2 に記載の電力変換装置。

【請求項 4】

前記遅れ補正手段は、

ある制御周期における前記一のスイッチ素子が断接に要する時間、及び前記他のスイッチ素子が断接に要する時間を測定し、これらの差分を前記時間差とすることを特徴とする請求項 1 に記載の電力変換装置。

30

【請求項 5】

前記各スイッチ素子に生じる電圧を測定する電圧測定手段を更に備え、前記遅れ補正手段は、前記指令信号を駆動指令信号を送信してから電圧変動が生じるまでの時間を前記断接に要する時間として測定することを特徴とする請求項 4 に記載の電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、直流電力を交流電力に変換する電力変換装置に係り、特に急激な電流変動を抑制してスイッチ素子に高いサージ電圧が加わることを防止する技術に関する。

【背景技術】

40

【0002】

車両に搭載されるモータを駆動するための電力を供給する電力変換装置では、複数のスイッチ素子をオン、オフ制御するので、直流電源を接続する共通母線に急激な電流変化が発生し、寄生インダクタンス(L)による高いサージ電圧($L \cdot di/dt$)が発生してしまう。この電流変化を抑制するために、例えば、特許文献 1 (国際公開 W O 2 0 0 5 / 0 8 1 3 8 9 号公報)には、複数の相(例えば、U相、V相、W相)のスイッチ素子の駆動タイミングを変化させて、各スイッチ素子が同時にオンとなることを防止し、急激な電流変化を抑制することが開示されている。

【先行技術文献】

【特許文献】

50

【 0 0 0 3 】

【特許文献 1】国際公開 W O 2 0 0 5 / 0 8 1 3 8 9 号公報

【発明の概要】

【発明が解決しようとする課題】

【 0 0 0 4 】

しかしながら、上述した特許文献 1 では、電流の向きが同一で、且つ同時にオンとなる場合の電流変化率 (di/dt) の増加を抑制することができるものの、スイッチ素子が単独でオン、或いはオフとなった際に生じる急激な電流変化を抑制することができないという欠点がある。

【 0 0 0 5 】

本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、各スイッチ素子のオン、オフに伴う急激な電流変化を抑制することが可能な電力変換装置を提供することにある。

【課題を解決するための手段】

【 0 0 0 6 】

上記目的を達成するため、本発明は、共通母線に接続された複数相のスイッチ素子と、前記各スイッチ素子を制御する制御手段と、を有し、前記制御手段は、前記複数相のスイッチ素子のうち、一のスイッチ素子の断接動作による電流変化の向きと、他のスイッチ素子の断接動作による電流変化の向きが反対となるように断接制御するための、各スイッチ素子の駆動指令信号を生成する駆動指令生成手段と、前記一のスイッチ素子が断接に要する時間と、前記他のスイッチ素子が断接に要する時間の時間差を求め、この時間差に基づいて、前記各スイッチ素子の断接タイミングが一致するように、前記各スイッチ素子に出力する駆動指令信号の出力タイミングを補正する遅れ補正手段と、を含むことを特徴とする。

【発明の効果】

【 0 0 0 7 】

本発明に係る電力変換装置では、一のスイッチ素子の断接動作による電流変化の向きと、他のスイッチ素子の断接動作による電流変化の向きが反対となるように、各スイッチ素子の駆動指令信号を出力し、更に、遅れ補正手段により各スイッチ素子に駆動指令信号を出力するタイミングを補正するので、各スイッチ素子に流れる電流を同期させることができ、共通母線の電流変化を確実に抑制することが可能となる。その結果、回路に生じる電圧の跳ね上がりを確実に防止することが可能となる。

【図面の簡単な説明】

【 0 0 0 8 】

【図 1】本発明に係る電力変換装置の構成を示す回路図である。

【図 2】本発明に係る電力変換装置を含むモータ制御装置の構成を示すブロック図である。

【図 3】本発明に係る電力変換装置で生成される駆動パルス及び該駆動パルスをシフトしたパルスを示すタイミングチャートである。

【図 4】本発明に係る電力変換装置で生成される U 相、V 相、W 相の各相電流の変化を示すタイミングチャートである。

【図 5】通常の電力変換装置で、V 相のスイッチ素子がオンからオフに転じる直前の電流を示す説明図である。

【図 6】通常の電力変換装置で、V 相のスイッチ素子がオンからオフに転じる直後の電流を示す説明図である。

【図 7】通常の電力変換装置で、V 相のスイッチ素子がオンからオフに転じたときに生じる電流変化を示す説明図である。

【図 8】通常の電力変換装置で、V 相のスイッチ素子がオンからオフに転じたときにコンデンサに流れる電流の変化を示す特性図である。

【図 9】通常の電力変換装置で、U 相のスイッチ素子がオンからオフに転じたときにコン

10

20

30

40

50

デンサに流れる電流の向き及び大きさを示す特性図である。

【図 1 0】通常の電力変換装置で、U相のスイッチ素子がオフからオンに転じたときにコンデンサに流れる電流の向き及び大きさを示す特性図である。

【図 1 1】本発明に係る電力変換装置において、キャリア信号と電圧指令値との関係から駆動パルス生成する際の説明図である。

【図 1 2】本発明に係る電力変換装置において、キャリア信号と電圧指令値に基づいて生成された駆動パルスをシフトする際の説明図である。

【図 1 3】駆動パルスをシフトした場合とシフトしない場合の、コンデンサに流れる電流の変化を示す説明図である。

【図 1 4】スイッチ素子に駆動指令を出力したときの、スイッチ素子に流れる電流、及びスイッチ素子に生じる電圧の変化を示す特性図である。

【図 1 5】本発明の第 1 実施形態に係る遅れ補正部の詳細な構成を示すブロック図である。

【図 1 6】U相上アームのスイッチ素子をオフとするタイミングと、V相下アームのスイッチ素子をオンとするタイミングを示す説明図である。

【図 1 7】スイッチ素子のターンオン時の、電流、周囲温度に対する遅れ時間の変化を示す特性図である。

【図 1 8】スイッチ素子のターンオフ時の、電流、周囲温度に対する遅れ時間の変化を示す特性図である。

【図 1 9】本発明の第 2 実施形態に係る遅れ補正部の詳細な構成を示すブロック図である。

【発明を実施するための形態】

【0009】

以下、本発明の実施形態を図面を参照して説明する。

【0010】

[第 1 実施形態の説明]

図 1 は、本発明の実施形態に係る電力変換装置 100 及び該電力変換装置 100 より電力が供給されて駆動するモータ 13 の構成を示す回路図である。なお、本実施形態では、電力変換装置 100 は、直流を 3 相交流へ変換する例について示しているが、変換する交流は 3 相に限定されず 4 相以上の多相交流であっても良い。

【0011】

図 1 に示すように、電力変換装置 100 は、インバータ装置 11 及びモータ制御装置（制御手段）14 を備えている。

【0012】

インバータ装置 11 は、直流電圧 E_d を供給する直流電源 12 と、該直流電源 12 に接続されるコンデンサ C_1 を備え、更に、IGBT（絶縁ゲートバイポーラトランジスタ）を用いたスイッチ素子 $S_1, S_2, S_3, S_4, S_5, S_6$ と、各スイッチ素子 $S_1 \sim S_6$ に対して逆並列に接続されたダイオード $D_1, D_2, D_3, D_4, D_5, D_6$ を備えている。そして、互いに直列接続されたスイッチ素子の対、即ち S_1 と S_2, S_3 と S_4, S_5 と S_6 は、それぞれインバータ装置 11 の各相の上アームと下アームとを構成している。なお、スイッチ素子は IGBT に限定されるものではない。

【0013】

スイッチ素子 S_1 のエミッタとスイッチ素子 S_2 のコレクタが接続され、この接続点が 3 相交流 U 相の出力点となり、モータ 13 の U 相に接続されている。同様に、スイッチ素子 S_3 のエミッタとスイッチ素子 S_4 のコレクタが接続され、この接続点が 3 相交流 V 相の出力点となり、モータ 13 の V 相に接続されている。同様に、スイッチ素子 S_5 のエミッタとスイッチ素子 S_6 のコレクタが接続され、この接続点が 3 相交流 W 相の出力点となり、モータ 13 の W 相が接続されている。

【0014】

スイッチ素子 S_1, S_3, S_5 の各コレクタは、共通母線を経由して直流電源 12 の正

10

20

30

40

50

極に接続され、スイッチ素子 S_2 、 S_4 、 S_6 の各エミッタは、共通母線を経由して直流電源12の負極に接続されている。スイッチ素子 $S_1 \sim S_6$ の各ゲートは、モータ制御装置14が出力する制御信号により駆動される。

【0015】

モータ制御装置14は、電流センサ(図2の符号19)が検出するモータ13へ流れる各相の負荷電流 I_u 、 I_v 、 I_w と、回転数センサ(図2の符号18)が検出するモータ13の回転位置と、図示省略の上位装置から与えられるトルク指令値に基づいて、各スイッチ素子 $S_1 \sim S_6$ をPWM制御する制御信号を生成して、各スイッチ素子 $S_1 \sim S_6$ のゲートへ出力する。

【0016】

特に限定されないが本実施形態では、モータ制御装置14は、演算処理装置CPUと、プログラムROMと、作業用RAMと、入出力インタフェースとを備えたマイクロプロセッサで構成されている。そして、モータ制御装置14の制御機能は、ROMに格納されたプログラムをCPUが実行することにより実現されている。

【0017】

次に、図1に示したインバータ装置11を制御するモータ制御装置(制御手段)14の詳細な構成を図2に示すブロック図を参照して説明する。図2に示すように、モータ制御装置14は、例えば車両駆動用のモータ13を制御するものであり、トルク制御部21と、電流制御部22と、駆動指令生成部(駆動指令生成手段)31と、遅れ補正部(遅れ補正手段)26と、を備えている。更に、駆動指令生成部31は、電圧指令演算部23と、パルス幅演算部24、及びタイミング制御部25を備えている。そして、インバータ装置11に設けられる各スイッチ素子 $S_1 \sim S_6$ の駆動信号を後述する手法で生成してタイミング制御部25より出力し、更にこの駆動信号の出力タイミングを遅れ補正部26にて補正して、各スイッチ素子 $S_1 \sim S_6$ のゲートに出力することにより、インバータ装置11を駆動する。また、モータ13に流れる電流を検出する電流センサ19を備えている。

【0018】

トルク制御部21は、外部より与えられるトルク指令値 T と、モータ13の回転数を検出する回転数センサ18で検出されるモータ回転数 n に基づいて、モータ13の d 軸及び q 軸電流指令値 i_d 、 i_q をそれぞれ演算する。

【0019】

電流制御部22は、 d 軸及び q 軸電流指令値 i_d 、 i_q と、 d 軸及び q 軸電流値 I_d 、 I_q に基づいて、指令値と実値とを一致させるための d 軸及び q 軸電圧指令値 v_d 、 v_q をそれぞれ演算する。ここで、 d 軸及び q 軸電流値 I_d 、 I_q は、モータ13の各相(U相、V相、W相)の電流 i_u 、 i_v 、 i_w を電流センサ19にて検出した上で、電圧指令演算部23にて d 軸及び q 軸電流値 I_d 、 I_q に変換することにより演算される。なお、モータ13の各相の電流の和はゼロとなるため、少なくとも2相の電流 i_u 、 i_v を検出することにより、モータ13の3相の電流 i_u 、 i_v 、 i_w を取得することができる。

【0020】

駆動指令生成部31の電圧指令演算部23は、 d 軸及び q 軸電圧指令値 v_d 、 v_q を3相の出力電圧指令値 v_u 、 v_v 、 v_w に変換する。

【0021】

パルス幅演算部24は、電圧指令演算部23より出力されたU相、V相、W相の各電圧指令値 v_u 、 v_v 、 v_w に対応するインバータ装置11の駆動パルス D_{up} 、 D_{un} 、 D_{vp} 、 D_{vn} 、 D_{wp} 、 D_{wn} を生成して、タイミング制御部25に出力する。なお、電圧指令値に限らず、電流指令値を用いることも可能である。

【0022】

タイミング制御部25は、インバータ装置11に設けられた各スイッチ素子 $S_1 \sim S_6$ をオン、オフするタイミングを、後述する手法により変更した駆動パルス T_{up} 、 T_{un} 、 T_{vp} 、 T_{vn} 、 T_{wp} 、 T_{wn} を生成し、遅れ補正部26に出力する。なお、 T_{up} 、 T_{un} は、U相の上段、下段のスイッチ素子 S_1 、 S_2 に供給する駆動パルスを示し、 T_{vp} 、 T_{vn} は、V

10

20

30

40

50

相の上段、下段のスイッチ素子 S_3 , S_4 に供給する駆動パルスを示し、 T_{wp} , T_{wn} は、 W 相の上段、下段のスイッチ素子 S_5 , S_6 に供給する駆動パルスを示している。

【0023】

遅れ補正部 26 は、タイミング制御部 25 より出力される各スイッチ素子に対する駆動パルスの出力タイミングと、実際に各スイッチ素子が接続或いは遮断するタイミングとの間の遅れ時間を算出し、この遅れ時間に基づいてタイミング制御部 25 より出力される各駆動パルスの出力タイミングを補正する。

【0024】

次に、図 2 に示したパルス幅演算部 24 により、3相の電圧指令値 v_u , v_v , v_w から各スイッチ素子 $S_1 \sim S_6$ に出力する駆動パルス D_{up} , D_{un} , D_{vp} , D_{vn} , D_{wp} , D_{wn} を生成する手順について、図 3 に示すタイミングチャートを参照して説明する。なお、図 3 では、説明を簡素化するために 2 相の電圧指令値 v_u , v_v から、上側アームの駆動パルス D_{up} (スイッチ素子 S_1 に供給する駆動パルス) , D_{vp} (スイッチ素子 S_3 に供給する駆動パルス) を生成する場合についてのみ記載している。

10

【0025】

パルス幅演算部 24 では、図 3 (a) に示す三角波のキャリア信号 s_1 が供給されると、このキャリア信号 s_1 と各電圧指令値 v_u , v_v とを比較し、上側アームについては電圧指令値がキャリア信号 s_1 よりも大きい時間帯がオン、小さい時間帯がオフとなる駆動パルスとし、下側アームについては、電圧指令値がキャリア信号 s_1 よりも小さい時間帯がオン、大きい時間帯がオフとなる駆動パルスを生成する。更に、オフからオンに切り替

20

【0026】

従って、 U 相の上側アームの電圧指令値 v_u は、時刻 t_1 でキャリア信号 s_1 を上回るのので、図 3 (b) に示すように、駆動パルス D_{up} は、この時刻 t_1 よりも t だけ遅れた時刻 t_2 にてオンとなり、時刻 t_3 で電圧指令値 v_u がキャリア信号 s_1 を下回るのので、駆動パルス D_{up} はこの時刻 t_3 でオフとなる。即ち、図 3 (b) に示す如くの駆動パルス D_{up} が生成される。

【0027】

同様に、 V 相の上側アームの電圧指令値 v_v は、時刻 t_4 でキャリア信号 s_1 を上回るのので、図 3 (c) に示すように、駆動パルス D_{vp} は、この時刻 t_4 よりも t だけ遅れた時刻 t_5 にてオンとなり、時刻 t_6 で電圧指令値 v_v がキャリア信号 s_1 を下回るのので、駆動パルス D_{vp} はこの時刻 t_6 でオフとなる。即ち、図 3 (c) に示す如くの駆動パルス D_{vp} が生成される。なお、 W 相の電圧指令値 v_w についても同様であり、図 3 では省略している。

30

【0028】

次に、図 2 に示したタイミング制御部 25 にて、各駆動パルス D_{up} , D_{un} , D_{vp} , D_{vn} , D_{wp} , D_{wn} の位相をシフトして、駆動パルス T_{up} , T_{un} , T_{vp} , T_{vn} , T_{wp} , T_{wn} を生成する第 1 の手順について説明する。なお、ここでは、 V 相の上側アーム (スイッチ素子 S_3) の駆動パルス D_{vp} のタイミングを変更して、駆動パルス T_{vp} を生成する例について

40

【0029】

この駆動パルスの変更手順について説明すると、まず時刻 t_4 で電圧指令値 v_v がキャリア信号 s_1 を上回った際に、 t 経過後の時刻 t_5 にて駆動パルス T_{vp} をオンとせず、電圧指令値 v_v がキャリア信号 s_1 を下回るまでの時間、即ち、時刻 $t_5 \sim t_6$ 間の時間 (デューティ幅) を求め、このデューティ幅を記録する。そして、駆動パルス D_{up} がオフとなる時刻 t_3 にて、駆動パルス T_{vp} をオンとさせ、上記のデューティ幅だけオン状態を継続させた後オフとする。その結果、駆動パルス T_{vp} は、図 3 (d) に示す駆動パルスに変更されることになる。ここで、駆動パルス D_{up} の立ち下がり時刻 (オフとなるタイミ

50

ング)と、駆動パルス T_{vp} の立ち上がり時刻(オンとなるタイミング)を一致させる理由は、双方の電流(向きが異なる電流)が互いに相殺されて、図1に示したコンデンサ C_1 に流れる電流を低減することである。この詳細については後述する。

【0030】

また、実際には駆動パルス D_{up} のオフ指令が出力されてから、実際にスイッチ素子 S_1 がオフ(遮断)とされるまでに遅れ時間が生じる。同様に、駆動パルス T_{vp} のオン指令が出力されてから、実際にスイッチ素子 S_3 がオン(接続)となるまでに遅れ時間が生じる。

【0031】

以下、これを図14に示す特性図を参照して説明する。図14は、タイミング制御部25より出力される駆動パルス(S_{21})が停止した後の、スイッチ素子のコレクタ電流 I_c (S_{22})、エミッタ・ゲート間電圧 V_{ge} (S_{23})、及びエミッタ・コレクタ間電圧 V_{ce} (S_{24})の変化を示す特性図である。そして、図14から理解されるように、駆動パルスが停止してから、電圧 V_{ce} 間の電圧が上昇するまで(即ち、スイッチ素子が遮断するまで)に2[μsec]程度の時間を遅れ時間が生じていることが理解される。

【0032】

また、通常はオン時の遅れ時間の方が、オフ時の遅れ時間よりも長い。従って、駆動パルス D_{up} のオフ指令(図3(b)参照)と、駆動パルス T_{vp} (図3(d)参照)のオン指令の出力タイミングを合わせた場合でも、実際にスイッチ素子 S_1 がオフとされるタイミングとスイッチ素子 S_3 がオンされるタイミングに時間差が生じ、コンデンサ C_1 に流れる電流を効果的に低減することができない場合が生じる。そこで、本実施形態では、遅れ補正部26にて後述する手法により、スイッチ素子の断接のタイミングが一致するように駆動パルスの出力タイミングを補正する。

【0033】

次に、図2に示したタイミング制御部25にて、各駆動パルス D_{up} 、 D_{un} 、 D_{vp} 、 D_{vn} 、 D_{wp} 、 D_{wn} の位相をシフトして、駆動パルス T_{up} 、 T_{un} 、 T_{vp} 、 T_{vn} 、 T_{wp} 、 T_{wn} を生成する第2の手順について説明する。ここでは、図3(c)に示した駆動パルス D_{vp} を分割し、且つ位相をシフトして、図3(e)の符号 s_2 、 s_3 に示す2つの駆動パルスに変更する。

【0034】

この駆動パルスの変更手順について説明すると、まず時刻 t_4 で電圧指令値 v_v がキャリア信号 s_1 を上回り、 t 後の時刻 t_5 にて駆動パルス T_{vp} をオンとし、その後、キャリア信号 s_1 が最下点に達する時刻 t_8 で駆動パルス T_{vp} をオフとする。その結果、図3(e)の符号 s_2 に示す駆動パルスが生成される。また、電圧信号 v_v がキャリア信号 s_1 を上回ってから該キャリア信号 s_1 を下回るまでの時間、即ち、図3(c)に示す時刻 $t_5 \sim t_6$ 間の時間(デューティ幅)を求め、このデューティ幅を記録する。そして、駆動パルス D_{up} がオフとなる時刻 t_3 にて、駆動パルス T_{vp} を再度オンとさせ、上記のデューティ幅から、時刻 $t_5 \sim t_8$ 間の時間(駆動パルス s_2)を減算した時間だけオン状態を継続させた後、駆動パルス T_{vp} をオフとする。なお、 $t_8 \sim t_6$ 間の時間(デューティ幅)を記録し、そのデューティを用いて、時刻 t_3 からのオン時間を定めることも可能である。その結果、駆動パルス T_{vp} は、図3(e)に示す2つの駆動パルス s_2 、 s_3 に変更されることになる。この場合、2つの駆動パルス s_2 、 s_3 の合計のパルス幅は、図3(c)に示す時刻 $t_5 \sim t_6$ の駆動パルス幅と同一となっている。

【0035】

第2の手順では、前述した第1の手順と対比して、キャリア信号 s_1 の境界(時刻 t_8)を跨ぐ駆動パルスを発生させないので(図3(d)に示す T_{vp} では $t_5 \sim t_6$ の駆動パルスが時刻 t_8 を跨いでいる)、キャリア信号との同期特性が悪化しないという利点がある。

【0036】

なお、図3ではU相とV相で駆動パルスのタイミングを合わせる例について説明したが

10

20

30

40

50

、他の2相間でも同様に、駆動パルスのタイミングを合わせることができる。また、3相で駆動パルスを合わせる場合については、2相間でのタイミング合わせと同様の思想を適用することができ、例えば、U相の駆動パルスの立ち下がりに、V相、及びW相の駆動パルスの立ち上がりを合わせれば良い。

【0037】

次に、図3(d)、(e)に示したように一の駆動パルスの立ち上がりと、他の駆動パルスの立ち下がりを一致させる目的について説明する。

【0038】

図4(a)~(c)は、それぞれU相、V相、W相の各相に設けられる各スイッチ素子S1~S6のオン、オフ動作を示すタイミングチャートである。図中の白抜き部分は、上側のスイッチ素子S1, S3, S5がオンとなるタイミングを示し、斜線部分は、下側のスイッチ素子S2, S4, S6がオンとなるタイミングを示している。そして、各相の波形はそれぞれ120度位相がずれた正弦波形となっている。

10

【0039】

そして、図4(b)中の符号q1に示すタイミング(V相上側のスイッチ素子S3がオフとなる直前のタイミング)には、図5に示すように各相に電流が流れる。即ち、V相上側のスイッチ素子S3には+350Aの電流I1が流れ、U相下側のスイッチ素子S2には+200Aの電流I2が流れ、更にW相上側のダイオードD5には-150Aの電流I3が流れている。なお、電流の向きは各スイッチ素子S1~S6の順方向をプラスとし、逆方向をマイナスとしている。

20

【0040】

その後、V相上側のスイッチ素子S3がオンからオフに転じると、フリーホイーリングモードとなり、図6に示すようにV相下側のダイオードD4がオンとなって、モータ13側(図中右方向)への電流I1が流れ続ける。この時、V相上側のスイッチ素子S3がオンからオフに転じる瞬間の電流変化は、図7に示す如くとなる。

【0041】

即ち、図7に示すように、V相上側のスイッチ素子S3がオンからオフに転じた際には、V相上側のスイッチ素子S3、V相下側のダイオードD4、コンデンサC1の各々において、同じ電流変化量(-350A相当)が生じている。また、スイッチ素子S3がオンからオフに転じる瞬間において、U相の上下アームブリッジ、及びW相の上下アームブリッジについてはスイッチ動作の変化はなく(電流は変化せず)、V相のスイッチ動作に起因して急激な電流変化が図6中の矢印Y1に示す回路ループに生じる。

30

【0042】

図8は、スイッチ素子S3がオンからオフに転じる瞬間の、コンデンサC1に流れる電流の変化を示すタイミングチャートであり、時刻t10において+200Aから-150Aに変動している。その結果、この電流経路における寄生インダクタンスLに起因する大きなサージ電圧($L \times di/dt$)が発生してしまう。

【0043】

本実施形態では、各相のスイッチ素子S1~S6の駆動タイミングを変更して、コンデンサC1に流れ込む急激な電流変化を低減することにより、寄生インダクタンスLに起因するサージ電圧を抑制する。つまり、図3で説明したように、ある相の駆動パルスの立ち上がりと、他の相の駆動パルスの立ち下がりを同期させることにより、コンデンサC1に流れる電流の急激な変化を低減させてサージ電圧を抑制する。

40

【0044】

更に、前述したように、遅れ補正部26により、駆動パルスの出力タイミングを補正することにより、スイッチ素子が実際にオンとなるタイミング、及びオフとなるタイミングが一致するように制御する。即ち、一のスイッチ素子の断接動作と、他のスイッチ素子の断接動作を同期させることにより、電流変化を抑制し、電圧の跳ね上がりの発生を抑制する。

【0045】

50

次に、電流変化が逆向きとなるスイッチ素子の動作を同期させて、電流変化を打ち消す処理について説明する。

【 0 0 4 6 】

図 9 (a)、(b)、図 1 0 (a)、(b) は、U 相の各スイッチ素子 S_1 、 S_2 の動作例を示す説明図であり、いずれもインバータ装置 1 1 に設けられる U 相のスイッチ素子 S_1 、 S_2 の部分を抜き出した回路である。上アームと下アームの midpoint は、モータ 1 3 の U 相入力端子に接続されている。図中右方向への矢印は、モータ 1 3 に向かって電流が流れることを意味し (プラス電流とする)、左方向への矢印は、モータ 1 3 から電流が流れてくることを意味する (マイナス電流とする)。

【 0 0 4 7 】

図 9 (a) には、U 相においてモータ 1 3 にプラス電流が流れていて、上側のスイッチ素子 S_1 がオンからオフに転じた瞬間の電流変化を示している。この時、DC 高電位側 (図 1 に示す直流電源 1 2 のプラス側) からモータ 1 3 側に電流が流れている状態から、スイッチ素子 S_1 がオフとなって電流が遮断され、DC 低電位側からのフリーホイーリングモードとなり、モータ 1 3 側に電流が流れる。これは、この瞬間において、矢印 Y 2 に示す電流変化が起きたことと等価である。

【 0 0 4 8 】

また、図 9 (b) には、U 相においてモータ 1 3 にマイナス電流が流れていて、下側のスイッチ素子 S_2 がオンからオフに転じた瞬間の電流変化を示している。この場合も図 9 (a) と同様に、スイッチ素子 S_2 がオンからオフに転じた際に、矢印 Y 3 に示す電流変化が起こる。即ち、図 9 (a)、(b) の場合には、反時計回りの方向 (矢印 Y 2、Y 3) の電流変化が発生することが判る。これは、U 相、V 相、W 相の各相で発生する。

【 0 0 4 9 】

一方、図 1 0 (a) は、U 相上側のスイッチ素子 S_1 がオフで、下側のダイオード D_2 からモータ 1 3 側に電流が流れている状態から、スイッチ素子 S_1 がオンに転じる瞬間の電流変化を示しており、矢印 Y 4 の方向に電流変化が発生する。また、図 1 0 (b) は、U 相下側のスイッチ素子 S_2 がオフの状態から、スイッチ素子 S_2 がオンに転じる瞬間の電流変化を示しており、矢印 Y 5 の方向に電流変化が発生する。即ち、図 1 0 (a)、(b) の場合には、時計回り方向 (矢印 Y 4、Y 5) の電流変化が発生することが判る。これは、U 相、V 相、W 相の各相で発生する。

【 0 0 5 0 】

従って、図 9 (a)、(b) のいずれかと、図 1 0 (a)、(b) のいずれかのタイミングを合わせることで、矢印 Y 2 ~ Y 5 に示す電流を打ち消すか、或いは低減できることが理解される。

【 0 0 5 1 】

以下、各スイッチ素子 S_1 ~ S_6 に出力する駆動パルスを生成する手順について説明する。まず、従来より採用されている通常動作について説明する。図 1 1 は、所定のキャリア周波数 (例えば、1 [K H z]) を有するキャリア信号と、U 相、V 相、W 相の各相の電圧指令値により、各相の PWM 制御用の駆動信号のパルス幅を決定する手順を示す説明図である。図 1 1 では、本発明のタイミング変更処理を採用していない場合を示している。そして、この処理により U 相、V 相、W 相の上側のスイッチ素子 S_1 、 S_3 、 S_5 に出力するパルス信号のパルス幅が決定する。なお、下側のスイッチ素子 S_2 、 S_4 、 S_6 は、上側の各スイッチ素子 S_1 、 S_3 、 S_5 と反対に動作する。例えば、 S_1 がオンのときには、 S_2 はオフ、 S_2 がオンのときには S_1 はオフである。

【 0 0 5 2 】

図 1 1 に示すように、U 相上側のスイッチ素子 S_1 がオンとされている状態 (時刻 t_1 、電圧 0 V) から、このスイッチ素子 S_1 がオフとなる状態 (時刻 t_12 、電圧 3 0 0 V) に変化する場合に、図 9 (a) と同様の動作となり、この時間に U 相の上下アームブリッジとコンデンサ C_1 を含む回路ループにおいて、反時計回りの方向に 1 0 0 A の電流が流れることになる。即ち、図 1 3 (a) に示す状態から、図 1 3 (b) に示す状態に変

10

20

30

40

50

化するので、コンデンサ電流 C_{ap} が 100 A から 0 A に変化し、この回路ループに寄生するインダクタンス L により、サージ電圧が発生してしまう。

【0053】

これに対して、本発明では V 相上側のスイッチ素子 S_3 がオンからオフに切り替わるタイミングを変更する。即ち、本発明のタイミング変更処理を採用する場合には、図12に示すように、 U 相上側のスイッチ素子 S_1 がオンの状態（時刻 t_{13} ）から、オフの状態（時刻 t_{14} ）に変化する場合に、図9（a）と同様の動作となり、このタイミングに合わせて、 V 相下側のスイッチ素子 S_4 をオン、 V 相上側のスイッチ素子 S_3 をオフとするようにスイッチ素子 S_3 、 S_4 のタイミングをシフトする。図12では、 V 相上側のスイッチ素子 S_3 の電圧波形を示しており、 V 相下側のスイッチ素子 S_4 の電圧波形を省略している。上述したように、スイッチ素子 S_4 の電圧波形は、 S_3 の電圧波形の反対となる。

10

【0054】

従って、 V 相下側のスイッチ素子 S_4 は、 V 相上側のスイッチ素子 S_3 がオフとなった後にオンとなる。このとき、スイッチ素子 S_4 はオフ（図12の t_{13} ）から、オン（図12の t_{14} ）に変化し、図10（b）と同様の動作となる。このとき、図13（c）に示す状態から図13（b）に示す状態に変化し、 V 相の上下アームブリッジとコンデンサ C_1 を含む回路ループにおいては、時計回りの方向に 60 A の電流変化が生じたことになる。

20

【0055】

同時に、 U 相の上下アームブリッジとコンデンサ C_1 を含む回路ループにおいては、反時計回りの方向に 100 A の電流変化が生じることになるので、互いの電流変化の方向は逆向きとなり、反時計回り方向の 100 A が時計回り方向の 60 A に打ち消され、反時計回り方向に 40 A だけの電流変化に抑制できる（コンデンサ電流 C_{ap} が 40 A から 0 A に変化）。即ち、 U 相上側のスイッチ素子 S_1 がオンからオフに切り替わる（ V 相下側のスイッチ素子 S_4 もオフからオンに切り替わる）瞬間には、図13（c）に示す状態から図13（b）に示す状態に変化するので、電流変化は 40 A となり、タイミングの変更処理を行わない場合と対比して、電流変化を低減している。

【0056】

ここで、前述したように、図1に示すタイミング制御部25より出力する各駆動パルス T_{up} 、 T_{vp} 、 T_{wp} 、 T_{un} 、 T_{vn} 、 T_{wn} の出力タイミングを合わせるだけでは、駆動パルスが出力されてから実際にスイッチ素子がオン、オフするまでの時間差（即ち、スイッチ素子が断接に要する時間）により、オン、オフのタイミングにずれが生じてしまい、断接電流が同期しない場合が生じる。従って、上記した電流変化の抑制効果が得られない場合がある。本実施形態では、遅れ補正部26により、実際にスイッチ素子がオン、或いはオフとなるタイミングが一致するように、駆動パルスの出力タイミングを補正する処理を行う。即ち、各スイッチ素子のオン時、及びオフ時の遅れ時間を考慮して、駆動パルスの出力タイミングを補正する。

30

【0057】

即ち、図1に示すタイミング制御部25より出力される駆動パルスは、例えば、図13（c）に示す状態から同図（b）に示す状態に変化する際には、図16（a）に示すように、 U 相上アームのスイッチ素子 S_1 がオンとされている状態の時刻 n_1 にてオフ指令が出力されて該スイッチ素子 S_1 がオフとなり、 U 相下アームのダイオード D_2 に電流が流れる。これと同時に、 V 相上アームのダイオード D_3 に電流が流れている状態の時刻 n_1 にて V 相下アームのスイッチ素子 S_4 のオン指令が出力されて、該スイッチ素子 S_4 がオンとなる。この場合、スイッチ素子 S_1 がオフとなる際の遅れ時間と、スイッチ素子 S_4 がオンとなる際の遅れ時間が一致しない。

40

【0058】

そこで、本実施形態では、図16（b）に示すように、スイッチ素子 S_4 のオン指令を出力するタイミングを時間 m_1 だけ遅らせることにより、実質的にスイッチ素子 S_1 のオ

50

フとスイッチ素子 S 4 のオンのタイミングを一致させる。

【 0 0 5 9 】

以下、遅れ補正部 2 6 による処理動作を詳細に説明する。図 1 5 は、本発明の第 1 実施形態に係る遅れ補正部 2 6、及びインバータ装置 1 1 に設けられる一つのスイッチ回路 4 1、及びその駆動回路を示すブロック図である。スイッチ回路 4 1 には、I G B T 等のスイッチ素子 S a の周囲温度を測定する温度センサ（温度検出手段）4 2 と、相電流を検出する電流センサ（電流検出手段）4 3 が設けられている。そして、温度センサ 4 2 で検出される温度信号、及び電流センサ 4 3 で検出される電流信号は共に遅れ補正部 2 6 に供給される。なお、電流センサ 4 3 は、図 1 に示した電流センサ 1 9 を用いることも可能である。

10

【 0 0 6 0 】

遅れ補正部 2 6 には、図 1 7、図 1 8 に示す如くの特性を示す遅れ量特性マップ（対応マップ）M 1、M 2 が格納されている。図 1 7 は、スイッチ素子 S a がターンオンする際（オフ状態からオン状態に切り替わる際）の遅れ時間を示す遅れ量特性マップであり、図 1 8 は、スイッチ素子 S a がターンオフする際（オン状態からオフ状態に切り替わる際）の遅れ時間を示す遅れ量特性マップである。

【 0 0 6 1 】

図 1 7 に示す遅れ量特性マップは、横軸に電流が設定され、縦軸に遅れ時間が設定されており、更に周囲温度（スイッチ素子が接続される回路の状態）毎の特性曲線が設定されている。曲線 S 1 は、周囲温度が 4 0 の場合を示し、曲線 S 2 は、周囲温度が 8 0 の場合を示し、曲線 S 3 は周囲温度が 1 2 5 の場合を示している。図示のように、電流が大きいほどターンオンの遅れ時間が長くなり、また、周囲温度が低いほどターンオンの遅れ時間が長くなることが判る。

20

【 0 0 6 2 】

他方、図 1 8 に示す遅れ量特性マップは、横軸に電流が設定され、縦軸に遅れ時間が設定されており、更に周囲温度（スイッチ素子が接続される回路の状態）毎の特性曲線が設定されている。曲線 S 1 1 は、周囲温度が 4 0 の場合を示し、曲線 S 1 2 は、周囲温度が 8 0 の場合を示し、曲線 S 1 3 は、周囲温度が 1 2 5 の場合を示している。図示のように、電流が大きいほどターンオフの遅れ時間が短くなり、また、周囲温度が低いほどターンオフの遅れ時間が短くなることが判る。

30

【 0 0 6 3 】

更に、図 1 7 に示すように、ターンオン時の遅れ時間は 7 0 0 ~ 7 5 0 [nsec] 程度であるのに対し、図 1 8 に示すように、ターンオフ時の遅れ時間は 2 2 0 0 ~ 2 5 0 0 [nsec] 程度であり、ターンオン時とターンオフ時で遅れ時間が著しく相違することが判る。

【 0 0 6 4 】

そして、本実施形態では、遅れ補正部 2 6 は、周囲温度、及び相電流が供給された場合に、これに対応するターンオン時の遅れ時間とターンオフ時の遅れ時間を図 1 7、図 1 8 に示した遅れ量特性マップを参照して取得し、これらの遅れ時間に基づいて、オン指令信号を出力するタイミングを調整する。

40

【 0 0 6 5 】

即ち、図 1 6 の符号 m 1 に示した遅れ時間を求め、この遅れ時間分だけ遅らせてスイッチ素子をオンとする。具体的には、図 1 3 (c) の状態から同図 (b) の状態に切り替える際に、図 1 3 (c) に示すスイッチ素子 S 1 をオフとした後、図 1 6 の符号 m 1 に示す遅れ時間分だけ遅らせて、図 1 3 (b) に示すスイッチ素子 S 4 をオンとする。その結果、スイッチ素子 S 1 をオンとしたときに生じる電流と、スイッチ素子 S 4 をオンとしたときの電流が同期するので、電圧の跳ね上がりを抑制することができる。その結果、この回路ループの寄生インダクタンス L により発生するサージ電圧を効果的に低減することが可能となる。

【 0 0 6 6 】

50

このようにして、第1実施形態に係る電力変換装置では、一のスイッチ素子の断接動作（例えば、図13(c)に示したS1のオフ動作）と他のスイッチ素子の断接動作（例えば、図13(b)に示したS4のオン動作）を同期させるので、相電流の変化を抑制することができる。また、各スイッチ素子の断接動作を同期させる際に、各スイッチ素子の遅れ時間を考慮して各スイッチ素子に出力するオン指令信号、及びオフ指令信号の出力タイミングを補正するので、各スイッチ素子の断接動作を確実に同期させることができ、電圧の跳ね上がりを防止することができる。また、遅れ時間を補正するために多くの構成要素を必要としないので、部品点数の増加に伴うコストアップを抑えることができる。

【0067】

なお、上述した第1実施形態では、図16に示したように、スイッチ素子S4のオンタイミングを、スイッチ素子S1のオフタイミングに合わせるように、スイッチ素子S4に対するオン指令信号の出力タイミングを補正する例について説明したが、これらは相対的に同期すれば良いので、スイッチ素子S1のオフタイミングに、スイッチ素子S4のオンタイミングを合わせるように、スイッチ素子S1に対するオフ指令信号の出力タイミングを補正しても良い。

10

【0068】

また、遅れ補正部26は、スイッチング素子のターンオン時の遅れ時間と、ターンオフ時の遅れ時間が遅れ量特性マップとして記憶されており、この遅れ量特性マップを参照して、遅れ時間を補正するので、多くの演算負荷を必要とせずに、遅れ時間の補正が可能となる。

20

【0069】

更に、スイッチ素子の周囲温度、及び相電流の大きさに基づいて、遅れ時間が設定されるので、回路状態に応じた高精度な遅れ時間の補正が可能となる。

【0070】

[第2実施形態の説明]

次に、本発明の第2実施形態について説明する。図19は、第2実施形態に係る電力変換装置について説明する。第2実施形態では、図1に示した遅れ補正部26を図19に示す遅れ補正部26aのように変更した点、及び、インバータ装置11内に設けられるスイッチ回路41に、電圧センサ（電圧検出手段）45を設けた点で相違する。それ以外の構成は、前述した第1実施形態と同様であるので、構成説明を省略する。

30

【0071】

図19に示す遅れ補正部26aは、遅れ時間測定部261、及び遅れ時間記憶部262を備えている。遅れ時間測定部261は、任意の制御周期にて、スイッチ素子Saの駆動指令を送信してから、該スイッチ素子Saがオンとなるまでの時間（断接に要する時間）を測定する。この測定では、電圧センサ45にてスイッチ素子Saのベース、エミッタ間の電圧を測定し、この電圧変化によりスイッチ素子Saがオフからオンに切り替わったことを判断し、切り替わった時点までの経過時間を測定する。

【0072】

更に、任意の制御周期にて、スイッチ素子Saに送信する駆動指令を停止してから、該スイッチ素子Saがオフとなるまでの時間（断接に要する時間）を測定する。この測定についても同様に、電圧センサ45で検出される電圧に基づいて、スイッチ素子Saがオンからオフに切り替わったことを判断し、切り替わった時点までの経過時間を測定する。そして、オン動作時、及びオフ動作時の遅れ時間を遅れ時間記憶部262に記憶する。

40

【0073】

そして、その後の制御周期においては、遅れ時間記憶部262に記憶されているオン時の遅れ時間、及びオフ時の遅れ時間に基づいて、各スイッチ素子のオン、オフのタイミング一致するように、オン指令、及びオフ指令の出力タイミングを制御する。具体的には、前述した第1実施形態と同様に、例えば、図13(c)の状態から同図(b)の状態に切り替える場合に、スイッチ素子S1にオフ指令を出力するタイミングに対して、スイッチ素子S4をオンとするタイミングを遅らせることにより（即ち、図16(b)に示す符号

50

m 1 だけ遅らせることにより)、各スイッチ素子の断接動作を同期させることができる。

【0074】

このようにして、第2実施形態に係る電力変換装置では、オン時の遅れ時間、及びオフ時の遅れ時間をそれぞれ測定し、これらの遅れ時間を用いて、各スイッチ素子に出力するオン指令信号、及びオフ指令信号の出力タイミングを補正するので、各スイッチ素子の断接動作を確実に同期させることができ、電圧の跳ね上がりを防止することができる。また、前述した第1実施形態と同様に、遅れ時間を補正するために多くの構成要素を必要としないので、部品点数の増加に伴うコストアップを抑えることができる。

【0075】

以上、本発明の電力変換装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。

10

【0076】

例えば、上述した実施形態では、PWMタイプのインバータ装置を用いて3相交流を生成する例について説明したが、PWM以外のインバータ装置、或いは複数相のDC/DCコンバータを用いて3相交流を生成する場合についても適用することが可能である。

【産業上の利用可能性】

【0077】

本発明は、スイッチ素子を駆動してモータに電力を供給する際に、急激な電流変化を抑制する上で極めて有用である。

20

【符号の説明】


【0078】

- 1 1 インバータ装置
- 1 2 直流電源
- 1 3 モータ
- 1 4 モータ制御装置
- 1 8 回転数センサ
- 1 9 電流センサ
- 2 1 トルク制御部
- 2 2 電流制御部
- 2 3 電圧指令演算部
- 2 4 パルス幅演算部
- 2 5 タイミング制御部
- 2 6 , 2 6 a 遅れ補正部
- 3 1 駆動指令生成部
- 4 1 スイッチ回路
- 4 2 温度センサ
- 4 3 電流センサ
- 4 5 電圧センサ
- 1 0 0 電力変換装置
- 2 6 1 時間測定部
- 2 6 2 時間記憶部


30

40


【 図 1 】




【 図 2 】




【 図 3 】



【 図 4 】



【 図 5 】




【 図 7 】

V相がON→OFFした瞬間の電流変化


	V相上側 スイッチS3	V相下側 ダイオードD4	コンデンサC1
変化直前	+350A	0A	+200A
変化直後	0A	-350A	-150A
変化量	-350A	-350A	-350A

【 図 6 】




【 図 8 】


コンデンサ電流変化




【 図 9 】




【 図 10 】




【 図 1 1 】




【 図 1 2 】




【 図 1 4 】




【 図 1 5 】




【 図 1 3 】




【 図 1 6 】




【 図 1 7 】



【 図 1 8 】



【 図 1 9 】



フロントページの続き

- (72)発明者 佐々木 健介
神奈川県横浜市神奈川区宝町2番地 日産自動車株式会社内
- (72)発明者 水越 幸雄
神奈川県横浜市神奈川区宝町2番地 日産自動車株式会社内
- (72)発明者 長井 純之
神奈川県横浜市神奈川区宝町2番地 日産自動車株式会社内
- Fターム(参考) 5H007 AA06 BB06 CA01 CB05 CC23 DA05 DB01