

(12) 发明专利

(10) 授权公告号 CN 101682998 B

(45) 授权公告日 2012. 09. 19

(21) 申请号 200880005407. 6

审查员 刘乐

(22) 申请日 2008. 02. 18

(30) 优先权数据

0703172. 7 2007. 02. 19 GB

(85) PCT申请进入国家阶段日

2009. 08. 18

(86) PCT申请的申请数据

PCT/GB2008/000552 2008. 02. 18

(87) PCT申请的公布数据

W02008/102113 EN 2008. 08. 28

(73) 专利权人 萨布兰特有限公司

地址 英国伦敦

(72) 发明人 弗兰克·弗迪南蒂

罗德尼·爱德华·史密斯

马克·罗宾森·汉弗瑞斯

(74) 专利代理机构 北京东方亿思知识产权代理

有限责任公司 11258

代理人 肖善强 南霆

(51) Int. Cl.

H05K 3/28 (2006. 01)


权利要求书 1 页 说明书 10 页 附图 7 页

(54) 发明名称

印刷电路板

(57) 摘要

本发明涉及一种其上将进行局部焊接的印刷电路板,所述印刷电路板的表面具有厚度为 1nm 至 10 μm 的连续或不连续的组合物涂层,所述组合物包括卤代烃聚合物。



1. 一种印刷电路板,其上将进行焊接连接,所述印刷电路板的表面具有厚度为 1nm 至 10 μ m 的组合物涂层,所述组合物包含一种或多种卤代烃聚合物,其中在所述印刷电路板的导电迹线和所述涂层组合物之间没有焊料。

2. 如权利要求 1 所述的印刷电路板,其具有厚度为 10nm 至 100nm 的包含一种或多种卤代烃聚合物的组合物的涂层。

3. 如上述权利要求任一项所述的印刷电路板,其中所述聚合物为氟代烃。

4. 一种保护将进行焊接连接的印刷电路板的方法,包括:提供具有暴露于环境的表面的印刷电路板,在所述暴露于环境的表面上没有焊料;使用薄膜沉积技术向所述表面施加厚度为 1nm 至 10 μ m 的含卤代烃聚合物的组合物。

5. 如权利要求 4 所述的方法,其中所述薄膜沉积技术为等离子体沉积、化学气相沉积、分子束外延或溅射。

6. 如权利要求 5 所述的方法,其中所述沉积技术为等离子体沉积。

7. 一种在被含有卤代烃聚合物的组合物涂覆的印刷电路板上形成连接的方法,包括:在一定温度下将焊料和助焊剂施加到所述印刷电路板并保持一段时间,使得所述焊料结合到金属上并且所述组合物被局部分散和 / 或吸收和 / 或蒸发。

8. 含卤代烃聚合物的组合物用于对印刷电路板进行环境保护的用途,其中所述印刷电路板上将进行穿过所述组合物的焊接连接而不需提前除去该组合物,穿过所述组合物的焊接连接通过该组合物的分散和 / 或吸收和 / 或蒸发来实现。

9. 如权利要求 8 所述的用途,其中穿过所述组合物的焊接连接在助焊剂存在下进行。

10. 含卤代烃聚合物的组合物用于对印刷电路板提供存储稳定性的用途,其中所述印刷电路板上要进行焊接连接。

11. 如权利要求 10 所述的用途,其中所述存储稳定性是长期存储稳定性。

12. 如权利要求 10 所述的用途,其中所述印刷电路板是空白印刷电路板。

13. 含卤代烃聚合物的组合物用于在对空白印刷电路板上的导电迹线施加焊料和 / 或形成焊接连接之前防止所述导电迹线的氧化和 / 或腐蚀的用途。

14. 一种印刷电路板,其上将进行焊接连接,所述印刷电路板的表面具有金属卤化物涂层,其中该涂层的厚度为单层厚度至 5nm。

15. 如权利要求 14 所述的印刷电路板,还包括在所述金属卤化物涂层上的组合物涂层,所述组合物包含一种或多种卤代烃聚合物且厚度为 1nm 至 10 μ m。

16. 利用含卤代烃聚合物和金属卤化物的组合的组合物用于提供组合的抗腐蚀性和抗氧化性,同时仍然保持该组合物的“焊穿”性质从而允许形成良好焊接接头的用途。

印刷电路板

[0001] 本发明涉及诸如含有用卤代烃聚合物涂覆的印刷电路板的制品。

[0002] 印刷电路板 (PCB) 在电子工业中被用于对电器元件和电子元件提供机械支撑和电连接。PCB 包括由绝缘材料制成的板或其它基材,上面具有通常由铜制成的导电迹线。这些导电迹线作为随后例如通过焊接被附接到板上的电器元件之间的电线。大部分 PCB 由如下过程制造:将一层铜沉积到基材板上或以其它方式附着到基材板上,然后通过化学刻蚀除去不想要的铜而按需要的构造留下所需的铜迹线。在这个阶段,在通过焊接方法将电子元件附接到 PCB 上之前,这些空白 PCB 通常可能被存储长短不同的时间段,有可能长达几个月。

[0003] 印刷电路板上的导电迹线可以由任何导电材料制造。用于迹线的优选材料是铜。铜被用作导电迹线的优选材料主要是由于它的高电导率,但是不幸的是铜在空气中容易氧化而在金属表面上形成一层氧化铜(生锈)。如果在制造空白 PCB 和附接电器元件之间的间隔时间很长的话,这种氧化现象会尤其明显。可以通过焊接来附接元件,但是铜迹线上氧化层的存在会降低焊接的效率。特别是可能形成易断接头(在器件运行过程中容易失效)和弱接头(机械强度较低的接头)。有时候这些接头会导致电连接的失效。当导电迹线包括铜之外的其它导电材料时,也会产生类似的问题。

[0004] 为了减少这些问题,PCB 制造商会在需要焊接的区域施加各种涂层或表面护理剂(surface finishes)。通常使用例如锡、银或镍/金组合等金属。用于施加这些表面护理剂的工艺都很耗时,并需要使用额外的金属,这会导致一些环境问题。某些工艺和材料还涉及潜在的健康风险。另外,使用的某些金属(例如金)很昂贵。一种类似的解决方案包括用含有机化合物(例如苯并咪唑)和焊料可润湿的金属粒子或焊料的涂料来涂覆迹线(例如参见 WO 97/39610),从而防止迹线暴露于氧化性条件。在焊接过程中,这个有机层被简单去除。这些有机涂料通常不能经受多次热循环,并且在加工之前具有相对较短的存储期限。

[0005] 很明显,目前为止 PCB 制造商所采用的技术或者比较费钱或者比较费时(在制造过程中包括额外的步骤),或既费钱又费时,并且消耗不可再生资源(包括贵金属)。因此需要一种在通过焊接附接电器元件之前防止导电迹线氧化的成本更低和/或性能更高的方法。

[0006] 另外一个问题是在非常苛刻的腐蚀性环境中使用的装置通常需要使用 PCB。在这种环境下,PCB 上的导电迹线可能会被腐蚀,导致电路板的实际使用寿命远低于正常情况下的预期寿命。这种使用环境例如为在装置被用于非常潮湿的环境中时,特别是当溶解有气体(例如二氧化硫、硫化氢、二氧化氮、氯化氢、氯气和水蒸气)的微型水滴形成腐蚀性溶液时。另外,水汽的液滴可能在 PCB 上的导电迹线之间形成薄膜或腐蚀沉积物,这有可能导致短路。在 PCB 制造商考虑到装置会被用于恶劣环境的情况下,他们不得不用聚合物的保形涂层来涂覆组装好的 PCB 从而形成对于外界环境的阻挡层。但是,这种涂层的施用非常昂贵,而且在 PCB 组装好之后需要在制造工艺中引入额外的步骤来施加涂层,并且通常也需要一个额外的后续步骤来除去它。在修复受损或失效的 PCB 时,或者在为了检测其性能或故障检测时,这也会引起一些问题。因此,PCB 制造商对于使完成的 PCB 免受环境损害的成

本更低和 / 或性能更高的方法非常感兴趣。

[0007] 在将电子元件焊接到 PCB 之后会出现的另一个问题是在焊点上金属化合物枝状晶体 (dendrite) 的形成。这些枝状晶体由于造成触点间的短路而会导致组装好的 PCB 失效。枝状晶体是由电迁移导致的沿着表面的非常精细的金属生长, 形成蕨类植物状图案。枝状晶体的生长机制已被人们深入理解, 它不像“锡须”, 而是需要水汽的存在从而产生金属离子, 然后在电磁场的存在下由于电迁移使金属离子重新分布。本发明的涂层通过阻止水汽到达枝状晶体经常生长的 PCB 的表面从而防止了枝状晶体的形成。该涂层还提供了额外的保护, 因为枝状晶体材料对该表面涂层的粘附力较低, 从而减少了触点和元件之间的枝状晶体的形成。

[0008] 本发明提供了一种其上将进行通常局部化的焊接连接的印刷电路板, 所述印刷电路板的表面具有单层或多层的组合物涂层, 所述组合物包含一种或多种卤代烃聚合物, 所述涂层厚度为从一个单层的厚度 (通常是几个埃 (Å)) 至 $10\ \mu\text{m}$, 其中在所述涂层组合物和所述印刷电路板的导电迹线之间无焊料、或基本无焊料。对于“聚合物”, 其包括由单一的单体或多种单体原位形成的聚合物, 线性、支化、接枝和交联共聚物, 低聚物, 多元聚合物, 多单体聚合物, 聚合物混合物, 接枝共聚物, 聚合物共混物和合金, 以及互穿网络聚合物 (IPN)。

[0009] 涂层厚度通常为 1nm 至 $2\ \mu\text{m}$, 更典型地为 1nm 至 500nm , 还更典型地为 3nm 至 500nm , 还更典型地为 10nm 至 500nm , 最典型地为 10nm 至 250nm 。涂层厚度优选为 10nm 至 100nm , 可以具有各种梯度, 其中 100nm 为优选的厚度。在另一个实施方式中, 涂层厚度为 10nm 至 30nm 。然而, 涂层的最优厚度将取决于 PCB 所要求的性能。例如, 如果需要更好的环境耐受性 (高耐腐蚀性和高耐磨性), 可以使用更厚的涂层。另外, 涂层厚度可以被优化为在 PPB 板上不同的位置处具有不同的厚度, 这取决于需要进行优化的特征 (例如环境保护性相对于 Z 轴电导率)。可以改变涂层厚度和助焊剂组合物 (flux composition), 以便优化环境保护性能和提供高强度焊接接头。

[0010] 卤代烃涂层可以是连续的、基本连续的 (特别地覆盖待焊接表面和待焊接表面之间或临近待焊接表面的非焊接表面, 更特别地覆盖 PCB 板的几乎所有暴露表面和脆弱表面)、或非连续的。为了提供更高级别的环境保护性能, 可能需要基本连续的涂层。但是, 对于其它目的, 非连续的涂层可能已经足够。

[0011] “卤代烃聚合物”表示具有直链或支链或环碳结构的聚合物, 所述结构中每个碳原子上带有 0、1、2 或 3 个结合的卤原子。卤原子可以是同种卤原子 (例如氟) 或卤原子的混合物 (例如氟和氯)。本文的术语“卤代烃聚合物”也包括那些含有一个或多个不饱和基团 (例如碳碳双键或碳碳三键) 的聚合物和含有一个或多个杂原子 (不是 C、H 或卤原子的原子, 例如 N、S 或 O) 的聚合物。但是优选地, 该聚合物基本不含不饱和键 (因为不饱和键通常导致降低的稳定性) 且基本不含此类杂原子。优选地, 相对于聚合物中的原子总数, 该聚合物包含小于 5% 的杂原子。相对于碳碳键的总数, 聚合物含有少于 5% 的碳碳双键或碳碳三键。优选地, 相对于碳碳键的总数, 聚合物含有少于 5% 的碳碳双键或碳碳三键。聚合物的分子量优选大于 1000amu 。

[0012] 聚合物链可以是直链或支化的, 并且聚合物链之间可能有交联。卤原子可以是氟、氯、溴或碘。优选地, 聚合物是氟代烃聚合物、氯代烃聚合物、或氟氯代烃聚合物, 其中链中

的每个碳原子上结合有 0、1、2 或 3 个氟或氯原子。

[0013] 优选聚合物的例子包括：

[0014] -PTFE, PTFE 型材料, 氟化烃, 氯氟化烃, 卤化烃, 卤代烃或这些材料的共聚物, 低聚物, 多元聚合物, 多单体聚合物, 聚合物混合物、共混物、合金, 支化链, 接枝共聚物, 交联变体等以及互穿网络聚合物 (IPN)。

[0015] -PCTFE (聚氯三氟乙烯) 以及这种材料的共聚物, 低聚物, 多元聚合物, 多单体聚合物, 聚合物混合物、共混物、合金, 支化链, 接枝共聚物, 交联变体等以及互穿网络聚合物 (IPN)。

[0016] -EPCTFE (乙烯-氯三氟乙烯共聚物) 以及这种材料的共聚物, 低聚物, 多元聚合物, 多单体聚合物, 聚合物混合物、共混物、合金, 支化链, 接枝共聚物, 交联变体等以及互穿网络聚合物 (IPN)。

[0017] -其它的氟塑料, 包括下列材料以及它们的共聚物, 低聚物, 多元聚合物, 多单体聚合物, 聚合物混合物、共混物、合金, 支化链, 接枝共聚物, 交联变体等以及互穿网络聚合物 (IPN): ETFE (乙烯-四氟乙烯共聚物)、FEP (四氟乙烯-六氟丙烯共聚物)、PFA (四氟乙烯-全氟乙基醚共聚物)、PVDF (聚偏二氟乙烯)、THV (四氟乙烯-六氟丙烯-偏二氟乙烯共聚物)、PVDFHFP (偏二氟乙烯-六氟丙烯共聚物)、MFA (四氟乙烯-全氟甲基乙基醚共聚物)、EFEP (乙烯-四氟乙烯-六氟丙烯共聚物)、HTE (六氟丙烯-四氟乙烯-乙烯共聚物) 或偏二氟乙烯与氯三氟乙烯的共聚物以及其它氟塑料。

[0018] 最优选的聚合物是聚四氟乙烯 (PTFE) 型材料, 尤其是聚四氟乙烯 (PTFE)。

[0019] 使用其中卤代烃是高度支化的聚合物、共聚物、聚合物共混物或聚合物混合物的涂层可以实现较低的可润湿性。

[0020] 理想的是涂层组合物具有下述性质中的一种或多种, 优选具有几乎所有的下述性质: 能够沉积为无裂纹、孔洞或缺陷的连续薄膜; 相对低的气体渗透性从而提供对气体渗透的显著阻挡并避免“穿过”涂层的气体腐蚀和氧化; 可以选择性焊穿的能力而不需提前除去并且提供与现有的表面护理剂相当的良好焊接接头; 经受多次热循环的能力; 对腐蚀性气体、液体和盐溶液 (特别是环境污染物) 的化学耐受性; 低表面能和低可润湿性; 在通常的 PCB 温度下为稳定惰性材料; 具有良好的机械性能 (包括对 PCB 材料的良好附着性和良好的耐机械磨损性); 改善的静电保护; 相对低的液体和盐溶液渗透性从而避免穿过涂层的液体腐蚀; 以及与用于此应用的现有工艺相比更具环境友好性。

[0021] 本发明还提供其它具有这种涂层的电器和 / 或电子装置, 或将要进行焊接的其它制品 (例如管道或其它管道工程设备)。例如, 本发明可以被用于涂覆用于导线键合 (wire bonding) 技术的裸导线 (尤其是铜线)。导线键合是在裸片形式的集成电路和集成电路内引线框架之间或在裸片与 PCB 之间形成互连连接的方法。所用的导线传统上是金或铝, 但是最近由于很多原因 (包括铜与金的巨大成本差异) 使用铜线引起了人们很大的兴趣。在导线键合技术中, 通常使用两种接合方法——楔形键合与球形键合, 这两种方法都利用热、压力和超声波能的不同组合在导线的一端或两端形成焊接。为了得到良好的键合, 导线和与导线键合的焊垫都必须不含污染物 (包括氧化物)。在标准的工艺中, 在焊垫上施加金护理剂来防止氧化。本发明的涂层在铜焊垫上也提供了无氧化物的表面, 从而允许利用楔形键合与球形键合以比标准金护理剂显著更低的成本由金、铝或铜线制成导线结合接头。还

有利的是,在使用铜线的情况下,在铜线制成后、存储之前,将卤代烃涂层施加到铜线上防止氧化。另外,卤代烃涂层在键合工艺过程中还提供了额外的抗氧化保护。或者,在本发明的另一个实施方式中,电子元件的电极可以被涂覆。优选地,聚合物涂层提供了对环境气体和液体(最主要是氧气)的渗透的良好阻挡,所述环境气体和液体通常与导电迹线(典型地是铜迹线)反应而在迹线表面上形成锈层(通常为氧化铜)。结果,被涂覆的电路板可以被存储更长的时间,长达几个月或几年,而不会发生导电迹线的氧化损坏。涂层的性质、连续性和厚度可以利用光学显微镜、扫描电子显微镜和背散射成像来研究。涂层中卤原子的水平和分布可以利用X射线能量散布分析来研究。利用化学溶剂溶液对表面的润湿性和表面活化的测量提供了作为保护性涂层的潜力的指示。

[0022] 在制造商准备将元件安装到空白 PCB 时,不需要在焊接工艺之前清洁 PCB 或除掉涂层。这种出人意料的表现是因为所使用的卤代烃聚合物是具有非同寻常性质的涂层,它可以被焊穿以在电路板上的导电迹线和电器元件之间形成焊接接头。在这种焊接技术中通常需要助焊剂。在极端情况下,仅仅依靠热的焊接工艺可以被用于选择性“去除”涂层,例如激光焊接。焊接、激光增强焊接、超声波焊接或导电粘合剂的使用等是其它可供选择的替代方法。另一种可能的技术是波动焊接;这种技术可能需要选择性助焊。所用的焊料可以是铅焊料或无铅焊料。如同预期的那样,通常焊接接头处的强度不会降低;并且在某些情况下,焊接接头的强度甚至比标准焊接接头更高。另外,在某些情况下,本发明可以防止在焊接接合处形成枝状晶体,尤其是在使用无铅焊料的情况下。

[0023] 因此,本发明还提供了一种向 PCB 上的导电迹线施加金属(例如锡、银、镍和金)的表面涂层从而防止在焊接前导电迹线氧化的技术。本发明的有益效果是:它是低成本的工艺、它不使用诸如镍的有毒金属、它是环境友好的、并且它比现有的工业金属镀覆工艺更安全。本发明还简化了 PCB 制造工艺并且与现有的工业焊接工艺兼容。另外,本发明还具有“焊穿”性质的额外优点,其中避免了在焊接前去除涂层的需要。

[0024] 卤代烃聚合物涂层的另一个特征是它仅在应用焊料和/或助焊剂的区域被去除。因此,在 PCB 板上元件未利用选择性焊接被附接的区域,涂层保持完整,从而维持在电路板上和导电迹线上的保护性涂层,其提供了针对环境气体(例如二氧化硫、硫化氢、二氧化氮、氯化氢、氯气和水蒸汽)和其它腐蚀性材料引起的腐蚀的阻挡,从而避免了环境污染物的腐蚀。卤代烃聚合物涂层还是液体或腐蚀性液体基本不能渗透的。于是,有可能在一系列步骤中将多个元件附接到电路板上,其中,在各个步骤之间可以有较大的时间间隔;这对于制造商来说有很多益处。该涂层在除了被选定焊接的区域之外不会被焊接工艺所破坏,因此在未被焊接的区域,PCB 板可以在后面的阶段通过焊接被再加工和/或再处理。另外,在 PCB 的组装完成后,PCB 板的未焊接区域保留涂覆的卤代烃聚合物,从而形成对环境腐蚀的永久阻挡层。不再需要进一步的昂贵的涂覆步骤,例如保形涂覆。

[0025] 印刷电路板上的导电迹线可以包括任何导电材料。制造导电迹线的可能材料可以是金属,例如铜、银、铝或锡,或者导电聚合物或导电油墨。用于迹线的优选材料是铜。导电聚合物倾向于吸附水并膨胀,因此用卤代烃聚合物涂覆导电聚合物可以防止水分吸附。

[0026] 本发明的被涂覆的 PCB 的另一个特征是 Z 轴阻抗与 x 轴阻抗和 y 轴阻抗相比非常低。Z 轴表示指向 PCB 板平面的轴。涂层在 x 轴和 y 轴表现出非常高的阻抗,从而具有良好的绝缘性质。然而,在 z 轴方向阻抗相对较低。这允许穿过涂层形成电连接而不必先除去

它。这对于诸如键盘、开关触点、测试点等的应用特别有益。通过控制涂层的性质,例如控制涂层厚度、涂层组成和涂覆工艺中的工艺条件以及涂覆工艺的种类,可以进一步优化该特征。

[0027] 总而言之,本发明利用由卤代烃聚合物涂覆空白 PCB 的一个初始步骤,防止了空白 PCB 板上的导电迹线的氧化和 / 或其它环境损伤 (例如热稳定性调制、刮擦、腐蚀、化学品侵蚀),为空白 PCB 板上的导电迹线提供了高的阻挡效果,并提供了对组装好的 PCB 的环境保护。

[0028] 本发明还提供了对印刷电路板的保护方法,包括:提供具有暴露于环境的表面的空白印刷电路板,在所述暴露于环境的表面上没有焊料或基本没有焊料;使用薄膜沉积技术向所述表面施加厚度为从一个单层的厚度 (通常是几个埃 (Å)) 至 $10\ \mu\text{m}$ 的含卤代烃聚合物的组合物,所述薄膜沉积技术例如为等离子体沉积、化学气相沉积 (CVD)、分子束外延 (MBE)、互穿网络聚合物 (IPN) 形成、聚合物单体的表面单层吸附 (SAM) 形成原位聚合物或聚合物合金、溅射等。其它替代性的技术是等离子体增强化学气相沉积 (PE-CVD)、高压 / 大气压等离子体沉积、金属 - 有机 - 化学气相沉积 (MO-CVD) 和激光增强化学气相沉积 (LE-CVD)。其它替代性的技术是液体涂覆技术,例如液体浸渍、喷涂、旋转涂覆和溶胶 / 凝胶技术。

[0029] 优选的方法取决于所需的涂层厚度。对于较厚的涂层,液体涂覆技术可能是优选的,对于较薄的涂层,等离子体沉积技术可能是优选的。涂层的厚度典型地在 1nm 至 $2\ \mu\text{m}$ 之间,更典型地为 1nm 至 500nm 之间,还更典型地为 3nm 至 500nm 之间,还更典型地为 10nm 至 500nm 之间,最典型地为 10nm 至 250nm 之间。涂层厚度优选为 10nm 至 100nm 之间,其中 100nm 为优选厚度。卤代烃聚合物优选是氟代烃聚合物、氯代烃聚合物、或氟氯代烃聚合物,其中还可以包含微颜料和少量其它性能添加剂 (这在聚合物工业中是常见的);卤代烃聚合物的例子是聚四氟乙烯 (PTFE) 型材料。向空白 PCB 施加卤代烃聚合物的优选方法是等离子体沉积,但是上面提到的其它技术也可以使用。

[0030] 等离子体沉积技术在各种工业应用领域广泛用于涂层的沉积。这个方法可以利用干燥且环境友好的技术有效地沉积连续薄膜涂层。PCB 在生成包括电离的气体离子、电子、原子和中性物质的气体等离子体的真空室中被涂覆。在这种方法中,PCB 被引入真空室中,所述真空室首先被抽吸到典型地介于 10^{-3} 至 10mbar 之间的压强。然后将气体引入到真空室中生成稳定的气体等离子体,并且一种或多种前体化合物以气体或液体形式被引入到等离子体中从而进行等离子体沉积工艺。

[0031] 前体化合物通常是含卤烃类材料,其可被选择来提供期望的涂层性质。当被引入到气体等离子体中时,前体化合物也被电离 / 分解形成各种活性物质,这些活性物质在 PCB 表面进行反应 (通常通过聚合过程进行反应) 生成薄的卤代烃涂层。优选的前体化合物是全氟烷烃、全氟烯烃、全氟炔烃、氟代烷烃、氟代烯烃、氟代炔烃、氟氯代烷烃、氟氯代烯烃、氟氯代炔烃、或任何其它氟化和 / 或氯化有机材料 (例如氟代烃、碳氟化合物、氯氟烃和氯氟碳化合物)。

[0032] 在本发明的另一个方面,PCB 导电迹线上的涂层可以包括一层直接与金属表面接触的非常薄 (例如 5nm 或更薄) 的金属卤化物层 (优选金属氟化物,例如氟化铜)。在一个实施方式中,金属卤化物层可以是单层或基本为单层,或几个单层,或在表面包含金属卤

化物区域层。这样的金属卤化物层可以非常坚固且惰性,并且防止氧化物层或其它阻止有效焊接的锈层的形成。这种金属卤化物层可以在气体等离子体中的活性物质与金属表面反应时形成,或者在使用更高浓度含氟物质时被增强。然后卤代烃层可以与金属卤化物层一起沉积。这两层可以是轴向上或空间上分离的,或者可以从金属卤化物逐渐过渡到卤代烃。金属卤化物层可以保护金属免受氧化,而卤代烃层提供了对腐蚀性气体和/或液体以及氧化保护。另外,在涂层最终被机械磨损磨掉的情况下,下层的金属卤化物层会防止氧化物累积,从而可以仍然保持接触。等离子体沉积涂层的特性和组成取决于如下几个条件:被选定的等离子体气体、所用的前体化合物、等离子体压强、涂覆时间、等离子体功率、室电极排布、输入 PCB 的制备、以及室的尺寸和几何形状。典型地,可以使用等离子体沉积技术来沉积厚度为从一个单层的厚度(通常是几个埃(\AA))至 $10\ \mu\text{m}$ (优选 $5\ \mu\text{m}$)的薄膜,这取决于上面提到的设置和条件。等离子体沉积技术本身仅冲击 PCB 的最上表面,并且与 PCB 本身是完全兼容的,不会导致其它损伤或不期望的效应。等离子体涂覆技术的有益效果是:沉积的涂层可以覆盖 PCB 的所有表面,因此垂直表面(例如那些仅能穿过 PCB 中孔洞到达的表面)和悬垂表面也会被覆盖。如果 PCB 的一个特定区域(例如在 PCB 边缘上的金触点)不应该被聚合物涂覆,那么可以在等离子体沉积工艺中用掩模掩蔽这些区域。

[0033] 在等离子工艺的一个变化形式中,可以在用活性气体等离子体进行等离子体沉积之前利用等离子方法原位清洁 PCB 表面。在这个变化形式中,通常在引入用于等离子体沉积的前体化合物之前用于 PCB 清洁的同一个腔室中使用活性气体等离子体。活性气体等离子体基于稳定气体,例如氢气、氧气、氮气、氩气、甲烷、乙烷、其它烃类、四氟甲烷(CF_4)、六氟乙烷(C_2F_6)、四氯化碳(CCl_4)、其它氟化或氯化烃、其它稀有气体、或它们的混合物。在一个实施方式中,PCB 应当被待沉积的相同材料清洁。例如,氟化或氯化烃,诸如四氟甲烷(CF_4)或六氟乙烷(C_2F_6)或六氟丙烯(C_3F_6)或八氟丙烷(C_3F_8)等,可以被用于等离子方法中用于清洁 PCB 表面以及用于沉积卤代烃聚合物层和/或金属氟化物(或氯化物)层。

[0034] 本发明还提供了一种在被含有卤代烃聚合物的组合物涂覆的印刷电路板上形成连接的方法,该方法包括:在一定温度下将焊料和助焊剂施加到所述印刷电路板并保持一段时间,使得所述焊料结合到金属上并且所述组合物被局部分散和/或吸收和/或蒸发和/或溶解和/或发生反应。助焊剂的作用和升高的温度通常会与卤代烃聚合物发生作用,以从施加助焊剂的 PCB 区域局部除掉涂层。该温度典型地是 200°C 至 300°C ,优选地 240°C 至 280°C ,最优选地 260°C 。在一个实施方式中,卤代烃聚合物可以被助焊剂溶解和/或吸收。我们发现在所需的温度和助焊剂的酸度或其它侵蚀性之间通常存在一个平衡。由此,使用更高的温度时,通常使用更温和的助焊剂就足够了,反之亦然。在另一个实施方式中,我们可以利用铜表面的氟化铜的自身助焊作用以及任何聚合物涂层的分解所释放出的氟和/或 HF 来引发助焊(自身助焊)。在极端情况下,我们发现在某些情况下,如果使用足够高的温度,则可以免除助焊剂的使用,从而可以应用局部加热。出人意料地,这种组合物通常仅从施加了焊料和/或助焊剂的区域被特异性地去除,因此这种组合物保留附着在 PCB 表面上直到紧靠焊接接头处。这提供了对 PCB 导电迹线直到焊接接头处的有益的环境保护。

[0035] 本发明中使用的助焊剂可以是树脂/松香助焊剂、有机助焊剂、无机助焊剂、无卤化物助焊剂、免清洁助焊剂、无残留助焊剂或低固体助焊剂。树脂/松香助焊剂例如可以是合成树脂或天然松香。有机助焊剂例如可以是:有机酸,如乳酸或丙烯酸;有机盐,如二甲

基氯化铵 (DMA HCl) ;或有机胺,如尿素。无机助焊剂例如可以是:无机盐,例如氯化锌、氯化钠、氯化钾或氟化钠;或无机酸,如盐酸或硝酸。免清洁助焊剂的例子是松香助焊剂。其它广泛用于工业应用领域(例如通用焊接、钎焊、电焊)的助焊剂或用于清洁或刻蚀金属表面的助焊剂(如硼砂)也可以用于本发明。本发明中所用的助焊剂通常是温和助焊剂,例如免清洁助焊剂,其不需要清洁 PCB 板的后续步骤。助焊剂可选地是焊膏的一部分。助焊剂的选择取决于涂层的性质,特别是涂层厚度和组成。更厚的更有耐性的涂层需要更有侵蚀性的助焊剂。含有能将卤代烃组合物从电路板去除的助焊剂活性成分的组合物也可以用于本发明来代替助焊剂。

[0036] 另外,本发明提供了含卤代烃聚合物的组合物用于对印刷电路板进行环境保护的用途,其中所述印刷电路板上将进行穿过所述组合物的焊接连接而不需提前除去该组合物,穿过所述组合物可选地在助焊剂存在下通过该组合物的分散和/或吸收和/或蒸发来实现。

[0037] 环境中可能含有诸如二氧化硫、硫化氢、二氧化氮、氯化氢、氯气、臭氧或水蒸汽的气体物质或诸如水、溶解有上述腐蚀性气体的水、盐溶液和其它污染物的液体。这些气体通常存在于被高度污染的环境中,例如空气污染比较严重的城市。本发明所要使得 PCB 防护的一种特别的环境威胁是溶解有上述一种或多种腐蚀性气体的大气水汽。我们发现本发明可以保护 PCB 经受这种严苛的环境。

[0038] 本发明还提供了含卤代烃聚合物的组合物用于对空白印刷电路板提供长期存储稳定性的用途,其中所述印刷电路板上要进行焊接连接。如上所述,PCB 上的导电迹线如果暴露于大气容易被氧化。氧化反应通常指与大气发生氧化反应形成金属氧化物,但是也包括其它氧化反应,例如金属铜被氧化为 Cu^+ 或 Cu^{2+} 。本发明的组合物防止了这些氧化反应,从而空白 PCB 可以长时间存储而不会发生导电迹线的氧化。由此,在长时间的存储之后,可以利用标准焊接技术(优选在助焊剂存在下进行)在 PCB 上进行良好的焊接连接,而不需任何事先的清洁步骤。

[0039] 本发明还提供了含卤代烃聚合物的组合物用于在向空白印刷电路板上的导电迹线施加焊料和/或形成焊接连接之前防止该导电迹线氧化和/或腐蚀的用途。

附图说明

[0040] 图 1 示出了使用商用含铅焊膏的回流炉的焊接曲线。

[0041] 图 2 示出了使用商用无铅焊膏的回流炉的焊接曲线。

[0042] 图 3 示出了表面上带有水滴的本发明的经涂覆的 PCB 的照片,表明了表面涂层的低表面能、低可润湿性、和液体不可渗透性。

[0043] 图 4 示出了在本发明的 PCB 上通过焊穿涂层而形成的高强度焊接接头的截面图。

[0044] 图 5 示出了在本发明的 PCB 上形成的高强度焊接接头的截面图,表明了底层铜表面的上部形成了高质量铜锡金属间化合物。

[0045] 图 6 示出了本发明的 PCB 上的 $1\ \mu\text{m}$ 厚涂层聚合物的边缘的 SEM(扫描电子显微镜)照片,放大倍数为 30000。

[0046] 图 7 示出了本发明的经涂覆的 PCB 的一个示例区域的 BEI(背散射电镜)照片,表明了涂层连续性大于 99.8% 覆盖率。

[0047] 图 8 示出了通过在一定温度下助焊剂的作用而从本发明的 PCB 选择性去除的涂层一个区域的 SEM/EDX 照片,涂层名义厚度为 1 微米。左边的照片示出了选择性应用助焊剂的部位。右边的照片示出了在应用助焊剂的区域涂层被选择性去除。

[0048] 图 9 示出了表明本发明的 PCB 的铜上的涂层碳 / 氟组成的 EDX 谱图。

[0049] 图 10 示出了从本发明的焊接 PCB 上撕裂的 IC 元件引脚的照片,表明了高强度的焊接接头。在非常严苛的测试条件下,该接头最后由于铜垫与电路板基材结合断裂而失效,而不是在焊接接头处断裂。

[0050] 图 11 示出了从本发明的焊接 PCB 上撕裂的焊垫的照片,表明了高强度的焊接接头。在非常严苛的测试条件下,该接头最后由于铜垫与电路板基材连接处断裂而失效,而不是在焊接接头处断裂。

[0051] 图 12 示出了表明本发明的 PCB 上所形成的一直到紧邻焊接接头边缘存在的聚合物涂层的 SEM 照片和 EDX 照片。

[0052] 图 13 示出了表明本发明的 PCB 上形成的一系列高质量焊接接头的光学显微照片。

[0053] 图 14a 示出了本发明的一组薄涂层的 XPS 谱图,表明从 C-F 材料到 Cu-F 材料的不同贡献。

[0054] 图 14b 示出了厚涂层的含 C-F 材料的 XPS 谱图。

实施例

[0055] 经涂覆的印刷电路板的制备

[0056] 从制造商处获得经刻蚀和清洁但尚未施加表面护理剂的印刷电路板。对这些电路板用等离子体沉积进行处理来生成含卤涂层。这些 PCB 被引入真空室中,所述真空室首先被抽吸到介于 10^{-3} 至 10mbar 之间的压强。然后将气体引入到真空室中生成稳定的气体等离子体,然后将含卤前体烃类化合物引入到等离子体中从而可以进行沉积工艺。当被引入到气体等离子体中时,这些前体化合物也被电离 / 分解形成各种活性物质,这些活性物质在 PCB 表面进行反应生成含卤薄涂层。在这些经处理的电路板上进行一系列实验。

[0057] 实施例 1

[0058] 通过手工分配将商用含铅焊膏从注射器分配到 PCB 板一侧的多个元件焊垫上。将几个集成电路置于上面有焊膏的焊垫上。然后 PCB 被放入回流炉中,其中的焊接曲线如图 1 所示那样设置。随后,使用显微镜视觉检查各接头,发现它们具有良好的润湿性。随后利用工具撬开元件从而使一些接头被拔出。每种情况下,集成电路的引脚被从焊接头拔出,而留下与 PCB 焊垫完好无损的接头。

[0059] 实施例 2

[0060] 重复上述测试,但是采用无铅焊膏,使用具有图 2 所示的经修改的回流曲线,得到了类似结果。

[0061] 实施例 3

[0062] 助焊剂仅应用到两个 PCB 的区域,并且被加热到 260°C 持续 10 秒和 5 分钟。检查结果表明在每个 PCB 板上施加助焊剂的区域都不再存在涂层。但是,在未施加助焊剂的区域,涂层保持完整。

[0063] 实施例 4

[0064] 剪切强度测试

[0065] 为了进行剪切测试,对于四种 PCB 护理剂制备八个组件。对每种 PCB 护理剂有两个组件。每个组件组装有七个 1207 芯片电阻器和四个 0805 芯片电容器。对来自每种组件护理剂的十四个 1207 芯片电阻器和八个 0805 芯片电容器进行剪切测试,以便确定对于每种组件护理剂的焊接接头的最终剪切强度 (USS)。

[0066] 测试条件

[0067] 将电路板安装到剪切测试器上。PCB 表面上方的凿形工具 (chiseltool) 的离开 (stand-off) 高度是 $80\ \mu\text{m}$, 凿形工具的宽度为 2mm。每次测试中,剪切工具背对测试元件以 $100\ \mu\text{m/s}$ 的预定速度向前移动,监视力的大小直到焊接接头被破坏。所用的剪切测试器是 Dage Series 4000,带有 DS100 测试头。

[0068] 初始剪切强度测试结果

[0069]

OSP	ENIG	PTFE
72.03	69.47	73.14
71.29	72.88	63.20
68.72	68.35	75.49
68.10	70.21	77.28
67.70	67.89	77.08
79.03	68.59	69.99
73.21	74.22	67.46
74.35	72.32	72.31
79.57	68.95	70.50
66.34	66.05	65.95
78.15	82.6	61.80
70.62	79.43	61.52
72.07	76.98	71.09
68.16	70.31	71.15
72.10 ± 4.34	72.01 ± 4.78	69.85 ± 5.25

[0070] 实施例 5

[0071] 下面的 PCB 表面能表格示出了随着涂覆工艺时间的延长而增大的疏水性：

[0072]

涂覆工艺处理时间 (min)	0	1	5	7.5	10	15	20	30	50	
表面能 (mN/m)	50	46	<26	<26	<26	<26	<26	<26	<26	
注意：表面能测试方法的检测极限大约是 26 mN/m。										




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14a




图 14b