

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：97124807

※ 申請日期：97.7.1

※IPC 分類：606F12/16

一、發明名稱：(中文/英文)

用以基於射頻活動判定記憶體更新率的系統與方法

SYSTEMS AND METHODS FOR DETERMINING REFRESH RATE OF MEMORY BASED ON RF
ACTIVITIES

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

惠普研發公司 / HEWLETT-PACKARD DEVELOPMENT COMPANY, L. P.

代表人：(中文/英文)

凱利 蓋伊 J. / KELLEY, GUY J.

住居所或營業所地址：(中文/英文)

美國德州休士頓市 S. H. 249 20555 號

20555 S. H. 249, HOUSTON, TEXAS 77070, U. S. A.

國 籍：(中文/英文)

美國 / U. S. A.

三、發明人：(共 1 人)

姓 名：(中文/英文)

艾金森 李 / ATKINSON, LEE

國 籍：(中文/英文)

美國 / U. S. A.

四、聲明事項：

主張專利法第二十二條第二項 第一款或 第二款規定之事實，其事實發生日期為：。

申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

有主張專利法第二十七條第一項國際優先權：

1. 美國、 2007/07/06、 11/774,013

無主張專利法第二十七條第一項國際優先權：

主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

主張專利法第三十條生物材料：

須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

發明的技術領域

本發明係有關電腦裝置的依電性記憶體，且更確切來說，本發明係有關用以根據射頻(RF)活動判定依電性記憶體之更新率的系統與方法。

【先前技術】

發明的技術背景

更新一依電性記憶體的動作牽涉到把記憶體更新信號套用到該依電性記憶體的各個儲存元件。該依電性記憶體可使用一電容器來儲存一資料位元。如果已對該電容器電性地充電，那麼該位元便大致地代表一邏輯“1”。如果並未對該電容器充電，那麼該位元便大致地代表一邏輯“0”。定期地更新記憶體儲存元件的原因在於電荷會隨著時間緩慢地從已充電的電容器中排出。如果一未充電電容器(代表邏輯“0”)接收該更新信號，該電容器便保持為未充電的。然而，如果一已充電電容器(代表邏輯“1”)在該電容器完全地放電之前就接收該更新信號，該已充電電容器便會再充電為完整能量。因此，可藉著以足以確保已充電電容器不會完全地放電而經常地更新各個記憶體儲存位置的方式來維持記憶體內容。然而，一本地RF現場會在讀取依電性記憶體的過程中產生某些雜訊，進而導致不成功的讀取動作。

【發明內容】

發明的概要說明

本發明揭露用以判定依電性記憶體之更新率的系統與方法。於此，一種代表性系統包括一射頻(RF)裝置；與該 RF 裝置通訊的一運算裝置，該運算裝置包括監看該 RF 裝置之活動的一更新管理器；以及與該運算裝置之該更新管理器通訊的依電性記憶體，其中該更新管理器根據所監看到之該 RF 裝置的活動而判定該依電性記憶體的一更新率。

一種用以判定依電性記憶體之更新率的代表性方法包括監看一射頻(RF)裝置的活動；以及根據所監看到之該 RF 裝置的活動來調整該依電性記憶體的一更新率。

圖式的簡要說明

可藉著參照下面的圖式而更清楚地了解本發明的多個面向。未必需要縮放圖式中的部件，重點反之應該放在清楚展示出本發明原則的部分。再者，在圖式中，相同/相似元件代表對應的元件。

第 1 圖為一種系統的概要圖，該系統判定與一運算裝置相關聯之依電性記憶體的一更新率。

第 2 圖以方塊圖展示出該運算裝置的一實施例，如展示於第 1 圖而具有一更新管理器的該運算裝置。

第 3 圖以高階方塊圖展示出該更新管理器之架構、功能及/或操作的實施例，如展示於第 2 圖中的該更新管理器。

第 4 圖以詳細方塊圖展示出該更新管理器以及一錯誤率管理器之架構、功能及/或操作的實施例，如展示於第 2 圖

中的該更新管理器以及該錯誤率管理器。

【實施方式】

較佳實施例的詳細說明

首先將參照圖式來說明例示系統。儘管將詳細地說明該等系統，僅為了展示目的來進行說明，且各種不同的修改方案均是可能的。在已經說明該等例示系統之後，將提出該等系統的流程图實例來解說如何根據一射頻(RF)裝置的活動來判定依電性記憶體之更新率的方法。

第 1 圖為一種系統的概要圖，該系統判定與一運算裝置 105 相關聯之依電性記憶體 135 的一更新率。系統 100 包括含有運算裝置 105、射頻(RF)裝置 125、以及依電性記憶體 135 的電子裝置 103。RF 裝置 125 以及依電性記憶體 135 分別透過電線 120 以及 130 電性地耦合至運算裝置 105。電子裝置 103 透過射頻裝置 125 與無線通訊裝置 140 進行通訊。該電子裝置可為但不限於：相機、蜂巢電話、以及電腦等。該無線通訊裝置可為但不限於：RF 發送器、RF 接收器、RF 收發器、RF 塔台、以及無線網路路由器等。雖然係把 RF 裝置 125 以及依電性記憶體 135 展示為不同於運算裝置 105 的部件，可把 RF 裝置 125 以及依電性記憶體 135 整合為運算裝置 105 的部分，如第 2 圖中進一步展示且說明地。

運算裝置 105 包括可實行於軟體(例如，韌體)、硬體、或該等之組合的更新管理器 110。在一實施例中，更新管理器 110 係實行於軟體中，作為一種可執行程式，且係由

特殊用途或一般用途數位電腦來執行，例如個人電腦(PC；IBM 相容個人電腦、Apple 相容個人電腦、或其他個人電腦)、工作站、迷你電腦、或大型主機電腦。可實行更新管理器 110 之運算裝置 105 的一實例係展示於第 2 圖中。大致上，更新管理器 110 監看 RF 裝置 125 的活動，並且根據所監看到之 RF 裝置 125 的活動來判定依電性記憶體 135 的一更新率。

大致上，以硬體架構來說，如第 2 圖所示，運算裝置 105 包括處理器 212、記憶體 214、計時器/計數器 215、以及通訊式地透過本地介面 218 耦合的一或多個輸入及/或輸出(I/O)裝置 216 (或週邊裝置)。例如，本地介面 218 可為但不限於：一或多個匯流排或者其他有線或無線連接，如技藝中已知地。本地介面 218 可具有額外的元件(但為了簡要說明目的而省略展示)，例如用以制能通訊的控制器、緩衝器(快取記憶體)、驅動程式、中繼器、以及接收器。再者，本地介面 218 可包括用以致能上述部件之間之適當通訊的位址、控制方式、及/或資料連接。

處理器 212 為一種用以執行軟體的硬體裝置，尤其是儲存在記憶體 214 中的軟體。處理器 212 可為任何客製或市場可得的處理器、中央處理單元(CPU)、與運算裝置 105 相關聯之數種處理器中的輔助處理器、半導體式微處理器(呈微晶片或晶片組形式)、巨處理器、或大致上為用以執行軟體指令的任何裝置。適當的市場可得微處理器實例如下：美商惠普公司(Hewlett-Packard Company)出品的

PA-RISC 系列微處理器、美商英特爾公司(Intel Corporation) 出品的 80x86 或 Pentium 系列微處理器、美商 IBM 公司出品的 PowerPC 微處理器、美商昇陽公司(Sun Microsystem, Inc.) 出品的 Sparc 微處理器、或美商摩托羅拉公司 (Motorola Corporation) 出品的 68xxx 系列微處理器。

I/O 裝置 216 可包括輸入裝置，例如但不限於：鍵盤、滑鼠、掃描器、麥克風等。再者，I/O 裝置 216 亦可包括輸出裝置，例如但不限於：印表機、顯示器等。最後，I/O 裝置 216 可另包括傳遞輸入以及輸出的裝置，例如但不限於：調變器/解調器(數據機；用以接取另一個裝置、系統或網路)、射頻(RF)裝置 125 或其他收發器、電話介面、橋接器、路由器等。RF 裝置 125 接收並且發送 RF 信號，該等 RF 信號的活動係受到更新管理器 110 的監看。更新管理器 110 可另監看所接收到之 RF 信號的信號強度，以判定依電性記憶體 135 的更新率。

記憶體 214 可包括依電性記憶體元件 135 (例如，隨機存取記憶體(RAM，例如 DRAM、SRAM、SDRAM 等))以及非依電性記憶體元件(例如，ROM、硬碟驅動機、磁帶、CDROM 等)中的任一種或其組合。再者，記憶體 214 可包含電性、磁性、光學、及/或其他類型的儲存媒體。要注意的是，記憶體 214 可具有一種分散式架構，其中各種不同的部件係位於彼此遠離的位置，但可受到處理器 212 存取。

記憶體 214 中的軟體可包括一或多個分別程式，該等程式各包含用以實行邏輯功能的一可執行指令的整齊排列清

單。在第 2 圖的實例中，記憶體 214 中的該軟體包括更新管理器 110、錯誤率管理器 217、以及適當作業系統 (O/S)222。

更新管理器 110 可與計時器/計數器 215 及/或依電性記憶體 135 進行通訊，以判定依電性記憶體 135 的更新率。更新管理器 110 可藉著讀取一系列資料位元來更新依電性記憶體 135。讀取該列資料位元的速率大致上稱為該依電性記憶體的“更新率”。在一實施例中，更新管理器 110 使用計時器 215 來促進該列資料位元的讀取動作。計時器 215 係電性地耦合至依電性記憶體 135。計時器 215 包括判定讀取該列資料位元之速率的一計時器速率。更新管理器 110 藉著指示計時器 215 要根據所監看到之 RF 裝置 125 的活動調整該計時器速率來判定該更新率。

在另一個實施例中，依電性記憶體 135 包括時脈 236 以及控制依電性記憶體 135 之更新率的更新控制邏輯組件 237。係把更新控制邏輯組件 237 組配成可調整促進判定該依電性記憶體之更新率的一時脈率。更新管理器 110 可指示更新控制邏輯組件 237 要根據所監看到之 RF 裝置 125 的活動來調整該時脈率。

在一實施例中，錯誤率管理器 217 監看依電性記憶體 135 的一位元錯誤率並且把該位元錯誤率發送到更新管理器 110。該“位元錯誤率(BER)”大致地表示不正確接收到之位元數量以及傳送到依電性記憶體 135 之位元總數的比例。位元錯誤比率的實例為：(a)傳輸 BER，其大致上表示

所接收到的錯誤位元數量除以所發送的位元總數；以及(b) 資訊 BER，其大致地表示錯誤解碼(校正)的位元數量除以解碼(校正)位元的總數。更新管理器 110 根據所監看到的位元錯誤率以及所監看到之 RF 裝置 125 的活動來判定依電
5 性記憶體 135 的更新率。

適當市場可得作業系統 222 的未詳盡臚列實例清單如下：(a)美商微軟公司(Microsoft Corporation)出品的視窗 Windows 作業系統；(b)美商 Novell, Inc.出品的 Netware 作業系統；(c)美商蘋果電腦公司(Apple Computer, Inc.)
10 出品的麥金塔 Macintosh 作業系統；(d)可向多個製造商購得的 UNIX 作業系統，如美商惠普公司(Hewlett-Packard Company)、美商昇陽公司(Sun Microsystem, Inc.)、以及美國電話電報公司(AT&T Corporation)；(e)網際網路上可得的免費 LINUX 作業系統；(f)美商 WindRiver System, Inc.
15 出品的 run time Vxworks 作業系統；或(g)裝置式作業系統，例如實行於手持式電腦或個人資料助理(PDA)中的作業系統(例如，美商 Palm Computing, Inc.出品的 PalmOS 以及美商微軟公司(Microsoft Corporation)出品的 Windows CE)。作業系統 222 基本上控制其他電腦程式(例如，更新
20 管理器 110)的執行動作，並且提供排程功能、輸入輸出控制、檔案與資料管理、記憶體管理、通訊控制、以及相關服務。

更新管理器 110 以及錯誤率管理器 217 可各為一來源碼程式、可執行程式(物件碼)、描述程式、或包含欲執行

之一組指令的任何其他實體。當它為一來源碼程式時，該程式需要透過編譯程式、組合程式、解譯程式等(其可或不可包括在記憶體 214 中)來轉譯，以便適當地結合 O/S 222 操作。再者，可把更新管理器 110 以及錯誤率管理器 217

5 撰寫為：(a)一種物件導向程式語言，其具有多種分類的資料以及方法；或(b)一種程序程式語言，其具有常式、次常式、及/或功能，例如但不限於：C、C++、Pascal、Basic、Fortran、Cobol、Perl、Java、以及 Ada。

如果運算裝置 105 為 PC、工作站等，記憶體 214 中的

10 該軟體可另包括一基本輸入輸出系統(BIOS)(為了簡要目的而省略說明)。該 BIOS 為一組基本軟體常式，其在開機時初始化且測試硬體、啟動 O/S 222、並支援該等硬體裝置之間的資料傳輸動作。該 BIOS 係儲存在 ROM 中，因此當啟動運算裝置 105 時可以執行該 BIOS。

15 當運算裝置 105 處於操作中時，係把處理器 212 組配成能執行儲存在記憶體 214 中的軟體、針對記憶體 214 往來傳遞資料、並且大致地根據該軟體來控制運算裝置 105 操作。更新管理器 110 以及 O/S 222(整體地或部分地，但典型為後者)係受到處理器 212 的讀取，可能在處理器 212

20 中受到緩衝且隨後受執行。

當使更新管理器 110 以及錯誤率管理器 217 實行於軟體時，如第 2 圖所示，應該要注意的是，可把更新管理器 110 以及錯誤率管理器 217 儲存在任何電腦可讀媒體上，以供由任何電腦相關系統或方法使用或與其結合。在本文

的脈絡中，電腦可讀媒體為一種電子、磁性、光學、或含
容或儲存電腦程式以供任何電腦相關系統或方法使用或與
其結合的其他實體裝置或構件。可把更新管理器 110 體現
於任何電腦可讀媒體中，以供指令執行系統、設備、或裝
5 置，例如電腦式系統、處理器含容系統、或從該指令執行
系統、設備、或裝置擷取指令並執行該等指令的其他系統
使用或與其結合。在本文的脈絡中，“電腦可讀媒體”可為
儲存、傳遞、傳播、或傳輸程式以供由指令執行系統、設
備、或裝置使用或與其結合使用的任何構件。例如，該電
10 腦可讀媒體可為但不限於：電性、磁性、光學、電磁性、
紅外線、或半導體系統、設備、或裝置、或傳播媒體。電
腦可讀媒體的較特定實例(未詳盡臚列清單)可包括：具有
一或多條電線的電子連接(電性)、可攜式電腦磁片(磁性)、
隨機存取記憶體(RAM)(電子)、唯讀記憶體(ROM)(電性)、
15 可抹除可編程唯讀記憶體(EPROM、EEPROM、或快閃記憶
體)(電子)、光纖(光學)、可攜式小型碟片唯讀記憶體
(CDROM)(光學)。要注意的是，電腦可讀媒體甚至可為上
面列印有程式的紙張或另一種適當媒體，因為可電子地捕
捉該程式，例如透過紙張或其他媒體的光學掃描動作，隨
20 後加以彙編、解譯、或以適當方式來進行處理，並且儲存
在一電腦記憶體中。

在一替代實施例中，當把更新管理器 110 以及錯誤率管
理器 217 實行為硬體時，可使用下列技藝中已知技術的任
一種或該等技術的組合來實行更新管理器 110 以及錯誤率

管理器 217：具有用以對資料信號實行邏輯功能之邏輯閘的離散邏輯電路、具有適當組合邏輯閘的應用特定積體電路(ASIC)、可編程閘陣列(PGA)、現場可編程閘陣列(FPGA)等。

5 第 3 圖以高階方塊圖展示出該更新管理器之架構、功能及/或操作的實施例，如展示於第 2 圖中的該更新管理器。以方塊 305 開始說明，更新管理器 110(第 2 圖)監看射頻(RF)裝置 125 的活動。在步驟 310 中，更新管理器 110 判定是否要根據所監看到之 RF 裝置 125 的活動調整依電性記憶體
10 135 的一更新率。在步驟 315 中，響應於判定出要調整該更新率的動作，更新管理器 110 根據所監看到之 RF 裝置 125 的活動調整依電性記憶體 135 的更新率。RF 裝置 125 的該等活動包括但不限於：RF 裝置 125 接收且發送 RF 信號的次數，以及所接收到之該等 RF 信號的信號強度。

15 第 4 圖以詳細方塊圖展示出該更新管理器以及一錯誤率管理器之架構、功能及/或操作的實施例，如展示於第 2 圖中的該更新管理器以及該錯誤率管理器。以步驟 405 開始進行說明，更新管理器 110 監看 RF 裝置 125 的活動。在步驟 410 中，更新管理器 110 判定所監看到之 RF 裝置
20 125 的活動是否超過一臨界值，以便調整依電性記憶體 135 的更新率。在步驟 415 中，響應於判定出 RF 裝置 125 的活動並未超出該臨界值，更新管理器 110 維持(或降低)該更新率。

在步驟 420 中，如果所監看到之 RF 裝置 125 的活動超

過該臨界值，更新管理器 110 便調整依電性記憶體 135 的更新率。可藉著分別地根據 RF 裝置 125 的降低/增加活動狀況來降低/增加依電性記憶體 135 的更新率來調整依電性記憶體 135 的更新率。在一實施例中，步驟 425 指示計

5 時器 215 要根據所監看到之 RF 裝置 125 的活動來增加一時脈率，進而增加依電性記憶體 135 的更新率。在另一個實施例中，步驟 430 指示更新控制邏輯組件 237 要增加依電性記憶體 135 的時脈率，進而增加依電性記憶體 135 的更新率。

10 在另一個實施例中，錯誤率管理器 217 在步驟 435 中監看一位元錯誤率。在步驟 440 中，錯誤率管理器 217 判定該位元錯誤率是否超過一錯誤臨界值。如果該位元錯誤率超過該錯誤臨界值，此項操作便返回到步驟 420，其將增加依電性記憶體 135 的更新率。響應於判定出所監看到的

15 的位元錯誤率並未超過該錯誤臨界值的動作，此項操作返回到步驟 405，其將監看 RF 裝置 125 的活動。

應該要注意的是，流程圖中的任何程序說明或方塊應被視為代表模組、區段或程式碼的部分，其包括用以實行程序中之特定邏輯功能的一或多個可執行指令。熟知軟體研

20 發之技藝者可了解的是，替代實施例亦包含在本發明的範圍中。在該等替代實施中，可以不依照所說明或展示的順序來執行多種功能，包括實質上同時間或以相反方向，端看所需要的功能而定。

為展示以及說明的目的，已在上面詳細地說明本發明。

並不意圖使本發明受限於所揭露的明確形式。有鑒於以上的說明，可能可進行修改方案或者變化方案。然而，係選出所討論的該等實施例以展示本發明的原則以及其實際應用方式。本發明因此意圖令熟知技藝者能在各種實施例中以及藉由修改方案來使用本揭示。當依據公平且合法權限進行解釋時，所有該等修改方案以及變化方案均屬於由以下申請專利範圍所界定的本發明範圍內。

【圖式簡單說明】

第 1 圖為一種系統的概要圖，該系統判定與一運算裝置相關聯之依電性記憶體的一更新率。

第 2 圖以方塊圖展示出該運算裝置的一實施例，如展示於第 1 圖而具有一更新管理器的該運算裝置。

第 3 圖以高階方塊圖展示出該更新管理器之架構、功能及/或操作的實施例，如展示於第 2 圖中的該更新管理器。

第 4 圖以詳細方塊圖展示出該更新管理器以及一錯誤率管理器之架構、功能及/或操作的實施例，如展示於第 2 圖中的該更新管理器以及該錯誤率管理器。

【主要元件符號說明】

100	系統	130	電線
103	電子裝置	135	依電性記憶體
105	運算裝置	140	無線通訊裝置
110	更新管理器	212	處理器
120	電線	214	記憶體
125	射頻(RF)裝置	215	計時器/計數器

216	輸入及/或輸出(I/O)裝置	236	時脈
		237	更新控制邏輯組件
217	錯誤率管理器	305~315	步驟
218	本地介面	405~440	步驟
222	作業系統(O/S)		

五、中文發明摘要：

本發明揭露用以判定依電性記憶體之更新率的系統與方法。於此，一種代表性系統包括一射頻(RF)裝置；與該RF裝置通訊的一運算裝置，該運算裝置包括監看該RF裝置之活動的一更新管理器；以及與該運算裝置之該更新管理器通訊的依電性記憶體，其中該更新管理器根據所監看到之該RF裝置的活動而判定該依電性記憶體的一更新率。一種用以判定依電性記憶體之更新率的代表性方法包括監看一射頻(RF)裝置的活動；以及根據所監看到之該RF裝置的活動來調整該依電性記憶體的一更新率。

六、英文發明摘要：

Systems and methods for determining a refresh rate of volatile memory are provided. In this regard, a representative system, among others, includes a radio frequency (RF) device; a computing device that communicates with the RF device, the computing device including a refresh manager that monitors activities of the RF device; and volatile memory that communicates with the refresh manager of the computing device, wherein the refresh manager determines a refresh rate of the volatile memory based on the monitored activities of the RF device. A representative method, among others, for determining the refresh rate of volatile memory, includes monitoring activities of a radio frequency (RF) device; and adjusting a refresh rate of volatile memory based on the monitored activities of the RF device.

十、申請專利範圍：

1. 一種系統，其包含：
一射頻(RF)裝置；
與該 RF 裝置通訊的一運算裝置，該運算裝置包括監看
5 該 RF 裝置之活動的一更新管理器；以及
與該運算裝置之該更新管理器進行通訊的依電性記憶體，其中該更新管理器根據所監看到之該 RF 裝置的活動來判定該依電性記憶體的一更新率。
2. 如申請專利範圍第 1 項之系統，其中該 RF 裝置包括一
10 發送器、一接收器、以及一收發器中的至少一個。
3. 如申請專利範圍第 1 項之系統，其另包含與該 RF 裝置
進行通訊的一無線通訊裝置，該無線通訊裝置包括一發送
器、一接收器、一收發器、一 RF 塔台、以及一 RF
網路路由器中的至少一個。
- 15 4. 如申請專利範圍第 1 項之系統，其中該依電性記憶體包
括一隨機存取記憶體(RAM)，該隨機存取記憶體(RAM)
包括動態 RAM (DRAM)、靜態 RAM (SRAM)、靜態動態
RAM (SDRAM)中的至少一個。
- 20 5. 如申請專利範圍第 1 項之系統，其中該更新管理器分別
地根據該 RF 裝置的減少以及增加活動來減小以及增大
該依電性記憶體的更新率，該 RF 裝置的該等活動包括
該 RF 裝置正接收且發送 RF 信號的次數以及所接收到
之該等 RF 信號之信號強度中的至少一個。

6. 如申請專利範圍第 1 項之系統，其中該運算裝置另包含電性地耦合至該依電性記憶體之一計時器，該計時器具有促進判定該依電性記憶體之更新率之一計時器速率，其中該更新管理器藉著指示該計時器要根據所監看到之該 RF 裝置的活動調整該計時器速率來判定該更新率。
7. 如申請專利範圍第 1 項之系統，其中該依電性記憶體包含一時脈以及一更新控制邏輯組件，係把該更新控制邏輯組件組配成能調整促進判定該依電性記憶體之更新率之一時脈率，其中該更新管理器藉著指示該更新控制邏輯組件要根據所監看到之該 RF 裝置的活動調整該時脈率來判定該更新率。
8. 如申請專利範圍第 1 項之系統，其中該運算裝置另包含與該更新管理器進行通訊之一錯誤率管理器，係把該錯誤率管理器組配為能監看該依電性記憶體的一位元錯誤率並且把該位元錯誤率發送到該更新管理器，其中該位元錯誤率為不正確接收到之位元數量以及傳送到該依電性記憶體之位元總數的比例，其中該更新管理器根據所監看到的該位元錯誤率來判定該依電性記憶體的更新率。
9. 一種用以判定依電性記憶體之更新率的方法，該方法包含下列步驟：
監看一射頻(RF)裝置的活動；以及
根據所監看到之該 RF 裝置的活動來調整該依電性記憶

體的一更新率。

10. 如申請專利範圍第 9 項之方法，其中監看該 RF 裝置之活動的該步驟包含檢測 RF 信號的傳輸動作。
11. 如申請專利範圍第 9 項之方法，其中監看該 RF 裝置之活動的該步驟包含檢測 RF 信號的接收動作，而檢測該等 RF 信號的該步驟另包括檢測所接收到之該等 RF 信號的信號強度。
12. 如申請專利範圍第 9 項之方法，其中調整該依電性記憶體之更新率的該步驟包含分別地根據該 RF 裝置的該等減少以及增加活動來減小以及增大該依電性記憶體的該更新率，該 RF 裝置的該等活動包括該 RF 裝置正接收且發送 RF 信號的次數以及所接收到之該等 RF 信號之信號強度中的至少一個。
13. 如申請專利範圍第 9 項之方法，其中調整該依電性記憶體之更新率的該步驟包含指示一計時器要根據所監看到之該 RF 裝置的活動來調整一計時器速率，係把該計時器組配成電性地耦合至該依電性記憶體，其中該計時器促進判定該依電性記憶體之更新率的動作。
14. 如申請專利範圍第 9 項之方法，其中調整該依電性記憶體之更新率的該步驟包含指示該依電性記憶體的一更新控制邏輯組件要根據所監看到之該 RF 裝置的活動來調整一時脈率，其中該更新控制邏輯組件促進判定該依電性記憶體之更新率的動作。
15. 如申請專利範圍第 9 項之方法，其另包含下列步驟：

監看一位元錯誤率；

根據所監看到的該位元錯誤率來判定是否要調整該依電性記憶體的更新率；以及

5 響應於判定出要調整該更新率的動作，根據所監看到的該位元錯誤率來調整該依電性記憶體的更新率。

16. 一種運算裝置，其包含：

一射頻(RF)裝置；

監看該 RF 裝置之活動的一更新管理器；以及

10 與該更新管理器進行通訊的一依電性記憶體，其中該更新管理器根據所監看到之該 RF 裝置的活動來調整該依電性記憶體的該更新率。

17. 如申請專利範圍第 16 項之運算裝置，其中該更新管理器分別地根據該 RF 裝置的該等減少以及增加活動來減小以及增大該依電性記憶體的該更新率，該 RF 裝置的該等活動包括該 RF 裝置正接收且發送 RF 信號的次數以及所接收到之該等 RF 信號之信號強度中的至少一個。



18. 如申請專利範圍第 16 項之運算裝置，其另包含電性地耦合至該依電性記憶體的一計時器，該計時器具有促進判定該依電性記憶體之更新率的一計時器速率，其中該更新管理器藉著指示該計時器要根據所監看到之該 RF 裝置的活動調整該計時器速率來判定該更新率。

19. 如申請專利範圍第 16 項之運算裝置，其中該依電性記憶體包含一時脈以及一更新控制邏輯組件，係把該更新


控制邏輯組件組配成能調整促進判定該依電性記憶體之更新率的一時脈率，其中該更新管理器藉著指示該更新控制邏輯組件要根據所監看到之該 RF 裝置的活動調整該時脈率來判定該更新率。

- 5 20. 如申請專利範圍第16項之運算裝置，其另包含與該更新管理器通訊的一錯誤率管理器，係把該錯誤率管理器組配成能監看該依電性記憶體的一位元錯誤率並且把該位元錯誤率發送到該更新管理器，其中該位元錯誤率為不正確接收到之位元數量以及傳送到該依電性記憶體
- 10 之位元總數的比例，其中該更新管理器根據所監看到的該位元錯誤率來判定該依電性記憶體的更新率。

100




第 1 圖




第2圖

100



第 3 圖



第 4 圖

七、指定代表圖：

(一)本案指定代表圖為：第（ 3 ）圖。

(二)本代表圖之元件符號簡單說明：

100	系統
305	步驟
310	步驟
315	步驟

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：