

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2010 年 1 月 28 日(28.01.2010)

PCT

(10) 国際公開番号
WO 2010/010602 A1


- (51) 国際特許分類:
H01J 11/02 (2006.01)
- (21) 国際出願番号: PCT/JP2008/001991
- (22) 国際出願日: 2008 年 7 月 25 日(25.07.2008)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人 (米国を除く全ての指定国について): 株式会社日立製作所(HITACHI, LTD.) [JP/JP]; 〒1008280 東京都千代田区丸の内一丁目 6 番 6 号 Tokyo (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 佐々木孝(SASAKI, Takashi) [JP/JP]; 〒1000004 東京都千代田区大手町二丁目 2 番 1 号 株式会社日立製作所コンシューマ事業グループ内 Tokyo (JP). 高木彰浩(TAKAGI, Akihiro) [JP/JP]; 〒1000004 東京都千代田区大手町二丁目 2 番 1 号 株式会社日立製作所コンシューマ事業グループ内 Tokyo (JP).
- (74) 代理人: 古谷史旺, 外(FURUYA, Fumio et al.); 〒1600023 東京都新宿区西新宿 1 丁目 1 9 番 5 号 第 2 明宝ビル 9 階 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

[続葉有]

(54) Title: PLASMA DISPLAY PANEL

(54) 発明の名称: プラズマディスプレイパネル

[図2]



(57) Abstract: A plasma display panel comprises a first substrate and a second substrate opposed to each other via a discharge space. A plurality of first electrodes and second electrodes extending in a first direction and a dielectric layer covering the first and second electrodes are provided on the first substrate. A plurality of first division walls extending in a second direction intersecting with the first direction are provided on the second substrate. An address electrode extending in the second direction is provided on the dielectric layer for each first region formed between the first division walls adjacent to each other. For example, the address electrodes arranged along the first direction are drawn out from the first region to one side of the second direction and the other side thereof alternately. Further, a protection layer exposed to the discharge space of a cell is provided on the dielectric layer in such a manner that the layer covers the surface of the dielectric layer and the address electrode. As a result, unintended discharge between the address electrodes can be prevented and the destruction of a circuit can be prevented.

(57) 要約:

[続葉有]

WO 2010/010602 A1



添付公開書類:

— 国際調査報告 (条約第 21 条(3))

プラズマディスプレイパネルは、放電空間を介して互いに対向する第 1 基板および第 2 基板を有している。第 1 基板上には、第 1 方向に延在する複数の第 1 電極および第 2 電極と、第 1 および第 2 電極を覆う誘電体層とが設けられている。第 2 基板上には、第 1 方向と交差する第 2 方向に延在する複数の第 1 隔壁が設けられている。そして、誘電体層上には、互いに隣接する第 1 隔壁間に形成される第 1 領域毎に、第 2 方向に延在するアドレス電極が設けられている。例えば、第 1 方向に沿って配置されたアドレス電極は、第 1 領域から第 2 方向の一方側および他方側に交互に引き出されている。また、誘電体層上には、誘電体層の表面およびアドレス電極を覆い、セルの放電空間に露出された保護層が設けられている。この結果、アドレス電極間での意図しない放電を防止でき、回路の破損を防止できる。

明 細 書

プラズマディスプレイパネル

技術分野

[0001] 本発明は、ディスプレイ装置に使用するプラズマディスプレイパネルに関する。

背景技術

[0002] プラズマディスプレイパネル（PDP）は、2枚のガラス基板（前面ガラス基板および背面ガラス基板）を互いに貼り合わせて構成されており、ガラス基板の間に形成される空間（放電空間）に放電を発生させることで画像を表示する。画像における画素に対応するセルは、自発光型であり、放電により発生する紫外線を受けて赤、緑、青の可視光を発生する蛍光体が塗布されている。

[0003] 例えば、3電極構造のPDPは、X電極およびY電極間でサステイン放電を発生させることで、画像を表示する。サステイン放電を発生させるセル（点灯させるセル）は、例えば、Y電極およびアドレス電極間で選択的にアドレス放電を発生させることにより、選択される。

[0004] 近年、X電極およびY電極とアドレス電極の3電極を前面ガラス基板に配置したPDPが提案されている（例えば、特許文献1参照）。この種のPDPでは、放電空間を仕切る隔壁が、背面ガラス基材上にアドレス電極に沿って設けられている。また、背面ガラス基材の縁部には、放電ガスを放電空間に封入するための排気パスが設けられている。なお、排気パスが設けられている縁部には、隔壁は設けられていない。

特許文献1：特開2005-116508号公報

発明の開示

発明が解決しようとする課題

[0005] 近年、PDPの高精細化等により1画面の画素数が増加し、PDPの各セル面積は、小さくなる傾向にある。すなわち、互いに隣接するアドレス電極

間の距離が狭くなる。この場合、隔壁が設けられていない排気パスの周辺では、互いに隣接するアドレス電極間で意図しない放電（誤放電）が発生するおそれがある。例えば、アドレス放電が発生させるセルのアドレス電極と、このアドレス電極に隣接するアドレス電極との間で誤放電が発生した場合、誤放電が発生したアドレス電極に電流が流れる。この場合、例えば、オフしている回路（アドレス放電が発生させないセルのアドレス電極に接続された回路）に予期しない電流が流れ、その回路の部品（トランジスタ等）が破損するおそれがある。すなわち、アドレス電極間の誤放電により、回路が破損するおそれがある。

[0006] 本発明の目的は、前面ガラス基板に3電極を有するPDPにおいて、アドレス電極間の誤放電を防止し、回路の破損を防止することである。

課題を解決するための手段

[0007] プラズマディスプレイパネルは、放電空間を介して互いに対向する第1基板および第2基板を有している。第1基板上には、第1方向に延在し、互いに間隔を置いて配置された複数の第1電極および第2電極と、第1および第2電極を覆う誘電体層とが設けられている。第2基板上には、第1方向と交差する第2方向に延在し、第1方向に沿って配置された複数の第1隔壁が設けられている。そして、誘電体層上には、互いに隣接する第1隔壁間に形成される第1領域毎に、第2方向に延在するアドレス電極が設けられている。例えば、第1方向に沿って配置されたアドレス電極は、第1領域から第2方向の一方側および他方側に交互に引き出されている。また、誘電体層上には、誘電体層の表面およびアドレス電極を覆い、セルの放電空間に露出された保護層が設けられている。

発明の効果

[0008] 本発明では、前面ガラス基板に3電極を有するPDPにおいて、アドレス電極間の誤放電を防止でき、回路の破損を防止できる。

図面の簡単な説明

[0009] [図1]一実施形態におけるPDPの要部を示す図である。

[図2] 図1に示したPDPの概要を示す図である。

[図3] 図1に示したPDPを用いて構成されたプラズマディスプレイ装置の一例を示す図である。

[図4] 図3に示した回路部の概要を示す図である。

[図5] 別の実施形態におけるPDPの概要を示す図である。

[図6] 別の実施形態におけるPDPの要部を示す図である。

[図7] 図6に示したPDPの概要を示す図である。

[図8] 別の実施形態におけるPDPの概要を示す図である。

発明を実施するための最良の形態

[0010] 以下、本発明の実施形態を図面を用いて説明する。

[0011] 図1は、本発明の一実施形態におけるプラズマディスプレイパネル（以下、PDPとも称する）の要部を示している。図中の矢印D1は、第1方向D1を示し、矢印D2は、第1方向D1に画像表示面に平行な面内で直交する第2方向D2を示している。PDP10は、画像表示面を構成する前面基板部12と、前面基板部12に対向する背面基板部14とにより構成されている。前面基板部12と背面基板部14の間（より詳細には、背面基板部14の凹部）に放電空間DSが形成される。

[0012] 前面基板部12は、ガラス基材FS（第1基板）のガラス基材RS（第2基板）に対向する面上（図では下側）に第1方向D1に延在して設けられ、互いに間隔を置いて配置された複数のXバス電極XbおよびYバス電極Ybを有している。例えば、Xバス電極XbおよびYバス電極Ybは、金属材料等で形成された不透明な電極である。Xバス電極Xbには、Xバス電極XbからYバス電極Ybに向けて第2方向D2に延在するX透明電極Xtが接続されている。Yバス電極Ybには、Yバス電極YbからXバス電極Xbに向けて第2方向D2に延在するY透明電極Ytが接続されている。

[0013] 図の例では、X透明電極XtおよびY透明電極Ytは、第1方向D1（あるいは、第2方向D2）に対して斜めの方向に沿って対向している。なお、透明電極Xt、Ytは、第1方向D1に沿って対向するように設けられても

よいし、第2方向D2に沿って対向するように設けられてもよい。例えば、X透明電極XtおよびY透明電極Ytは、ITO膜等で形成された光を透過する透明電極である。なお、バス電極XbおよびYbと同じ材料（金属材料等）で、バス電極XbおよびYbと一体の電極が透明電極XtおよびYtの代わりに形成されてもよい。また、透明電極XtおよびYtは、それぞれが接続されるバス電極XbおよびYbとガラス基材FSとの間に全面に配置されてもよい。

[0014] X電極XE（第1電極、維持電極）は、Xバス電極XbおよびX透明電極Xtにより構成され、Y電極YE（第2電極、走査電極）は、Yバス電極YbおよびY透明電極Ytにより構成され、X電極XEと対をなしている。すなわち、ガラス基材FS上（図では下側）には、第1方向D1に延在し、互いに間隔を置いて配置された複数のX電極XEおよびY電極YEが設けられている。そして、互いに対をなすX電極XEおよびY電極YE間（より具体的には、X透明電極XtおよびY透明電極Yt間）で繰り返して放電（サステイン放電）を発生させる。

[0015] 電極Xb、Xt、Yb、Ytは、誘電体層DLに覆われている。例えば、誘電体層DLは、CVD法により形成された二酸化シリコン膜等の絶縁膜である。そして、誘電体層DL上（図では下側）には、バス電極Xb、Ybの直交方向（第2方向D2）に延在する複数のアドレス電極AEが設けられている。このように、この実施形態のPDPは、前面基板部12に3電極（電極XE、YE、AE）を有している。

[0016] アドレス電極AEおよび誘電体層DLの表面は、保護層PLに覆われている。保護層PLは、放電空間DSに露出しており、放電によるイオン衝突からアドレス電極AEおよび誘電体層DLを保護する。すなわち、この実施形態では、アドレス電極AEを覆う2層目の誘電体層が形成されずに、保護層PLがアドレス電極AEおよび1層目の誘電体層DL上に直接形成されている。なお、例えば、保護層PLは、放電を容易に発生させるために、陽イオンの衝突による2次電子の放出特性の高いMgO膜で形成される。

- [0017] 背面基板部 14 は、放電空間 D S を介してガラス基材 F S に対向するガラス基材 R S を有している。ガラス基材 R S 上（ガラス基材 R S のガラス基材 F S に対向する面上）には、第 2 方向 D 2 に延在する第 1 隔壁（バリアリブ）B R 1 と第 1 方向 D 1 に延在する第 2 隔壁 B R 2 とにより構成される格子状の隔壁が形成されている。すなわち、第 1 隔壁 B R 1 は、ガラス基材 R S 上に第 2 方向 D 2 に延在して設けられ、第 1 方向 D 1 に沿って配置されている。また、第 2 隔壁 B R 2 は、ガラス基材 R S 上に第 1 方向 D 1 に延在して設けられ、第 2 方向 D 2 に沿って配置されている。
- [0018] 例えば、隔壁 B R 1、B R 2 は、サンドブラスト法等でガラス基材 R S を削ることにより、ガラス基材 R S と一体に形成される。なお、隔壁 B R 1、B R 2 は、ペースト状の隔壁材料をガラス基材 R S 上に塗布し、乾燥、サンドブラスト、焼成工程を経て形成されてもよいし、印刷による積層で形成されてもよい。隔壁 B R 1、B R 2 により、セルの側壁が構成される。そして、隔壁 B R 1、B R 2 の側面と、隔壁 B R 1、B R 2 に囲まれた部分のガラス基材 R S 上とは、紫外線により励起されて赤（R）、緑（G）、青（B）の可視光を発生する蛍光体 P H r、P H g、P H b が、それぞれ塗布されている。
- [0019] P D P 10 の 1 つの画素は、赤、緑および青の光を発生する 3 つのセルにより構成される。ここで、1 つのセル（一色の画素）は、例えば、後述する図 2 に示すように、隔壁 B R 1、B R 2 で囲われる領域に形成される。このように、P D P 10 は、画像を表示するためにセルをマトリックス状に配置し、かつ互いに異なる色の光を発生する複数種のセルを交互に配列して構成されている。特に図示していないが、バス電極 X b、Y b に沿って形成されたセルにより、表示ラインが構成される。
- [0020] P D P 10 は、前面基板部 12 および背面基板部 14 を、保護層 P L と隔壁 B R（例えば、第 1 隔壁 B R 1）が互いに接するように貼り合わせ、N e、X e 等の放電ガスを放電空間 D S に封入することで構成される。
- [0021] 図 2 は、図 1 に示した P D P 10 の概要を示している。なお、図 2 は、画

像表示面側（図 1 の上側）から見た PDP 10 の状態を示している。図の網掛け部分は、ガラス基材 RS の外周部および隔壁 BR 1、BR 2 を示している。図中の矢印 D 1、D 2 の意味は、上述した図 1 と同じである。また、図中の符号 D 2 1 は、第 2 方向 D 2 の一方側を示し、符号 D 2 2 は、第 2 方向 D 2 の他方側を示している。なお、セル CL r は、赤の可視光を発生するセルを示し、セル CL g は、緑の可視光を発生するセルを示し、セル CL b は、青の可視光を発生するセルを示している。以下、可視光の色毎に区別しない場合等、セル CL r、CL g、CL b を、セル CL とも称する。図の例では、図を見やすくするために、2 画素 × 2 画素（6 セル × 2 セル）の画素数の PDP を示している。実際には、PDP の画素数は、1920 画素 × 1080 画素、1280 画素 × 1080 画素、1024 画素 × 1080 画素、1366 画素 × 768 画素などである。

[0022] 上述した図 1 で説明したように、PDP 10 は、前面基板部 12 と背面基板部 14 とを貼り合わせ、Ne、Xe 等の放電ガスを放電空間 DS に封入することで構成される。前面基板部 12 と背面基板部 14 とを貼り合わせるシール材 SL は、隔壁 BR 1、BR 2 が形成される領域より外側（外周部）に、額縁状に配置される。シール材 SL と隔壁 BR 1、BR 2 との間に形成された排気空間 ES には、ガラス基材 RS の外面まで貫通する排気孔 EH が設けられている。これにより、組み立てられた PDP 10 の放電空間 DS（上述した図 1 に示した背面基板部 14 の凹部）を真空状態に設定でき、放電ガスを放電空間 DS に封入できる。

[0023] 例えば、隔壁 BR 1 の両端部は、最も外側に配置された隔壁 BR 2（図の一番上側の隔壁 BR 2 および一番下側の隔壁 BR 2）より外側にそれぞれ突出している。すなわち、隔壁 BR 1 の両端部は、最も外側に配置された隔壁 BR 2 より外側にそれぞれ位置している。また、例えば、最も外側に配置された隔壁 BR 2 の第 2 方向 D 2 に沿う幅 W20 は、セル CL 間に配置された隔壁 BR 2 の第 2 方向 D 2 に沿う幅 W10 より小さい。これにより、この実施形態では、PDP 10 の面積に対するセル CL の面積の割合を大きくでき

る。なお、最も外側に配置された隔壁BR2の第2方向D2に沿う幅W20は、後述する図8に示すように、セルCL間に配置された隔壁BR2の第2方向D2に沿う幅W10と同じでもよい。

[0024] ここで、例えば、セルCL間に配置された隔壁BR2（図の上から2番目の隔壁BR2）は、バス電極Xb、Ybの両方に対向し、最も外側に配置された隔壁BR2は、バス電極Xb、Ybの一方に対向している。なお、セルCL間に配置される隔壁BR2は、バス電極Xb、Ybの一方のみに対向して設けられてもよいし、バス電極Xb、Ybの間に設けられてもよい。この場合、最も外側に配置される隔壁BR2は、隔壁BR2間の各距離が互いに同じになる位置に設けられる。

[0025] 上述したように、セルCLは、隔壁BR1、BR2で囲われる領域（例えば、図の細かい破線で囲んだ領域）に形成され、画素PXは、セルCLr、CLg、CLbにより構成される。そして、透明電極Ytは、各セルCL内にアドレス電極AEに隣接して配置され、透明電極Xtは、各セルCL内に透明電極Ytに隣接して配置される。これにより、アドレス電極AEと透明電極Yt間に電圧を印加することにより、着目するセルCLでアドレス放電を発生させることができる。また、透明電極Xtと透明電極Yt間に電圧を印加することにより、アドレス放電により選択されたセルCLでサステイン放電を発生させることができる。

[0026] 例えば、図の左から2番目の上側のセルCL（図の細かい破線で囲んだセルCLg）のみでアドレス放電を発生させる場合、図の上側のY電極YEにスキャンパルスが印加され、図の左から2番目のアドレス電極AEにアドレスパルスが印加される。この場合、例えば、他のアドレス電極AE（図の左から2番目のアドレス電極AEを除くアドレス電極AE）にアドレスパルスを印加するための回路は、オフしている。

[0027] なお、アドレス電極AEは、第2方向D2に沿って配置されたセルCLを含んで構成される第1領域AR10（例えば、図の太い破線で囲んだ領域）毎に配置される。例えば、画像表示面側（図1の上側）から見た場合、第1

領域AR10は、互いに隣接する隔壁BR1に挟まれる領域である。すなわち、アドレス電極AEは、互いに隣接する隔壁BR1間に形成される第1領域AR10毎に、第2方向D2に延在して設けられる。

[0028] さらに、第1方向D1に沿って配置されたアドレス電極AEは、第1領域AR10から第2方向D2の一方側（例えば、図のD21側）および他方側（例えば、図のD22側）に交互に引き出される。これにより、例えば、この実施形態では、第1領域AR10より外側でのアドレス電極AE間の距離S20を、互いに隣接するアドレス電極AE間の距離S10の2倍にできる。すなわち、この実施形態では、保護層PLを介して排気空間ESに露出する部分のアドレス電極AE間の距離S20を大きくできる。なお、アドレス電極AEの第1領域AR10内の端部EG10（第1領域AR10から引き出されていない方の端部EG10）は、最も外側に配置された隔壁BR2より外側に位置している。

[0029] また、この実施形態では、アドレス電極AEの第1領域AR10内に位置する端部EG10と、端部EG10に隣接するアドレス電極AEの排気空間ES（第1領域AR10の外側）に位置する部分との距離S30を、距離S10より大きくできる。すなわち、この実施形態では、アドレス電極AE間に隔壁BR1、BR2が設けられていない部分の距離S20、S30を、互いに隣接するアドレス電極AE間の距離S10より大きくできる。

[0030] これにより、この実施形態では、アドレス電極AE間で意図しない放電（誤放電）が発生することを防止できる。なお、アドレス電極AE間の距離が小さい場所（例えば、アドレス電極AE間の距離が距離S10になる場所）では、アドレス電極AE間に隔壁BR1が設けられているため、アドレス電極AE間で誤放電は発生しない。例えば、この実施形態では、図の左から2番目の上側のセルCLのみでアドレス放電を発生させる際に、図の左から2番目のアドレス電極AEと、他のアドレス電極AE（例えば、図の左から1番目、3番目、あるいは4番目のアドレス電極AE）との間で誤放電が発生することを防止できる。

- [0031] この実施形態では、アドレス電極A E間の誤放電が防止されるため、アドレス放電を発生させないセルC L（以下、オフセルC Lとも称する）のアドレス電極A Eに予期しない電流が流れることを防止できる。したがって、この実施形態では、オフしている回路（例えば、オフセルC Lのアドレス電極A Eに接続された回路）に予期しない電流が流れることを防止でき、その回路の部品（トランジスタ等）が破損することを防止できる。さらに、この実施形態では、アドレス電極A E間の誤放電が防止されるため、不要な光が発生することを防止でき、PDP 10に表示される画像の品質を向上できる。
- [0032] ここで、アドレス電極A E間の誤放電を防止するために、アドレス電極A Eと保護層P Lとの間に、1層目の誘電体層D Lとは別の誘電体層を設ける構成が、本発明の過程で考えられた。この構成では、1層目の誘電体層D Lとは別の誘電体層を設けるための工程が必要になり、製造コストが増加する。これに対し、この実施形態では、上述したように、アドレス電極A Eと保護層P Lとの間に1層目の誘電体層D Lとは別の誘電体層を設けることなく、アドレス電極A E間の誤放電を防止できる。したがって、この実施形態では、製造コストを低減できる。
- [0033] 図3は、図1に示したPDP 10を用いて構成されたプラズマディスプレイ装置の一例を示している。プラズマディスプレイ装置（以下、PDP装置とも称する）は、PDP 10、PDP 10の画像表示面16側（光の出力側）に設けられる光学フィルタ20、PDP 10の画像表示面16側に配置された前筐体30、PDP 10の背面18側に配置された後筐体40およびベースシャーシ50、ベースシャーシ50の後筐体40側に取り付けられ、PDP 10を駆動するための回路部60、およびPDP 10をベースシャーシ50に貼り付けるための両面接着シート70を有している。回路部60は、複数の部品で構成されるため、図では、破線の箱で示している。光学フィルタ20は、前筐体30の開口部32に取り付けられる保護ガラス（図示せず）に貼付される。なお、光学フィルタ20は、電磁波を遮蔽する機能を有してもよい。また、光学フィルタ20は、保護ガラスではなく、PDP 10の

画像表示面 16 側に直接貼付されてもよい。

- [0034] 図 4 は、図 3 に示した回路部 60 の概要を示している。回路部 60 は、制御部 CNT、X ドライバ X DRV、Y ドライバ Y DRV、アドレスドライバ A DRV (A DRV 1、A DRV 2) および電源部 PWR を有している。電源部 PWR は、ドライバ Y DRV、X DRV、A DRV に供給する電源電圧 $-V_{sc}$ 、 $V_s/2$ 、 $-V_s/2$ 、 V_{sa} 等を生成する。
- [0035] 制御部 CNT は、ドライバ X DRV、Y DRV、A DRV の動作を制御する。例えば、制御部 CNT は、画像データ R0-R7、G0-G7、B0-B7 に基づいて使用するサブフィールドを選択し、ドライバ Y DRV、X DRV、A DRV に制御信号 Y CNT、X CNT、A CNT を出力する。ここで、サブフィールドは、PDP 10 の 1 画面を表示するための 1 フィールドが分割されたフィールドであり、サブフィールド毎にサステイン放電の回数が設定されている。そして、画素を構成するセル毎に、使用するサブフィールドを選択することにより、多階調の画像が表示される。例えば、サブフィールドは、点灯させるセル（サステイン放電を発生させるセル）を選択するアドレス期間およびアドレス期間に選択されたセルでサステイン放電を発生させるサステイン期間等を含んで構成される。
- [0036] ドライバ X DRV、Y DRV、A DRV は、PDP 10 を駆動する駆動部として動作する。例えば、X ドライバ X DRV は、サステイン期間に、電圧 $-V_s/2$ 、 $V_s/2$ （負および正のサステインパルス）を X 電極 X E に交互に印加する。また、Y ドライバ Y DRV は、サステイン期間では、X 電極 X E に印加される電圧と異なる極性の電圧 $V_s/2$ 、 $-V_s/2$ （正および負のサステインパルス）を Y 電極 Y E に交互に印加し、アドレス期間では、電圧 $-V_{sc}$ （スキャンパルス）を Y 電極 Y E に選択的に印加する。アドレスドライバ A DRV は、アドレス期間に、アドレス電極 A E に選択的に電圧 V_{sa} （アドレスパルス）を印加する。
- [0037] 例えば、アドレスドライバ A DRV 1 は、アドレス期間に、上述した図 2 に示した第 2 方向 D 2 の一方側（例えば、図 2 の D 2 1 側）に引き出された

アドレス電極A Eに選択的に電圧 V_{sa} （アドレスパルス）を印加する。そして、アドレスドライバADRV2は、アドレス期間に、図2に示した第2方向D2の他方側（例えば、図2のD22側）に引き出されたアドレス電極A Eに選択的に電圧 V_{sa} （アドレスパルス）を印加する。上述した図2で説明したように、この実施形態では、アドレス電極A E間の誤放電が防止されるため、アドレスドライバADRV1、ADRV2内の回路が破損することを防止できる。

[0038] スキャンパルスとアドレスパルスにより選択されたセルは、Y電極Y Eとアドレス電極A E間で一時的に放電（アドレス放電）が発生する。これにより、アドレス期間では、サステイン期間に点灯させるセルが選択される。また、サステイン期間では、互いに極性の異なるサステインパルスが、X電極X EおよびY電極Y Eに繰り返して印加されることにより、サステイン期間に点灯したセルの放電（サステイン放電）が繰り返し行われる。

[0039] 以上、この実施形態では、第1方向D1に沿って配置されたアドレス電極A Eは、第1領域AR10から第2方向D2に沿って互いに反対側（図2のD21側およびD22側）に交互に引き出される。これにより、この実施形態では、アドレス電極A E間の誤放電を防止でき、回路の破損を防止できる。

[0040] 図5は、別の実施形態におけるPDP10の概要を示している。この実施形態では、上述した図2に示した構成に第3隔壁BR3が追加されて構成されている。その他の構成は、図1－図4で説明した実施形態と同じである。と同じである。図1－図4で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、図中の矢印D1、D2の意味は、上述した図1と同じである。

[0041] なお、図5は、画像表示面側（図1の上側）から見たPDP10の状態を示している。図の網掛け部分は、ガラス基材RSの外周部および隔壁BR1、BR2を示している。図の例では、図を見やすくするために、2画素×2画素（6セル×2セル）の画素数のPDPを示している。実際には、PDP

の画素数は、1920画素×1080画素、1280画素×1080画素、1024画素×1080画素、1366画素×768画素などである。

[0042] 第3隔壁BR3は、ガラス基材RS上に第1方向D1に延在して設けられ、最も外側に配置された隔壁BR2（図の一番上側の隔壁BR2および一番下側の隔壁BR2）より外側にそれぞれ配置されている。そして、隔壁BR1は、一方の隔壁BR3（例えば、図の上側の隔壁BR3）から他方の隔壁BR3（例えば、図の下側の隔壁BR3）まで延在して設けられている。図の例では、隔壁BR1の両端部は、隔壁BR3より外側にそれぞれ位置している。すなわち、隔壁BR1の両端部は、隔壁BR3より外側にそれぞれ突出している。なお、隔壁BR1の端部は、隔壁BR3より外側に突出しなくてもよい。ここで、排気空間ESは、例えば、シール材SLと隔壁BR1、BR3との間に形成される。

[0043] また、アドレス電極AEの第1領域AR10内の端部EG10（第1領域AR10から引き出されていない方の端部EG10）は、最も外側に配置された隔壁BR2より外側で、かつ、隔壁BR3より内側に位置している。すなわち、アドレス電極AEの第1領域AR10内に位置する端部EG10と、端部EG10に隣接するアドレス電極AEとの間には、隔壁BR1、BR3の少なくとも一方が設けられている。これにより、この実施形態では、アドレス電極AEの第1領域AR10内に位置する端部EG10と、端部EG10に隣接するアドレス電極AEとの間で誤放電が発生することを、上述した図1－図4で説明した実施形態に比べて、確実に防止できる。

[0044] 以上、この実施形態においても、上述した図1－図4で説明した実施形態と同様の効果を得ることができる。さらに、この実施形態では、アドレス電極AEの第1領域AR10内の端部EG10は、隔壁BR2および隔壁BR3と互いに隣接する隔壁BR1とで囲われる領域内に位置している。この結果、この実施形態では、互いに隣接するアドレス電極AE間の誤放電を、上述した図1－図4で説明した実施形態に比べて、確実に防止できる。

[0045] 図6は、別の実施形態におけるPDP10の要部を示している。この実施

形態では、上述した図 1 に示した構成から第 2 隔壁 B R 2 が省かれて構成されている。その他の構成は、図 1－図 4 で説明した実施形態と同じである。図 1－図 4 で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、図中の矢印 D 1、D 2 の意味は、上述した図 1 と同じである。

[0046] ガラス基材 R S 上には、上述した図 2 に示した構成から第 2 隔壁 B R 2 が省かれたストライプ状の隔壁（隔壁 B R 1）が設けられている。すなわち、ガラス基材 R S のガラス基材 F S に対向する面上には、第 2 方向 D 2 に延在する第 1 隔壁 B R 1 が設けられている。例えば、隔壁 B R 1 は、サンドブラスト法等でガラス基材 R S を削ることにより、ガラス基材 R S と一体に形成される。なお、隔壁 B R 1 は、ペースト状の隔壁材料をガラス基材 R S 上に塗布し、乾燥、サンドブラスト、焼成工程を経て形成されてもよいし、印刷による積層で形成されてもよい。

[0047] 隔壁 B R 1 の側面と、互いに隣接する隔壁 B R 1 の間のガラス基材 R S 上には、紫外線により励起されて赤（R）、緑（G）、青（B）の可視光を発生する蛍光体 P H r、P H g、P H b が、それぞれ塗布されている。この場合、セル C L は、例えば、後述する図 7 に示すように、バス電極 X b、Y b と隔壁 B R 1 とで囲われる領域に形成される。

[0048] 図 7 は、図 6 に示した P D P 10 の概要を示している。なお、図 7 は、画像表示面側（図 6 の上側）から見た P D P 10 の状態を示している。図の網掛け部分は、ガラス基材 R S の外周部および隔壁 B R 1 を示している。図の例では、図を見やすくするために、2 画素×2 画素（6 セル×2 セル）の画素数の P D P を示している。実際には、P D P の画素数は、1 9 2 0 画素×1 0 8 0 画素、1 2 8 0 画素×1 0 8 0 画素、1 0 2 4 画素×1 0 8 0 画素、1 3 6 6 画素×7 6 8 画素などである。

[0049] 上述した図 6 で説明したように、セル C L は、バス電極 X b、Y b と隔壁 B R 1 とで囲われる領域（例えば、図の細かい破線で囲んだ領域）に形成される。第 1 方向 D 1 に沿って配置されたアドレス電極 A E は、第 1 領域 A R

10から第2方向D2に沿って互いに反対側（図のD21側およびD22側）に交互に引き出されている。すなわち、第1方向D1に沿って配置されたアドレス電極AEは、第1領域AR10から第2方向D2の一方側（例えば、図のD21側）および他方側（例えば、図のD22側）に交互に引き出される。

[0050] 例えば、互いに隣接するアドレス電極AEのうち、一方のアドレス電極AEは、第1領域AR10から第2方向の一方側（例えば、図のD21側）に引き出され、かつ、第2方向の他方側（例えば、図のD22側）の端部EG10が第1領域AR10内に位置するように配置される。そして、他方のアドレス電極AEは、第1領域AR10から他方側（例えば、図のD22側）に引き出され、かつ、一方側（例えば、図のD21側）の端部EG10が第1領域AR10内に位置するように配置される。これにより、この実施形態では、アドレス電極AE間に隔壁BR1、BR2が設けられていない部分の距離S20、S30を、互いに隣接するアドレス電極AE間の距離S10より大きくできる。なお、アドレス電極AEの第1領域AR10内の端部EG10は、最も外側に配置されたバス電極Xb、Ybより外側に位置している。

[0051] 以上、この実施形態においても、上述した図1－図4で説明した実施形態と同様の効果を得ることができる。さらに、この実施形態では、上述した図1－図4で説明した実施形態から第2隔壁BR2が省かれて構成されているため、隔壁BR1を簡易に形成でき、製造コストを低減できる。

[0052] 図8は、別の実施形態におけるPDP10の概要を示している。この実施形態では、最も外側に配置される隔壁BR2の幅およびアドレス電極AEの端部EG10の配置が、上述した図2に示した構成と相違している。その他の構成は、図1－図4で説明した実施形態と同じである。と同じである。図1－図4で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、図中の矢印D1、D2の意味は、上述した図1と同じである。

- [0053] なお、図8は、画像表示面側（図1の上側）から見たPDP10の状態を示している。図の網掛け部分は、ガラス基材RSの外周部および隔壁BR1、BR2を示している。図の例では、図を見やすくするために、2画素×2画素（6セル×2セル）の画素数のPDPを示している。実際には、PDPの画素数は、1920画素×1080画素、1280画素×1080画素、1024画素×1080画素、1366画素×768画素などである。
- [0054] 第1方向D1に沿って配置されたアドレス電極AEは、第1領域AR10から第2方向D2に沿って互いに反対側（図のD21側およびD22側）に交互に引き出されている。そして、画像表示面側から見た場合、アドレス電極AEの第1領域AR10内の端部EG10（第1領域AR10から引き出されていない方の端部EG10）は、最も外側に配置された隔壁BR2上に位置している。すなわち、この実施形態では、アドレス電極AEの第1領域AR10内の端部EG10が、保護層PLを介して排気空間ESに露出することを防止できる。
- [0055] これにより、この実施形態では、アドレス電極AEの第1領域AR10内に位置する端部EG10と、端部EG10に隣接するアドレス電極AEとの間で誤放電が発生することを、上述した図1－図4で説明した実施形態に比べて、確実に防止できる。なお、この実施形態では、隔壁BR1は、最も外側に配置された隔壁BR2の一方の隔壁BR2から他方の隔壁BR2まで延在していればよく、端部が最も外側に配置された隔壁BR2より外側に突出していなくてもよい。
- [0056] 例えば、隔壁BR2の第2方向D2に沿う幅W10は、最も外側に配置された隔壁BR2（図の一番上側の隔壁BR2および一番下側の隔壁BR2）と、セルCL間に配置された隔壁BR2（図の上から2番目の隔壁BR2）とで互いに同じである。すなわち、この実施形態では、最も外側に配置された隔壁BR2におけるバス電極Xb、Ybに対向していない部分の面積を、上述した図1－図4で説明した実施形態に比べて、大きくできる。これにより、この実施形態では、アドレス電極AEの第1領域AR10内の端部EG

10を隔壁BR2上に簡易に配置できる。なお、最も外側に配置された隔壁BR2の第2方向D2に沿う幅は、上述した図2に示すように、セルCL間に配置された隔壁BR2の第2方向D2に沿う幅W10より小さくてもよい。

[0057] 以上、この実施形態においても、上述した図1－図4で説明した実施形態と同様の効果を得ることができる。さらに、この実施形態では、アドレス電極AEの第1領域AR10内の端部EG10が隔壁BR2上に位置していたため、互いに隣接するアドレス電極AE間の誤放電を、上述した図1－図4で説明した実施形態に比べて、確実に防止できる。

[0058] なお、上述した実施形態では、1つの画素が、3つのセル（赤（R）、緑（G）、青（B））により構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、1つの画素を4つ以上のセルにより構成してもよい。あるいは、1つの画素が、赤（R）、緑（G）、青（B）以外の色を発生するセルにより構成されてもよく、1つの画素が、赤（R）、緑（G）、青（B）以外の色を発生するセルを含んでもよい。すなわち、互いに異なる色の光をそれぞれ発生する4つ以上のセル列領域CAにより画素列領域PAが構成されてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

[0059] 上述した実施形態では、第2方向D2が、第1方向D1に直交する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、第2方向D2は、第1方向D1と、ほぼ直角方向（例えば、90度±5度）に交差してもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

[0060] 上述した図5で説明した実施形態では、アドレス電極AEの第1領域AR10内の端部EG10が、隔壁BR2および隔壁BR3と互いに隣接する隔壁BR1とで囲われる領域内に位置する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、アドレス電極AEの第1領域AR10内の端部EG10は、画像表示面側から見た場合、隔壁BR3上に

位置してもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

- [0061] 以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。

産業上の利用可能性

- [0062] 本発明は、ディスプレイ装置に使用するプラズマディスプレイパネルに適用できる。

請求の範囲

- [1] 放電空間を介して互いに対向する第1基板および第2基板と、
前記第1基板上に第1方向に延在して設けられ、互いに間隔を置いて配置された複数の第1電極および第2電極と、
前記第2基板上に設けられ、前記第1方向と交差する第2方向に延在し、前記第1方向に沿って配置された複数の第1隔壁と、
前記第1基板上に設けられ、前記第1および第2電極を覆う誘電体層と、
互いに隣接する前記第1隔壁間に形成される第1領域毎に、前記誘電体層上に前記第2方向に延在して設けられたアドレス電極と、
前記誘電体層上に設けられ、前記誘電体層の表面および前記アドレス電極を覆い、前記セルの放電空間に露出された保護層とを備え、
前記第1方向に沿って配置された前記アドレス電極は、前記第1領域から前記第2方向の一方側および他方側に交互に引き出されることを特徴とするプラズマディスプレイパネル。
- [2] 請求項1記載のプラズマディスプレイパネルにおいて、
前記第2基板上に前記第1方向に延在して設けられ、前記第2方向に沿って配置された複数の第2隔壁を備え、
前記第1隔壁の両端は、最も外側に配置された前記第2隔壁より外側にそれぞれ位置していることを特徴とするプラズマディスプレイパネル。
- [3] 請求項2記載のプラズマディスプレイパネルにおいて、
前記アドレス電極の前記第1領域内の端部は、前記最も外側に配置された第2隔壁より外側に位置していることを特徴とするプラズマディスプレイパネル。
- [4] 請求項3記載のプラズマディスプレイパネルにおいて、
前記第2基板上に前記第1方向に延在して設けられ、前記最も外側に配置された第2隔壁より外側にそれぞれ配置された第3隔壁を備え、
前記第1隔壁は、少なくとも一方の前記第3隔壁から他方の前記第3隔壁まで延在して設けられ、

前記アドレス電極の前記第 1 領域内の端部は、前記最も外側に配置された第 2 隔壁より外側で、かつ、前記第 3 隔壁より内側に位置していることを特徴とするプラズマディスプレイパネル。


[5] 請求項 1 記載のプラズマディスプレイパネルにおいて、

前記第 2 基板上に前記第 1 方向に延在して設けられ、前記第 2 方向に沿って配置された複数の第 2 隔壁を備え、


前記第 1 隔壁は、少なくとも最も外側に配置された前記第 2 隔壁の一方の第 2 隔壁から他方の第 2 隔壁まで延在して設けられ、

前記アドレス電極の前記第 1 領域内の端部は、前記最も外側に配置された第 2 隔壁上に位置していることを特徴とするプラズマディスプレイパネル。


[図1]




[図3]



[図4]



[図5]



[illegible]

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2008/001991

A. CLASSIFICATION OF SUBJECT MATTER

H01J11/02 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01J11/00-17/64, H01J9/02

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2008
Kokai Jitsuyo Shinan Koho	1971-2008	Toroku Jitsuyo Shinan Koho	1994-2008

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2008-153038 A (Osaka University), 03 July, 2008 (03.07.08), Par. Nos. [0079] to [0083]; Fig. 1 (Family: none)	1-3
Y	JP 8-255574 A (Fujitsu Ltd.), 01 October, 1996 (01.10.96), Par. No. [0018]; Fig. 1 (Family: none)	1-3
Y	JP 2006-261106 A (Toray Industries, Inc.), 28 September, 2006 (28.09.06), Par. Nos. [0018], [0057]; Fig. 2 (Family: none)	2-3

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
08 August, 2008 (08.08.08)

Date of mailing of the international search report
19 August, 2008 (19.08.08)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2008/001991

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2006-156349 A (Samsung SDI Co., Ltd.), 15 June, 2006 (15.06.06), Fig. 4 & US 7157855 B2 & KR 100581954B B1 & CN 1783403 A	3
A	JP 11-007897 A (Hitachi, Ltd.), 12 January, 1999 (12.01.99), Par. Nos. [0064], [0082], [0112]; Figs. 3, 9 (Family: none)	4-5
A	JP 10-040819 A (Fujitsu Ltd.), 13 February, 1998 (13.02.98), Par. No. [0014]; Fig. 2 (Family: none)	1-5

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H01J11/02 (2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H01J11/00-17/64, H01J9/02

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 0 8 年
日本国実用新案登録公報	1 9 9 6 - 2 0 0 8 年
日本国登録実用新案公報	1 9 9 4 - 2 0 0 8 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 2008-153038 A（国立大学法人大阪大学）2008.07.03, 【0079】－【0083】、図1（ファミリーなし）	1-3
Y	JP 8-255574 A（富士通株式会社）1996.10.01, 【0018】、図1（ファミリーなし）	1-3
Y	JP 2006-261106 A（東レ株式会社）2006.09.28, 【0018】、【0057】、図2（ファミリーなし）	2-3

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

0 8 . 0 8 . 2 0 0 8

国際調査報告の発送日

1 9 . 0 8 . 2 0 0 8

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

山口 剛

2 G

4 0 7 0

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 2 2 6

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 2006-156349 A (三星エスディアイ株式会社) 2006.06.15, 図4 & US 7157855 B2 & KR 100581954B B1 & CN 1783403 A	3
A	JP 11-007897 A (株式会社日立製作所) 1999.01.12, 【0064】、【0082】、【0112】、図3、9 (ファミリーなし)	4-5
A	JP 10-040819 A (富士通株式会社) 1998.02.13, 【0014】、図2 (ファミリーなし)	1-5