(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2016 年 8 月 25 日(25.08.2016)

WIPO | PCT

(10) 国際公開番号
WO 2016/132435 A1

(51) 国際特許分類:
G09F 9/00 (2006.01) *G09F 9/30* (2006.01)
G02F 1/1345 (2006.01) *H01L 51/50* (2006.01)

(21) 国際出願番号: PCT/JP2015/054137

(22) 国際出願日: 2015 年 2 月 16 日(16.02.2015)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(71) 出願人: 堺ディスプレイプロダクト株式会社 (SAKAI DISPLAY PRODUCTS CORPORATION) [JP/JP]; 〒5908522 大阪府堺市堺区匠町１番地 Osaka (JP).

(72) 発明者: 中南 宏章(NAKAMINAMI, Hiroaki); 〒5908522 大阪府堺市堺区匠町１番地 堺ディスプレイプロダクト株式会社内 Osaka (JP). 中川 英俊(NAKAGAWA, Hidetoshi); 〒5908522 大阪府堺市堺区匠町１番地 堺ディスプレイプロダクト株式会社内 Osaka (JP).

(74) 代理人: 河野 英仁, 外(KOHNO, Hideto et al.); 〒5400035 大阪府大阪市中央区釣鐘町二丁目４番３号 河野特許事務所 Osaka (JP).

(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:
— 国際調査報告（条約第 21 条(3)）

(54) **Title**: CIRCUIT DEVICE AND DISPLAY DEVICE

(54) 発明の名称 : 回路装置及び表示装置



(57) **Abstract**: A circuit device (200) is provided with a circuit board (1) on which a plurality of signal lines (8) for transmitting signals, and auxiliary wiring lines (90, 91) intersecting the signal lines (8) in a state wherein the auxiliary wiring lines are insulated from the signal lines are disposed, said auxiliary wiring lines transmitting the signals in the cases where the signal lines (8) have a defect. The circuit device is provided with a plurality of amplifiers (12) each of which has an input terminal from which the signals are inputted, an output terminal that amplifies and outputs the inputted signals, and a control terminal to which signals for controlling on and off of the amplifying operations are inputted, and the auxiliary wiring lines (90, 91) include an input-side auxiliary wiring line (90) connected to the input terminal, and an output-side auxiliary wiring line (91) connected to the output terminal. This display device is provided with the circuit device (200), and in the display device, the signal lines (8) transmit image signals. The present invention makes it possible to correct the defect of the signal lines without attenuating the signals being transmitted in the auxiliary wiring lines.

(57) 要約:

[続葉有]

WO 2016/132435 A1

信号を伝送する複数の信号線（８）、及び該信号線（８）と絶縁された状態で交差しており、前記信号線（８）に欠陥がある場合に前記信号を伝送する予備配線（９０、９１）が配された回路基板（１）を備える回路装置（２００）において、前記信号が入力される入力端子、入力された前記信号を増幅して出力する出力端子、及び増幅動作のオン又はオフを制御する信号が入力される制御端子を有する複数の増幅器（１２）を備え、前記予備配線（９０、９１）は、前記入力端子に接続された入力側予備配線（９０）、及び前記出力端子に接続された出力側予備配線（９１）を含む回路装置。及び、該回路装置（２００）を備え、前記信号線（８）は画像信号を伝送する表示装置。本発明によれば、予備配線に流れる信号を減衰させることなく信号線の欠陥の修正が可能である。

明　細　書

発明の名称 ： 回路装置及び表示装置

技術分野

[0001] 本発明は、信号線の欠陥を修正する予備配線を備える回路装置、及び該回路装置を備える表示装置に関する。

背景技術

[0002] アクティブマトリクス型の液晶表示装置又は有機ＥＬ表示装置等の表示装置は、ＴＦＴ（Thin Film Transistor）が形成されたＴＦＴ基板を備え、該ＴＦＴ基板上に複数のソース信号線及びゲート信号線がマトリクス状に配されている。各ＴＦＴのドレイン電極には画素電極が接続され、ソース電極にはソース信号線が接続され、ゲート電極にはゲート信号線が接続されている。ゲート信号線にゲート信号を供給することにより、ＴＦＴはオン又はオフに制御される。オンとなった各ＴＦＴのソース電極にソース信号を供給することにより、画素電極の電位が制御され、画像が表示される。

[0003] このような表示装置の製造過程において、ＴＦＴ基板の成膜時における塵埃の巻き込み、又はピンホールが生じたレジストマスクを使用したエッチングにより、ソース信号線又はゲート信号線に断線又は短絡等の欠陥が発生することがある。ソース信号線又はゲート信号線に欠陥が生じた場合、欠陥箇所より先に信号が正しく伝送されなくなるため、表示画面上に表示欠陥が発生する。

[0004] 特許文献１及び２には、断線した信号線と、該信号線と交差する予備配線とを接続することにより、信号を迂回させて断線箇所より先に伝送することができる表示装置が開示されている。具体的には、特許文献１及び２の表示装置においては、断線した信号線と予備配線とを、断線箇所の前後２箇所で短絡することにより、上述の表示欠陥を修正することができる。

先行技術文献

特許文献

[0005] 特許文献1：特許第４２５５６８３号公報

特許文献2：特許第４５６７０５８号公報

発明の概要

発明が解決しようとする課題

[0006] 予備配線を用いて信号を伝送する場合、信号の伝送経路が通常の場合と比較して長くなるため、伝送経路の抵抗が大きくなり、信号が減衰する。この問題を解決するため、特許文献１には予備配線の幅を広くすることにより抵抗を減少させる構成が提案されている。特許文献２には予備配線に信号を増幅する増幅器が接続された構成が提案されている。

[0007] しかしながら、特許文献１のように予備配線の幅を広くするためには基板上に広い配線面積を必要とする。予備配線は、表示画面の周囲の限られた領域に配される必要があるため、幅の広い予備配線を多数設けることは難しい。

[0008] 特許文献２においては、各予備配線の一箇所にのみ増幅器が接続されている。特許文献１の場合と同様に、基板上の面積が限られているため、配される予備配線の本数が限られる。したがって、増幅器の実装箇所が限られる。

[0009] 信号線の本数に対して増幅器の実装箇所が少ないため、断線が生じた信号線から増幅器までの距離が長くなることがある。この場合、断線が生じた信号線と予備配線との短絡箇所から増幅器の入力端子までの信号の伝送経路の抵抗が大きくなり、増幅器に入力される信号が減衰する虞がある。増幅器に入力される信号が減衰した場合、増幅器から正常な信号が出力されず、信号線の断線に起因する表示欠陥を修正できない虞がある。

[0010] 本発明は、斯かる事情に鑑みてなされたものであり、その目的は、予備配線に伝送される信号を減衰させることなく信号線の欠陥の修正が可能な回路装置、及び該回路装置を備えた表示装置を提供することにある。

課題を解決するための手段

[0011] 本発明に係る回路装置は、信号を伝送する複数の信号線、及び該信号線と絶縁された状態で交差しており、前記信号線に欠陥がある場合に前記信号を

伝送する予備配線が配された回路基板を備える回路装置において、前記信号が入力される入力端子、入力された前記信号を増幅して出力する出力端子、及び増幅動作のオン又はオフを制御する信号が入力される制御端子を有する複数の増幅器を備え、前記予備配線は、前記入力端子に接続された入力側予備配線、及び前記出力端子に接続された出力側予備配線を含むことを特徴とする。

[0012] 本発明にあっては、増幅器は制御端子に入力される信号に従って増幅動作のオンとオフとが切り替えられるように構成されているため、複数の増幅器のうち任意の増幅器のみが選択的に動作する。この場合、一本の出力側予備配線に接続された他の増幅器がオフであれば、選択的にオンにされた増幅器の出力端子に電流が逆流して当該増幅器が壊れる虞がない。よって、一本の出力側予備配線の複数箇所に増幅器を接続することができる。信号線に断線が生じた場合、該複数の増幅器の中から、当該信号線と予備配線との交差箇所に近い増幅器が選択的にオンにされることにより、交差箇所から増幅器の入力端子までの信号伝送距離が短くなる。したがって、伝送経路の抵抗は増加せず、信号が減衰する虞がない。

[0013] 本発明に係る回路装置は、前記複数の制御端子に接続された制御配線を備え、該制御配線の少なくとも一部が前記回路基板上に配されてあることを特徴とする。

[0014] 本発明にあっては、制御配線の回路基板上に配された箇所に変更が加えられることにより、増幅器がオン又はオフに制御される。したがって、配線の修正が回路基板上のみで行われる。

[0015] 本発明に係る回路装置は、前記入力側予備配線及び出力側予備配線を夫々複数備え、前記複数の増幅器のうち同一の前記入力側予備配線に接続された増幅器は、同一の前記出力側予備配線に接続されてあり、前記入力側予備配線及び出力側予備配線には夫々複数の前記増幅器が接続されていることを特徴とする。

[0016] 本発明にあっては、入力側予備配線及び出力側予備配線を夫々複数本備え

る。増幅器を介して接続された入力側予備配線及び出力側予備配線が１箇所の信号線の断線の修正に対応するため、複数箇所の信号線の断線を修復することが可能である。

[0017] 本発明に係る表示装置は、前記回路基板と電気的に接続された他の回路基板を備え、前記複数の増幅器は前記他の回路基板に実装されていることを特徴とする。

[0018] 本発明にあっては、増幅器が、信号線が配された回路基板に接続された他の回路基板に実装されているため、信号線が配された回路基板上の回路構成が簡単である。

[0019] 本発明に係る表示装置は、上述のいずれか一つの回路装置を備え、前記信号線は画像信号を伝送することを特徴とする。

[0020] 本発明にあっては、表示装置は前記回路装置を備えるため、信号線に欠陥が生じた場合であっても、配線を修正して表示欠陥の発生を防ぐことができる。

発明の効果

[0021] 本発明によれば、予備配線に流れる信号を減衰させることなく信号線の欠陥の修正が可能である。

図面の簡単な説明

[0022] [図1]実施の形態１に係る表示装置を示す斜視図である。

[図2]実施の形態１に係る回路装置を示す模式図である。

[図3]図２のソース側フレキシブルプリント回路基板の周辺を示す模式図である。

[図4]図３のソース側フレキシブルプリント回路基板の拡大模式図である。

[図5]実施の形態１に係る回路装置の配線の修正方法を示す模式図である。

[図6]図５のソース側フレキシブルプリント回路基板の周辺を示す模式図である。

[図7]実施の形態１に係る回路装置の配線の修正方法を示すソース側フレキシブルプリント回路基板周辺の模式図である。

[図8]実施の形態１に係る回路装置の配線の修正方法を示す模式図である。

[図9]実施の形態２に係る回路装置のソース側フレキシブルプリント回路基板周辺を示す模式図である。

[図10]実施の形態２に係る回路装置の配線の修正方法を示すソース側フレキシブルプリント回路基板周辺の模式図である。

[図11]実施の形態３に係る回路装置のソース側フレキシブルプリント回路基板周辺を示す模式図である。

[図12]実施の形態３に係る回路装置の配線の修正方法を示すソース側フレキシブルプリント回路基板周辺の模式図である。

発明を実施するための形態

[0023] 以下、本発明をその実施の形態を示す図面に基づいて詳述する。

[0024] （実施の形態１）

図１は実施の形態１に係る表示装置１００を示す斜視図である。表示装置１００は例えば、アクティブマトリクス型の液晶表示装置である。表示装置１００は、画像が表示される矩形状の表示パネル３００を含む回路装置２００を備える。表示装置１００は更に、テレビジョン放送信号を受信するテレビジョンチューナ２０を備える。表示装置１００においては、例えばテレビジョンチューナ２０により受信されたテレビジョン放送信号、すなわち画像信号が、回路装置２００により処理され、表示パネル３００に画像が表示される。表示装置１００は、他に図示しない画像信号入力端子を備え、該画像信号入力端子に入力される画像信号に基づいて画像を表示してもよい。

[0025] 表示パネル３００は、ガラス製で矩形状のＴＦＴ基板１（図２参照）と、該ＴＦＴ基板１と略同じ形状を有するガラス製のカラーフィルタ基板（不図示）とが対向させられ、ＴＦＴ基板１とカラーフィルタ基板との隙間に液晶材料が充填されることにより構成されている。ＴＦＴ基板１は、請求の範囲に記載の回路基板の一例である。

[0026] 図２は実施の形態１に係る回路装置２００を示す模式図である。回路装置２００に含まれるＴＦＴ基板１上には、複数のソース信号線８及びゲート信

号線（不図示）がマトリクス状に形成されている。複数のソース信号線８は、ＴＦＴ基板１の短辺に対して平行に配されている。複数のゲート信号線は、ＴＦＴ基板１の長辺に対して平行に配されている。ソース信号線８とゲート信号線は表示領域１ａ内で直交している。ゲート信号線はソース信号線８に対して、例えば酸化シリコン（ＳｉＯｘ）で形成されたゲート絶縁膜により隔たれた下層に形成されている。ゲート信号線及びソース信号線８は夫々、表示パネル３００に画像を表示するためのゲート信号及びソース信号を伝送する。ゲート信号線及びソース信号線は、銅又はアルミニウム等の金属で形成されている。ゲート信号及びソース信号は請求の範囲に記載の画像信号の例である。

[0027] ソース信号線８とゲート信号線との各交点の近傍には、ＴＦＴが形成されている。各ＴＦＴのソース電極はソース信号線８に、ゲート電極はゲート信号線に、ドレイン電極は画素電極に夫々接続されている。画素電極は、ＩＴＯ（Indium Tin Oxide）等の透明導電膜により、ＴＦＴ基板１上のゲート信号線とソース信号線８とにより区切られた各矩形領域に形成され、各ＴＦＴのドレイン電極と一対一で接続されている。各画素電極と対向する一枚の共通電極が、透明導電膜によりカラーフィルタ基板上に形成されている。

[0028] 尚、図２においては、簡略化のため、ゲート信号線、ＴＦＴ、及び画素電極の図示を省略してあり、ソース信号線８については一部のみを示している。

[0029] ＴＦＴ基板１には、夫々複数のソース側フレキシブルプリント回路基板２ａ、及びゲート側フレキシブルプリント回路基板２ｂが接続されている。該複数のソース側フレキシブルプリント回路基板２ａを介して、ソース信号を制御する制御回路（不図示）が実装された短冊状のソース制御基板４が、長手方向をＴＦＴ基板１の一の長辺に沿わせて接続されている。同様に、複数のゲート側フレキシブルプリント回路基板２ｂを介して、ゲート信号を制御する制御回路が実装された短冊状のゲート制御基板５が、長手方向をＴＦＴ基板１の一の短辺に沿わせて接続されている。

[0030] ソース側フレキシブルプリント回路基板２ａ及びゲート側フレキシブルプリント回路基板２ｂとＴＦＴ基板１とは、例えば異方性導電膜等の接着フィルムにより接着されている。同様に、ソース側フレキシブルプリント回路基板２ａ及びゲート側フレキシブルプリント回路基板２ｂとソース制御基板４及びゲート制御基板５とは、異方性導電膜等の接着フィルムにより接着されている。ソース側フレキシブルプリント回路基板２ａ及びゲート側フレキシブルプリント回路基板２ｂのＴＦＴ基板１と接着される側の端部には接続部出力端子１４が形成されている。該接続部出力端子１４を介してソース信号線８及びゲート信号線等の配線が、ソース側フレキシブルプリント回路基板２ａ及びゲート側フレキシブルプリント回路基板２ｂとＴＦＴ基板１との間で接続される。

[0031] 各ソース側フレキシブルプリント回路基板２ａ上には夫々、ソースドライバ３０を内蔵したソースドライバチップ３が、例えばＣＯＦ（chip-on-film）方式で実装されている。同様に、各ゲート側フレキシブルプリント回路基板２ｂ上には夫々、ゲートドライバを内蔵したゲートドライバチップがＣＯＦ方式で実装されている。ソースドライバ３０の出力端子にはソース信号線８が、ゲートドライバの出力端子にはゲート信号線が、夫々接続されている。

[0032] ゲートドライバは、ゲート制御基板５上の制御回路から入力されたゲートドライバ制御信号に従ってゲート信号を生成し、生成したゲート信号を接続されている各ゲート信号線に供給する。ソースドライバ３０は、ソース制御基板４上の制御回路から入力されたソースドライバ制御信号に従ってソース信号を生成し、生成したソース信号を接続されている各ソース信号線８に供給する。

[0033] ソース制御基板４及びゲート制御基板５は、コントローラチップ７が実装された信号回路基板６と接続されている。コントローラチップ７は、テレビジョンチューナ２０、又は図示しない外部の回路と接続されており、テレビジョンチューナ２０、又は前記外部の回路から画像信号が入力される。コン

トローラチップ７は、入力された画像信号に従ってソースドライバ制御信号及びゲートドライバ制御信号を生成し、夫々ソース制御基板４及びゲート制御基板５の制御回路に出力する。

[0034] ＴＦＴ基板１、ソース側フレキシブルプリント回路基板２ａ、ゲート側フレキシブルプリント回路基板２ｂ、ソース制御基板４、ゲート制御基板５、及び信号回路基板６により、回路装置２００が構成されている。

[0035] 回路装置２００は、ソース信号線８に対する予備配線９を複数本備える。予備配線９は、ソース信号線８に欠陥がある場合に、欠陥箇所を迂回してソース信号を伝送できるように配されている。予備配線９は、夫々複数本の銅又はアルミニウム等の金属で形成された入力側予備配線９０及び出力側予備配線９１を含む。

[0036] 複数本の入力側予備配線９０は、ＴＦＴ基板１上の表示領域１ａの外側にある周辺領域１ｂに、ＴＦＴ基板１のソース制御基板４が接続された側の長辺に沿うように配されている。ここで、入力側予備配線９０は、所定数のソース側フレキシブルプリント回路基板２ａからなる構成単位毎に、各構成単位の端から端まで所定本数ずつ配されている。各構成単位間の入力側予備配線９０は接続されていない。入力側予備配線９０は、予備配線絶縁膜を介して複数のソース信号線８と交差している。本実施の形態では、１構成単位に含まれるソース側フレキシブルプリント回路基板２ａは４つであり、構成単位毎に配される入力側予備配線９０は２本である場合を例示しているが、本発明はこの例に限られない。１つのソース側フレキシブルプリント回路基板２ａが１構成単位である変形例、又は１つのソース側フレキシブルプリント回路基板２ａの半分が１構成単位であり、各入力側予備配線９０に１つの増幅器１２のみが接続された変形例等であってもよい。

[0037] 出力側予備配線９１は、ソース制御基板４上に長手方向の端から端まで配された第１中継配線９１ａと、ゲート制御基板５上に長手方向の端から端まで配された第２中継配線９１ｂと、周辺領域１ｂにＴＦＴ基板１の反対側の長辺に端から端まで沿うように配された基板上出力側予備配線９１ｃとが接

続されて構成されている。基板上出力側予備配線９１ｃは、予備配線絶縁膜を介して複数のソース信号線８と交差している。出力側予備配線９１は、入力側予備配線９０の全本数と同数以下の本数配されている。

[0038] 図３は、図２のソース側フレキシブルプリント回路基板２ａの周辺を示す模式図である。図４は、図３のソース側フレキシブルプリント回路基板２ａの拡大模式図である。各ソース側フレキシブルプリント回路基板２ａ上のソースドライバチップ３には、増幅器１２が例えば２つずつ実装されている。増幅器１２は、入力された信号の電流を増幅して出力する緩衝増幅器である。増幅器１２は夫々、入力端子１２ａ、出力端子１２ｂ、及び制御端子１２ｃを有する。増幅器１２は例えば、制御端子１２ｃに電圧Ｖｃｃの信号が入力されている場合はオフであり、入力されていない場合はオンであるように構成されている。

[0039] 各構成単位に含まれる各ソース側フレキシブルプリント回路基板２ａ上の２つの増幅器１２のうちの夫々一方は、各入力端子１２ａで共通の入力側予備配線９０に接続され、各出力端子１２ｂで共通の第１中継配線９１ａに接続されている。また、前記２つの増幅器１２のうち夫々他方は、各入力端子１２ａで上記とは異なる共通の入力側予備配線９０に接続され、各出力端子１２ｂで上記とは異なる共通の第１中継配線９１ａに接続されている。ここで、第１中継配線９１ａ夫々は、各構成単位を超えて配されているため、複数の構成単位に含まれる増幅器１２に接続されることが可能である。入力側予備配線９０夫々は、同一の構成単位内の増幅器１２のみに接続されている。

[0040] 増幅器１２の制御端子１２ｃには増幅器制御配線１３の一端が接続されている。増幅器制御配線１３の他端は、ソース制御基板４上で、電圧Ｖｃｃを出力する定電圧源に接続されている。増幅器制御配線１３は、該定電圧源からソース側フレキシブルプリント回路基板２ａの接続部出力端子１４のＴＦＴ基板１の辺に沿う方向の一端を一度通過した後、周辺領域１ｂで折り返されて折り返し部１３ａを形成し、再度接続部出力端子１４を周辺領域１ｂ側

から通過してソースドライバチップ３内の制御端子１２ｃに夫々接続されるように配されている。すなわち、増幅器制御配線１３のうち折り返し部１３ａを含む一部はＴＦＴ基板１の周辺領域１ｂ上に配されている。

[0041] 以上のように構成された回路装置２００において、コントローラチップ７は、入力された画像信号に従って、ゲートドライバ制御信号及びソースドライバ制御信号を生成し、生成したゲートドライバ制御信号及びソースドライバ制御信号を夫々ゲートドライバ及びソースドライバ３０に出力する。

[0042] ゲートドライバはゲートドライバ制御信号に従って、１本のゲート信号線を選択し、該ゲート信号線にゲート信号を供給する。これにより、該ゲート信号線に接続された左右方向、すなわち長手方向に一列のＴＦＴがすべてオンになる。

[0043] ゲート信号によってオンになったＴＦＴのソース端子に、ソースドライバ３０からソース信号が入力される。入力されたソース信号により画素電極と共通電極との間の電圧が制御され、画素電極と共通電極との間の液晶分子の配列が制御される。よって、表示パネル３００の各画素の光の透過率が制御される。光の透過率が画素単位で制御された表示パネル３００にバックライトから光が照射されることにより、画像信号に従った画像が表示パネル３００に表示される。

[0044] このような表示パネル３００のＴＦＴ基板１の製造時に、ソース信号線８に断線又は短絡等の欠陥が生じた状態で回路が形成されることがある。このような欠陥は、ＴＦＴ基板１の成膜時における塵埃の巻き込み、又はピンホールが生じているレジストマスクのエッチング時における使用等に起因して生じる。ソース信号線８に欠陥が生じた場合、欠陥があるソース信号線８に接続されたＴＦＴに正しく信号が供給されないために画素電極と共通電極との間の電圧が正しく制御されず、表示画面に表示欠陥が生ずる。

[0045] 本実施の形態に係る表示装置１００においては、ソース信号線８の欠陥を修正するための予備配線９が配されている。予備配線９により、表示パネル３００の製造時の検査工程においてソース信号線８の欠陥が発見された場合

、配線修正工程において配線を修正して該欠陥に起因する表示欠陥を防ぐことができる。

[0046] 図５は、実施の形態１に係る回路装置２００の配線の修正方法を示す模式図である。図６は、図５のソース側フレキシブルプリント回路基板２ａの周辺を示す模式図である。図５においては、１本のソース信号線８に断線箇所Ｘが生じている。断線箇所Ｘが生じたソース信号線８の断線箇所Ｘより先（図５中の下側）にはソースドライバ３０からのソース信号が伝送されない。

[0047] 配線を修正するために、断線箇所Ｘが生じたソース信号線８と、該ソース信号線８の断線箇所Ｘより手前の部分と予備配線絶縁膜を挟んで交差する入力側予備配線９０とが短絡箇所Ｙ１において接続される。具体的には、レーザによって、交差箇所の予備配線絶縁膜が融解され、同時に交差箇所のソース信号線８又は入力側予備配線９０が融解されることにより、ソース信号線８と入力側予備配線９０とが短絡される。

[0048] 加えて、断線箇所Ｘが生じたソース信号線８と、該ソース信号線８の断線箇所Ｘより先の部分と交差し短絡箇所Ｙ１で接続された入力側予備配線９０と同じ増幅器１２に接続されている基板上出力側予備配線９１ｃとが、短絡箇所Ｙ２において接続される。

[0049] 更に、断線箇所Ｘが生じたソース信号線８と短絡された入力側予備配線９０と接続されている増幅器１２のうち、当該ソース信号線８と同じソース側フレキシブルプリント回路基板２ａ上に設けられた増幅器１２の制御端子１２ｃに接続されている増幅器制御配線１３の折り返し部１３ａが図４中の切断箇所Ｚにおいて、レーザにより切断される。

[0050] 折り返し部１３ａが切断されることにより、制御端子１２ｃに電圧Ｖｃｃの信号が入力されなくなり、増幅器１２がオフからオンへと切り替わる。増幅器１２がオンへと切り替わることにより、入力端子１２ａに入力されたソース信号が、出力端子１２ｂから出力され、出力側予備配線９１を介して、短絡箇所Ｙ２で接続された断線箇所Ｘより先のソース信号線８に伝送される。ソース信号の電流が増幅器１２により増幅されるため、ソース信号線８と

比較して長大で高負荷な出力側予備配線９１により伝送されるソース信号の減衰が防止される。

[0051] 以上に示した修正方法を配線修正工程において実行することにより、ＴＦＴ基板１のソース信号線８に断線箇所Ｘが生じた場合においても、予備配線９を介して断線箇所Ｘより先にソース信号が正しく伝送されるように回路を修正することが可能である。したがって、ＴＦＴ基板１の製造歩留まり率が向上し得る。

[0052] 本実施の形態に係る表示装置１００においては、１本の入力側予備配線９０に対して複数の増幅器１２が接続されており、該複数の増幅器１２に対して共通の１本の出力側予備配線９１が接続されている。該複数の増幅器１２は、折り返し部１３ａの切断により、選択的にオン又はオフに制御され得る。したがって、配線面積の制約により限られた本数の入力側予備配線９０及び出力側予備配線９１しか配されていない場合においても、断線を有するソース信号線８と入力側予備配線９０との短絡箇所Ｙ１の近傍の増幅器１２のみを選択的にオンにすることができる。そのため、短絡箇所Ｙ１から入力端子１２ａまでの信号の伝送経路を短くすることができる。よって、伝送経路上の抵抗を減らすことができる。且つ、入力側予備配線９０上の伝送経路とソース信号線８との交差箇所を減らして寄生容量による容量性負荷を減らすことができる。よって、増幅器１２に入力されるソース信号の減衰を減らすことができ、ソース信号線８の断線箇所Ｘより先に正しく信号を伝送することができる。

[0053] 共通の１本の出力側予備配線９１に接続された複数の増幅器１２のうち、短絡箇所Ｙ１の近傍の増幅器１２のみが選択的にオンにされるため、オンにされた増幅器１２の出力端子１２ｂに他の増幅器１２から電流が逆流することが防がれる。したがって、出力端子１２ｂに逆流する電流により当該増幅器１２が破壊される虞がない。また、共通の１本の出力側予備配線９１に接続された複数の増幅器１２から異なる信号が出力されることにより出力側予備配線９１を伝送される信号にノイズが混入することが防がれる。

[0054] また、折り返し部１３ａが周辺領域１ｂ上に設けられているため、レーザによる折り返し部１３ａの切断が容易である。

[0055] ４つのソース側フレキシブルプリント回路基板２ａ毎に２本の入力側予備配線９０が配されているため、４つのソース側フレキシブルプリント回路基板２ａ毎に２本までのソース信号線８に生じた断線を修正することが可能である。また、入力側予備配線９０と出力側予備配線９１とはオンにされた増幅器１２を介して１対１で接続されて信号の伝送経路を形成するため、ＴＦＴ基板１全体で修正可能なソース信号線８の本数の上限は出力側予備配線９１の本数に一致する。

[0056] 尚、本実施の形態に係る表示装置１００においては、同じソース側フレキシブルプリント回路基板２ａ上の２つの増幅器１２に夫々異なる入力側予備配線９０及び出力側予備配線９１が接続されているため、同じソースドライバ３０に接続された異なる２本のソース信号線８に断線が夫々生じた場合においても、配線を修正することができる。

[0057] 図７は、実施の形態１に係る回路装置２００の配線の修正方法を示すソース側フレキシブルプリント回路基板２ａ周辺の模式図である。具体的には、同じソースドライバ３０に接続された異なる２本のソース信号線８に断線箇所Ｘが夫々生じた場合、断線箇所Ｘが生じた２本のソース信号線８と、該ソース信号線８の断線箇所Ｘより手前の部分と予備配線絶縁膜を挟んで交差する夫々異なる入力側予備配線９０とが短絡箇所Ｙ１で接続される。加えて、前記２本のソース信号線８と、該２本のソース信号線８の断線箇所Ｘより先の部分と交差し短絡箇所Ｙ１で接続された入力側予備配線９０と同じ増幅器１２に接続されている２本の基板上出力側予備配線９１ｃとが、短絡される。

[0058] 更に、断線箇所Ｘが生じたソース信号線８と短絡された入力側予備配線９０と接続されている増幅器１２のうち、当該ソース信号線８と同じソース側フレキシブルプリント回路基板２ａ上に設けられた２つの増幅器１２の制御端子１２ｃに接続されている２本の増幅器制御配線１３の折り返し部１３ａ

が図７中の切断箇所Ｚにおいて夫々、レーザにより切断される。以上に示した修正方法により、同じソースドライバ３０に接続された異なる２本のソース信号線８に断線が夫々生じた場合においても、配線を修正することができる。

[0059] また、本実施の形態においては、隣接する３本までのソース信号線８間で短絡が生じた場合であっても、配線の修正が可能である。斯かる短絡は、例えばＴＦＴ基板１の成膜時における導電性の塵埃の巻き込みに起因して生じる。

[0060] 図８は、実施の形態１に係る回路装置２００の配線の修正方法を示す模式図である。本実施の形態に係る表示装置１００においては、同じソース側フレキシブルプリント回路基板２ａから引き出されている異なる２本のソース信号線８に断線が夫々生じた場合と類似の手順により、隣接する３本のソース信号線８間の短絡を修正することができる。

[0061] 具体的には、隣接する３本のソース信号線８間に短絡箇所Ｘ’がある場合、３本のうち２本のソース信号線８の短絡箇所Ｘ’の前後２箇所、合計４箇所をレーザにより切断する。斯かる切断により、３本のソース信号線８間の電気的接続が断たれる。加えて、切断された２本のソース信号線８と、該ソース信号線８と交差している異なる２本の入力側予備配線９０とを、短絡箇所Ｙ１においてレーザにより短絡する。更に、切断されたソース信号線８と、該ソース信号線８の短絡箇所Ｘ’より先の部分と交差し短絡箇所Ｙ１で短絡された入力側予備配線９０と同じ増幅器１２に接続されている２本の基板上出力側予備配線９１ｃとが、２箇所の短絡箇所Ｙ２において夫々接続される。

[0062] そして、切断されたソース信号線８と短絡された２本の入力側予備配線９０と接続されている増幅器１２のうち、当該ソース信号線８と同じソース側フレキシブルプリント回路基板２ａ上に設けられた２つの増幅器１２の制御端子１２ｃに接続されている２本の増幅器制御配線１３の折り返し部１３ａが夫々、レーザにより切断箇所Ｚで切断される。

[0063] 以上に示した修正方法を配線修正工程において実行することにより、ＴＦＴ基板１の隣接するソース信号線８間に短絡箇所Ｘ’が生じた場合においても、予備配線９を介して短絡箇所Ｘ’より先にソース信号が正しく伝送されるように回路を修正することが可能である。

[0064] 尚、隣接する２本のソース信号線８が短絡されている場合においては、どちらか１本のソース信号線８の短絡箇所Ｘ’の前後２箇所を切断した後、１本のソース信号線８に断線が生じている場合と同様の処理を行うことにより、回路を修正することが可能である。

[0065] （実施の形態２）

図９は、実施の形態２に係る回路装置２００のソース側フレキシブルプリント回路基板２ａ周辺を示す模式図である。本実施の形態の表示装置１００においては、同一のソース側フレキシブルプリント回路基板２ａ上に実装された２つの増幅器１２に、共通の１本の入力側予備配線９０及び出力側予備配線９１が夫々接続されている。

[0066] 図１０は、実施の形態２に係る回路装置２００の配線の修正方法を示すソース側フレキシブルプリント回路基板２ａ周辺の模式図である。上記のように構成されている本実施の形態に係る表示装置１００においては、断線箇所Ｘが生じたソース信号線８が接続されているソース側フレキシブルプリント回路基板２ａに実装された２つの増幅器１２がともにオンにされる。すなわち、断線箇所Ｘが生じたソース信号線８が引き出されているソースドライバチップ３上の２つの増幅器１２に接続された入力側予備配線９０が選択され、該入力側予備配線９０と当該ソース信号線８とが短絡箇所Ｙ１において接続される。加えて、当該ソース信号線８が引き出されているソースドライバチップ３上の２つの増幅器１２の制御端子１２ｃに接続された増幅器制御配線１３の折り返し部１３ａが夫々、図１０中の切断箇所Ｚにおいて切断される。また、実施の形態１の場合と同様に、オンにされた増幅器１２に接続されている基板上出力側予備配線９１ｃと断線箇所Ｘが生じたソース信号線８とが短絡箇所Ｙ２において接続される。以上の修正により、断線箇所Ｘより

先のソース信号線８にソース信号が伝送される。

[0067] 尚、同一のソース側フレキシブルプリント回路基板２ａ上の２つの増幅器１２は、同一のソースドライバチップ３上に実装されているためにオン特性が等しい。したがって、共通の第１中継配線９１ａに接続され、同時にオンにされた場合であっても、どちらか一方が破壊されることはない。

[0068] 本実施の形態においては、ソース信号が２つの増幅器１２を介して出力側予備配線９１に出力されるため、出力側予備配線９１に流れるソース信号がより安定する。したがって、断線箇所Ｘに起因する表示欠陥がより確実に防止され得る。

[0069] 尚、本実施の形態における実施の形態１と同様の部分については、同一の符号を付して詳細な説明を省略する。

[0070] （実施の形態３）

図１１は、実施の形態３に係る回路装置２００のソース側フレキシブルプリント回路基板２ａ周辺を示す模式図である。本実施の形態に係る表示装置１００においても実施の形態２と同様に、同一のソース側フレキシブルプリント回路基板２ａ上に実装された２つの増幅器１２に、共通の１本の入力側予備配線９０及び出力側予備配線９１が夫々接続されている。

[0071] 本実施の形態３に係る表示装置１００においては、同一のソース側フレキシブルプリント回路基板２ａ上に実装された２つの増幅器１２の夫々の制御端子１２ｃに共通の１本の増幅器制御配線１３が接続されている点が、実施の形態２とは異なる。より詳細には、増幅器制御配線１３は、ソース制御基板４上からソース側フレキシブルプリント回路基板２ａの接続部出力端子１４の例えば左側の端部を一度通過した後、ＴＦＴ基板１の周辺領域１ｂで折り返されて折り返し部１３ａを形成し、更に再度接続部出力端子１４を左側の端部で周辺領域１ｂ側から通過してソースドライバチップ３上の左側の増幅器１２の制御端子１２ｃに接続される。同時に、増幅器制御配線１３は、ソースドライバチップ３内部に配され、同じソースドライバチップ３上に実装された右側の増幅器１２の制御端子１２ｃにも接続されている。

[0072] 図１２は、実施の形態３に係る回路装置２００の配線の修正方法を示すソース側フレキシブルプリント回路基板２ａ周辺の模式図である。本実施の形態に係る回路装置２００においては、同一のソース側フレキシブルプリント回路基板２ａ上の２つの増幅器１２が共通する１本の増幅器制御配線１３に接続されているため、１箇所の折り返し部１３ａを図１２中のＺにおいて切断することにより同時に２つの増幅器１２をオンにすることができる。したがって、本実施の形態に係る表示装置１００の配線の修正方法は、実施の形態２と比較してより工数が少ないために容易である。

[0073] 尚、本実施の形態における上述の他の実施の形態と同様の部分については、同一の符号を付して詳細な説明を省略する。

[0074] 上述の各実施の形態においては、説明を簡単にするためにソース信号線の欠陥を修正するための構成についてのみ図示して述べたが、ゲート信号線の欠陥を修正するために同様の予備配線及び増幅器を設けることも可能である。斯かる場合、ゲート信号線に対する入力側予備配線は、ＴＦＴ基板上の周辺領域に、ＴＦＴ基板のゲート側フレキシブルプリント回路基板が接続された側の短辺に沿うようにして配される。また、ゲート信号線に対する基板上出力側予備配線は、周辺領域に、ＴＦＴ基板のゲート側フレキシブルプリント回路基板が接続された側とは反対側の短辺に沿うように配される。ゲート信号線に対する第１中継配線及び第２中継配線は、ゲート側フレキシブルプリント回路基板及びソース側フレキシブルプリント回路基板に夫々配される。

[0075] 尚、上述の各実施の形態においては、表示装置はテレビジョンチューナを備えていなくてもよい。

[0076] また、上述の各実施の形態において、表示装置はアクティブマトリクス型液晶表示装置に限定されない。例えば表示装置はアクティブマトリクス型有機エレクトロルミネッセンス（ＥＬ）表示装置であってもよい。または、パッシブマトリックス型の液晶表示装置若しくは有機ＥＬ表示装置であってもよい。

[0077] 更に、増幅器は、電圧Ｖｃｃが制御端子に入力されている間はオフであり、入力されなくなるとオンになる構成に限定されない。例えば、制御端子に電圧が入力されていない間はオフであり、Ｖｃｃが入力された場合にオンになるように構成されていてもよい。この場合、例えば分断されて配されている増幅器制御配線が接続されることにより、増幅器が選択的にオンにされ得る。

[0078] 加えて、本発明の回路装置の適用は表示装置のＴＦＴ基板のみには限られない。多数の信号線が配された回路基板であれば、いずれのものであっても適用が可能である。

[0079] 今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

符号の説明

[0080] １００　表示装置
２００　回路装置
３００　表示パネル
２０　テレビジョンチューナ
１　ＴＦＴ基板
１ａ　表示領域
１ｂ　周辺領域
２ａ　ソース側フレキシブルプリント回路基板
２ｂ　ゲート側フレキシブルプリント回路基板
３　ソースドライバチップ
３０　ソースドライバ
４　ソース制御基板
５　ゲート制御基板
６　信号回路基板

７　コントローラチップ

８　ソース信号線

９　予備配線

９０　入力側予備配線

９１　出力側予備配線

９１ａ　第１中継配線

９１ｂ　第２中継配線

９１ｃ　基板上出力側予備配線

１２　増幅器

１２ａ　入力端子

１２ｂ　出力端子

１２ｃ　制御端子

１３　増幅器制御配線

１３ａ　折り返し部

１４　接続部出力端子

請求の範囲

[請求項1] 信号を伝送する複数の信号線、及び該信号線と絶縁された状態で交差しており、前記信号線に欠陥がある場合に前記信号を伝送する予備配線が配された回路基板を備える回路装置において、

前記信号が入力される入力端子、入力された前記信号を増幅して出力する出力端子、及び増幅動作のオン又はオフを制御する信号が入力される制御端子を有する複数の増幅器を備え、

前記予備配線は、前記入力端子に接続された入力側予備配線、及び前記出力端子に接続された出力側予備配線を含む

ことを特徴とする回路装置。

[請求項2] 前記複数の制御端子に接続された制御配線を備え、該制御配線の少なくとも一部が前記回路基板上に配されてあることを特徴とする請求項１に記載の回路装置。

[請求項3] 前記入力側予備配線及び出力側予備配線を夫々複数備え、

前記複数の増幅器のうち同一の前記入力側予備配線に接続された増幅器は、同一の前記出力側予備配線に接続されてあり、

前記入力側予備配線及び出力側予備配線には夫々複数の前記増幅器が接続されていること

を特徴とする請求項１又は２に記載の回路装置。

[請求項4] 前記回路基板と電気的に接続された他の回路基板を備え、前記複数の増幅器は前記他の回路基板に実装されていることを特徴とする請求項１から３までのいずれか一つに記載の回路装置。

[請求項5] 請求項１から４までのいずれか一つに記載の回路装置を備え、前記信号線は画像信号を伝送することを特徴とする表示装置。

[図1]



[図2]



[図3]



[図4]



[図5]



[図6]



[図7]



[図8]



[図9]



[図10]



[図11]



[図12]



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2015/054137

A. CLASSIFICATION OF SUBJECT MATTER
G09F9/00(2006.01)i, *G02F1/1345*(2006.01)i, *G09F9/30*(2006.01)i, *H01L51/50*(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
G09F9/00-9/46, G02F1/1343-1/1345, 1/135, H01L27/32, 51/50, H05B33/00-33/28

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2015
Kokai Jitsuyo Shinan Koho	1971-2015	Toroku Jitsuyo Shinan Koho	1994-2015

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y A	WO 2012/137817 A1 (Sharp Corp.), 11 October 2012 (11.10.2012), paragraphs [0031] to [0052], [0105] to [0145]; fig. 9, 12 & JP 5399586 B & US 2014/0028654 A1 & CN 103477384 A & KR 10-2014-0010965 A	1,4-5 3 2
Y A	WO 2007/020784 A1 (Sharp Corp.), 22 February 2007 (22.02.2007), paragraphs [0025] to [0030]; fig. 2 & JP 4567058 B & US 2010/0060559 A1 & US 2012/0002128 A1 & US 2012/0146970 A1 & US 2012/0326953 A1 & CN 101223569 A	3 1-2,4-5

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
23 March 2015 (23.03.15)	31 March 2015 (31.03.15)
Name and mailing address of the ISA/ Japan Patent Office 3-4-3,Kasumigaseki,Chiyoda-ku, Tokyo 100-8915,Japan	Authorized officer Telephone No.

Form PCT/ISA/210 (second sheet) (July 2009)

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2015/054137

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 11-030772 A (Mitsubishi Electric Corp.), 02 February 1999 (02.02.1999), entire text; all drawings (Family: none)	1-5
A	JP 2002-221947 A (Sharp Corp.), 09 August 2002 (09.08.2002), entire text; all drawings (Family: none)	1-5
A	WO 2010/052971 A1 (Sharp Corp.), 14 May 2010 (14.05.2010), entire text; all drawings & JP 5096591 B & US 2011/0199345 A1 & EP 2346024 A1 & CN 102203849 A & RU 2463672 C	1-5
A	WO 2008/075480 A1 (Sharp Corp.), 26 June 2008 (26.06.2008), entire text; all drawings (Family: none)	1-5
A	JP 2000-321599 A (Hitachi, Ltd.), 24 November 2000 (24.11.2000), entire text; all drawings & US 6525705 B1 & TW 491960 B	1-5
A	JP 2006-330028 A (Matsushita Electric Industrial Co., Ltd.), 07 December 2006 (07.12.2006), entire text; all drawings & US 2006/0282569 A1 & CN 1870116 A	1-5

国際調査報告

国際出願番号　ＰＣＴ／ＪＰ２０１５／０５４１３７

Ａ．　発明の属する分野の分類（国際特許分類（ＩＰＣ））

Int.Cl.　G09F9/00(2006.01)i, G02F1/1345(2006.01)i, G09F9/30(2006.01)i, H01L51/50(2006.01)i

Ｂ．　調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

Int.Cl.　G09F9/00-9/46, G02F1/1343-1/1345, 1/135, H01L27/32, 51/50, H05B33/00-33/28

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０１５年
日本国実用新案登録公報	１９９６－２０１５年
日本国登録実用新案公報	１９９４－２０１５年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

Ｃ．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
X Y A	WO 2012/137817 A1（シャープ（株）） 2012.10.11,　［００３１］～［００５２］、［０１０５］～［０１４５］、図９、図１２ & JP 5399586 B & US 2014/0028654 A1 & CN 103477384 A & KR 10-2014-0010965 A	1, 4-5 3 2

☑　Ｃ欄の続きにも文献が列挙されている。

☐　パテントファミリーに関する別紙を参照。

＊　引用文献のカテゴリー
「Ａ」特に関連のある文献ではなく、一般的技術水準を示すもの
「Ｅ」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「Ｌ」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「Ｏ」口頭による開示、使用、展示等に言及する文献
「Ｐ」国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
「Ｔ」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「Ｘ」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Ｙ」特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「＆」同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
２３．０３．２０１５	３１．０３．２０１５

国際調査機関の名称及びあて先
日本国特許庁（ＩＳＡ／ＪＰ）
郵便番号１００－８９１５
東京都千代田区霞が関三丁目４番３号

特許庁審査官（権限のある職員）　２Ｉ　４７４４
請園　信博
電話番号　０３－３５８１－１１０１　内線　３２７２

Ｃ（続き）．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
Y A	WO 2007/020784 A1（シャープ（株）） 2007.02.22,　［００２５］～［００３０］、図２ & JP 4567058 B & US 2010/0060559 A1 & US 2012/0002128 A1 & US 2012/0146970 A1 & US 2012/0326953 A1 & CN 101223569 A	3 1-2, 4-5
A	JP 11-030772 A（三菱電機（株）） 1999.02.02, 全文、全図 (ファミリーなし)	1-5
A	JP 2002-221947 A（シャープ（株）） 2002.08.09, 全文、全図 (ファミリーなし)	1-5
A	WO 2010/052971 A1（シャープ（株）） 2010.05.14, 全文、全図 & JP 5096591 B & US 2011/0199345 A1 & EP 2346024 A1 & CN 102203849 A & RU 2463672 C	1-5
A	WO 2008/075480 A1（シャープ（株）） 2008.06.26, 全文、全図 (ファミリーなし)	1-5
A	JP 2000-321599 A（（株）日立製作所） 2000.11.24, 全文、全図 & US 6525705 B1 & TW 491960 B	1-5
A	JP 2006-330028 A（松下電器産業（株）） 2006.12.07, 全文、全図 & US 2006/0282569 A1 & CN 1870116 A	1-5