

公告本

申請日期: 90-11-30

案號: 90101756

類別: F101L 33/60

(以上各欄由本局填註)

發明專利說明書

476167

一、發明名稱	中文	發光閘流體矩陣陣列及其驅動電路
	英文	
二、發明人	姓名 (中文)	1. 大野誠治 2. 楠田幸久
	姓名 (英文)	1. 2.
	國籍	1. 日本 2. 日本
	住、居所	1. 日本國大阪府大阪市中央區北浜4丁目7番28號 日本板硝子株式會社內 2. 同1
三、申請人	姓名 (名稱) (中文)	1. 日本板硝子股份有限公司
	姓名 (名稱) (英文)	1. 日本板硝子株式會社
	國籍	1. 日本
	住、居所 (事務所)	1. 日本國大阪府大阪市中央區北浜4丁目7番28號
	代表人 姓名 (中文)	1. 出原洋三
	代表人 姓名 (英文)	1.



本案已向

國(地區)申請專利

日本 JP

申請日期

2000/01/31 2000-021458

案號

主張優先權


有

有關微生物已寄存於

寄存日期

寄存號碼

無



五、發明說明 (1)

技術領域

本發明係關於形成於晶片上的發光閘流體矩陣陣列，尤其是關於可減少晶片面積之發光閘流體矩陣陣列及其驅動電路。

技術背景

使用光學式印表機的寫入頭的發光元件陣列，基本上有從發光元件取出與發光元件數相同的布線的必要。對於該布線的取出，一般使用打線接合法。因此，隨著發光元件的密度增加，會產生如下的問題。

(1) 隨著發光元件陣列晶片上的搭接鉚墊面積的增大，即晶片面積的增大，而使製造成本增加。

(2) 由於搭接線條數的增加，而使製造成本增加。

(3) 由於搭接線間隔的變窄，而造成製造困難。

(4) 一般，由於要有與發光元件數相同的驅動電路，而使製造成本增加。

尤其是，一般，由於1個搭接鉚墊面積與1個發光元件的面積相比為數倍以上，因此，發光元件密度的增大與造成晶片面積的增加相關。

為避免此等之問題，提出有內藏移位暫存器的發光元件、發光二極體(LED)矩陣陣列、發光閘流體矩陣陣列等方案。

圖1為顯示發光閘流體矩陣陣列的一例。根據該矩陣陣列，直線狀地配列有複數個發光閘流體 T_1 、 T_2 、 T_3 、…。此等發光閘流體分為各4個的群組，各群組的發光閘流體



五、發明說明 (2)


的陽極分別與陽極端子 A_1 、 A_2 、 A_3 、 $\dots$ 共通地連接，各群組的發光閘流體的各閘極分別與閘極選擇線 $G_1 \sim G_4$ 對應地連接，各發光閘流體的陰極與陰極線 K 共通地連接。

藉由閘極選擇線 $G_1 \sim G_4$ 的電壓位準與陽極端子 A_1 、 A_2 、 A_3 、 $\dots$ 的電壓位準的組合，來決定發光閘流體 T_1 、 T_2 、 T_3 、 $\dots$ 的亮燈狀態。該矩陣陣列，由於係為陰極共同型，在使陰極線 K 為 L 位準，閘極選擇線中的一條 G_j 為 L 位準，而其他為 H 位準的狀態下，若使陽極端子 A_i 為 H 位準的話，則發光閘流體 $T_{j+4(i-1)}$ 亮燈。

在習知配列有 N 個(N 為2以上的整數)發光元件的發光元件陣列中，為控制 N 個發光元件，有取出 N 條控制端子的必要，但是，在具有 M 條閘極選擇線的發光閘流體矩陣陣列中，則構成 $(N/M+M)$ 個控制端子。在發光閘流體矩陣陣列中，可同時發光的發光閘流體數，與陽極端子數相等。還有，發光係數比為 $1/M$ 。在圖1之構成中，若 $N=128$ 的話，由於閘極選擇線為4條，故陽極端子數為32個。

藉由使用該發光閘流體矩陣陣列，可減少矩陣陣列晶片上的搭接鉀墊數。在可減少搭接鉀墊數的該構成中，閘極選擇線數 M 係依照如下被選擇。即，在發光閘流體數為 N 的情形， M 為接近 $N^{1/2}$ 的整數，且，使 N/M 構成一整數地予以選擇。例如，在 $N=128$ 時，選擇 $M=8$ 或 $M=16$ 時，以搭接鉀墊數共為24個為最小。因此，使晶片面積之縮小成為可能，可減少晶片之成本。

又，使用發光閘流體之如圖1之電路構成，係由本案申



五、發明說明 (3)

請人所提出，已獲得專利(日本專利第2807910號)。又，該專利之內容係包含於本案之內容內者。



如上述，雖可使搭接銲墊數為最少，但是，並不一定限定為對於該情形時的晶片面積為最小。一般的矩陣陣列晶片，係為由晶圓切出之平行四邊形(一般為長方形)。晶片長邊的長度係由發光閘流體的配列間隙與數量的乘積來決定，短邊的長度主要係由發光閘流體與布線及搭接銲墊的寬度的和來決定。1個搭接銲墊所必要的面積，由於係由搭接線機的性能等決定，因此，只要搭接銲墊的列數不減少，晶片短邊的長度不會縮短，即使搭接銲墊數減少也不會減少晶片面積。

發明之揭示

本發明之目的在於提供一種可減少晶片面積的發光閘流體矩陣陣列。

對於要減少晶片面積，有必要將搭接銲墊配置成與晶片長邊平行的一列狀，且使晶片短邊的長度減少。藉由將閘極選擇線數 M 增加，及使搭接銲墊數減少，可將搭接銲墊配置成一系列狀。但是，由於閘極選擇線的數量 M 與晶片的長邊平行地從晶片的一端至另一端為止地配置，當增加閘極選擇線時，晶片的短邊長度會就此增加。在此，搭接銲墊可呈一系列狀地配置，且有可盡量使閘極選擇線數 M 減少以決定閘極選擇線數的必要。

將 N 個(N 為2以上的整數)的3端子發光閘流體呈一系列狀配列之發光閘流體陣列中，將 N 個發光閘流體的陰極或陽極



五、發明說明 (4)

與共通端子連接，具有M條(M為2以上的整數)閘極選擇線，將第k個發光閘流體的閘極與第i條 $[i=\{(k-1) \bmod M\}+1]$ 的閘極選擇線連接(在此 $(k-1) \bmod M$ 顯示以 $(k-1)$ 除以M時的餘值)，將第k個發光閘流體的不連接共通端子的陽極或陰極與第j個 $[j=\{(k-i)/M\}+1]$ 的陽極端子 A_j 或陰極端子 K_j 連接。

在此情形，設定L為晶片之長邊長，p為搭接鉚墊的配列間隙的界限值時，



$$L/((N/M)+M) > p$$

使滿足上式來選擇M。此時，只要使用高精度的搭接線機即可減少p值，但是，由於該值太小的話會使作業時間增大，在實用上可考慮為75 μm 左右。

根據本發明，即使為將陽極或陰極與選擇線連接的構成亦可。在此情形，將N個3端子發光閘流體的陰極或陽極與共通端子連接，具有M條陽極選擇線或陰極選擇線，形成將第k個發光閘流體的閘極的不連接共通之端子的陽極或陰極，與第i條 $[i=\{(k-1) \bmod M\}+1]$ 的陽極選擇線 A_i 或陰極選擇線 K_i 連接，將閘極與第j個 $[j=\{(k-i)/M\}+1]$ 的閘極端子 G_j 連接之構成。

在具有與晶片的長邊平行地配列之一列的搭接鉚墊的發光閘流體矩陣陣列晶片，使驅動IC鄰接予以配置，並將發光閘流體矩陣陣列晶片與驅動IC的各端子間直接由搭接線予以連接。

在利用直接之搭接線連接如此之發光閘流體矩陣陣列晶



五、發明說明 (5)

片與驅動IC的構造中，一定要使晶片側的搭接銲墊的配列間隙與驅動IC側的搭接銲墊的配列間隙幾乎相同。因此，在發光閘流體矩陣陣列的解析度變化之過程中，有必要準備另外的驅動IC。因此，多種的驅動IC成為必要，而造成成本之上升。

因此，本發明之其他目的在於相對於解析度不同之發光閘流體矩陣陣列，提供一種可共用之驅動IC。



在3端子發光閘流體矩陣陣列的情形，如上述，藉由選擇閘極選擇線的數量，減少發光元件上的搭接銲墊數，可一列地配置搭接銲墊。因此，相對於某一解析度來決定閘極選擇線的數量時，決定陽極端子的數量。假使在解析度為2倍時，只要準備為閘極選擇線的數量的倍數的發光閘流體矩陣陣列晶片即可。因此，不需變更一定要提供大電流的陽極端子驅動電路的數量，只要預先準備充分之僅提供電壓信號即可的閘極選擇線驅動電路，可利用同一驅動IC來驅動不同解析度的發光閘流體矩陣陣列晶片。藉此，可減少準備的驅動IC的品種，從而降低成本。

發明之最佳實施形態

以下，參照圖式說明本發明之發光閘流體矩陣陣列的實施例。

(實施例1)

圖2為發光閘流體矩陣陣列的一實施例的晶片的示意圖。圖3A及圖3B為用於該矩陣陣列之發光閘流體的構造的示意圖。





五、發明說明 (6)

首先，參照圖3A及圖3B說明發光閘流體的構造。圖3A為俯視圖，圖3B為沿圖3A的X-X'線的剖面圖。發光閘流體20係在n型半導體基板21上，依序積層有n型半導體層22、p型半導體層23、n型半導體層24及p型半導體層25，在p型半導體層25上形成有陽極26，在n型半導體層24上形成有閘極27。雖未有圖示，在n型半導體基板21的背面設有陰極。

如圖2所示之發光閘流體矩陣陣列晶片8，係將如上述之發光閘流體20共128個，以600dpi(dots per inch)呈一系列地予以配列，及將複數條的閘極選擇線與發光閘流體陣列呈平行地予以配置所構成。

搭接銲墊10的配列間隙，由於搭接線機的精度有為75 μm 以上的間隙的必要。搭接銲墊10的晶片短邊方向的寬度為150 μm 。還有，一條之閘極選擇線30的寬度為15 μm 。

在如此之構成之晶片中，計算出使閘極選擇線數M變化的情形時的晶片短邊長。在圖4之圖線上顯示出計算結果。由於M為可被128整除之整數，可從1、2、4、8、16、32、64、128中選出。由圖4之圖線上可知由閘極選擇線數M=2構成之晶片短邊長為最小。但是，在M=2時，搭接銲墊的配列間隙為約80 μm ，以及搭接銲墊配列間隙的界限值p處於限度值，而有精度高之搭接線之必要。若選出M=4、8的話，由於與M=2的情形相比較可減少搭接銲墊數，因而可增大搭接銲墊的配列間隙。因此，閘極選擇線數M以從4



五、發明說明 (7)

或8中選出為較佳。

(實施例2)

針對具有600dpi、192發光點的發光閘流體矩陣陣列予以考慮。與實施例1相同，在圖5之圖線上顯示出使閘極選擇線數M變化的情形時的晶片短邊長的計算結果。在該矩陣陣列中，由於 $192=2^6 \times 3$ ，由於具有質因數3而使可被192整除之值M的數量增加，M為可從1、2、3、4、6、8、12、16、24、32、48、64、96、192中選出。雖然 $M=2$ 構成之晶片短邊長為最小，但是，與實施例1的理由相同，若M值增大的話由於具有可增大搭接銲墊的配列間隙的有利點，與實施例1相同將M的選擇對象擴大至 $M \leq 8$ 為止。換言之，可知閘極選擇線數M以從3、4、6、8中選出為較佳。

(實施例3)



針對具有1200dpi、256發光點的發光閘流體矩陣陣列予以考慮。與實施例1相同，在圖6之圖線上顯示出使閘極選擇線數M變化的情形時的晶片短邊長的計算結果。可知從圖6之圖線中選出M為4、8、16中任一條即可。

(實施例4)

針對具有2400dpi、512發光點的發光閘流體矩陣陣列予以考慮。與實施例1相同，在圖7之圖線上顯示出使閘極選擇線數M變化的情形時的晶片短邊長的計算結果。可知從圖7之圖線中選出M為8、16、32中任一條即可。

(實施例5)

針對具有 $32 \times n$ ($n=4、6、8$)發光點的矩陣陣列用的驅動



五、發明說明 (8)


電路(IC)予以考慮。圖8顯示可共用128發光點/600dpi/4閘極選擇線、192發光點/900dpi/6閘極選擇線、256發光點/1200dpi/8閘極選擇線的3種類的發光閘流體矩陣陣列晶片的驅動IC。

驅動IC係由閘極選擇線驅動電路40與陽極端子驅動電路50所構成。閘極選擇線驅動電路40係由8位元的串列輸入/並行輸出之移位暫存器100所構成。131~138為閘極選擇信號輸出端子，其與發光閘流體矩陣陣列晶片的閘極選擇線 $G_1 \sim G_n$ 用的搭接鉚墊連接。

通過重設端子102，使移位暫存器100重設(全位元為H位準)後，使輸入端子101為L位準，將脈衝供給端子103，使該L位準狀態順序移位，再使輸出端子131~138順序為L位準。在發光閘流體矩陣陣列的第i條的閘極選擇線 G_i 成為L時，連接閘極選擇線 G_i 的發光閘流體則可亮燈。藉此，輸出端子131~138為選擇1條之閘極選擇線，輸出「選擇」信號至1個的輸出端子，輸出「非選擇」信號至其他的輸出端子。

在發光點數具有 $32 \times n$ ($n=4、6、8$)發光點的發光閘流體矩陣陣列中，由於閘極選擇線為n條，在使閘極選擇線 G_n 為L位準後，接著再使閘極選擇線 G_1 為L位準。因此，在使閘極選擇線 G_n 為L位準後之下一時間點，再次使輸入端子101為L位準，將脈衝供給端子103，從而使閘極選擇線 G_1 為L位準。

陽極端子驅動電路50，可同時驅動32個發光點。發光閘




五、發明說明 (9)

流體的光輸出，係由電流驅動電路400的電流源420所調整。依照流向電流值資料輸入端子422的電流值資料(6位元)輸入，可調整電流源420的電流值，依照電流輸出許可端子421的狀態，電流由輸出端子501~532輸出。

藉由具重設端子202與脈衝端子203的移位暫存器200，來自輸入到資料輸入端子201的串列信號被切割為32組的6位元資料，生成電流值資料，由具門鎖端子231的門鎖器230所保持，並輸入至電流值資料輸入端子422。移位暫存器200具有資料輸出端子210，並可將該輸出端子連接至相鄰之驅動IC的資料輸入端子201。藉此，可減少光寫入頭內的電流資料線的數量。

藉由具重設端子302與脈衝端子303的移位暫存器300，來自輸入到資料輸入端子301的串列信號被切割為32組的1位元資料，生成畫像資料，由具門鎖端子331的門鎖器330所保持，並輸入至AND(與)閘極410的輸入端子410。AND閘極410的另一側之輸入端子與發光許可端子430連接。閘極410的輸出端子，構成上述電流輸出許可端子421。在移位暫存器300具有資料輸出端子310，並可將該輸出連接至相鄰之驅動IC的資料輸入端子301。藉此，可減少光寫入頭內的畫像資料線的數量。

圖9顯示經由搭接線將依照上述所構成的驅動IC600，與128發光點/600dpi/4閘極選擇線的發光閘流體矩陣陣列晶片700連接之例。驅動IC600的陽極端子驅動電路50的輸出端子501、502、...、532，經由搭接線45分別與矩陣陣列



五、發明說明 (10)

晶片700的陽極端子 A_1 、 A_2 、 $\dots$ 、 A_{32} 連接，驅動IC600的閘極選擇線驅動電路40的輸出端子131、132、133、134，經由搭接線55分別與矩陣陣列晶片700的閘極選擇端子 G_1 、 G_2 、 G_3 、 G_4 連接。

圖10顯示經由搭接線將驅動IC600，與192發光點/900dpi/6閘極選擇線的發光閘流體矩陣陣列晶片710連接之例。驅動IC600的輸出端子501、502、 $\dots$ 、532，經由搭接線45分別與矩陣陣列晶片710的陽極端子 A_1 、 A_2 、 $\dots$ 、 A_{32} 連接，驅動IC600的輸出端子131、132、133、134、135、136，經由搭接線55分別與矩陣陣列晶片710的閘極選擇端子 G_1 、 G_2 、 G_3 、 G_4 、 G_5 、 G_6 連接。

圖11顯示經由搭接線將驅動IC600，與256發光點/1200dpi/8閘極選擇線的發光閘流體矩陣陣列晶片720連接之例。驅動IC600的輸出端子501、502、 $\dots$ 、532，經由搭接線45分別與矩陣陣列晶片720的陽極端子 A_1 、 A_2 、 $\dots$ 、 A_{32} 連接，驅動IC600的輸出端子131、132、133、134、135、136、137、138，經由搭接線55分別與矩陣陣列晶片720的閘極選擇端子 G_1 、 G_2 、 G_3 、 G_4 、 G_5 、 G_6 、 G_7 、 G_8 連接。
(實施例6)

針對具有 $32 \times n$ ($n=4$ 、6、8)發光點的矩陣陣列用的驅動IC的另一例予以考慮。圖12顯示可共用128發光點/600dpi/4閘極選擇線、192發光點/900dpi/6閘極選擇線、256發光點/1200dpi/8閘極選擇線的3種類的發光閘流體矩陣陣列晶片的驅動IC。驅動IC係由陽極端子驅動電路



五、發明說明 (11)


60 所構成。閘極選擇線驅動電路設於驅動IC的外部。

陽極端子驅動電路60，可同時驅動32個發光點。發光閘流體的光輸出，係由電流驅動電路400的電流源420所調整。依照流向電流值資料輸入端子422的電流值資料(6位元)輸入，可調整電流源420的電流值，依照電流輸出許可端子421的狀態，電流由輸出端子501~532輸出。

藉由具重設端子202與脈衝端子203的移位暫存器200，來自輸入到資料輸入端子201的串列信號被切割為32組的6位元資料，生成電流值資料，由具門鎖端子231的門鎖器230所保持，並輸入至電流值資料輸入端子422。移位暫存器200具有資料輸出端子210，並可將該輸出端子連接至相鄰之驅動IC的資料輸入端子201。藉此，可減少光寫入頭內的電流資料線的數量。

藉由具重設端子302與脈衝端子303的移位暫存器300，來自輸入到資料輸入端子301的串列信號被切割為32組的1位元資料，生成畫像資料，由具門鎖端子331的門鎖器330所保持，並輸入至AND閘極410的輸入端子。AND閘極410的另一側之輸入端子與發光許可端子430連接。AND閘極410的輸出端子，構成上述電流輸出許可端子421。在移位暫存器300具有資料輸出端子310，並可將該輸出連接至相鄰之驅動IC的資料輸入端子301。藉此，可減少光寫入頭內的畫像資料線的數量。

圖13顯示經由搭接線將依照上述所構成的驅動IC601，與128發光點/600dpi/4閘極選擇線的發光閘流體矩陣陣列



五、發明說明 (12)

晶片730連接之例。驅動IC600的陽極端子驅動電路50的輸出端子501、502、…、532，經由搭接線45分別與矩陣陣列晶片730的陽極端子 A_1 、 A_2 、…、 A_{32} 連接。閘極選擇端子 G_1 、 G_2 、 G_3 、 G_4 經由搭接線直接與印刷電路板(未圖示)上的搭接鉚墊連接。又，圖中620顯示圖12所示之電路部分。
(實施例7)



在實施例6中，發光閘流體矩陣陣列晶片730的閘極選擇端子 G_1 、 G_2 、 G_3 、 G_4 ，與印刷電路板上的搭接鉚墊連接，陽極端子 A_1 、 A_2 、…、 A_{32} ，與驅動IC601上的搭接鉚墊連接。在此情形，由於印刷電路板的高度與驅動IC的高度不同，而使搭接鉚墊組裝困難。

在此，在本實施例中，如圖14所示，在驅動IC601上設有使閘極選擇線通過的線740。閘極選擇端子 G_1 、 G_2 、 G_3 、 G_4 與線740由搭接線75連接。

(實施例8)

在以上之實施例1~7中，作為發光閘流體矩陣陣列，使用圖1所示者。在圖1之發光閘流體矩陣陣列中，雖有將發光閘流體的閘極與選擇線連接，但也可使之為將陽極與選擇線連接的構造。圖15顯示將陽極與選擇線連接的發光閘流體矩陣陣列。

各群組的發光閘流體的閘極，分別與閘極端子 G_1 、 G_2 、 G_3 、…共通地連接，各群組的發光閘流體的陽極，與陽極選擇線 $A_1 \sim A_2$ 分別對應地連接，各發光閘流體的陰極，與陰極線K共通地連接。



五、發明說明 (13)

在該發光閘流體矩陣陣列中，使陰極端子K為L位準，及使1個的閘極端子 G_i 為L位準，其他為H位準之狀態時，若使陽極選擇線 A_j 為H位準的話，發光閘流體 $T_{j+4(i-1)}$ 亮燈。

與圖1之構成相比較，由於可減少陽極端子的數量，使電流容量大的緩衝電流數減少，驅動電路成為簡單。


在以上之所有的實施例中，雖有將發光閘流體的陰極共通地連接，但也可使之為將陽極共通地連接地構成。

產業上之利用可能性

根據本發明，可實現面積小的發光閘流體矩陣陣列晶片，可實現可共通地適用於解析度不同的複數發光閘流體矩陣陣列的驅動電路。

元件編號之說明

T_1 、 T_2 、 T_3 、...	發光閘流體
A_1 、 A_2 、 A_3 、...	陽極端子
$G_1 \sim G_4$	閘極選擇線
K	陰極線
M	閘極選擇線數
8	發光閘流體矩陣陣列晶片
10	搭接銲墊
20	發光閘流體
21	n型半導體基板
22	n型半導體層
23	p型半導體層
24	n型半導體層




五、發明說明 (14)

25	p 型半 導 體 層
26	陽 極
27	閘 極
40	閘 極 選 擇 線 驅 動 電 路
45	搭 接 線
50	陽 極 端 子 驅 動 電 路
55	搭 接 線
60	陽 極 端 子 驅 動 電 路
75	搭 接 線
100	移 位 暫 存 器
101	輸 入 端 子
102	重 設 端 子
103	端 子
131 ~ 138	閘 極 選 擇 信 號 輸 出 端 子
200	移 位 暫 存 器
201	資 料 輸 入 端 子
202	重 設 端 子
203	脈 衝 端 子
210	資 料 輸 出 端 子
230	閘 鎖 器
231	閘 鎖 端 子
300	移 位 暫 存 器
301	資 料 輸 入 端 子
302	重 設 端 子



五、發明說明 (15)

303	脈衝端子
310	資料輸出端子
330	門鎖器
331	門鎖端子
400	電流驅動電路
410 AND(與)	閘極
420	電流源
421	電流輸出許可端子
422	電流值資料輸入端子
430	發光許可端子
501 ~ 532	電流由輸出端子
600	驅動IC
601	驅動IC
700	發光閘流體矩陣陣列晶片
710	發光閘流體矩陣陣列晶片
730	發光閘流體矩陣陣列晶片
740	線



圖式簡單說明

圖1為發光閘流體矩陣陣列的一例的示意圖。

圖2為本發明之發光閘流體矩陣陣列的一實施例的晶片的示意圖。

圖3A及圖3B為圖2之發光閘流體的構造的示意圖。

圖4為在具有600dpi、128發光點的發光閘流體矩陣陣列中，顯示計算出使閘極選擇線地數量M變化的情形的晶片的短邊長的結果的圖。

圖5為在具有600dpi、192發光點的發光閘流體矩陣陣列中，顯示計算出使閘極選擇線地數量M變化的情形的晶片的短邊長的結果的圖。

圖6為在具有1200dpi、256發光點的發光閘流體矩陣陣列中，顯示計算出使閘極選擇線地數量M變化的情形的晶片的短邊長的結果的圖。

圖7為在具有2400dpi、512發光點的發光閘流體矩陣陣列中，顯示計算出使閘極選擇線地數量M變化的情形的晶片的短邊長的結果的圖。


圖8為驅動IC電路的一例的示意圖。

圖9為顯示由192發光點/900dpi/6閘極配線的發光閘流體矩陣陣列與驅動IC的搭接線的連接例的圖。

圖10為顯示由128發光點/600dpi/4閘極配線的發光閘流體矩陣陣列與驅動IC的搭接線的連接例的圖。

圖11為顯示由256發光點/1200dpi/8閘極配線的發光閘流體矩陣陣列與驅動IC的搭接線的連接例的圖。

圖12為驅動IC電路的另一例的示意圖。



圖式簡單說明

圖13為顯示由128發光點/600dpi/4閘極配線的發光閘流體矩陣陣列與驅動IC的搭接線的連接例的圖。

圖14為顯示由128發光點/600dpi/4閘極配線的發光閘流體矩陣陣列與驅動IC的搭接線的另一連接例的圖。

圖15為習知發光閘流體矩陣陣列的另一例的示意圖。



四、中文發明摘要 (發明之名稱：發光閘流體矩陣陣列及其驅動電路)

本發明之目的在於提供一種可減少晶片面積的發光閘流體矩陣陣列。將複數個3端子發光閘流體配列成與晶片長邊平行的一列狀，且將複數個搭接鉅墊配列成與晶片長邊平行的一列狀。藉此可減少晶片面積。

英文發明摘要 (發明之名稱：)



六、申請專利範圍

1. 一種發光閘流體矩陣陣列，其係形成於晶片上者，其特徵為：具備

在上述晶片的長邊平行且呈一系列狀地配列的 N 個(N 為2以上的整數)3端子發光閘流體；及

與上述晶片的長邊平行且呈一系列狀地配列的複數個搭接鉅墊。

2. 如申請專利範圍第1項之發光閘流體矩陣陣列，其中又具備有：

與上述 N 個發光閘流體的陰極或陽極連接之共通端子；及

M 條(M 為2以上的整數)閘極選擇線，

將第 k 個發光閘流體的閘極與第 i 條 $[i = \{(k-1) \text{MOD } M\} + 1]$ 的閘極選擇線 G_i 連接，



將第 k 個發光閘流體之不連接上述共通端子的陽極或陰極，與第 j 個 $[j = \{(k-i)/M\} + 1]$ 的陽極端子 A_j 或陰極端子 K_j 連接。

3. 如申請專利範圍第2項之發光閘流體矩陣陣列，其中上述閘極選擇線數 M 滿足如下公式

$L / ((N/M) + M) > p$ (L 為晶片長邊之長度， p 為搭接鉅墊之配列間隙界限值)。

4. 如申請專利範圍第3項之發光閘流體矩陣陣列，其中上述搭接鉅墊的配列間隙界限值約為 $75 \mu\text{m}$ 。

5. 如申請專利範圍第3項之發光閘流體矩陣陣列，其中 N 的質因數僅為2組成時，上述閘極選擇線數 M 為最小之整數



六、申請專利範圍

或是第2小、或第3小的整數。

6. 如申請專利範圍第3項之發光閘流體矩陣陣列，其中N的質因數僅為2與3組成時，上述閘極選擇線數M為最小之整數或是第2小、或第3小、或第4小、或第5小的整數。

7. 如申請專利範圍第1項之發光閘流體矩陣陣列，其中又具備有：

與上述N個3端子發光閘流體的陰極或陽極連接之共通端子；及

M條(M為2以上的整數)陽極選擇線或陰極選擇線，

將第k個發光閘流體的陽極或陰極與第i條 $[i = \{(k-1) \text{MOD } M\} + 1]$ 的陽極選擇線 A_i 或陰極選擇線 K_i 連接，

將第k個發光閘流體閘極，與第j個 $[j = \{(k-i)/M\} + 1]$ 的閘極端子 G_j 連接。


8. 如申請專利範圍第7項之發光閘流體矩陣陣列，其中上述陽極布線或陰極布線數M滿足如下公式

$L / ((N/M) + M) > p$ (L為晶片長邊之長度，p為搭接鐸墊之配列間隙界限值)。

9. 如申請專利範圍第8項之發光閘流體矩陣陣列，其中上述搭接鐸墊的配列間隙界限值約為75 μm 。

10. 如申請專利範圍第8項之發光閘流體矩陣陣列，其中N的質因數僅為2組成時，上述陽極布線或陰極布線數M為最小之整數或是第2小、或第3小的整數。

11. 如申請專利範圍第8項之發光閘流體矩陣陣列，其中N的質因數僅為2與3組成時，上述陽極布線或陰極布線數M



六、申請專利範圍

為最小之整數或是第2小、或第3小、或第4小、或第5小的整數。

12. 一種驅動電路，其係為用以驅動申請專利範圍第2至6項中任一項之發光閘流體矩陣陣列者，其特徵為：具備

驅動上述閘極選擇線的電路；及


驅動上述陽極端子或陰極端子的電路，


驅動上述閘極選擇線的電路，具有偶數個閘極選擇信號輸出端子；及將「選擇」信號輸出至上述閘極選擇信號輸出端子中之一個端子，並將「非選擇」信號輸出至另一端子，使輸出上述「選擇」信號的端子順序予以切換的電路。

13. 如申請專利範圍第12項之驅動電路，其中在驅動閘極選擇線之電路使用串列輸入/並行輸出之移位暫存器。

14. 如申請專利範圍第13項之驅動電路，其中上述閘極選擇信號輸出端子數為4、6、8、12、16個中之任一者。







3 / 1 3




圖 3 A




圖 3 B




圖 4




圖 5




圖 6








圖 7












圖 12

