(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2022年8月25日(25.08.2022)

WIPO | PCT

(10) 国際公開番号
WO 2022/176296 A1

(51) 国際特許分類:
H01F 17/00 (2006.01) *H01F 41/04* (2006.01)
H01G 13/00 (2013.01) *H01G 4/00* (2006.01)
H01C 17/00 (2006.01) *H01G 4/30* (2006.01)

(21) 国際出願番号： PCT/JP2021/042702

(22) 国際出願日： 2021年11月20日(20.11.2021)

(25) 国際出願の言語： 日本語

(26) 国際公開の言語： 日本語

(30) 優先権データ：
特願 2021-026199 2021年2月22日(22.02.2021) JP

(71) 出願人: 株式会社村田製作所 (**MURATA MANUFACTURING CO., LTD.**) [JP/JP]; 〒6178555 京都府長岡京市東神足１丁目１０番１号 Kyoto (JP).

(72) 発明者: 田中 雄太(**TANAKA, Yuta**); 〒6178555 京都府長岡京市東神足１丁目１０番１号 株式会社村田製作所内 Kyoto (JP).


(74) 代理人: 河本 尚志 (**KAWAMOTO, Takashi**); 〒6101103 京都府京都市西京区御陵峰ケ堂町３丁目１５番地７ 河本特許事務所 Kyoto (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH,

(54) **Title:** METHOD FOR MANUFACTURING CERAMIC ELECTRONIC COMPONENT

(54) 発明の名称： セラミック電子部品の製造方法

図4



(57) **Abstract:** The present invention suppresses variation in the quality of a plurality of ceramic electronic components manufactured at the same time. This method for manufacturing ceramic electronic components comprises: a chip-like ceramic element fabrication step for fabricating a plurality of chip-like ceramic elements 21; a jig preparation step for preparing a jig 1000 having a plurality of chip storage sections 8 formed therein, the chip storage sections each having a bottom part 8b supporting the chip-like ceramic elements 21 from below, and a sidewall part 8c that opens upwards;

WO 2022/176296 A1

[続葉有]

KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一　国際調査報告（条約第21条(3)）

a chip-like ceramic element storage step for storing the chip-like ceramic elements 21 one-by-one in one each of the chip storage sections 8 of the jig 1000; a chip-like ceramic element processing step for processing the chip-like ceramic elements 21 stored in the chip storage sections 8 of the jig 1000; and a chip-like ceramic element take-out step for taking out the chip-like ceramic elements 21 from the chip storage sections 8 of the jig 1000.

(57) 要約：同時に複数製造されたセラミック電子部品の品質のばらつきを抑制する。 複数のチップ状セラミック素体２１を作製する、チップ状セラミック素体作製工程と、チップ状セラミック素体２１を下方から支持する底部８ｂと、上方が開口された側壁部８ｃとを有する、複数のチップ収納部８が形成されたジグ１０００を準備する、ジグ準備工程と、ジグ１０００の１つのチップ収納部８に、チップ状セラミック素体２１を１つずつ収納する、チップ状セラミック素体収納工程と、ジグ１０００のチップ収納部８に収納されたチップ状セラミック素体２１を加工する、チップ状セラミック素体加工工程と、チップ状セラミック素体２１を、ジグ１０００のチップ収納部８から取り出す、チップ状セラミック素体取り出し工程と、を備えたものとする。

明　細　書

発明の名称 ： セラミック電子部品の製造方法

技術分野

[0001]　本発明は、セラミック電子部品の製造方法に関する。

[0002]　本発明の製造対象となるセラミック電子部品には、積層セラミックコンデンサ、積層セラミックインダクタ、積層セラミックサーミスタ、積層セラミックＬＣ部品、積層セラミック基板などの積層型のセラミック電子部品が含まれる。また、本発明の製造対象となるセラミック電子部品には、セラミック共振器、セラミックフィルタ、セラミック抵抗、セラミックサーミスタ、セラミック基板などの非積層型のセラミック電子部品が含まれる。

背景技術

[0003]　特許文献１（特開平１１－２３３３６４号公報）に、積層セラミックコンデンサ（セラミック電子部品）の製造方法が開示されている。

[0004]　特許文献１の積層セラミックコンデンサの製造方法は、セラミックグリーンシートと内部電極層とが積層された成形体を作製する工程と、成形体を焼成して、焼結体を得る工程とを含んでいる。

[0005]　これらの工程のうち、成形体を焼成する工程は、一般的に、セラミック製の匣鉢の上に複数の成形体を載置し、焼成炉で焼成する方法が広く採用されている。

先行技術文献

特許文献

[0006] 特許文献1：特開平１１－２３３３６４号公報

発明の概要

発明が解決しようとする課題

[0007]　上述した従来のセラミック電子部品の製造方法における、成形体（積層型の成形体に限らず、いわゆるバルク型の成形体を含む）を焼成する工程には、得られた焼結体ごとに、特性（電気的特性など）や、形状などに、ばらつ

きが発生してしまうという問題があった。すなわち、匣鉢上の載置された位置や、載置された状態などによって、得られた焼結体ごとに、特性や形状などに、ばらつきが発生してしまい、製造されたセラミック電子部品の特性や形状などに、ばらつきが発生してしまうという問題があった。

[0008] また、焼成工程を経た複数の焼結体同士が相互に付着するなどして、不良品が発生しやすいという問題があった。すなわち、セラミック電子部品の生産性が低下してしまうという問題があった。

[0009] また、焼成工程に限らず、他の加工工程においても、使用するジグの構造などに起因して、製造されたセラミック電子部品の特性や形状などに、ばらつきが発生してしまう場合があった。

課題を解決するための手段

[0010] 本発明は上述した従来の問題を解決するためになされたものであり、その手段として本発明の一実施態様にかかるセラミック電子部品の製造方法は、複数のチップ状セラミック素体を作製する、チップ状セラミック素体作製工程と、チップ状セラミック素体を下方から支持する底部と、上方が開口された側壁部とを有する、複数のチップ収納部が形成されたジグを準備する、ジグ準備工程と、ジグの１つのチップ収納部に、チップ状セラミック素体を１つずつ収納する、チップ状セラミック素体収納工程と、ジグのチップ収納部に収納されたチップ状セラミック素体を加工する、チップ状セラミック素体加工工程と、チップ状セラミック素体を、ジグのチップ収納部から取り出す、チップ状セラミック素体取り出し工程と、を備えたものとする。

発明の効果

[0011] 本発明のセラミック電子部品の製造方法によれば、セラミック電子部品の品質（特性や形状など）における、ばらつきの発生を抑制することができる。

[0012] また、本発明のセラミック電子部品の製造方法によれば、チップ状セラミック素体加工工程を経た複数のチップ状セラミック素体同士が、相互に付着することが抑制される。したがって、セラミック電子部品の生産性を向上さ

せることができる。

図面の簡単な説明

[0013] [図1]図１は、積層セラミックコンデンサ１００の断面図である。

[図2]図２（Ａ）、（Ｂ）は、それぞれ、積層セラミックコンデンサ１００の製造方法の一例における１つの工程を示す説明図である。

[図3]図３（Ｃ）～（Ｆ）は、図２（Ｂ）の続きであり、それぞれ、積層セラミックコンデンサ１００の製造方法の一例における１つの工程、あるいは製造中の積層セラミックコンデンサを示す説明図である。

[図4]図４（Ｇ）、（Ｈ）は、図３（Ｆ）の続きであり、それぞれ、積層セラミックコンデンサ１００の製造方法の一例における１つの工程を示す説明図である。

[図5]図５（Ｉ）、（Ｊ）は、図４（Ｈ）の続きであり、それぞれ、積層セラミックコンデンサ１００の製造方法の一例における、製造中の積層セラミックコンデンサを示す説明図である。

[図6]図６は、ジグ１０００の平面図である。

[図7]図７（Ａ）～（Ｄ）は、それぞれ、ジグ１０００の断面図である。

[図8]図８（Ａ）は、ジグ１０００の要部平面図である。図８（Ｂ）、（Ｃ）は、それぞれ、ジグ１０００の要部断面図である。

[図9]図９（Ａ）、ジグ１０００におけるチップ収納部８の側壁部８ｃの内接円の直径の寸法Ｐを示す説明図である。図９（Ｂ）は、ジグ１０００におけるチップ収納部８の深さ寸法Ｑを示す説明図である。

[図10]図１０（Ａ）、（Ｂ）は、それぞれ、変形例２にかかるジグ１０００を示す説明図である。

[図11]図１１は、変形例３にかかるジグ１０００を示す説明図である。

[図12]図１２（Ａ）、（Ｂ）は、それぞれ、変形例４にかかるジグ１０００の断面図である。

[図13]図１３（Ａ）は、ジグ２０００の平面図である。図１３（Ｂ）は、ジグ２０００の断面図である。

発明を実施するための形態

[0014] 以下、図面とともに、本発明を実施するための形態について説明する。

[0015] なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。

[0016] ［第１実施形態］

第１実施形態においては、後に説明するジグ１０００を使用して、積層セラミックコンデンサ１００を製造する。だだし、製造するセラミック電子部品は、積層セラミックコンデンサには限られず、積層セラミックインダクタ、積層セラミックサーミスタ、積層セラミックＬＣ部品、積層セラミック基板などの他の積層型のセラミック電子部品や、セラミック共振器、セラミックフィルタ、セラミック抵抗、セラミックサーミスタ、セラミック基板などの非積層型のセラミック電子部品であってもよい。また、製造に使用するジグは、ジグ１０００には限られず、他のジグを使用してもよい。

[0017] （積層セラミックコンデンサ１００）

図１に、第１実施形態で製造する積層セラミックコンデンサ１００を示す。ただし。図１は、積層セラミックコンデンサ１００の断面図である。

[0018] 積層セラミックコンデンサ１００は、直方体形状からなるチップ状セラミック素体１１を備えている。チップ状セラミック素体１１は、複数の非導電体層１１ａと、複数の第１内部電極層１２と、複数の第２内部電極層１３とが積層されたものを含んでなる。

[0019] チップ状セラミック素体１１（非導電体層１１ａ）の材質は任意であるが、たとえば、$BaTiO_3$を主成分とする誘電体セラミックを使用することが

できる。ただし、$BaTiO_3$に代えて、$CaTiO_3$、$SrTiO_3$、$CaZrO_3$など、他の材質を主成分とする誘電体セラミックを使用してもよい。

[0020] 非導電体層１１ａの厚みは任意であるが、たとえば、第１内部電極層１２、第２内部電極層１３が形成された容量形成の実効領域において、０．３μｍ～２．０μｍ程度とすることができる。

[0021] 非導電体層１１ａの層数は任意であるが、たとえば、第１内部電極層１２、第２内部電極層１３が形成された容量形成の実効領域において、１層～６０００層程度とすることができる。

[0022] チップ状セラミック素体１１の積層方向の両端に、第１内部電極層１２、第２内部電極層１３が形成されず、非導電体層１１ａのみで構成された外層（保護層）が設けられている。外層領域の非導電体層１１ａの厚みは、第１内部電極層１２、第２内部電極層１３が形成されている容量形成の実効領域の非導電体層１１ａの厚みと異なっていてもよい。また、外層領域の非導電体層１１ａの材質は、実効領域の非導電体層１１ａの材質と異なっていてもよい。

[0023] 第１内部電極層１２は、チップ状セラミック素体１１の一方の端面（積層方向と直交する任意の外面）に引出されている。第２内部電極層１３は、チップ状セラミック素体１１の他方の端面（一方の端面と背中合わせになる外面）に引出されている。なお、第１内部電極層１２と第２内部電極層１３とは、原則として交互に積層されている。

[0024] 第１内部電極層１２、第２内部電極層１３の主成分（金属成分）の材質は任意であり、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどを使用することができる。また、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどは、他の金属との合金であってもよい。第１内部電極層１２、第２内部電極層１３は、金属成分の他に、セラミックなどの他の成分を含んでいてもよい。

[0025] 第１内部電極層１２、第２内部電極層１３の厚みは任意であるが、たとえば、０．３μｍ～１．５μｍ程度とすることができる。

[0026] チップ状セラミック素体１１の外表面の一方の端面に、第１外部電極１４

が形成されている。チップ状セラミック素体１１の外表面の他方の端面に、第２外部電極１５が形成されている。第１内部電極層１２が、第１外部電極１４と電気的に接続されている。第２内部電極層１３が、第２外部電極１５と電気的に接続されている。

[0027] 第１外部電極１４、第２外部電極１５の構造は任意である。第１外部電極１４、第２外部電極１５の外表面に、１層、または、複数層のめっき電極層を形成することも好ましい。ただし、図１においては、めっき電極層の図示を省略している。

[0028] 第１外部電極１４、第２外部電極１５の主成分（金属成分）の材質は任意であり、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどを使用することができる。また、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどは、他の金属との合金であってもよい。下地電極層は、金属成分の他に、セラミックなどの他の成分を含んでいてもよい。

[0029] めっき電極層の種類および層数も任意であり、たとえば、Ｃｕめっき電極層、Ｎｉめっき電極層、Ｓｎめっき電極層などを形成することができる。

[0030] （積層セラミックコンデンサ１００の製造方法の一例）

以下に、図２（Ａ）～図５（Ｊ）を参照して、本実施形態にかかる積層セラミックコンデンサ１００の製造方法について説明する。なお、本実施形態の積層セラミックコンデンサ１００の製造方法においては、後に説明するジグ１０００を使用する。

[0031] （１）セラミックスラリーの作製

図示は省略するが、誘電体セラミックの粉末、バインダ樹脂、溶剤などを用意し、これらを湿式混合してセラミックスラリーを作製する。

[0032] （２）セラミックグリーンシートの作製

図２（Ａ）に示す、非導電体層１１ａを作製するためのセラミックグリーンシート２１ａを作製する。セラミックグリーンシート２１ａは、複数のセラミック電子部品を一括して製造するために、複数のセラミックグリーンシート２１ａを含むマザーセラミックグリーンシート３１ａとして用意するこ

とが好ましい。図２（Ａ）にはマザーセラミックグリーンシート３１ａを示し、１つのセラミック電子部品となるセラミックグリーンシート２１ａを、一点鎖線で区切って示している。

[0033] まず、キャリアフィルム（図示せず）を用意する。次に、キャリアフィルム上に、セラミックスラリーを、たとえば、ダイコーター、グラビアコーター、マイクログラビアコーターなどを用いてシート状に塗布し、乾燥させて、セラミックグリーンシート２１ａを作製する。作製したセラミックグリーンシート２１ａは、後の工程において、適宜、キャリアフィルムから剥離させて取り外す。

[0034] （３）内部電極用ペースト／外部電極用ペーストの作製

図示は省略するが、金属の粉末、バインダ樹脂、溶剤などを用意し、これらを湿式混合して内部電極用ペーストおよび外部電極用ペーストを作製する。内部電極用ペーストと外部電極用ペーストとは、相互に、材質、材質の比率、粘度などが異なっていてもよい。

[0035] （４）内部電極用ペーストの塗布

図２（Ｂ）に示すように、所定のセラミックグリーンシート２１ａの主面に、第１内部電極層１２を形成するための内部電極用ペースト２２と、第２内部電極層１３を形成するための内部電極用ペースト２３とを、それぞれ所望のパターン形状に塗布する。なお、外層となるセラミックグリーンシート２１ａには、内部電極用ペーストは塗布しない。内部電極用ペーストの塗布は、たとえば、スクリーン印刷、インクジェット印刷、凹版印刷、凸版印刷などによりおこなうことができる。内部電極用ペースト２２、２３を塗工した後に、乾燥処理をおこなう。

[0036] （５）マザーセラミックグリーンシート積層体の作製

まず、図２（Ｂ）に示すマザーセラミックグリーンシート３１ａを、所定の順番に積層する。マザーセラミックグリーンシート３１ａには、内部電極用ペースト２２が塗布されたセラミックグリーンシート２１ａ、内部電極用ペースト２３が塗布されたセラミックグリーンシート２１ａ、内部電極用ペ

ーストが塗布されていないセラミックグリーンシート２１ａが含まれている。なお、この時点では、セラミックグリーンシート２１ａは、キャリアフィルムから剥離され、取り外されている。

[0037] 次に、図３（Ｃ）に示すように、積層された複数のマザーセラミックグリーンシート３１ａを圧着して、一体化させ、マザーセラミックグリーンシート積層体３１を作製する。マザーセラミックグリーンシート積層体３１は、複数の未焼成のチップ状セラミック素体２１を含んでいる。

[0038] （６）マザーセラミックグリーンシート積層体のカット

図３（Ｄ）に示すように、マザーセラミックグリーンシート積層体３１を、たとえば切断刃５０によってカットし、図３（Ｅ）に示すように、複数の個々の未焼成のチップ状セラミック素体２１を得る。

[0039] （７）バレル研磨

必要に応じて、未焼成のチップ状セラミック素体２１をバレル研磨にかけ、図３（Ｆ）に示すように、未焼成のチップ状セラミック素体２１の角部や稜線部に丸みＲを形成する。

[0040] （８）ジグ準備工程

ジグ１０００を準備する。より具体的には、未焼成のチップ状セラミック素体２１を下方から支持する底部と、上方が開口された側壁部とを有する、複数のチップ収納部８が形成されたジグ１０００を準備する。ジグ１０００については、後でまとめて説明するので、ここでの説明は割愛する。

[0041] （９）チップ状セラミック素体収納工程

次に、図４（Ｇ）に示すように、ジグ１０００の上面に、複数の未焼成のチップ状セラミック素体２１を、位置および状態を不規則に載置する。そして、ジグ１０００に振動を与え、図４（Ｈ）に示すように、未焼成のチップ状セラミック素体２１を、それぞれ、ジグ１０００の１つのチップ収納部８に１つずつ収納する。なお、収納が完了した後、さらに振動を与える、ジグ１０００を傾ける、振動を与えながらジグ１０００を傾けるなどの方法で、余分な未焼成のチップ状セラミック素体２１を、ジグ１０００から取り除く

ことも好ましい。

[0042] なお、未焼成のチップ状セラミック素体２１のチップ収納部８への収納は、ジグ１０００に振動を与える代わりに、ジグ１０００を傾けることによっておこなってもよい。なお、ジグ１０００の上面に未焼成のチップ状セラミック素体２１を載置することなく、自動機を使うなどして、未焼成のチップ状セラミック素体２１をチップ収納部８へ直接に収納するようにしてもよい。

[0043] （１０）焼成（チップ状セラミック素体加工工程の１つ）

図４（Ｈ）に示すように、未焼成のチップ状セラミック素体２１を、ジグ１０００の１つのチップ収納部８に１つずつ収納した状態で、ジグ１０００とともに加熱し、焼成する。なお、セラミックグリーンシート２１ａに樹脂成分が含まれる場合には、焼成工程に先立ち、加熱などによって、その樹脂成分を削減あるいは除去する、脱脂工程をおこなってもよい。

[0044] 焼成は、所望の温度プロファイルでおこなう。焼成により、セラミックグリーンシート２１ａが非導電体層１１ａになり、内部電極用ペースト２２が第１内部電極層１２になり、内部電極用ペースト２３が第２内部電極層１３になる。そして、未焼成のチップ状セラミック素体２１が、焼成済のチップ状セラミック素体１１になる。

[0045] （１１）チップ状セラミック素体の取り出し

図５（I）に示すように、焼成済のチップ状セラミック素体１１を、ジグ１０００のチップ収納部８から取り出す。

[0046] （１２）外部電極の形成

図５（Ｊ）に示すように、チップ状セラミック素体１１の一方の端部に第１外部電極１４を形成し、他方の端部に第２外部電極１５を形成する。

[0047] 具体的には、チップ状セラミック素体１１の外表面の両端に、外部電極用ペーストを塗布する。次に、外部電極用ペーストが塗布されたチップ状セラミック素体１１を加熱し、外部電極用ペーストをチップ状セラミック素体１１の外表面に焼付けて、第１外部電極１４および第２外部電極１５を形成す

る。

[0048] （１３）めっき

次に、第１外部電極１４および第２外部電極１５の外表面に、たとえば電解めっきを施し、１層または複数層からなる、めっき層を形成する。

[0049] 以上により、積層セラミックコンデンサ１００が完成する。

[0050] （積層セラミックコンデンサ１００の製造方法の変形例１）

上述した積層セラミックコンデンサ１００の製造方法では、複数のマザーセラミックグリーンシート３１ａを積層し、圧着して、一体化させ、マザーセラミックグリーンシート積層体３１を作製した後に、マザーセラミックグリーンシート積層体３１を、個々の未焼成のチップ状セラミック素体２１にカットした。変形例１では、この方法を変更する。

[0051] 具体的には、変形例１では、まず、複数のセラミックグリーンシート２１ａを含むマザーセラミックグリーンシート３１ａを、個々のセラミックグリーンシート２１ａにカットする。そして、カットした複数のセラミックグリーンシート２１ａ積層し、圧着して、一体化させ、未焼成のチップ状セラミック素体２１を作製する。

[0052] このように、未焼成のチップ状セラミック素体２１を作製する工程は、工程の順番を入れ替えてもよい。

[0053] （積層セラミックコンデンサ１００の製造方法の変形例２）

上述した積層セラミックコンデンサ１００の製造方法では、未焼成のチップ状セラミック素体２１を焼成し、焼成済のチップ状セラミック素体１１を得た後に、チップ状セラミック素体１１の両端に、外部電極用ペーストを塗布し、焼付けて、第１外部電極１４および第２外部電極１５を形成した。変形例２では、この方法を変更する。

[0054] 具体的には、変形例２では、まず、焼成工程の前に、未焼成のチップ状セラミック素体２１の両端に、外部電極用ペーストを塗布する。そして、焼成工程において、外部電極用ペーストを焼き付けて、チップ状セラミック素体１１の両端に、第１外部電極１４および第２外部電極１５をそれぞれ形成す

る。

[0055] このように、第１外部電極１４、第２外部電極１５の形成方法を変更してもよい。

[0056] （ジグ１０００）

次に、上述した積層セラミックコンデンサ１００の製造方法において使用した、ジグ１０００について説明する。

[0057] 図６、図７（Ａ）～（Ｄ）、図８（Ａ）～（Ｃ）に、ジグ１０００を示す。ただし、図６は、ジグ１０００の平面図である。図７（Ａ）～（Ｄ）は、それぞれ、ジグ１０００の断面図である。図７（Ａ）は、図６の一点鎖線矢印Ｓ－Ｓ部分を示している。図７（Ｂ）は、図６の一点鎖線矢印Ｔ－Ｔ部分を示している。図７（Ｃ）は、図６の一点鎖線矢印Ｕ－Ｕ部分を示している。図７（Ｄ）は、図６の一点鎖線矢印Ｖ－Ｖ部分を示している。図８（Ａ）は、ジグ１０００の要部平面図である。図８（Ｂ）、（Ｃ）は、それぞれ、ジグ１０００の要部断面図である。なお、図８（Ａ）は、図６におけるジグ１０００の右上端部分を示している。図８（Ｂ）は、図６の一点鎖線矢印Ｓ－Ｓ部分を示している。図８（Ｃ）は、図６の一点鎖線矢印Ｕ－Ｕ部分を示している。

[0058] なお、ジグ１０００は、縦方向Ｘ、縦方向Ｘに直交する横方向Ｙ、縦方向Ｘおよび横方向Ｙにそれぞれ直交する高さ方向Ｚを有しており、以下の説明において、これらの方向に言及する場合がある。また、縦方向Ｘおよび横方向Ｙを含む平面を基準平面と呼ぶ場合があり、以下の説明において、基準平面に言及する場合がある。

[0059] ジグ１０００は、高さ方向Ｚに、下から上に順に積層された、第１線状部材群１Ｇ、第２線状部材群２Ｇ、第３線状部材群３Ｇ、第４線状部材群４Ｇ、第５線状部材群５Ｇ、第６線状部材群６Ｇ、第７線状部材群７Ｇを有している。ただし、線状部材群の数は、７つには限られず、７つから増減させることが可能である。

[0060] 本実施形態においては、第１線状部材群１Ｇは、縦方向Ｘに伸びる、７本の直線状の線状部材１を含んでいる。７本の線状部材１は、互いに平行に、

配置ピッチＤで配置されている。なお、配置ピッチとは、離間して配置された、隣接する２本の線状部材の中心間の距離をいう。

[0061] 第２線状部材群２Ｇは、横方向Ｙに伸びる、７本の直線状の線状部材２を含んでいる。７本の線状部材２は、互いに平行に、配置ピッチＥで配置されている。なお、間隔Ｅは、間隔Ｄと同じ大きさでであってもよいし、間隔Ｄと異なる大きさであってもよい。

[0062] 第３線状部材群３Ｇは、縦方向Ｘに伸びる、８本の直線状の線状部材３を含んでいる。８本の線状部材３は、互いに平行に、配置ピッチＤで配置されている。第３線状部材群３Ｇの線状部材３は、第１線状部材群１Ｇの線状部材１に対して、高さ方向Ｚに見たとき、線状部材１と線状部材３との間隔が、全ての箇所において均等になるように配置されている。なお、図６の平面図においては、第３線状部材群３Ｇの線状部材３は、後述する第７線状部材群７Ｇの線状部材７の真下に配置されるため、見えていない。

[0063] 第４線状部材群４Ｇは、横方向Ｙに伸びる、８本の直線状の線状部材４を含んでいる。８本の線状部材４は、互いに平行に、配置ピッチＥで配置されている。第４線状部材群４Ｇの線状部材４は、第２線状部材群２Ｇの線状部材２に対して、高さ方向Ｚに見たとき、線状部材２と線状部材４との間隔が、全ての箇所において均等になるように配置されている。なお、図６の平面図においては、第４線状部材群４Ｇの線状部材４は、後述する第６線状部材群６Ｇの線状部材６の真下に配置されるため、見えていない。

[0064] 第５線状部材群５Ｇは、縦方向Ｘに伸びる、８本の直線状の線状部材５を含んでいる。８本の線状部材５は、互いに平行に、配置ピッチＤで配置されている。第５線状部材群５Ｇの線状部材５は、それぞれ、第３線状部材群３Ｇの線状部材３の直上に配置されている。なお、図６の平面図においては、第５線状部材群５Ｇの線状部材５は、後述する第７線状部材群７Ｇの線状部材７の真下に配置されるため、見えていない。

[0065] 第６線状部材群６Ｇは、横方向Ｙに伸びる、８本の直線状の線状部材６を含んでいる。８本の線状部材６は、互いに平行に、配置ピッチＥで配置され

ている。第６線状部材群６Ｇの線状部材６は、それぞれ、第４線状部材群４Ｇの線状部材４の直上に配置されている。

[0066] 第７線状部材群７Ｇは、縦方向Ｘに伸びる、８本の直線状の線状部材７を含んでいる。８本の線状部材７は、互いに平行に、配置ピッチＤで配置されている。第７線状部材群７Ｇの線状部材７は、それぞれ、第５線状部材群５Ｇの線状部材５の直上に配置されている。

[0067] 線状部材１～７の本数は、それぞれ、任意であり、増減させることができる。

[0068] 本実施形態においては、線状部材１、３、５、７と、線状部材２、４、６とが、直交している。すなわち、９０°の角度で交差している。ただし、線状部材１、３、５、７と、線状部材２、４、６とが交差する角度は、９０°には限られず、９０°から増減させることができる。

[0069] 本実施形態においては、線状部材１～７に、それぞれ、断面の形状が円形で、面積および直径が同じ大きさのものを使用した。ただし、線状部材１～７の断面の形状、面積、直径などは任意であり、自由に選択することができる。また、線状部材１～７の断面の形状、面積、直径などは、線状部材ごとに異なっていてもよい。

[0070] 本実施形態においては、線状部材１～７の材質（素材）に、セラミックを使用した。セラミックとしては、たとえば、ＳｉＣ、ジルコニア、イットリア安定化ジルコニア、アルミナ、ムライトなどを使用することができる。ただし、線状部材１～７の材質は任意であり、セラミックに代えて、ニッケル、アルミニウム、インコネル（登録商標）、ＳＵＳなどの金属や、ポリテトラフルオロエチレン（ＰＴＦＥ；polytetrafluoroethylene）、ポリプロピレン（ＰＰ；polypropylene）、アクリル樹脂、ＡＢＳ（Acrylonitrile butadiene styrene）ライク樹脂、その他の耐熱樹脂などの樹脂材料や、カーボンや、金属とセラミックとからなる複合材料などを使用してもよい。

[0071] 線状部材１～７の表面は、ＳｉＣ、ジルコニア、イットリア安定化ジルコニア、アルミナ、ムライトなどのセラミックや、ニッケルなどの金属によっ

て、さらにコーティングされていてもよい。

[0072] ジグ１０００は、たとえば、セラミックの粉末、バインダ樹脂、溶剤などを湿式混合したものを成型して、未焼成のセラミック線状部材を作製し、その未焼成のセラミック線状部材を使って未焼成の構造体を作製し、その構造体を焼成することによって作製することができる。

[0073] 上記構成からなるジグ１０００は、複数のチップ収納部８を備えている。チップ収納部８は、上方に開口８ａを有する。チップ収納部８は、チップ状セラミック素体を収納するためのものである。

[0074] 複数のチップ収納部８は、ジグ１０００に、規則性をもって、形成されている。本実施形態においては、複数のチップ収納部８は、ジグ１０００の主面に、マトリックス状（碁盤の目状）に形成されている。ただし、チップ収納部８の配置は、マトリックス状には限られない。

[0075] チップ収納部８は、それぞれ、チップ状セラミック素体を下方から支持する底部８ｂと、開口８ａによって開口された側壁部８ｃとを有する。本実施形態においては、１つのチップ収納部８が、１つの底部８ｂと、４つの側壁部８ｃを有している。ただし、側壁部８ｃの数は、４つには限られず、４つから増減させることができる。

[0076] チップ収納部８は、チップ状セラミック素体を、拘束せずに収納する。

[0077] 図８（Ａ）に示すように、チップ収納部８の底部８ｂは、線状部材２の天面（稜線）によって構成されている。底部８ｂは、相互に隣接する２本の線状部材２の間の間隙によって構成された、底部８ｂの裏面に連通する底部通孔８ｄを有している。

[0078] 図８（Ｂ）、（Ｃ）に示すように、チップ収納部８の側壁部８ｃは、線状部材４、６、または、線状部材３、５、７によって形成されている。側壁部８ｃは、線状部材４と線状部材６との間の間隙、線状部材３と線状部材５との間の間隙、線状部材５と線状部材７との間の間隙などに、隣接する他のチップ収納部８に連通する側壁部通孔８ｅを有している。

[0079] （ジグ１０００の特徴１）

上述した構造からなるジグ１０００を使用すれば、チップ状セラミック素体を、１つずつ独立してチップ収納部８に収納した状態でチップ状セラミック素体加工工程（たとえば焼成工程）を実施できるため、チップ状セラミック素体ごとの加工条件のばらつきを低減することができる。したがって、ジグ１０００を使用して製造されたセラミック電子部品は、品質（特性や形状など）のばらつきが抑制される。

[0080] また、ジグ１０００を使用すれば、チップ状セラミック素体加工工程（たとえば焼成工程）の際にチップ状セラミック素体同士が接触しないため、チップ状セラミック素体加工工程を経たチップ状セラミック素体同士が相互に付着し難い。また、チップ状セラミック素体が脆い場合であっても、相互に衝突して破損し難い。したがって、ジグ１０００を使用すれば、セラミック電子部品の不良品率を低減することができる。

[0081] また、ジグ１０００を使用すれば、チップ状セラミック素体を、短時間で容易にチップ収納部８に収納することができるため、セラミック電子部品を高い生産性で製造することができる。

[0082] また、ジグ１０００の材質（素材）にセラミックを使用した場合には、他の材質と比較して耐熱性が高いため、加工工程が合成工程や焼成工程など、加熱を伴うものであっても、ジグ１０００の破損や変形を抑制できる。また、ジグ１０００の材質がセラミックであれば、合成雰囲気や焼成雰囲気への配慮を軽減させることができる。たとえば、ジグ１０００の材質がニッケルであれば、雰囲気中の酸素を吸収して、雰囲気を変化させてしまう虞があるが、ジグ１０００の材質がセラミックであれば、そのような問題は起こり難い。また、ジグ１０００の材質がセラミックであれば、チップ状セラミック素体との反応への配慮を軽減させることができる。たとえば、ジグ１０００の材質が鉄であれば、チップ状セラミック素体と反応してしまう虞があるが、ジグ１０００の材質がセラミックであれば、そのような問題は起こり難い。

[0083] また、ジグ１０００は、線状部材１～７が略直線状であり、屈曲部がない

ため、物理的衝撃に強い。また、温度変化によりストレスが加わっても、破損し難い。したがって、ジグ１０００は、材質にセラミックなどの衝撃に弱いものを使用した場合であっても、破損し難い。

[0084] （ジグ１０００の特徴２）

高い生産性でセラミック電子部品を製造するために、焼成工程などのチップ状セラミック素体加工工程において、チップ状セラミック素体を収納した複数のジグを、複数段に積み重ねて使用する場合がある。しかしながら、従来のジグには、複数段に積み重ねて使用すると、収納部の通気性が悪化するという問題があった。

[0085] これに対して、ジグ１０００は、チップ収納部８の上方に設けた開口８ａの他に、側壁部８ｃに側壁部通孔８ｅが形成され、底部８ｂに底部通孔８ｄが形成されている。なお、側壁部通孔８ｅや底部通孔８ｄは、チップ状セラミック素体が通過できない大きさ、形状にすることが望ましい。

[0086] ジグ１０００は、開口８ａの他に、ガスが通過し得る側壁部通孔８ｅおよび底部通孔８ｄを備えているため、良好な通気性を備えている。したがって、ジグ１０００を使用すれば、通気性が悪いことに起因する加工不良を抑制することができる。

[0087] （ジグ１０００のチップ収納部８の寸法について）

ジグ１０００は、１つのチップ収納部８に１つのチップ状セラミック素体が収納されるものとして設計されている。本実施形態においては、チップ収納部８には、直方体状のチップ状セラミック素体を立てた状態（チップ状セラミック素体の長辺を高さ方向Ｚと平行にした状態）で収納することを想定している。

[0088] 本実施形態における要件をさらに細かく説明すると、チップ収納部８の寸法は、チップ状セラミック素体が入り易いように、余裕をもたせた寸法であることが必要である。しかし、チップ収納部８の寸法は、チップ状セラミック素体を寝かせた状態で収容されるものであってはならない。また、チップ収納部８の寸法は、２つ以上のチップ状セラミック素体を立てた状態で並べ

て収容されるものであってはいけない。また、チップ収納部８の寸法は、いったんチップ収納部８に収容されたチップ状セラミック素体が、振動を加えることによって、簡単に外に飛び出してしまうものであってはいけない。また、チップ収納部８の寸法は、２つ以上のチップ状セラミック素体を立てた状態で上下に重ねて収容されるものであってもいけない。

[0089] 以上の要件を満たすために、チップ収納部８の寸法は、図９（Ａ）に示す、高さ方向に上方から見た、チップ収納部８の側壁部８ｃの内接円の直径の寸法Ｐ、および、図９（Ｂ）に示す、高さ方向に直交する側面方向に見た、チップ収納部８の底部８ｂから開口８ａまでの寸法で規定される深さ寸法Ｑが、次の式（１）を満たすことが好ましい。

[0090] （Ｐ／２）＜Ｑ＜（３√２／２）Ｐ・・・（１）

[0091] 以下に、チップ収納部８の寸法が、式（１）を満たすことが好ましい理由について説明する。ただし、チップ収納部８に収納するチップ状セラミック素体の寸法は、多くのセラミック電子部品で採用されている形状である、幅寸法をａとしたときに、厚み寸法がａであり、長さ寸法が２ａであるものを想定する。

[0092] チップ収納部８の寸法は、チップ状セラミック素体が入り易いように、余裕をもたせた寸法であることが必要であるが、立てた状態でチップ収納部８に収容されたチップ状セラミック素体が、チップ収納部８内で周回方向に回転できれば、余裕をもたせた寸法であるといえる。そのためには、次の式（２）を満たす必要がある。式（２）は、高さ方向に見たチップ状セラミック素体の対角線の寸法である（√２）ａが、内接円の直径の寸法Ｐよりも小さいことを規定しており、チップ状セラミック素体がチップ収納部８内で回転可能であることを規定している。

[0093] （√２）ａ＜Ｐ・・・（２）

[0094] チップ収納部８の寸法は、１つのチップ状セラミック素体を寝かせた状態で収容されるものであってはいけない。また、チップ収納部８の寸法は、２つ以上のチップ状セラミック素体を立てた状態で並べて収容されるものであ

ってもいけない。そのためには、幅寸法ａの２倍の寸法であり、厚み寸法ａの２倍の寸法であり、長さ寸法でもある２ａが、内接円の直径の寸法Ｐよりも大きければよい。すなわち、次の式（３）を満たせばよい。

[0095] Ｐ＜２ａ・・・（３）

[0096] チップ収納部８の寸法は、いったんチップ収納部８に適正に収容されたチップ状セラミック素体が、振動を加えることによって、簡単に外に飛び出してしまうものであってはいけない。そのためには、チップ収納部８の深さＱが、チップ状セラミック素体の長さ寸法２ａの０．５倍（半分）よりも大きければよい。すなわち、２ａ×０．５＜Ｑであればよく、次の式（４）を満たせばよい。

[0097] ａ＜Ｑ・・・（４）

[0098] チップ収納部８に、２つ以上のチップ状セラミック素体を立てた状態で上下に重ねて収容されないためには、チップ収納部８の深さＱが、チップ状セラミック素体の長さ寸法２ａの１．５倍よりも小さければよい。不要なチップ状セラミック素体が上に収容されたとしても、振動を加えたり、ジグを傾けたり、振動を加えながらジグを傾けたりすることにより、上に収容された不要なチップ状セラミック素体が、容易にチップ収納部８の外部に取り除かれる。したがって、Ｑ＜２ａ×１．５であればよく、次の式（５）を満たせばよい。

[0099] Ｑ＜３ａ・・・（５）

[0100] 式（３）と式（４）から、（Ｐ／２）＜ａ＜Ｑが成り立ち、さらに次の式（６）が成り立つ。

[0101] （Ｐ／２）＜Ｑ・・・（６）

[0102] また、式（２）と式（５）から、Ｑ＜３ａ＜（３√２／２）Ｐが成り立ち、さらに次の式（７）が成り立つ。

[0103] Ｑ＜（３√２／２）Ｐ・・・（７）

[0104] そして、式（６）と式（７）とを組み合わせることにより、式（１）が成立する。

[0105] （Ｐ／２）＜Ｑ＜（３√２／２）Ｐ・・・（１）

[0106] ジグ１０００は、チップ収納部８の寸法が、高さ方向に上方から見た、チップ収納部８の側壁部８ｃの内接円の直径の寸法をＰ、高さ方向に直交する側面方向に見た、チップ収納部８の底部８ｂから開口８ａまでの寸法で規定される深さ寸法をＱとしたとき、式（１）を満たすことが好ましい。

[0107] ジグ１０００のチップ収納部８の寸法が、式（２）および式（３）を満たすことを前提として、式（１）を満たすとき、チップ収納部８はチップ状セラミック素体を収納する十分な余裕があり、チップ収納部８に、チップ状セラミック素体を寝かせた状態で収容されず、かつ、２つ以上のチップ状セラミック素体を立てた状態で並べて収容されず、いったんチップ収納部８に適正に収容されたチップ状セラミック素体に振動を加えることによって簡単に外に飛び出してしまうことがなく、さらに、チップ収納部８に、２つ以上のチップ状セラミック素体を立てた状態で上下に重ねて収容されることがない。

[0108] （ジグ１０００の変形例１）

複数の種類のセラミック電子部品を製造する工場や、同じ種類のセラミック電子部品であっても、大きさなどが異なる複数の製品を製造する工場においては、たとえば、チップ収納部８の大きさ、形状などが異なる、複数種類のジグ１０００を備え、使用することが必要になる場合がある。

[0109] この場合には、ジグ１０００の種類を容易に見分けられることが重要である。ジグ１０００の選別に時間を要していたのでは、セラミック電子部品の生産性が低下するからである。また、ジグ１０００の種類を誤って使用した場合には、製造されたセラミック電子部品の特性や形状に不良が発生する虞があるからである。たとえば、小さなチップ状セラミック素体を大きなチップ収納部８を備えたジグ１０００を使って加工したり、大きなチップ状セラミック素体を小さなチップ収納部８を備えたジグ１０００を使って加工したりした場合である。

[0110] そこで、ジグ１０００の種類を容易に見分けることができるように、ジグ

１０００の一部分に、他の部分と異なる特異な特徴を備えることも好ましい。異なる特異な特徴とは、たとえば、色である。ジグ１０００の一部分に、他の部分と異なる色を与えた場合、ジグ１０００の通気性や耐熱性、物理的衝撃への耐性などを低下させることがないと考えられ、好適である。ただし、異なる特異な特徴は、色には限られず、ジグ１０００の形状を変更したり、目印となる部材を追加したりするのでもよい。

[0111] 次のような具体例が考えられる。上述したジグ１０００は、線状部材１～７によって構成されているが、そのうちの１種類の線状部材を、他の線状部材と異なる色にする方法が考えられる。たとえば、チップ収納部８の大きさ（たとえば、大、中、小）によって、ジグ１０００ごとに、線状部材１の色を、赤系統の色、青系統の色、緑系統の色などに、色分けする方法である。なお、いずれのジグ１０００においても、残りの線状部材２～７の色は、線状部材1と異なる色にする。この方法によれば、ジグ１０００の種類の見分けが容易になる。

[0112] なお、線状部材の色を変える方法としては、たとえば、線状部材１の材料に、耐熱インクや、カラージルコニアなどを添加する方法がある。この方法であれば、特にジグ１０００の素材にセラミックを含む場合でも、ジグ１０００の耐熱性を低下させることがなく、好適である。なお、この場合には、第１線状部材群１Ｇに属する線状部材１に着色することが、より好ましい。第１線状部材群１Ｇに属する線状部材１は、チップ収納部８に収容されたチップ状セラミック素体と接することがないため、着色によるチップ状セラミック素体への影響をなくすことができる、あるいは最小限にできると考えられるからである。

[0113] 変形例1にかかるジグ１０００は、ジグの種類の見分けが容易になっている。

[0114] （ジグ１０００の変形例２）

ジグ１０００を、高さ方向Ｚにおいて、複数の部分に分離可能とすることも好ましい。

[0115] 図１０（Ａ）、（Ｂ）に、ジグ１０００を、下部分１０００Ａと、上部分１０００Ｂとに、分離可能にした変形例２を示す。なお、図１０（Ａ）は、下部分１０００Ａと上部分１０００Ｂとを分離させた状態を示し、図１０（Ｂ）は、下部分１０００Ａと上部分１０００Ｂとを合体させた状態を示す。下部分１０００Ａは、線状部材１～５によって形成されている。上部分１０００Ｂは、線状部材６、７によって形成されている。

[0116] 下部分１０００Ａは、下側壁部８ｃａを有する下チップ収納部８ｆを備えている。上部分１０００Ｂは、上側壁部８ｃｂを有する上チップ収納部８ｇを備えている。下部分１０００Ａと上部分１０００Ｂとを合体させた場合、チップ収納部８は、下チップ収納部８ｆと上チップ収納部８ｇとで構成される。また、側壁部８ｃは、下側壁部８ｃａと上側壁部８ｃｂとで構成される。

[0117] ジグ１０００は、チップ収納部８に収納されたチップ状セラミック素体２００の頭が、開口８ａから、チップ収納部８の外に出た方がよい場合と、出ない方がよい場合とがある。

[0118] たとえば、チップ収納部８からチップ状セラミック素体２００を取り出すときには、一般的に、チップ状セラミック素体２００の頭がチップ収納部８の外に出た方がよい。チップ収納部８の深さが小さいほど、チップ状セラミック素体２００を取り出しやすいからである。この場合には、ジグ１０００は、上部分１０００Ｂを取り外し、チップ状セラミック素体２００の頭をチップ収納部８の外に出すことができる。すなわち、チップ収納部８の深さを小さくすることができる。

[0119] 一方、チップ収納部８にチップ状セラミック素体２００を収納するときには、一般的に、チップ状セラミック素体２００の頭がチップ収納部８の外に出ていない方がよい。チップ状セラミック素体２００の頭がチップ収納部８の外に出ていると、チップ収納部８に先に収納されたチップ状セラミック素体２００により、まだ収納されていない他のチップ状セラミック素体が他のチップ収納部８に収納されるのを阻害される虞があるからである。この場合

には、下部分１０００Ａと上部分１０００Ｂとを合体させ、チップ状セラミック素体２００の頭がチップ収納部８の外に出ないようにすることができる。すなわち、チップ収納部８の深さを大きくすることができる。

[0120] なお、上部分１０００Ｂは、チップ収納部８に収容されたチップ状セラミック素体２００の頭を外部に出すか出さないかのために、取り外したり取り外さなかったりするためのものであるので、下部分１０００Ａの高さ方向の大きさを、上部分１０００Ｂの高さ方向の大きさよりも、大きくすることも好ましい。

[0121] なお、ジグ１０００は、高さ方向Ｚにおいて、３つ以上の部分に分離可能としてもよい。

[0122] 変形例２のジグ１０００は、ジグ１０００を、高さ方向Ｚにおいて、複数の部分に分離可能であるため、チップ収納部８の深さを変えることができる。

[0123] （ジグ１０００の変形例３）

ジグ１０００において、チップ収納部８を、下方から上方に向かうにしたがって、側壁部８ｃに囲まれた面積が大きくなるようにすることも好ましい。チップ状セラミック素体の収納や取り出しが容易になるからである。

[0124] 図１１に、チップ収納部８を、下方から上方に向かうにしたがって、側壁部８ｃに囲まれた面積が大きくなるようにした、ジグ１０００の変形例３を示す。変形例３では、線状部材１の直径＝線状部材２の直径＝線状部材３の直径＜線状部材４の直径＝線状部材５の直径＜線状部材６の直径＝線状部材７の直径、とすることにより、チップ収納部８の開口の大きさを、下側から上側に向って、大きくしている。ただし、各線状部材１～７の直径は、適宜、変更してもよい。また、チップ収納部８の開口の大きさを下側から上側に向って大きくする方法は、線状部材１～７の直径の大きさを調整する方法には限られず、他の方法を取ってもよい。

[0125] （ジグ１０００の変形例４）

図１２（Ａ）、（Ｂ）に、変形例４にかかるジグ１０００を示す。ただし

、図１２（Ａ）、（Ｂ）は、それぞれ、ジグ１０００の断面図である。

[0126] 変形例４にかかるジグ１０００は、線状部材の配置ピッチに変更を加えた。すなわち、上述したジグ１０００では、縦方向Ｘに伸びる複数の線状部材３が、横方向Ｙに配置ピッチＤで、平行に配置されていた。横方向Ｙに伸びる複数の線状部材４が、縦方向Ｘに配置ピッチＥで、平行に配置されていた。縦方向Ｘに伸びる複数の線状部材５が、横方向Ｙに配置ピッチＤで、平行に配置されていた。横方向Ｙに伸びる複数の線状部材６が、縦方向Ｘに配置ピッチＥで、平行に配置されていた。縦方向Ｘに伸びる複数の線状部材７が、横方向Ｙに配置ピッチＤで、平行に配置されていた。そして、ジグ１０００の主面の全面に、チップ収納部８が、マトリックス状に形成されていた。

[0127] 変形例４は、これを変更し、線状部材３、４、５、６、７において、離間して配置された、隣接する２本の線状部材の中心間の距離である配置ピッチを、部分的に異ならせた。具体的には、線状部材３、５、７については、大きな配置ピッチＤＢと、小さな配置ピッチＤＳとを交互に繰り返した。また、線状部材４、６については、大きな配置ピッチＥＢと、小さな配置ピッチＥＳとを交互に繰り返した。なお、次に説明する通気性の向上のためには、大きな配置ピッチＤＢの大きさは、小さな配置ピッチＤＳの１２０％以上であることが好ましい。また、大きな配置ピッチＥＢの大きさは、小さな配置ピッチＥＳの１２０％以上であることが好ましい。

[0128] この結果、変形例４にかかるジグ１０００の主面には、チップ状セラミック素体が収納可能なチップ収納部８と、チップ状セラミック素体が収納できない非チップ収納部３８とが形成されている。

[0129] ジグの主面の全面に、チップ収納部８を形成すると、収容されたチップ状セラミック素体によって通気性が低下してしまう場合がある。これに対し、変形例４にかかるジグ１０００では、チップ状セラミック素体を収納できない非チップ収納部３８を設けているため、通気性が向上している。

[0130] （第１実施形態にかかるセラミック電子部品（積層セラミックコンデンサ１００）の製造方法の優位点）

[0131] 本実施形態のセラミック電子部品の製造方法では、チップ状セラミック素体２１を、ジグ１０００のチップ収納部８に収容した状態で、チップ状セラミック素体加工工程（たとえば焼成工程）を実施するため、加工後のチップ状セラミック素体１１は、品質（電気的特性や形状など）のばらつきが抑制されている。すなわち、どのチップ収納部８に収容されて加工されたチップ状セラミック素体１１であっても、極めて近い品質を備えることができる。

[0132] したがって、本実施形態のセラミック電子部品の製造方法によれば、製造されたセラミック電子部品（積層セラミックコンデンサ１００）の品質において、ばらつきの発生が抑制される。

[0133] また、本実施形態のセラミック電子部品の製造方法によれば、チップ状セラミック素体加工工程（たとえば焼成工程）を経た、チップ状セラミック素体１１同士が、相互に付着してしまうことが抑制されている。

[0134] また、本実施形態のセラミック電子部品の製造方法によれば、通気性の高いジグ１０００を使用することにより、たとえば、脱脂工程などの反応関係の工程においては、加工時間（処理時間）を短縮できる場合がある。

[0135] したがって、本実施形態のセラミック電子部品の製造方法によれば、不良品率が低く、高い生産性でセラミック電子部品を製造することができる。

[0136] ［第２実施形態］

第２実施形態は、第１実施形態から、チップ状セラミック素体加工工程において使用するジグを変更した。すなわち、第１実施形態においては、上述したジグ１０００を使用して、チップ状セラミック素体加工工程（たとえば焼成工程）を実施したが、第２実施形態では、これを変更し、図１３（Ａ）、（Ｂ）に示す、ジグ２０００を使用して、チップ状セラミック素体加工工程を実施する。ただし、図１３（Ａ）は、ジグ２０００の平面図である。図１３（Ｂ）は、ジグ２０００の断面図であり、図１３（Ａ）の一点鎖線矢印Ｒ－Ｒ部分を示している。

[0137] ジグ２０００は、高さ方向において、上方から見たとき、矩形であり、下側主面と上側主面とを有している。

[0138] ジグ２０００は、上側主面に、複数のチップ収納部２８が、マトリックス状に形成されている。高さ方向において、上方から見たとき、チップ収納部２８の形状は、それぞれ矩形である。

[0139] 各チップ収納部２８は、高さ方向の上方が、開口２８ａによって開口されている。各チップ収納部２８は、チップ状セラミック素体を下方から支持する底部２８ｂを有している。各チップ収納部２８は、隣接するチップ収納部２８との区切りとなる、側壁部２８ｃを有している。底部２８ｂおよび側壁部２８ｃの少なくとも一方に、チップ状セラミック素体が通過できない大きさ、形状の通孔が形成されていてもよい。

[0140] ジグ２０００の材質は任意であるが、たとえばセラミックを主成分とすることができる。

[0141] ジグ２０００を使用して、第１実施形態と同様の方法で、積層セラミックコンデンサ１００（セラミック電子部品）を製造した。

[0142] ジグ２０００を使用した第２実施形態においても、品質のばらつきが抑制された、積層セラミックコンデンサ１００（セラミック電子部品）を製造することができる。

[0143] また、焼成工程などのチップ状セラミック素体加工工程を経ても、加工工程を経たチップ状セラミック素体同士が、相互に付着することが抑制される。

[0144] 以上、第１実施形態および第２実施形態にかかるセラミック電子部品の製造方法について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って種々の変更をなすことができる。

[0145] たとえば、上記の実施形態においては、セラミック電子部品として積層セラミックコンデンサを製造したが、製造するセラミック電子部品は、積層セラミックコンデンサには限られず、これに代えて、積層セラミックインダクタ、積層セラミックサーミスタ、積層セラミックＬＣ部品、積層セラミック基板などの積層型のセラミック電子部品や、セラミック共振器、セラミックフィルタ、セラミック抵抗、セラミックサーミスタ、セラミック基板などの

非積層型のセラミック電子部品などであってもよい。

[0146] また、実施形態にかかるセラミック電子部品の製造方法では、チップ状セラミック素体加工工程が加熱による焼成工程であったが、加工工程は加熱による合成工程には限られない。チップ状セラミック素体加工工程は、たとえば、合成工程、脱脂工程、洗浄工程、乾燥工程、外部電極形成工程（ペースト塗布、めっき、スパッタや蒸着などの真空成膜など）、外形加工工程（エッジ部の丸め、内部電極の端部の露出、機械加工、機械研磨、サンドブラスト、液相あるいは気相による化学エッチング、レーザーやプラズマによる加工など）、アニール工程、エージング工程、分極工程、特性選別工程、外観選別工程、環境試験工程（ストレス印加を含んでもよい）などであってもよい。特に、加熱を含む工程には、素材にセラミックを含むジグを用いると、耐熱性が高いため好適である。また、チップ状セラミック素体を気体や液体に暴露する工程には、チップ収納部の底部および側壁部のうち少なくとも一方に通孔を有するジグを用いると、通気性および通液性が高いため好適である。

[0147] 本発明の一実施態様にかかるセラミック電子部品の製造方法は、「課題を解決するための手段」の欄に記載したとおりである。

[0148] このセラミック電子部品の製造方法において、チップ状セラミック素体加工工程が、焼成工程であることが好ましい。この場合には、焼成された複数の焼成済みのチップ状セラミック素体同士が相互に付着し難く、不良品の発生が抑制される。

[0149] チップ状セラミック素体収納工程が、ジグの上に、複数のチップ状セラミック素体を、位置および状態を不規則に載置し、ジグに振動を与える、および／または、ジグを傾斜させることによって、ジグの上に載置された複数のチップ状セラミック素体を、チップ収納部に収納するものであることも好ましい。この場合には、容易に、短時間で、チップ状セラミック素体を、チップ収納部に収納することができる。

[0150] チップ状セラミック素体作製工程が、複数のセラミックグリーンシートが

含まれたマザーセラミックグリーンシートを作製する、マザーセラミックグリーンシート作製工程と、複数のマザーセラミックグリーンシートを積層し、一体化させ、マザーセラミックグリーンシート積層体を作製する、マザーセラミックグリーンシート積層体作製工程と、マザーセラミックグリーンシート積層体を、個々のチップ状セラミック素体にカットする、マザーセラミックグリーンシート積層体カット工程と、を含むことが好ましい。この場合には、品質（特性や形状など）のばらつきが抑制された、積層型のセラミック電子部品を製造することができる。

[0151] チップ状セラミック素体作製工程が、所定のセラミックグリーンシートの主面に、内部電極用ペーストを塗布する、内部電極用ペースト塗布工程を含むことも好ましい。この場合には、積層型のセラミック電子部品の内部に、容易に内部電極を形成することができる。

[0152] チップ状セラミック素体加工工程の前に、未焼成のチップ状セラミック素体の外表面に、外部電極用ペーストを塗布する、外部電極用ペースト塗布工程を備えることも好ましい。あるいは、チップ状セラミック素体加工工程の後に、焼成後のチップ状セラミック素体の外表面に、外部電極用ペーストを塗布する、外部電極用ペースト塗布工程と、外部電極用ペーストを、チップ状セラミック素体の外表面に焼き付ける、外部電極用ペースト焼付工程と備えることも好ましい。これらの場合には、セラミック電子部品の外表面に、容易に外部電極を形成することができる。

[0153] チップ状セラミック素体の外表面に形成された外部電極の外表面に、少なくとも１層のめっき電極層を形成する、めっき工程を備えることも好ましい。この場合には、めっき電極層で外部電極を保護したり、外部電極のはんだ濡れ性を向上させたりすることができる。

[0154] ジグが、素材にセラミックを含むことも好ましい。この場合には、他の材質と比較して耐熱性が高いため、加工工程が合成工程や焼成工程など、加熱を伴うものであっても、ジグの破損や変形を抑制できる。また、ジグの材質がセラミックであれば、合成雰囲気や焼成雰囲気に対する配慮を軽減させる

ことができる。また、チップ状セラミック素体との反応に対する配慮を軽減させることができる。

[0155] ジグが、複数の線状部材によって作製されることも好ましい。この場合には、構成部材に屈曲部がないため、物理的衝撃に強いジグを得ることができる。また、温度変化によりストレスが加わっても、破損し難いジグを得ることができる。

[0156] ジグは、縦方向と、縦方向に直交する横方向と、縦方向および横方向に直交する高さ方向と、を有し、複数の線状部材は、複数の線状部材群のいずれかに属し、複数の線状部材群は、高さ方向に積層され、１つの線状部材群に属する複数の線状部材は、それぞれ、互いに平行に、離間して配置され、高さ方向に見たとき、ある層に積層された線状部材群に属する線状部材と、隣接する他の層に積層された他の線状部材群に属する線状部材とが、相互に交差していることも好ましい。この場合には、線状部材が略直線状であり、屈曲部がないため、物理的衝撃に強いジグを得ることができる。また、温度変化によりストレスが加わっても、破損し難いジグを得ることができる。

[0157] ジグは、底部が、１つの線状部材群に属する１本以上の線状部材によって構成され、側壁部が、１つの線状部材群に属する１本の線状部材か、または、２つ以上の線状部材群にそれぞれ属する２本以上の線状部材によって構成され、底部が、底部の裏面に連通する底部通孔を有し、側壁部が、隣接する他のチップ収納部に連通する側壁部通孔を有し、底部通孔が、底部を構成する線状部材群において、相互に隣接する２本の線状部材の間の間隙によって構成され、側壁部通孔が、側壁部を構成する線状部材の相互の間の間隙によって構成されることも好ましい。この場合には、良好な通気性を備えたジグを得ることができる。したがって、当該ジグを使用すれば、通気性が悪いことに起因する加工不良を抑制することができる。

[0158] 少なくとも１つの線状部材群において、離間して配置された、隣接する２本の線状部材の中心間の距離である配置ピッチが、部分的に異なっていることも好ましい。この場合には、チップ収納部の他に、チップ状セラミック素

体が収納されない非チップ収納部を設けることができるため、通気性を向上させることができる。

[0159] チップ収納部が、ジグの主面に、マトリックス状に形成されることも好ましい。この場合には、ジグに多数のチップ収納部を設けることができ、高い生産性でセラミック電子部品を製造することができる。

[0160] ジグが、高さ方向において、複数の部分に分離可能であることも好ましい。この場合には、チップ状セラミック素体収納工程や、チップ状セラミック素体加工工程や、チップ状セラミック素体取り出し工程などにおいて、必要に応じて、チップ状セラミック素体の頭を、チップ収納部から出したり、出さなかったり、選択することができる。

[0161] チップ収納部が、下側から上側に向うにしたがって、開口面積が大きくなることも好ましい。この場合には、チップ状セラミック素体収納工程や、チップ状セラミック素体取り出し工程の効率が向上する。

[0162] 上方から見たチップ収納部の側壁部の内接円の直径の寸法をＰ、チップ収納部の深さ寸法をＱとしたとき、下記式（１）を満たすことも好ましい。

（Ｐ／２）＜Ｑ＜（３√２／２）Ｐ・・・（１）

[0163] この場合には、チップ収納部は、チップ状セラミック素体を収納する十分な余裕があり、チップ収納部に、チップ状セラミック素体が寝かせた状態で収容されず、かつ、２つ以上のチップ状セラミック素体を立てた状態で並べて収容されず、いったんチップ収納部に適正に収容されたチップ状セラミック素体が振動を加えることによって簡単に外に飛び出してしまうことがなく、さらに、チップ収納部に、２つ以上のチップ状セラミック素体を立てた状態で上下に重ねて収容されることがない。

符号の説明

[0164] １～７・・・線状部材

１Ｇ・・・第１線状部材群

２Ｇ・・・第２線状部材群

３Ｇ・・・第３線状部材群

４Ｇ・・・第４線状部材群

５Ｇ・・・第５線状部材群

６Ｇ・・・第６線状部材群

７Ｇ・・・第７線状部材群

８・・・チップ収納部

８ａ・・・開口

８ｂ・・・底部

８ｃ・・・側壁部

８ｄ・・・底部通孔

８ｅ・・・側壁部通孔

１１・・・チップ状セラミック素体

１１a・・・非導電体層

１２・・・第１内部電極層

１３・・・第２内部電極層

１４・・・第１外部電極

１５・・・第２外部電極

２１・・・未焼成のチップ状セラミック素体

２１ａ・・・セラミックグリーンシート

２２、２３・・・内部電極用ペースト

３１・・・マザーセラミックグリーンシート積層体

３１ａ・・・マザーセラミックグリーンシート

１００・・・積層セラミックコンデンサ（セラミック電子部品）

１０００・・・ジグ

請求の範囲

[請求項1] 複数のチップ状セラミック素体を作製する、チップ状セラミック素体作製工程と、

前記チップ状セラミック素体を下方から支持する底部と、上方が開口された側壁部とを有する、複数のチップ収納部が形成されたジグを準備する、ジグ準備工程と、

前記ジグの１つの前記チップ収納部に、前記チップ状セラミック素体を１つずつ収納する、チップ状セラミック素体収納工程と、

前記ジグの前記チップ収納部に収納された前記チップ状セラミック素体を加工する、チップ状セラミック素体加工工程と、

前記チップ状セラミック素体を、前記ジグの前記チップ収納部から取り出す、チップ状セラミック素体取り出し工程と、を備えた、

セラミック電子部品の製造方法。

[請求項2] 前記チップ状セラミック素体加工工程が、焼成工程である、

請求項１に記載されたセラミック電子部品の製造方法。

[請求項3] 前記チップ状セラミック素体収納工程が、

前記ジグの上に、複数の前記チップ状セラミック素体を、位置および状態を不規則に載置し、

前記ジグに振動を与える、および／または、前記ジグを傾斜させることによって、前記ジグの上に載置された複数の前記チップ状セラミック素体を、前記チップ収納部に収納するものである、

請求項１または２に記載されたセラミック電子部品の製造方法。

[請求項4] 前記チップ状セラミック素体作製工程が、

複数のセラミックグリーンシートが含まれたマザーセラミックグリーンシートを作製する、マザーセラミックグリーンシート作製工程と、

複数の前記マザーセラミックグリーンシートを積層し、一体化させ、マザーセラミックグリーンシート積層体を作製する、マザーセラミ

ックグリーンシート積層体作製工程と、

前記マザーセラミックグリーンシート積層体を、個々の前記チップ状セラミック素体にカットする、マザーセラミックグリーンシート積層体カット工程と、を含む、

請求項１ないし３のいずれか１項に記載されたセラミック電子部品の製造方法。

[請求項5] 前記チップ状セラミック素体作製工程が、

所定の前記セラミックグリーンシートの主面に、内部電極用ペーストを塗布する、内部電極用ペースト塗布工程を含む、

請求項４に記載されたセラミック電子部品の製造方法。

[請求項6] 前記チップ状セラミック素体加工工程の前に、

未焼成の前記チップ状セラミック素体の外表面に、外部電極用ペーストを塗布する、外部電極用ペースト塗布工程を備えた、

請求項１ないし５のいずれか１項に記載されたセラミック電子部品の製造方法。

[請求項7] 前記チップ状セラミック素体加工工程の後に、

焼成後の前記チップ状セラミック素体の外表面に、外部電極用ペーストを塗布する、外部電極用ペースト塗布工程と、

前記外部電極用ペーストを、前記チップ状セラミック素体の外表面に焼き付ける、外部電極用ペースト焼付工程と、を備えた、

請求項１ないし５のいずれか１項に記載されたセラミック電子部品の製造方法。

[請求項8] 前記チップ状セラミック素体の外表面に形成された外部電極の外表面に、

少なくとも１層のめっき電極層を形成する、めっき工程を備えた、

請求項６または７に記載されたセラミック電子部品の製造方法。

[請求項9] 前記ジグは、素材にセラミックを含む、

請求項１ないし８のいずれか１項に記載されたセラミック電子部品

の製造方法。

[請求項10] 前記ジグが、複数の線状部材によって作製された、

請求項１ないし９のいずれか１項に記載されたセラミック電子部品の製造方法。

[請求項11] 前記ジグは、縦方向と、前記縦方向に直交する横方向と、前記縦方向および前記横方向に直交する高さ方向と、を有し、

複数の前記線状部材は、複数の線状部材群のいずれかに属し、

複数の前記線状部材群は、前記高さ方向に積層され、

１つの前記線状部材群に属する複数の前記線状部材は、それぞれ、互いに平行に、離間して配置され、

前記高さ方向に見たとき、ある層に積層された前記線状部材群に属する前記線状部材と、隣接する他の層に積層された他の前記線状部材群に属する前記線状部材とが、相互に交差している、

請求項１０に記載されたセラミック電子部品の製造方法。

[請求項12] 前記ジグは、

前記底部が、１つの前記線状部材群に属する１本以上の前記線状部材によって構成され、

前記側壁部が、１つの前記線状部材群に属する１本の前記線状部材か、または、２つ以上の前記線状部材群にそれぞれ属する２本以上の前記線状部材によって構成され、

前記底部が、前記底部の裏面に連通する底部通孔を有し、

前記側壁部が、隣接する他の前記チップ収納部に連通する側壁部通孔を有し、

前記底部通孔が、前記底部を構成する前記線状部材群において、相互に隣接する２本の前記線状部材の間の間隙によって構成され、

前記側壁部通孔が、前記側壁部を構成する前記線状部材の相互の間の間隙によって構成された、

請求項１１に記載されたセラミック電子部品の製造方法。

[請求項13] 少なくとも１つの前記線状部材群において、

離間して配置された、隣接する２本の前記線状部材の中心間の距離である配置ピッチが、部分的に異なっている、

請求項１０ないし１２のいずれか１項に記載されたセラミック電子部品の製造方法。

[請求項14] 前記ジグは、前記ジグの主面に、前記チップ収納部がマトリックス状に形成されている、

請求項１ないし１３のいずれか１項に記載されたセラミック電子部品の製造方法。

[請求項15] 前記ジグが、前記高さ方向において、複数の部分に分離可能である、

請求項１ないし１４のいずれか１項に記載されたセラミック電子部品の製造方法。

[請求項16] 前記チップ収納部が、前記ジグの下方から上方に向かうにしたがって、前記側壁部に囲まれた面積が大きくなる、

請求項１ないし１５のいずれか１項に記載されたセラミック電子部品の製造方法。

[請求項17] 上方から見た前記チップ収納部の前記側壁部の内接円の直径の寸法をＰ、前記チップ収納部の深さ寸法をＱとしたとき、下記式（１）を満たす、

請求項１ないし１６のいずれか１項に記載されたセラミック電子部品の製造方法。

$$(P/2) < Q < (3\sqrt{2}/2)\,P \quad \cdots (1)$$

[図1]




11
11a
11a
11a
11a
11a
11a
11a
11a
11a
11a
15
14
100
12
13
12
13
12
13
12
13

図1


[図2]

図2


(A)
21a
21a
21a
31a
31a
31a
31a
31a
31a
31a
31a
31a
31a
31a
(B)
21a
22
23
22
23
21a
21a
31a
31a
31a
31a
31a
31a
31a
31a
31a
31a
31a
22
23
22
23


[図3]

図3


(C)
21
22
23
21
31
21a
21
22
23
(D)
50
50
21
22
23
21
31
21a
21
22
23
(E)
21
22
23
21a
21
22
23
21
(F)
R
R
22
23
21a
21
R
R
22
23

[図4]


図4




[図5]

図5

(I)


12
13
12
13
12
13
12
13
11a
11a
11a
11a
11a
11a
11a
11a
11a
11a
11a
11

(J)


100
14
15
12
13
12
13
12
13
12
13
11a
11a
11a
11a
11a
11a
11a
11a
11a
11a
11a
11

[図6]





図6


[図7]

図7



[図8]

図8


(A)
1000
8
8a
6
8d
8b
2
8d
6
7
1
7
X
Y
Z
(B)
1000
8 8a
8e 8e
8c
7
7
6
5
5
4
3
3
2
1
Z
Y
X
(C)
1000
8 8a
8e 8e
8c
7
6
6
5
4
4
3
2
1
Z
X
Y

[図9]




(A)
1000
6(4)
2
6(4)
8c
7(3・5)
8
8c
8c
1
7(3・5)
P
8c
X
Y
Z
(B)
1000
Q
8a
8
8b
1
7
6
5
4
3
2
Z
Y
X

図9


[図10]

図10


(A)
8cb
7
1000B
7G
6G
6
1000
8g
8f
8
200
8ca
1000A
5
5G
4G
3G
2G
1G
4
2
1
3
Z
Y
X
(B)
8a
8
200
5
7
1000B
1000
1000A
6
4
2
1
3
Z
Y
X

[図11]

図11



[図12]





図12

[図13]

図13



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2021/042702

A. CLASSIFICATION OF SUBJECT MATTER

H01F 17/00(2006.01)i; ***H01G 13/00***(2013.01)i; ***H01C 17/00***(2006.01)i; ***H01F 41/04***(2006.01)i; ***H01G 4/00***(2006.01)i; ***H01G 4/30***(2006.01)i

FI: H01G13/00 351A; H01G4/00 A; H01G4/30 311; H01G4/30 517; H01C17/00 100; H01F41/04 F; H01F41/04 B; H01F17/00 A; H01G13/00 391E

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01F17/00; H01G13/00; H01C17/00; H01F41/04; H01G4/00; H01G4/30

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996
Published unexamined utility model applications of Japan 1971-2022
Registered utility model specifications of Japan 1996-2022
Published registered utility model applications of Japan 1994-2022

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2008-177188 A (TDK CORP) 31 July 2008 (2008-07-31) paragraphs [0002]-[0003], [0006], [0008]-[0010], [0021]-[0037], fig. 1-5	1-2, 4-5, 8, 10-12, 14, 17
Y	paragraphs [0002]-[0003], [0006], [0008]-[0010], [0021]-[0037], fig. 1-5	6-7, 14, 16
A	entire text, all drawings	13, 15
Y	JP 2007-194510 A (TDK CORP) 02 August 2007 (2007-08-02) paragraph [0043], fig. 8	6-7
A	entire text, all drawings	13, 15
Y	JP 2012-144433 A (TDK CORP) 02 August 2012 (2012-08-02) paragraphs [0027]-[0030], [0051], [0053], fig. 7	6-7
A	entire text, all drawings	13, 15
Y	JP 6-290916 A (TAIYO YUDEN CO LTD) 18 October 1994 (1994-10-18) paragraph [0014], fig. 3	16
A	entire text, all drawings	13, 15

☑ Further documents are listed in the continuation of Box C. ☑ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
17 January 2022	**01 February 2022**
Name and mailing address of the ISA/JP **Japan Patent Office (ISA/JP)** **3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915** **Japan**	Authorized officer Telephone No.

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 3062441 U (KOA KABUSHIKI KAISHA) 14 July 1999 (1999-07-14) paragraph [0008], fig. 2 (b)	16
X	JP 1-235221 A (MURATA MFG CO LTD) 20 September 1989 (1989-09-20) p. 2, upper left column, lines 7-10, p. 2, lower left column, line 2 to lower right column, line 20, p. 3, upper left column, line 20 to upper right column, line 9, fig. 2, 5-6	1-6, 8-9, 14
Y	p. 2, upper left column, lines 7-10, p. 2, lower left column, line 2 to lower right column, line 20, p. 3, upper left column, line 20 to upper right column, line 9, fig. 2, 5-6	7, 14, 16
A	entire text, all drawings	13, 15
P, A	WO 2021/039047 A1 (MURATA MFG CO LTD) 04 March 2021 (2021-03-04) entire text, all drawings	1-17
A	JP 2003-77776 A (TDK CORP) 14 March 2003 (2003-03-14) entire text, all drawings	1-17
A	JP 2018-193287 A (MITSUI MINING & SMELTING CO) 06 December 2018 (2018-12-06) entire text, all drawings	1-17

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/JP2021/042702

Patent document cited in search report	Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP 2008-177188 A	31 July 2008	(Family: none)	
JP 2007-194510 A	02 August 2007	(Family: none)	
JP 2012-144433 A	02 August 2012	(Family: none)	
JP 6-290916 A	18 October 1994	(Family: none)	
JP 3062441 U	14 July 1999	(Family: none)	
JP 1-235221 A	20 September 1989	(Family: none)	
WO 2021/039047 A1	04 March 2021	(Family: none)	
JP 2003-77776 A	14 March 2003	(Family: none)	
JP 2018-193287 A	06 December 2018	(Family: none)	

国際調査報告

国際出願番号
PCT/JP2021/042702

A. 発明の属する分野の分類（国際特許分類（ＩＰＣ））

H01F 17/00(2006.01)i; H01G 13/00(2013.01)i; H01C 17/00(2006.01)i; H01F 41/04(2006.01)i; H01G 4/00(2006.01)i; H01G 4/30(2006.01)i
FI: H01G13/00 351A; H01G4/00 A; H01G4/30 311; H01G4/30 517; H01C17/00 100; H01F41/04 F; H01F41/04 B; H01F17/00 A; H01G13/00 391E

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

H01F17/00; H01G13/00; H01C17/00; H01F41/04; H01G4/00; H01G4/30

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０２２年
日本国実用新案登録公報	１９９６－２０２２年
日本国登録実用新案公報	１９９４－２０２２年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献のカテゴリー*	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
X	JP 2008-177188 A (ＴＤＫ株式会社) 31.07.2008 (2008-07-31) 段落[0002]-[0003],[0006],[0008]-[0010],[0021]-[0037],図1-5	1-2,4-5,8,10-12,14,17
Y	段落[0002]-[0003],[0006],[0008]-[0010],[0021]-[0037],図1-5	6-7,14,16
A	全文,全図	13,15
Y	JP 2007-194510 A (ＴＤＫ株式会社) 02.08.2007 (2007-08-02) 段落[0043],図8	6-7
A	全文,全図	13,15
Y	JP 2012-144433 A (ＴＤＫ株式会社) 02.08.2012 (2012-08-02) 段落[0027]-[0030],[0051],[0053],図7	6-7
A	全文,全図	13,15
Y	JP 6-290916 A (太陽誘電株式会社) 18.10.1994 (1994-10-18) 段落[0014],図3	16
A	全文,全図	13,15

☑ Ｃ欄の続きにも文献が列挙されている。

☑ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー
“A” 特に関連のある文献ではなく、一般的技術水準を示すもの
“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
“O” 口頭による開示、使用、展示等に言及する文献
“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの
“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
“Y” 特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
“&” 同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
17.01.2022	01.02.2022

名称及びあて先
日本国特許庁(ISA/JP)
〒100-8915
日本国
東京都千代田区霞が関三丁目４番３号

権限のある職員（特許庁審査官）
小林　大介 5D 4814
電話番号 03-3581-1101 内線 3551

C.　関連すると認められる文献

引用文献のカテゴリー*	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
Y	JP 3062441 U (コーア株式会社) 14.07.1999 (1999-07-14) 段落[0008],図2(b)	16
X	JP 1-235221 A (株式会社村田製作所) 20.09.1989 (1989-09-20) 第2頁左上欄第7-10行,第2頁左下欄第2行-右下欄第20行,第3頁左上欄第20行-右上欄第9行,第2,5-6図	1-6,8-9,14
Y	第2頁左上欄第7-10行,第2頁左下欄第2行-右下欄第20行,第3頁左上欄第20行-右上欄第9行,第2,5-6図	7,14,16
A	全文,全図	13,15
P, A	WO 2021/039047 A1 (株式会社村田製作所) 04.03.2021 (2021-03-04) 全文,全図	1-17
A	JP 2003-77776 A (ティーディーケイ株式会社) 14.03.2003 (2003-03-14) 全文,全図	1-17
A	JP 2018-193287 A (三井金属鉱業株式会社) 06.12.2018 (2018-12-06) 全文,全図	1-17

国際調査報告
パテントファミリーに関する情報

国際出願番号
PCT/JP2021/042702

引用文献	公表日	パテントファミリー文献	公表日
JP 2008-177188 A	31.07.2008	（ファミリーなし）	
JP 2007-194510 A	02.08.2007	（ファミリーなし）	
JP 2012-144433 A	02.08.2012	（ファミリーなし）	
JP 6-290916 A	18.10.1994	（ファミリーなし）	
JP 3062441 U	14.07.1999	（ファミリーなし）	
JP 1-235221 A	20.09.1989	（ファミリーなし）	
WO 2021/039047 A1	04.03.2021	（ファミリーなし）	
JP 2003-77776 A	14.03.2003	（ファミリーなし）	
JP 2018-193287 A	06.12.2018	（ファミリーなし）	