

P 0301259

11.07.01

Eljárás, illetve rendszer jelátmenet detektálására, illetve jelváltozás komparálására, illetve jel adására és vételére, továbbá kommunikációs, illetve jelfogadó, illetve jelátviteli rendszer, továbbá rendszer valamint eljárás

KÖZZÉTÉTELI PÉLDÁNY

Kivonat

A találmány tárgya általánosságban a számítástechnikában, számítógépekben zajló jel-kommunikációra vonatkozik, ezen belül összefoglalóan egy integrált áramköri interfészre, továbbá eljárásra, adatok nagy sebességű blokk-átvitelére, több integrált áramkör között, buszos vagy ponttól-pontig rendszerben, csökkentett teljesítményigénnyel. Találmányunk még pontosabban egy eljárás és egy rendszer egy beérkező jelben egy ismert megelőző szintről egy jelátmenet detektálására, továbbá egy kommunikációs rendszer, egy jelfogadó rendszer egy beérkező jelben egy ismert megelőző logikai állapothoz képest egy jelátmenet detektálására, továbbá egy jelátviteli rendszer, továbbá egy eljárás egy beérkező jelnek egy megelőző logikai állapottal történő összehasonlítására, továbbá egy eljárás kis feszültség-ugrású aszimmetrikus jel adására és vételére, ezen túlmenően ezt a területet érintő több rendszer és több eljárás.

(4. ábra)



Eljárás, illetve rendszer jelátmenet detektálására, illetve jelváltozás komparálására, illetve jel adására és vételére, továbbá kommunikációs, illetve jelfogadó, illetve jelátviteli rendszer, továbbá rendszer valamint eljárás

A találmány tárgya általánosságban a számítástechnikában, számítógépekben zajló jel-kommunikációra vonatkozik, ezen belül összefoglalóan egy integrált áramköri interfészre, továbbá eljárásra, adatok nagy sebességű blokk-átvitelére, több integrált áramkör között, buszos vagy ponttól-pontig rendszerben, csökkentett teljesítményigénnyel. Találmányunk még pontosabban egy eljárás és egy rendszer egy beérkező jelben egy ismert megelőző szintről egy jelátmenet detektálására, továbbá egy kommunikációs rendszer, egy jelfogadó rendszer egy beérkező jelben egy ismert megelőző logikai állapothoz képest egy jelátmenet detektálására, továbbá egy jelátviteli rendszer, továbbá egy eljárás egy beérkező jelnek egy megelőző logikai állapottal történő összehasonlítására, továbbá egy eljárás kis feszültség-ugrású aszimmetrikus jel adására és vételére, ezen túlmenően ezt a területet érintő több rendszer és több eljárás.

A digitális számítástechnikában, és más digitális alkalmazásokban használt félvezető integrált áramkörök gyakran alkalmaznak nagyon nagy fokú integráltságú, ismert angol rövidítéssel VLSI áramköröket, egyszeres vagy sokszegmensű jelvivő vezetékeken történő bináris kommunikáció megvalósítására. A hagyományos jelvivő vezetékek olyan nyomvonalakat, szakaszokat tartalmaznak, amelyeket megfelelő hordozón, például nyomtatott áramköri lapon alakítanak ki. Minden egyes jelvivő vezetéket kialakíthatunk például úgynevezett mikroszalag tápvezetők és szalagvezetők tápvezetők segítségével, hogy olyan jelvivő vezetéket kapjunk, amely körülbelül 50-70 Ω tartományba eső impedanciával rendelkezik. Egy másik lehetőség értelmében minden egyes jelvivő vezetéket saját impedanciájával zárhatunk le a vezeték két végén. Egy ilyen jelvivő vezeték meghajtója kimeneti terhelésként 25-35 Ω terhelést érzékel.

Elfogadható fogyasztás érdekében a nagyfrekvenciás jeleknek kis amplitúdójú jeleknek kell lenniük. Ahhoz, hogy egy vevő zajos környezetben, például GTL, HSTL, SSTL vagy RAMBUS környezetben könnyen detektálni tudja a feszültségváltozásokat (például 0,8 V-ról 1,2 V-ra), az áramnak nagyon nagynak kell lennie (például meghajtónként 50-60 mA-nek). Egy szokásos vevő olyan komparátorokat használ, amelynek a VREF referencia fe-



szültsége a magas feszültség szint és a alacsony feszültség szint között megközelítőleg középértékre van beállítva. A referencia feszültség jel olyan nagy impedanciájú egyenfeszültségű VREF referencia feszültség, amely idővel követni tudja a tápfeszültség ingadozásokat, de a hirtelen és rövid idejű zajokkal szemben érzéketlen. Hagyományosan a magas kimenő feszültség (angol rövidítéssel VOH) és az alacsony kimenő feszültség (angol rövidítéssel VOL) a kibocsátó forrásból származó jeleket jelent, míg a magas bemenő feszültség (angol rövidítéssel VIH) és az alacsony bemenő feszültség (angol rövidítéssel VIL) kifejezések olyan jelekre vonatkoznak, amelyek a vételhez használt eszköz bemenetére érkeznek, jóllehet ezeket ugyanaz a jel is alkothatja.

Az 1A. ábrán egy RAMBUS technológiát alkalmazó, az ismert műszaki szinthez tartozó 10 vevő felépítését tüntettük fel tömbvázlat szinten. A 10 vevő 100 csatlakoztató felületet tartalmaz, amely 103 jelvezetékeken keresztül belső 110 bemeneti vevőkhöz van csatlakoztatva. Mindegyik 110 bemeneti vevőhöz egy 105 referencia feszültség jel van vezetve, amelyet a tápfeszültségből állítanak elő. A tápegység egyenfeszültségű kimenő jele általában ± 5 %-os tűrésen belül változhat. Az 1B. ábrán 125 idődiagramot tüntettünk fel, amely egy VREFh magas referencia feszültség szinthez és egy VREFl alacsony referencia feszültség szinthez viszonyított jel lefolyását ábrázolja. A VREFh magas referencia feszültség szint és VREFl alacsony referencia feszültség szint értékek általában a VREF referencia feszültség jel előállításához használt tápegység kimenőjének változásától függenek. Az elfogadható jelpolaritás detektáláshoz egyrészt nagy feszültségugrásra, vagyis a magas feszültségű jel és az alacsony feszültségű jel közötti jelszint-különbségre, másrészt pedig a VREF referencia feszültség jel fölött és alatt stabil jelszintekre van szükség. A jelenleg alkalmazott aszimmetrikus jelzés-technológiák feszültségugrása hagyományosan 0,8 V körüli értékű.

Az 1C. ábrán egy ugyancsak az ismert műszaki szinthez tartozó, RAMBUS technológiát alkalmazó 150 vevő számunkra érdekes részletének vázlatát tüntettük fel tömbvázlat szinten. A 150 vevő mindaddig mintavételezi 167 bemeneti jel és 154 VREF referencia feszültség jel szintjét, amíg azok olyan stabil értéket nem érnek el, mely értéken 160 és 165 jelkapuk lezárnak. Miután a 160 és 165 jelkapuk lezártak, 172 érzékelő kapuelektrodát engedélyezzük, hogy megszüntessük az árambelövést. Az 1D. ábrán olyan 175 idődiagramot tüntettünk fel, amely a 150 vevő működését mutatja be egy mintajel alapján. A 150 vevő mintavételezi a 154 VREF referencia feszültség jelet és a 167 bemeneti jelet, amíg azok



egy stabil szintet nem érnek el, például egy alacsony bemeneti feszültség szintet, és - miközben a 167 bemeneti jel értéke stabil, a 150 vevő érzékeli ennek a 167 bemeneti jelnek az értékét. Mint azt fent említettük, a megbízható jeldetektáláshoz szükség van arra, hogy a jelváltozás elég gyors legyen ahhoz, hogy a 150 vevő stabil jelet tudjon vételezni egy megfelelő jelfelépülési és jeltartási időtartamon belül. Ennek a feszültségugrásnak a legkisebb ciklusidő 30%-ánál rövidebb időn belül kell lefolynia, hogy kellő időtartamot hagyjon a jel felfutására, tartására, és lefutására. Ahogy a minimális ciklusidő 1 ns alá csökken, a jel felfutási, tartási és lefutási idők is csökkennek, amelyhez még egy nagyfrekvencián működő nagy kapacitív terhelést jelentő környezetben folyó áramok is társulnak. Az IEEE P1596.3 számú, a villamos mérnökök és elektronikai mérnökök intézete által kibocsátott javaslatban megnevezett kisműködésű differenciális jeltovábbítás (angolul Low Voltage Differential Signalling, LVDS) ezt a problémát úgy igyekszik megoldani, hogy komplementer jelek alkalmazásának a költségére 250 mV-os feszültségugrást alkalmaz. A komplementer jeltovábbítás azonban óhatatlanul megnöveli az áramkörü tokok lábszámát, valamint a tokozás méretét.

A számítógép rendszerek ezen felül általában olyan buszrendszert használnak, amelyben a buszhoz különböző eszközök csatlakoznak. Ezek legtöbbje órajelgenerátort használ az adat-, cím- és vezérlőjelek érvényességének az ellenőrzésére. Az 1E. ábrán olyan ismert, DRDRAM-ot használó 2100 rendszer felépítését vázoltuk, amely két 2136 és 2138 szegmensből álló 2130 órajel vezetéket használ. Az egyik 2136 szegmens az adatbusz egyik végétől a busz másik végének közelében található 2137 fordulópontig terjed, a másik 2138 szegmens pedig a 2137 fordulóponttól az adatbusz első végéhez vezet vissza. 2120 jelbusz továbbítja az adat-, cím- és vezérlőjeleket. Ez a topológia biztosítja, hogy a 2120 jelbuszon küldött jel mindig egyidejűleg és azonos irányban halad, mint az eszköz által a jel vételéhez használt 2132 órajelgenerátor jele. Ez hibátlanul működik, ha a terhelés nélküli jelek és a 2132 órajelgenerátor jele lényegileg azonos, és a 2132 órajelgenerátort használjuk a jel mintavételezéséhez és vételéhez. A rendszer azonban egyes esetekben kétszeres adatsávszélességet is igényelhet, mely esetekben az ilyen típusú buszrendszernek meg kell kettőznie a jelek számát, még ha a cím- és vezérlőjelek azonosak is, és meg lehetne osztani ezeket.

A fentiek alapján belátható, hogy az olcsó, igen bonyolult integráltságú digitális rendszerekben meglévő és használt technológiában jelentkező nagyszámú aszimmetrikus jel nagy-

frekvenciás alkalmazásához szükség van újszerű, kis fogyasztású meghajtókra és megbízható vevőkre.

A találmánnyal célunk a fent vázolt igény olcsó és megbízható kielégítése.

A találmány szerinti rendszerben kis feszültségugrású differenciál szinkron feszültség és időzítés referencia jeleket használunk, hogy a nagyfrekvenciás jelzés céljára az ugyanattól az integrált áramkörtől származó ugyanolyan feszültségugrású aszimmetrikus jelek komparálását el tudjuk végezni. Leírásunkban az említett jeleket rövidítve SSVTR és SSVTR negált módon jelöljük, ahol az utóbbi jelölés logikai negálást jelent. Minden jelvivő vezetékét mindkét végén a szükséges, jellemző impedanciával zárunk le. Az SSVTR és SSVTR negált jelek kapcsolják át minden esetben, hogy az adó integrált áramkörrel az érvényes jelek kerüljenek kibocsátásra. Minden egyes jel vevő két komparátort tartalmaz, melyek közül az egyik a kapott jelet az SSVTR jellel hasonlítja össze, a másik komparátor pedig az SSVTR negált jellel hasonlítja össze. A jelenlévő bináris érték határozza meg, hogy éppen mely komparátor van felcsatlakoztatva, előnyösen kizárólagos VAGY logika segítségével az SSVTR illetve SSVTR negált jelhez. Mindaddig, amíg az SSVTR és SSVTR negált jelek meg nem változtatják bináris értéküket, a vevőben lévő, csatlakoztatott komparátorral detektáljuk, hogy történt-e változás a jel bináris értékében. Itt ismét abból indulunk ki, hogy az SSVTR és SSVTR negált jelek minden alkalommal megváltoztatják bináris értéküket, amikor a jel meg tudja változtatni bináris értékét. Az SSVTR és SSVTR negált jelek előnyösen a vett jellel szinkronizáltak.

A találmány szerinti eljárás során előállítunk egy oszcillátor forrással egy szinkron feszültséget és időzítés referencia értéket és annak komplementerét (ezek az SSVTR és SSVTR negált jelek), valamint egy bejövő, aszimmetrikus (egyik végén lezárt) jelet fogadunk. Az eljárás során az oszcillátor referencia jelet egy első komparátorral összehasonlítjuk a beérkező jellel, és létrehozunk egy első eredmény értéket, majd a jel komplementerét is összehasonlítjuk a bejövő jellel, amihez egy második komparátort használunk, hogy egy második eredmény értéket állítsunk elő. Ezt követően az előző jelen alapulva kimeneti jelként vagy az első, vagy a második eredmény értéket választjuk ki, úgy, hogy a kimeneti jelet összehasonlítjuk az SSVTR referencia jellel, valamint annak komplementerével az SSVTR negált jellel. A kiválasztási lépésben ezen túlmenően a kimeneti jelet a megelőző jeltől az első vagy a második eredmény érték irányában módosítjuk, az éppen felcsatlakoztatott komparátor segítségével. Ha a bejövő jel megváltozik, akkor a kiválasztás során ugyanazt a

komparátort tartjuk felcsatlakoztatva. Ha azonban a bejövő jel változatlan marad, akkor a kiválasztás során az éppen felcsatlakoztatott komparátort leválasztjuk, és a másik komparátort csatlakoztatjuk fel. Az eljárással ezt követően lehetővé tesszük az áramkör számára, hogy a beálló állapotok stabilizálódjanak.

A javasolt rendszer és eljárás révén előnyösen megszüntettük az igényt az iránt a nagy impedanciás VREF referencia feszültség jel iránt, amelyet a kis mértékben változó aszimmetrikus jelek összehasonlításához használtak a korábbiakban. Ezzel lecsökkentettük az igényt az eddig három különálló feszültség szint iránt (ezek voltak a kimeneti magas jelszint, a kimeneti alacsony jelszint, valamint a VREF referencia feszültség jelszintje), és immár csak két különálló feszültség szintre van szükség (nevezetesen a kimeneti magas jelszintre, valamint a kimeneti alacsony jelszintre). A VREF referencia feszültség jel elhagyása csökkenti az eddig az előállításához és fenntartásához felhasznált fogyasztást is. Két komparátoros vevővel lehetőségünk nyílik arra, hogy a vevőt ugyanazzal a komparátorral kapcsoljuk össze, ha a jel minden ciklusban megváltozik. Csupán egyetlen komparátort csatlakoztatunk, a jel valamint az SSVTR jel aktuális bináris értéke alapján. A rendszer minden egyes vevő vonatkozásában a többtől függetlenül beállítható késleltetéssel rendelkezik, a komparátor felcsatlakoztatásához vagy lecsatlakoztatásához, csökkentve ezzel a torzító hatást a szinkron jelek átvitele során. A rendszer többszörös differenciális szinkron feszültséggel és időzítési referencia jelekkel is ellátható, hogy többszörös aszimmetrikus jeleket tudjunk összehasonlítani ugyanabban az integrált áramkörben, például mikroprocesszorban vagy rendszervezérlőben, amely több jellel kapcsolódik. A javasolt rendszer és eljárás egy aszimmetrikus jelrendszerben képes differenciális jeltovábbítással összefüggő előnyöket biztosítani.

Ugyanennek az elgondolásnak az alapján a rendszert elláthatjuk kétirányú komplementer szinkron feszültség és időzítési referencia jelekkel, hogy kétirányú aszimmetrikus jeleket tudjunk összehasonlítani. A rendszer ellátható olyan meghajtóval vagy adóval, amellyel szabályozni tudjuk, hogy a jelváltozási sebesség a teljes jelperiódusnak lényeges részét képezze, csökkentve ezzel a kimeneti áramot. A rendszer belső impedancia illesztő áramkört, például felhúzó ellenállásokat, vagy földelt kapus p-channel félvezetőket tartalmazhat, hogy a jelvivő vezeték karakterisztikus impedanciáját mindkét végén illeszteni tudjuk egy központi feldolgozó egység, CPU és egy átmeneti gyorsítótár (cache), vagy egy CPU és egy rendszervezérlő közötti ponttól-pontig kapcsolathoz. A rendszer kettős komparátor



áramkörrel rendelkezik, hogy egy két komplementer jeles aszimmetrikus buszt, amelyen a differenciál busz összehasonlítható zavarvédeltsége mellett kell jeleket adni és venni, át tudjunk alakítani a memória, a processzor vagy egyéb, széles adatbusz-típusú integrált áramkör belső adatbuszává. A rendszer előnyösen változó adási eszköz méretű, lassú bekapcsolási és lassú kikapcsolási jellemzőkkel, hogy az összes jel mindegyik SSVTR és SSVTR negált jelcsoportban, és minden, együtt küldött jelre vonatkozóan hasonló jelto-vábbítási sebességeket biztosítson. Ezen túlmenően - kézenfekvő módon - a vezérlőjeleket és a címjeleket az adatjeleket közvetítő csatornától különböző csatornán is forgalmazhat-juk. Ez lehetővé teszi, hogy a vezérlőjel csatornát és a címjel csatornát más frekvencián használjuk, mint az adatcsatornát, és lehetővé teszi, hogy minden egyes csatorna terhelése eltérő lehessen.

A kitűzött feladat megoldása során olyan eljárást vettünk alapul egy beérkező jelben egy ismert megelőző logikai szintről egy átmenet detektálására, amelynek során a találmány szerint egy rezgő referenciajelet állítunk elő; egy beérkező jelet fogadunk; és az oszcilláló referenciajelet összehasonlítjuk a beérkező jellel, hogy a beérkező jelben egy, egy ismert korábbi logikai állapothoz viszonyított átmenetet detektáljunk.

A találmány szerinti eljárás egy előnyös foganatosítási módja értelmében az összehasonlí-tás során egy első eredményt állítunk elő; és a megelőző logikai állapot alapján egy vezér-lőjelet állítunk elő, annak vezérlésére, hogy az első eredmény alapján bocsássunk-e ki egy kimeneti jelet.

A találmány szerinti eljárás egy további előnyös foganatosítási módja értelmében a vezér-lőjel előállítása során összehasonlítjuk az oszcilláló referenciajelet és a kimeneti jelet.

Ugyancsak előnyös a találmány értelmében, ha az első eredmény a kimeneti jelet a meg-előző logikai állapotból az első eredmény irányában módosítja; és a vezérlőjel előállítása során összehasonlítjuk az oszcilláló referenciajelet és a kimeneti jelet, amíg a kimeneti jel logikailag még mindig azonos a megelőző logikai állapottal.

Előnyös továbbá, ha az első eredménnyel a kimeneti jelet az előző logikai állapotból az el-ső eredmény irányában módosítjuk; és a vezérlőjel előállítása során összehasonlítjuk az oszcilláló referenciajelet és a kimeneti jelet, miután a kimeneti jel logikailag már az első eredménnyel azonos.

Fentieken túlmenően előnyös, ha beérkező jelként aszimmetrikus jelet fogadunk.

A találmány szerinti eljárás egy további előnyös foganatosítási módja értelmében az oszcilláló referencijel a beérkező jellel szinkronban van.

Ugyancsak előnyös a találmány értelmében, ha az oszcilláló referencijellel feszültség- és időzítési attribútumokat hozunk létre.

Előnyös továbbá, ha az oszcilláló referencijeleket negáljuk.

Előnyösen egy oszcilláló referencijel komplementert állítunk elő; és ezt az előállított komplementer oszcilláló referencijeleket hasonlítjuk össze az éppen beérkező jellel, és a megelőző logikai állapottal, hogy a beérkező jelben egy az előző logikai állapothoz képest egy átmenetet detektáljunk.

Fentieken túlmenően előnyös, ha az oszcilláló referencijel egy oszcilláló forrással szinkron feszültséget valamint meghatározott jelváltozási sebességű és ciklusidejű időzítési referenciát foglal magában, ahol a jelváltozási sebesség lényegében a ciklusidő felével azonos.

A kitűzött feladat megoldása során továbbá olyan rendszert vettünk alapul egy beérkező jelben egy megelőző logikai állapothoz képest egy átmenet detektálására, amelynek a találmány értelmében egy oszcilláló referencijeleket illetőleg egy beérkező jelet fogadó első és második bemeneti terminálja, logikailag a megelőző logikai állapottal azonos kimeneti jelet előállító kimeneti terminálja; az első és a második bemeneti terminálhoz csatlakoztatott, egy első eredmény létrehozásához a referencijeleket és a beérkező jelet összehasonlító első komparátora; és az első komparátorhoz csatlakoztatott, az első eredményt a megelőző logikai állapoton alapulva a kimeneti terminálhoz továbbító első vezérlője van.

A találmány szerinti rendszer egy előnyös kiviteli alakja értelmében az első vezérlő az oszcilláló referencia jelet és a kimeneti jelet összehasonlító vezérlő.

A találmány szerinti rendszer egy további előnyös kiviteli alakja értelmében az első eredmény a kimeneti jelet a megelőző logikai állapotból az első eredmény irányában módosító módon a kimeneti terminálhoz van kapcsolva, és az első vezérlő az oszcilláló referencia jel és a kimeneti jelnek az összehasonlítására van csatlakoztatva, amíg a kimeneti jel logikailag még mindig a megelőző logikai állapottal egyenlő.

Ugyancsak előnyös a találmány értelmében, ha az első eredmény a kimeneti terminálhoz van kapcsolva, a kimeneti jelnek az előző logikai állapotból az első eredmény irányában történő módosításához; és az első vezérlő úgy van csatlakoztatva, hogy az oszcilláló refe-

referencia jelet és a kimeneti jelet a kimeneti jelnek logikailag már az első eredménnyel azonos értékét követően hasonlítja össze.

Előnyös továbbá, ha a beérkező jel aszimmetrikus jel.

Fentieken túlmenően előnyös, ha az oszcilláló referencia jel a beérkező jellel szinkron jel.

Előnyösen az oszcilláló referencia jel feszültség és időzítés attribútumokat biztosító jel.

Ugyancsak előnyös a találmány értelmében, ha az oszcilláló referencia jel negált.

A találmány szerinti rendszer egy további előnyös kiviteli alakja értelmében az oszcilláló referencia jel egy oszcilláló, a forrással szinkron feszültséget, valamint jelváltozási sebességgel és ciklusidővel rendelkező időzítés referenciát foglal magában, ahol a jelváltozási sebesség lényegében a ciklusidő felével egyezik meg.

Ugyancsak előnyös a találmány értelmében, ha egy oszcilláló referencia jel összetevőt fogadó harmadik bemeneti terminálja, a komplementer oszcilláló referencia jelet és a beérkező jelet összehasonlító és annak alapján egy második eredményt előállító, a második és harmadik bemeneti terminálhoz csatlakoztatott második komparátora; továbbá a második komparátorhoz kapcsolt, a második komparátort a megelőző logikai állapot alapján a kimeneti terminállal összekapcsoló második vezérlője van.

A kitűzött feladat megoldása során fentieken túl olyan rendszert vettünk alapul, egy beérkező jelben egy megelőző logikai állapothoz képest egy átmenet detektálására, amelynek a találmány értelmében egy, logikailag a megelőző logikai állapottal azonos kimeneti jelet előállító kimeneti terminálja; a beérkező jel és egy oszcilláló referencia jel közötti különbséget erősítő, és egy első eredményt előállító első erősítője; a beérkező jel és az oszcilláló referencia jel komplementere közötti különbséget erősítő és ennek alapján egy második eredményt előállító második erősítője; az első erősítővel összekapcsolt, az első eredményt egy első kritérium alapján a kimeneti terminálhoz továbbító első kapcsolója; a második erősítővel összekötött, a második eredményt egy második kritérium alapján a kimeneti terminálhoz továbbító második kapcsolója; az első kritériumot az oszcilláló referencia jel és a kimeneti jel összehasonlítása alapján vezérlő első vezérlője; valamint a második kritériumot a komplementer referencia jel és a kimeneti jel összehasonlítása alapján vezérlő második vezérlője van.



A találmány szerinti rendszer egy előnyös kiviteli alakja értelmében az első kapcsoló az első erősítőt a kimeneti jelnek a megelőző logikai állapotból az első eredmény irányában történő módosítása érdekében a kimeneti terminálhoz csatlakoztató kapcsoló; továbbá a beérkező jel logikailag a megelőző logikai állapottal ellentétes jel; továbbá az első vezérlő az oszcilláló referencia jelet és a kimeneti jelet a kimeneti jelnek logikailag még a megelőző logikai állapottal azonos értéke alatt összehasonlító módon van csatlakoztatva; és a második vezérlő a komplementer referencia jelet és a kimeneti jelet még a kimeneti jelnek logikailag a megelőző logikai állapottal azonos értéke alatt összehasonlító módon van csatlakoztatva.

A találmány szerinti rendszer egy további előnyös kiviteli alakja értelmében az első kapcsoló az első erősítőt a kimeneti jelet a megelőző logikai állapotból az első eredmény irányában módosító módon van a kimeneti terminálhoz csatlakoztatva; továbbá a beérkező jel logikailag a megelőző logikai állapottal azonos; továbbá az első vezérlő az oszcilláló referencia jelet és a kimeneti jelet a kimeneti jelnek logikailag már az első eredménnyel azonos értéke során összehasonlító módon van csatlakoztatva; és a második vezérlő a komplementer referencia jelet és a kimeneti jelet a kimeneti jelnek már a logikailag az első eredménnyel azonos értéke után összehasonlító módon van csatlakoztatva.

Ugyancsak előnyös a találmány értelmében, ha a beérkező jel aszimmetrikus jel.

Előnyös továbbá, ha a referencia jel a beérkező jellel szinkron jel.

Fentieken túlmenően előnyös, ha a referencia jel feszültség és időzítés attribútumokat biztosító jel.

A találmány értelmében ugyancsak előnyös, ha a referencia jel negált.

Fentieken túlmenően előnyös, ha a referencia jel egy oszcilláló forrás szinkron feszültséget, valamint meghatározott jelváltozási sebességű és ciklusidejű időzítés referencia jelet tartalmaz, ahol a jelváltozási sebesség lényegében a ciklusidő felével egyenlő.

A kitűzött feladat megoldása során továbbá olyan kommunikációs rendszert vettünk alapul, amely a találmány szerint, egy első oszcilláló referencia jelet, az első oszcilláló referencia jellel komplementer második referencia jelet, valamint egy új jelet egy vevőhöz továbbító adója; az első oszcilláló referencia jelet, a második oszcilláló referencia jelet és az új jelet a vevőhöz eljuttató, az adóhoz csatlakoztatott jelvivő vezetékai; valamint a jelvivő vezetékhez csatlakoztatott, az első oszcilláló referencia jelet, a második oszcilláló referencia



jelet és az új jelet vevő, és az új jelbe egy ismert előző logikai állapothoz képest az új jel és az egyik oszcilláló referencia jel összehasonlítása alapján egy átmenetet detektáló vevője van.

A találmány szerinti kommunikációs rendszer egy előnyös kiviteli alakja értelmében az adó az oszcilláló referencia jel komplementerét a vevőhöz továbbító adóként van kiképezve; a jelátviteli vonalak az oszcilláló referencia jel komplementerét a vevőhöz továbbító vonalak; és a vevő egy átmenetet az új jel és a megelőző jel komplementer oszcilláló referencia jelhez történő összehasonlítása alapján detektáló vevő.

A találmány szerinti kommunikációs rendszer egy további előnyös kiviteli alakja értelmében a vevő az első oszcilláló referencia jelet, a második oszcilláló referencia jelet és az új jelet fogadó első, második és harmadik bemeneti terminállal van ellátva; továbbá logikailag az ismert megelőző logikai állapottal azonos állapotú kimeneti jelet előállító kimeneti terminálja van; továbbá az első oszcilláló referencia jelet és az új jelet összehasonlító és annak alapján egy első eredményt előállító, az első bemeneti terminálhoz és a harmadik bemeneti terminálhoz csatlakoztatott első komparátora; valamint az első komparátorhoz és a második komparátorhoz csatlakoztatott, az első eredmény és a második eredmény egyikét az új jelben fellelhető átmeneten alapulva a kimeneti terminálhoz továbbító vezérlője van.

Ugyancsak előnyös a találmány értelmében, ha a vezérlő az értékeket az oszcilláló referencia jelek és a kimeneti jel alapján összehasonlító vezérlő.

Előnyös továbbá, ha az első eredmény a kimeneti jelet a megelőző logikai állapotból az első eredmény irányában módosító módon a kimeneti terminálhoz csatlakoztatott eredmény; és a vezérlő az értékeket az oszcilláló referencia jelek és a kimeneti jel alapján, a kimeneti jelnek még a megelőző logikai állapottal fennálló logikai azonossága alapján összehasonlító módon van csatlakoztatva.

Fentieken túlmenően előnyös, ha az első eredmény a kimeneti jelet a megelőző logikai állapotból az első eredmény irányában módosító módon van a kimeneti terminálhoz csatlakoztatva; és a vezérlő az értékeket az oszcilláló referencia jelnek és a kimeneti jelnek logikailag már az első eredménnyel azonos értéke után összehasonlító módon van csatlakoztatva.

A találmány értelmében ugyancsak előnyös, ha a beérkező jel aszimmetrikus jel.



A találmány szerinti kommunikációs rendszer egy további előnyös kiviteli alakja értelmében az oszcillátor referencia jelek az új jellel szinkron jelek.

Ugyancsak előnyös a találmány értelmében, ha az oszcilláló referencia jelek feszültség és időzítés attribútumokat biztosító jelek.

Előnyös továbbá, ha az első oszcilláló referencia jel negált.

Fentiekén túlmenően előnyös, ha az első oszcilláló referencia jel egy oszcilláló forrás szinkron feszültséget és meghatározott jelváltozási sebességű és ciklusidejű időzítés referenciát foglal magában, ahol a jelváltozási sebesség lényegében a ciklusidő felével egyezik meg.

A találmány értelmében ugyancsak előnyös, ha az adó memória vezérlőt, a vevő pedig memóriát foglal magában.

Előnyösen az adó egy mikroprocesszort és a vevő egy rendszer vezérlőt tartalmaz.

A találmány szerinti kommunikációs rendszer egy további előnyös kiviteli alakja értelmében a rendszer vezérlő memória vezérlőt tartalmaz.

A kitűzött feladat megoldása során fentiekén túlmenően olyan jelfogadó rendszert vettünk alapul, egy beérkező jelben egy ismert megelőző logikai állapothoz képest egy átmenet detektálására, amelynek a találmány szerint egy, a megelőző logikai állapottal logikailag megegyező kimeneti jelet előállító kimeneti terminálja, egy első vevője, az első vevővel párhuzamosan kapcsolt második vevője van, ahol az első vevő egy oszcilláló referencia jelet a beérkező jellel összehasonlító és annak alapján egy első eredményt előállító első komparátort; az első komparátorhoz csatlakoztatott; az első eredményt a kimeneti terminálhoz eljuttató első kapcsolót; és az első kapcsolóhoz csatlakoztatott, az oszcilláló referencia jelet a kimeneti jellel összehasonlító és annak alapján az első kapcsoló vezérlésére egy vezérlőjelet előállító első vezérlőt tartalmaz; a második vevő pedig egy komplementer oszcilláló referencia jelet a beérkező jellel összehasonlító és ennek alapján egy második eredményt előállító második komparátort; a második komparátorhoz csatlakoztatott, a második eredményt a kimeneti terminálhoz eljuttató második kapcsolót; és a második kapcsolóhoz csatlakoztatott, a komplementer oszcilláló referencia jelet a kimeneti jellel összehasonlító és annak alapján a második kapcsoló vezérlésére egy vezérlőjelet előállító második vezérlőt tartalmaz.



A találmány szerinti rendszer egy előnyös kiviteli alakja értelmében az első eredmény a kimeneti jelet a megelőző logikai állapotból az első eredmény irányában módosításhoz a kimeneti terminálhoz van csatlakoztatva; továbbá az első vezérlő az oszcilláló referencia jelet és a kimeneti jelet a kimenő jelnek még a megelőző logikai állapottal logikailag azonos állapotában összehasonlító módon van csatlakoztatva; és a második vezérlő a komplementer oszcilláló referencia jelet és a kimeneti jelet még a kimeneti jelnek a megelőző logikai állapottal logikailag azonos állapotában összehasonlító módon van csatlakoztatva.

A találmány szerinti rendszer egy további előnyös kiviteli alakja értelmében az első eredmény a kimeneti jelet a megelőző logikai állapotból az első eredmény irányában módosítóan van a kimeneti terminálhoz csatlakoztatva; továbbá az első vezérlő az oszcilláló referencia jelet és a kimeneti jelet a kimeneti jelnek már az első eredménnyel logikailag azonos állapotában összehasonlító módon van csatlakoztatva; és a második vezérlő a komplementer oszcilláló referencia jelet és a kimeneti jelet a kimeneti jelnek már az első eredménnyel megegyező logikai állapotában összehasonlító módon van csatlakoztatva.

A kitűzött feladat megoldása során továbbá olyan jelátviteli rendszert vettünk alapul, amely a találmány értelmében egy oszcilláló forrás szinkron feszültséget, valamint meghatározott jelváltozási sebességű, és az oszcilláló referencia jel ciklusidejének megközelítőleg felét kitevő ciklusidejű időzítés referenciát előállító generátort, valamint egy jelet valamint az oszcilláló referencia jelet egy vevőhöz továbbító, a generátorral összekapcsolt adót tartalmaz.

A kitűzött feladat megoldása során fentiekén túlmenően olyan eljárást vettünk alapul, egy beérkező jelnek egy megelőző logikai állapottal történő összehasonlítására, amelynek során a találmány értelmében egy oszcilláló referencia jelet, valamint egy komplementer oszcilláló referencia jelet állítunk elő; a beérkező jelet vesszük; egy első komparátorral az oszcilláló referencia jelet összehasonlítjuk a beérkező jellel, és ennek alapján egy első eredményt hozunk létre; majd egy második komparátorral a komplementer oszcilláló referencia jelet összehasonlítjuk a beérkező jellel, és ennek alapján egy második eredményt állítunk elő, és a megelőző logikai állapot alapján egy vezérlőjellel vezéreljük, hogy az első eredményt vagy a második eredményt továbbítjuk kimeneti jelként.

A találmány szerinti eljárás egy előnyös foganatosítási módja értelmében kimeneti jelként az első komparátoron keresztül a megelőző logikai állapotot adjuk ki; a beérkező jel logi-

kialag azonos a megelőző logikai állapottal; és a vezérlőjellel a második eredményt engedélyezzük kimeneti jelként.

A találmány szerinti eljárás egy további előnyös fogatosítási módja értelmében a megelőző logikai állapottal megelőzően a kimeneti jelet biztosítottuk az első komparátoron keresztül; a beérkező jel a megelőző logikai állapot logikai ellentéte; és a vezérlőjellel az első eredményt engedélyezzük kimeneti jelként.

A kitűzött feladat megoldása során továbbá olyan eljárást vettünk alapul kis feszültségugrású aszimmetrikus jel adására és vételére, amelynek során a találmány szerint egy kis feszültségugrású aszimmetrikus jelet egy forrástól egy vevőhöz továbbítunk; a forrástól a vevőhöz lényegében az aszimmetrikus jel jelváltozási sebességével megegyező jelváltozási sebességű első oszcilláló referencia jelet továbbítunk az aszimmetrikus jelben bekövetkező jelátmenettel egyidejűleg; a forrástól a vevőhöz az első oszcilláló referencia jellel komplementer második oszcilláló referencia jelet továbbítunk; a vevőben vesszük a jelet és az oszcilláló referencia jeleket; a jelet és az oszcilláló referencia jelek egyikét összehasonlítjuk és ezáltal egy kimeneti jelet állítunk elő; a kimeneti jelet egy vevő kimeneti termináljára vezetjük, amikor a jelben jelátmenet történik; és a kimeneti jelet leválasztjuk a vevő kimeneti termináljáról, ha a jelben nem következik be jelátmenet.

A találmány szerinti eljárás egy előnyös fogatosítási módja értelmében a forrás egy busz jelvivő vezetéken keresztül van a vevőhöz csatlakoztatva, és a busz a jelvivő vezeték karakterisztikus impedanciájával van mindkét végén lezárva.

A találmány szerinti eljárás egy további előnyös fogatosítási módja értelmében a forrás mindkét végén belsőleg lezárt ponttól-pontig típusú kapcsolaton keresztül van a vevőhöz csatlakoztatva.

Ugyancsak előnyös a találmány értelmében, ha a jel kis feszültségugrása nem haladja meg az 1 V-ot.

Előnyös továbbá, ha a jel kis feszültségugrása kisebb, mint a tápfeszültség 40 %-a.

Fentieken túlmenően előnyös, ha a jel jelváltozási sebessége kisebb, mint a 600 MHz-et meghaladó sebességgel továbbított jelek jelsebességének 110 %-a.

Előnyösen az oszcilláló referencia jelek lényegében azonos feszültségugrásúak.

A találmány értelmében ugyancsak előnyös, ha az oszcilláló referencia jelek lényegében azonos terhelésűek.

A kitűzött feladat megoldása során továbbá olyan eljárást vettünk alapul kis feszültségugrású aszimmetrikus jel adására és vételére, amelynek során a továbbfejlesztés szerint egy forrástól egy vevőhöz egy kis feszültségugrású aszimmetrikus jelet továbbítunk, ahol a vevő első komparátort, második komparátort és kimeneti terminált foglal magában; a forrástól egy pár komplementer oszcilláló referencia jelet továbbítunk a vevőhöz, ahol a referencia jelek jelváltozási sebessége lényegében azonos az aszimmetrikus jel jelváltozási sebességével, amikor az aszimmetrikus jelben jelátmenet történik; a vevővel vesszük a jelet és az oszcilláló referencia jeleket; és a komparátorok közül csak egyet csatlakoztatunk a kimeneti terminálhoz, a kimeneti terminál pillanatnyi logikai értéke és az oszcilláló referencia jelek értéke alapján, és a másik komparátort leválasztjuk a kimeneti terminálról.

A találmány szerinti eljárás egy előnyös foganatosítási módja értelmében a felcsatlakoztatás során a csupán egyetlen komparátort az aszimmetrikus jelben bekövetkező jelátmenettel egyidejűleg csatlakoztatjuk a kimeneti terminálhoz.

A találmány szerinti eljárás egy további előnyös foganatosítási módja értelmében a csatlakoztatás során csupán az egyik komparátort választjuk le, és a másik komparátort csatlakoztatjuk, ha az aszimmetrikus jelben nem következik be jelváltozás.

Ugyancsak előnyös a találmány értelmében, ha a másik komparátorral a kimeneti terminál aktuális logikai értékét visszaállító kimeneti jelet állítunk elő.

Előnyös továbbá, ha a komparátorokkal az aszimmetrikus jelet összehasonlítjuk az oszcilláló referencia jelekkel, és az összehasonlítás alapján állítunk elő kimeneti jeleket.

Fentieken túlmenően előnyös, ha csak az egyik komparátorral érzékeljük az aszimmetrikus jelet differenciál üzemmódban a differenciál jelekkel azonos zajmentességgel, ha az aszimmetrikus jelben éppen jelátmenet következik be.

A találmány értelmében ugyancsak előnyös, ha a másik komparátorral érzékeljük az aszimmetrikus jelet differenciál üzemmódban a differenciál jelekkel megegyező zaj immunitással, ha az aszimmetrikus jelben nem következik be jelugrás.

Előnyösen a forrás egy első eszköz blokkon van elrendezve, és a vevő ugyanazon eszköz egy másik blokkján van elrendezve, eszközön belüli p-csatornás felhúzó lezáró elemekkel.

A kitűzött feladat megoldása során továbbá olyan rendszert vettünk alapul, amelynek a továbbfejlesztés értelmében egy mester véggel valamint egy szolga véggel ellátott vezérlő busza, egy mester véggel és egy szolga véggel ellátott első referencia jel busza; az első referencia jel busz mester végéhez csatlakoztatott, egy azon megjelenő oszcilláló referencia jelet továbbító első referencia adója; egy mester véggel és egy szolga véggel rendelkező adatbusza, egy mester véggel és egy szolga véggel rendelkező második referencia jel busza; a második referencia jel busz mester végéhez csatlakoztatott, azon egy oszcilláló referencia jelet továbbító második referencia jel adója; a második referencia jel busz szolga végéhez csatlakoztatott, azon egy oszcilláló referencia jelet elküldő harmadik referencia jel adója; továbbá a vezérlő busz mester végéhez egy vezérlőjelet a vezérlő buszra juttató mester eszköz, amely a vezérlőjellel társított első adatjelnek az adatbuszra juttatásához, és egy, a vezérlőjel függvényében egy második adatjelnek az adatbusztól történő fogadásához az adatbusz mester végéhez van csatlakoztatva, továbbá a harmadik referencia jel adótól származó oszcilláló referencia jelet a második adatjelben egy jelátmenet detektálásához a harmadik referencia jel adótól származó oszcilláló referencia jel vételéhez és felhasználásához a második referencia jel busz mester végéhez van csatlakoztatva; valamint a vezérlőjel mester eszköztől történő vételéhez a vezérlő busz szolga végéhez csatlakoztatott szolga eszközzel rendelkezik, amely a vezérlőjelben egy jelátmenet detektálásához az első referencia jel adótól származó oszcilláló referencia jel vételéhez és használatához az első referencia busz szolga végéhez van csatlakoztatva, és a mester eszköztől a vezérlőjellel társított első adatjel vételéhez az adatbusz szolga végéhez van csatlakoztatva (és a vezérlőjel függvényében a második adatjelnek a vezérlőeszközhöz juttatásához), és az első digitális jelben egy jelátmenet detektálásához a második referencia jel adótól származó oszcilláló referencia jel vételéhez és felhasználásához a második referencia jel busz szolga végéhez kapcsolódik.

A találmány szerinti rendszer egy előnyös kiviteli alakja értelmében a vezérlő busznak egy első terhelése, az adatbusznak pedig egy második terhelése van.

A találmány szerinti rendszer egy további előnyös kiviteli alakja értelmében az első terhelés megegyezik a második terheléssel.

Ugyancsak előnyös a találmány értelmében, ha az első terhelés különbözik a második terheléstől.



Előnyös továbbá, ha a vezérlőjellel társított harmadik adatjelet hordozó második adatbuszszal van ellátva.

Fentiekén túlmenően előnyös, ha a vezérlőbusz, az első referencia jel busz, az adatbusz és a második referencia jel busz a mester végén belső lezáró ellenállással rendelkezik, szolgál végén pedig külső lezáró ellenállással van ellátva.

A találmány értelmében ugyancsak előnyös, ha a mester eszköztől egy vezérlőjel vételéhez a vezérlőbuszhoz, továbbá az első referencia jel adótól származó oszcilláló referencia jel vételéhez az első referencia jel buszhoz, továbbá egy adatjelnek a mester eszköztől való vételéhez, valamint egy adatjelnek a mester eszközhöz történő elküldéséhez az adatbuszhoz, és az oszcilláló referenciajelnek a második referencia jel adótól történő vételéhez a második referencia jel buszhoz csatlakoztatott második szolgálja eszköze van.

Előnyösen az első szolgálja eszközt a második szolgálja eszközhöz valamint a mester eszközhöz csatoló órajel busszal; valamint az órajel buszra órajelet létrehozó és bocsátó, ezzel lényegében a mester eszköz számára az első szolgálja eszköztől és a második szolgálja eszköztől jelek egyidejű vételét lehetővé tevő óragenerátora van.

A kitűzött feladat megoldása során továbbá olyan eljárást vettünk alapul, amelynek során a találmány szerint egy mester eszközzel vezérlőjelet adunk egy vezérlőbuszon keresztül egy első szolgálja eszköznek; egy első oszcilláló referencia jelet bocsátunk ki egy első referencia jel buszon keresztül az első szolgálja eszközhöz, a vezérlőjelben jelátmenetek detektálásához; a mester eszközzel a vezérlőjellel társított első adatjelet bocsátunk ki egy első adatbuszon keresztül az első szolgálja eszközhöz; és egy második oszcilláló referencia jelet bocsátunk ki egy második referencia jel buszon keresztül az első szolgálja eszközhöz, az első adat jelben jelátmenetek detektálásához.

A találmány szerinti eljárás egy előnyös fogatosítási módja értelmében a vezérlő buszra egy első terhelést bocsátunk, és az első adatbuszra egy második terhelést bocsátunk.

A találmány szerinti eljárás egy további előnyös fogatosítási módja értelmében az első terhelést a második terheléssel azonosra választjuk.

Ugyancsak előnyös a találmány értelmében, ha az első terhelést a második terheléstől különbözőre választjuk.

Előnyös továbbá, ha a mester eszközzel egy második adatbuszon keresztül a vezérlőjellel társított második adatjelet továbbítunk az első szolga eszközhöz.

Fentieken túlmenően előnyös, ha mindegyik vezérlő buszt, első referencia jel buszt, első adatbuszt és a második referencia jel buszt egyik végén belső lezáró ellenállással, másik végén külső lezáró ellenállással lezárjuk.

A találmány értelmében ugyancsak előnyös, ha a mester eszköz és az első szolga eszköz között egy második szolga eszközt alakítunk ki; az első szolga eszköztől a második szolga eszközhöz, majd onnan a mester eszközhöz egy órajel buszt hozunk létre; és az órajel buszra órajelet bocsátunk, amellyel a mester eszköz számára az első szolga eszköztől és a második szolga eszköztől lényegében egyidejű jelvételezt engedélyezünk.

A kitűzött feladat megoldása során továbbá olyan eljárást vettünk alapul, amelynek során a továbbfejlesztés értelmében egy vezérlőbuszon át egy mester eszköztől egy vezérlőjelet fogadunk; a vezérlőjelben jelátmenetek detektálásához egy első referencia jel buszon keresztül egy első oszcilláló referencia jelet veszünk; a vezérlőjellel társított első adatjelet egy első adatbuszon át vesszük a mester eszköztől; és az első adatjelben jelátmenetek detektálásához egy második referencia jel buszon keresztül második oszcilláló referencia jelet veszünk.

A kitűzött feladat megoldása során fentieken túlmenően olyan eljárást vettünk alapul, amelynek során a találmány szerint egy mester eszközzel egy vezérlő buszon keresztül egy első szolga eszközhöz vezérlőjelet továbbítunk; a vezérlőjelben jelátmenetek detektálásához egy első referencia jel buszon keresztül egy első oszcilláló referencia jelet továbbítunk az első szolga eszközhöz; egy mester eszközzel a vezérlőjel függvényében egy első adatjelet fogadunk egy első adatbuszon keresztül az első szolga eszköztől; és a mester eszközzel az első adatjelben jelátmenetek detektálásához egy második oszcilláló referencia jelet veszünk egy második referencia jel buszon keresztül az első szolga eszköztől.

A találmány szerinti eljárás egy előnyös foganatosítási módja értelmében egy első terhelést biztosítunk a vezérlő busz számára, és egy második terhelést biztosítunk az első adatbusz számára.

A találmány szerinti eljárás egy további előnyös foganatosítási módja értelmében az első terhelést a második terheléssel azonos nagyságúra választjuk.

Ugyancsak előnyös a találmány értelmében, ha az első terhelést a második terheléstől eltérő értékűre választjuk.

Előnyös továbbá, ha egy második adatbuszon keresztül az első szolga eszköztől a vezérlőjel függvényében egy második adatjelet veszünk.

Fentiekén túlmenően előnyös, ha a vezérlő buszt az első referencia jel buszt, az első adatbuszt és a második referencia jel buszt egyik végén belső lezáró ellenállással, másik végén külső lezáró ellenállással lezárjuk.

A találmány értelmében ugyancsak előnyös, ha a mester eszköz és az első szolga eszköz között egy második szolga eszközt alakítunk ki; az első szolga eszköztől a második szolga eszközhöz, majd attól a mester eszközhöz egy órajel buszt alakítunk ki; és az órajel buszra órajelet vezetünk, amellyel a mester eszköz számára engedélyezzük az első szolga eszköztől és a második szolga eszköztől érkező jelek egyidejű vételét.

A kitűzött feladat megoldása során továbbá olyan eljárást vettünk alapul, amelynek során a továbbfejlesztés értelmében egy mester eszköztől egy vezérlő buszon keresztül egy vezérlőjelet fogadunk; a vezérlőjelben jelátmenetek detektálásához egy első referencia jel buszon keresztül egy első oszcilláló referencia jelet veszünk; a vezérlőjel függvényében egy adatjelet küldünk egy adatbuszon keresztül a mester eszközhöz; és az adatjelben jelátmenetek detektálásához egy második oszcilláló referencia jelet küldünk egy második referencia jel buszon keresztül a mester eszközhöz.

A kitűzött feladat megoldása során fentiekén túl olyan rendszert vettünk alapul, amelynek a találmány értelmében vezérlő busz terminálja, első referencia jel busz terminálja, az első referencia jel busz terminálhoz egy oszcilláló referencia jel továbbításához csatlakoztatott első referencia jel adója, első adatbusz terminálja, második referencia jel busz terminálja, egy oszcilláló referencia jel adásához a második referencia jel busz terminálhoz csatlakoztatott második referencia jel adója, valamint olyan mester eszköze van, amely egy vezérlőjelnek a vezérlő busz terminálhoz történő továbbításához a vezérlőbusz terminálhoz, egy első, a vezérlőjellel társított adatjelnek az első adatbusz terminálhoz történő továbbításához az első adatbusz terminálhoz, a vezérlőjel függvényében az első adatbusz termináltól egy második adatjel vételéhez ugyancsak az első adatbusz terminálhoz, és a második adatjelben egy jelátmenet detektálásához a második referencia jel busz termináltól kapott beérkező

oszcilláló referencia jel vételéhez és felhasználásához a második referencia jel busz terminálhoz csatlakoztatott mester eszköz.

A találmány szerinti rendszer egy előnyös kiviteli alakja értelmében a vezérlő busz terminálra első terhelés hat, az adatbusz terminálra második terhelés hat.

A találmány szerinti rendszer egy további előnyös kiviteli alakja értelmében az első terhelés megegyezik a második terheléssel.

Ugyancsak előnyös a találmány értelmében, ha az első terhelés különbözik a második terheléstől.

Előnyös továbbá, ha a rendszernek a mester eszközhöz csatlakoztatott második adatbusz terminálja van, ahol a mester eszköz a vezérlőjellel társított harmadik adatjelet a második adatbusz terminálhoz továbbító, és a vezérlőjel függvényében egy negyedik adatjelet a második adatbusz termináltól fogadó mester eszközként van kiképezve.

Fentieken túlmenően előnyös, ha a vezérlő busz terminál, az első referencia jel busz terminál, az adatbusz terminál és a második referencia jel busz terminál belső lezáró ellenállással van társítva.

A találmány értelmében ugyancsak előnyös, ha a rendszer egy szolga eszközt tartalmaz, amely a mester eszköztől egy vezérlőjel vételéhez a vezérlő busz terminálhoz, az első referencia jel adótól egy első oszcilláló referencia jel vételéhez az első referencia jel busz terminálhoz, a mester eszköztől egy első adatjel vételéhez és második adatjelnak a mester eszközhöz elküldéséhez az első adatbusz terminálhoz, valamint a második referencia jel adótól a második oszcilláló referencia jel vételéhez a második referencia jel busz terminálhoz van csatlakoztatva.

A találmány szerinti rendszer egy további előnyös kiviteli alakja értelmében a rendszer órajel szolga eszköztől történő vételéhez órajel busz terminált tartalmaz.

A kitűzött feladat megoldása során továbbá olyan rendszert vettünk alapul, amely a továbbfejlesztés értelmében vezérlő busz terminált, első referencia jel busz terminált, adatbusz terminált, második referencia jel busz terminált, egy oszcilláló referencia jelnek a második referencia jel busz terminálhoz való elküldéséhez a második referencia jel busz terminálhoz csatlakoztatott első referencia jel adót, valamint olyan első szolga eszközt tartalmaz, amely a vezérlő busz termináltól egy vezérlőjel vételéhez a vezérlő busz terminálhoz,



továbbá a vezérlőjelben egy jelátmenet detektálásához egy első referencia jel busz termináltól származó oszcilláló referencia jel vételéhez és használatához az első referencia jel busz terminálhoz, a vezérlőjellel társított első adatjel adatbusz termináltól való vételéhez, és a vezérlőjel függvényében egy második adatjelnak az adatbusz terminálhoz való elküldéséhez az adatbusz terminálhoz, valamint az adatjelben egy jelátmenet detektálásához a második referencia jel busz termináltól származó oszcilláló referencia jel vételéhez és használatához a második referencia jel busz terminálhoz van csatlakoztatva.

A találmány szerinti rendszer egy előnyös kiviteli alakja értelmében a vezérlő busz terminálra első terhelés, az adatbusz terminálra egy második terhelés hat.

A találmány szerinti rendszer egy további előnyös kiviteli alakja értelmében az első terhelés megegyezik a második terheléssel.

Ugyancsak előnyös a találmány értelmében, ha az első terhelés különbözik a második terheléstől.

Előnyös továbbá, ha a vezérlőjellel társított harmadik adatjel vételéhez és a vezérlőjel függvényében egy negyedik adatjel elküldéséhez az első szolga eszközhöz csatlakoztatott második adatbusz terminálja van.

Fentieken túlmenően előnyös, ha a vezérlő busz terminál, az első referencia jel busz terminál, az adatbusz terminál és a második referencia jel busz terminál külső lezáró ellenállással van társítva.

A találmány értelmében ugyancsak előnyös, ha a rendszernek órajel busz terminálja, valamint az órajel busz termináltól órajelet a mester eszközhöz eljuttató óragenerátora van.

A kitűzött feladat megoldása során fentieken túlmenően olyan rendszert vettünk alapul, amelynek a találmány szerint egy vezérlőjelet egy vezérlő buszon keresztül egy első szolga eszközhöz eljuttató eszköze, a vezérlőjelben jelátmenetek detektálásához egy első oszcilláló referencia jelet egy első referencia jel buszon keresztül az első szolga eszközhöz eljuttató eszköze, továbbá a vezérlőjellel társított első adatjelet egy első adatbuszon keresztül az első szolga eszközhöz eljuttató eszköze, valamint az első adatjelben jelátmenetek detektálásához egy második oszcilláló referencia jelet egy második referencia jel buszon keresztül az első szolga eszközhöz eljuttató eszköze van.



A kitűzött feladat megoldása során továbbá olyan rendszert vettünk alapul, amelynek a továbbfejlesztés értelmében egy vezérlő buszon keresztül egy mester eszköztől érkező vezérlőjelet fogadó eszköze, a vezérlőjelben jelátmenetek detektálásához egy első referencia jel buszon keresztül egy első oszcilláló referencia jelet vevő eszköze, a vezérlőjellel társított első adatjelet egy első adatbuszon keresztül a mester eszköztől fogadó eszköze, valamint az első adatjelben jelátmenetek detektálásához egy második referencia jel buszon keresztül egy második oszcilláló referencia jelet fogadó eszköze van.

A kitűzött feladat megoldása során fentiekén túl olyan rendszert vettünk alapul, amelynek a találmány szerint egy vezérlő buszon keresztül egy első szolga eszközhöz egy vezérlőjelet kibocsátó eszköze, a vezérlőjelben jelátmenetek detektálásához egy első referencia jel buszon keresztül egy első oszcilláló referencia jelet az első szolga eszközhöz eljuttató eszköze, a vezérlőjel függvényében egy első adatjelet egy első adatbuszon keresztül az első szolga eszköztől fogadó eszköze, valamint az első adatjelben jelátmenetek detektálásához egy második referencia jel buszon keresztül az első szolga eszköztől egy második oszcilláló referencia jelet fogadó eszköze van.

A kitűzött feladat megoldása során továbbá olyan rendszert vettünk alapul, amelynek a továbbfejlesztés szerint egy mester eszköztől egy vezérlő buszon keresztül egy vezérlőjelet fogadó eszköze, a vezérlőjelben jelátmenetek detektálásához egy első referencia jel buszon keresztül egy első oszcilláló referencia jelet fogadó eszköze, a vezérlőjel függvényében egy adatjelet egy adatbuszon keresztül a mester eszközhöz eljuttató eszköze, valamint az adatjelben jelátmenetek detektálásához egy második referencia jel buszon keresztül a mester eszközhöz egy második oszcilláló referencia jelet elküldő eszköze van.

Előnyös végül a találmány szerinti eljárás olyan foganatosítási módja, amely a forrás egy eszközblokkot foglal magában, és a vevő egy másik, eszközön belüli p-csatornás felhúzó lezáró eszközökkel ellátott ugyanolyan eszköz blokkot tartalmaz.

A találmányt az alábbiakban a csatolt rajz segítségével ismertetjük részletesebben, amelyen a javasolt eljárás és rendszer néhány példakénti kiviteli alakját tüntettük fel. A rajzon az

- 1A. ábra egy ismert, RAMBUS rendszerű vevő tömbvázlata, az
- 1B. ábrán az 1A. ábra szerinti ismert vevőben használt jelszinteket bemutató idődiagram látható, az
- 1C. ábra egy másik ismert, RAMBUS rendszerű vevő tömbvázlata, az



- 1D. ábrán az 1C. ábra szerinti ismert vevőben alkalmazott jelszinteket bemutató idődiagram látható, az
- 1E. ábra két szegmenses órajel vezetéket használó, DRDRAM alapú ismert rendszer egy részletének vázlata, a
- 2A. ábrán a találmány szerinti rendszer egy lehetséges, mester-szolga eszközöket használó kiviteli alakjának áttekintő tömbvázlatát tüntettük fel, a
- 2B. ábra a 2A. ábra szerinti, a végeken impedancia-illesztő lezáró ellenállásokkal ellátott jelvivő vezetékes rendszer tömbvázlata, a
- 3A. ábrán az SSVTR és SSVTR negált differenciál referencia jeleket a jel észlelési idő függvényében bemutató idődiagramot tüntettünk fel, a
- 3B. ábrán az SSVTR és SSVTR negált jeleket egy aszimmetrikus jel függvényében bemutató idődiagramot tüntettünk fel, a
4. ábra aszimmetrikus jelhez való vevők elvi magas szintű vázlata, az
5. ábrán egy adótól egy jelvivő vezetéken át kommunikációs jeleket egy vevőhöz továbbító eljárás lehetséges fogatosítási módjának a folyamatábrája látható, a
- 6A. ábra lassú bekapcsolási és lassú kikapcsolási meghajtó elvi vázlatát mutatja, amely minden jelhez használható, a
- 6B. ábra beállítható jelváltozási sebességű és jelkésleltetésű meghajtó elvi vázlata látható, a
- 7A. ábrán egy a 4. ábrán vázolt aszimmetrikus jelű vevő egy első lehetséges kiviteli alakjának az elvi felépítése követhető nyomon, a
- 7B. ábrán egy, a 4. ábrán látható aszimmetrikus jelű vevő egy második lehetséges kiviteli alakjának elvi felépítését tüntettük fel, a
- 7C. ábrán a 4. ábra szerinti aszimmetrikus jelű vevő egy harmadik lehetséges kiviteli alakjának elvi vázlata látható, és a
- 7D. ábrán a 4. ábra szerinti aszimmetrikus jelű vevő egy negyedik lehetséges kiviteli alakjának elvi felépítési vázlata figyelhető meg, a



- 8A. ábra a 4. ábra szerinti SSVTR- SSVTR negált komparátor egy lehetséges kiviteli alakjának áramköri részleteit bemutató elvi diagram, a
- 8B. ábra a 4. ábra szerinti SSVTR- SSVTR negált komparátor egy további lehetséges kiviteli alakjának áramköri részleteit bemutató elvi diagram, a
9. ábrán az adás közbeni csúszás megakadályozására szolgáló, egyedileg beállítható késleltetésekkel rendelkező vevők tömbvázlata látható, a
10. ábrán jelformákat, valamint azok közötti eltolódást tüntettünk fel, a
11. ábra a 2. ábra szerinti rendszer huzalozásának egy lehetséges vázlata, a
- 12A. ábra a találmány szerinti, ponttól-pontig rendszer tömbvázlata, a
- 12B. ábrán a 12A. ábra szerinti, az integrált áramkör belsejében impedancia illesztő földelt kapus p-csatornás eszközökkel rendelkező ponttól-pontig rendszer tömbvázlata, a
- 13A. ábrán egyetlen integrált áramkörrel megvalósított, egyirányú jelző rendszer és egy kétirányú jelző rendszer perspektivikus tömbvázlata látható, a
- 13B. ábrán egyetlen integrált áramkörön kialakított négy jelzési rendszert bemutató perspektivikus tömbvázlat látható, a
- 14A. ábra olyan korábbról ismert, rögzített értékű referencia feszültséget ábrázol, amelynek értéke a logikai magas feszültség szint és a logikai alacsony feszültség szint között félúton rögzített, a
- 14B. ábra olyan komplementer referencia feszültség jeleket ábrázol, amelyek a többi jellel egyező feszültség szint ugrásúak, a
- 15A. ábra egy adatjel valamint egy referenciajel közötti különbséget erősítő differenciál erősítő vázlata, a
- 15B. ábrán egy vezérlő logika felépítésének tömbvázlata látható, a
16. ábra olyan differenciál erősítőket tartalmazó aszimmetrikus jelű vevő tömbvázlata, mely erősítőket a vevő használaton kívüli állapotában a vevő kikapcsolása céljából "vevő kikapcsol" vagy "vevő bekapcsol" jelekkel kapuzunk, a



17. ábrán olvasásból írásba, vagy írásból olvasásba gyors busz fordulást igénylő alkalmazásban jelátmeneti időket bemutató idődiagramot tüntettünk fel, a
18. ábra egy ponttól-pontig rendszer felépítésének általános tömbvázlata, a
19. ábra olyan több buszos rendszer vázlata, amelyben a jeleket egyidejűleg vesszük, és a
20. ábra nagyobb sáv szélesség biztosításához három busszal rendelkező rendszer általános tömbvázlata látható.

Találmányunk egy jelzési rendszert, valamint eljárást biztosít nagysebességű kommunikáció céljára multiplexelt buszokon vagy ponttól-pontig összeköttetéseken, több VLSI eszköz között, valamint kis energiafogyasztást biztosít az aszimmetrikus jelfogadás napjainkban használt módszereihez, megoldásaihoz képest. A jelzési rendszert felhasználhatjuk arra, hogy egy multiplexelt busszal több memória eszközt csatlakoztassunk egy memória vezérlőhöz, adat-, cím- és vezérlő információ blokk átviteléhez. Többszörös buszok alkalmazásával olyan eszközöket, mint például DRAM-ok, keresztkapcsolók, processzorok, nagy SRAM-ok és rendszervezérlők, tudunk összehozni egymással, hogy négy Gb/ajts feletti sáv szélességeket érjünk el. Látszólag a számítógépes vagy egyéb digitális rendszerekhez szükséges bármilyen jelet el tudunk küldeni ezen a buszon keresztül. A szakterületen jártas szakember számára könnyen felismerhető, hogy a számítógép rendszer összes eszköze, például processzora használni tudja a javasolt rendszerben alkalmazott eljárást, valamint busz struktúrát.

Az ábrák közül néhányat, amelyen a találmány jobb megértése céljából napjainkban használt ismert megoldásokat vázoltunk, leírásunk bevezető részében már közelebbről is érintettünk. A 2A. ábrán olyan 200 rendszer áttekintő tömbvázlatát tüntettük fel, amelyben egy (adáshoz használt) 205 mester eszköz egy busz architektúrát megvalósító 215 jelvivő vezetékeken keresztül több 210 szolga eszközhöz van a találmány szerinti módon csatlakoztatva. A 205 mester eszköz és a 210 szolga eszköz pár egy lehetséges megvalósítása mikroprocesszort és rendszervezérlőt, vagy memória vezérlőt és memória eszközt (például DRAM-ot) foglalhat magában. Mint látható, a 205 mester eszköz úgy van konfigurálva, hogy a 215 jelvivő vezetékeken keresztül párhuzamosan az egyes 210 szolga eszközökhöz hűsz jelet tudjon eljuttatni, beleértve ezek közé az aszimmetrikus S0-S17 jeleket, a kis fe-



szültségugrású komplementer szinkron feszültség és időzítési referencia SSVTR és SSVTR negált jeleket, (az ábrán nem látható) tápfeszültség és test vezetékeket. Az S0-S17 jelek lehetnek adat, cím vagy vezérlőjelek, akár multiplexelten, akár multiplexelés nélkül, ahogy a mindenkor használt protokoll azt előírja. Természetesen a felsoroltakon kívüli jelek is továbbíthatók, például órajel, vagy a rendszer protokollja vagy a rendszer szinkronizálhatósága által megkívánt inicializáló vagy egyéb célú jelek.

Mint a 3A. ábrán látható, az SSVTR és SSVTR negált jelek minden alkalommal jelszintet váltanak, ha a 205 mester eszköz érvényes jeleket bocsát ki. A szakterületről nyilvánvaló, hogy a 210 szolga eszköz több 405 vevőt foglalhat magában (ezek a 4. ábrán láthatók), ahol minden egyes 405 vevő két komparátort tartalmaz, egyiket a jelnek az SSVTR jelhez történő összehasonlításához, egyet pedig a jelnek az SSVTR negált jelhez történő összehasonlításához. Egy jelen lévő bináris érték határozza meg, mely komparátor kapcsolódik 420 kimeneti terminálhoz, adott esetben kizárólagos VAGY logikát használva az SSVTR és az SSVTR negált jelekkel. Mindaddig, amíg az SSVTR és az SSVTR negált jelek meg nem változtatják bináris értéküket, a 405 vevőben az éppen engedélyezett komparátor detektálja, hogy történt-e változás a jel bináris értékében.

Egy buszon vagy két pont közötti csiptől-csipig történő kommunikációhoz az összes jelet lényegében és előnyösen ugyanabban az időpontban továbbítjuk ugyanattól a csiptől a másik csiphez, vagy a többi csiphez, amelyek a buszra csatlakoznak, és a jelátmeneteket tekintve lényegében azonos felfutási, lengési és lecsengési tulajdonságokkal rendelkeznek. Hasonlóképpen, csipen belüli kommunikáció céljára a jeleket előnyösen ugyanabban az időben bocsátjuk ki ugyanarról a területről, vagy blokkból a csipen belül kialakított többi területhez vagy blokkhoz, és ezek is lényegében azonos jel felfutási, lengési és lecsengési jeltulajdonságokkal bírnak a jelátmeneteket illetően. A később ismertetésre kerülő 19. és 20. ábrák mutatnak be olyan rendszert valamint eljárást, melyek segítségével biztosíthatjuk, hogy a jeleket lényegében egy időben tudjuk kibocsátani.

Hogy a külső buszon rendkívül nagy adatátviteli sebességeket valósíthassunk meg, a busz típusokat akkor kezdeményezzük, amikor az SSVTR jel szintje alacsony (vagyis az SSVTR negált jel szintje magas). Minden egyes blokk átvitelt az alatt a ciklus alatt kezdünk, amikor az SSVTR jel alacsony, és akkor végzünk, amikor az SSVTR jel magasra vált, hogy a 405 vevőt könnyen előre be tudjuk állítani a jel utolsó bináris értékére. Ezzel párhuzamos bitszámú lökésszerű (burst) adattovábbítást érhetünk el. Ha a jeleknek meg



kell változtatniuk irányukat (a jelek multiplex természete következtében), egy vagy több holt ciklusra lehet szükség a jelterjedési késések miatt a busz lekezeléséhez, vagy kétirányúság esetén az SSVTR és SSVTR negált jelek visszaállításához. A később ismertetésre kerülő 17. ábra mutatja a kétirányú időzítést a busz irány fordításhoz, a holtciklusok elkerülése érdekében.

A 2B. ábrán a 2A. ábrán látható 200 rendszert ábrázoló tömbvázlat látható. A 200 rendszer 215 jelvivő vezetékeihez külső impedancia illesztő 220 ellenállások kapcsolódnak, melyek segítségével a 215 jelvivő vezetékek végei a rájuk jellemző impedanciával, 50-70 Ω közötti értékkel vannak lezárva. A VTT lezárási feszültség 2,5 V üzemi feszültség esetén előnyösen 1,8 V körüli nagyságú (vagyis ahol VCC feszültség értéke 2,5 V, VSS feszültség értéke 0 V). A névleges feszültségugrás előnyösen kisebb, mint 1,0 V, előnyösebben kisebb, mint a tápfeszültség értékének 40%-a, és legelőnyösebben 500 mV körüli értékű. Ezért, amint az a 3A. ábrán látható, a VOH magas kimenő feszültség értéke 1,8 V, a VOL alacsony kimenő feszültség értéke 1,3 V.

A 3A. ábra idődiagramján az egymással komplementer referencia SSVTR és SSVTR negált jeleket láthatjuk a jelérzékelési idők függvényében. Az SSVTR jel VOL alacsony kimenő feszültséggel indul, az SSVTR negált jel pedig VOH magas kimenő feszültséggel indul. Az első ciklusban a 205 mester eszköz az összes alacsony szintű jelet, beleértve az SSVTR negált jelet is, VOL alacsony kimenő feszültség szintre húzza, az impedanciaillesztő 220 ellenállások pedig az SSVTR jelet VOH magas kimenő feszültség szintre húzzák fel. A magas szintű aszimmetrikus jeleket az impedanciaillesztő 220 ellenállások a VOH magas kimenő feszültség szinten tartják. A megfelelő érzékelési időpillanat, vagyis az az időpont, amikor egy beérkező jel logikai szintjét megvizsgáljuk, az SSVTR és SSVTR negált jelek átmenetét követően, de az említett jeleknek még a stabil jelszintet el nem érő állapotában tekinthető, vagyis amikor az SSVTR vagy SSVTR negált jelek még nem érik el stabilan a VIH magas bemenő feszültséget, vagy VIL alacsony bemenő feszültséget. Az SSVTR és SSVTR negált jeleknek előnyösen azonos a felfutási idejük és lecsengési idejük, ahol minden egyes felfutási idő és lecsengési idő megközelítőleg egy referencia ciklus időnek a felét teszi ki.

A 3B. ábrán egy olyan idődiagramot tüntettünk fel, amelyen az SSVTR és SSVTR negált jelek lefolyása látható egy aszimmetrikus jelhez képest. Az aszimmetrikus jel az SSVTR negált jelhez hasonlóan magas szinten kezdődik, majd az SSVTR negált jellel együtt ala-



csony szintre vált át. Az aszimmetrikus jel ezt követően ezen az alacsony szinten marad, és ezáltal az SSVTR jellel válik azonossá, majd az SSVTR jellel együtt magas szintre vált át. Az aszimmetrikus jel ezután magas szintű marad, és ismét azonossá válik az SSVTR negált jellel.

A 4. ábrán olyan, aszimmetrikus jel feldolgozására szolgáló 210 szolgáló eszközt vázoltunk, amely minden egyes 215 jelvivő vezetékhöz egy-egy 405 vevővel rendelkezik. Minden egyes 405 vevőnek két 410 komparátora van, melyek közül az egyik 410a komparátor egy beérkező aszimmetrikus SNx jelet hasonlít az SSVTR jellel össze, egy másik 410b komparátor pedig ezt az SNx jelet az SSVTR negált jellel hasonlítja össze. Mindkét 410 komparátor kimeneti termináljai szelektív módon 415 kapcsolókon keresztül vannak 420 kimeneti terminálhoz vezetve. Látható, hogy a 420 kimeneti terminálra érkező SN kimeneti jel előnyösen egy teljes lefutású jel, (0 V-ról 2,5 V-ra).

Mint korábban jeleztük, az SSVTR jelet a kiinduláskor VOL alacsony kimenő feszültségre állítjuk, az SSVTR negált jelet és az SNx jelet VOH magas kimenő feszültségűre állítjuk be. Az SN kimeneti jelet a kiindulás során egy teljes ciklusú VOH magas kimenő feszültségűre állítjuk. Hasonlóképpen, a 410a komparátorral a magas feszültségű SNx jelet mínusz az alacsony feszültségű SSVTR jelet erősítjük, és ezzel kapjuk meg a VOH magas kimenő feszültségű jelet. A 410 komparátorral az SNx jel mínusz a magas feszültségű SSVTR jelet erősítjük, és ezzel egy zaj-erősített ismeretlen kimeneti jelet hozunk létre. A 415 kapcsoló beállítását 425 kizárólagos VAGY logikai kapuáramkörökkel vezéreljük. Ez pontosabban annyit jelent, hogy 425a kapuval egy teljes értékű erősített SSVTR jelet (ez a VT jel) hasonlítunk össze az SN kimeneti jellel, és ezáltal hozunk létre egy vezérlőjelet a 415 kapcsoló 415a kapcsolójának a vezérléséhez. 425b kapuval szintén egy teljes értékű SSVTR negált jelet (ez a VT negált jel) hasonlítunk össze az SN kimeneti jellel, és ezzel állítunk elő megfelelő vezérlőjelet 415b kapcsoló vezérléséhez. Ebben a kiindulási állapotban csupán az SSVTR jel, ennek megfelelően a VT jel szintje alacsony, miáltal a 425 kizárólagos VAGY áramkör 425a kapuja a 415a kapcsolót zárni fogja. Ennek megfelelően a 410 komparátor magas szintű kimenő jele eljut a 420 kimeneti terminálra. A 425 kizárólagos VAGY áramkör nyitja 415b kapcsolót, és ezzel megakadályozza, hogy a nem kívánt kimenő jel a 410 komparátor bemenetére jusson. A 405 vevő állapota stabil.

Ha megfigyeljük a 3B. ábrán vázolt példát, látható, hogy az aszimmetrikus SNx jelek alacsony szintre váltanak. Mint mindig, az SSVTR és SSVTR negált jelek egymással ellenté-



tes irányban váltanak szintet. Ennek megfelelően, amint az SSVTR jel és az SSVTR negált jel szintje közötti különbség eléri egy előre meghatározott értéket (előnyösen 250 mV-ot), a fent említett VT és VT negált jelek is állapotot váltanak. Hasonlóképpen, amint az SSVTR jel és az SNx jel szintváltása során ugyancsak eléri egy előre meghatározott különbséget, (előnyösen 250 mV-ot), a 410a komparátor kimenete ugyancsak vált, és VOL alacsony kimenő feszültségű lesz. Nyilvánvaló, hogy a külső SNx jeltől az SN kimeneti jel előállításaig tartó útvonal, valamint a teljes értékű VT és VT negált jelekhez tartozó útvonal mind tartalmaz egy 410 vagy 435 komparátort, és két 430 vagy 440 invertert. Így minden egyes 425 kizárólagos VAGY áramkör új bemenő jeleket kap, a 410 és 435 komparátorok által végrehajtott összehasonlítás gyorsasága alapján. Ebben a példában, mint az a 3B. ábra idődiagramjáról is kitűnik, az SSVTR és SSVTR negált jelek ugyanabban az időpillanatban érik el egy előre meghatározott szintkülönbséget, amikor az SSVTR és SNx jelek is eléri ugyanazt az előre meghatározott szintkülönbséget. Ennek megfelelően a 425a kapu továbbra is különböző bemeneti szinteket kap, és ugyanazt a 415a kapcsolót továbbra is zárva tartja, és lehetővé teszi, hogy a 410 komparátor VOL jel alacsony kimenő feszültsége rákerüljön a 420 kimeneti terminálra. A 405 vevő szintje továbbra is stabil.

Tovább nézve a 3B. ábra diagramját látható, hogy az aszimmetrikus SMx jel szintje nem változik. Mint mindig, az SSVTR és SSVTR negált jelek egymáshoz viszonyítva váltják szintjüket. Ennek megfelelően az éppen engedélyezett 410 komparátor továbbra is VOL alacsony kimenő feszültséget ad ki. Ha az SSVTR és SSVTR negált jelek egy előre meghatározott különbséget érik el egymáshoz képest, de még mielőtt az SSVTR jel elérné ugyanazt a feszültség értéket, mint az SNx jel (elkerülve ezzel a lehetőségét a kimenő jel nem definiált állapotának), a 425a kapu zár, a 425b kapu pedig nyit. Látható tehát, hogy attól az időpillanattól kezdve, amint az SSVTR negált jel emelkedni kezd, a 410 komparátor VOL alacsony kimenő feszültségű lesz, a 405 vevő pedig továbbra is stabil állapotú marad.

Minden egyes 405 vevő könnyen észleli és erősíti a 100-250 mV nagyságrendbe eső alacsony szintű jeleket is. Ha az aszimmetrikus SNx jelben szintátmenet történik, az SN kimeneti jel előző jelszintjéhez képest ellentétes szintű jelű lesz. Mivel mind az SSVTR jel (vagy SSVTR negált jel), mind pedig az aszimmetrikus SNx jel szintátmeneten esett át, továbbra is ugyanaz a 410 komparátor kapcsolódik a 420 kimeneti terminálhoz. Ha az aszimmetrikus SNx jel értéke vagy szintje nem változik, akkor az SN kimeneti jel sem



változik, és a jelátmenet elején még felcsatlakoztatott 410 komparátor lekapcsolódik a 420 kimeneti terminálról, miután az SSVTR jelet és az SSVTR negált jelet fogadó 405 vevő azok új VT és VT negált jelét felerősítette, és a másik 410 komparátor kapcsolódik a 420 kimeneti terminálhoz, amely addig az ellentétes értelmű jelet kapta. Ily módon a régi kimenő szintet helyreállítottuk.

Látható, hogy egy 405 vevőt 425 kizárólagos VAGY áramkörök nélkül is meg tudunk váltósítani. Ez úgy lehetséges, hogy az ismert polaritású SSVTR és SSVTR negált jeleket használjuk a kiindulási ciklusban, és az összes aszimmetrikus SNx jel szintjét a kiindulás-kor magasan tartjuk. Az SSVTR és SSVTR negált jelek minden egyes ciklusban szintet váltanak. Így polaritásuk minden egyes ciklusban megállapítható a rendszer órajele segítségével egy szinkron rendszerben, és az egyes ciklusokat minden második órajel ciklusban definiáljuk (vagyis ha az SSVTR jel szintjét alacsonyra, az SSVTR negált jel szintjét magasra állítjuk). Ezt követően csupán az SN kimeneti jel értékét vagy szintjét kell figyel-nünk, hogy a 410 komparátorokat fel tudjuk kapcsolni és le tudjuk választani, attól függő-en, hogy a figyelt SN kimeneti jel szintje változik-e minden egyes ciklusban, vagy sem. Ha az SN kimeneti jel állapota minden egyes ciklusban változik, az éppen felcsatlakoztatott 410 komparátort a jelzett állapotban hagyjuk. Ha azonban az SN kimeneti jel szintje nem változik, az éppen felkapcsolt 410 komparátort leválasztjuk, és a másik, addig leválasztott 410 komparátort kapcsoljuk fel az előző helyére, és így tovább.

Könnyen érthető, hogy a találmány szerinti rendszer lehetővé teszi, hogy minden jelet kis impedanciájú forrásokhoz csatlakoztassunk, lehetővé téve, hogy a jelek olyan feszültség-és zaj körülményeket teremtsenek, mely körülmények láthatólag hasonlóak a zajos környe-zetben használt differenciál-jelzéssel, és lehetővé teszi a feszültséglengések csökkentését, összehasonlítva az egyéb aszimmetrikus jelzési technológiákkal, mint amilyen a RAMBUS HSTL vagy GTL. A csupán példaként bemutatott kiviteli alaknál jelzett kis értékű, 0,5 V-os lengés nagyon nagy jelsebességek esetén is sokkal kisebb teljesítmény felhasználást tesz lehetővé, mint a többi létező aszimmetrikus jelzési technológiák esetében. Ezen túlmenően az is látható, hogy minden egyes 405 vevő az SNx jeleket, vagyis aszimmetrikus jeleket a jelek átmenete alatt erősíti, anélkül, hogy ehhez hagyományos órajelre vagy egyéb időzítő jelre lenne szüksége, kivéve az SSVTR, SSVTR negált jeleket, valamint azok erősített változatait, a VT és VT negált jeleket.

Az 5. ábra olyan folyamatábra, amelyen egy adótól egy jelvivő vezetéken át kommunikációs jeleket egy vevőhöz továbbított eljárás egy lehetséges fogatosítási módjának a folyamata látható. Az 500 eljárás 505 lépésében a 205 mester eszközzel az SSVTR jelet VOL alacsony kimenő feszültségűre állítjuk be, és minden aszimmetrikus jelet, (ezek az SSVTR negált jel és az SNx jel) VOH magas kimenő feszültségűre állítunk be, majd 510 lépésben minden aszimmetrikus SN kimeneti jelet teljes jeliciklusban magas szintre állítunk be. 515 lépésben a 405 vevővel a 410a komparátort, amely az SSVTR jelet hasonlítja össze minden egyes aszimmetrikus SNx jellel, rákapcsolunk a 405 vevő 420 kimeneti termináljára. 517 lépésben a 405 vevővel a 215 jelvivő vezetékeken lévő összes jelet hagyjuk lecsengeni. Az itt említett 505-517 lépéseket rendszer inicializáló lépésekként is nevezhetjük.

520 lépésben a 205 mester eszközzel az SSVTR és SSVTR negált jeleket ellentétes értékűre, szintűre állítjuk be egymással egyidejűleg, és az összes aszimmetrikus SNx jelet a kívánt szintre állítjuk. 530 lépésben a 405 vevővel az aszimmetrikus SNx jelet a 410 komparátorokkal összehasonlítjuk az SSVTR és SSVTR negált jelekkel. 540 lépésben szintén a 405 vevő segítségével meghatározzuk, hogy megtörtént-e az aszimmetrikus SNx jelek szint átmenete. Ha megtörtént, akkor a 405 vevővel 545 lépésben az eredményt átadjuk a 420 kimeneti terminálnak, és továbbra is ugyanazt a 410 komparátort hagyjuk a 420 kimeneti terminállal összekapcsolva. Ha nem, akkor 550 lépésben az eddig felkapcsolt 410 komparátort leválasszuk, és a másik, eddig leválasztott 410 komparátort csatlakoztatjuk a 420 kimeneti terminálhoz, és tartjuk meg ugyanazt az SN kimeneti jelet. 555 lépésben a 405 vevővel meghatározzuk, hogy a lökésszerű jelfolyam még tovább tart-e. Ha igen, akkor az 500 eljárást 520 lépésben ismételjük, egyébként pedig az 500 eljárást befejezzük.

A 6A. ábrán 600 adóként tekintett kiviteli alakban egy aszimmetrikus SNx jelhez egy lassan bekapcsoló és lassan kikapcsoló 205 mester eszköz vázlata látható. A 600 adó NMOS 605 lehúzó eszközt tartalmaz, amely 610 jelvivő vezetékekhez kapcsolódik, és amelynek segítségével a kimeneti feszültséglengést VTT lezárási feszültség alatt 500 mV-ra tudjuk nagy pontossággal beállítani. Az NMOS 605 lehúzó eszköz egy NMOS T1 lehúzó tranzisztort foglal magában, amelynek forrása a 610 jelvivő vezetékekre csatlakozik, nyelője testelve van, kapuja pedig eltolás vezérlő áramkörhöz kapcsolódik. Ez a 620 eltolás vezérlő áramkör CMOS invertert tartalmaz, amely két T2, T3 tranzisztorból áll, melyek testre illetve tápfeszültségre kapcsolt R1, R2 ellenállások közé vannak beiktatva. A CMOS inverter bemenete 625 jelszabályozó eszközhöz csatlakozik. Például SSVTR vagy SSVTR negált

jel előállításához a 625 jelszabályozó eszköz oszcillátor lehet. Nyilvánvaló, hogy a lehúzás mértékét a rajzon nem látható regiszter, valamint csatlakozó sor (jumper) segítségével az inicializálás során be tudjuk állítani, hogy a megfelelő feszültség ugrást biztosítani tudjuk bármilyen eljárás illetve eszköz variációhoz. Egyéb eljárások, mint a visszacsatolási módszerek használata a szabályozás céljára, például Hans Schumacher és társai : " CMOS Subnanosecond True-ECL output buffer" című cikkéből ismerhetők meg, amely a J. Solid State Circuits nevezetű folyóirat 25. évfolyamának (1990. február) 150-154. oldalán található. Ha 20 mA-es áramot tartunk fent, és a 610 jelvivő vezeték mindkét végét 50 Ω -ban lezárjuk (R1 és R2 ellenállások felhasználásával), úgy minden feltétel és körülmény között egy 500 mV-os feszültségugrást hozunk létre. Hogy a 420 kimeneti terminálon lassú jelfelfutási és jellefutási sebességet érjünk el, és a lehető legkisebbre csökkentjük a reflexiókat, a jelcsatolási és lezáró hálózati zajokat, 665 eltolásvezérlő áramkörrel a T1 lehúzó tranzisztort úgy vezéreljük, hogy lassan kapcsoljon be és lassan kapcsoljon ki. Az előnyösnek ítélt jelváltozási sebesség 1,6 ns/V, 0,8 ns beállási idővel 500 mV esetén.

Egy egyenletesen változó felfutásszerű jelnél olyan jelek előnyös jelváltozási sebessége négyszerese az egy adott technológia mellett két inverter késésből és egy kizárólagos VAGY kapuáramkör késésből négyszerese a kiadódó összegnek. 0,25 μ -os CMOS technológia esetén, 2,5 V-os üzemi feszültség mellett az inverter késés 50 ps, a kizárólagos VAGY kapuáramkör késése megközelítőleg 120 ps. Ebből adódik, hogy a javasolt jelváltozási sebesség megközelítőleg 880 ps. 600 MHz-es frekvencia fölött továbbított jelek esetén a jelváltozási sebesség előnyösen kisebb, mint a jelsebesség 110%-a. Exponenciális jelek esetén a javasolt jelváltozási sebesség kis mértékben gyorsabb, ha a jel végső értékének 75 %-át hamarabb eléri, mint a beállási idő háromnegyede. A differenciális jelek előnyösen félúton keresztezik egymást a feszültségátmenet mentén. A feszültségátmenet megközelítőleg háromnegyedénél a jelek megközelítőleg 250 mV különbségűek, mely értéket igen gyorsan nagy jelugrássá tudunk konvertálni. Annak érdekében, hogy elkerüljük a zajok felerősítését, valamint, hogy elkerüljük a nem kívánt jelcsatolást a 405 vevő kimenetén a nem változó aszimmetrikus jelek vételekor, a 75 %-os érték és a végső jelérték közötti jelváltozási idő előnyösen nagyobb, mint a két inverter késésből és a kizárólagos VAGY kapuáramkör késéséből számított összeg. Nyilvánvaló, hogy a jelváltozási sebesség olyan gyors lehet, amilyen a 410 komparátor kimenetét elérő erősített zaj. Természetesen az éppen a 420 kimeneti terminállal összekapcsolt 410 komparátorról van szó. Így egy nem változó jel vételekor a 415 kapcsolók még azelőtt átkapcsolják az állapotot, mielőtt a 410



komparátor kimenete a zaj erősítés miatt állapotot váltana. Az éppen a 420 kimeneti terminálhoz csatlakoztatott 410 komparátor kimenete egy meghatározatlan (zajerősített) állapotot vesz fel. A 415 kapcsolóknak az állapotokat még azelőtt át kell kapcsolniuk, mielőtt ezek a meghatározatlan kimeneti szintek a további feldolgozás számára elérhetővé válnak. Az is nyilvánvaló továbbá, hogy az eszköz inkompatibilitások, gyártási tűrések és jelreflexiók is befolyásolják azt a sebességet, amellyel a 410 komparátor kimenete ezt az említett meghatározatlan állapotát felveszi. Ahogy azonban a technológia fejlődik, egyre kisebb kapu késések, egyre gyorsabb jelváltozási sebességek és egyre nagyobb jelsebességek válnak elérhetővé.

A 6B. ábrán egy beállítható jelváltozási sebességű és jelek közötti eltolású 205 mester eszköz vázlatát tüntettük fel, egy másik példakénti kiviteli alakból, amely 650 adóként működik. Ez a 650 adó szintén egy NMOS 655 lehúzó eszközt tartalmaz, amely a 610 jelvivő vezetékhez csatlakozik, hogy a kimenő jelugrást a VTT lezárási feszültség alatt 500 mV-ra tudjuk pontosan beállítani. Ez az NMOS 655 lehúzó eszköz egymással párhuzamosan kapcsolt NMOS 660 lehúzó tranzisztorokat tartalmaz, melyek forrása a 610 jelvivő vezetékre kapcsolódik, nyelője testelt, kapuja pedig a már említett 665 eltolásvezérlő áramkörrel áll összeköttetésben. A 665 eltolásvezérlő áramkör olyan CMOS invertert tartalmaz, amely két, egymással párhuzamosan kapcsolt 670 és 675 ellenállás csoport közé kötött T2, T3 tranzisztorból van felépítve. A CMOS inverter bemenete a 625 jelszabályozó eszközhöz kapcsolódik. A 670 és 675 ellenállás csoportok a jelfelfutási és jellecsengési idők beállítására szolgálnak. Nyilvánvaló, hogy a felfutási és lecsengési idők előnyösen olyan szimmetrikusak, amennyire ez csak lehetséges, hogy a változó jelek pontosan a változási út közepén keresztezzék egymást, és, hogy a jeleket a differenciális vevők egy időben tudják érzékelni. A szimmetria elérése, a jelváltozási sebesség és a kimeneti jelugrás beállítása a tesztelési fázis során hajtható végre, például az ábrán nem látható vezetőpályák, például biztosítékok megszakításával, vagy az inicializálás során, például egy az ábrán nem látható regiszter megfelelő beállításával.

Az is nyilvánvaló, hogy a jelváltozási idők kis mértékben magasabbak, mint a jelsebesség. Egyes erősen leterhelt buszokon a feszültségugrást megnövelhetjük, hogy ezzel kompenzáljuk a jelátviteli veszteségeket, és, hogy a 210 szolgálja eszközzel könnyen tudjunk 500 mV-os jelet mérni. Az is érthető, hogy a technológiától, a terheléstől, a vevő lefoglaltságtól és a jelhaladási késésektől függően különböző jelváltozási sebességek, exponenciális jel-



változási idők és feszültségugrások lehetségesek. Még a jelsebességnél kis mértékben magasabb átviteli idők is lehetségesek, végső értékük 90-95%-át elérő átmeneti jelekkel, a löketszerű jeltovábbítás során. Az aszimmetrikus SNx jelek és az SSVTR és SSVTR negált jelek közötti eltolást is a tesztelő fázis során állíthatjuk be, az NMOS 605, 655 lehúzó eszközök, valamint az azok előtt kialakított ellenállások segítségével, ismert módszerekkel, mint például a lézeres pálya átvágás, vagy a regiszter kód beállítása, hogy a 10. ábrán látható jel hullámformát megkapjuk. Mint ezen a 10. ábrán látható, az összes aszimmetrikus SNx jelnek egybe kell esnie, vagy 50 ps-nál is kisebb időn belül kell megelőznie az SSVTR és SSVTR negált jelek jelátmenetét. Ezt az eltolást a tesztelést követően be tudjuk állítani erre a kívánt jelzett szintre.

A 7A-7D. ábrákon a 4. ábrán bemutatott 405 vevő különböző lehetséges kialakításait változtuk. Nyilvánvaló, hogy a 405 vevő 410 komparátorainak minden egyes ciklusban üzemelniük kell, ami kis lefoglalási és felszabadítási késéseket igényel, nem vesz fel bemeneti áramot, és nem is táplál vissza áramot az ábrákon nem látható jelvivő vezetékbe. A közös differenciál erősítő mindezeket a követelményeket kielégíti. A 7A. ábrára áttérve látható, hogy a 210 szolga eszköz alkotta vevő duál 702 differenciál erősítőket használ, vagyis egy 702a differenciál erősítőt az SNx jelnek az SSVTR jellel történő összehasonlítására, és egy másik 702b differenciált erősítőt az SNx jelnek az SSVTR negált jellel történő összehasonlítására. A bemutatás teljesebbé tétele érdekében a 702 differenciál erősítők szerpét és működését kissé részletesebben is bemutatjuk. A 702 differenciál erősítők mindig engedélyezve vannak. A csatorna mérettől függően, ha az SSVTR jel nagyobb, mint az SNx jel - jelfeszültséget tekintve - úgy nagyobb áram folyik át a PMOS T10 tranzisztoron, miáltal 707 csomópont kimeneti feszültségét felhúzzuk (VCC feszültség közelébe, vagy 2,5 V-ra). Ha az SSVTR jel feszültsége kisebb, mint az SNx jel feszültsége, úgy több áram folyik ki az NMOS T11 tranzisztoron keresztül, miáltal a 707 csomópont kimeneti feszültsége alacsonyra csökken (VSS feszültség közelébe, vagy 0 V-ra). A 702 differenciál erősítő a kis feszültségugrású 0,5 V-os bemenőjelet nagy feszültségugrású SN kimeneti jellel alakítja át (0 V-ról 2,5 V-ra).

A 702 differenciál erősítők kimenetét 704 inverterrel erősítjük és invertáljuk, PMOS 706 kapukon keresztül vezetjük, majd 708 csomópontban közösítjük. A jelátviteli 706 kapuk szelektív működésűek, az SSVTR vagy SSVTR negált jelek erősített állapotával kizárólagos VAGY logikai kapcsolatban álló előző SN kimeneti jel erősített állapotának függvé-



nyében, vagyis a VT vagy VT negált jelektől függően. A kizárólagos VAGY kapuáramkör úgy van megtervezve, hogy ne lépjenek fel működési zavarok az SN kimeneti jel, a VT illetve VT negált jelek kis időzíti variációi esetén sem, amint azok megfelelő logikai szintjüket elérték.

Mint jeleztük, az ábrákon több kiviteli alakot vázoltunk. A 7A. ábrán olyan megoldást vázoltunk, amelyben mindig engedélyezett 702 differenciál erősítők találhatók, amelyeknek csupán az adó kapui vannak szelektív módon engedélyezve kisebb eszközszám és nagyobb sebesség esetén, a 7B. ábrán olyan differenciál erősítők láthatók, melyek adó kapui egyidejűleg kerülnek engedélyezésre, vagy letiltásra. A 7A. ábra 700 kiviteli alakja, és a 7B. ábra 720 kiviteli alakja mellett említésre méltó a 7C. ábra 740 kiviteli alakja, amelynek differenciál erősítőit ugyanaz a kizárólagos VAGY kapuáramkör engedélyezi, kisebb teljesítmény, az adó kapuknak a kizárólagos VAGY kimenet átmenete közbeni gyors letiltása, és az adó kapuknak a kizárólagos VAGY áramkör lecsengését követő lassú engedélyezése érdekében. A 7D. ábrán bemutatott 760 kiviteli alak p-csatornás differenciál erősítőt tartalmaz, 1,2 V-os VTT lezárási feszültséggel, még kisebb teljesítmény felvételű alkalmazásokhoz. Az összes differenciál erősítő kaput le tudjuk tiltani a teljesítmény felvétel csökkentése céljából, ha a vevőt vagy az eszközt nem választjuk ki, vagy az eszköz éppen mély készenléti állapotban található. A differenciál erősítőket a T11 tranzisztor lezárásával tudjuk letiltani.

Ha 1,2 V-os VTT lezárási feszültséget, valamint a 7D. ábrán bemutatott 405 vevőt használunk, a teljesítmény felvételt további 33 %-kal tudjuk csökkenteni. Ez annyit jelent, hogy a feszültségugrás 1,2 V-ról 0,7 V-ra csökken, megfelelő távolságokat biztosítva a testpotenciál változásaitól, és kellően kis teljesítmény felvételt lehetővé téve a hordozható rendszerek számára. Az üzemi frekvencia összehasonlítható a buszra csatlakozó kevesebb eszköz számmal, amely kis méretű hordozható eszközök esetén általánosnak mondható. Az adó szerepet betöltő 205 mester eszköz továbbra is egy NMOS T1 lehúzó tranzisztor lehet, vagy párhuzamos kapcsolt NMOS 660 lehúzó tranzisztorokból valósítható meg. A vétel hasonló a már bemutatotthoz, azzal a különbséggel, hogy a 702 differenciál erősítőt tükrözzük, megnövelve ezzel a p-csatornás kapuba bemenő jelek kapu kapacitását, megközelítőleg kétszeres értékre, a p-csatornás eszköz megnövelt mérete révén. Az ábrákon bemutatott differenciál erősítők helyett egyéb konfigurációk vagy differenciál erősítők is használhatók, melyekkel a kis jelugrású differenciál jeleket nagy ugrású differenciál jelekké

tudjuk gyorsan átalakítani. Szakember számára nem okoz meglepetést, hogy egy további lehetséges kiviteli alak esetében két különböző VTT lezárási feszültséget használhatunk, egyet az 500 mV-os lengésű 1,8 V-os jelekhez, egy másikat pedig 300 mV-os lengésű, 1,7 V-os oszcilláló referencia jelekhez. Minden jel egyidejűleg vált át, és minden jelnek ugyanakkora felfutási és lecsengési ideje van. A többszörös VTT lezárási feszültségű rendszert ugyanaz az adó és vevő pár tudja kezelni.

Látható, hogy a 405 vevőben minden egyes 702 differenciál erősítő egyenfeszültségű munkapontját úgy állítjuk be, hogy a 405 vevő kimeneti feszültsége a tápfeszültség felét meghaladja, ha a kis feszültségugrású jelek (aszimmetrikus SNx jelek és az engedélyezett differenciál erősítő SSVTR vagy SSVTR negált jelek) közel vannak a VIH magas bemenő feszültséghez, és a tápfeszültség fele alatt legyen, ha az említett kis feszültségugrású jelek közel vannak a VIL alacsony bemenő feszültséghez. Ez az egyenfeszültségű munkapont lehetőséget ad a megfelelő határsávok beállítására, valamint az SN kimeneti jel megtartására, ha az aszimmetrikus SNx jel állapota nem változik, és az engedélyezett differenciál erősítő SSVTR vagy SSVTR negált jele lezárja a differenciál jelet, mielőtt azt leválasztanánk.

Mivel a 405 vevő egy kis feszültségugrású aszimmetrikus SNx jel esetében a jelátmenet közben működik, nem használjuk a korábbi ismert módszereknek a jelszint VIH magas bemenő feszültség illetve VIL alacsony bemenő feszültség vagy VREF referencia feszültség elérését követő meghatározott időtől számított felépítési és tartási koncepcióját/koncesszióját sem. Hasonlóképpen nem használunk VREF referencia feszültséget a jelfeszültségek összehasonlításához. Azáltal, hogy megszüntettük a felépítési és tartási idők számításához szükséges időzítéseket, valamint a VREF referencia feszültség érzékeléséhez szükséges feszültségsávok engedélyezéséhez szükséges időzítést, az üzemi frekvenciát lényegesen megnöveltük, jelentősen kisebb teljesítménnyel mellett. Ezen túlmenően az összes 405 vevő önmagát időzíti, egy általános és átfogó órajelgenerátor nélkül, miáltal lehetővé válik az egyes 405 vevők egyedi beállítása, hogy megszüntessük az áramköri lap vagy csomagolás szintű jelátviteli eltolódásokat.

A 8A. és 8B. ábrán a 4. ábra 435 komparátorának néhány áramköri részletét tüntettük fel. Látható, hogy minden egyes 435 komparátor 802 differenciál erősítőt (8A. ábra) vagy 852 differenciál erősítőt (8B. ábra) tartalmaz, amelyek hasonlóak a 7A. ábra 702 differenciál erősítőihez, továbbá több 804 invertert (8A. ábra), vagy 854 invertert (8B. ábra), amelyek sorba vannak kapcsolva. A 802 és 852 komparátorok teljes terjedelmű VT1, VT2, VT3,



VT1 negált, VT2 negált, VT3 negált kimeneti jelei az aszimmetrikus jelerősítő 425 kizárólagos VAGY kapuáramköreihez vannak elvezetve. A VT1, VT2 vagy VT3 jelek kiválasztása a jelsebesség vizsgálatán alapul, és lényegében megegyezik a 405 vevő SN kimeneti jelet előállító útvonalával.

A 9. ábra tömbvázlatán 405 vevők láthatók, egyedileg beállítható késésekkel, amelyek segítségével meg tudjuk szüntetni az adás közbeni eltolódást, valamint a kis jelugrásokat 410 komparátorok segítségével nagy jelugrásokká tudjuk alakítani. A működési frekvencia vagy a feszültségugrás optimális teljesítmény érdekében történő behangolásához minden egyes 405 vevő 905 regiszterrel rendelkezik, amelyekben adatokat tárolhatunk, hogy engedélyezzük a három VT1 és VT1 negált jel, VT2 és VT2 negált jel, vagy VT3 és VT3 negált jel valamelyikének a 425 kizárólagos VAGY kapuáramkörhöz történő eljuttatását.

A 11. ábrán kétirányú jelkommunikáció céljára szolgáló kombinált 1100 mester eszköz vezetékezésének perspektivikus nézetét tüntettük fel. Az 1100 mester eszköz egymással összecsatolt 405 vevőket és visszirányú 1105 adókat tartalmaz. Ezen belül minden egyes vett aszimmetrikus jel, mint például az S0 jel, a hozzátartozó 405 vevőhöz csatlakozik, például S0 vevőhöz van vezetve, valamint egy hozzátartozó 1105 adóhoz, például T0 adóhoz kapcsolódik. Előnyösen az összes aszimmetrikus SN_x jelet össze tudjuk csoportosítani egymással, egy pár SSVTR és SSVTR negált jel referencia segítségével. Természetesen az adott területen jártas szakember könnyen felismeri, hogy egy adott működési frekvenciához az SSVTR és SSVTR negált jel terhelés és a jel kiegyensúlyozatlanság csökkenti az egymással csoportosítható aszimmetrikus SN_x jelek számát. Mint a 11. ábrán látható, az elvi megoldást úgy valósítottuk meg, hogy az SSVTR és SSVTR negált jelekkel, valamint az összes aszimmetrikus SN_x jelekkel kapcsolatba kerülő kondenzátort, ellenállást és induktanciát kiegyensúlyoztuk. Hasonlóképpen, mivel az SSVTR és SSVTR negált jelek az összes 405 vevőhöz eljutnak, az SSVTR és SSVTR negált jeleket érintő teljes terhelést is minimálisra kell csökkentenünk.

Nagyon alacsony disszipációjú és gyűrű tokozású eszközök használatával a buszt a lehető legrövidebbre alakíthatjuk ki, ami lehetővé teszi az igen rövid terjedési időket és a nagy adatsebességeket. Mint az a 2B. ábrán látható, az ellenállással lezárt és szabályozott impedanciájú 215 jelvivő vezetékek 1 GHz jelfrekvencián is működhetnek, ami 1 ns-os ciklust jelent. A 215 jelvivő vezetékek karakterisztikáját erősen befolyásolja a buszra kapcsolódó integrált áramkörök, például DRAM-ok által okozott terhelés. Ezek az integrált áramkörök



további kapacitanciát adnak a 215 jelvivő vezetéknek, ami egyrészt csökkenti azok impedanciáját, másrészt csökkenti a jelátviteli sebességet. A terheléses környezetben a busz impedanciája $25\ \Omega$ nagyságrendbe kell hogy essen, és a terjedési sebesség célszerűen $7,5\text{ cm/ns}$. Ügyelnünk kell arra, hogy a buszt ne hogy két eszközzel is meghajtsuk egy időben. Így 12 cm -nél rövidebb buszok esetében egyetlen holt vagy üresjáratú ciklusra (például 2 ns -ra) van szükségünk ahhoz, hogy a buszt alkalmassá tegyük arra, hogy az egyik meghajtóról átkapcsolhasson a másik meghajtóra. Hosszabb buszok esetében egyetlen ciklusnál több holt ciklusra lehet szükségünk, hogy a jelek lecsillapodjanak, mielőtt egy új adó újabb jelet bocsáthat a buszra. Eltérően a RAM busz modelltől, itt a busz hossza csökkenti a működési frekvenciát az ugyanattól az eszköztől löketszerűen történő, burst üzemmódú jelto-vábbítás esetén.

A 12A. ábra perspektivikus tömbvázlatán ponttól-pontig szervezésű 1200 rendszer látható, amely kétirányú 1205 mester eszközt tartalmaz, amely 1215 jelvivő vezetékeken keresztül ugyancsak kétirányú 1210 szolga eszközhöz van csatlakoztatva. Az 1215 jelvivő vezetékek között vannak magas SN_x jeleket továbbító 1220 vonalak, alacsony SN_x jeleket továbbító 1225 vonalak, valamint SSVTR és SSVTR negált jeleket továbbító 1230 vonalak. Mint a 12B. ábra perspektivikus tömbvázlatán megfigyelhető, az 1200 rendszer lezáró 1235 ellenállásokat is tartalmaz, amelyek földelt kapus p-csatornás eszközöket használnak. Ezzel nincs szükségünk többé külön helyre a külső ellenállásokhoz, valamint egyben költségeket is csökkenteni tudjuk. Nyilvánvalóan ezek a lezáró 1235 ellenállások tényleges belső ellenállásokkal is megvalósíthatók, az említett földelt kapus p-csatornás eszközök helyett. Az egy buszon kétirányú adatforgalom céljára előnyösen az 1215 jelvivő vezetéket mindkét végén le kell zárunk a megfelelő impedanciával. Mivel az egy csipen belüli blokkok fizikailag igen közel helyezkednek el egymáshoz, impedanciaillesztő ellenállásokra nincs többé szükség, elegendő a kis méretű felhúzó eszközök alkalmazása. Hasonlóképpen, ha csipen belüli összeköttetések fizikailag egymás közelében vannak kialakítva, az impedanciaillesztő ellenállásokat szintén kis méretű felhúzó elemekkel helyettesíthetjük, hogy csökkenteni tudjuk a költségeket, a felvett teljesítményt, és, hogy fenntartsuk ugyanazt a jelto-vábbítási sebességet. Látható, és belátható, hogy olyan eszközökhöz, mint amilyen az SLDRAM, DDR SDRAM vagy DDR SRAM, több buszra van szükség, amelyeken egyidejűleg tudunk jeleket küldeni és fogadni. A 13A. ábra perspektivikus tömbvázlata egy ilyen kombinált egyirányú és kétirányú 1300 rendszert mutat be, SLDRAM-hoz, egyetlen integrált áramkört képezve. Az 1300 rendszer 1305 mester eszközt (például memória ve-



zérő) foglal magában, amely 1315 jelvivő vezetékeken át 1310 szolga eszközökhöz (például SLDRAM-okhoz) kapcsolódik. Az 1305 mester eszköz címjeleket és vezérlőjeleket továbbít 1320 címvonalakon és 1325 vezérlővonalakon, az 1330 és 1335 adatvonalakon adatjeleket küld és fogad, 1340 vonalakon első SSVTR és SSVTR negált jel referencia készletet (például SSVTR0 és SSVTR0 negált jelet) küld, a címjelek és vezérlőjelek már korábban vázolt megvizsgálásához, valamint egy második SSVTR és SSVTR negált jel referencia készletet (például SSVTR1 és SSVTR1 negált jeleket) bocsát ki az 1310 szolga eszközökhöz. Az 1300 rendszer cím és vezérlő része kezeli a kizárólag az 1310 szolga eszközök által igényelt egyirányú jeleket is. Az 1300 rendszer adat része kétirányú, annak alapján, hogy a vezérlőjel OLVASÁS vagy ÍRÁS műveletet specifikált.

SLDRAM esetében a 40 bites parancsot és címet négy 10 bites szó csomagban küldjük el. Az SSVTR0 és SSVTR0 negált jelek, amelyeket rendszer differenciál órajelként nevezhetünk, 500 MHz frekvencián működnek. Egy, az ábrán nem látható fáziszárt hurkot használunk az órajel frekvencia és időzítés fáziszárásához, számos különböző belső célra, és az adat kimenetet SSVTR1 és SSVTR1 negált jelekkel hajtjuk meg mindkét végén, 1 GHz-es adat átviteli sebesség eléréséhez. Az összes nagyfrekvenciás jelet a busz mindkét végén saját impedanciájával zárjuk le. A memória vezérlő felőli végén történő lezárást megvalósíthatjuk külső ellenállásokkal, belső ellenállásokkal, vagy belső földelt kapus p-csatornás eszközökkel, mivel ezt a memória vezérlőt rendszerint mester eszközként használjuk, és rögzített. Mivel az SLDRAM-ok, vagyis 1310 szolga eszközök száma változó, az 1310 szolga eszközöket célszerűen külső ellenállásokkal zárjuk le, az 1315 jelvivő vezetékek végén. A 18 bites kétirányú 1330 és 1335 adatvonalak a rendszer órajel frekvenciájával azonos frekvencián dolgoznak, és az adatokat nyolc 18 bites szóban küldik el négy órajel ciklus alatt (8 ns alatt), vagy 2,25 Gbájt/s frekvenciával, egyetlen SLDRAM-tól. Ügyelnünk kell arra, hogy az SSVTR0 és SSVTR0 negált jelek terhelését ál-kapuk és ál-vonalak hozzáadásával kiegyensúlyozzuk, hogy az összehasonlítható legyen az SSVTR1 és SSVTR1 negált jellel. Ez a terhelés kiegyenlítés a terhelés okozta jelváltozási sebességet hasonlóvá teszi, és az összes jel számára hasonló sávokat nyújt.

Ha nagyobb sávszélességre van szükségünk, akkor egy 1350 rendszerrel négy buszt használhatunk, mint az a 13B. ábrán megfigyelhető. Itt egyetlen 1305 mester eszköz alkotta memória vezérlővel két külön SLDRAM csatornát használunk, amelyek 1310 szolga eszközként szerepelnek. Ez a vázolt konfiguráció 4,5 Gbájt/s legnagyobb adat sávszélességet

tesz lehetővé. Jóllehet az 1350 rendszer nem igényel szinkron órajelet az 1305 mester eszköz vagy az 1310 szolga eszköz számára, az 1350 rendszerben mégis használhatunk szinkron órajeleket, hogy adatokat továbbítsunk egy kijelölt, meghatározott időpontban és frekvenciával, tesztelés céljára, valamint, hogy kihasználhassuk a szinkron DRAM-ok és SRAM-ok által használt meglévő protokollokat. Szükség lehet arra, hogy egy a csipen kialakított többszörözőt is használjunk, ha lassú az órajelünk, vagy belső gyűrűs oszcillátort használunk, hogy adatokat tudjunk nagyobb frekvencián továbbítani, anélkül, hogy egy nagysebességű órajelgenerátort használnánk a szinkronizáláshoz, miáltal zajt és a rendszer által felvett teljesítményt tudunk csökkenteni. Szakember számára érthető, hogy ily módon különböző méretű, szinkron vagy aszinkron, nagy sávszélességű rendszerek valósíthatók meg a találmány kitanítása alapján.

A továbbiakban öt koncepciót vázolunk, melyek segítségével a 4. ábra bemeneti és kimeneti áramkörét alkotó 210 szolga eszközöket tudjuk még jobban megvilágítani.

Az első koncepció, elgondolás abból indul ki, hogy komplementer referenciánk van. Mint a 14A. ábrán látható, a korábbi ismert rendszerek egy rögzített értékű VREF referencia feszültséget használtak, amelynek értéke a logikai magas szint és a logikai alacsony szint között valahol félúton volt meghatározva. Az ábrán nem látható VREF referencia feszültség generátor általában bizonyos mértékű egyenfeszültségű offset értékkel rendelkezett, első sorban a tápfeszültség ingadozásai következtében, amelyet az ismert megoldásoknál alkalmaztak, és ezt a VREF referencia feszültség mászást a VOH magas kimenő feszültség irányában VREFh magas referencia feszültség szinttel illetve a VOL alacsony kimenő feszültség irányában VREFl alacsony referencia feszültség szinttel jelezzük az ábrán. A VREF referencia feszültség bizonyos váltakozó áramú zaj összetevőt is tartalmazott, a tápegység kimeneti feszültség bizonyos váltakozó áramú összetevőt is tartalmazott, a tápegység kimeneti feszültségének rövid idejű változásai miatt, a testpotenciál módosulása miatt, valamint a szomszédos jelekkel történő kapacitív és induktív csatolások következtében. Az ismert megoldások vevőiben használt komparátorokhoz eljutó differenciál lengéseket a nyilak jelzik. Meg kell jegyeznünk, hogy az ismert megoldásnál a legrosszabb esethez tartozó differenciál jel a jel teljes feszültségugrásának egyharmad-egynegyed nagyságrendjét is elérhette.

Mint a 14B. ábrán látható, a találmány szerinti eljárásokban és rendszerekben a komplementer SSVTR és SSVTR negált jel referenciákat használjuk, amelyek ugyanolyan fe-

szűrlésglengésekkel rendelkeznek, mint bármely más jel, például adatjel vagy vezérlőjel. Egy előnyös kiviteli alak esetében ez a feszültséglengés 500 mV, ahol a V_{OH} magas kimenő feszültség 1,8 V, és a V_{OL} alacsony kimenő feszültség 1,3 V. Látható, hogy a komplementer referencia feszültségek átlaga bármely időpontban a rendszer működése során a V_{OH} magas kimenő feszültség és a V_{OL} alacsony kimenő feszültség közötti közép-pontban található. A jelek és a komplementer referenciák azonos jelváltozási idővel és feszültséglengéssel rendelkeznek, és ugyanabban az időpontban ugyanaz a forrás inicializálja (ugyanaz az eszköz csipek közötti megoldás esetében, vagy ugyanaz az általános egység csipen belüli megoldás esetében), hogy aztán a vevőhöz jussanak. Ez más szavakkal annyit jelent, hogy a komplementer referenciák pont úgy néznek ki, mint bármely más jel. A komplementer referenciák azonban minden esetben szintet váltanak, amikor más jelet kell továbbítani. Mivel a komplementer referenciák ugyanabban az időpontban használják mind a tápfeszültség szintet, mind a testpotenciál szintet, minden zaj közös módusú lesz. Ezért a VREF referencia feszültség változásai (a VREF_H magas referencia feszültség szint és a VREF_L alacsony referencia feszültség szint) az ismert megoldásnál szükséges jelnek ebben az esetben itt nem játszanak szerepet, sem a találmány szerinti rendszerben, sem pedig az eljárásban. A digitális jeltovábbítás bináris természete következtében egy komplementer referencia mindig ellentétes polaritású lesz a jelhez képest mind a referencia átváltás elején, mind pedig a referencia átváltás végén. Így egy jelenlévő referencia egyes esetekben 500 mV nagyságú teljes lengést végez, lehetővé téve ezzel a komparátor számára, hogy a jelfeszültséget sokkal könnyebben és megbízhatóbban érzékelje, mint az ismert rendszerekben, ahol ez a teljes jelugrásnak csupán egyharmadát-egynegyedét tette ki. A jel és referencia átmeneti idő fele lehet az ismert rendszerekben használt és szükséges átmeneti időnek, hogy ugyanazt a differenciál jelet kapjuk meg a jelváltozás során. A szakterületen jártas szakember könnyen felismeri, hogy optimális teljesítmény eléréséhez a V_{OH} magas kimenő feszültséget és a V_{OL} alacsony kimenő feszültséget valahová néhány 100 mV-tal a tápfeszültség értéke alá, és néhány 100 mV-tal a testpotenciál fölé kell beállítani, úgy, hogy közöttük 500 mV különbség legyen. Ezt a különbséget tovább csökkenthetjük 200-300 mV értékre, ha az eszköz eltéréseket megbízhatóan csökkentjük, és a jelek vagy reflexiómentesek, vagy csupán nagyon kis reflexiójúak, különösen csipen belüli kommunikáció esetében.

A második elgondolás azon alapul, hogy minden egyes bejövő jelhez kettős, azaz dual komparátorokat használunk. Újból a 4. ábrára hivatkozva, mivel a jelet mindkét komple-

menter referenciával összehasonlítjuk, minden egyes 210 szolga eszközzel megvalósított vevő két-két 410 komparátort tartalmaz. Az egyik az SNx jelet az SSVTR jellel hasonlítja össze, a másik pedig az SNx jelet az SSVTR negált jellel hasonlítja össze. Egy löketszerű jelátvitel kezdetén a bemenetén a teljes differenciál jelet megkapó komparátort csatlakoztatjuk a 210 szolga eszköz kimenetéhez, a másik komparátort pedig, amelynek bemenetén nincs differenciál jel, leválasztjuk erről a kimenetről. Ezt az inicializálás során hajtjuk végre. Ha az SNx jel, valamint a felkapcsolt referencia szintet vált, akkor a komparátor a jelet igen gyorsan differenciál erősítőként érzékeli, erősíti és kimenetét ellenkező állapotba váltja át. Ha az SNx jel nem vált át (például csak a referencia jel vált át), akkor az éppen felcsatlakoztatott komparátor differenciál bemenetének jelszintje csökken az átviteli idő során, esetlegesen mindaddig, amíg már nincs differenciál bemenő jel. Annak a komparátornak a differenciál bemenete azonban, amely a referencia jelszint változásakor nincs felcsatlakoztatva, folyamatosan nőni fog a jelváltozási idő alatt, esetlegesen mindaddig, amíg egy teljes differenciál jel nem jelenik meg. Az eredetileg felcsatlakoztatott komparátor, amely a jelváltozási idő végén nem kap differenciál jelet, lekapcsolódik, és az eredetileg leválasztott komparátor, amely a jelátmeneti idő végén a teljes differenciál jelet megkapta, felcsatlakozik. Találmányunk egy jel érzékeléséhez két komparátort használ. Ezen túlmenően a digitális jelek bináris természete biztosítja, hogy minden egyes érvényes jelátmenet kezdetén a komparátorok egyikén egy teljes jelugrás jelenjen meg.

A harmadik elgondolás az inicializálással kapcsolatos. Mivel egyidejűleg csupán egyetlen komparátort csatlakoztatunk a vevő kimenetéhez, lényeges a megfelelő működéshez, hogy a teljes differenciál bemenő jelet megkapó komparátor legyen a vevőhöz csatlakoztatva a löketszerű jelátvitel kezdetén. Ezért minden S0x - SNx jelet a VOH magas kimenő feszültség szinten inicializálunk. Ha az összes meghajtót kikapcsoljuk, az SSVTR jelet VOL alacsony kimenő feszültség szintre állítjuk be, ezzel az SSVTR negált jelet VOH magas kimenő feszültség szintre állítjuk be, és a jeleket a lezáró ellenállásokra vagy p-csatornás felhúzó elemekre kapcsoljuk, mely utóbbiak kapuját bekapcsoljuk, és forrásukat VTT lezárási feszültségre kötjük (a VTT lezárási feszültség 1,8 V), miáltal csökkentjük a teljesítmény felvételt. A vevő az S0-SN kimeneti jeleket a 16. ábrán bemutatott p-csatornás 1615 eszközök segítségével felhúzza VCC feszültségre, hogy biztosítsa a később ismertetendő vezérlő logika számára, hogy az tényleg a teljes differenciál jelet fogadó komparátort kösse össze a vevő kimenetével.



A negyedik elgondolás a jelváltozás diszkrimináción alapul. Mint az az elektronika ezen szakterületén ismert, egy differenciál erősítőnek az a tulajdonsága, hogy egy kis feszültség különbséget egy nagy feszültség különbségre képes erősíteni. A feszültségerősítés az eszköz méretétől és a tranzisztorok illesztésétől függően általában 3-5-szörös. A differenciál erősítőt követően kialakított inverterek további erősítésről gondoskodnak, hogy csaknem a teljes feszültségugrást elérjük az eszköz méret kiválasztása alapján. A differenciál erősítő valamint az inverter sebessége a teljes feszültségugrás eléréséhez a bemeneten rendelkezésre álló differenciál jeltől függ. Mint a 15A. ábrán látható, egy 1501 differenciál erősítő (és inverter) egy átmenetet igen gyorsan képes felerősíteni mint az SNx jelben, mind pedig az 1500 SSVTR jelben. Ha azonban az SNx jel nem vált át, a differenciál erősítőre jutó jel lecsökken egészen a zajszintig, és a sebesség sokkal lassabb lesz (az illesztetlenségen és a zajon alapulva). Az SN' jel (az 1501 differenciál erősítő és az inverter kimenete) az ábrán szaggatott 1503 vonalként látható. Az 1505 vonal bal oldalán látható 1502 tartomány, amely azt a helyet határozza meg, ahol a kizárólagos VAGY kapuáramkör metszi az átmenetet, "VÁLTOZÁS" szóval jeleztük. Az 1505 vonal jobb oldalán látható tartományt "NINCS VÁLTOZÁS" szóval jelöltük. Mint fent már jeleztük, ha a jel nem változik, az 1501 differenciál erősítő jele zajszintre csökken, amelyet 1506 meghatározatlan tartományként jelöltünk be az ábrán. Azt az időtartamot, mielőtt az 1501 differenciál erősítő eléri az 1506 meghatározatlan tartományt, ideiglenes 1504 átmeneti tartományként jelöltük. Találmányunk annak az időtartománynak az előnyét használja ki, lehetővé téve a később részletesebben is bemutatásra kerülő vezérlő logika számára, hogy a változó jelet a vevő kimenetére juttassa, és, hogy meggátolja ezzel egyidejűleg, hogy a meghatározatlan jel jusson a vevő kimenetére. Megfelelő eszközméretek és jelváltozási idők megválasztásával ezt az időrést elegendő nagyra választhatjuk, hogy a vezérlőlogikát úgy működtesse, hogy az a jelváltozást továbbítsa, de a "NINCS JELVÁLTOZÁS" jelet és az abból eredő meghatározatlan feszültségű jelet ne engedje át. Nyilvánvaló, hogy bizonyos meghatározatlan feszültség szint mindaddig átjuthat, amíg kisebb, mint a kizárólagos VAGY kapu küszöbértéke, és a másik komparátor a feszültség szintet gyorsan helyre tudja állítani. Az is egyértelmű, hogy ez az átmeneti időrés a jelugrástól, a referencia jel átmeneti időtől, az eljárási illesztetlenségektől, jel reflexiótól, és így tovább, is függ.

Az ötödik elgondolás a vezérlő logikával kapcsolatos. Ha megnézzük a 15B. ábrát látható, hogy az 1550 vezérlő logika a megfelelő 1555 komparátort csatlakoztatja a vevő 1560 kimenetéhez, és a differenciál erősítő által az SSVTR, SSVTR negált jelek és az 1553 vevő

jelen lévő kimenete felhasználásával előállított időzítésen alapul. Az 1550 vezérlő logika használja az SSVTR, SSVTR negált jelet, valamint az 1553 vevő kimenetén jelen lévő jelet. Ha a 4. ábrára visszagondolunk, akkor a kiinduláskor az S0x-SNx jeleket VOH magas kimenő feszültség szintre állítjuk be, az SSVTR negált jelet VOH magas kimenő feszültség szintre állítjuk be, az SSVTR jelet VOL alacsony kimenő feszültség szintre állítjuk be, és az 1553 vevő S0-SN kimeneti jelét VCC feszültségre húzzuk fel, ezzel a megfelelő 410 komparátorokat a vevő 420 kimeneti termináljával kapcsoljuk össze, még a löketszerű jel kezdetét megelőzően. Egy átmeneti jel esetén az 1550 vezérlő logika nem változik, mivel a vezérlő logika 1565 kizárólagos VAGY kapuáramköreivel kiválasztja a megfelelően erősített referenciát valamint a jel vevő kimenetet. Mivel mind az erősített SSVTR jel referencia feszültség és az SNx jel átmenet, valamint a késés útvonalak az erősített SSVTR jel referenciához és az SNx jelhez az 1565 kizárólagos VAGY kapuáramkörhöz vezetően azonosak, ez utóbbi nem kapcsol át. Alternatív módon, ha a bejövő jel nem vált szintet, az előző 1555 komparátor, amely addig fel volt kapcsolva, leválik a kimenetről, és a másik 1555 komparátor csatlakozik fel, amely idáig le volt választva. A jel vevő kimenete sem változik, és aktív módon a felkapcsolódott 1555 komparátor hajtja, hogy szükség esetén helyre tudja állítani a kimeneti szintet. Az 1550 vezérlőlogika úgy van kialakítva, hogy a fent vázolt módon a jel változáshoz tartozó 1502 tartomány és a jel változatlansághoz tartozó 1506 meghatározatlan tartomány közötti 1504 átmeneti tartományban fejtse ki hatását.

Az 1550 vezérlő logika úgy valósítható meg, hogy külön-külön kizárólagos VAGY kapukat használunk helyben minden egyes komparátorhoz, a nagyobb sebesség biztosítása, a jobb időpont beállítás, valamint az eltolások és illesztetlenségek türéseinek, vagy beállításának javítása érdekében. Természetesen arra is lehetőség van, hogy az összes komparátort leválasszuk a vevő kimenetekről, az SSVTR és SSVTR negált jelek időzítését, valamint egy busz csatorna összes jel vevőjéhez egyetlen vezérlőjelet használva, hogy ezzel csökkentsük a vevőben az eszközök számát. Ez csökkentené a működési sáv szélességet, mivel a megfelelő komparátort mindig össze kellene kötnünk a vevő kimenettel, míg a következő átmenet kezdetét megelőzően.

Ha ezeket az elemeket mind kombináljuk egymással, az egész rendszer úgy működik, hogy az S0x-SNx jelek és az SSVTR negált jel VOH magas kimenő feszültség szintről indul, az összes jel vevő kimenet előre VCC feszültségre van felhúzva, az SSVTR jel pedig VOL alacsony kimenő feszültség szinten kezdődik. Mielőtt a jel löket megkezdődne a komple-

menter referencia jelek átmenetével, az összes komparátort a bemenetükön lévő differenciál jellel (SNx jel és SSVTR jel) felkapcsoljuk a vevő kimenetekre. A jelátmenethez az 1550 vezérlő logika lehetővé teszi, hogy a jelek a kimeneteket ellentétes feszültség értékre állítsák. Az átmenet nélküli, vagyis nem változó jelekhez az 1550 vezérlő logika leválasztja a jeleket az aktuális komparátorról, és rávezeti a másik komparátorra, hogy tartsa és/vagy helyreállítsa a vevő kimenetet. A következő átmenet sorba állítva várja, hogy folytathassa az átmenetek vezérlő logikával történő átfedését, mindaddig, amíg a vezérlő logika késése lehatárolja a sávszélességet, vagy az időintervallumot, hogy lehetővé tegye ezzel a következő átmenetet.

Mint az a 16. ábrán látható, az aszimmetrikus jel vevő differenciál erősítőket tartalmaz, amelyeket egy teljesítményt kikapcsoló vagy vevőt engedélyező jel kapuz, amellyel ki tudjuk kapcsolni a vevő teljesítményét, ha azt nem használjuk. Ha ezt az ábrát összehasonlítjuk a 7A. ábrával, látható, hogy az inverterek 1610 NEM-ÉS kapukkal helyettesítettük, amelyek ehhez a kikapcsoló vagy vevőt engedélyező jelhez csatlakoznak. Ezen túlmenően az elrendezés 1615 elhúzó tranzisztort is tartalmaz, amelynek nyelője a 708 csomóponthoz kapcsolódik, forrása VCC feszültségre van kötve, kapujával pedig az említett teljesítmény kikapcsoló vagy vevőt engedélyező jellel áll összeköttetésben, hogy az SN kimeneti jelet VCC feszültségre előre feltöltse. Az 1610 NEM-ÉS kapu, amely a differenciál erősítőket követően helyezkedik el, ugyancsak megkapja az SN kimeneti jelet helyes polaritással, hogy inicializálni tudja a jel löket ciklust. A kívánt kiindulási feltétel SNx jel magas szintre történő beállítása, és ehhez az SNx jelet vagy a lezáró ellenállással, vagy valamilyen felhúzó eszközzel magas szintre húzzuk a jelvonalon, továbbá az SSVTR jelet alacsony szintre, az SSVTR negált jelet pedig magas szintre állítjuk be. A vevő működésének többi részét már korábban bemutattuk. A p-csatornás eszköz az átviteli kapuk közös 708 csomópontján arra szolgál, hogy a 708 csomópontot gyorsan magas szintre tudja állítani, amennyiben szükséges, bekapcsoláskor, vagy pedig, ha a kizárólagos VAGY kimenetek nem álltak be stabil szintre.

Ha nagyon alacsony teljesítmény felvételű, és sűrű fizikai szerelésű eszközöket használunk, a buszt a lehető legrövidebbre tudjuk kialakítani, minek következtében rövid jelhaladási időket és nagy adatsebességeket érhetünk el. A megfelelő impedanciával lezárt, a 12. ábrán látható jelvivő vonalak 1 GHz, vagy azt meghaladó frekvenciájú jelekkel működhetnek, ami 1 ns-os ciklusidőt jelent. A jelvivő vezetékek tulajdonságait erőteljesen befolyá-



solja a terhelés, amelyet az integrált áramkörök, például RAM-ok jelentenek, amelyek a buszra kapcsolódnak. Ezek az integrált áramkörök itt is járulékos kapacitanciát visznek a jelvivő vezetékekre, amely csökkenti azok impedanciáját és a jeltovábbítás sebességét. A terheléses környezetben a busz impedanciája $25\ \Omega$ nagyságrendű értékre állítandó be, a jelterjedési sebesség pedig $7,5\text{ cm/ns}$ értéken célszerű. Egy olyan alkalmazásban, amely igen gyors fordulásokat igényel írás és olvasás műveletek között, mint amilyen például a 17. ábrán látható, a jel átmeneti időt körülbelül a jelsebesség 25-30 %-a értékére választjuk meg (ez körülbelül a ciklusidő fele). Az erősítést a jelsebesség következő 25-30 %-ában kezdeményezzük. A meghajtót kikapcsoljuk, hogy a jelet a következő 25-30 %-ban hagyjuk csillapodni, és nyilvánvaló, hogy a következő ciklust, amelyben a jel vagy adat iránya megfordul, a busz hatékonyságának vesztesége nélkül tudjuk végrehajtani, ha az eszközök eléggé közel helyezkednek el egymáshoz, és a busz lecsengési ideje kisebb, mint a jelsebesség fele.

A 18. ábrán egy ponttól-pontig típusú kapcsolat perspektivikus tömbvázlatát tüntettük fel. Azáltal, hogy belső használatú földelt kapus p-csatornás eszközöket használó lezáró ellenállásokkal dolgozunk, nagy teljesítményű ponttól-pontig típusú kapcsolatra alkalmas rendszereket tudunk építeni, amint az a 13B. ábrán megfigyelhető. A belsőleg kialakított lezáró ellenállások következtében nincs többé szükségünk külön területre ahhoz, hogy külső ellenállásokat csatlakoztassunk, ezzel költséget takaríthatunk meg. Arra is lehetőség van, hogy a p-csatornás eszközök kapuját az adó oldalon kapcsoljuk, hogy ezáltal is csökkentjük a jelvivő vezetékek kívánt feszültségre történő kisütéséhez szükséges áramot. Mind a központi feldolgozó egység (CPU), mind pedig a memória vezérlő olyan p-csatornás lezáró eszközökkel rendelkezik, melyek nagyságát azonosra választhatjuk a jelvivő vezeték karakterisztikus impedanciájával, ha kapujukat testpotenciálra kötjük. A p-csatornás eszközök kapui olyan jellel működtethetők, amely komplementere a vevő engedélyezésére szolgáló jelnek, hogy ezzel adott esetben le tudjuk tiltani a vevő véget és az adó véget. Ezt a kapcsolást akkor hajthatjuk végre, amikor a vevő magas szintre van beállítva, és még mielőtt a jellöketet a jelvivő vezetékekre ráindítjuk. A földelt kapus p-csatornás eszközök helyett belső ellenállásokat is használhatunk. Ha a következő szakaszban leírt módon több buszt használunk, akkor a központi feldolgozó egységtől a memória vezérlőhöz vezető busz szélességét 32 (36) bitre csökkenthetjük 64 (72) bitről, vagy pedig a sáv szélességet tudjuk jelentős mértékben megnövelni. Az egy vagy több központi feldolgozó egység hátramenő gyorsítótár kapcsolatát is felgyorsíthatjuk úgy, hogy eközben a központi feldolgo-



zó egység tokozásának lábszámát is csökkenthetjük, és a PBSRAM-okat is X36-ról X18-ra tudjuk módosítani, csökkentve ezzel a lapka méretét és a költségeket.

A 19. ábra olyan 1900 rendszert mutat, amelyben több busz szolgálja ki az egyes eszközöket, például SLD RAM-okat, DDR SDRAM-okat vagy DDR SRAM-okat, amelyek egyidejűleg fogadják a jeleket. Az 1900 rendszer 1920 órajel busza az 1905 memória vezérlővel szemben, a másik végen kialakított 1915 órajel forrástól indul ki, és minden olyan 1910 eszközhöz csatlakozik, melyek adat kimenete rákapcsolódik az 1920 órajel buszra, és másik végén a már említett módon az 1905 memória vezérlőnél végződik. Az órajel terhelését illesztettük az adat kimenetre ható terheléshez, valamint az SSVTR1 és SSVTR1 negált jel referenciákhoz. Látható, hogy az órajel (előnyösen) lehet differenciál jel, de lehet aszimmetrikus jel is, az órajel frekvenciától valamint az 1900 rendszerrel szemben támasztott követelményektől függően. Az órajel feszültségugrása hasonló lehet az SSVTR és SSVTR negált jelek feszültségugrásához, hogy hasonló vevőt kapjunk. Annak érdekében, hogy ugyanolyan késést kapjunk, az 1920 órajel busz nyomhosszúságát is illesztettük az SSVTR1 és SSVTR1 negált jel referenciákat szállító nyomvonalhoz. Az 1915 órajel forrás szolgáltatja az SSVTR1 és SSVTR1 negált jeleket, valamint helyüktől függően különböző időpontokban a DDRDRAM-októl érkező adatokat az 1920 órajel buszra, úgy, hogy az adatok, az SSVTR1 és SSVTR1 negált jelek megközelítőleg ugyanabban az időpontban érkeznek az 1905 memória vezérlőhöz, függetlenül, hogy melyik DDRDRAM-tól érkeznek az adatok. Minden egyes DDRDRAM adott esetben egy DLL áramkört, vagyis késleltetészáró hurkot használhat arra, hogy csökkentse az 1915 órajel forrás - adatkésést, ha erre az 1905 memória vezérlő szinkronizálásához szükség van. Annak érdekében, hogy az órajeles rendszerben egy további lábat megtakarítsunk ott, ahol adatátvitel várható, egy ilyen késleltetészáró hurok használható fel arra, hogy előállítsuk vele az SSVTR1 negált jelet, amely a vevő végen ugyanolyan időzítési és feszültség jellemzőkkel bír, csak fordított polaritással. Ez a késleltetészáró hurok reprodukálhatja az órajelet az összes alkatrészben (beleértve az 1905 memória vezérlőt és az 1910 eszközt megvalósító DDRDRAM-okat). Az 1905 memória vezérlő felügyelhetné ilyen esetben azt a ciklust, amelyben várható lenne az adatok, valamint az SSVTR1 jel referencia megérkezése. Miután a megfelelő cím-és vezérlőjelekkel egy írási ciklust kezdeményeznénk, az 1910 eszközt alkotó DDRDRAM már ismerné azt a ciklust, amelyben a bejövő adatok megérkeznének. A késészárt hurok áramkör csupán abban az esetben kapuzná ki az SSVTR1 negált jelet, ha erre a jelre valamely meghatározott összetevőnek, alkatrésznek szüksége lenne. A cím- és ve-



zérőjeleket szállító jelvivő vezetékeket csoportosíthatjuk az SSVTR0 és SSVTR0 negált jelekkel. A cím- és vezérlőbusz egy irányban továbbítja a beérkező jeleket az 1905 memória vezérlőtől az 1910 eszközt megvalósító DDRDRAM-okhoz. A 10 bites parancsokat és címet egy 2 bites parancsként és 8 bites címként továbbítjuk. Ezt a 2 bites parancsot úgy hajtjuk végre, hogy az SSVTR0 és SSVTR0 negált jelek két élén megjelenő jel CE negált és RAS negált jeleit, valamint a másik, CAS negált és WE negált jelet vesszük. A két élén a 8 bites cím maximum 16 bites sorazonosítót ad, amelyet a CE negált és RAS negált jelekkel hasznosítunk, vagy legfeljebb 16 bites oszlop és blokkcímet ad, amelyet a CE negált és CAS negált jelekkel kapunk az olvasás ciklushoz. Az írás ciklust 16 bites oszlop- és blokkcímmel végezzük a CE negált, a CAS negált és WE negált jelek segítségével. Az SSVTR0 és SSVTR0 negált jeleket a (differenciál) rendszer órajelből vezethetjük le, és a rendszer órajel frekvenciájával azonos vagy a frekvenciának a többszörösével egyenlő frekvenciával működtethetjük. Mint azt már korábban leírtuk, egy késészárt hurkot is használhatunk ahhoz, hogy az 1905 memória vezérlőben az órajel frekvenciát különböző belső célokra zároljuk, továbbá, hogy a parancs- és cím jelvivő vezetékeket az olvasási kérelmek során meghajtsuk, és hogy az írási kérelmekhez továbbítsuk az adat, az SSVTR1 és SSVTR1 negált jeleket.

Ha az adatbevitelhez (vagyis az SSVTR1 és SSVTR1 negált jelekhez), valamint a cím- és vezérlőjelekhez (SSVTR0 és SSVTR0 negált jelekhez) különböző referenciákat használunk, akkor a találmány szerinti megoldásunk még további részletekben is eltér az ismert RAM busz rendszerű jeltovábbítási eljárásoktól. Az ismert megoldásban az összes, az RDRAM-ba érkező jelet egyetlen órajel segítségével érzékeljük, miközben a találmány szerinti megoldásban a vezérlőjeleket és a címjeleket másik csatornán továbbítjuk, mint az adatjeleket. Ez lehetővé teszi, hogy a vezérlőcsatornát és a címcsatornát más frekvencián működtessünk, mint az adatcsatornát. Az összes egyirányú nagyfrekvenciás jel (címjel és vezérlőjel) saját hullám impedanciájával van az 1920 órajel busznak az 1905 memória vezérlőtől távol eső végén lezárva. Mivel rendszerint az 1905 memória vezérlő a mester eszköz, és hagyományosan rögzített, az összes kétirányú jel (ezek az adatjelek) az 1905 memória vezérlő felőli végén van külső vagy belső ellenállásokkal, vagy belső, földelt kapus p-csatornás eszközzel lezárva. Nyilvánvaló, hogy a teljesítményfelvétel csökkentése érdekében a lezáró p-csatornás eszközt az adatírási ciklus alatt kikapcsolhatjuk. A vezérlőoldali lezárás opcionális, és a hullámellenállásnál egy nagyságrenddel nagyobb ellenállással is megvalósítható. Mivel a memória összetevők, azaz a szolga eszközök száma változik, a

memória összetevőket előnyösen a jelvivő vezeték végén külső ellenállásokkal termináljuk. A 18 bites kétirányú adatbusz előnyösen ugyanazon a frekvencián működik, mint a rendszer órajel, ami szinkronizálás szempontjából lényeges, és előnyösen egyetlen DDRDRAM elemből küld adatokat négy 18 bites szó alakjában, két órajel ciklus alatt (4 ns), vagy pedig 2,25 Gbajt/s sebességgel. Itt is ügyelni kell arra, hogy az SSVTR0 és SSVTR0 negált jelek terhelését egyensúlyba hozzuk, úgy, hogy ál-kapukat és vezetékeket adunk a rendszerhez, hogy az összehasonlítható legyen az SSVTR1 és SSVTR1 negált jelek feltételeivel. Ez a terhelés kiegyensúlyozás a jelváltozási sebességeket hasonlóvá teszi, és minden jel számára hasonló sávokat biztosít. Ha nagyobb sáv szélességre van szükségünk, akkor a 20. ábrán látható kialakítással három buszt is használhatunk. Ennél az elrendezésnél két külön DDRDRAM csatornát használunk egyetlen 1905 memória vezérlővel. Ez a konfiguráció 4,5 Gbajt/s csúcs adat sáv szélességet tesz lehetővé. A cím- és vezérlőjeleket megoszthatjuk a két csatorna között az SSVTR0 és SSVTR0 negált jeleknél. Az órajelet és az adatokat felosztottuk, hogy 36 bites adatbuszt kapjunk, az SSVTR1, az SSVTR1 negált, SSVTR2 és SSVTR2 negált jelek segítségével. Ez a korábbi ismert, kétcsatornás RDRAM-os megoldásokhoz képest csökkenti a tokozás lábszámát.

Ugyan találmányunkhoz nincs feltétlenül szükség az adó vagy a vevő számára szinkron órajelre, használhatunk szinkron órajelet, hogy adatokat továbbítsunk egy meghatározott időben és frekvenciával, hogy megkönnyítsük ezzel a tesztelést, és hasznosan alkalmazhatjuk a szinkron DRAM-ok és SRAM-ok létező protokolljaival kapcsolatosan is. Ilyen esetben szükséges lehet, hogy egy a csipen felépített lassú órajel többszörözöt, vagy belső gyűrűs oszcillátort használjunk ahhoz, hogy az adatokat nagy frekvencián tudjuk továbbítani anélkül, hogy nagysebességű órajelet kellene a szinkronizáláshoz használni, és ezzel csökkenteni tudjuk a zajt és a rendszer felvett teljesítményét. Szakterületen jártas személy az itt kinyilvánított kitanítás alapján különböző nagyságú, szinkron vagy aszinkron nagy sáv szélességű rendszereket építhet fel.

A találmány különböző előnyös kiviteli alakjait bemutató leírás kizárólag a találmány lényegének megértésére szolgál, és ettől eltérő variációk és módosítások is megvalósíthatók a találmány mindegyik aspektusában. Például, bár úgy ismertettük a rendszert és az eljárást, mint amely SSVTR és SSVTR negált jeleket továbbít egy 205 mester eszköztől egy 405 vevő felé, szakember könnyen felismeri, hogy az egyik referenciát is elküldhetjük, és a komplementerét a másik a 405 vevő oldalán hozhatjuk létre. Ha az itt vázolt módszereket

más technológiával valósítjuk meg, például bipoláris félvezetőkkel, vagy galliumarzenid eszközökkel, amelyek hasonló kapcsolóeszközöket és kapukat tartalmaznak, a kitűzött célt ugyancsak el tudjuk érni. Találmányunk egyes összetevőit egy megfelelő módon programozott általános felépítésű számítógéppel is megvalósíthatjuk, vagy akár alkalmazás specifikus integrált áramkörök segítségével, vagy hagyományos összetevőkből és áramkörökből álló hálózat segítségével. A leírásban megtalálható kiviteli alakok a találmány terjedelmét nem korlátozzák, oltalmi igényünket a következő szabadalmi igénypontokkal támasztjuk alá.



KÖZZÉTÉTELI PÉLDÁNY

Szabadalmi igénypontok

1. Eljárás egy beérkező jelben egy ismert megelőző logikai szintről egy átmenet detektálására, *azzal jellemezve*, hogy egy rezgő referenciajelet állítunk elő; egy beérkező jelet fogadunk; és az oszcilláló referenciajelet összehasonlítjuk a beérkező jellel, hogy a beérkező jelben egy, egy ismert korábbi logikai állapothoz viszonyított átmenetet detektáljunk.
2. Az 1. igénypont szerinti eljárás, *azzal jellemezve*, hogy az összehasonlítás során egy első eredményt állítunk elő; és a megelőző logikai állapot alapján egy vezérlőjelet állítunk elő, annak vezérlésére, hogy az első eredmény alapján bocsássunk-e ki egy kimeneti jelet.
3. A 2. igénypont szerinti eljárás, *azzal jellemezve*, hogy a vezérlőjel előállítása során összehasonlítjuk az oszcilláló referenciajelet és a kimeneti jelet.
4. A 3. igénypont szerinti eljárás, *azzal jellemezve*, hogy az első eredmény a kimeneti jelet a megelőző logikai állapotból az első eredmény irányában módosítja; és a vezérlőjel előállítása során összehasonlítjuk az oszcilláló referenciajelet és a kimeneti jelet, amíg a kimeneti jel logikailag még mindig azonos a megelőző logikai állapottal.
5. A 3. igénypont szerinti eljárás, *azzal jellemezve*, hogy az első eredménnyel a kimeneti jelet az előző logikai állapotból az első eredmény irányában módosítjuk; és a vezérlőjel előállítása során összehasonlítjuk az oszcilláló referenciajelet és a kimeneti jelet, miután a kimeneti jel logikailag már az első eredménnyel azonos.
6. Az 1. igénypont szerinti eljárás, *azzal jellemezve*, hogy beérkező jelként aszimmetrikus jelet fogadunk.
7. Az 1. igénypont szerinti eljárás, *azzal jellemezve*, hogy az oszcilláló referenciajel a beérkező jellel szinkronban van.
8. Az 1. igénypont szerinti eljárás, *azzal jellemezve*, hogy az oszcilláló referenciajellel feszültség- és időzítési attribútumokat hozunk létre.
9. Az 1. igénypont szerinti eljárás, *azzal jellemezve*, hogy az oszcilláló referenciajelet negáljuk.
10. Az 1. igénypont szerinti eljárás, *azzal jellemezve*, hogy egy oszcilláló referenciajel komplementert állítunk elő; és ezt az előállított komplementer oszcilláló referenciajelet ha-

sonlítjuk össze az éppen beérkező jellel, és a megelőző logikai állapottal, hogy a beérkező jelben egy az előző logikai állapothoz képest egy átmenetet detektáljunk.

11. Az 1. igénypont szerinti eljárás, **azzal jellemezve**, hogy az oszcilláló referenciajel egy oszcilláló forrással szinkron feszültséget valamint meghatározott jelváltozási sebességű és ciklusidejű időzítési referenciát foglal magában, ahol a jelváltozási sebesség lényegében a ciklusidő felével azonos.

12. Rendszer egy beérkező jelben egy megelőző logikai állapothoz képest egy átmenet detektálására, **azzal jellemezve**, hogy egy oszcilláló referenciajelet illetőleg egy beérkező jelet fogadó első és második bemeneti terminálja, logikailag a megelőző logikai állapottal azonos kimeneti jelet előállító kimeneti terminálja; az első és a második bemeneti terminálhoz csatlakoztatott, egy első eredmény létrehozásához a referenciajelet és a beérkező jelet összehasonlító első komparátora; és az első komparátorhoz csatlakoztatott, az első eredményt a megelőző logikai állapoton alapulva a kimeneti terminálhoz továbbító első vezérlője van.

13. A 12. igénypont szerinti rendszer, **azzal jellemezve**, hogy az első vezérlő az oszcilláló referencia jelet és a kimeneti jelet összehasonlító vezérlő.

14. A 13. igénypont szerinti rendszer, **azzal jellemezve**, hogy az első eredmény a kimeneti jelet a megelőző logikai állapotból az első eredmény irányában módosító módon a kimeneti terminálhoz van kapcsolva, és az első vezérlő az oszcilláló referencia jel és a kimeneti jelnek az összehasonlítására van csatlakoztatva, amíg a kimeneti jel logikailag még mindig a megelőző logikai állapottal egyenlő.

15. A 13. igénypont szerinti rendszer, **azzal jellemezve**, hogy az első eredmény a kimeneti terminálhoz van kapcsolva, a kimeneti jelnek az előző logikai állapotból az első eredmény irányában történő módosításához; és az első vezérlő úgy van csatlakoztatva, hogy az oszcilláló referencia jelet és a kimeneti jelet a kimeneti jelnek logikailag már az első eredménnyel azonos értékét követően hasonlítja össze.

16. A 12. igénypont szerinti rendszer, **azzal jellemezve**, hogy a beérkező jel aszimmetrikus jel.

17. A 12. igénypont szerinti rendszer, **azzal jellemezve**, hogy az oszcilláló referencia jel a beérkező jellel szinkron jel.

18. A 12. igénypont szerinti rendszer, *azzal jellemezve*, hogy az oszcilláló referencia jel feszültség és időzítés attribútumokat biztosító jel.
19. A 12. igénypont szerinti rendszer, *azzal jellemezve*, hogy az oszcilláló referencia jel negált.
20. A 12. igénypont szerinti rendszer, *azzal jellemezve*, hogy az oszcilláló referencia jel egy oszcilláló, a forrással szinkron feszültséget, valamint jelváltozási sebességgel és ciklusidővel rendelkező időzítés referenciát foglal magában, ahol a jelváltozási sebesség lényegében a ciklusidő felével egyezik meg.
21. A 12. igénypont szerinti rendszer, *azzal jellemezve*, hogy egy oszcilláló referencia jel összetevőt fogadó harmadik bemeneti terminálja, a komplementer oszcilláló referencia jelet és a beérkező jelet összehasonlító és annak alapján egy második eredményt előállító, a második és harmadik bemeneti terminálhoz csatlakoztatott második komparátora; továbbá a második komparátorhoz kapcsolt, a második komparátort a megelőző logikai állapot alapján a kimeneti terminállal összekapcsoló második vezérlője van.
22. Rendszer egy beérkező jelben egy megelőző logikai állapothoz képest egy átmenet detektálására, *azzal jellemezve*, hogy egy, logikailag a megelőző logikai állapottal azonos kimeneti jelet előállító kimeneti terminálja; a beérkező jel és egy oszcilláló referencia jel közötti különbséget erősítő, és egy első eredményt előállító első erősítője; a beérkező jel és az oszcilláló referencia jel komplementere közötti különbséget erősítő és ennek alapján egy második eredményt előállító második erősítője; az első erősítővel összekapcsolt, az első eredményt egy első kritérium alapján a kimeneti terminálhoz továbbító első kapcsolója; a második erősítővel összekötött, a második eredményt egy második kritérium alapján a kimeneti terminálhoz továbbító második kapcsolója; az első kritériumot az oszcilláló referencia jel és a kimeneti jel összehasonlítása alapján vezérlő első vezérlője; valamint a második kritériumot a komplementer referencia jel és a kimeneti jel összehasonlítása alapján vezérlő második vezérlője van.
23. A 22. igénypont szerinti rendszer, *azzal jellemezve*, hogy az első kapcsoló az első erősítőt a kimeneti jelnek a megelőző logikai állapotból az első eredmény irányában történő módosítása érdekében a kimeneti terminálhoz csatlakoztató kapcsoló; továbbá a beérkező jel logikailag a megelőző logikai állapottal ellentétes jel; továbbá az első vezérlő az oszcilláló referencia jelet és a kimeneti jelet a kimeneti jelnek logikailag még a megelőző lo-

gikai állapottal azonos értéke alatt összehasonlító módon van csatlakoztatva; és a második vezérlő a komplementer referencia jelet és a kimeneti jelet még a kimeneti jelnek logikailag a megelőző logikai állapottal azonos értéke alatt összehasonlító módon van csatlakoztatva.

24. A 22. igénypont szerinti rendszer, *azzal jellemezve*, hogy az első kapcsoló az első erősítőt a kimeneti jelet a megelőző logikai állapotból az első eredmény irányában módosító módon van a kimeneti terminálhoz csatlakoztatva; továbbá a beérkező jel logikailag a megelőző logikai állapottal azonos; továbbá az első vezérlő az oszcilláló referencia jelet és a kimeneti jelet a kimeneti jelnek logikailag már az első eredménnyel azonos értéke során összehasonlító módon van csatlakoztatva; és a második vezérlő a komplementer referencia jelet és a kimeneti jelet a kimeneti jelnek már a logikailag az első eredménnyel azonos értéke után összehasonlító módon van csatlakoztatva.

25. A 22. igénypont szerinti rendszer, *azzal jellemezve*, hogy a beérkező jel aszimmetrikus jel.

26. A 22. igénypont szerinti rendszer, *azzal jellemezve*, hogy a referencia jel a beérkező jellel szinkron jel.

27. A 22. igénypont szerinti rendszer, *azzal jellemezve*, hogy a referencia jel feszültség és időzítés attribútumokat biztosító jel.

28. A 22. igénypont szerinti rendszer, *azzal jellemezve*, hogy a referencia jel negált.

29. A 22. igénypont szerinti rendszer, *azzal jellemezve*, hogy a referencia jel egy oszcilláló forrás szinkron feszültséget, valamint meghatározott jelváltozási sebességű és ciklusidejű időzítés referencia jelet tartalmaz, ahol a jelváltozási sebesség lényegében a ciklusidő felével egyenlő.

30. Kommunikációs rendszer, *azzal jellemezve*, hogy egy első oszcilláló referencia jelet, az első oszcilláló referencia jellel komplementer második referencia jelet, valamint egy új jelet egy vevőhöz továbbító adója; az első oszcilláló referencia jelet, a második oszcilláló referencia jelet és az új jelet a vevőhöz eljuttató, az adóhoz csatlakoztatott jelvivő vezetékai; valamint a jelvivő vezetékekhez csatlakoztatott, az első oszcilláló referencia jelet, a második oszcilláló referencia jelet és az új jelet vevő, és az új jelbe egy ismert előző logikai állapothoz képest az új jel és az egyik oszcilláló referencia jel összehasonlítása alapján egy átmenetet detektáló vevője van.

31. A 30. igénypont szerinti rendszer, *azzal jellemezve*, hogy az adó az oszcilláló referencia jel komplementerét a vevőhöz továbbító adóként van kiképezve; a jelátviteli vonalak az oszcilláló referencia jel komplementerét a vevőhöz továbbító vonalak; és a vevő egy átmenetet az új jel és a megelőző jel komplementer oszcilláló referencia jelhez történő összehasonlítása alapján detektáló vevő.

32. A 30. igénypont szerinti rendszer, *azzal jellemezve*, hogy a vevő egy oszcilláló referencia jelet és egy beérkező jelet fogadó első és második bemeneti terminállal van ellátva; továbbá logikailag az ismert megelőző logikai állapottal azonos állapotú kimeneti jelet előállító kimeneti terminálja van; továbbá az első oszcilláló referencia jelet és az beérkező, új jelet összehasonlító és annak alapján egy első eredményt előállító, az első bemeneti terminálhoz és a második bemeneti terminálhoz csatlakoztatott első komparátora; valamint az első komparátorhoz és a második komparátorhoz csatlakoztatott, az első eredményt az ismert megelőző logikai állapot alapján a kimeneti terminálhoz továbbító első vezérlője van.

33. A 32. igénypont szerinti rendszer, *azzal jellemezve*, hogy a vezérlő az értékeket az oszcilláló referencia jelek és a kimeneti jel alapján összehasonlító vezérlő.

34. A 33. igénypont szerinti rendszer, *azzal jellemezve*, hogy az első eredmény a kimeneti jelet a megelőző logikai állapotból az első eredmény irányában módosító módon a kimeneti terminálhoz csatlakoztatott eredmény; és a vezérlő az értékeket az oszcilláló referencia jelek és a kimeneti jel alapján, a kimeneti jelnek még a megelőző logikai állapottal fennálló logikai azonossága alapján összehasonlító módon van csatlakoztatva.

35. A 33. igénypont szerinti rendszer, *azzal jellemezve*, hogy az első eredmény a kimeneti jelet a megelőző logikai állapotból az első eredmény irányában módosító módon van a kimeneti terminálhoz csatlakoztatva; és a vezérlő az értékeket az oszcilláló referencia jelnek és a kimeneti jelnek logikailag már az első eredménnyel azonos értéke után összehasonlító módon van csatlakoztatva.

36. A 32. igénypont szerinti rendszer, *azzal jellemezve*, hogy a beérkező jel aszimmetrikus jel.

37. A 32. igénypont szerinti rendszer, *azzal jellemezve*, hogy az oszcillátor referencia jelek az új jellel szinkron jelek.

38. A 32. igénypont szerinti rendszer, *azzal jellemezve*, hogy az oszcilláló referencia jelek feszültség és időzítés attribútumokat biztosító jelek.

39. A 32. igénypont szerinti rendszer, *azzal jellemezve*, hogy az első oszcilláló referencia jel negált.
40. A 32. igénypont szerinti rendszer, *azzal jellemezve*, hogy az első oszcilláló referencia jel egy oszcilláló forrás szinkron feszültséget és meghatározott jelváltozási sebességű és ciklusidejű időzítés referenciát foglal magában, ahol a jelváltozási sebesség lényegében a ciklusidő felével egyezik meg.
41. A 32. igénypont szerinti rendszer, *azzal jellemezve*, hogy a vevő az oszcilláló referencia jel komplementerét fogadó harmadik bemeneti terminállal van ellátva; továbbá a második és harmadik bemeneti terminálhoz csatlakoztatott, az oszcilláló referencia jel komplementerét és a beérkező jelet összehasonlító és egy második eredményt előállító második komparátora; valamint a második komparátorhoz csatlakoztatott, azt az ismert megelőző logikai állapot alapján a kimeneti terminálhoz csatlakoztató második vezérlője van.
42. A 30. igénypont szerinti rendszer, *azzal jellemezve*, hogy az adó memória vezérlőt, a vevő pedig memóriát foglal magában.
43. A 30. igénypont szerinti rendszer, *azzal jellemezve*, hogy az adó egy mikroprocesszort és a vevő egy rendszer vezérlőt tartalmaz.
44. A 43. igénypont szerinti rendszer, *azzal jellemezve*, hogy a rendszer vezérlő memória vezérlőt tartalmaz.
45. Jelfogadó rendszer egy beérkező jelben egy ismert megelőző logikai állapothoz képest egy átmenet detektálására, *azzal jellemezve*, hogy egy, a megelőző logikai állapottal logikailag megegyező kimeneti jelet előállító kimeneti terminálja, egy első vevője, az első vevővel párhuzamosan kapcsolt második vevője van, ahol az első vevő egy oszcilláló referencia jelet a beérkező jellel összehasonlító és annak alapján egy első eredményt előállító első komparátort; az első komparátorhoz csatlakoztatott; az első eredményt a kimeneti terminálhoz eljuttató első kapcsolót; és az első kapcsolóhoz csatlakoztatott, az oszcilláló referencia jelet a kimeneti jellel összehasonlító és annak alapján az első kapcsoló vezérlésére egy vezérlőjelet előállító első vezérlőt tartalmaz; a második vevő pedig egy komplementer oszcilláló referencia jelet a beérkező jellel összehasonlító és ennek alapján egy második eredményt előállító második komparátort; a második komparátorhoz csatlakoztatott, a második eredményt a kimeneti terminálhoz eljuttató második kapcsolót; és a második kapcsolóhoz csatlakoztatott, a komplementer oszcilláló referencia jelet a kimeneti jellel

összehasonlító és annak alapján a második kapcsoló vezérlésére egy vezérlőjelet előállító második vezérlőt tartalmaz.

46. A 45. igénypont szerinti rendszer, **azzal jellemezve**, hogy az első eredmény a kimeneti jelet a megelőző logikai állapotból az első eredmény irányában módosításhoz a kimeneti terminálhoz van csatlakoztatva; továbbá az első vezérlő az oszcilláló referencia jelet és a kimeneti jelet a kimenő jelnek még a megelőző logikai állapottal logikailag azonos állapotában összehasonlító módon van csatlakoztatva; és a második vezérlő a komplementer oszcilláló referencia jelet és a kimeneti jelet még a kimeneti jelnek a megelőző logikai állapottal logikailag azonos állapotában összehasonlító módon van csatlakoztatva.

47. A 45. igénypont szerinti rendszer, **azzal jellemezve**, hogy az első eredmény a kimeneti jelet a megelőző logikai állapotból az első eredmény irányában módosítóan van a kimeneti terminálhoz csatlakoztatva; továbbá az első vezérlő az oszcilláló referencia jelet és a kimeneti jelet a kimeneti jelnek már az első eredménnyel logikailag azonos állapotában összehasonlító módon van csatlakoztatva; és a második vezérlő a komplementer oszcilláló referencia jelet és a kimeneti jelet a kimeneti jelnek már az első eredménnyel megegyező logikai állapotában összehasonlító módon van csatlakoztatva.

48. Jelátviteli rendszer, **azzal jellemezve**, hogy egy oszcilláló forrás szinkron feszültséget, valamint meghatározott jelváltozási sebességű, és az oszcilláló referencia jel ciklusidejének megközelítőleg felét kitevő ciklusidejű időzítés referenciát előállító generátort, valamint egy jelet valamint az oszcilláló referencia jelet egy vevőhöz továbbító, a generátorral összekapcsolt adót tartalmaz.

49. Eljárás egy beérkező jelnek egy megelőző logikai állapottal történő összehasonlítására, **azzal jellemezve**, hogy egy oszcilláló referencia jelet, valamint egy komplementer oszcilláló referencia jelet állítunk elő; a beérkező jelet vesszük; egy első komparátorral az oszcilláló referencia jelet összehasonlítjuk a beérkező jellel, és ennek alapján egy első eredményt hozunk létre; majd egy második komparátorral a komplementer oszcilláló referencia jelet összehasonlítjuk a beérkező jellel, és ennek alapján egy második eredményt állítunk elő, és a megelőző logikai állapot alapján egy vezérlőjellel vezéreljük, hogy az első eredményt vagy a második eredményt továbbítjuk kimeneti jelként.

50. A 49. igénypont szerinti eljárás, **azzal jellemezve**, hogy kimeneti jelként az első komparátoron keresztül a megelőző logikai állapotot adjuk ki; a beérkező jel logikailag azonos

a megelőző logikai állapottal; és a vezérlőjellel a második eredményt engedélyezzük kimeneti jelként.

51. A 49. igénypont szerinti eljárás, *azzal jellemezve*, hogy a megelőző logikai állapottal megelőzően a kimeneti jelet biztosítottuk az első komparátoron keresztül; a beérkező jel a megelőző logikai állapot logikai ellentéte; és a vezérlőjellel az első eredményt engedélyezzük kimeneti jelként.

52. Eljárás kis feszültségugrású aszimmetrikus jel adására és vételére, *azzal jellemezve*, hogy egy kis feszültségugrású aszimmetrikus jelet egy forrástól egy vevőhöz továbbítunk; a forrástól a vevőhöz lényegében az aszimmetrikus jel jelváltozási sebességével megegyező jelváltozási sebességű első oszcilláló referencia jelet továbbítunk az aszimmetrikus jelben bekövetkező jelátmenettel egyidejűleg; a forrástól a vevőhöz az első oszcilláló referencia jellel komplementer második oszcilláló referencia jelet továbbítunk; a vevőben vesszük a jelet és az oszcilláló referencia jeleket; a jelet és az oszcilláló referencia jelek egyikét összehasonlítjuk és ezáltal egy kimeneti jelet állítunk elő; a kimeneti jelet egy vevő kimeneti termináljára vezetjük, amikor a jelben jelátmenet történik; és a kimeneti jelet leválasztjuk a vevő kimeneti termináljáról, ha a jelben nem következik be jelátmenet.

53. Az 52. igénypont szerinti eljárás, *azzal jellemezve*, hogy a forrás egy busz jelvivő vezetékén keresztül van a vevőhöz csatlakoztatva, és a busz a jelvivő vezeték karakterisztikus impedanciájával van mindkét végén lezárva.

54. Az 52. igénypont szerinti eljárás, *azzal jellemezve*, hogy a forrás mindkét végén belsőleg lezárt ponttól-pontig típusú kapcsolaton keresztül van a vevőhöz csatlakoztatva.

55. Az 52. igénypont szerinti eljárás, *azzal jellemezve*, hogy a jel kis feszültségugrása nem haladja meg az 1 V-ot.

56. Az 52. igénypont szerinti eljárás, *azzal jellemezve*, hogy a jel kis feszültségugrása kisebb, mint a tápfeszültség 40 %-a.

57. Az 52. igénypont szerinti eljárás, *azzal jellemezve*, hogy a jel jelváltozási sebessége kisebb, mint a 600 MHz-et meghaladó sebességgel továbbított jelek jelsebességének 110 %-a.

58. Az 52. igénypont szerinti eljárás, *azzal jellemezve*, hogy az oszcilláló referencia jelek lényegében azonos feszültségugrásúak.

59. Az 52. igénypont szerinti eljárás, *azzal jellemezve*, hogy az oszcilláló referencia jelek lényegében azonos terhelésűek.

60. Eljárás kis feszültségugrású aszimmetrikus jel adására és vételére, *azzal jellemezve*, hogy egy forrástól egy vevőhöz egy kis feszültségugrású aszimmetrikus jelet továbbítunk, ahol a vevő első komparátort, második komparátort és kimeneti terminált foglal magában; a forrástól egy pár komplementer oszcilláló referencia jelet továbbítunk a vevőhöz, ahol a referencia jelek jelváltozási sebessége lényegében azonos az aszimmetrikus jel jelváltozási sebességével, amikor az aszimmetrikus jelben jelátmenet történik; a vevővel vesszük a jelet és az oszcilláló referencia jeleket; és a komparátorok közül csak egyet csatlakoztatunk a kimeneti terminálhoz, a kimeneti terminál pillanatnyi logikai értéke és az oszcilláló referencia jelek értéke alapján, és a másik komparátort leválasztjuk a kimeneti terminálról.

61. A 60. igénypont szerinti eljárás, *azzal jellemezve*, hogy a felcsatlakoztatás során a csupán egyetlen komparátort az aszimmetrikus jelben bekövetkező jelátmenettel egyidejűleg csatlakoztatjuk a kimeneti terminálhoz.

62. A 60. igénypont szerinti eljárás, *azzal jellemezve*, hogy a csatlakoztatás során csupán az egyik komparátort választjuk le, és a másik komparátort csatlakoztatjuk, ha az aszimmetrikus jelben nem következik be jelváltozás.

63. A 62. igénypont szerinti eljárás, *azzal jellemezve*, hogy a másik komparátorral a kimeneti terminál aktuális logikai értékét visszaállító kimeneti jelet állítunk elő.

64. A 61. igénypont szerinti eljárás, *azzal jellemezve*, hogy a komparátorokkal az aszimmetrikus jelet összehasonlítjuk az oszcilláló referencia jelekkel, és az összehasonlítás alapján állítunk elő kimeneti jeleket.

65. A 64. igénypont szerinti eljárás, *azzal jellemezve*, hogy csak az egyik komparátorral érzékeljük az aszimmetrikus jelet differenciál üzemmódban a differenciál jelekkel azonos zajmentességgel, ha az aszimmetrikus jelben éppen jelátmenet következik be.

66. A 64. igénypont szerinti eljárás, *azzal jellemezve*, hogy a másik komparátorral érzékeljük az aszimmetrikus jelet differenciál üzemmódban a differenciál jelekkel megegyező zaj immunitással, ha az aszimmetrikus jelben nem következik be jelugrás.

67. Az 52. igénypont szerinti eljárás, *azzal jellemezve*, hogy a forrás egy első eszköz blokkon van elrendezve, és a vevő ugyanazon eszköz egy másik blokkján van elrendezve, eszközön belüli p-csatornás felhúzó lezáró elemekkel.

68. Rendszer, *azzal jellemezve*, hogy egy mester véggel valamint egy szolga véggel ellátott vezérlő busza, egy mester véggel és egy szolga véggel ellátott első referencia jel busza; az első referencia jel busz mester végéhez csatlakoztatott, egy azon megjelenő oszcilláló referencia jelet továbbító első referencia adója; egy mester véggel és egy szolga véggel rendelkező adatbusza, egy mester véggel és egy szolga véggel rendelkező második referencia jel busza; a második referencia jel busz mester végéhez csatlakoztatott, azon egy oszcilláló referencia jelet továbbító második referencia jel adója; a második referencia jel busz szolga végéhez csatlakoztatott, azon egy oszcilláló referencia jelet elküldő harmadik referencia jel adója; továbbá a vezérlő busz mester végéhez egy vezérlőjelet a vezérlő buszra juttató mester eszköz, amely a vezérlőjellel társított első adatjelnek az adatbuszra juttatásához, és egy, a vezérlőjel függvényében egy második adatjelnek az adatbusztól történő fogadásához az adatbusz mester végéhez van csatlakoztatva, továbbá a harmadik referencia jel adótól származó oszcilláló referencia jelet a második adatjelben egy jelátmenet detektálásához a harmadik referencia jel adótól származó oszcilláló referencia jel vételéhez és felhasználásához a második referencia jel busz mester végéhez van csatlakoztatva; valamint a vezérlőjel mester eszköztől történő vételéhez a vezérlő busz szolga végéhez csatlakoztatott szolga eszközzel rendelkezik, amely a vezérlőjelben egy jelátmenet detektálásához az első referencia jel adótól származó oszcilláló referencia jel vételéhez és használatához az első referencia busz szolga végéhez van csatlakoztatva, és a mester eszköztől a vezérlőjellel társított első adatjel vételéhez az adatbusz szolga végéhez van csatlakoztatva (és a vezérlőjel függvényében a második adatjelnek a vezérlőeszközhöz juttatásához), és az első digitális jelben egy jelátmenet detektálásához a második referencia jel adótól származó oszcilláló referencia jel vételéhez és felhasználásához a második referencia jel busz szolga végéhez kapcsolódik.

69. A 68. igénypont szerinti rendszer, *azzal jellemezve*, hogy a vezérlő busznak egy első terhelése, az adatbusznak pedig egy második terhelése van.

70. A 69. igénypont szerinti rendszer, *azzal jellemezve*, hogy az első terhelés megegyezik a második terheléssel.

71. A 69. igénypont szerinti rendszer, **azzal jellemezve**, hogy az első terhelés különbözik a második terheléstől.

72. A 68. igénypont szerinti rendszer, **azzal jellemezve**, hogy a vezérlőjellel társított harmadik adatjelet hordozó második adatbusszal van ellátva.

73. A 68. igénypont szerinti rendszer, **azzal jellemezve**, hogy a vezérlőbusz, az első referencia jel busz, az adatbusz és a második referencia jel busz a mester végén belső lezáró ellenállással rendelkezik, szolga végén pedig külső lezáró ellenállással van ellátva.

74. A 68. igénypont szerinti rendszer, **azzal jellemezve**, hogy a mester eszköztől egy vezérlőjel vételéhez a vezérlőbuszhoz, továbbá az első referencia jel adótól származó oszcilláló referencia jel vételéhez az első referencia jel buszhoz, továbbá egy adatjelnek a mester eszköztől való vételéhez, valamint egy adatjelnek a mester eszközhöz történő elküldéséhez az adatbuszhoz, és az oszcilláló referenciajelnek a második referencia jel adótól történő vételéhez a második referencia jel buszhoz csatlakoztatott második szolga eszköze van.

75. A 74. igénypont szerinti rendszer, **azzal jellemezve**, hogy az első szolga eszközt a második szolga eszközhöz valamint a mester eszközhöz csatoló órajel busszal; valamint az órajel buszra órajelet létrehozó és bocsátó, ezzel lényegében a mester eszköz számára az első szolga eszköztől és a második szolga eszköztől jelek egyidejű vételét lehetővé tevő óragenerátora van.

76. Eljárás, **azzal jellemezve**, hogy egy mester eszközzel vezérlőjelet adunk egy vezérlőbuszon keresztül egy első szolga eszköznek; egy első oszcilláló referencia jelet bocsátunk ki egy első referencia jel buszon keresztül az első szolga eszközhöz, a vezérlőjelben jelátmenetek detektálásához; a mester eszközzel a vezérlőjellel társított első adatjelet bocsátunk ki egy első adatbuszon keresztül az első szolga eszközhöz; és egy második oszcilláló referencia jelet bocsátunk ki egy második referencia jel buszon keresztül az első szolga eszközhöz, az első adat jelben jelátmenetek detektálásához.

77. A 76. igénypont szerinti eljárás, **azzal jellemezve**, hogy a vezérlő buszra egy első terhelést bocsátunk, és az első adatbuszra egy második terhelést bocsátunk.

78. A 77. igénypont szerinti eljárás, **azzal jellemezve**, hogy az első terhelést a második terheléssel azonosra választjuk.

79. A 77. igénypont szerinti eljárás, *azzal jellemezve*, hogy az első terhelést a második terheléstől különböztetve választjuk.

80. A 76. igénypont szerinti eljárás, *azzal jellemezve*, hogy a mester eszközzel egy második adatbuszon keresztül a vezérlőjellel társított második adatjelet továbbítunk az első szolga eszközhöz.

81. A 76. igénypont szerinti eljárás, *azzal jellemezve*, hogy mindegyik vezérlő buszt, első referencia jel buszt, első adatbuszt és a második referencia jel buszt egyik végén belső lezáró ellenállással, másik végén külső lezáró ellenállással lezárjuk.

82. A 76. igénypont szerinti eljárás, *azzal jellemezve*, hogy a mester eszköz és az első szolga eszköz között egy második szolga eszközt alakítunk ki; az első szolga eszköztől a második szolga eszközhöz, majd onnan a mester eszközhöz egy órajel buszt hozunk létre; és az órajel buszra órajelet bocsátunk, amellyel a mester eszköz számára az első szolga eszköztől és a második szolga eszköztől lényegében egyidejű jelvételt engedélyezünk.

83. Eljárás, *azzal jellemezve*, hogy egy vezérlőbuszon át egy mester eszköztől egy vezérlőjelet fogadunk; a vezérlőjelben jelátmenetek detektálásához egy első referencia jel buszon keresztül egy első oszcilláló referencia jelet veszünk; a vezérlőjellel társított első adatjelet egy első adatbuszon át vesszük a mester eszköztől; és az első adatjelben jelátmenetek detektálásához egy második referencia jel buszon keresztül második oszcilláló referencia jelet veszünk.

84. Eljárás, *azzal jellemezve*, hogy egy mester eszközzel egy vezérlő buszon keresztül egy első szolga eszközhöz vezérlőjelet továbbítunk; a vezérlőjelben jelátmenetek detektálásához egy első referencia jel buszon keresztül egy első oszcilláló referencia jelet továbbítunk az első szolga eszközhöz; egy mester eszközzel a vezérlőjel függvényében egy első adatjelet fogadunk egy első adatbuszon keresztül az első szolga eszköztől; és a mester eszközzel az első adatjelben jelátmenetek detektálásához egy második oszcilláló referencia jelet veszünk egy második referencia jel buszon keresztül az első szolga eszköztől.

85. A 84. igénypont szerinti eljárás, *azzal jellemezve*, hogy egy első terhelést biztosítunk a vezérlő busz számára, és egy második terhelést biztosítunk az első adatbusz számára.

86. A 85. igénypont szerinti eljárás, *azzal jellemezve*, hogy az első terhelést a második terheléssel azonos nagyságúra választjuk.

87. A 80. igénypont szerinti eljárás, *azzal jellemezve*, hogy az első terhelést a második terheléstől eltérő értékűre választjuk.

88. A 84. igénypont szerinti eljárás, *azzal jellemezve*, hogy egy második adatbuszon keresztül az első szolga eszköztől a vezérlőjel függvényében egy második adatjelet veszünk.

89. A 84. igénypont szerinti eljárás, *azzal jellemezve*, hogy a vezérlő buszt az első referencia jel buszt, az első adatbuszt és a második referencia jel buszt egyik végén belső lezáró ellenállással, másik végén külső lezáró ellenállással lezárjuk.

90. A 84. igénypont szerinti eljárás, *azzal jellemezve*, hogy a mester eszköz és az első szolga eszköz között egy második szolga eszközt alakítunk ki; az első szolga eszköztől a második szolga eszközhöz, majd attól a mester eszközhöz egy órajel buszt alakítunk ki; és az órajel buszra órajelet vezetünk, amellyel a mester eszköz számára engedélyezzük az első szolga eszköztől és a második szolga eszköztől érkező jelek egyidejű vételét.

91. Eljárás, *azzal jellemezve*, hogy egy mester eszköztől egy vezérlő buszon keresztül egy vezérlőjelet fogadunk; a vezérlőjelben jelátmenetek detektálásához egy első referencia jel buszon keresztül egy első oszcilláló referencia jelet veszünk; a vezérlőjel függvényében egy adatjelet küldünk egy adatbuszon keresztül a mester eszközhöz; és az adatjelben jelátmenetek detektálásához egy második oszcilláló referencia jelet küldünk egy második referencia jel buszon keresztül a mester eszközhöz.

92. Rendszer, *azzal jellemezve*, hogy vezérlő busz terminálja, első referencia jel busz terminálja, az első referencia jel busz terminálhoz egy oszcilláló referencia jel továbbításához csatlakoztatott első referencia jel adója, első adatbusz terminálja, második referencia jel busz terminálja, egy oszcilláló referencia jel adásához a második referencia jel busz terminálhoz csatlakoztatott második referencia jel adója, valamint olyan mester eszköze van, amely egy vezérlőjelnek a vezérlő busz terminálhoz történő továbbításához a vezérlőbusz terminálhoz, egy első, a vezérlőjellel társított adatjelnek az első adatbusz terminálhoz történő továbbításához az első adatbusz terminálhoz, a vezérlőjel függvényében az első adatbusz termináltól egy második adatjel vételéhez ugyancsak az első adatbusz terminálhoz, és a második adatjelben egy jelátmenet detektálásához a második referencia jel busz termináltól kapott beérkező oszcilláló referencia jel vételéhez és felhasználásához a második referencia jel busz terminálhoz csatlakoztatott mester eszköz.

93. A 92. igénypont szerinti rendszer, *azzal jellemezve*, hogy a vezérlő busz terminálra első terhelés hat, az adatbusz terminálra második terhelés hat.
94. A 93. igénypont szerinti rendszer, *azzal jellemezve*, hogy az első terhelés megegyezik a második terheléssel.
95. A 93. igénypont szerinti rendszer, *azzal jellemezve*, hogy az első terhelés különbözik a második terheléstől.
96. A 92. igénypont szerinti rendszer, *azzal jellemezve*, hogy a mester eszközhöz csatlakoztatott második adatbusz terminálja van, ahol a mester eszköz a vezérlőjellel társított harmadik adatjelet a második adatbusz terminálhoz továbbító, és a vezérlőjel függvényében egy negyedik adatjelet a második adatbusz termináltól fogadó mester eszközként van kiképezve.
97. A 92. igénypont szerinti rendszer, *azzal jellemezve*, hogy a vezérlő busz terminál, az első referencia jel busz terminál, az adatbusz terminál és a második referencia jel busz terminál belső lezáró ellenállással van társítva.
98. A 92. igénypont szerinti rendszer, *azzal jellemezve*, hogy egy szolga eszközt tartalmaz, amely a mester eszköztől egy vezérlőjel vételéhez a vezérlő busz terminálhoz, az első referencia jel adótól egy első oszcilláló referencia jel vételéhez az első referencia jel busz terminálhoz, a mester eszköztől egy első adatjel vételéhez és második adatjelenek a mester eszközhöz elküldéséhez az első adatbusz terminálhoz, valamint a második referencia jel adótól a második oszcilláló referencia jel vételéhez a második referencia jel busz terminálhoz van csatlakoztatva.
99. A 98. igénypont szerinti rendszer, *azzal jellemezve*, hogy órajel szolga eszköztől történő vételéhez órajel busz terminált tartalmaz.
100. Rendszer, *azzal jellemezve*, hogy vezérlő busz terminált, első referencia jel busz terminált, adatbusz terminált, második referencia jel busz terminált, egy oszcilláló referencia jelnek a második referencia jel busz terminálhoz való elküldéséhez a második referencia jel busz terminálhoz csatlakoztatott első referencia jel adót, valamint olyan első szolga eszközt tartalmaz, amely a vezérlő busz termináltól egy vezérlőjel vételéhez a vezérlő busz terminálhoz, továbbá a vezérlőjelben egy jelátmenet detektálásához egy első referencia jel busz termináltól származó oszcilláló referencia jel vételéhez és használatához az első referencia jel busz terminálhoz, a vezérlőjellel társított első adatjel adatbusz termináltól való vételéhez

hez, és a vezérlőjel függvényében egy második adatjelnek az adatbusz terminálhoz való elküldéséhez az adatbusz terminálhoz, valamint az adatjelben egy jelátmenet detektálásához a második referencia jel busz termináltól származó oszcilláló referencia jel vételéhez és használatához a második referencia jel busz terminálhoz van csatlakoztatva.

101. A 100. igénypont szerinti rendszer, **azzal jellemezve**, hogy a vezérlő busz terminálra első terhelés, az adatbusz terminálra egy második terhelés hat.

102. A 101. igénypont szerinti rendszer, **azzal jellemezve**, hogy az első terhelés megegyezik a második terheléssel.

103. A 101. igénypont szerinti rendszer, **azzal jellemezve**, hogy az első terhelés különbözik a második terheléstől.

104. A 100. igénypont szerinti rendszer, **azzal jellemezve**, hogy a vezérlőjellel társított harmadik adatjel vételéhez és a vezérlőjel függvényében egy negyedik adatjel elküldéséhez az első szolga eszközhöz csatlakoztatott második adatbusz terminálja van.

105. A 100. igénypont szerinti rendszer, **azzal jellemezve**, hogy a vezérlő busz terminál, az első referencia jel busz terminál, az adatbusz terminál és a második referencia jel busz terminál külső lezáró ellenállással van társítva.

106. A 100. igénypont szerinti rendszer, **azzal jellemezve**, hogy órajel busz terminálja, valamint az órajel busz termináltól órajelet a mester eszközhöz eljuttató óragenerátora van.


107. Rendszer, **azzal jellemezve**, hogy egy vezérlőjelet egy vezérlő buszon keresztül egy első szolga eszközhöz eljuttató eszköze, a vezérlőjelben jelátmenetek detektálásához egy első oszcilláló referencia jelet egy első referencia jel buszon keresztül az első szolga eszközhöz eljuttató eszköze, továbbá a vezérlőjellel társított első adatjelet egy első adatbuszon keresztül az első szolga eszközhöz eljuttató eszköze, valamint az első adatjelben jelátmenetek detektálásához egy második oszcilláló referencia jelet egy második referencia jel buszon keresztül az első szolga eszközhöz eljuttató eszköze van.

108. Rendszer, **azzal jellemezve**, hogy egy vezérlő buszon keresztül egy mester eszköztől érkező vezérlőjelet fogadó eszköze, a vezérlőjelben jelátmenetek detektálásához egy első referencia jel buszon keresztül egy első oszcilláló referencia jelet vevő eszköze, a vezérlőjellel társított első adatjelet egy első adatbuszon keresztül a mester eszköztől fogadó eszkö-

ze, valamint az első adatjelben jelátmenetek detektálásához egy második referencia jel buszon keresztül egy második oszcilláló referencia jelet fogadó eszköze van.

109. Rendszer, **azzal jellemezve**, hogy egy vezérlő buszon keresztül egy első szolga eszközhöz egy vezérlőjelet kibocsátó eszköze, a vezérlőjelben jelátmenetek detektálásához egy első referencia jel buszon keresztül egy első oszcilláló referencia jelet az első szolga eszközhöz eljuttató eszköze, a vezérlőjel függvényében egy első adatjelet egy első adatbuszon keresztül az első szolga eszköztől fogadó eszköze, valamint az első adatjelben jelátmenetek detektálásához egy második referencia jel buszon keresztül az első szolga eszköztől egy második oszcilláló referencia jelet fogadó eszköze van.

110. Rendszer, **azzal jellemezve**, hogy egy mester eszköztől egy vezérlő buszon keresztül egy vezérlőjelet fogadó eszköze, a vezérlőjelben jelátmenetek detektálásához egy első referencia jel buszon keresztül egy első oszcilláló referencia jelet fogadó eszköze, a vezérlőjel függvényében egy adatjelet egy adatbuszon keresztül a mester eszközhöz eljuttató eszköze, valamint az adatjelben jelátmenetek detektálásához egy második referencia jel buszon keresztül a mester eszközhöz egy második oszcilláló referencia jelet elküldő eszköze van.



03.06.10.

A meghatalmazott:


DANUBIA


Szabadalmi és Védjegy Iroda Kft.


Dr. Antalffy-Zsíros András

**KÖZZÉTÉTEL
PÉLDÁNY****1 A. ÁBRA**


feszültség

**1 B. ÁBRA**

KÖZZÉTÉTELI
PÉLDÁNY


1 C. ÁBRA

feszültség





1 D. ÁBRA

KÖZZÉTÉTELI PÉLDÁNY




1E. ÁBRA


**KÖZZÉTÉTELI
PÉLDÁNY****2A. ÁBRA**

**KÖZZÉTÉTELI
PÉLDÁNY****2B. ÁBRA**


**KÖZZÉTÉTELI
PÉLDÁNY**

feszültség


**3A. ÁBRA**

**KÖZZÉTÉTELI
PÉLDÁNY****3B. ÁBRA**

KÖZZÉTÉTELI PÉLDÁNY




4. ÁBRA




5. ÁBRA


KÖZZÉTÉLI
PÉLDÁNY

10/30




6A. ÁBRA


**KÖZZÉTÉTELI
PÉLDÁNY****11/30****6B. ÁBRA**




7A. ÁBRA



7B. ÁBRA


KÖZZÉTÉTELI
PÉLDÁNY

7C. ÁBRA


KÖZZÉTÉTEL
PÉLDÁNY

7D. ÁBRA

P 0301259
**KÖZZÉTÉTELI
 PÉLDÁNY**



8A. ÁBRA





8B. ÁBRA

KÖZZÉTÉTELI
PÉLDÁNY


9. ÁBRA

405






**KÖZZÉTÉTELI
PÉLDÁNY****10. ÁBRA**

KÖZZÉTÉTELI PÉLDÁNY




11. ÁBRA

**KÖZZÉTÉTELI
PÉLDÁNY****12B. ÁBRA****12A. ÁBRA**


KÖZZÉTÉI
PÉLDÁNY

13A. ÁBRA

KÖZZÉTÉTELI
PÉLDÁNY


13B. ÁBRA

KÖZZÉTÉTELI
PÉLDÁNY



14A. ÁBRA


14B. ÁBRA




15A. ÁBRA

KÖZZÉTÉTELI PÉLDÁNY


155D




15B. ÁBRA




16. ÁBRA


**KÖZZÉTÉTELI
PÉLDÁNY****17. ÁBRA**

**KÖZZÉTÉTELI
PÉLDÁNY****18. ÁBRA**

KÖZZÉTÉTELI PÉLDÁNY



19. ÁBRA



20. ÁBRA