

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4344560号
(P4344560)

(45) 発行日 平成21年10月14日 (2009. 10. 14)

(24) 登録日 平成21年7月17日 (2009. 7. 17)

(51) Int. Cl. F I
 H O 1 L 21/60 (2006. 01) H O 1 L 21/60
 H O 1 L 23/28 (2006. 01) H O 1 L 23/28

請求項の数 3 (全 10 頁)

(21) 出願番号	特願2003-282270 (P2003-282270)	(73) 特許権者	000005234
(22) 出願日	平成15年7月30日 (2003. 7. 30)		富士電機ホールディングス株式会社
(65) 公開番号	特開2005-51084 (P2005-51084A)		神奈川県川崎市川崎区田辺新田1番1号
(43) 公開日	平成17年2月24日 (2005. 2. 24)	(74) 代理人	100150441
審査請求日	平成17年9月14日 (2005. 9. 14)		弁理士 松本 洋一
審判番号	不服2007-30811 (P2007-30811/J1)	(72) 発明者	池田 良成
審判請求日	平成19年11月15日 (2007. 11. 15)		神奈川県川崎市川崎区田辺新田1番1号
			富士電機株式会社内
		(72) 発明者	藤井 岳志
			神奈川県川崎市川崎区田辺新田1番1号
			富士電機株式会社内
		(72) 発明者	吉原 克彦
			神奈川県川崎市川崎区田辺新田1番1号
			富士電機株式会社内

最終頁に続く

(54) 【発明の名称】 半導体チップおよびこれを用いた半導体装置

(57) 【特許請求の範囲】

【請求項 1】

裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップにおいて、

前記表面電極を形成するアルミニウム (A l) 層の上に、ニッケル (N i) 層と前記ニッケル (N i) 層の上に積層される金 (A u) 層の2層を ジンケート法による無電解めっき法で成膜して熱伝導率を均一にした電極膜と、

前記電極膜上に形成され、放熱経路を構成する接続導体と前記電極膜とを接合する 鉛フリーはんだ層と、

を有することを特徴とする半導体チップ。

10

【請求項 2】

前記ニッケル (N i) 層は、前記無電解めっき法によって3マイクロメートル (μ m) 以上の厚さに成膜することを特徴とする請求項1記載の半導体チップ。

【請求項 3】

裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップを実装した半導体装置において、

前記半導体チップの前記表面電極を形成するアルミニウム (A l) 層の上に、ニッケル (N i) 層と前記ニッケル (N i) 層の上に積層される金 (A u) 層の2層を ジンケート法による無電解めっき法で成膜して熱伝導率を均一にした電極膜と、

前記電極膜上に形成される 鉛フリーはんだ層と、

20

を有し、前記表面電極が前記電極膜及び前記はんだ層を介して放熱経路を構成する接続導体と接合されることを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は半導体チップおよびこれを用いた半導体装置に関し、特に裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップと、この半導体チップを前記絶縁基板に実装した半導体装置に関する。

【背景技術】

【0002】

I G B T (Insulated Gate Bipolar Transistor) モジュールに代表されるパワー半導体装置のパッケージ構造は、ケース構造と呼ばれるものが主流である。

図5は、従来のケース構造型の半導体装置の断面図である。

【0003】

従来のケース構造型半導体装置では、半導体チップ11は、はんだ層12aによって裏面の電極が絶縁基板15上に形成された回路パターンと接合される。一方、表面の電極は、アルミワイヤ13によって、同様に絶縁基板15上に形成された回路パターンと接合される。さらに、アルミワイヤ13によってこの回路パターンと外部電極用端子14とが接合されて、電氣的配線経路が構成される。なお、絶縁基板15は、複数で構成される場合もある。

【0004】

半導体チップ11が実装された絶縁基板15は、はんだ層12bによって放熱ベース16上に接合され、一体となった構造が樹脂成形されたケース17に接着されて、パッケージ構造が形成される。また、パッケージ構造では、内部の半導体チップ11、アルミワイヤ13、絶縁基板15を水分、湿気、塵から保護する目的で、ケース17内をゲル18で封止する。

【0005】

上記の説明のパッケージ構造に実装される縦型構造の半導体チップ11の表面電極には、一般にアルミワイヤ13をボンディングできるようにアルミニウム層（以下、A1層とする）が成膜されている。また、絶縁基板15に形成された回路パターンと接合させる裏面電極は、半導体チップとの電氣的接続（オーミックコンタクト）を向上させるため、アルミニウムやチタンなどで形成される。また、電極のはんだ付け性や基板に対する密着性を向上させるため、ニッケル合金薄層と貴金属薄層を順次積層させる手法が提案されている（たとえば、特許文献1参照。）。

【0006】

最近では、電氣的接続として、アルミワイヤ13によるボンディングに替わり、半導体チップ11の表面電極に電気配線用のリードフレームや外部電極用端子などの接続導体をはんだ接合するパッケージ構造が出現している。このような構造の半導体装置では、半導体チップ11の表面側には、接続導体をはんだ接合できるように、表面電極を形成するA1層の上に、ニッケル合金層（以下、Ni層とする）と、Ni層の上に形成される金層（以下、Au層とする）が、スパッタリング法や蒸着法などを用いて成膜されている。

【特許文献1】特開平8-130227号公報（段落番号〔0009〕～〔0030〕、図1）

【発明の開示】

【発明が解決しようとする課題】

【0007】

しかしながら、スパッタリング法や蒸着法を用いて、物理的に成膜を行う場合、半導体チップの周辺に形成される周辺耐圧構造部にも成膜されてしまう。このため、周辺耐圧構造を構成するために、半導体チップ外周部のA1/Ni/Au層はエッチングする必要が生じる。ところが、金属表面が安定なAuおよびNi層のエッチングは容易ではなく、プ

10

20

30

40

50

ロセスが複雑になるという問題が生じる。

【0008】

また、パワー半導体チップには、運転時（大電流通電時）において、パワー半導体チップ自体に大きな熱が発生するという特徴がある。そこで、例えば、リードフレームは、電氣的な接続をおこなう配線経路として機能させるとともに、半導体チップから発生する熱を表面電極側から放熱させる放熱経路としても機能させる。放熱経路としての放熱効率を確保するため、リードフレームはある程度の体積を備えなければならず、必然的に半導体チップの表面側とリードフレームとがはんだ接合する部分の面積は広くなる。また、リードフレームとはんだ接合する部分のNi/Au層に空間などが生じると熱が均等に伝導されなくなるなどの問題が発生するため、放熱経路の一部となるNi/Au層は均一でなければならぬ。しかしながら、従来のスパッタリングや蒸着による製造方法では、カバレッジの問題でリードフレームと接合する広い面積部分に均一にNi/Au層から成る電極膜を形成するのは容易ではないという問題がある。このため、半導体チップの表面電極とリードフレームとのはんだ接合部の信頼性の確保が難しいという問題も生じる。なお、半導体チップの表面電極に接合する外部電極用端子にも、半導体チップからの発熱によって同様の問題が生じる。

10

【0009】

また、組立工程におけるはんだ付け時には、Au層とNi層の一部が消失し、さらに、実使用時にパワー半導体チップから発生する熱などの熱負荷によって、はんだ接合部に金属拡散が促進され、はんだ接合部の信頼性が低下するという問題がある。

20

【0010】

このように、半導体チップの裏面電極のみならず、表面電極の電氣的な接続にもはんだ接合を利用する半導体装置では、半導体チップの表面のAl層によって形成される電極（以下、これをAl電極とする）の上に、いかにNi層、さらにAu層を成膜するかが課題であり、これによって表面電極とリードフレームや外部電極用端子などの接続導体とのはんだ接合部の信頼性を確保することが求められている。

【0011】

本発明はこのような点に鑑みてなされたものであり、表面電極と接続導体との間のはんだ接合部の信頼性を確保することが可能な半導体チップおよびこれを用いた半導体装置、を提供することを目的とする。

30

【課題を解決するための手段】

【0012】

本発明では上記問題を解決するために、裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップにおいて、前記表面電極を形成するAl層の上に、Ni層と前記Ni層の上に積層されるAu層の2層をジンケート法による無電解めっき法で成膜して熱伝導率を均一にした電極膜と、前記電極膜上に形成され、放熱経路を構成する接続導体と電極膜とを接合する鉛フリーはんだ層と、を有することを特徴とする半導体チップ、が提供される。

【0013】

このような半導体チップによれば、接続導体とはんだ接合される半導体チップ表面のAl電極の上に、ジンケート法による無電解めっき法を用いてNi層を積層し、その上にAu層を積層してNi層とAu層の2層で構成される電極膜が形成される。さらに、電極膜上に電極膜と放熱経路を構成する接続導体とを接合する鉛フリーはんだ層が形成される。

40

【0014】

ジンケート法による無電解めっき法で形成された電極膜は、半導体チップの表面Al電極の上にだけ、均一に形成され、熱伝導率を均一にする。

なお、接続導体は、半導体チップの表面電極と絶縁基板上に構成された第2の回路パターンとに接合されるリードフレームと、半導体チップの表面電極と接合し、一端を外部電極としてモジュール外部に露出させる外部電極用端子を含む、はんだ接合によって半導体チップ表面電極に接合される導体を言う。

50

【0015】

また、本発明では上記問題を解決するために、裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップを実装した半導体装置において、前記半導体チップの前記表面電極を形成するA1層の上に、Ni層と前記Ni層の上に積層されるAu層の2層をジンケート法による無電解めっき法で成膜して熱伝導率を均一にした電極膜と、前記電極膜上に形成される鉛フリーはんだ層と、を有し、前記表面電極が前記電極膜及び前記はんだ層を介して放熱経路を構成する接続導体と接合されることを特徴とする半導体装置、が提供される。

【0016】

このような半導体装置によれば、実装される半導体チップは、表面のA1電極の上に、ジンケート法による無電解めっき法を用いて、Ni層とAu層が順次積層され、Ni層とAu層の2層で構成される電極膜が形成され、電極膜上に電極膜と放熱経路を構成する接続導体とを接合する鉛フリーはんだ層が形成される。そして、この電極膜及び鉛フリーはんだ層が形成された半導体チップの表面電極に接続導体を接合する。

【0017】

ジンケート法による無電解めっき法で形成された電極膜は半導体チップ表面A1電極上にだけ均一に形成され、熱伝導率を均一にする。これにより、配線経路とともに放熱経路として用いられるリードフレームや外部電極用端子を含む接続導体のはんだ接合部の信頼性が確保される。

【発明の効果】

【0018】

本発明の半導体チップは、表面電極の上に、ジンケート法による無電解Ni/Auめっき工程を用いて、接続導体とのはんだ接合用の2層電極膜(Ni/Au層)を形成する。これにより、半導体チップの表面電極面にのみ選択的にNi層とAu層を析出させることが可能となり、プロセスを複雑にすることなくはんだ接合用の2層電極膜を成膜できる。また、形成される2層電極膜は均一に形成されることから、放熱経路として半導体チップが発生する熱を伝導する接続導体とのはんだ接合に好適であり、この結果、半導体チップと接続導体とのはんだ接合部の信頼性が確保される。

【0019】

また、本発明の半導体装置は、表面側のA1電極の上にジンケート法による無電解Ni/Auめっき工程により2層電極膜が形成された半導体チップの表面電極と接続導体とを
はんだ接合により接合する。2層電極膜は、A1電極面にのみ選択的、かつ均一に形成されており、半導体チップの表面電極と接続導体との間のはんだ接合部の信頼性が確保された半導体装置が提供される。

【発明を実施するための最良の形態】

【0020】

本発明において、半導体チップの表面電極を形成するA1層の上に、無電解めっき法を用いてA1電極面にのみ選択的に2層で構成される均一なNiおよびAu層を形成させ、接続導体とのはんだ接合部の信頼性の確保を図るものである。

【0021】

以下、本発明の実施の形態を図面を参照して詳細に説明する。本発明は、特に、1枚以上の絶縁基板上に構成され、その絶縁基板上に構成された第1回路パターンの上に半導体チップの裏面電極をはんだ接合し、半導体チップの表面電極と絶縁基板上に構成された第2回路パターンとの間をリードフレームによって接合するパワー半導体チップに好適であるので、以下、リードフレーム構造のパワー半導体チップの場合で説明する。

【0022】

図1は、本発明の実施の形態の半導体チップの構造を示す断面図である。

本発明の実施の形態の半導体チップ1は、ベアチップ2の表面側にA1膜で形成されたA1電極3が積層されており、A1電極3の側面には、周辺耐压構造4を形成するポリイミド膜が成膜される。

【0023】

本発明では、この状態の半導体チップ1に、後述する無電解Ni/Auめっき工程を施す。無電解Ni/Auめっき工程により、まず、Al電極3の上にNiめっき層5が形成される。無電解めっき法を用いることにより、Al電極3の上に選択的にNiめっき層5が析出されるため、周辺耐压構造4部分には、Niめっき層5は形成されない。また、形成されるNiめっき層5は、所定の厚さに均一に形成することができる。続いて、Niめっき層5の上にAuめっき層6が形成される。無電解めっき法を用いることによって、Auめっき層6もNiめっき層5と同様に、Niめっき層5の上に選択的、かつ均一に形成される。

【0024】

こうして、半導体チップ1の表面側のAl電極3の上には、Niめっき層5とAuめっき層6とから構成される2層電極膜が形成される。

このような無電解Ni/Auめっき工程を経て2層電極膜が形成された半導体チップ1は、Al電極3の上に選択的に電極膜が形成されており、周辺耐压構造4部に電極膜が形成されることがない。このため、半導体チッププロセスにおいて行われていたNi/Au層のエッチング工程を省くことができ、プロセスを簡単にすることができる。

【0025】

また、無電解Ni/Auめっき工程によって、Al電極3上には均一な厚さの電極膜が形成されるため、広い接合面積を有するリードフレームと接合されるはんだ接合部の接合性を確保することができる。さらに、電極膜の層内部も空間などが生じることなく均一に形成されるため、電極膜内での熱伝導率も均一にすることができる。これにより、半導体チップ1が発する熱を均一にはんだ接合部を介してリードフレームへ伝導することが可能となり、はんだ接合部にかかる熱負荷にばらつきが生じない。この結果、半導体チップの表面電極とリードフレームとの間のはんだ接合の信頼性を確保することが可能となる。

【0026】

次に、無電解Ni/Auめっき工程について説明する。Al電極3の上の無電解Niめっきは、公知の無電解めっき技術であるジンケート法またはパラジウム触媒法を用いる。以下では、ジンケート法による無電解Ni/Auめっき工程について説明する。なお、洗浄工程である水洗についての説明は省略する。

【0027】

図2は、本発明の実施の形態の半導体チップの電極膜形成の工程を示した図である。

上記の説明のように、ベアチップ2にAl電極3と周辺耐压構造4が形成された状態で、無電解Ni/Auめっき工程が開始される。すなわち、表面電極にアルミワイヤがボンディングされる従来の半導体チップがウェハ状態あるいはダイシング後のチップ状態のときに、無電解Ni/Auめっき工程に入る。

【0028】

第1工程として、プラズマクリーニングが行われる。ここでは、ウェハあるいはチップの状態の半導体素子をArガスおよびO₂ガスによってプラズマクリーニングする。

続いて、第2工程の脱脂、第4工程の酸エッチングが実施され、Al電極3の表面の汚れと、Al酸化膜が除去される。

【0029】

次に、ジンケート法によるめっきが開始される。

第6工程でジンケートを行う浴に半導体チップを浸漬することで、イオン化傾向によりAlが溶出し、代わりに選択的に亜鉛（Zn）がAl電極3表面に析出する（置換めっき）。その後、ZnとNiを置換する。

【0030】

第8工程で、無電解Niめっきが施され、Niめっき層5が所定の厚さになるまで、Niめっき厚を増加させる。

続く第10工程では、Niめっき層5表面の酸化を防止するために、上記説明のような置換めっきを用いてNiめっき層5の上にAuめっき層6を成膜する。

【0031】

そして、第12工程のアニール（熱処理）が行われ、めっき工程が終了する。

このように、従来の工程に無電解Ni/Auめっき工程を追加することで、周辺耐压構造4を形成するポリイミド膜状には金属が堆積することなく、半導体チップ1の表面A1電極3上にはんだ接合に必要なNiめっき層5およびAuめっき層6の2層電極膜を成膜することが可能となる。

【0032】

次に、上記の説明の半導体チップを実装した半導体装置について説明する。

図3は、本発明の実施の形態の半導体チップが実装される半導体装置の構造を示す断面図である。

10

【0033】

半導体チップ1は、図1に示した構造を有し、表面A1電極の上には、はんだとの接合性の高い、Niめっき層とAuめっき層から成る2層電極膜が形成されている。

絶縁基板15は、セラミックなどの絶縁板の両面に金属層を形成したものであり、絶縁層15bを挟んで下側（半導体チップ非搭載面）に金属層15a、上側（半導体チップ搭載面）に金属層15c、15dを具備する構造をとる。半導体チップが接合される側の面の金属層（15c、15d）は、所定の回路パターンとして形成されている。

【0034】

半導体チップ1の裏面電極は、はんだ層12aを介して、絶縁基板15上に形成された第1回路パターン15cに接合する。

20

また、半導体チップ1の表面側は、はんだ層12cを介して熱伝導性と導電性を備えたリードフレーム20aに接合する。図の例では、リードフレーム20aは、放熱効率を上げるため、半導体チップ1の表面を覆うような形状を備えているが、半導体チップ1の表面に形成された均一な2層電極膜により、信頼性の高いはんだ接合配線が確保される。リードフレーム20aのもう一方は、絶縁基板15の表面に形成された第2回路パターン15dに接合し、これによって電気的な配線経路が構成される。また、リードフレーム20bは、外部電極用端子14との配線経路としても用いられる。

【0035】

さらに、絶縁基板15の半導体チップ1の非搭載面の金属層15aは、はんだ層12bを介して放熱ベース16上に接合され、一体となった構造が樹脂成形されたケース17に接着されて、パッケージ構造が形成される。

30

【0036】

このような半導体装置では、半導体チップの表面電極に無電解Ni/Auめっき法で形成された2層電極膜により、半導体チップの表面電極とリードフレームとの間の接合部の信頼性が確保されている。パワー半導体チップの発する熱による熱応力は、脆弱もしくは軟質な接合部に働き、半導体装置の寿命を低下させる要因となる。その接合部の信頼性が確保されることにより、結果として半導体装置の寿命の低下を防止することができる。

【0037】

なお、上記の説明では、半導体チップの表面電極にリードフレームが接合するとしたが、半導体チップの表面電極に外部電極端子が接続する場合もある。この場合も同様に、半導体チップの表面電極に無電解Ni/Auめっき法で形成された2層電極膜により、半導体チップの表面電極と外部電極用端子との間の接合部の信頼性が確保される。

40

【実施例】

【0038】

表面電極を形成するA1層の上に、無電解めっき法を用いてNi層とAu層から成る電極膜を形成した半導体チップを作成した。この際、形成されるNiめっき層の厚さが1～10μmの範囲内で、厚さがそれぞれ、1、3、5、10μmのサンプルが作成された。

【0039】

次に、このサンプルを鉛フリーはんだ（Sn-3.5Ag）を用いてリードフレームとはんだ接合した。はんだ付けは、15分間かけて行われ、途中260℃の温度が2分間維

50

持されるようにした。

【0040】

そして、はんだ付け後のNiめっき層の厚さをEDX（Energy Dispersive X-ray spectroscopy；エネルギー分散X線分光法）で測定した。

図4は、めっき層形成後のNiめっき層とはんだ接合後のNiめっき層の厚さの関係を示している。図は、横軸がはんだ接合前、すなわち、無電解めっき法によって形成されたNiめっき層の厚さ（図では初期Niめっき厚さ）を表しており、縦軸がはんだ接合後のNiめっき層の厚さを示している。

【0041】

図から明らかなように、はんだ接合により、Niとはんだ中のSnが拡散し、Al電極との接合を担っているNi層が減っている。特に、はんだ接合前のNiめっきが1μmの場合、はんだ接合後にはNiめっき（Niのみの層）がほとんど残っていないことがわかる。このことは、はんだ接合前のNiめっき層の厚さが1μmでは、はんだ接合部の接合強度を確保することができないということを示している。

【0042】

はんだ接合部の接合強度を確保するためには、はんだ接合後のNiめっき層の厚さが1μm程度は残っていることが望ましく、図から、はんだ接合部の信頼性を確保するためには、無電解めっきの際に、Niめっき層を3μm以上形成する必要があることがわかる。

【0043】

このように、半導体チップの表面Al電極の上に形成されるNiめっき層の厚さを3μm以上とすることで、半導体チップの表面電極にリードフレームをはんだ接合する際の接合部の金属拡散を防止し、機械的、電氣的、熱的に信頼性の高い接合が可能となる。

【図面の簡単な説明】

【0044】

【図1】本発明の実施の形態の半導体チップの構造を示す断面図である。

【図2】本発明の実施の形態の半導体チップの電極膜形成の工程を示した図である。

【図3】本発明の実施の形態の半導体チップが実装される半導体装置の構造を示す断面図である。

【図4】めっき層形成後のNiめっき層とはんだ接合後のNiめっき層の厚さの関係を示している。

【図5】従来のケース構造型の半導体装置の断面図である。

【符号の説明】

【0045】

- 1 半導体チップ
- 2 ベアチップ
- 3 アルミニウム（Al）電極
- 4 周辺耐压構造
- 5 Niめっき層
- 6 Auめっき層
- 12 a、12 b、12 c はんだ層
- 14 外部電極用端子
- 15 絶縁基板
- 15 a 金属層
- 15 b 絶縁層
- 15 c 金属層（第1回路パターン）
- 15 d 金属層（第2回路パターン）
- 16 放熱ベース
- 17 ケース
- 20 a、20 b リードフレーム


10

20

30

40


【図 1】




【図 2】

	工程
1	プラズマクリーニング
2	脱脂
3	水洗
4	酸エッチング
5	水洗
6	シンケート
7	水洗
8	Niめっき
9	水洗
10	Auめっき
11	水洗
12	アニール


【図 3】



【図 4】



【図 5】



フロントページの続き

- (72)発明者 飯塚 祐二
神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内
- (72)発明者 山下 満男
神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内

合議体

審判長 徳永 英男
審判官 川真田 秀男
審判官 國方 康伸

- (56)参考文献 特開2005-19830 (JP, A)
特開2000-49181 (JP, A)
特開平7-183327 (JP, A)

- (58)調査した分野(Int.Cl., DB名)
H01L 21/60, H01L 23/28