

(19)日本国特許庁(JP)

(12)公表特許公報(A)

(11)公表番号
特表2024-507023
(P2024-507023A)

(43)公表日 令和6年2月16日(2024.2.16)

(51)国際特許分類
G 0 1 N 21/05 (2006.01)

F I
G O 1 N 21/05

テーマコード (参考)
2 G 0 5 7


審査請求 未請求 予備審査請求 未請求 (全63頁)			
(21)出願番号	特願2022-580780(P2022-580780)	(71)出願人	500358711
(86)(22)出願日	令和4年2月1日(2022.2.1)		イルミナ インコーポレイテッド
(85)翻訳文提出日	令和5年2月6日(2023.2.6)		アメリカ合衆国 カリフォルニア州 9 2
(86)国際出願番号	PCT/US2022/014740		1 2 2 サンディエゴ イルミナ ウェイ
(87)国際公開番号	WO2022/169763		5 2 0 0
(87)国際公開日	令和4年8月11日(2022.8.11)	(74)代理人	100106518
(31)優先権主張番号	63/146,444		弁理士 松谷 道子
(32)優先日	令和3年2月5日(2021.2.5)	(74)代理人	100132263
(33)優先権主張国・地域又は機関	米国(US)		弁理士 江間 晴彦
(31)優先権主張番号	63/169,423	(72)発明者	ビッラ, ラビ
(32)優先日	令和3年4月1日(2021.4.1)		アメリカ合衆国 9 2 1 2 2 カリフォルニ
(33)優先権主張国・地域又は機関	米国(US)		ア州サンディエゴ、イルミナ・ウェイ 5
(81)指定国・地域	AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA	(72)発明者	2 0 0、イルミナ・インコーポレイテッ
	最終頁に続く		ド内
			ウォーカー, ジョン
			最終頁に続く

(54)【発明の名称】 ファンアウトフローセル

(57)【要約】

本明細書では、フローセルの様々な例及びフローセルの態様を形成するための方法が提供される。この方法は、第1の接着剤を基板に塗布することを含み得る。方法は、ダイを第1の接着剤上に配向することを含み得る。方法はまた、第1の接着剤上にパッケージを配向することを含み得る。パッケージは、ダイを含み、ダイの上面は、活性表面及び電気接点を含む。活性表面の少なくとも2つの反対の側の活性表面に隣接する表面は、フローセルの流体経路で利用するためのファンアウト領域を形成する。方法は、パッケージの一部に第2の接着剤を塗布することと、蓋を第2の接着剤に取り付けて、蓋の下、かつ活性表面及びファンアウト領域を含む表面の上に流体フローセルキャビティを画定することと、を更に含み得る。

【選択図】 図 5



【特許請求の範囲】

【請求項 1】

フローセルを形成する方法であって、

第 1 の接着剤を基板に塗布することであって、前記基板の上面が、電気接点を含む、塗布することと、

前記第 1 の接着剤上にパッケージを配向することであって、前記パッケージがダイを含み、前記ダイの上面が、活性表面及び電気接点を含み、前記活性表面の少なくとも 2 つの反対の側の前記活性表面に隣接する表面が、前記フローセルの流体経路で利用するためのファンアウト領域を形成する、配向することと、

前記基板の前記上面上の前記電気接点を前記ダイ上の電気接点に接続することと、

前記パッケージの一部に第 2 の接着剤を塗布することと、

蓋を前記第 2 の接着剤に取り付けることであって、前記取り付けることが、前記蓋の下、かつ前記活性表面及び前記ファンアウト領域を含む表面の上に流体フローセルキャビティを画定する、取り付けることと、を含む、方法。

【請求項 2】

前記パッケージを形成することを更に含み、前記パッケージを前記形成することが、

前記ダイを前記第 1 の接着剤上に配向することと、

前記ダイの少なくとも 2 つの側に隣接して前記第 1 の接着剤上に 1 つ以上の支持片を配向することによって前記ファンアウト領域を形成することであって、前記ファンアウト領域が、前記支持片の上面の一部分を含む、形成することと、を含む、請求項 1 に記載の方法。

【請求項 3】

前記 1 つ以上の支持片が、2 つの支持片を含み、前記ダイの前記少なくとも 2 つの側に隣接して前記第 1 の接着剤上に前記 1 つ以上の支持片を前記配向することが、前記ダイの両側に前記ダイに隣接して 2 つの支持片を配置することを含む、請求項 2 に記載の方法。

【請求項 4】

前記 1 つ以上の支持片が、1 つの支持片を含み、前記 1 つの支持片が、切り欠きを含み、前記ダイの前記少なくとも 2 つの側に隣接して前記第 1 の接着剤上に前記 1 つ以上の支持片を前記配向することが、前記ダイ及び電気接点が前記切り欠き内にあるように、前記 1 つの支持片を配向することを含む、請求項 2 に記載の方法。

【請求項 5】

前記パッケージが、前記ダイの部分の周りに成形された硬化電子成形化合物（EMC）材料を含み、前記 EMC 材料の一部分が前記ファンアウト領域を含む、請求項 1 に記載の方法。

【請求項 6】

フローセルであって、

上面上に電気接点を含む基板であって、前記基板の前記上面上の前記電気接点が、ダイの上面上の電気接点に接続されている、基板と、

第 1 の硬化接着剤であって、前記第 1 の硬化接着剤が、パッケージに接合され、前記パッケージが、

前記ダイであって、前記ダイの前記上面が、活性表面を更に含む、前記ダイと、

前記活性表面の少なくとも 2 つの反対の側に隣接する表面を含むファンアウト領域であって、前記ファンアウト領域が、前記フローセルの流体経路を少なくとも部分的に画定する、ファンアウト領域と、を含む、第 1 の硬化接着剤と、

第 2 の硬化接着剤であって、前記パッケージの上面の一部分を、蓋に接合して、前記蓋の下、かつ前記活性表面及び前記ファンアウト領域を含む表面の上に流体フローセルキャビティを画定する、第 2 の硬化接着剤と、

前記蓋と、を含む、フローセル。

【請求項 7】

前記パッケージが、

前記ダイの前記活性表面の前記少なくとも2つの反対の側に隣接する1つ以上の支持片であって、前記1つ以上の支持片が、前記ファンアウト領域を含む、1つ以上の支持片を更に含む、請求項6に記載のフローセル。

【請求項8】

前記1つ以上の支持片が、前記ダイの前記活性表面の前記少なくとも2つの反対の側に配向された2つの支持片を含む、請求項7に記載のフローセル。

【請求項9】

前記1つ以上の支持片が、1つの支持片を含み、前記1つの支持片が、切り欠きを含み、前記基板の前記上面上の前記ダイ及び前記電気接点、前記切り欠き内に配向されている、請求項7に記載のフローセル。

10

【請求項10】

前記パッケージが、

前記ダイの部分の周りに成形された硬化電子成形化合物（EMC）材料、

前記活性表面の前記少なくとも2つの反対の側の前記活性表面に隣接するEMC材料表面を形成する前記EMC材料の一部分、を更に含む、

前記EMC材料表面の一部分が、前記ファンアウト領域を含む、請求項6に記載のフローセル。

【請求項11】

前記ファンアウト領域を前記形成することが、材料を吐出して、前記1つ以上の支持片と前記ダイとの間の間隙を充填することを更に含む、請求項1～4のいずれか一項に記載の方法。

20

【請求項12】

前記1つ以上の支持片が、ガラス、ケイ素、及びセラミックからなる群から選択される材料を含む、請求項1～4のいずれか一項に記載の方法。

【請求項13】

前記パッケージが、前記ダイの部分の周りに成形された硬化電子成形化合物（EMC）材料と、前記活性表面の前記少なくとも2つの反対の側の前記活性表面に隣接するEMC材料表面上に堆積された層と、を含み、前記ファンアウト領域が、前記層の部分を含む、請求項1に記載の方法。

【請求項14】

前記パッケージを形成することを更に含み、前記パッケージを前記形成することが、前記ダイの部分の周りで前記EMC材料を硬化させることを含む、請求項13に記載の方法。

30

【請求項15】

前記パッケージを形成することが、

前記活性表面に隣接する前記EMC材料表面を平坦化することを更に含む、請求項14に記載の方法。

【請求項16】

前記平坦化することが、

前記ダイの前記上面及び前記活性表面に隣接する前記EMC材料表面を含む表面上に前記層を堆積させることと、

40

前記活性表面上の前記層を開くことと、

前記層を硬化させることと、を含む、請求項15に記載の方法。

【請求項17】

前記層が、フォトレジストを含む、請求項16に記載の方法。

【請求項18】

前記層を開くための技術が、リソグラフィ及びリソグラフィプラスリフトオフからなる群から選択される、請求項16に記載の方法。

【請求項19】

前記パッケージが、前記EMC材料に埋め込まれたビアを更に含む、請求項4又は13

50

～ 18 のいずれか一項に記載の方法。

【請求項 20】

前記パッケージを形成することが、

前記ダイの部分の周りで前記 E M C 材料を前記硬化させる前に、前記ビアを前記 E M C 材料に埋め込むことを更に含む、請求項 19 に記載の方法。

【請求項 21】

前記ビアが、導電性材料で構成されている、請求項 19 又は 20 に記載の方法。

【請求項 22】

前記導電性材料が、銅、金、タングステン、及びアルミニウムからなる群から選択される、請求項 21 に記載の方法。

【請求項 23】

前記ビアが、前記活性表面とは反対の方向に、前記活性表面とは反対の前記ダイの表面から前記 E M C 材料を通して延在する、請求項 19 ～ 22 のいずれか一項に記載の方法。

【請求項 24】

前記基板の前記上面上の前記電気接点を前記ダイ上の前記電気接触点に接続することが、前記電気接点を前記電気接触点にワイヤボンディングすることを含む、請求項 1 ～ 5 又は 11 ～ 24 のいずれか一項に記載の方法。

【請求項 25】

ワイヤボンディングされた前記接続をエポキシで包み込むことを更に含む、請求項 24 に記載の方法。

【請求項 26】

前記第 1 の接着剤及び前記第 2 の接着剤を硬化させることを更に含む、請求項 1 ～ 5 又は 11 ～ 25 のいずれか一項に記載の方法。

【請求項 27】

前記硬化が、熱硬化及び紫外線（U V）硬化からなる群から選択される、請求項 26 に記載の方法。

【請求項 28】

前記基板がプリント回路基板である、請求項 1 ～ 5 又は 11 ～ 27 のいずれか一項に記載の方法。

【請求項 29】

前記基板が、ガラス強化エポキシラミネート材料、F R 4、及び共焼成セラミックシートからなる群から選択される材料を含む、請求項 1 ～ 5 又は 11 ～ 28 のいずれか一項に記載の方法。

【請求項 30】

前記基板が、前記基板の底面上に電気接点を更に含み、前記基板の底面上の前記電気接点が、前記基板を通して形成されたビアによって前記基板の前記上面上の前記電気接点に電氣的に結合されている、請求項 1 ～ 5 又は 11 ～ 29 のいずれか一項に記載の方法。

【請求項 31】

前記基板内に加熱要素を形成することを更に含む、請求項 1 ～ 5 又は 11 ～ 30 のいずれか一項に記載の方法。

【請求項 32】

前記加熱要素を形成することが、

前記基板の前記上面及び前記基板の前記底面のうちの 1 つ以上に 1 つ以上の抵抗器を配置することと、

前記 1 つ以上の抵抗器を、前記ビアを介して、前記基板内の金属平面に結合することと、を含む、請求項 31 に記載の方法。

【請求項 33】

前記加熱要素が、長い巻線金属トレースを含み、前記加熱要素を形成することが、

抵抗加熱器として機能するように、前記基板内に前記加熱要素を形成することを含む、請求項 31 に記載の方法。

10

20

30

40

50

【請求項 34】

前記第2の接着剤を塗布することが、前記第2の接着剤を前記ダイの一部分に塗布することを更に含む、請求項1～5又は11～33のいずれか一項に記載の方法。

【請求項 35】

前記ダイが、相補型金属酸化膜半導体である、請求項1～5又は11～34のいずれか一項に記載の方法。

【請求項 36】

前記蓋が、2つの開口を含み、各開口が、入口流体ポート又は出口流体ポートのうちの1つを画定する、請求項1～5又は11～34のいずれか一項に記載の方法。

【請求項 37】

前記ダイの前記活性表面がナノウェルを含む、請求項1～5又は11～34のいずれか一項に記載の方法。

【請求項 38】

前記パッケージが、
前記ダイの部分の周りに成形された硬化電子成形化合物（EMC）材料と、
前記活性表面の前記少なくとも2つの反対の側の活性表面に隣接する前記EMC材料表面上に堆積された層であって、前記ファンアウト領域が、前記層の部分を含む、層と、を含む、請求項6に記載のフローセル。

【請求項 39】

前記パッケージが、前記EMC材料に埋め込まれたビアを更に含む、請求項10又は38に記載のフローセル。

【請求項 40】

前記1つ以上の支持片が、ガラス、ケイ素、及びセラミックからなる群から選択される材料を含む、請求項7～9のいずれか一項に記載のフローセル。

【請求項 41】

前記基板が、前記基板の底面上に電気接点を更に含み、前記基板の底面上の前記電気接点が、前記基板を通して形成されたビアによって前記基板の前記上面上の前記電気接点に電氣的に結合されている、請求項6～10又は38～40のいずれか一項に記載のフローセル。

【請求項 42】

前記基板が、加熱要素を更に含む、請求項6～10又は38～41のいずれか一項に記載のフローセル。

【請求項 43】

前記加熱要素が、
前記基板の前記上面及び前記基板の前記底面のうちの1つ以上における1つ以上の抵抗器と、
前記基板内の金属平面と、
前記1つ以上の抵抗器を前記基板内の前記金属平面に結合する前記基板を通るビアと、を含む、請求項42に記載のフローセル。

【請求項 44】

前記加熱要素が、抵抗加熱器として機能するように、前記基板内に長い巻線金属トレースを含む、請求項42に記載のフローセル。

【請求項 45】

前記蓋が、2つの開口を含み、各開口が、入口流体ポート又は出口流体ポートのうちの1つを画定する、請求項6～10又は38～44のいずれか一項に記載のフローセル。

【請求項 46】

前記ダイの前記上面がナノウェルを含む、請求項6～10又は38～45のいずれか一項に記載のフローセル。

【請求項 47】

前記基板がプリント回路基板である、請求項6～10又は38～46のいずれか一項に

10

20

30

40

50

記載のフローセル。

【請求項 48】

前記基板が、ガラス強化エポキシラミネート材料、FR4、及び共焼成セラミックシートからなる群から選択される材料を含む、請求項 6～10 又は 38～47 のいずれか一項に記載のフローセル。

【請求項 49】

前記ダイが、相補型金属酸化膜半導体である、請求項 6～10 又は 38～48 のいずれか一項に記載のフローセル。

【請求項 50】

フローセルを形成する方法であって、

第 1 の接着剤を基板に塗布することであって、前記基板の上面が、電気接点を含む、塗布することと、

ダイを前記第 1 の接着剤上に配向することであって、前記ダイの上面が、活性表面及び電気接点を含む、配向することと、

前記フローセルの流体経路で利用するためのファンアウト領域を形成することであって、前記ファンアウト領域を前記形成することが、前記ダイの少なくとも 2 つの側に隣接して前記第 1 の接着剤上に 1 つ以上の支持片を配向することを含み、前記ダイの前記少なくとも 2 つの側の前記支持片の上面の一部が、前記ファンアウト領域を含む、形成することと、

前記基板の前記上面上の前記電気接点を前記ダイ上の電気接点に接続することと、

前記 1 つ以上の支持片の一部に第 2 の接着剤を塗布することと、

蓋を前記第 2 の接着剤に取り付けることであって、前記取り付けることが、前記蓋の下、かつ前記活性表面及び前記ファンアウト領域を含む表面の上に流体フローセルキャビティを画定する、取り付けることと、を含む、方法。

【請求項 51】

前記 1 つ以上の支持片が、2 つの支持片を含み、前記ダイの前記少なくとも 2 つの側に隣接して前記第 1 の接着剤上に前記 1 つ以上の支持片を配向することが、前記ダイの両側に隣接して 2 つの支持片を配置することを含む、請求項 50 に記載の方法。

【請求項 52】

前記 1 つ以上の支持片が、1 つの支持片を含み、前記 1 つの支持片が、切り欠きを含み、前記ダイの前記少なくとも 2 つの側に隣接して前記第 1 の接着剤上に前記 1 つ以上の支持片を配向することが、前記ダイ及び電気接点が前記切り欠き内にあるように、前記 1 つの支持片を配向することを含む、請求項 50 に記載の方法。

【請求項 53】

前記蓋が、2 つの開口を含み、各開口が、入口流体ポート又は出口流体ポートのうちの 1 つを画定する、請求項 50～52 のいずれか一項に記載の方法。

【請求項 54】

前記ダイの前記活性表面がナノウェルを含む、請求項 50～53 のいずれか一項に記載の方法。

【請求項 55】

前記ファンアウト領域を前記形成することが、材料を吐出して、前記 1 つ以上の支持片と前記ダイとの間の間隙を充填することを更に含む、請求項 50～54 のいずれか一項に記載の方法。

【請求項 56】

前記基板の前記上面上の前記電気接点を前記ダイ上の前記電気接点に接続することが、前記電気接点を前記電気接点にワイヤボンディングすることを含む、請求項 50～55 のいずれか一項に記載の方法。

【請求項 57】

ワイヤボンディングされた前記接続をエポキシで固定することを更に含む、請求項 56 に記載の方法。

10

20

30

40

50

【請求項 58】

前記第1の接着剤及び前記第2の接着剤を硬化させることを更に含む、請求項50～57のいずれか一項に記載の方法。

【請求項 59】

前記硬化が、熱硬化及び紫外線（UV）硬化からなる群から選択される、請求項58に記載の方法。

【請求項 60】

前記基板がプリント回路基板である、請求項50～59のいずれか一項に記載の方法。

【請求項 61】

前記基板が、ガラス強化エポキシラミネート材料、FR4、及び共焼成セラミックシートからなる群から選択される材料を含む、請求項50～60のいずれか一項に記載の方法。

10

【請求項 62】

前記1つ以上の支持片が、ガラス、ケイ素、及びセラミックからなる群から選択される材料を含む、請求項50～61のいずれか一項に記載の方法。

【請求項 63】

前記基板が、前記基板の底面上に電気接点を更に含み、前記基板の底面上の前記電気接点が、前記基板を通して形成されたビアによって前記基板の前記上面上の前記電気接点に電氣的に結合されている、請求項又は50～62のいずれか一項に記載の方法。

【請求項 64】

前記基板内に加熱要素を形成することを更に含む、請求項50～63のいずれか一項に記載の方法。

20

【請求項 65】

前記加熱要素を形成することが、
前記基板の前記上面及び前記基板の前記底面のうちの1つ以上に1つ以上の抵抗器を配置することと、
前記1つ以上の抵抗器を、前記ビアを介して、前記基板内の金属平面に結合することと、
を含む、請求項64に記載の方法。

【請求項 66】

前記加熱要素を形成することが、
抵抗加熱器として機能するように、前記基板内に長い巻線金属トレースを実装することを含む、請求項64に記載の方法。

30

【請求項 67】

前記加熱要素を利用して前記基板を加熱することを更に含む、請求項64～66のいずれか一項に記載の方法。

【請求項 68】

前記ダイが、相補型金属酸化膜半導体である、請求項50～67のいずれか一項に記載の方法。

【請求項 69】

前記第2の接着剤を塗布することが、前記第2の接着剤を前記ダイの一部分に塗布することを更に含む、請求項50～68のいずれか一項に記載の方法。

40

【請求項 70】

フローセルであって、
上面上に電気接点を含む基板であって、前記基板の前記上面上の前記電気接点が、ダイの上面上の電気接触点に接続されている、基板と、
第1の硬化接着剤であって、第1の硬化接着剤が、前記ダイと、前記ダイの少なくとも2つの側に隣接する1つ以上の支持片とを前記基板に接合し、前記ダイの前記上面の少なくとも一部分及び前記1つ以上の支持片の上面の少なくとも一部分が、前記フローセルの流体経路で利用される表面を形成する、第1の硬化接着剤と、

第2の硬化接着剤であって、前記第2の硬化接着剤が、前記1つ以上の支持片のエリア

50

と、前記フローセルの前記流体経路で利用される前記表面に近接する前記ダイの前記上面のエリアと、を蓋に接合する、第２の硬化接着剤と、

前記蓋であって、流体フローセルキャビティが、前記フローセルの前記流体経路で利用される前記表面の上、かつ前記蓋の下に画定されている、前記蓋と、を含む、フローセル。

【請求項 7 1】

前記 1 つ以上の支持片が、前記ダイの両側に配向された 2 つの支持片を含む、請求項 7 0 に記載のフローセル。

【請求項 7 2】

前記 1 つ以上の支持片が、1 つの支持片を含み、前記 1 つの支持片が、切り欠きを含み、前記基板の前記表面上の前記ダイ及び前記電気接点が、前記切り欠き内に配向されている、請求項 7 0 に記載のフローセル。

【請求項 7 3】

前記蓋が、2 つの開口を含み、各開口が、入口流体ポート又は出口流体ポートのうちの 1 つを画定する、請求項 7 0 ～ 7 2 のいずれか一項に記載のフローセル。

【請求項 7 4】

前記ダイの前記上面がナノウェルを含む、請求項 7 0 ～ 7 3 のいずれか一項に記載のフローセル。

【請求項 7 5】

前記基板がプリント回路基板である、請求項 7 0 ～ 7 4 のいずれか一項に記載のフローセル。

【請求項 7 6】

前記基板が、ガラス強化エポキシラミネート材料、FR 4、及び共焼成セラミックシートからなる群から選択される材料を含む、請求項 7 0 ～ 7 3 のいずれか一項に記載のフローセル。

【請求項 7 7】

前記 1 つ以上の支持片が、ガラス、ケイ素、及びセラミックからなる群から選択される材料を含む、請求項 7 0 ～ 7 6 のいずれか一項に記載のフローセル。

【請求項 7 8】

前記基板が、前記基板の底面上に電気接点を更に含み、前記基板の底面上の前記電気接点が、前記基板を通して形成されたビアによって前記基板の前記表面上の前記電気接点に電氣的に結合されている、請求項 7 0 ～ 7 7 のいずれか一項に記載のフローセル。

【請求項 7 9】

前記基板が、加熱要素を更に含む、請求項 7 0 ～ 7 8 のいずれか一項に記載のフローセル。

【請求項 8 0】

前記加熱要素が、前記基板の前記上面及び前記基板の前記底面のうちの 1 つ以上における 1 つ以上の抵抗器と、

前記基板内の金属平面と、

前記 1 つ以上の抵抗器を前記基板内の前記金属平面に結合する前記基板を通るビアと、を含む、請求項 7 9 に記載のフローセル。

【請求項 8 1】

前記加熱要素が、抵抗加熱器として機能するように、前記基板内に長い巻線金属トレースを含む、請求項 7 9 に記載のフローセル。

【請求項 8 2】

前記ダイが、相補型金属酸化膜半導体である、請求項 7 0 ～ 8 1 のいずれか一項に記載のフローセル。

【請求項 8 3】

フローセルを形成する方法であって、

10

20

30

40

50

第 1 の接着剤を基板に塗布することであって、前記基板の上面が、電気接点を含む、塗布することと、

ダイを前記第 1 の接着剤上に配向することであって、前記ダイの上面が、活性表面及び電気接点を含む、配向することと、

前記フローセルの流体経路で利用するためのファンアウト領域を形成することであって、前記ファンアウト領域を前記形成することが、

前記ダイの両側の前記第 1 の接着剤上に 2 つの支持片を配向することであって、前記 2 つの支持片の各々が、前記ダイに隣接しており、前記ダイの前記上面及び前記 2 つの支持片の上面が、上部表面を形成する、配向することと、

材料を吐出して、前記 2 つの支持片と前記ダイとの間の間隙を充填することと、を含む、形成することと、

前記基板の前記上面上の前記電気接点を前記ダイ上の電気接点に接続することと、

前記 1 つ以上の支持片の一部分及び前記ダイの一部分に第 2 の接着剤を塗布することと、

蓋を前記第 2 の接着剤に取り付けることであって、前記取り付けることが、前記蓋の下、かつ前記上部表面の上に流体フローセルキャビティを画定する、取り付けることと、を含む、方法。

【請求項 8 4】

フローセルを形成する方法であって、

第 1 の接着剤を基板に塗布することであって、前記基板の上面が、電気接点を含む、塗布することと、

ダイを前記第 1 の接着剤上に配向することであって、前記ダイの上面が、活性表面及び電気接点を含む、配向することと、

前記フローセルの流体経路で利用するためのファンアウト領域を形成することであって、前記ファンアウト領域を前記形成することが、

前記第 1 の接着剤上に支持片を配向することであって、前記支持片が、切り欠きを含み、前記配向することが、前記ダイ及び電気接点が前記切り欠き内に位置付けられるように前記支持片を前記第 1 の接着剤上に配置することを含み、前記ファンアウト領域が、前記ダイの両側の前記支持片の上面の部分を含み、前記上面の前記部分及び前記活性表面が、上部表面を形成する、配向することと、

前記基板の前記上面上の前記電気接点を、ボンドワイヤで前記ダイ上の電気接点に接続することと、

第 2 の接着剤が前記ダイと前記支持片との間の前記切り欠き内の空間を充填し、前記ボンドワイヤを封入するように、前記第 2 の接着剤を前記切り欠き内に吐出することと、を含む、形成することと、

前記支持片の一部分及び前記ダイの一部分に第 3 の接着剤を塗布することと、

蓋を前記第 3 の接着剤に取り付けることであって、前記取り付けることが、前記蓋の下、かつ前記上部表面の上に流体フローセルキャビティを画定する、取り付けることと、を含む、方法。

【請求項 8 5】

フローセルを形成する方法であって、

第 1 の接着剤を基板に塗布することであって、前記基板の上面が、電気接点を含む、塗布することと、

ダイの部分の周りに成形された硬化電子成形化合物（EMC）材料を含むパッケージを配向することであって、前記ダイの上面が、活性表面及び電気接点を含み、前記 EMC 材料の一部分が、前記活性表面の少なくとも 2 つの反対の側の前記活性表面に隣接する EMC 材料表面を形成する、配向することと、

前記基板の前記上面上の前記電気接点を前記ダイ上の電気接点に接続することと、

前記パッケージの上面の一部分に第 2 の接着剤を塗布することと、

蓋を前記第 2 の接着剤に取り付けることであって、前記取り付けることが、流体フロー

10

20

30

40

50

セルキャビティを、前記蓋の下、かつ前記フローセルの流体経路で利用するための前記活性表面及びファンアウト領域を含む表面の上に画定し、前記ファンアウト領域が、前記パッケージの前記上面の別の部分を含む、取り付けることと、を含む、方法。

【請求項 86】

前記ファンアウト領域が、前記活性表面の前記少なくとも 2 つの反対の側の前記活性表面に隣接する前記 E M C 材料表面から構成される、請求項 85 に記載の方法。

【請求項 87】

前記パッケージが、前記活性表面の前記少なくとも 2 つの反対の側の前記活性表面に隣接する前記 E M C 材料表面上に堆積された層を更に含み、前記ファンアウト領域が、前記活性表面の前記少なくとも 2 つの反対の側の前記活性表面に隣接する前記 E M C 材料表面上に堆積された前記層の部分を含む、請求項 85 に記載の方法。

10

【請求項 88】

前記蓋が、2 つの開口を含み、各開口が、入口流体ポート又は出口流体ポートのうちの 1 つを画定する、請求項 85 ～ 87 のいずれか一項に記載の方法。

【請求項 89】

前記ダイの前記活性表面がナノウェルを含む、請求項 85 ～ 88 のいずれか一項に記載の方法。

【請求項 90】

前記基板の前記上面上の前記電気接点を前記ダイ上の前記電気接触点に接続することが、前記電気接点を前記電気接触点にワイヤボンディングすることを含む、請求項 85 ～ 89 のいずれか一項に記載の方法。

20

【請求項 91】

ワイヤボンディングされた前記接続をエポキシで固定することを更に含む、請求項 90 に記載の方法。

【請求項 92】

前記第 1 の接着剤及び前記第 2 の接着剤を硬化させることを更に含む、請求項 85 ～ 91 のいずれか一項に記載の方法。

【請求項 93】

前記硬化が、熱硬化及び紫外線（U V）硬化からなる群から選択される、請求項 92 に記載の方法。

30

【請求項 94】

前記基板がプリント回路基板である、請求項 85 ～ 93 のいずれか一項に記載の方法。

【請求項 95】

前記基板が、ガラス強化エポキシラミネート材料、F R 4、及び共焼成セラミックシートからなる群から選択される材料を含む、請求項 85 ～ 94 のいずれか一項に記載の方法。

【請求項 96】

前記基板が、前記基板の底面上に電気接点を更に含み、前記基板の底面上の前記電気接点が、前記基板を通して形成されたビアによって前記基板の前記上面上の前記電気接点に電氣的に結合されている、請求項 85 ～ 95 のいずれか一項に記載の方法。

40

【請求項 97】

前記基板内に加熱要素を形成することを更に含む、請求項 85 ～ 96 のいずれか一項に記載の方法。

【請求項 98】

前記加熱要素を形成することが、
前記基板の前記上面及び前記基板の前記底面のうちの 1 つ以上に 1 つ以上の抵抗器を配置することと、

前記 1 つ以上の抵抗器を、前記ビアを介して、前記基板内の金属平面に結合することと、を含む、請求項 97 に記載の方法。

【請求項 99】

50

前記加熱要素を形成することが、
抵抗加熱器として機能するように、前記基板内に長い巻線金属トレースを実装することを含む、請求項 97 に記載の方法。

【請求項 100】

前記加熱要素を利用して前記基板を加熱することを更に含む、請求項 97～99 のいずれか一項に記載の方法。

【請求項 101】

前記ダイが、相補型金属酸化膜半導体である、請求項 85～100 のいずれか一項に記載の方法。

【請求項 102】

前記パッケージを形成することを更に含み、前記パッケージを形成することが、
前記ダイの部分の周りで前記 EMC 材料を硬化させることを含む、請求項 85 に記載の方法。

【請求項 103】

前記パッケージを形成することが、
前記活性表面に隣接する前記 EMC 材料表面を平坦化することを更に含む、請求項 102 に記載の方法。

【請求項 104】

前記平坦化することが、
前記ダイの前記上面及び前記活性表面に隣接する前記 EMC 材料表面を含むパッケージ表面上に前記層を堆積させることと、
前記活性表面上の前記層を開くことと、
前記層を硬化させることと、を含む、請求項 103 に記載の方法。

【請求項 105】

前記層が、フォトレジストを含む、請求項 104 に記載の方法。

【請求項 106】

前記層を開くための技術が、リソグラフィ及びリソグラフィプラスリフトオフからなる群から選択される、請求項 104 に記載の方法。

【請求項 107】

前記パッケージが、前記 EMC 材料に埋め込まれたビアを更に含む、請求項 85～106 のいずれか一項に記載の方法。

【請求項 108】

前記パッケージを形成することが、
前記ダイの部分の周りで前記 EMC 材料を硬化させる前に、前記ビアを前記 EMC 材料に埋め込むことを更に含む、請求項 107 に記載の方法。

【請求項 109】

前記ビアが、導電性材料で構成されている、請求項 107 又は 108 に記載の方法。

【請求項 110】

前記導電性材料が、銅、金、タングステン、及びアルミニウムからなる群から選択される、請求項 109 に記載の方法。

【請求項 111】

前記ビアが、前記活性表面とは反対の方向に、前記活性表面とは反対の前記ダイの表面から前記 EMC 材料を通して延在する、請求項 107～109 のいずれか一項に記載の方法。

【請求項 112】

フローセルであって、
上面上に電気接点を含む基板であって、前記基板の前記上面上の前記電気接点が、ダイの上面上の電気接触点に接続されている、基板と、
第 1 の硬化接着剤であって、前記第 1 の硬化接着剤が、ダイの部分の周りに成形された硬化電子成形化合物 (EMC) 材料を含むパッケージを接合し、前記ダイの上面が、露出

10

20

30

40

50

し、活性表面及び前記電気接点を含み、前記 E M C 材料の一部が、前記活性表面の少なくとも 2 つの反対の側に前記活性表面に隣接する E M C 材料表面を形成し、前記 E M C 材料表面の一部が、流体経路で利用するためのファンアウト領域を含む、第 1 の硬化接着剤と、

第 2 の硬化接着剤であって、前記パッケージの上面の一部を、蓋に接合して、前記蓋の下、かつ前記活性表面及び前記ファンアウト領域を含む表面の上に流体フローセルキャビティを画定する、第 2 の硬化接着剤と、

前記蓋と、を含む、フローセル。

【請求項 1 1 3】

前記パッケージが、前記 E M C 材料に埋め込まれたビアを更に含む、請求項 1 1 2 に記載のフローセル。

【請求項 1 1 4】

前記蓋が、2 つの開口を含み、各開口が、入口流体ポート又は出口流体ポートのうちの 1 つを画定する、請求項 1 1 2 又は 1 1 3 に記載のフローセル。

【請求項 1 1 5】

前記ダイの前記上面がナノウェルを含む、請求項 1 1 2 ～ 1 1 4 のいずれか一項に記載のフローセル。

【請求項 1 1 6】

前記基板が、プリント回路基板であり、前記ダイが、相補型金属酸化膜半導体である、請求項 1 1 2 ～ 1 1 5 のいずれか一項に記載のフローセル。

【請求項 1 1 7】

前記基板が、ガラス強化エポキシラミネート材料、F R 4、及び共焼成セラミックシートからなる群から選択される材料を含む、請求項 1 1 2 ～ 1 1 6 のいずれか一項に記載のフローセル。

【請求項 1 1 8】

前記基板が、前記基板の底面上に電気接点を更に含み、前記基板の底面上の前記電気接点が、前記基板を通して形成されたビアによって前記基板の前記上面上の前記電気接点に電氣的に結合されている、請求項 1 1 2 ～ 1 1 7 のいずれか一項に記載のフローセル。

【請求項 1 1 9】

前記基板が、加熱要素を更に含む、請求項 1 1 2 ～ 1 1 8 のいずれか一項に記載のフローセル。

【請求項 1 2 0】

前記加熱要素が、

前記基板の前記上面及び前記基板の前記底面のうちの 1 つ以上における 1 つ以上の抵抗器と、

前記基板内の金属平面と、

前記 1 つ以上の抵抗器を前記基板内の前記金属平面に結合する前記基板を通るビアと、を含む、請求項 1 1 9 に記載のフローセル。

【請求項 1 2 1】

前記加熱要素が、抵抗加熱器として機能するように、前記基板内に長い巻線金属トレースを含む、請求項 1 1 9 に記載のフローセル。

【請求項 1 2 2】

フローセルであって、

上面上に電気接点を含む基板であって、前記基板の前記上面上の前記電気接点が、ダイの上面上の電気接点に接続されている、基板と、

第 1 の硬化接着剤であって、前記第 1 の硬化接着剤が、前記ダイの部分の周りに成形された硬化電子成形化合物 (E M C) 材料を含むパッケージを接合し、前記ダイの上面が、露出し、活性表面及び前記電気接点を含み、前記 E M C 材料の一部が、前記活性表面の少なくとも 2 つの反対の側に前記活性表面に隣接する E M C 材料表面を形成し、層が、前記 E M C 材料表面を平坦化しており、前記層によって平坦化される前記 E M C 材料表面

10

20

30

40

50

の一部分が、流体経路で利用するためのファンアウト領域を含む、第1の硬化接着剤と、第2の硬化接着剤であって、前記パッケージの上面の一部分を、蓋に接合して、前記蓋の下、かつ前記活性表面及び前記ファンアウト領域を含む表面の上に流体フローセルキャビティを画定する、第2の硬化接着剤と、前記蓋と、を含む、フローセル。

【請求項123】

前記パッケージが、前記EMC材料に埋め込まれたビアを更に含む、請求項122に記載のフローセル。

【請求項124】

前記蓋が、2つの開口を含み、各開口が、入口流体ポート又は出口流体ポートのうちの1つを画定する、請求項122又は123に記載のフローセル。

【請求項125】

前記ダイの前記上面がナノウェルを含む、請求項122～124のいずれか一項に記載のフローセル。

【請求項126】

前記基板がプリント回路基板である、請求項122～125のいずれか一項に記載のフローセル。

【請求項127】

前記基板が、ガラス強化エポキシラミネート材料、FR4、及び共焼成セラミックシートからなる群から選択される材料を含む、請求項122～126のいずれか一項に記載のフローセル。

【請求項128】

前記基板が、前記基板の底面上に電気接点を更に含み、前記基板の底面上の前記電気接点が、前記基板を通して形成されたビアによって前記基板の前記上面上の前記電気接点に電氣的に結合されている、請求項122～127のいずれか一項に記載のフローセル。

【請求項129】

前記基板が、加熱要素を更に含む、請求項122～128のいずれか一項に記載のフローセル。

【請求項130】

前記加熱要素が、前記基板の前記上面及び前記基板の前記底面のうちの1つ以上における1つ以上の抵抗器と、

前記基板内の金属平面と、

前記1つ以上の抵抗器を前記基板内の前記金属平面に結合する前記基板を通るビアと、を含む、請求項129に記載のフローセル。

【請求項131】

前記加熱要素が、抵抗加熱器として機能するように、前記基板内に長い巻線金属トレースを含む、請求項129に記載のフローセル。

【請求項132】

前記ダイが、相補型金属酸化膜半導体である、請求項122～131のいずれか一項に記載のフローセル。

【発明の詳細な説明】

【技術分野】

【0001】

(関連出願の相互参照)

【0002】

このPCT国際特許出願は、2021年2月5日に出願された「Fanout Flow Cell」という名称の米国仮特許出願第63／146，444号、及び2021年4月1日に出願された「Fanout Flow Cell」という名称の米国仮特許出願第63／169，423号に対する優先権を主張し、その内容全体が参照により本明細

10

20

30

40

50

書に組み込まれる。

【背景技術】

【0003】

生物学的研究又は化学的研究における様々なプロトコルは、制御された反応を行うことを伴う。次いで、指定された反応を観察又は検出することができ、その後の分析は、反応に関与する化学物質の特性を同定又は明らかにするのを補助することができる。いくつかの多重アッセイでは、同定可能な標識（例えば、蛍光標識）を有する未知の分析物を、制御された条件下で、数千の既知のプロープに露出させることができる。各既知のプロープは、マイクロプレートの対応するウェル内に堆積させることができる。既知のプロープとウェル内の未知の分析物との間で起こる任意の化学反応を観察することは、分析物の特性を同定又は明らかにするのを補助することができる。そのようなプロトコルの他の例としては、合成による配列決定（sequencing-by-synthesis、SBS）又は環状アレイ配列決定などの、既知のDNA配列決定プロセスが挙げられる。

10

【0004】

いくつかの蛍光検出プロトコルでは、光学系を使用して、励起光を蛍光団、例えば蛍光標識した分析物上に向け、また蛍光団を取り付けた分析物から放射させることができる蛍光発光シグナル光を検出する。提案された他の検出システムでは、フローセル内の制御された反応は、固体光センサアレイ（例えば、相補型金属酸化膜半導体（complementary metal oxide semiconductor、CMOS）検出器）によって検出される。これらのシステムは、蛍光放射を検出するために、大型の光学アセンブリを含まない。フローセル内の流体流路の形状は、様々な用途に対するその有用性を決定することができ、例えば、SBS又は環状アレイ配列決定は、複数の液体流を利用するセンサシステム内で可能になり、したがって、特定の形状の流体流路は、SBS又は環状アレイ配列決定に利用される。

20

【0005】

上記の光学システムにおいてSBSを可能にするために、記載された光学システムの一部では、システム内のセンサ（例えば、検出器として利用されるCMOS）に電気接点が提供される。多くのそのようなシステムでは、CMOSのかかりの部分が流体経路によって占められ、センサ自体の使用を最小限に抑える。センサの使用可能性を高めるために流体チャネルのサイズを増加させるために、領域は、「ファンアウト」領域と呼ばれるセンサの周りを作成することができる。ファンアウト領域は、検出器を超えて水平距離に延びる検出器とともにパッケージ化されたエリアである。例えば、CMOSセンサがフローセルの検出器として利用される場合、ファンアウトは、CMOSセンサの水平境界の両側の追加の水平距離を指す。

30

【発明の概要】

【0006】

ファンアウト領域を用いてフローセルを形成することは、ファンアウト領域がフローセルの流体態様を支援するため、センサの使用可能性を高めることができるが、フローセルのいくつかの状況及び例では、セルの流体要件を達成するためにファンアウト領域の表面を準備することは、製造及び作製の観点から困難な場合がある。例えば、場合によっては、ファンアウト領域として利用するための表面の準備は、表面を構成する材料がこのプロセスに十分に耐性がない場合に表面を損傷する可能性がある研削手順を含み得る。セラミック基板がファンアウト領域を形成する場合、この課題は時として理解され得る。いくつかの状況では、耐性要件を満たすためには、高価な材料を選択することになり、これにより、フローセルと関連付けられたコストが増加し得る。したがって、フローセル作製では、この研削プロセスを除外することが有益であり得る。

40

【0007】

したがって、先行技術の欠点は、本開示において後述するように克服され得、利益及び利点は、フローセルを形成するための方法の提供を通じて達成され得る。以下に、本方法の様々な例が記載され、以下に列挙される追加の例を含む及び除外する方法は、任意の組み合わせで（これらの組み合わせが矛盾しないならば）、これらの欠点を克服する。この

50

方法は、第1の接着剤を基板に塗布することであって、基板の上面が、電気接点を含む、塗布することと、第1の接着剤上にパッケージを配向することであって、パッケージがダイを含み、ダイの上面が、活性表面及び電気接触点を含み、活性表面の少なくとも2つの反対の側の活性表面に隣接する表面が、フローセルの流体経路で利用するためのファンアウト領域を形成する、配向することと、基板の上面上の電気接点をダイ上の電気接触点に接続することと、パッケージの一部に第2の接着剤を塗布することと、蓋を第2の接着剤に取り付けることであって、取り付けることが、蓋の下、かつ活性表面及びファンアウト領域を含む表面の上に流体フローセルキャビティを画定する、取り付けることと、を含む。

【0008】

10

いくつかの例では、方法は、パッケージを形成することを含み、パッケージを形成することは、ダイを第1の接着剤上に配向することと、ダイの少なくとも2つの側に隣接して第1の接着剤上に1つ以上の支持片を配向することによってファンアウト領域を形成することであって、ファンアウト領域が、支持片の上面の一部分を含む、形成することと、を含む。

【0009】

いくつかの例では、1つ以上の支持片が、2つの支持片を含み、ダイの少なくとも2つの側に隣接して第1の接着剤上に1つ以上の支持片を配向することが、ダイの両側にダイに隣接して2つの支持片を配置することを含む。

【0010】

20

いくつかの例では、1つ以上の支持片が、1つの支持片を含み、1つの支持片が、切り欠きを含み、ダイの少なくとも2つの側に隣接して第1の接着剤上に1つ以上の支持片を配向することが、ダイ及び電気接点が切り欠き内にあるように、1つの支持片を配向することを含む。

【0011】

いくつかの例では、パッケージが、ダイの部分の周りに成形された硬化電子成形化合物 (electronic molded compound、EMC) 材料を含み、EMC材料の一部分がファンアウト領域を含む。

【0012】

フローセルを形成する方法のいくつかの例では、ファンアウト領域を形成することが、材料を吐出して、1つ以上の支持片とダイとの間の間隙を充填することを更に含む。

30

【0013】

フローセルを形成する方法のいくつかの例では、1つ以上の支持片が、ガラス、ケイ素、及びセラミックからなる群から選択される材料を含む。

【0014】

フローセルを形成する方法のいくつかの例では、パッケージが、ダイの部分の周りに成形された硬化電子成形化合物 (EMC) 材料と、活性表面の少なくとも2つの反対の側の活性表面に隣接するEMC材料表面上に堆積された層と、を含み、ファンアウト領域が、層の部分を含む。

【0015】

40

フローセルを形成する方法のいくつかの例では、方法は、ダイの部分の周りでEMC材料を硬化させることを含む、パッケージを形成することを含む。

【0016】

フローセルを形成する方法のいくつかの例では、パッケージを形成することが、活性表面に隣接するEMC材料表面を平坦化することを更に含む。

【0017】

フローセルを形成する方法のいくつかの例では、平坦化することが、ダイの上面及び活性表面に隣接するEMC材料表面を含む表面上に層を堆積させることと、活性表面上の層を開くことと、層を硬化させることと、を含む。

【0018】

50

フローセルを形成する方法のいくつかの例では、層が、フォトレジストを含む。

【0019】

フローセルを形成する方法のいくつかの例では、層を開くための技術が、リソグラフィ及びリソグラフィプラスリフトオフからなる群から選択される。

【0020】

フローセルを形成する方法のいくつかの例では、パッケージが、EMC材料に埋め込まれたビアを更に含む。

【0021】

フローセルを形成する方法のいくつかの例では、パッケージを形成することが、ダイの部分の周りでEMC材料を硬化させる前に、ビアをEMC材料に埋め込むことを更に含む。

10

【0022】

フローセルを形成する方法のいくつかの例では、ビアが、導電性材料で構成されている。

【0023】

フローセルを形成する方法のいくつかの例では、導電性材料が、銅、金、タングステン、及びアルミニウムからなる群から選択される。

【0024】

フローセルを形成する方法のいくつかの例では、ビアが、活性表面とは反対の方向に、活性表面とは反対の表面からEMC材料を通して延在する。

20

【0025】

フローセルを形成する方法のいくつかの例では、基板の上面上の電気接点をダイ上の電気接触点に接続することが、電気接点を電気接触点にワイヤボンディングすることを含む。

【0026】

フローセルを形成する方法のいくつかの例では、方法は、ワイヤボンディングされた接続をエポキシで包み込むことを含む。

【0027】

フローセルを形成する方法のいくつかの例では、方法は、第1の接着剤及び第2の接着剤を硬化させることを含む。

30

【0028】

フローセルを形成する方法のいくつかの例では、硬化が、熱硬化及び紫外線 (ultraviolet、UV) 硬化からなる群から選択される。

【0029】

フローセルを形成する方法のいくつかの例では、基板がプリント回路基板である。

【0030】

フローセルを形成する方法のいくつかの例では、基板が、ガラス強化エポキシラミネート材料、FR4、及び共焼成セラミックシートからなる群から選択される材料を含む。

【0031】

フローセルを形成する方法のいくつかの例では、基板が、基板の底面上に電気接点を更に含み、基板の底面上の電気接点が、基板を通して形成されたビアによって基板の上面上の電気接点に電氣的に結合されている。

40

【0032】

フローセルを形成する方法のいくつかの例では、方法は、基板内に加熱要素を形成することを含む。

【0033】

フローセルを形成する方法のいくつかの例では、加熱要素を形成することが、基板の上面及び基板の底面のうちの1つ以上に1つ以上の抵抗器を配置することと、1つ以上の抵抗器を、ビアを介して、基板内の金属平面に結合することと、を含む。

【0034】

50

フローセルを形成する方法のいくつかの例では、加熱要素が、長い巻線金属トレースを含み、抵抗加熱器として機能するように、基板内に加熱要素を形成することを含む。

【0035】

フローセルを形成する方法のいくつかの例では、第2の接着剤を塗布することが、第2の接着剤をダイの一部分に塗布することを更に含む。

【0036】

フローセルを形成する方法のいくつかの例では、ダイが、相補型金属酸化膜半導体である。

【0037】

フローセルを形成する方法のいくつかの例では、蓋が、2つの開口を含み、各開口が、入口流体ポート又は出口流体ポートのうちの1つを画定する。

【0038】

フローセルを形成する方法のいくつかの例では、ダイの活性表面がナノウェルを含む。

【0039】

先行技術の欠点は、本開示において後述するように克服され得、利益及び利点は、フローセルの提供を通じて達成され得る。以下に、フローセルの様々な例が記載され、以下に列挙される追加の例を含む及び除外するフローセルは、任意の組み合わせで（これらの組み合わせが矛盾しないならば）、これらの欠点を克服する。フローセルは、上面上に電気接点を含む基板であって、基板の上面上の電気接点が、ダイの上面上の電気接触点に接続されている、基板と、第1の硬化接着剤であって、第1の硬化接着剤が、パッケージに接合され、パッケージが、ダイであって、ダイの上面が、活性表面を更に含む、ダイと、活性表面の少なくとも2つの反対の側に隣接する表面を含むファンアウト領域であって、ファンアウト領域が、フローセルの流体経路を少なくとも部分的に画定する、ファンアウト領域と、を含む、第1の硬化接着剤と、第2の硬化接着剤であって、パッケージの上面の一部分を、蓋に接合して、蓋の下、かつ活性表面及びファンアウト領域を含む表面の上に流体フローセルキャビティを画定する、第2の硬化接着剤と、蓋と、を含む。

【0040】

フローセルのいくつかの例では、パッケージが、ダイの活性表面の少なくとも2つの反対の側に隣接する1つ以上の支持片であって、1つ以上の支持片が、ファンアウト領域を含む、1つ以上の支持片を更に含む。

【0041】

フローセルのいくつかの例では、1つ以上の支持片が、ダイの活性表面の少なくとも2つの反対の側に配向された2つの支持片を含む。

【0042】

フローセルのいくつかの例では、1つ以上の支持片が、1つの支持片を含み、1つの支持片が、切り欠きを含み、基板の上面上のダイ及び電気接点が、切り欠き内に配向されている。

【0043】

フローセルのいくつかの例では、パッケージが、ダイの部分の周りに成形された硬化電子成形化合物（EMC）材料と、活性表面の少なくとも2つの反対の側の活性表面に隣接するEMC材料表面を形成するEMC材料の一部分と、を更に含み、EMC材料表面の一部分が、ファンアウト領域を含む。

【0044】

フローセルのいくつかの例では、パッケージが、ダイの部分の周りに成形された硬化電子成形化合物（EMC）材料と、活性表面の少なくとも2つの反対の側の活性表面に隣接するEMC材料表面上に堆積された層であって、ファンアウト領域が、層の部分を含む、層と、を含む。

【0045】

フローセルのいくつかの例では、パッケージが、EMC材料に埋め込まれたビアを更に含む。

10

20

30

40

50

【0046】

フローセルのいくつかの例では、1つ以上の支持片が、ガラス、ケイ素、及びセラミックからなる群から選択される材料を含む。

【0047】

フローセルのいくつかの例では、基板が、基板の底面上に電気接点を更に含み、基板の底面上の電気接点が、基板を通して形成されたビアによって基板の上面上の電気接点に電氣的に結合されている。

【0048】

フローセルのいくつかの例では、基板が、加熱要素を更に含む。

【0049】

フローセルのいくつかの例では、加熱要素が、基板の上面及び基板の底面のうちの1つ以上における1つ以上の抵抗器と、基板内の金属平面と、基板内の1つ以上の抵抗器を金属平面に結合する基板を通るビアと、を含む。

【0050】

フローセルのいくつかの例では、加熱要素が、抵抗加熱器として機能するように、基板内に長い巻線金属トレースを含む。

【0051】

フローセルのいくつかの例では、蓋が、2つの開口を含み、各開口が、入口流体ポート又は出口流体ポートのうちの1つを画定する。

【0052】

フローセルのいくつかの例では、ダイの上面がナノウェルを含む。

【0053】

フローセルのいくつかの例では、基板がプリント回路基板である。

【0054】

フローセルのいくつかの例では、基板が、ガラス強化エポキシラミネート材料、FR4、及び共焼成セラミックシートからなる群から選択される材料を含む。

【0055】

フローセルのいくつかの例では、ダイが、相補型金属酸化膜半導体である。

【0056】

フローセルのいくつかの例では、基板が、基板の底面上に電気接点を更に含み、基板の底面上の電気接点が、基板を通して形成されたビアによって基板の上面上の電気接点に電氣的に結合されている。

【0057】

先行技術の欠点は、本開示において後述するように克服され得、利益及び利点は、フローセルを形成するための方法の提供を通じて達成され得る。以下に、本方法の様々な例が記載され、以下に列挙される追加の例を含む及び除外する方法は、任意の組み合わせで（これらの組み合わせが矛盾しないならば）、これらの欠点を克服する。この方法は、第1の接着剤を基板に塗布することであって、基板の上面が、電気接点を含む、塗布することと、ダイを第1の接着剤上に配向することであって、ダイの上面が、活性表面及び電気接点を含む、配向することと、フローセルの流体経路で利用するためのファンアウト領域を形成することであって、ファンアウト領域を形成することが、ダイの少なくとも2つの側に隣接して第1の接着剤上に1つ以上の支持片を配向することを含み、ダイの少なくとも2つの側の支持片の上面の一部が、ファンアウト領域を含む、形成することと、基板の上面上の電気接点をダイ上の電気接点に接続することと、1つ以上の支持片の一部に第2の接着剤を塗布することと、蓋を第2の接着剤に取り付けることであって、取り付けることが、蓋の下、かつ活性表面及びファンアウト領域を含む表面の上に流体フローセルキャビティを画定する、取り付けることと、を含む。

【0058】

いくつかの例では、1つ以上の支持片が、2つの支持片を含み、ダイの少なくとも2つの側に隣接して第1の接着剤上に1つ以上の支持片を配向することが、ダイの両側に隣接

10

20

30

40

50

して2つの支持片を配置することを含む。

【0059】

いくつかの例では、1つ以上の支持片が、1つの支持片を含み、1つの支持片が、切り欠きを含み、ダイの少なくとも2つの側に隣接して第1の接着剤上に1つ以上の支持片を配向することが、ダイ及び電気接点が切り欠き内にあるように、1つの支持片を配向することを含む。

【0060】

いくつかの例では、方法はまた、ワイヤボンディングされた接続をエポキシで固定することを含む。

【0061】

いくつかの例では、加熱要素を形成することが、抵抗加熱器として機能するように、基板内に長い巻線金属トレースを実装することを含む。

【0062】

いくつかの例では、方法は、加熱要素を利用して基板を加熱することを更に含む。

【0063】

先行技術の欠点は、本開示において後述するように克服され得、利益及び利点は、フローセルの提供を通じて達成され得る。以下に、フローセルの様々な例が記載され、以下に列挙される追加の例を含む及び除外するフローセルは、任意の組み合わせで（これらの組み合わせが矛盾しないならば）、これらの欠点を克服する。フローセルは、上面上に電気接点を含む基板であって、基板の上面上の電気接点が、ダイの上面上の電気接触点に接続されている、基板と、第1の硬化接着剤であって、第1の硬化接着剤が、ダイと、ダイの少なくとも2つの側に隣接する1つ以上の支持片とを基板に接合し、ダイの上面の一部分及び1つ以上の支持片の上面の一部分が、フローセルの流体経路で利用される表面を形成する、第1の硬化接着剤と、第2の硬化接着剤であって、第2の硬化接着剤が、1つ以上の支持片のエリアと、フローセルの流体経路で利用される表面に近接するダイの上面のエリアと、を蓋に接合する、第2の硬化接着剤と、蓋であって、蓋が、流体フローセルキャビティを、フローセルの流体経路で利用される表面の上、かつ蓋の下に画定する、蓋と、を含む。

【0064】

フローセルのいくつかの例では、1つ以上の支持片が、ダイの両側に配向された2つの支持片を含む。

【0065】

フローセルのいくつかの例では、基板が、基板の底面上に電気接点を更に含み、基板の底面上の電気接点が、基板を通して形成されたビアによって基板の上面上の電気接点に電氣的に結合されている。

【0066】

先行技術の欠点は、本開示において後述するように克服され得、利益及び利点は、フローセルを形成するための方法の提供を通じて達成され得る。以下に、本方法の様々な例が記載され、以下に列挙される追加の例を含む及び除外する方法は、任意の組み合わせで（これらの組み合わせが矛盾しないならば）、これらの欠点を克服する。この方法は、第1の接着剤を基板に塗布することであって、基板の上面が、電気接点を含む、塗布することと、ダイを第1の接着剤上に配向することであって、ダイの上面が、活性表面及び電気接触点を含む、配向することと、フローセルの流体経路で利用するためのファンアウト領域を形成することであって、ファンアウト領域を形成することが、ダイの両側の第1の接着剤上に2つの支持片を配向することであって、2つの支持片の各々が、ダイに隣接しており、ダイの上面及び2つの支持片の上面が、上部表面を形成する、配向することと、材料を吐出して、2つの支持片とダイとの間の間隙を充填することと、を含む、形成することと、基板の上面上の電気接点をダイ上の電気接触点に接続することと、1つ以上の支持片の一部分及びダイの一部分に第2の接着剤を塗布することと、蓋を第2の接着剤に取り付けることであって、取り付けることが、蓋の下、かつ上部表面の上に流体フローセルキャ

10

20

30

40

50

ビティを画定する、取り付けることと、を含む。

【0067】

先行技術の欠点は、本開示において後述するように克服され得、利益及び利点は、フローセルを形成するための方法の提供を通じて達成され得る。以下に、本方法の様々な例が記載され、以下に列挙される追加の例を含む及び除外する方法は、任意の組み合わせで（これらの組み合わせが矛盾しないならば）、これらの欠点を克服する。この方法は、第1の接着剤を基板に塗布することであって、基板の上面が、電気接点を含む、塗布することと、ダイを第1の接着剤上に配向することであって、ダイの上面が、活性表面及び電気接点を含む、配向することと、フローセルの流体経路で利用するためのファンアウト領域を形成することであって、ファンアウト領域を形成することが、第1の接着剤上に支持片を配向することであって、支持片が、切り欠きを含み、配向することが、ダイ及び電気接点の切り欠き内に位置付けられるように支持片を第1の接着剤上に配置することを含み、ファンアウト領域が、ダイの両側の支持片の上面の部分を含み、上面の部分及び活性表面が、上部表面を形成する、配向することと、基板の上面上の電気接点を、ボンドワイヤでダイ上の電気接点に接続することと、第2の接着剤がダイと支持片との間の切り欠き内の空間を充填し、ボンドワイヤを封入するように、第2の接着剤を切り欠き内に吐出することと、を含む、形成することと、支持片の一部分及びダイの一部分に第3の接着剤を塗布することと、蓋を第3の接着剤に取り付けることであって、取り付けることが、蓋の下、かつ上部表面の上に流体フローセルキャビティを画定する、取り付けることと、を含む。

10

20

【0068】

先行技術の欠点は、本開示において後述するように克服され得、利益及び利点は、フローセルを形成するための方法の提供を通じて達成され得る。以下に、本方法の様々な例が記載され、以下に列挙される追加の例を含む及び除外する方法は、任意の組み合わせで（これらの組み合わせが矛盾しないならば）、これらの欠点を克服する。この方法は、第1の接着剤を基板に塗布することであって、基板の上面が、電気接点を含む、塗布することと、ダイの部分の周りに成形された硬化電子成形化合物（EMC）材料を含むパッケージを配向することであって、ダイの上面が、活性表面及び電気接点を含み、EMC材料の一部分が、活性表面の少なくとも2つの反対の側の活性表面に隣接するEMC材料表面を形成する、配向することと、基板の上面上の電気接点をダイ上の電気接点に接続することと、パッケージの上面の一部分に第2の接着剤を塗布することと、蓋を第2の接着剤に取り付けることであって、取り付けることが、流体フローセルキャビティを、蓋の下、かつフローセルの流体経路で利用するための活性表面及びファンアウト領域を含む表面の上に画定し、ファンアウト領域が、パッケージの上面の別の部分を含む、取り付けることと、を含む。

30

【0069】

いくつかの例では、ファンアウト領域が、活性表面の少なくとも2つの反対の側の活性表面に隣接するEMC材料表面から構成される。

【0070】

いくつかの例では、パッケージが、活性表面の少なくとも2つの反対の側の活性表面に隣接するEMC材料表面上に堆積された層を更に含み、ファンアウト領域が、活性表面の少なくとも2つの反対の側の活性表面に隣接するEMC材料表面上に堆積された層の部分を含む。

40

【0071】

いくつかの例では、基板の上面上の電気接点をダイ上の電気接点に接続することが、電気接点を電気接点にワイヤボンディングすることを含む。

【0072】

いくつかの例では、方法は、ワイヤボンディングされた接続をエポキシで固定することを含む。

【0073】

50

いくつかの例では、基板が、基板の底面上に電気接点を更に含み、基板の底面上の電気接点が、基板を通して形成されたビアによって基板の上面上の電気接点に電氣的に結合されている。

【0074】

いくつかの例では、本方法は、パッケージを形成することを更に含み、パッケージを形成することが、ダイの部分の周りでEMC材料を硬化させることを含む。

【0075】

先行技術の欠点は、本開示において後述するように克服され得、利益及び利点は、フローセルの提供を通じて達成され得る。以下に、フローセルの様々な例が記載され、以下に列挙される追加の例を含む、及び除外するフローセルは、任意の組み合わせで（これらの組み合わせが矛盾しないならば）、これらの欠点を克服する。フローセルは、上面上に電気接点を含む基板であって、基板の上面上の電気接点が、ダイの上面上の電気接点に接続されている、基板と、第1の硬化接着剤であって、第1の硬化接着剤が、ダイの部分の周りに成形された硬化電子成形化合物（EMC）材料を含むパッケージを接合し、ダイの上面が、露出し、活性表面及び電気接点を含み、EMC材料の一部分が、活性表面の少なくとも2つの反対の側に活性表面に隣接するEMC材料表面を形成し、EMC材料表面の一部分が、流体経路で利用するためのファンアウト領域を含む、第1の硬化接着剤と、第2の硬化接着剤であって、パッケージの上面の一部分を、蓋に接合して、蓋の下、かつ活性表面及びファンアウト領域を含む表面の上に流体フローセルキャビティを画定する、第2の硬化接着剤と、蓋と、を含む。

【0076】

いくつかの例では、基板が、プリント回路基板であり、ダイが、相補型金属酸化膜半導体である。

【0077】

先行技術の欠点は、本開示において後述するように克服され得、利益及び利点は、フローセルの提供を通じて達成され得る。以下に、フローセルの様々な例が記載され、以下に列挙される追加の例を含む及び除外するフローセルは、任意の組み合わせで（これらの組み合わせが矛盾しないならば）、これらの欠点を克服する。フローセルは、上面上に電気接点を含む基板であって、基板の上面上の電気接点が、ダイの上面上の電気接点に接続されている、基板と、第1の硬化接着剤であって、第1の硬化接着剤が、ダイの部分の周りに成形された硬化電子成形化合物（EMC）材料を含むパッケージを接合し、ダイの上面が、露出し、活性表面及び電気接点を含み、EMC材料の一部分が、活性表面の少なくとも2つの反対の側に活性表面に隣接するEMC材料表面を形成し、層が、EMC材料表面を平坦化しており、層によって平坦化されるEMC材料表面の一部分が、流体経路で利用するためのファンアウト領域を含む、第1の硬化接着剤と、第2の硬化接着剤であって、パッケージの上面の一部分を、蓋に接合して、蓋の下、かつ活性表面及びファンアウト領域を含む表面の上に流体フローセルキャビティを画定する、第2の硬化接着剤と、蓋と、を含む。

【0078】

先行技術の欠点は、本開示において後述するように克服され得、利益及び利点は、1つ以上のフローセルで利用可能な要素を形成するための方法の提供を通じて達成され得る。以下に、本方法の様々な例が記載され、以下に列挙される追加の例を含む及び除外する方法は、任意の組み合わせで（これらの組み合わせが矛盾しないならば）、これらの欠点を克服する。方法は、1つ以上のダイの部分を取り囲む硬化成形材料を含むパッケージを組み立てることを含み、第1の導電性材料の1つ以上のピラーが成形材料に埋め込まれ、組み立てることが、一時的な接着剤をキャリアの表面に塗布することと、接着剤上に1つ以上のピラーを配向することと、1つ以上のピラーが1つ以上のダイの各ダイ間に配向されるように、1つ以上のダイを接着剤上に配向することとであって、各1つ以上のピラーが、1つ以上のダイの各々よりも大きい垂直長さのものである、配向することと、金型の上面が1つ以上のピラーよりも大きい垂直長さのものであるように、キャリアの上面並びに1

つ以上のダイ及び1つ以上のピラーの一部の表面の周りに材料を成形することであって、金型の上面がキャリアの表面と平行である、成形することと、成形材料を硬化させることと、金型の上面を研削して、1つ以上のピラーの上面及び1つ以上のダイの上面を露出させて、新しい表面を作成することと、1つ以上のピラーの上面を第2の導電性材料でめっきして、シード層を作成することと、1つ以上の再分配層（redistribution layer、RDL）を塗布することであって、各RDLを塗布することが、新しい表面の上の層をパターンニングすることと、開口部を形成するために、層の一部を開くことと、第3の導電性材料が開口部を通して広がり、シード層に電氣的に結合されるように、第3の導電性材料を各開口部に広げることと、を含む、塗布することと、1つ以上のRDLのうちのRDLの開口部内の第3の導電性材料の一部分に電気接点を取り付けることと、キャリア及び一時的な接着剤を除去して、パッケージ表面を露出させることと、を含む。

10

【0079】

いくつかの例では、方法は、キャリア及び一時的な接着剤を除去することによって露出された1つ以上のダイの表面に表面化学物質を塗布して、活性表面を作成することと、キャリア及び一時的な接着剤を除去することによって露出された1つ以上のピラーの表面をめっきして、ピラー上に電気接点を作成することと、を含む。

【0080】

いくつかの例では、方法は、ピラー上の電気接点を、化学物質を含む1つ以上のダイの表面の部分に電氣的に結合することを含む。

【0081】

20

いくつかの例では、ピラー上の電気接点を、化学物質を含む1つ以上のダイの表面の部分に電氣的に結合する方法は、ワイヤボンド及び印刷からなる群から選択される。

【0082】

いくつかの例では、方法は、1つ以上の蓋をパッケージ表面に取り付けることを含み、流体フローセルキャピティは、1つ以上の蓋の各々の下、かつ活性表面を含む対応する1つ以上のセンサの各々の表面の上に画定される。

【0083】

いくつかの例では、第1の導電性材料及び第3の導電性材料は、銅である。

【0084】

いくつかの例では、第2の導電性材料は、ニッケル及び金のうちの1つ以上を含む。

30

【0085】

いくつかの例では、1つ以上の蓋を取り付けることは、パッケージ表面の一部分に接着剤を塗布することを含む。

【0086】

いくつかの例では、層の部分を開いて開口部を形成することは、フォトリソグラフィを利用することを含む。

【0087】

いくつかの例では、1つ以上のRDLは、3つのRDLを含む。

【0088】

いくつかの例では、1つ以上のピラーを配向し、1つ以上のダイを配向することは、ピックアッププレースツールを利用することを含む。

40

【0089】

いくつかの例では、成形材料は、電子成形化合物（EMC）材料を含む。

【0090】

先行技術の欠点は、本開示において後述するように克服され得、利益及び利点は、フローセルの提供を通じて達成され得る。以下に、フローセルの様々な例が記載され、以下に列挙される追加の例を含む及び除外するフローセルは、任意の組み合わせで（これらの組み合わせが矛盾しないならば）、これらの欠点を克服する。フローセルは、ダイの部分の周りに成形された硬化材料を含むパッケージであって、第1の導電性材料の1つ以上のピラーが成形材料に埋め込まれており、パッケージの上面がダイの活性表面を含む、パッケ

50

ージと、パッケージの上面の一部分に取り付けられた蓋であって、流体フローセルキャビティが、蓋の下、かつ活性表面の上に画定される、蓋と、を含む。

【0091】

いくつかの例では、パッケージは、パッケージの底面に取り付けられた1つ以上の再分配層(RDL)を含む。RDLは、1つ以上のピラーのうちの少なくとも1つに電氣的に結合された導電性材料で充填された開口部を含む。

【0092】

いくつかの例では、パッケージは、1つ以上のRDLの開口部内の導電性材料に電氣的に結合された電気接点を含む。

【0093】

いくつかの例では、硬化材料は、電子成形化合物(EMC)を含む。

【0094】

更なる特徴は、本明細書で説明する技術を通して実現される。他の例及び態様は、本明細書で詳細に説明しており、特許請求される態様の一部と見なされる。本開示のこれらの及び他の目的、特徴、及び利点は、添付図面と併せてなされる本開示の様々な態様の以下の詳細な説明から明らかになるであろう。

【0095】

本明細書でより詳細に考察される前述の態様及び追加の概念の全ての組み合わせが(そのような概念が相互に矛盾しないならば)、発明の主題の一部と考えられ、本明細書に開示される利点を実現すると考えられることを理解されたい。

【図面の簡単な説明】

【0096】

1つ以上の態様を特に指摘し、明細書の結論において特許請求の範囲の例として明確に特許請求する。前述の内容及び目的、特徴、及び1つ以上の態様の利点は、添付図面と併せてなされる以下の詳細な説明から明らかである。

【図1】ファンアウト領域を有するフローセルの組み立て図及び分解図を各々示し、ファンアウト領域は、1つ以上の支持片を利用し、センサ又は検出器を基板上に組み立てることによって形成されている。

【図2】ファンアウト領域を有するフローセルの組み立て図及び分解図を各々示し、ファンアウト領域は、1つ以上の支持片を利用し、センサ又は検出器を基板上に組み立てることによって形成されている。

【図3】図1～図2にそれぞれ示されるフローセルの上面図及び底面図を各々示す。

【図4】図1～図2にそれぞれ示されるフローセルの上面図及び底面図を各々示す。

【図5】図1及び図3のフローセルの段階的な形成を示すプロセスフローである。

【図6】図1及び図3のフローセルを形成する方法を示すワークフローである。

【図7】図2及び図4のフローセルの段階的な形成を示すプロセスフローである。

【図8】図2及び図4のフローセルを形成する方法を示すワークフローである。

【図9】本明細書で論じられる例に統合され得る加熱要素を具体的に示す、フローセルの一例の側面図を示す。

【図10】センサ又は検出器の周りに成形された材料を含むパッケージを含むフローセルの組み立て図及び分解図を各々示す。

【図11】センサ又は検出器の周りに成形された材料を含むパッケージを含むフローセルの組み立て図及び分解図を各々示す。

【図12】図10～図11に示されるパッケージのうちの1つの側面図を各々示す。

【図13】図10～図11に示されるパッケージのうちの1つの側面図を各々示す。

【図14】図10～図11にそれぞれ示されるフローセルの上面図及び底面図を各々示す。

【図15】図10～図11にそれぞれ示されるフローセルの上面図及び底面図を各々示す。

【図16】図10及び図14のフローセルの段階的な形成を示すプロセスフローである。

10

20

30

40

50

【図 17】図 10 及び図 14 のフローセルを形成する方法を示すワークフローである。

【図 18】図 11 及び図 15 のフローセルの段階的な形成を示すプロセスフローである。

【図 19】図 11 及び図 15 のフローセルを形成する方法を示すワークフローである。

【図 20】図 10～図 11 及び図 14～図 15 に示されるフローセルの要素を有するフローセルの一例の側面図を示し、本明細書で論じられる例に統合され得る加熱要素を具体的に示す。

【図 21】図 10～図 11 及び図 14～図 15 のフローセルに示されるパッケージの特定の態様を含むフローセルの段階的な形成を示すプロセスフローを示す。

【図 22】図 10～図 11 及び図 14～図 15 のフローセルに示されるパッケージの特定の態様を含むフローセルの段階的な形成を示すプロセスフローを示す。

【図 23】図 10～図 11 及び図 14～図 15 のフローセルに示されるパッケージの特定の態様を含むフローセルの段階的な形成を示すプロセスフローを示す。

【図 24】図 10～図 11 及び図 14～図 15 のフローセルに示されるパッケージの特定の態様を含むフローセルの段階的な形成を示すプロセスフローを示す。

【図 25】図 10～図 11 及び図 14～図 15 のフローセルに示されるパッケージの特定の態様を含むフローセルの段階的な形成を示すプロセスフローを示す。

【図 26】図 10～図 11 及び図 14～図 15 のフローセルに示されるパッケージの特定の態様を含むフローセルの段階的な形成を示すプロセスフローを示す。

【図 27】図 10～図 11 及び図 14～図 15 のフローセルに示されるパッケージの特定の態様を含むフローセルの段階的な形成を示すプロセスフローを示す。

【図 28】図 10～図 11 及び図 14～図 15 のフローセルに示されるパッケージの特定の態様を含むフローセルの段階的な形成を示すプロセスフローを示す。

【図 29】図 10～図 11 及び図 14～図 15 のフローセルに示されるパッケージの特定の態様を含むフローセルの段階的な形成を示すプロセスフローを示す。

【図 30】図 10～図 11 及び図 14～図 15 のフローセルに示されるパッケージの特定の態様を含むフローセルの段階的な形成を示すプロセスフローを示す。

【図 31】図 10～図 11 及び図 14～図 15 のフローセルに示されるパッケージの特定の態様を含むフローセルの段階的な形成を示すプロセスフローを示す。

【図 32】図 31 のフローセルを形成する方法を示すワークフローである。

【発明を実施するための形態】

【0097】

別々の図にわたって同じ参照番号が同じ又は機能的に同様の要素を指し、本明細書に組み込まれて、その一部を形成する添付図面は、本実装形態を更に例示し、実装形態の詳細な説明とともに、本実装形態の原理を説明する役割を果たす。当業者によって理解されるように、添付図面は、理解を容易にするために提供され、本実装形態の特定の例の態様を例示する。実装形態は、図に表す例に限定されない。

【0098】

用語「接続する (connect)」、「接続された (connected)」、「接触する (contact)」、「結合された (coupled)」などは、様々な異なる配設及びアセンブリ技術を含むように、本明細書で広義に定義される。これらの配設及び技術としては、限定されないが、(1) 一方の構成要素と他方の構成要素とを、それらの間にいかなる介在構成要素も伴うことなく (すなわち、構成要素同士が、直接物理的に接触して)、直接接合すること、及び (2) 一方の構成要素と別の構成要素とを、他方の構成要素に「接続された」又は「接触している」又は「結合されている」一方の構成要素が、(それらの間に 1 つ以上の追加の構成要素の存在にもかかわらず) 他方の構成要素と何らかの動作的な連通状態 (例えば、電氣的、流体的、物理的、光学的、など) にあることを条件として、それらの間に 1 つ以上の構成要素を伴って接続すること、が挙げられる。互いに直接物理的に接触しているいくつかの構成要素は、互いに電氣的に接触、及び／又は流体的に接触していてもよく又はしていなくてもよいことを理解されたい。更に、電氣的に接続された、電氣的に結合された、光学的に接続された、光学的に結合された、流体的に接続された、又は流

10

20

30

40

50

体的に結合された2つの構成要素は、直接物理的に接触していてもよく又はしていなくてもよく、1つ以上の他の構成要素が、それらの間に位置付けられてもよい。

【0099】

本明細書で使用される「含む (including)」及び「含む (comprising)」という用語は、同じことを意味する。

【0100】

特許請求の範囲を含む本開示全体にわたって使用され得る用語「実質的に」、「およそ」、「約」、「比較的」、又は他のそのような類似の用語は、処理における変動などに起因する、基準又はパラメータからの小さな変動を説明し、かつ考慮するために使用される。そのような小さな変動は、基準又はパラメータからのゼロ点変動も含む。例えば、それらは、±5%以下など、±2%以下など、±1%以下など、±0.5%以下など、±0.2%以下など、±0.1%以下など、±0.05%以下などの、±10%以下を指すことができる。本明細書で使用する時、「実質的に」、「およそ」、「約」、「比較的」、又は他のそのような類似の用語はまた、変動なし、すなわち±0%を指し得る。

10

【0101】

本明細書で使用する時、「フローセル」は、反応構造の上に延びて、反応構造の複数の反応部位と連通しているフローチャネルをそれらの間に形成する蓋を有するデバイスを含むことができ、反応部位で、又は反応部位の近くで生じる指定された反応を検出する検出デバイスを含むことができる。フローセルは、電荷結合素子 (Charge-Coupled Device、CCD) 又は相補型金属酸化膜半導体 (CMOS) (光) 検出デバイスなどの、固体物理光検出又は「撮像」デバイスを含み得る。1つの具体的な例として、フローセルは、バイオアッセイシステムに流体的及び／又は電氣的に結合することができるカートリッジ (一体型ポンプを有する) に流体的及び電氣的に結合することができる。カートリッジ及び／又はバイオアッセイシステムは、所定のプロトコル (例えば、合成による配列決定) に従ってフローセルの反応部位に反応溶液を送達し、複数の撮像事象を実行することができる。例えば、カートリッジ及び／又はバイオアッセイシステムは、フローセルのフローチャネルを通して、それによって反応部位に沿って、1つ以上の反応溶液を導くことができる。反応溶液のうちの少なくとも1つは、同じ又は異なる蛍光標識を有する4種類のヌクレオチドを含んでもよい。いくつかの例では、ヌクレオチドは、反応部位の対応するオリゴヌクレオチドなどの、フローセルの反応部位に結合する。次いで、これらの例では、カートリッジ及び／又はバイオアッセイシステムは、励起光源 (例えば、発光ダイオード (light-emitting diode、LED) などの固体光源) を使用して反応部位を照明する。いくつかの例では、励起光は、波長の範囲を含む所定の波長又は複数の波長を有する。入射励起光によって励起された蛍光標識は、フローセルの光センサによって検出され得る発光シグナル (例えば、励起光とは異なる、及び潜在的には互いに異なる、1つ又は複数の波長の光) を提供することができる。

20

30

【0102】

本明細書で説明するフローセルは、様々な生物学的又は化学的プロセスを実行する。より具体的には、本明細書で説明するフローセルは、指定された反応を示す事象、特性、品質、又は特徴を検出することが望ましい様々なプロセス及びシステムにおいて使用することができる。例えば、本明細書で説明するフローセルは、光検出デバイス、バイオセンサを含むがこれらに限定されないセンサ、及びそれらの構成要素、並びにバイオセンサを含むセンサとともに動作するバイオアッセイシステムを含むこと、又はそれらと統合することができる。

40

【0103】

フローセルは、個別に又は集合的に検出され得る複数の指定された反応を促進する。フローセルは、複数の指定された反応が並行して生じる多数のサイクルを実行する。例えば、フローセルを使用して、酵素の操作及び光又は画像検出／捕捉の反復サイクルを通して、DNA特徴の高密度アレイを配列決定することができる。このように、フローセルは、試薬又は反応溶液中の他の反応成分をフローセルの反応部位に送達する1つ以上のマイク

50

口流体チャネルと流体連通することができる。反応部位は、均一又は繰り返しパターンなどの所定の方法で提供又は離間することができる。あるいは、反応部位は、ランダムに分配することができる。反応部位のそれぞれは、関連する反応部位からの光を検出する1つ以上の光ガイド及び1つ以上の光センサと関連付けることができる。一例では、光ガイドは、光の特定の波長をフィルタ処理するための1つ以上のフィルタを含む。光ガイドは、例えば、フィルタ材料が特定の波長（又は波長範囲）を吸収し、少なくとも1つの所定の波長（又は波長範囲）がそこを通過することを可能にするように、吸収フィルタ（例えば、有機吸収フィルタ）とすることができる。いくつかのフローセルでは、反応部位は、指定された反応を内部で少なくとも部分的に区画化することができる反応凹部又はチャンバ内に位置し得る。

10

【0104】

本明細書で使用するときに、「指定された反応」は、対象となる検体などの対象となる化学物質又は生物学的物質の化学的、電気的、物理的、又は光学的特性（又は品質）のうちの少なくとも1つの変化を含む。特定のフローセルでは、指定された反応は、例えば、蛍光標識生体分子の対象となる検体との組み込みなどの正の結合事象である。より一般的には、指定された反応は、化学変換、化学変化、又は化学的相互作用であってもよい。指定された反応はまた、電気特性の変化であってもよい。特定のフローセルでは、指定された反応は、検体と蛍光標識された分子を組み込むことを含む。検体はオリゴヌクレオチドであってもよく、蛍光標識分子はヌクレオチドであってもよい。励起光が標識ヌクレオチドを有するオリゴヌクレオチドに向けられ、蛍光団が検出可能な蛍光シグナルを発するとき、指定された反応が検出され得る。フローセルの別の例では、検出された蛍光は、化学発光又は生物発光の結果である。指定された反応はまた、例えば、ドナーフルオロフォアをアクセプタ蛍光団に近接させることによって蛍光（又はF o r s t e r）共鳴エネルギー移動（Fluorescence Resonance Energy Transfer、F R E T）を増加させることができ、ドナーとアクセプタ蛍光団とを離すことによってF R E Tを減少させ、消光剤をフルオロフォアから離すことによって蛍光を増加させるか、又は消光剤及び蛍光団を共局在させることによって蛍光を減少させることができる。

20

【0105】

本明細書で使用するときに、「電気的に結合された」及び「光学的に結合された」は、電源、電極、基板の導電性部分、液滴、導電性トレース、ワイヤ、導波路、ナノ構造、他の回路セグメントなどの任意の組み合わせの間で、それぞれ電気エネルギー及び光波を伝達することを指す。用語「電気的に結合された」及び「光学的に結合された」は、流体媒介物、空隙などの様々な媒介物を通過することができる、直接接続又は間接接続に関して使用されてよい。

30

【0106】

本明細書で使用するときに、「反応溶液」、「反応成分」又は「反応物質」は、少なくとも1つの指定された反応を得るために使用され得る任意の物質を含む。例えば、潜在的な反応成分としては、例えば、試薬、酵素、サンプル、他の生体分子、及び緩衝液が挙げられる。反応成分は、溶液中で本明細書で開示するフローセル中の反応部位に送達することができる、及び／又は反応部位に固定化することができる。反応成分は、直接的又は間接的に、フローセルの反応部位に固定化された対象となる検体などの別の物質と相互作用することができる。

40

【0107】

本明細書で使用するときに、用語「反応部位」は、少なくとも1つの指定された反応が生じ得る局所的領域である。反応部位は、物質がその上に固定され得る反応構造又は基材の支持表面を含んでもよい。例えば、反応部位は、その上に反応成分、例えば、その上に核酸のコロニーを有する反応構造（フローセルのチャネル内に位置付けられ得る）の表面を含んでもよい。いくつかのフローセルでは、コロニー中の核酸は、同じ配列を有し、例えば、一本鎖又は二本鎖テンプレートのクローンコピーである。しかしながら、いくつかのフローセルでは、反応部位は、例えば一本鎖又は二本鎖の形態で、単一の核酸分子のみを

50

含むことができる。

【0108】

「活性表面」という用語は、本明細書では、パッケージ内のセンサ又は検出器として動作するセンサ又は検出器の水平表面を特徴付けるために使用される。例えば、CMOSセンサがフローセル内の検出器として利用される例では、活性表面は、ナノウェルを含むCMOSセンサの表面の一部分である。本開示を通して、ダイ及びウェハという用語はまた、ダイがセンサを含み得、ダイがウェハから作製され得るため、本明細書の特定の例に関連して使用される。

【0109】

用語「ファンアウト」は、検出器を超えて水平距離に延びる検出器とともにパッケージ化されたエリアを特徴付けるために本明細書で使用される。例えば、CMOSセンサがフローセルの検出器として利用される場合、ファンアウトは、CMOSセンサの水平境界の両側の追加の水平距離を指す。

【0110】

本明細書で使用する時、「ピラーバンプ」という用語及び「バンプ」という用語は、両方とも、本明細書に図示及び説明される例における電気接点を説明するために使用される。「ピラーバンプ」又は「バンプ」という用語が利用される場合、本明細書に例示される装置の様々な例において、電気接点の様々な例も利用され得る。ピラーバンプ又はバンプであり得る電気接点は、金属材料などの導電性材料を含み得る（例えば、Cu（銅）、Au（金）、W（タングステン）、Al（アルミニウム）、又はそれらの組み合わせ）が、他の導電性材料が利用され得ることが理解される。

【0111】

理解を容易にするために図面を下で参照するが、図面は尺度通りに描かれておらず、同じ又は同様の構成要素を示すために、異なる図にわたって同じ参照番号が使用される。

【0112】

いくつかのフローセルでは、センサ又は検出器の活性表面の大部分（例えば、CMOS）は、時には流体で占められ、したがって、活性表面、センサエリア自体は十分に活用されない場合がある。フローセルは、流体機能の一部を活性表面から離れて移動させるために、センサの全表面がセンサ又は検出器としてより効率的かつより完全に利用され得るように、ファンアウト領域で形成され得る。しかし、ファンアウト領域を形成するための特定の技術は、コストを増加させるだけでなく、フローセルの形成に関連する複雑さに寄与し得る。これらの技術はまた、特定の例では、これらのファンアウト領域を形成するために使用され得る材料のタイプに特定の制限を課すことがある。例えば、いくつかのフローセルでは、研削プロセスがファンアウト領域に使用され、このプロセスに耐えるために、高価な基板（又はキャリア）が利用され得る。本明細書に記載の例は、フローセルを形成するための方法を説明し、得られたフローセルは、基板としてプリント回路基板（printed circuit board、PCB）に利用される材料（例えば、ガラス、ケイ素、セラミックなど）を利用することによって形成され、一般に、上記の研削プロセスを含む例で利用されるものよりも安価な材料であると理解される。

【0113】

本明細書に記載の例は、前述の研削プロセスを利用しないが、基板の材料の変動を可能にする。本明細書の例では、以下の図に示されるように、ファンアウト領域は、センサ又は検出器を基板上に組み立てることによって形成される。これらの例では、ファンアウト領域自体は、以下を含むが、これらに限定されない様々な方法によって形成される。1）基板上に支持片（例えば、ガラス、ケイ素、及びセラミック）を組み立て、支持片の一部分がファンアウト領域を形成する、及び／又は2）電子成形化合物（EMC）材料（エポキシ金型化合物）をその周りに成形することによって、センサ（例えば、CMOS画像センサダイ）をパッケージし、EMC材料の一部分がファンアウト領域を形成する。後者の例では、ダイの周囲に成形されたEMCは、熱伝導のためのビア（例えば、銅ビア）で埋め込まれてもよく、又は埋め込まれなくてもよい。これらの例では、基板は、PCBであ

る。いくつかの例では、P C B 基板は、本明細書に示されるように、以下を含むがこれらに限定されない少なくとも2つの方法を利用して達成される、内蔵加熱機構を埋め込むことができ、1) 熱が基板内の金属プレートにビア（例えば、導電性ビア、金属ビアなど）によって所望の位置に運ばれるように、P C B 基板の上部又は底部のうちの1つ以上に電力抵抗器を配置することによって熱拡散平面を実装し、所望の位置で均一な温度分布及び／又はそれに近い温度分布を維持するように、（現在）加熱された金属プレートが熱を拡散する、及び／又は2) 各経路の抵抗によって熱を発生させるために、所望の位置に（例えば、長い巻線）トレースを埋め込む又は別様に実装することによって、P C B 内の相互接続を熱源として利用することによって、抵抗性の経路を実装する。様々な例では、スプレッド平面及び／又は抵抗経路は、基板が異なる温度ゾーンを含むように基板上の異なるゾーンに分離され得、これは個々に調整され得る。

10

【0114】

本明細書に記載されるのは、ファンアウト領域として支持片を利用するフローセル及びこれらのフローセルを形成する方法の様々な例、並びに、ファンアウト領域としてE M C 材料を利用するフローセル及びこれらのフローセルを形成する方法の様々な例である。図1～図9は、支持片を利用し、基板であるP C B 上にセンサ又は検出器を組み立てることによって形成されるフローセルの例の様々な要素及び態様を示す。図10～図20は、センサ又は検出器及びE M C 材料を含むパッケージを基板であるP C B 上に組み立てることによって形成されるフローセルの例の様々な要素及び態様を示し、図21～図32は、図10～図20に少なくとも部分的に記載されたフローセルに含まれ得るE M C 及びセンサ又は検出器パッケージのいくつかの例の形成を示す。

20

【0115】

最初に1つ以上の支持片を含む例を参照すると、図1～図2は各々、支持片を利用し、センサ又は検出器を基板であるP C B 上に組み立てることによって形成されるファンアウト領域を有するフローセル100、200の組み立て図及び分解図を含む。図3～図4は各々、図1～図2に示されるフローセル100、200の上面図及び底面図を提供する。これらの図、図1～図4は、本明細書に記載の方法を利用して形成され得るフローセル100、200の様々な例の構造の特定の要素の概要を提供するために含まれる。図5～図8は、これらの方法をより詳細に示す。具体的には、図5は、図1（及び図3）のフローセル100の段階的な形成を示すプロセスフロー500である。図6は、図5の様々な態様を繰り返すが、フローセル100自体の例示を伴わないワークフロー600である。図7は、図2（及び図4）のフローセル200の段階的な形成を示すプロセスフロー700である。図6と同様に、図8は、これらの態様の例示を伴わない、図2（及び図4）のフローセル200を含むフローセルの形成の態様をレビューするワークフロー800である。図9は、本明細書で論じられる例に統合され得る加熱要素を示すためのフローセルの例の側面図を提供する。

30

【0116】

最初に図1を参照すると、この図に含まれるのは、フローセル100の2つの図、左側の組み立て図125、及び右側の分解図135である。この例に示すように、検出器又はセンサ（例えば、C M O S）180は、P C B 基板150に取り付けられている。いくつかの例では、検出器又はセンサ180は、上部（例えば、活性表面上）にパターン化されたナノウェル構造を有するC M O S 画像センサである。P C B 基板150は、F R 4 及び／又は共焼成セラミックシートのようなガラス強化エポキシ積層材料を含むがこれらに限定されない標準的なP C B 積層材料から構成され得る。いくつかの例では、P C B 基板150は、内蔵加熱器（図示せず）を含む。分解図135で明確なように、検出器又はセンサ（例えば、C M O S）180は、フィルム又は接着剤140を使用してP C B 基板150に取り付けられ、これは、同様に、検出器又はセンサ（例えば、C M O S）180の両側に支持片130を取り付けて、ファンアウト領域を形成する。いくつかの例では、この接着剤は、吐出され、かつ／又は検出器若しくはセンサ180及び隣接する支持片130を基板150に取り付けるフィルムが塗布される。このフィルム又は接着剤140は、熱

40

50

硬化及び／又は紫外線（UV）硬化され得る。これらの支持片130を構成し得る材料は、ガラス、ケイ素、及びセラミックを含み得るが、これらに限定されない。別のフィルム又は接着剤120を使用して、蓋（例えば、ガラス）110を取り付ける。このフィルム又は接着剤120は、フィルムとして吐出又は形成されて、蓋110を検出器又はセンサ180（例えば、CMOSダイ）、及びファンアウト支持片130に取り付けることができる。蓋110の下、及び検出器又はセンサ（例えば、CMOS）180の活性（頂部）表面及び支持片130の部分の上面（フィルム又は接着剤120で覆われていない）の上の空間は、流路を形成する。蓋110は、入口及び出口流体ポート105を有する流体フローセルキャビティを画定する。検出器又はセンサ（例えば、CMOS）180の活性表面上の接点（図示せず）は、PCB基板150上の電気接続部（例えば、ボンドパッド、接触パッド）160にワイヤボンディング170される。いくつかの例では、電気接続部160は、PCB基板150の上面にある金属ボンドパッドであり、検出器又はセンサ180（例えば、CMOSダイ）の上面上のボンドパッドへのワイヤボンディングを可能にする。

10

【0117】

図2に見られるように、図1のフローセル100と図2のフローセル200との差は、図2において、単一の支持片230が、検出器又はセンサ（例えば、CMOS）280の両側にファンアウト領域を形成するために利用されることである。いくつかの例では、検出器又はセンサ280は、上部（例えば、活性表面上）にパターン化されたナノウェル構造を有するCMOS画像センサである。ファンアウト領域を形成するために使用される支持構造230の差に対応するために、検出器又はセンサ（例えば、CMOS）280をPCB基板に取り付けるために使用されるフィルム又は接着剤240は、異なる形状にされる。分解図235でより明らかなように、検出器又はセンサ（例えば、CMOS）280は、フィルム又は接着剤240を使用して、内蔵ヒータ（図示せず）を含み得るPCB基板250に取り付けられている。PCB基板150は、FR4及び／又は共焼成セラミックシートのようなガラス強化エポキシ積層材料を含むがこれらに限定されない標準的なPCB積層材料から構成され得る。フィルム又は接着剤240はまた、検出器又はセンサ（例えば、CMOS）280を取り囲む支持片230を取り付けるために使用される。支持片280は、検出器又はセンサ（例えば、CMOS）280を収容する切り欠き265、並びにPCB基板250上の電気接続部（例えば、ボンドパッド、接触パッド）260を含む。電気接続部（例えば、ボンドパッド、接触パッド）260は、検出器又はセンサ（例えば、CMOS）280の電気接点（図示せず）にワイヤボンディングされている。いくつかの例では、電気接続部260は、PCB基板250の上面にある金属ボンドパッドであり、検出器又はセンサ280（例えば、CMOSダイ）の上面上のボンドパッドへのワイヤボンディングを可能にする。支持片230は、ガラス、ケイ素、及びセラミックを含むがこれらに限定されない材料で構成することができる。別のフィルム又は接着剤220を使用して、蓋（例えば、ガラス）210を取り付ける。このフィルム又は接着剤220は、フィルムとして吐出又は形成されて、蓋210を検出器又はセンサ280（例えば、CMOSダイ）、及びファンアウト支持片230に取り付けることができる。蓋の下、及び検出器又はセンサ（例えば、CMOS）280の活性（頂部）表面及び支持片230の部分の上面（フィルム又は接着剤220によって覆われていない又は蓋210によって覆われている）の上の空間が流路を形成する。蓋210はまた、入口及び出口流体ポート205を有する流体フローセルキャビティを画定する。

20

30

40

【0118】

図3は、フローセル100の上面図145及び底面図155を示す。フローセル100は図1にも示されている。フローセル100の、具体的には基板150の底面図155は、ポゴピンを含むパッド（ポゴパッドと呼ばれる）を含むことができる電気接点167を示す。これらの電気接点167は、フローセル100（具体的には、最終的には、検出器又はセンサ180）の受信ソケット及び／又は器具への電氣的接続を可能にする。後の図に示されるように、PCB基板150全体に形成されたビア及び／又は様々な他の導電性

50

要素は、電気接点 160 を電気接点 167 に接続する。前述のように、電気接点 160 は、検出器又はセンサ 180（例えば、CMOS ダイ）の上面上のボンドパッドにワイヤボンディングされる。蓋 110（この例では半透明であり、ガラスで作製され得る）の上面図 145 から見えるのは、入口と出口の流体ポート 105 である。蓋 110 の下に、図 4 のいずれのビューからも見えない、支持片 130 を有する、図 1 に示すように形成されたファンアウト領域がある。

【0119】

図 4 を参照すると、図 4 は、フローセル 200 の上面図 245 及び底面図 255 を示す。このフローセル 200 も図 2 に示されている。フローセル 200 の、具体的には基板の底面図 255 は、ポゴピンを含むパッド（ポゴパッドと呼ばれる）を含むことができる電気接点 267 を示す。これらの電気接点 267 は、フローセル 200（具体的には、検出器又はセンサ 280）の受信ソケット及び／又は器具への電氣的接続を可能にする。後の図に示されるように、PCB 基板 250 全体に形成されたビア及び／又は様々な他の導電性要素は、電気接点 260 を電気接点 267 に接続する。前述のように、電気接点 260 は、検出器又はセンサ 280（例えば、CMOS ダイ）の上面上のボンドパッドにワイヤボンディングされる。蓋 210（この例では半透明であり、ガラスで作製され得る）の上面図 245 から見えるのは、入口と出口の流体ポート 205 である。図 1 及び図 3 の例とは対照的に、図 4 では、フローセル 200 は、検出器又はセンサ 280 を収容するための切り欠きを有する単一の支持片 230 及び電気接点 260 を利用するため、支持片 230 の部分は、蓋 210 によって覆われておらず、むしろ、この場合、蓋 210 の境界を超えて長手方向軸に延在する。単一の支持片 230 の一部から形成されたファンアウト領域は、それらが蓋 210 の下にあるので、図 4 のいずれのビューからも見えない。

【0120】

図 5 は、図 1 及び図 3 に示されるフローセル 100 を含むがこれらに限定されない、フローセルのいくつかの例の形成における例示的な態様を示すワークフロー 500 を示す。フローセル 100 の様々な態様を指すワークフロー 500 で利用される参照番号は、このプロセスフロー 500 全体を通して、例示的な目的で提供され、いかなる制限も示唆しない。図 5 では、例えば、底部にポゴパッドなどの電気接点（例えば、図 3、167）、及び上部に電気接点 160（例えば、ワイヤボンドパッド）を有する基板 150 が作製される（505）。いくつかの例では、基板は、内蔵ヒータアセンブリ（図 5 には図示せず）を含む。底部の電気接点（例えば、図 3、図 167）、及び上部の電気接点 160 は、ビアを含むがこれらに限定されないコネクタで基板 150 を介して互いに接続されている。前述のように、基板 150 は、FR4 及び／又は共焼成セラミックシートを含むがこれらに限定されない標準的な PCB 積層材料から作製され得る。接着剤及び／又はフィルム 140 が、基板 150（515）の上部の電気接点 160 間に、基板 150 に吐出及び／又は塗布される。検出器又はセンサ 180（例えば、CMOS ダイ）は、電気接点 160 間の接着剤及び／又はフィルム 140 上に配向される（525）。検出器又はセンサ 180 は、例えば、ピックアンドプレースマシンを利用して配向され得る。少なくとも 2 つの支持片 130 は、検出器又はセンサ 180 に隣接して、接着剤及び／又はフィルム 140 上に配置されて、ファンアウト領域を形成する（535）。ファンアウト領域を形成する際に、支持片 130 の各部分と検出器又はセンサ 180 との間の間隙は、例えば、液体分注接着剤で充填され、硬化され得る（フローセル 200 の流体機能のための均一な表面を作成するために）。次いで、電気接点 160 は、検出器又はセンサ 180（例えば、CMOS ダイ）上の電気接点（図示せず）にワイヤボンディングされる（545）。例えば、ワイヤ 170 は、基板 150 上及び検出器又はセンサ 180（例えば、CMOS ダイ）上の電気接点 160（例えば、ワイヤボンドパッド）（これらの電気接点は図示されていない）に結合されて、それらの間に電気接続を形成し得る。電気接点を互いに接続するためにワイヤが利用された後、接続部はエポキシに入れられ得る。いくつかの例では、電気接続のためのこのエポキシ保護は、蓋 110 がフローセル 100 に固定された後に追加され得る。

10

20

30

40

50

【0121】

図5に戻ると、このプロセスフロー500において、別の接着剤及び／又はフィルム120は、支持片130の一部分及び検出器又はセンサ180（例えば、CMOSダイ）の周囲の一部分に吐出又は塗布される（555）。図5に示すように、支持片130によって形成されたファンアウト領域は、接着剤及び／又はフィルム120で覆われていない検出器又はセンサ180（例えば、CMOSダイ）に隣接したままである。蓋110は、この接着剤及び／又はフィルム120に取り付けられている（565）。蓋110の下、及び検出器又はセンサ（例えば、CMOS）180の活性（頂部）表面及び支持片130の部分の上面（フィルム又は接着剤120で覆われていない）の空間は、流路を形成する。蓋110はまた、入口及び出口流体ポート105を有する流体フローセルキャビティを画定する。流体ポート105は、蓋110内の入口及び出口の開口部である。

10

【0122】

図6は、図5のものと同様のプロセスを示すワークフロー600である。図6を参照すると、底面に電気接点、上面に電気接点（これらがビア又は他のそのような接続部を使用して基板を介して接続される）を有する基板が作製される（605）。接着剤及び／又はフィルムは、基板の上面上の電気接点の間で基板に塗布される（615）。検出器又はセンサ（例えば、CMOSダイ）は、電気接点間の接着剤及び／又はフィルム上に配向される（625）。少なくとも2つの支持片が、検出器又はセンサに隣接して接着剤及び／又はフィルム上に配置されて、ファンアウト領域を形成する（635）。ファンアウト領域を形成する際に、支持片の各部分と検出器又はセンサとの間の間隙は、例えば、液体分注接着剤で充填され、硬化され得る。基板の上面上の電気接点は、検出器又はセンサの活性表面（上面）上の電気接点にワイヤボンディングされる（645）。これらのワイヤボンディングは、エポキシを塗布することによって形成された後に保護され得る。第2の接着剤及び／又はフィルムは、支持片の一部分及び検出器又はセンサの周辺部の一部に塗布される（655）。蓋は、接着剤及び／又はフィルムに取り付けられ、入口及び出口流体ポートを有する流体フローセルキャビティが画定される（665）。第1及び第2の接着剤及び／又はフィルムの両方は、それらが塗布され、利用されて取り付けを形成した後、ある時点で硬化される。

20

【0123】

図7は、図2及び図4に示されるフローセル200を含むがこれらに限定されない、フローセルのいくつかの例の形成における例示的な態様を示すワークフロー700を示す。図1及び図3のフローセル100とは異なり、図2及び図4のフローセル200は、ファンアウト領域を形成するための単一の支持片230を含む。ワークフロー700で利用される参照番号は、例示目的のために、フローセル200の様々な態様を指し、いかなる制限も導入しない。図5では、例えば、底部にポゴパッドなどの電気接点（例えば、図4、267）、及び上部に電気接点260（例えば、ワイヤボンディングパッド）を有する基板250が作製される（705）。いくつかの例では、基板は、内蔵ヒータアセンブリ（図7には図示せず）を含む。底部の電気接点（例えば、図4、図267）、及び上部の電気接点260は、ビアを含むがこれらに限定されないコネクタで基板250を介して互いに接続されている。前述のように、基板250は、FR4及び／又は共焼成セラミックシートを含むがこれらに限定されない標準的なPCB積層材料から作製され得る。接着剤及び／又はフィルム240は、基板250に吐出及び／又は塗布される（715）。接着剤及び／又はフィルム240は、電気接点260を超えて延在しているが、電気接点260上には形成されない（電気接点260をセンサ又は検出器280の電気接点にワイヤボンディング又は他の方法で接続できるようにするために）。検出器又はセンサ280（例えば、CMOSダイ）は、電気接点260間の接着剤及び／又はフィルム240上に配向される（725）。検出器又はセンサ280は、例えば、ピックアンドプレースマシンを利用して配向され得る。単一の（ファンアウト）支持片230を接着剤及び／又はフィルム240上に配置して、ファンアウト領域を形成する（735）。支持片230は、（レーザダイシングを含むがこれらに限定されない異なる方法を使用して実装することができる）切り

30

40

50

欠き 265 を有し、その結果、支持片 230 は、検出器又はセンサ 280 の上面（例えば、活性表面）又は電気接点 260 を覆わない。次いで、電気接点 260 は、検出器又はセンサ 280（例えば、CMOS ダイ）上の電気接点（図示せず）にワイヤボンディングされる（745）。例えば、ワイヤ 270 は、基板 250 上及び検出器又はセンサ 280（例えば、CMOS ダイ）上の電気接点 260（例えば、ワイヤボンダパッド）（これらの電気接点は図示されていない）に結合されて、それらの間に電気接続を形成し得る。ワイヤと、電気接点を互いに接続するために利用された後、接着剤（例えば、エポキシ）は、検出器又はセンサ 280 を取り囲むキャビティに吐出されて、ボンドワイヤを封入し、毛細管作用によって検出器又はセンサ 280（例えば、CMOS ダイ）の両側の間隙を充填し、別の接着剤及び／又はフィルム 220 は、支持片 230 の一部分及び検出器若しくはセンサ 280（例えば、CMOS ダイ）の周辺部に吐出又は塗布される（755）。蓋 210 は、この接着剤及び／又はフィルム 220 に取り付けられている（765）。蓋 210 の下、及び検出器又はセンサ（例えば、CMOS）280 の活性（頂部）表面及び支持片 230 の部分の上面（フィルム又は接着剤 120 によって覆われていないが、蓋 210 によって覆われている）の上の空間が流路を形成する。蓋 210 はまた、入口及び出口流体ポート 205 を有する流体フローセルキャビティを画定する。流体ポート 205 は、蓋 210 内の入口及び出口の開口部である。

10

【0124】

図 8 は、図 7 のものと同様のプロセスを示すワークフロー 800 である。図 8 を参照すると、底面に電気接点、上面に電気接点（これらがビア又は他のそのような接続部を使用して基板を介して接続される）を有する基板が作製される（805）。接着剤及び／又はフィルムが基板に塗布される（815）。検出器又はセンサ（例えば、CMOS ダイ）は、接着剤及び／又はフィルムによって覆われていない電気接点間の接着剤及び／又はフィルム上に配向される（825）。検出器又はセンサを収容する切り欠き、並びに電気接点を含む支持片が接着剤及び／又はフィルム上に配置されて、ファンアウト領域が形成される（835）。電気接点は、検出器又はセンサ上の電気接点にワイヤボンディングされる（845）。接着剤（例えば、エポキシ）を、検出器又はセンサを取り囲むキャビティ内に吐出して、ボンドワイヤを封入し、毛細管現象によって検出器又はセンサの両側の間隙を充填する（852）。別の接着剤及び／又はフィルムは、支持片の一部分及び検出器又はセンサの周辺部に吐出又は塗布される（855）。蓋は、接着剤及び／又はフィルムに取り付けられ、入口及び出口流体ポートを有する流体フローセルキャビティが画定される（865）。第 1 及び第 2 の接着剤及び／又はフィルムの両方は、それらが塗布され、利用されて取り付けを形成した後、ある時点で硬化される。

20

30

【0125】

ここで図 9 を参照すると、前述のように、本明細書に記載の方法のいくつかの態様を利用して形成されたフローセルのいくつかの例は、様々な加熱要素を含む基板上に形成される。図 9 は、図 1 及び図 3 のフローセル 100 と同様の側面図 900 のフローセル 100 を示し、この詳細は基板 150 に追加されている。番号付けの一貫性は、例示目的のために提供される。図 2 及び図 4 のフローセル 200 は、実質的に同じ要素を共有し、4 つ全ての側で検出器又はセンサ 280 を取り囲む単一の支持片 230（図 2 及び図 4 を参照されたい）を節約し得る。図 9 は、図 2 及び図 4 のフローセルに対する参照番号と重複していないが、一般的に命名された要素は両方の構成に関連している。

40

【0126】

図 9 のフローセル 100 は、他の図でも見える様々な態様を含む。例えば、フローセル 100 は、検出器又はセンサ 180 の両側にある少なくとも 2 つの支持片 160 を含む。支持片 160 は、フローセル 100 内の流体ファンアウトを可能にし、ガラス、ケイ素、及び／又はセラミックを含むがこれらに限定されない材料から構成され得る。この例では、検出器又はセンサ 180 は、上部にパターン化されたナノウェル構造 177 を有する CMOS 画像センサである。支持片 160 及び検出器又はセンサ 180 は、接着剤及び／又はフィルム 140 を用いて基板に取り付けられている。この接着剤及び／又はフィルム 1

50

40は、この取り付けを作製するために、フィルムとして吐出又は塗布されてもよく、次いで硬化（例えば、熱硬化又はUV硬化）されてもよい。この例の基板150は、FR4及び／又は共焼成セラミックシートを含むがこれらに限定されない標準的なPCB積層材料から作製され得る。基板は、その上面160上の電気接続、及びその底面167上の電気接続を含む。この例では、上面160の電気接続は、（例えば、金属の）ボンドパッドであり、検出器又はセンサ180（例えば、CMOSダイ）の上面上のボンドパッドへのワイヤボンディングを可能にする。一方、その底面167上の電気接続はポゴパッドであり、受容ソケット又は器具への電氣的接続を可能にする。フローセル100には流体が含まれ、ガラス蓋110は、入口及び出口流体ポート105を有する流体フローセルキャビティを画定する。（例えば、ガラスの）蓋110は、支持片160及び検出器又はセンサ180の一部に接着剤120で取り付けられている。接着剤及び／又はフィルム140と同様に、この接着剤又はフィルム120もまた、フィルムとして吐出又は塗布され得る。次いで、この接着剤又はフィルム120が硬化（例えば、熱硬化又はUV硬化）され得る。

10

20

30

40

50

【0127】

図9の基板150は、パッケージの温度を制御するための埋め込まれたヒータを有する。前述のように、これらの要素の一部又は全てはまた、図2及び図4のフローセル200の例に統合され得る。図9のフローセル100では、加熱は、2つの方法のうちの1つ以上によって達成することができる。第一に、電力抵抗器152は、基板150の上部又は底部に配置され得、熱は、ビア159によって所望の位置に移送され、金属平面153は、均一な温度を維持するために所望のエリアにわたって熱を広げる。第二に、この所望の位置の長い巻線金属トレース156は、別個の電力抵抗器なしで抵抗加熱器として機能することができる。構造的に類似しているものとして、熱拡散金属平面153と、抵抗加熱器として機能する長い巻線金属トレース156とが示されている。また、ビア154は、基板内の金属相互接続層であり、検出器又はセンサ180からその底面167上の電気接続部への電氣的接続を可能にする。

【0128】

ここで、少なくとも部分的に図10～図20に示されるセンサ又は検出器の周りに成形されたEMC材料を含む例を参照する。そのために、図10～図11は各々、ファンアウト領域を有するフローセル1000、1100の組み立て図及び分解図を含み、これらは、例えば、センサ又は検出器の周りに成形されたEMC材料を含むパッケージを基板であるPCB上に組み立てることによって形成される。図12～図13は、それぞれフローセル1000及びフローセル1100に実装されるEMC材料及びセンサ又は検出器を含むパッケージの側面図を示す。図14～図15は各々、図10～図11に示されるフローセル1000、1100の上面図及び底面図を提供する。図10～図15は、本明細書に記載の方法を利用して形成され得るフローセル1000、1100の様々な例の構造の特定の要素の概要を提供するために含まれる。図16～図19は、これらの方法をより詳細に示す。具体的には、図16は、図10（及び図14）のフローセル1000の段階的な形成を示すプロセスフロー1600である。図17は、図16の様々な態様を繰り返すが、フローセル1000自体の例示を伴わないワークフロー1700である。図18は、図11（及び図15）のフローセル1100の段階的な形成を示すプロセスフロー1800である。図17と同様に、図19は、これらの態様の例示を伴わない、図11（及び図15）のフローセル1100を含むフローセルの形成の態様をレビューするワークフロー1900である。図20は、本明細書で論じられる例に統合され得る加熱要素を示すためのフローセルの例の側面図を提供する。

【0129】

最初に図10を参照すると、この図に含まれるのは、フローセル1000の2つの図、左側の組み立て図1025、及び右側の分解図1035である。この例に示すように、EMC材料1082に成形される検出器又はセンサ（例えば、CMOS）1080を含むパッケージ1081は、PCB基板1050に取り付けられる。いくつかの例では、検出器

又はセンサ１０８０は、上部（例えば、活性表面上）にパターン化されたナノウェル構造を有するＣＭＯＳ画像センサである。ＰＣＢ基板１０５０は、ＦＲ４及び／又は共焼成セラミックシートのようなガラス強化エポキシ積層材料を含むがこれらに限定されない標準的なＰＣＢ積層材料から構成され得る。いくつかの例では、ＰＣＢ基板１０５０は、内蔵加熱器（図示せず）を含む。分解図１０３５でより明らかなように、パッケージ１０８１は、フィルム又は接着剤を使用してＰＣＢ基板１０５０に取り付けられる。この取り付けは、ピックアンドプレースツールを用いて、パッケージ１０８１をフィルム又は接着剤１０４０上に配置することによって形成されてもよく、又は形成されなくてもよい。いくつかの例では、この接着剤は、吐出され、かつ／又はパッケージ１０８１を基板１０５０に取り付けるフィルムが塗布される。このフィルム又は接着剤１０４０は、熱硬化及び／又は紫外線（ＵＶ）硬化され得る。別のフィルム又は接着剤１０２０を使用して、蓋（例えば、ガラス）１０１０を取り付ける。このフィルム又は接着剤１０２０は、蓋１０１０をパッケージ１０８１に取り付けるために、フィルムとして吐出又は形成され得る。蓋１０１０の下、及び検出器又はセンサ（例えば、ＣＭＯＳ）１０８０の活性（頂部）表面及び検出器又はセンサ（例えば、ＣＭＯＳ）１０８０の周りに成形されたＥＭＣ材料１０８２の部分の上面（フィルム又は接着剤１０２０で覆われていない）の上の空間は、流路を形成する。蓋１０１０は、入口及び出口流体ポート１００５を有する流体フローセルキャビティを画定する。検出器又はセンサ（例えば、ＣＭＯＳ）１０８０の活性表面上の接点（図示せず）は、ＰＣＢ基板１０５０上の電気接続部（例えば、ボンドパッド、接触パッド）１０６０にワイヤボンド１０７０される。いくつかの例では、電気接続部１０６０は、

10

20

【０１３０】

図１１に見られるように、図１２～図１３に更に例示されるように、図１０のフローセル１０００と図１１のフローセル１１００との差は、図１１では、センサ又は検出器（例えば、ＣＭＯＳ）１１８０の周りでＥＭＣ材料１１８２を成形し、層１１８３が、センサ又は検出器１１８０及びＥＭＣ金型材料１１８２の表側に堆積されて、表面を平坦化する。本明細書で後でより詳細に論じられるように、この層１１８３は、センサ又は検出器及び／又は活性表面上に（例えば、リソグラフィ又はリソグラフィプラスリフトオフプロセスを利用して）開かれる。いくつかの例では、平坦化面は、ＳＵ８を含むがこれらに限定されないフォトレジストである。いくつかの例では、本明細書で後述するように、層はパターン化され、次いで硬化（例えば、焼成）される。この例に示すように、ＥＭＣ材料１１８２に成形される検出器又はセンサ（例えば、ＣＭＯＳ）１１８０を含むパッケージ１１８１は、ＰＣＢ基板１１５０に取り付けられる。図１０に示される例のように、いくつかの例では、検出器又はセンサ１１８０は、上部（例えば、活性表面上）にパターン化されたナノウェル構造を有するＣＭＯＳ画像センサである。ＰＣＢ基板１１５０は、ＦＲ４及び／又は共焼成セラミックシートのようなガラス強化エポキシ積層材料を含むがこれらに限定されない標準的なＰＣＢ積層材料から構成され得る。いくつかの例では、ＰＣＢ基板１１５０は、内蔵加熱器（図示せず）を含む。分解図１１３５にも示されるように、パッケージ１１８１は、フィルム又は接着剤を使用してＰＣＢ基板１１５０に取り付けられる。この取り付けは、ピックアンドプレースツールを用いて、パッケージ１１８１をフィルム又は接着剤１１４０上に配置することによって形成されてもよく、又は形成されなくてもよい。いくつかの例では、この接着剤は、吐出され、かつ／又はパッケージ１１８１を基板１１５０に取り付けるフィルムが塗布される。このフィルム又は接着剤１１４０は、熱硬化及び／又は紫外線（ＵＶ）硬化され得る。別のフィルム又は接着剤１１２０を使用して、蓋（例えば、ガラス）１１１０を取り付ける。これらの例では、ガラス蓋１１１０は、層１１８３の一部に取り付けられている。このフィルム又は接着剤１１２０は、蓋１１１０を層１１８３に取り付けるために、フィルムとして吐出又は形成され得る。蓋１１１０の下、及び検出器又はセンサ（例えば、ＣＭＯＳ）１１８０の活性（頂部）表面及び検出器又はセンサ（例えば、ＣＭＯＳ）１１８０の周りに成形されたＥＭＣ材料１１８

30

40

50

2 上にパターン化された層 1 1 8 3 の部分の上面（フィルム又は接着剤 1 1 2 0 で覆われていない）の空間は、流路を形成する。蓋 1 1 1 0 は、入口及び出口流体ポート 1 1 0 5 を有する流体フローセルキャビティを画定する。検出器又はセンサ（例えば、C M O S）1 1 8 0 の活性表面上の接点（図示せず）は、P C B 基板 1 1 5 0 上の電気接続部（例えば、ボンドパッド、接触パッド）1 1 6 0 にワイヤボンド 1 1 7 0 される。いくつかの例では、電気接続部 1 1 6 0 は、P C B 基板 1 1 5 0 の上面にある金属ボンドパッドであり、検出器又はセンサ 1 1 8 0（例えば、C M O S ダイ）の上面上のボンドパッドへのワイヤボンドを可能にする。

【0131】

図 1 2 は、図 1 0 に示すフローセルアセンブリ 1 0 0 0 の側面図である。センサ又は検出器 1 0 8 0（例えば、C M O S）の周りに成形された E M C 材料 1 0 8 2 を含むパッケージ 1 0 8 1 は、フィルム又は接着剤 1 0 2 0 を用いてガラス蓋 1 0 1 0 に取り付けられる。フィルム又は接着剤 1 0 2 0 によって覆われていない E M C 材料 1 0 7 2 の上面は、ファンアウト領域を形成する。蓋 1 0 1 0 の下、及び検出器又はセンサ（例えば、C M O S）1 0 8 0 の活性（頂部）表面及び検出器又はセンサ（例えば、C M O S）1 0 8 0 の周りに成形された E M C 材料 1 0 7 2 の上面（フィルム又は接着剤 1 0 2 0 で覆われていない）の上の空間は、流路を形成する。蓋 1 0 1 0 は、入口及び出口流体ポート 1 0 0 5 を有する流体フローセルキャビティを画定する。パッケージ 1 0 8 1 は、金属材料（例えば、C u（銅）、A u（金）、W（タングステン）、A l（アルミニウム、又はそれらの組み合わせ）などの導電性材料のビア 1 0 8 7 を含むが、他の導電性材料が利用され得ることが理解される。ビア 1 0 8 7 は、及び、センサ又は検出器 1 0 8 0 の底部側 1 0 8 6 で、E M C 材料 1 0 8 2 に埋め込まれている。前述のように、中でも、図 1 0 に示されたフローセル 1 0 0 0 の例は、これらのビア 1 0 8 7 を含んでも含まなくてもよい。加えて、図 2 1 ～図 3 1 に示されるように、これらのビア 1 0 8 7 は、E M C 材料 1 0 8 2 に埋め込まれた場合、様々な構成に埋め込まれ得る。この例における構成は、例示目的のみのために提供されており、これらの構成に対するいかなる制限も示唆していない。

【0132】

図 1 3 は、図 1 1 に示すフローセル 1 1 0 0 の側面図を示す。上述のように、フローセル 1 0 0 0、1 1 0 0 の差は、フローセル 1 1 0 0 において、センサ又は検出器 1 1 8 0 の表側に堆積された層 1 1 8 3 及び表面を平坦化するための E M C 金型材料を含む。図 1 3 では、層 1 1 8 3 は、センサ又は検出器 1 1 8 0（例えば、C M O S）の周りに成形された E M C 材料 1 1 8 2 を含むパッケージ 1 1 8 1 上に堆積される。本明細書に示される例では、層 1 1 8 3 は、センサ又は検出器 1 1 8 0 及び E M C 金型材料の表面上に堆積されて、表面を平坦化する。図 1 3 に示されるように、この層 1 1 8 3 は、センサ又は検出器及び／又は活性表面上に（例えば、リソグラフィ又はリソグラフィプラスリフトオフプロセスを利用して）開かれて、活性表面を露出させる。層 1 1 8 3 の一部は、硬化又は焼成されると、フィルム又は接着剤 1 1 2 0 を用いてガラス蓋 1 0 1 0 に取り付けられる。フィルム又は接着剤 1 1 2 0 によって覆われていない層 1 1 8 3 の上面は、ファンアウト領域を形成する。蓋 1 1 1 0 の下の、及び検出器又はセンサ（例えば、C M O S）1 1 8 0 の活性（頂部）表面及び層 1 1 8 3 の上面の上の空間は、流路を形成する。蓋 1 1 1 0 は、入口及び出口流体ポート 1 1 0 5 を有する流体フローセルキャビティを画定する。図 1 2 のように、図 1 3 に示す例では、パッケージ 1 1 8 1 は、金属材料（例えば、C u（銅）、A u（金）、W（タングステン）、A l（アルミニウム、又はそれらの組み合わせ）などの導電性材料のビア 1 1 8 7 を含むが、他の導電性材料が利用され得ることが理解される。ビア 1 1 8 7 は、及び、センサ又は検出器 1 1 8 0 の底部側 1 1 8 6 で、E M C 材料 1 1 8 2 に埋め込まれている。中でも、図 1 1 に示されたフローセル 1 1 0 0 の例は、これらのビア 1 1 8 7 を含んでも含まなくてもよい。これらのビア 1 1 8 7 は、E M C 材料 1 1 8 2 に埋め込まれた場合、様々な構成に埋め込まれ得る。図 1 3 に示される構成は、例示目的のみのために提供されており、これらの構成に対するいかなる制限も示唆していない。

10

20

30

40

50

【0133】

図14は、フローセル1000の上面図1045及び底面図1055を示す。フローセル1000は図10にも示され、フローセル1000の態様は図12に示されている。図14に戻ると、フローセル1000の、具体的には基板1050の底面図1055は、ポゴピンを含むパッド（ポゴパッドと呼ばれる）を含むことができる電気接点1067を示す。これらの電気接点1067は、フローセル1000（具体的には、最終的には、検出器又はセンサ1080）の受信ソケット及び／又は器具への電氣的接続を可能にする。後の図に示されるように、PCB基板1050全体に形成されたビア及び／又は様々な他の導電性要素は、電気接点1060を電気接点1067に接続する。前述のように、電気接点1060は、検出器又はセンサ1080（例えば、CMOSダイ）の上面上のボンドパッドにワイヤボンディングされる。蓋1010（この例では半透明であり、ガラスで作製され得る）の上面図1045から見えるのは、入口と出口の流体ポート1005である。蓋1010の下に、図14のいずれのビューからも見えない、ファンアウト領域があり、これは、図10に示すように、検出器又はセンサ1080が成形されるEMC材料1082の一部から形成されている。EMC材料1082の一部は、蓋1010によって覆われておらず、むしろ、この場合、蓋1010の境界を超えて長手方向軸上に延在する。検出器又はセンサ1080が成形されるEMC材料1082の一部から形成されたファンアウト領域は、それらが蓋1010の下にあるので、図14のいずれのビューからも見えない。

10

【0134】

図15を参照すると、図15は、フローセル1100の上面図1145及び底面図1155を示す。このフローセル1100は図11にも示されている。フローセル1100の、具体的には基板の底面図1155は、ポゴピンを含むパッド（ポゴパッドと呼ばれる）を含むことができる電気接点1167を示す。これらの電気接点1167は、フローセル1100（具体的には、検出器又はセンサ1180）の受信ソケット及び／又は器具への電氣的接続を可能にする。後の図に示されるように、PCB基板1150全体に形成されたビア及び／又は様々な他の導電性要素は、電気接点1160を電気接点1167に接続する。前述のように、電気接点1160は、検出器又はセンサ1180（例えば、CMOSダイ）の上面上のボンドパッドにワイヤボンディングされる。蓋1110（この例では半透明であり、ガラスで作製され得る）の上面図1145から見えるのは、入口と出口の流体ポート1105である。EMC材料1182の一部は、蓋1110によって覆われておらず、むしろ、この場合、蓋1110の境界を超えて長手方向軸上に延在する。EMC材料1182の上部にパターン化された層1183の部分はまた、蓋1110の境界を超えて長手方向軸上に延在する。層1183の一部から形成されたファンアウト領域は、それらが蓋1110の下にあるので、図15のいずれのビューからも見えない。

20

30

【0135】

図16は、図10及び図11に示されるフローセル1000を含むがこれらに限定されない、フローセルのいくつかの例の形成における例示的な態様を示すワークフロー1600を示す。フローセル1000の様々な態様を指すワークフロー1600で利用される参照番号は、このプロセスフロー1600全体を通して、例示的な目的で提供され、いかなる制限も示唆しない。図16では、例えば、底部にポゴパッドなどの電気接点（例えば、図14、1067）、及び上部に電気接点1060（例えば、ワイヤボンドパッド）を有する基板1050が作製される（1605）。いくつかの例では、基板は、内蔵ヒータアセンブリ（図16には図示せず）を含む。底部の電気接点（例えば、図14、図1067）、及び上部の電気接点1060は、ビアを含むがこれらに限定されないコネクタで基板1050を介して互いに接続されている。前述のように、基板1050は、FR4及び／又は共焼成セラミックシートを含むがこれらに限定されない標準的なPCB積層材料から作製され得る。接着剤及び／又はフィルム1040が、基板1050（1615）の上部の電気接点1060間に、基板1050に吐出及び／又は塗布される。EMC材料1082に成形された検出器又はセンサ1080（例えば、CMOSダイ）から形成されたパッ

40

50

ケージ 1081 は、ピックアンドプレースツールで接着剤上に配置され、電気接点 1060 間の接着剤及び／又はフィルム 1040 上に配向される（1625）。検出器又はセンサ 1080 は、例えば、ピックアンドプレースマシンを利用して配向され得る。次いで、電気接点 1060 は、検出器又はセンサ 1080（例えば、CMOS ダイ）上の電気接点（図示せず）にワイヤボンディングされる（1635）。例えば、ワイヤ 1070 は、基板 1050 上及び検出器又はセンサ 1080（例えば、CMOS ダイ）上の電気接点 1060（例えば、ワイヤボンダッド）（これらの電気接点は図示されていない）に結合されて、それらの間に電気接続を形成し得る。電気接点を互いに接続するためにワイヤが利用された後、接続部はエポキシに入れられ得る。いくつかの例では、電気接続のためのこのエポキシ保護は、蓋 1010 がフローセル 1000 に固定された後に追加され得る。

10

【0136】

図 16 に戻ると、このプロセスフロー 1600 において、別の接着剤及び／又はフィルム 1020 は、検出器又はセンサ 1080（例えば、CMOS ダイ）の周辺部の周りの EMC 材料 1082 の一部分に吐出又は塗布される（1645）。図 16 に示されるように、フィルム又は接着剤 1020 によって覆われておらず、検出器又はセンサ 1080（例えば、CMOS ダイ）に隣接している、EMC 材料 1082 の上面 1072 は、ファンアウト領域を形成する。蓋 1010 は、この接着剤及び／又はフィルム 1020 に取り付けられている（1655）。蓋 1010 の下、及び検出器又はセンサ（例えば、CMOS）1080 の活性（頂部）表面及び EMC 材料 1082 の上面 1072 の上の空間は、流路を形成する。蓋 1010 はまた、入口及び出口流体ポート 1005 を有する流体フローセルキャビティを画定する。流体ポート 1005 は、蓋 1010 内の入口及び出口の開口部である。

20

【0137】

図 17 は、図 16 のものと同様のプロセスを示すワークフロー 1700 である。図 17 を参照すると、底面に電気接点、上面に電気接点（これらがビア又は他のそのような接続部を使用して基板を介して接続される）を有する基板が作製される（1705）。接着剤及び／又はフィルムは、基板の上面上の電気接点の間で基板に塗布される（1715）。EMC 材料 1082 に成形された検出器又はセンサ 1080（例えば、CMOS ダイ）から形成されたパッケージ 1081 は、電気接点の間の接着剤及び／又はフィルム上に配向される（1725）。基板の上面上の電気接点は、検出器又はセンサの活性表面（上面）上の電気接点にワイヤボンディングされる（1735）。これらのワイヤボンダ接続は、エポキシを塗布することによって形成された後に保護され得る。第 2 の接着剤及び／又はフィルムは、検出器又はセンサの周辺部の周りの EMC 材料の一部分に塗布される（1745）。蓋は、接着剤及び／又はフィルムに取り付けられ、入口及び出口流体ポートを有する流体フローセルキャビティが画定される（1755）。第 1 及び第 2 の接着剤及び／又はフィルムの両方は、それらが塗布され、利用されて取り付けを形成した後、ある時点で硬化される。

30

【0138】

図 18 は、図 11 及び図 13 に示されるフローセル 1100 を含むがこれらに限定されない、フローセルのいくつかの例の形成における例示的な態様を示すワークフロー 1800 を示す。図 10 及び図 12 のフローセル 1000 とは異なり、図 11、図 13、及び図 15 のフローセル 1100 は、センサ又は検出器 1180 の表側に堆積された層 1183 と、この表面を平坦化するための EMC 金型材料 1182 とを含む。この層 1183 を含む例では、EMC 金型材料 1182 がセンサ又は検出器 1180 の周りに成形された後、この層 1183 は、センサ又は検出器 1180 の表側（例えば、表側 CMOS）及び金型材料に堆積され、表面を平坦化させる。層 1183 は、リソグラフィ又はリソグラフィプラズマリフトオフプロセスを含むがこれらに限定されないプロセスを利用して、センサ又は検出器 1180 の活性表面上に開かれる。そのような平坦化表面の非限定的な例は、SU8 のようなフォトレジストであり得る。層 1183 のパターニング後、いくつかの例では、層 1183 は、焼成によって硬化されてもよく、又は硬化されなくてもよい。

40

50

【0139】

ワークフロー1800で利用される参照番号は、例示目的のために、フローセル1100の様々な態様を指し、いかなる制限も導入しない。図18では、例えば、底部にポゴパッドなどの電気接点（例えば、図15、1167）、及び上部に電気接点1160（例えば、ワイヤボンダパッド）を有する基板1150が作製される（1805）。いくつかの例では、基板は、内蔵ヒータアセンブリ（図18には図示せず）を含む。底部の電気接点（例えば、図15、図1167）、及び上部の電気接点1160は、ビアを含むがこれらに限定されないコネクタで基板1150を介して互いに接続されている。前述のように、基板1150は、FR4及び／又は共焼成セラミックシートを含むがこれらに限定されない標準的なPCB積層材料から作製され得る。接着剤及び／又はフィルム1140（例えば、図11 1140）は、基板1150に吐出及び／又は塗布される（1815）。接着剤及び／又はフィルム1140は、電気接点1160を超えて延在しているが、電気接点1160上には形成されない（電気接点1160をセンサ又は検出器1180の電気接点にワイヤボンディング又は他の方法で接続できるようにするために）。EMC材料1182に成形されたセンサ又は検出器1180を含むパッケージ1181は、SU8を含むがこれに限定されない（層1183を形成する）パターンニング可能なレジストで上部を平坦化されており、電気接点1160の間で、接着剤及び／又はフィルム1140上に配向される（1825）。（層1183を形成する）平坦化されたパッケージ1181は、例えば、ピックアンドプレースマシンを利用して配向され得る。次いで、電気接点1160は、検出器又はセンサ1180（例えば、CMOSダイ）上の電気接点（図示せず）にワイヤボンディングされる（1835）。例えば、ワイヤ1170は、基板1150上及び検出器又はセンサ1180（例えば、CMOSダイ）上の電気接点1160（例えば、ワイヤボンダパッド）（これらの電気接点は図示されていない）に結合されて、それらの間に電気接続を形成し得る。ワイヤ1170を利用して電気接点を互いに接続した後、接着剤（例えば、エポキシ）1120が、（例えば、フィルムで）センサ又は検出器1180の周辺部の周りの層の一部分に吐出される（1845）。蓋1110は、この接着剤及び／又はフィルム1120に取り付けられている（1865）。蓋1110の下、及び検出器又はセンサ（例えば、CMOS）1180の活性（頂部）表面及び層1183の部分の上面（フィルム又は接着剤1120によって覆われていないが、蓋1110によって覆われている）の上の空間が流路を形成する。蓋1110はまた、入口及び出口流体ポート1105を有する流体フローセルキャビティを画定する。流体ポート1105は、蓋1110内の入口及び出口の開口部である。接着剤及び／又はフィルム1120は、硬化される。

10

20

30

【0140】

図19は、図18のものと同様のプロセスを示すワークフロー1900である。図19を参照すると、センサ又は検出器を含むパッケージは、センサ又は検出器の周りにEMC材料を成形することによって形成される（1902）。層（例えば、フォトレジスト）は、パッケージの表側（センサ又は検出器（例えば、前面CMOS）及び金型材料を含む）に堆積されて、表面を平坦化する（1903）。層は、センサ又は検出器上で開かれ、活性表面を露出させる（1904）。層は、リソグラフィ又はリソグラフィプラスリフトオフプロセスを含むがこれらに限定されないプロセスを利用して開かれても、開かれなくてもよい。そのような平坦化表面の非限定的な例は、SU8のようなフォトレジストであり得る。層のパターンニング後、いくつかの例では、層は、焼成によって硬化されてもよく、又は硬化されなくてもよい。底面に電気接点、上面に電気接点（これらがビア又は他のそのような接続部を使用して基板を介して接続される）を有する基板が作製される（1905）。接着剤及び／又はフィルムが基板に塗布される（1915）。EMC材料に成形された検出器又はセンサ（例えば、CMOSダイ）を含むパッケージは、パッケージがパターン化可能なレジストの層で平坦化されており、接着剤及び／又はフィルムによって覆われていない電気接点間の接着剤及び／又はフィルム上に配向される（1925）。電気接点は、検出器又はセンサ上の電気接点にワイヤボンディングされる（1935）。いくつ

40

50

かの例では、ボンドワイヤを封入するために、接着剤（例えば、エポキシ）が検出器又はセンサを取り囲むキャビティに吐出される。別の接着剤及び／又はフィルムは、検出器又はセンサの周辺部の周りの層の一部分に吐出又は塗布される（1945）。蓋は、接着剤及び／又はフィルムに取り付けられ、入口及び出口流体ポートを有する流体フローセルキャビティが画定される（1955）。第1及び第2の接着剤及び／又はフィルムの両方は、それらが塗布され、利用されて取り付けを形成した後、ある時点で硬化される。

【0141】

ここで図20を参照すると、前述のように、本明細書に記載の方法のいくつかの態様を利用して形成されたフローセルのいくつかの例は、様々な加熱要素を含む基板上に形成される。図9と同様に、図20は、図10及び図12のフローセル1000と同様の側面図2000のフローセル1000を示し、この詳細は基板1050に追加されている。番号付けの一貫性は、例示目的のために提供される。図11及び図13のフローセル1100は、EMC材料（例えば、図13、1182）の上のパターン化層（例えば、図13、1183）を保存する実質的に同じ要素を共有し得る。図20は、図11及び図13のフローセルに対する参照番号と重複していないが、一般的に命名された要素は両方の構成に関連している。

10

【0142】

図12及び図13にも示されるように、図20では、金属材料（例えば、Cu（銅）、Au（金）、W（タングステン）、Al（アルミニウム）、又はそれらの組み合わせ）などの導電性材料のビア1087が埋め込まれた、センサ又は検出器1080（例えば、CMOSダイ）の周りにEMC材料1082が成形される。ビア1087に埋め込まれたEMC材料1082の構造及び形成の例は、図21～図32を参照して更に論じられる。

20

【0143】

図20に戻ると、図20のフローセル1000は、他の図でも見える様々な追加の態様を含む。例えば、フローセル1000は、フローセル1000の活性表面を横切って利用するために流体ファンアウトを提供するために、センサ又は検出器1080の周りに成形されたEMC材料1082を含むパッケージ1081を含む。この例では、検出器又はセンサ1080は、上部にパターン化されたナノウェル構造1077を有するCMOS画像センサである。パッケージ1081は、接着剤及び／又はフィルム1040で基板に取り付けられる。この接着剤及び／又はフィルム1040は、この取り付けを作製するために、フィルムとして吐出又は塗布されてもよく、次いで硬化（例えば、熱硬化又はUV硬化）されても、硬化されなくてもよい。この例の基板1050は、FR4及び／又は共焼成セラミックシートを含むがこれらに限定されない標準的なPCB積層材料から作製され得る。基板は、その上面1060上の電気接続、及びその底面1067上の電気接続を含む。この例では、上面1060の電気接続は、（例えば、金属の）ボンドパッドであり、検出器又はセンサ1080（例えば、CMOSダイ）の上面上のボンドパッドへのワイヤボンディングを可能にする。一方、その底面1067上の電気接続はポゴパッドであり、受容ソケット又は器具への電氣的接続を可能にする。フローセル1000には流体が含まれ、ガラス蓋1010は、入口及び出口流体ポート1005を有する流体フローセルキャビティを画定する。（例えば、ガラスの）蓋1010は、支持片1060及び検出器又はセンサ1080の一部に接着剤1020で取り付けられている。接着剤及び／又はフィルム1040と同様に、この接着剤又はフィルム1020はまた、フィルムとして吐出又は塗布され得、次いで硬化（例えば、熱硬化又はUV硬化）されても、硬化されなくてもよい。

30

40

【0144】

図20の基板1050は、パッケージの温度を制御するための埋め込まれたヒータを有する。前述のように、これらの要素の一部又は全てはまた、図11及び図13のフローセル1100の例に統合され得る。図20のフローセル1000では、加熱は、2つの方法のうちの1つ以上によって達成することができる。第一に、電力抵抗器1052は、基板1050の上部又は底部に配置され得、熱は、ビア1059によって所望の位置に移送さ

50

れ、金属平面 1053 は、均一な温度を維持するために所望のエリアにわたって熱を広げる。第二に、この所望の位置の長い巻線金属トレース 1056 は、別個の電力抵抗器なしで抵抗加熱器として機能することができる。構造的に類似しているものとして、熱拡散金属平面 1053 と、抵抗加熱器として機能する長い巻線金属トレース 1056 とが示されている。また、ビア 1054 は、基板内の金属相互接続層であり、検出器又はセンサ 1080 からその底面 1067 上の電気接続部への電氣的接続を可能にする。

【0145】

図 10 及び図 11 のフローセル 1000、1100 の例では、フローセル 1000、1100 は、センサ又は検出器 1080、1180 の周りに成形された EMC 材料 1082、1182 をそれ自体が含むパッケージ 1081、1181 を含む。

10

【0146】

図 21～図 32 は、前述のように、1 つ以上のダイの部分、並びに導電性材料（例えば、2181、図 29）の 1 つ以上のピラー又はビアを取り囲む硬化成形材料（例えば、EMC 材料）を含むパッケージを形成する方法の様々な例を示す。一貫性のために、前の図と同様に、可能な限り、同じ設計者は、これらの図において共通及び／又は同様の要素に使用される。形成されたパッケージでは、ダイ（例えば、センサ又は検出器）は、ピラーであるように、成形材料に少なくとも部分的に埋め込まれている。したがって、これらのパッケージは、フローセル 1000 及び 1100 のパッケージ 1081 及び 1181 の態様を含む。前述のように、本明細書で論じられるいくつかのフローセルの例では、パッケージ 1081 及び 1181 は、図 21A～図 21K に示されるパッケージと実質的に同じ又はやや類似し得る。しかしながら、特に、このタイプのパッケージを含み得るか、又は含まなくてもよいフローセルの形成に焦点を充てた、又は示した以前の図とは異なり、図 21～図 32 は、パッケージ自体を形成することに関する例の詳細に焦点を当てている。図 21～図 31 は、パッケージによるフローセル形成の全体における様々な要素の例と、完成したフローセルの例とを示しているが、図 33 は、分かりやすくするために、図 21～図 31 に示された例のいくつかの要素の一部をレビューしているが、例示はない。

20

【0147】

最初に図 21～図 23 を参照すると、これらの非限定的な例では、パッケージは、一時的な接着剤 2112 を利用して、ピラー 2114 及びダイ（例えば、センサ又は検出器）2113 などの要素をキャリア 2111（例えば、セラミック又はガラス）に取り付けることによって、キャリア（例えば、ガラスキャリア）上に形成される。図 21 に示されているのは、キャリア 2111 上に分注される、キャリア 2111 及び一時的な接着剤 2112（例えば、フィルム又は接着剤）である。接着剤 2112 は、その除去（キャリア 2111 の除去を含む）も本例の一部であり、後述するため、一時的なものである。例えば、ダイ 2113 の表面は、センサ又は検出器 2180 の活性表面になり、一時的な接着剤 2112 に取り付けられる。センサ又は検出器 2180 の表面は、図 23～図 31 にラベル付けされているが、図 29 において議論され図示される化学的処理が施されるまで、センサ又は検出器 2180 として有効であってもよく、そうでなくてもよい。しかしながら、図 22～図 23 を具体的に参照すると、1 つ以上のピラー 2114 及び 1 つ以上のダイ 2113 が、キャリア 2111 の上で一時的な接着剤 2112 上に配向されている。いくつかの例では、これらの要素は、ピックアンドプレイス手順を利用して配向され得る。

30

40

【0148】

図 21～図 31 に示される例では、ビア（例えば、ピラー 2114）及びダイ 2113 の配向は、ダイ 2113 の各々が 2 つのピラー 2114 の間にあるようなものである。この配向は、単に一例として提供される。ピラー 2113 は、センサ又は検出器 2180 の各々から、基板を含むパッケージの下の任意の要素に電氣的接続を提供する。この特定の配向はこの利点を示すが、当業者は、様々な異なる配向を利用して同様又は同じ機能性を提供することができることを理解するであろう。図 12 及び図 13 に前述したように、ビア 1087、1187 は、センサ又は検出器 1080、1180 の下に配向され得る。図 21～図 31 のビア 1087、1187 は、いくつかの前述の考察された配向とは異なる

50

導電性要素の特定の構成を示すため、これらの導電性要素は、明確にするためにピラー 2114 と呼ばれる。

【0149】

図 24 を参照すると、材料（例えば、EMC 材料 2182）は、ピラー 2114 及びダイ 2113 が EMC 材料 2182 に埋め込まれるように、キャリア 2111 上に成形される。図 24 に見られるように、EMC 材料 2182 は、一時的接着剤 2112 に貼り付けられた表面を除いて、ピラー 2114 及びダイ 2113 の全ての表面を被覆してもしなくてもよい。EMC 材料 2182 は、硬化され、これは、材料を焼成することによって達成され得るか、又は達成されなくてもよい。図 24 に示されるものを含むいくつかの例では、金型によって形成された上面は、ダイ 2113 よりも高いピラー 2114 の高さを超える。

10

【0150】

図 25 を参照すると、前述のように、本明細書で論じられる EMC 材料パッケージの特定の利点は、パッケージ全体を介してセンサ又は検出器 1080、1180、2180 に電氣的接続性を提供するビア（例えば、ピラー 2114）を含むことであり、これにより、EMC 材料を研削して、及びダイ 2113 の表面及びピラー 2114 を含む表面 2116 を形成することによって、ピラーがアクセス可能になることである。いくつかの例では、これらのピラー 2114 は銅であり、これは研削プロセスに寄与する。

【0151】

図 26 は、ピラー 2114 の上面を導電性材料（例えば、ニッケル又は金）でめっきして、シード層 2117 を作成することを示す。本明細書で論じられるように、いくつかの例では、このシード層は、ピラー 2114 を追加のビア 2118（例えば、図 27）に接続するために使用される。いくつかの例では、シード層は利用されず、再分配層（RDL）パッド又はいくつかの他の電気接点は、ピラー 2114 及び最終的にはセンサ又は検出器 2180 への電氣的結合を可能にする機構として機能する。図 27～図 31 は、シード層 2117 が実装されていないか、又は実装されていても見えないので、シード層 2117 を図示していない。

20

【0152】

図 27 では、1 つ以上の再分配層（RDL）2121 が表面 2116 に塗布される。塗布される各 RDL は、表面 2116 の上にパターン化されてもよく、又はパターン化されなくてもよい。いくつかの例では、（RDL 2121 の）各 RDL がパターン化された後、RDL の一部が開かれて、電気要素へのアクセス可能性を提供する。開口部 2122 を形成するために利用され得るプロセスの 1 つの非限定的な例は、フォトリソグラフィである。導電性材料 2118（例えば、銅）は、この材料がピラー 2114 のうちの 1 つ以上に電氣的に結合されるように、開口部 2122 を通って広がる。開口部 2122 内の材料は、ピラー 2114 にビアを形成する。様々な非限定的な例には、1 つ～3 つの RDL が含まれる。上部 RDL の開口部 2122 は、電気接点 2119 を形成するために、（例えば、金及び／又は銅で）メッキされる。

30

【0153】

図 28～図 29 を参照すると、図 28 に示されるように、電気接点 2119 が形成されると、構造（これまでの）は、180 度回転され、一時的接着剤 2112 は、係合解除され、一時的接着剤 2112 とキャリア 2111 の両方が構造から取り除かれ得る。図 28 は、構造が回転され、一時的な接着剤 2112 及びキャリア 2111 が取り除かれたことを示す。一時的な接着剤 2112 及びキャリア 2111 を取り除くことは、活性表面 2123 になるものを含むパッケージの表面を露出させる（図 29 を参照）。図 29 は、少なくとも 1 つのパッケージ 2181 の例を示す。図 29 に示すように、化学物質 2124 は、各ダイ 2113 の表面に塗布され、ダイの処理表面が特定のフローセルにおいて検出器又はセンサ 2180 として作用することを可能にする。表面のこの処理された部分は、いくつかのフローセルにおける活性表面 2123 の少なくとも一部である。

40

【0154】

50

本明細書で論じられるように、ピラー 2 1 1 4 は、パッケージを介した接続性をセンサ又は検出器 2 1 8 0 に提供し、したがって、図 3 0 は、電気接点 2 1 1 9 とセンサ又は検出器 2 1 8 0 との間に形成され得る接続のタイプの 2 つの異なる非限定的な例を示す。図 2 0 の左側には、電気接点 2 1 2 6 がセンサ又は検出器 2 1 8 0 にワイヤボンドされている。右側には、センサ又は検出器 2 1 8 0 と電気接点 2 1 1 9 との間に印刷接続 2 1 2 7 を形成するために印刷が利用される。図 3 1 では、蓋 2 1 1 0 が各活性表面 2 1 2 3 上に追加され、活性表面 2 1 2 3 の上及び蓋 2 1 1 0 の下に流体流路 2 1 2 8 を画定する。いくつかの例では、接着剤を使用して、蓋 2 1 1 0 をパッケージ 2 1 8 1 の上面に固定する。

【0 1 5 5】

図 3 2 は、フローセル 2 1 0 0 の形成の態様をレビューするワークフロー 3 2 0 0 である。ワークフロー 3 2 0 0 は、1 つ以上のダイの部分を取り囲む硬化成形材料を含むパッケージを組み立てる態様を示す。この例では、導電性材料の 1 つ以上のピラー（例えば、銅、金など）が成形材料に埋め込まれている。パッケージを組み立てるために、接着剤をキャリアの表面に塗布する（例えば、ガラス、セラミックなど）（3 2 0 5）。1 つ以上のピラー及び 1 つ以上のダイが、接着剤上に配向される（例えば、ピックアンドプレースを使用して）（3 2 1 5）。いくつかの例では、ピラーは、ダイよりも大きい垂直長さである。金型の上面がピラーよりも大きい垂直長さのものであるように、キャリアの上面及び 1 つ以上のダイと 1 つ以上のピラーの一部の表面の周りに材料（例えば、E M C 材料）が成形され、金型が硬化される（3 2 2 5）。硬化成形材料の表面は、1 つ以上のピラーの上面及び 1 つ以上のダイの上面を露出させて、新しい表面を作成するために研削される（3 2 3 5）。ピラーの上面は、導電性材料でめっきされて、導電性ビアのシード層を作成する（3 2 4 5）。これらのビアを形成するために、1 つ以上の再分配層が塗布され、塗布は、各層を新しい表面の上にパターン化し、層の部分を開いて開口部を形成し、導電性材料が開口部を通して広がるように導電性材料を各開口部に広げ、1 つ以上のピラーにビアを形成することを含む（3 2 5 5）。電気接点は、ビアに取り付けられ、キャリア及び一時的な接着剤は、取り除かれて、パッケージ表面を露出させる（3 2 6 5）。ここで、パッケージが形成されているため、いくつかの例では、化学物質が露出したダイ表面でパッケージ表面に施され、露出したピラー表面がめっきされて電気接点を形成する（3 2 7 5）。電気接点は、化学物質で処理された、又は処理される 1 つ以上のダイの表面の部分に電氣的に結合されている（3 2 9 7）。蓋は、化学物質が適用されたか又は適用されるダイの表面上に流体チャネルを画定する配向でパッケージに取り付けられている（3 2 9 9）。

【0 1 5 6】

本明細書に記載の例は、フローセルを形成するための方法、並びにフローセル自体を含む。方法は、第 1 の接着剤を基板に塗布することを含み得、基板の上面が、電気接点を含む。方法は、第 1 の接着剤上にパッケージを配向することであって、パッケージがダイを含み、ダイの上面が、活性表面及び電気接触点を含み、活性表面の少なくとも 2 つの反対の側の活性表面に隣接する表面が、フローセルの流体経路で利用するためのファンアウト領域を形成する、配向することを含み得る。方法は、基板の上面上の電気接点をダイ上の電気接触点に接続することを含み得る。方法は、パッケージの一部に第 2 の接着剤を塗布することと、蓋を第 2 の接着剤に取り付けることと、を含み得る。取り付けることが、蓋の下、かつ活性表面及びファンアウト領域を含む表面の上に流体フローセルキャビティを画定する。

【0 1 5 7】

いくつかの例では、方法は、パッケージを形成することを含み得、パッケージを形成することが、ダイを第 1 の接着剤上に配向することを含む。方法はまた、ダイの少なくとも 2 つの側に隣接して第 1 の接着剤上に 1 つ以上の支持片を配向することによってファンアウト領域を形成することであって、ファンアウト領域が、支持片の上面の一部を含む、形成することを含み得る。

【0158】

いくつかの例では、1つ以上の支持片が、2つの支持片を含み、ダイの少なくとも2つの側に隣接して第1の接着剤上に1つ以上の支持片を配向することが、ダイの両側にダイに隣接して2つの支持片を配置することを含む。

【0159】

いくつかの例では、1つ以上の支持片が、1つの支持片を含み、1つの支持片が、切り欠きを含み、ダイの少なくとも2つの側に隣接して第1の接着剤上に1つ以上の支持片を配向することが、ダイ及び電気接点が切り欠き内にあるように、1つの支持片を配向することを含む。

【0160】

いくつかの例では、パッケージが、ダイの部分の周りに成形された硬化電子成形化合物（EMC）材料を含み、EMC材料の一部がファンアウト領域を含む。

【0161】

本明細書に開示される方法のいくつかの例では、ファンアウト領域を形成することが、材料を吐出して、1つ以上の支持片とダイとの間の間隙を充填することを更に含む。

【0162】

フローセルを形成する方法のいくつかの例では、1つ以上の支持片が、ガラス、ケイ素、及びセラミックからなる群から選択される材料を含む。

【0163】

フローセルを形成する方法のいくつかの例では、パッケージが、ダイの部分の周りに成形された硬化電子成形化合物（EMC）材料と、活性表面の少なくとも2つの反対の側の活性表面に隣接するEMC材料表面上に堆積された層と、を含み、ファンアウト領域が、層の部分を含む。

【0164】

フローセルを形成する方法のいくつかの例では、方法は、ダイの部分の周りでEMC材料を硬化させることを含む、パッケージを形成することを含む。

【0165】

フローセルを形成する方法のいくつかの例では、パッケージを形成することが、活性表面に隣接するEMC材料表面を平坦化することを更に含む。

【0166】

フローセルを形成する方法のいくつかの例では、平坦化することが、ダイの上面及び活性表面に隣接するEMC材料表面を含む表面上に層を堆積させることと、活性表面上の層を開くことと、層を硬化させることと、を含む。

【0167】

フローセルを形成する方法のいくつかの例では、層が、フォトレジストを含む。

【0168】

フローセルを形成する方法のいくつかの例では、層を開くための技術が、リソグラフィ及びリソグラフィプラスリフトオフからなる群から選択される。

【0169】

フローセルを形成する方法のいくつかの例では、パッケージを形成することが、ダイの部分の周りでEMC材料を硬化させる前に、ビアをEMC材料に埋め込むことを更に含む。

【0170】

フローセルを形成する方法のいくつかの例では、ビアが、導電性材料で構成されている。

【0171】

フローセルを形成する方法のいくつかの例では、導電性材料が、銅、金、タングステン、及びアルミニウムからなる群から選択される。

【0172】

フローセルを形成する方法のいくつかの例では、ビアが、活性表面とは反対の方向に、

10

20

30

40

50

活性表面とは反対のダイの表面から E M C 材料を通して延在する。

【 0 1 7 3 】

フローセルを形成する方法のいくつかの例では、基板の上面上の電気接点をダイ上の電気接触点に接続することが、電気接点を電気接触点にワイヤボンディングすることを含む。

【 0 1 7 4 】

フローセルを形成する方法のいくつかの例では、方法は、ワイヤボンディングされた接続をエポキシで包み込むことを含む。

【 0 1 7 5 】

フローセルを形成する方法のいくつかの例では、方法は、第 1 の接着剤及び第 2 の接着剤を硬化させることを含む。

10

【 0 1 7 6 】

フローセルを形成する方法のいくつかの例では、硬化が、熱硬化及び紫外線（U V）硬化からなる群から選択される。

【 0 1 7 7 】

フローセルを形成する方法のいくつかの例では、基板がプリント回路基板である。

【 0 1 7 8 】

フローセルを形成する方法のいくつかの例では、基板が、ガラス強化エポキシラミネート材料、F R 4、及び共焼成セラミックシートからなる群から選択される材料を含む。

【 0 1 7 9 】

フローセルを形成する方法のいくつかの例では、基板が、基板の底面上に電気接点を更に含み、基板の底面上の電気接点が、基板を通して形成されたビアによって基板の上面上の電気接点に電氣的に結合されている。

20

【 0 1 8 0 】

フローセルを形成する方法のいくつかの例では、方法は、基板内に加熱要素を形成することを含む。

【 0 1 8 1 】

フローセルを形成する方法のいくつかの例では、加熱要素を形成することが、基板の上面及び基板の底面のうちの 1 つ以上に 1 つ以上の抵抗器を配置することと、1 つ以上の抵抗器を、ビアを介して、基板内の金属平面に結合することと、を含む。

30

【 0 1 8 2 】

フローセルを形成する方法のいくつかの例では、加熱要素が、長い巻線金属トレースを含み、抵抗加熱器として機能するように、基板内に加熱要素を形成することを含む。

【 0 1 8 3 】

フローセルを形成する方法のいくつかの例では、第 2 の接着剤を塗布することが、第 2 の接着剤をダイの一部分に塗布することを更に含む。

【 0 1 8 4 】

フローセルを形成する方法のいくつかの例では、ダイが、相補型金属酸化膜半導体である。

【 0 1 8 5 】

フローセルを形成する方法のいくつかの例では、蓋が、2 つの開口を含み、各開口が、入口流体ポート又は出口流体ポートのうちの 1 つを画定する。

40

【 0 1 8 6 】

フローセルを形成する方法のいくつかの例では、ダイの活性表面がナノウェルを含む。

【 0 1 8 7 】

本明細書に開示されるフローセルのいくつかの例では、フローセルは、上面上に電気接点を含む基板を含み得る。基板の上面上の電気接点は、ダイの上面上の電気接触点に接続されている。フローセルはまた、第 1 の硬化接着剤を含み得、第 1 の硬化接着剤は、パッケージに接合される。パッケージが、ダイであって、ダイの上面が、活性表面を更に含む、ダイと、活性表面の少なくとも 2 つの反対の側に隣接する表面を含むファンアウト領

50

域であって、ファンアウト領域が、フローセルの流体経路を少なくとも部分的に画定する、ファンアウト領域と、を含み得る。フローセルはまた、第2の硬化接着剤であって、第2の硬化接着剤が、パッケージの上面の一部を、蓋に接合して、蓋の下、かつ活性表面及びファンアウト領域を含む表面の上に流体フローセルキャビティを画定する、第2の硬化接着剤を含み得る。フローセルはまた、蓋を含み得る。

【0188】

フローセルのいくつかの例では、パッケージが、ダイの活性表面の少なくとも2つの反対の側に隣接する1つ以上の支持片であって、1つ以上の支持片が、ファンアウト領域を含む、1つ以上の支持片を更に含む。

【0189】

フローセルのいくつかの例では、1つ以上の支持片が、ダイの活性表面の少なくとも2つの反対の側に配向された2つの支持片を含む。

【0190】

フローセルのいくつかの例では、1つ以上の支持片が、1つの支持片を含み、1つの支持片が、切り欠きを含み、基板の上面上のダイ及び電気接点が、切り欠き内に配向されている。

【0191】

フローセルのいくつかの例では、パッケージが、ダイの部分の周りに成形された硬化電子成形化合物（EMC）材料と、活性表面の少なくとも2つの反対の側の活性表面に隣接するEMC材料表面を形成するEMC材料の一部と、を更に含み、EMC材料表面の一部が、ファンアウト領域を含む。

【0192】

フローセルのいくつかの例では、パッケージが、ダイの部分の周りに成形された硬化電子成形化合物（EMC）材料と、活性表面の少なくとも2つの反対の側の活性表面に隣接するEMC材料表面上に堆積された層であって、ファンアウト領域が、層の部分を含む、層と、を含む。

【0193】

フローセルのいくつかの例では、パッケージが、EMC材料に埋め込まれたビアを更に含む。

【0194】

フローセルのいくつかの例では、1つ以上の支持片が、ガラス、ケイ素、及びセラミックスからなる群から選択される材料を含む。

【0195】

フローセルのいくつかの例では、基板が、基板の底面上に電気接点を更に含み、基板の底面上の電気接点が、基板を通して形成されたビアによって基板の上面上の電気接点に電気的に結合されている。

【0196】

フローセルのいくつかの例では、基板が、加熱要素を更に含む。

【0197】

フローセルのいくつかの例では、加熱要素が、基板の上面及び基板の底面のうちの1つ以上における1つ以上の抵抗器と、基板内の金属平面と、基板内の1つ以上の抵抗器を金属平面に結合する基板を通るビアと、を含む。

【0198】

フローセルのいくつかの例では、加熱要素が、抵抗加熱器として機能するように、基板内に長い巻線金属トレースを含む。

【0199】

フローセルのいくつかの例では、蓋が、2つの開口を含み、各開口が、入口流体ポート又は出口流体ポートのうちの1つを画定する。

【0200】

フローセルのいくつかの例では、ダイの上面がナノウェルを含む。

10

20

30

40

50

【0201】

フローセルのいくつかの例では、基板がプリント回路基板である。

【0202】

フローセルのいくつかの例では、基板が、ガラス強化エポキシラミネート材料、FR4、及び共焼成セラミックシートからなる群から選択される材料を含む。

【0203】

フローセルのいくつかの例では、ダイが、相補型金属酸化膜半導体である。

【0204】

本明細書に開示される方法のいくつかの例では、方法は、第1の接着剤を基板に塗布することを含み得、基板の上面が、電気接点を含む。方法はまた、ダイを第1の接着剤上に配向することであって、ダイの上面が、活性表面及び電気接点を含む、配向することを含み得る。方法はまた、フローセルの流体経路で利用するためのファンアウト領域を形成することであって、ファンアウト領域を形成することが、ダイの少なくとも2つの側に隣接して第1の接着剤上に1つ以上の支持片を配向することを含み、ダイの少なくとも2つの側の支持片の上面の一部が、ファンアウト領域を含む、形成することを含み得る。方法は、基板の上面上の電気接点をダイ上の電気接点に接続することを更に含み得る。方法は、1つ以上の支持片の一部に第2の接着剤を塗布することを含み得る。方法はまた、蓋を第2の接着剤に取り付けることであって、取り付けることが、蓋の下、かつ活性表面及びファンアウト領域を含む表面の上に流体フローセルキャビティを画定する、取り付けることを含み得る。

【0205】

本明細書に開示される方法のいくつかの例では、1つ以上の支持片が、2つの支持片を含み、ダイの少なくとも2つの側に隣接して第1の接着剤上に1つ以上の支持片を配向することが、ダイの両側に隣接して2つの支持片を配置することを含む。

【0206】

本明細書に開示される方法のいくつかの例では、1つ以上の支持片が、1つの支持片を含み、1つの支持片が、切り欠きを含み、ダイの少なくとも2つの側に隣接して第1の接着剤上に1つ以上の支持片を配向することが、ダイ及び電気接点が切り欠き内にあるように、1つの支持片を配向することを含む。

【0207】

本明細書に開示される方法のいくつかの例では、方法はまた、ワイヤボンディングされた接続をエポキシで固定することを含む。

【0208】

本明細書に開示される方法のいくつかの例では、加熱要素を形成することが、抵抗加熱器として機能するように、基板内に長い巻線金属トレースを実装することを含む。

【0209】

本明細書に開示される方法のいくつかの例では、方法はまた、加熱要素を利用して基板を加熱することを含む。

【0210】

本明細書に開示されるフローセルのいくつかの例では、上面上に電気接点を含む基板であって、基板の上面上の電気接点が、ダイの上面上の電気接点に接続されている、基板と、第1の硬化接着剤であって、第1の硬化接着剤が、ダイと、ダイの少なくとも2つの側に隣接する1つ以上の支持片とを基板に接合し、ダイの上面の一部及び1つ以上の支持片の上面の一部が、フローセルの流体経路で利用される表面を形成する、第1の硬化接着剤と、第2の硬化接着剤であって、第2の硬化接着剤が、1つ以上の支持片のエリアと、フローセルの流体経路で利用される表面に近接するダイの上面のエリアと、を蓋に接合する、第2の硬化接着剤と、蓋であって、蓋が、流体フローセルキャビティを、フローセルの流体経路で利用される表面の上、かつ蓋の下に画定する、蓋と、を含む。

【0211】

本明細書に開示されるフローセルのいくつかの例では、1つ以上の支持片が、ダイの両

側に配向された２つの支持片を含む。

【０２１２】

本明細書に開示されるフローセルのいくつかの例では、蓋が、２つの開口を含み、各開口が、入口流体ポート又は出口流体ポートのうちの１つを画定する。

【０２１３】

本明細書に開示される方法のいくつかの例では、フローセルを形成する方法は、第１の接着剤を基板に塗布することを含み、基板の上面が、電気接点を含む。方法はまた、ダイを第１の接着剤上に配向することであって、ダイの上面が、活性表面及び電気接点を含む、配向することを含み得る。方法はまた、フローセルの流体経路で利用するためのファンアウト領域を形成することであって、ファンアウト領域を形成することが、ダイの両側の第１の接着剤上に２つの支持片を配向することであって、２つの支持片の各々が、ダイに隣接しており、ダイの上面及び２つの支持片の上面が、上部表面を形成する、配向することと、材料を吐出して、２つの支持片とダイとの間の間隙を充填することと、を含む、形成することを含み得る。方法はまた、基板の上面上の電気接点をダイ上の電気接点に接続することを含み得る。方法はまた、１つ以上の支持片の一部分及びダイの一部分に第２の接着剤を塗布することを含み得る。方法はまた、蓋を第２の接着剤に取り付けることを含み得、取り付けることが、蓋の下、かつ上面の上に流体フローセルキャビティを画定する。

10

【０２１４】

本明細書に開示される方法のいくつかの例では、フローセルを形成する方法は、第１の接着剤を基板に塗布することを含み、基板の上面が、電気接点を含む。方法はまた、ダイを第１の接着剤上に配向することであって、ダイの上面が、活性表面及び電気接点を含む、配向することを含み得る。方法はまた、フローセルの流体経路で利用するためのファンアウト領域を形成することであって、ファンアウト領域を形成することが、第１の接着剤上に支持片を配向することであって、支持片が、切り欠きを含み、配向することが、ダイ及び電気接点が切り欠き内に位置付けられるように支持片を第１の接着剤上に配置することを含み、ファンアウト領域が、ダイの両側の支持片の上面の部分を含み、上面の部分及び活性表面が、上部表面を形成する、配向することと、を含む得る。方法はまた、基板の上面上の電気接点をボンドワイヤでダイ上の電気接点に接続することを含む。方法はまた、第２の接着剤がダイと支持片との間の切り欠き内の空間を充填し、ボンドワイヤを封入するように、第２の接着剤を切り欠き内に吐出することと、を含む。方法はまた、支持片の一部分及びダイの一部分に第３の接着剤を塗布することを含む。方法はまた、蓋を第３の接着剤に取り付けることを含み、取り付けることが、蓋の下、かつ上面の上に流体フローセルキャビティを画定する。

20

30

【０２１５】

本明細書に開示される方法のいくつかの例では、フローセルを形成する方法は、第１の接着剤を基板に塗布することを含み、基板の上面が、電気接点を含む。方法はまた、ダイの部分の周りに成形された硬化電子成形化合物（ＥＭＣ）材料を含むパッケージを配向することであって、ダイの上面が、活性表面及び電気接点を含み、ＥＭＣ材料の一部分が、活性表面の少なくとも２つの反対の側の活性表面に隣接するＥＭＣ材料表面を形成する、配向することを含み得る。方法はまた、基板の上面上の電気接点をダイ上の電気接点に接続することを含み得る。方法はまた、パッケージの上面の一部分に第２の接着剤を塗布することと、蓋を第２の接着剤に取り付けることであって、取り付けることが、流体フローセルキャビティを、蓋の下、かつフローセルの流体経路で利用するための活性表面及びファンアウト領域を含む表面の上に画定し、ファンアウト領域が、パッケージの上面の別の部分を含む、取り付けることと、を含む得る。

40

【０２１６】

本明細書に開示される方法のいくつかの例では、ファンアウト領域が、活性表面の少なくとも２つの反対の側の活性表面に隣接するＥＭＣ材料表面から構成される。

【０２１７】

50

本明細書に開示される方法のいくつかの例では、パッケージが、活性表面の少なくとも2つの反対の側の活性表面に隣接するE M C材料表面上に堆積された層を更に含み、ファンアウト領域が、活性表面の少なくとも2つの反対の側の活性表面に隣接するE M C材料表面上に堆積された層の部分を含む。

【0218】

本明細書に開示される方法のいくつかの例では、基板の上面上の電気接点をダイ上の電気接触点に接続することが、電気接点を電気接触点にワイヤボンディングすることを含む。

【0219】

本明細書に開示される方法のいくつかの例では、方法は、ワイヤボンディングされた接続をエポキシで固定することを含む。

【0220】

本明細書に開示される方法のいくつかの例では、基板が、基板の底面上に電気接点を更に含み、基板の底面上の電気接点が、基板を通して形成されたビアによって基板の上面上の電気接点に電氣的に結合されている。

【0221】

本明細書に開示される方法のいくつかの例では、パッケージが、E M C材料に埋め込まれたビアを更に含む。

【0222】

本明細書に開示されるフローセルのいくつかの例では、上面上に電気接点を含む基板であって、基板の上面上の電気接点が、ダイの上面上の電気接触点に接続されている、基板を含む。フローセルはまた、第1の硬化接着剤であって、第1の硬化接着剤が、ダイの部分の周りに成形された硬化電子成形化合物（E M C）材料を含むパッケージを接合し、ダイの上面が、露出し、活性表面及び電気接触点を含み、E M C材料の一部分が、活性表面の少なくとも2つの反対の側に活性表面に隣接するE M C材料表面を形成し、E M C材料表面の一部分が、流体経路で利用するためのファンアウト領域を含む、第1の硬化接着剤を含み得る。フローセルはまた、第2の硬化接着剤であって、パッケージの上面の一部分を、蓋に接合して、蓋の下、かつ活性表面及びファンアウト領域を含む表面の上に流体フローセルキャビティを画定する、第2の硬化接着剤を含み得る。フローセルはまた、蓋を含み得る。

【0223】

本明細書に開示されるフローセルのいくつかの例では、ダイの上面がナノウェルを含む。

【0224】

本明細書に開示されるフローセルのいくつかの例では、基板が、プリント回路基板であり、ダイが、相補型金属酸化膜半導体である。

【0225】

本明細書に開示されるフローセルのいくつかの例では、基板が、基板の底面上に電気接点を更に含み、基板の底面上の電気接点が、基板を通して形成されたビアによって基板の上面上の電気接点に電氣的に結合されている。

【0226】

本明細書に開示されるフローセルのいくつかの例では、上面上に電気接点を含む基板であって、基板の上面上の電気接点が、ダイの上面上の電気接触点に接続されている、基板を含む。フローセルは、第1の硬化接着剤であって、第1の硬化接着剤が、ダイの部分の周りに成形された硬化電子成形化合物（E M C）材料を含むパッケージを接合し、ダイの上面が、露出し、活性表面及び電気接触点を含み、E M C材料の一部分が、活性表面の少なくとも2つの反対の側に活性表面に隣接するE M C材料表面を形成し、層が、E M C材料表面を平坦化しており、層によって平坦化されるE M C材料表面の一部分が、流体経路で利用するためのファンアウト領域を含む、第1の硬化接着剤を含み得る。フローセルは、第2の硬化接着剤であって、パッケージの上面の一部分を、蓋に接合して、蓋の下、か

10

20

30

40

50

つ活性表面及びファンアウト領域を含む表面の上に流体フローセルキャビティを画定する、第2の硬化接着剤を含み得る。フローセルは、蓋を含み得る。

【0227】

本明細書に記載の1つ以上のフローセルにおいて利用可能な要素を形成するための方法のいくつかの例では、方法は、1つ以上のダイの部分を取り囲む硬化成形材料を含むパッケージを組み立てることを含み、第1の導電性材料の1つ以上のピラーが成形材料に埋め込まれ、組み立てることが、一時的な接着剤をキャリアの表面に塗布することを含む。方法はまた、接着剤上に1つ以上のピラーを配向することを含み得る。方法はまた、1つ以上のピラーが1つ以上のダイの各ダイ間に配向されるように、1つ以上のダイを接着剤上に配向することであって、各1つ以上のピラーが、1つ以上のダイの各々よりも大きい垂直長さのものである、配向することを含み得る。方法はまた、金型の上面が1つ以上のピラーよりも大きい垂直長さのものであるように、キャリアの上面及び1つ以上のダイと1つ以上のピラーの一部の表面の周りに材料を成形することであって、金型の上面がキャリアの表面と平行である、成形することを含み得る。方法はまた、成形材料を硬化させることを含み得る。方法はまた、金型の上面を研削して、1つ以上のピラーの上面及び1つ以上のダイの上面を露出させて、新しい表面を作成することを含み得る。方法はまた、1つ以上のピラーの上面を第2の導電性材料でめっきして、シード層を作成することを含み得る。方法はまた、1つ以上の再分配層(RDL)を適用することであって、各RDLを適用することが、新しい表面の上の層をパターンニングすることを含み得る。方法はまた、開口部を形成するために、層の部分を開くことを含み得る。方法はまた、第3の導電性材料が開口部を通して広がり、シード層に電気的に結合されるように、第3の導電性材料を各開口部に広げることを含み得る。方法はまた、1つ以上のRDLのうちのRDLの開口部内の第3の導電性材料の一部に電気接点を取り付けることを含み得る。方法はまた、キャリア及び一時的な接着剤を除去して、パッケージ表面を露出させることを含み得る。

10

20

【0228】

本明細書に開示される方法のいくつかの例では、方法は、キャリア及び一時的な接着剤を除去することによって露出された1つ以上のダイの表面に表面化学物質を適用することと、キャリア及び一時的な接着剤を除去することによって露出された1つ以上のピラーの表面をめっきして、ピラー上に電気接点を作成することと、を含む。

【0229】

本明細書に開示される方法のいくつかの例では、方法は、ピラー上の電気接点を、化学物質を含む1つ以上のダイの表面の部分に電気的に結合することを含む。

30

【0230】

本明細書に開示される方法のいくつかの例では、ピラー上の電気接点を、化学物質を含む1つ以上のダイの表面の部分に電気的に結合する方法は、ワイヤボンド及び印刷からなる群から選択される。

【0231】

本明細書に開示される方法のいくつかの例では、方法は、1つ以上の蓋をパッケージ表面に取り付けることを含み、流体フローセルキャビティは、1つ以上の蓋の各々の下、かつ活性表面を含む対応する1つ以上のセンサの各々の表面の上に画定される。

40

【0232】

本明細書に開示される方法のいくつかの例では、第1の導電性材料及び第3の導電性材料は、銅である。

【0233】

本明細書に開示される方法のいくつかの例では、第2の導電性材料は、ニッケル及び金のうちの1つ以上を含む。

【0234】

本明細書に開示される方法のいくつかの例では、1つ以上の蓋を取り付けることは、パッケージ表面の一部に接着剤を塗布することを含む。

【0235】

50

本明細書に開示される方法のいくつかの例では、層の部分を開いて開口部を形成することは、フォトリソグラフィを利用することを含む。

【0236】

本明細書に開示される方法のいくつかの例では、1つ以上のRDLは、3つのRDLを含む。

【0237】

本明細書に開示される方法のいくつかの例では、1つ以上のピラーを配向し、1つ以上のダイを配向することは、ピックアンドプレースツールを利用することを含む。

【0238】

本明細書に開示される方法のいくつかの例では、成形材料は、電子成形化合物（EMC）材料を含む。

【0239】

本明細書に開示されるフローセルのいくつかの例では、フローセルは、ダイの部分の周りに成形された硬化材料を含むパッケージであって、第1の導電性材料の1つ以上のピラーが成形材料に埋め込まれており、パッケージの上面がダイの活性表面を含む、パッケージを含む。フローセルはまた、パッケージの上面の一部に取り付けられた蓋であって、流体フローセルキャビティが、蓋の下、かつ活性表面の上に画定される、蓋を含み得る。

【0240】

本明細書に開示されるフローセルのいくつかの例では、パッケージは、パッケージの底面に取り付けられた1つ以上の再分配層（RDL）を含む。RDLは、1つ以上のピラーのうちの少なくとも1つに電氣的に結合された導電性材料で充填された開口部を含む。

【0241】

本明細書に開示されるフローセルのいくつかの例では、パッケージは、1つ以上のRDLの開口部内の導電性材料に電氣的に結合された電気接点を含む。

【0242】

本明細書に開示されるフローセルのいくつかの例では、硬化材料は、電子成形化合物（EMC）を含む。

【0243】

図中のフローチャート及びブロック図は、本実装形態の様々な例によるシステム、方法、及びコンピュータプログラム製品の可能な実装のアーキテクチャ、機能、及び動作を示す。これに関して、フローチャート又はブロック図の各ブロックは、命令のモジュール、セグメント、又は部分を表し、これらは、指定された論理関数を実装するための1つ以上の実行可能命令を含む。いくつかの代替的な実装形態では、ブロックに示した機能は、図に示した順序とは異なる順序で生じ得る。例えば、連続して示される2つのブロックは、実際には、実質的に同時に実行され得るか、又はブロックは、あるときには、関与する機能に依存して、逆の順序で実行され得る。また、ブロック図及び／又はフローチャート図の各ブロック、並びにブロック図及び／又はフローチャート図のブロックの組み合わせが、特定の機能又は動作を実行する専用ハードウェアベースのシステムによって実装され得ること、又は専用ハードウェア及びコンピュータ命令の組み合わせによって実行され得ることに留意されたい。

【0244】

本明細書で使用する用語は、特定の例のみを説明することを目的としており、限定することを意図しない。本明細書で使用する時、単数形の「a」、「an」、及び「the」は、別途文脈が明確に指示しない限り、複数形も含むことを意図する。用語「備える（comprises）」及び／又は「備えている（comprising）」は、本明細書で使用する時、述べられた特徴、整数、ステップ、プロセス、動作、要素、及び／又は構成要素の存在を特定するが、1つ以上の他の特徴、整数、ステップ、プロセス、動作、要素、構成要素、及び／又はその群の存在又は追加を排除しないことが更に理解されるであろう。

【0245】

該当する場合、下の特許請求の範囲の機能要素に加えて全ての手段又はステップの対応

10

20

30

40

50

する構造、材料、作用、及び同等物は、具体的に特許請求されている他の特許請求される要素と組み合わせて、機能を実行するための任意の構造、材料、又は作用を含むことを意図する。1つ以上の例の説明を、例示及び説明の目的で提示してきたが、網羅的であること、又は開示される形態に限定することを意図しない。数多くの修正及び変更が、当業者に明らかになるであろう。例は、様々な態様及び実際の応用を最良に説明するために、及び他の当業者が、想到される特定の使用に適するものとして様々な修正を伴う様々な例を理解することを可能にするために、選択及び説明された。

【0246】

前述の概念及び下でより詳細に議論する更なる概念（そのような概念が相互に矛盾しないならば）の全ての組み合わせは、少なくとも本明細書で説明する利点を達成するために、本明細書に開示する本発明の主題の一部であると想到されることが理解されるべきである。具体的には、本開示の最後に現れる特許請求の範囲の主題の全ての組み合わせは、本明細書に開示される主題の一部であると想到される。本明細書で明示的に用いられ、また参照により組み込まれる任意の開示においても出現し得る用語は、本明細書で開示される特定の概念と最も一致する意味が与えられるべきであることも理解すべきである。

【0247】

この書面による説明は、例を使用して、主題を開示しており、また、任意のデバイス又はシステムを作製及び使用し、任意の組み込まれた方法を実行することを含めて、あらゆる当業者が主題を実践することを可能にする。主題の特許性のある範囲は、特許請求の範囲によって定義され、当業者が想到する他の例を含み得る。そのような他の例は、これらが特許請求の範囲内の文字通りの言葉とは異ならない構造要素を含む場合、又はこれらが、特許請求の範囲内の文字通りの言葉とのごくわずかな違いを有する等価の構造要素を含む場合、特許請求の範囲内にあることを意図する。

【0248】

上の説明は、例示的であり、限定的ではないことを意図していることを理解されたい。例えば、上で説明した例（及び／又はその態様）は、互いに組み合わせて使用することができる。加えて、特定の状況又は材料を、それらの範囲から逸脱することなく様々な例の教示に適合させるために、多くの修正を加えることができる。本明細書で説明する材料の寸法及び種類は、様々な例のパラメータを定義することを意図しているが、それらは、決して限定するものではなく、単なる例として提供される。上の説明を検討すると、当業者には数多くの他の例が明らかになるであろう。したがって、様々な例の範囲は、添付の特許請求の範囲を参照して、そのような特許請求の範囲が権利を与えられる同等物の全範囲とともに決定されるべきである。添付の特許請求の範囲では、用語「含む (including)」及び「ここで (in which)」は、「備える (comprising)」及び「ここで (wherein)」といったそれぞれの用語の平易な英語の同等物として使用される。更に、以下の特許請求の範囲では、用語「第1 (first)」、「第2 (second)」、及び「第3 (third)」などは、単にラベルとしてのみ使用され、それらの物体に数値要件を課すことを意図しない。本明細書の用語の形態「～に基づく (based on)」は、要素が部分的に基づく場合の関係性、並びに要素が完全にに基づく場合の関係性を包含する。用語の形態「画定される (defined)」は、要素が部分的に画定される場合の関係性、並びに要素が完全に画定される場合の関係性を包含する。更に、以下の特許請求の範囲の限定は、ミーンズプラスファンクション形式で書かれておらず、そのような特許請求の範囲の限定が、その後に変更を伴わない機能の記述が続く熟語「～のための手段 (means for)」を明示的に使用していない限り、35 U.S.C. § 112、第6項に基づいて解釈されることを意図しない。上で説明した全てのそのような目的又は利点が、必ずしも本発明の特定の実施例に従って達成され得るとは限らないことを理解されたい。したがって、例えば、当業者は、本明細書で説明するシステム及び技術が、本明細書で教示又は示唆され得る他の目的又は利点を必ずしも達成しなくとも、本明細書で教示する1つの利点又は一群の利点を達成又は最適化するような様式で、具現化又は実行することができることを認識するであろう。

10

20

30

40


50

【 0 2 4 9 】


主題を、限定された数の例のみに関して詳細に説明したが、本主題は、そのような開示する例に限定されないことが容易に理解されるべきである。むしろ、主題は、これまで説明していないが主題の趣旨及び範囲に相応する、任意の数の変形、変更、置換、又は等価な配設を組み込むように修正することができる。追加的に、主題の様々な例を説明したが、本開示の態様は、説明した例のうちのいくつかのみを含み得ることを理解されたい。また、いくつかの例は、一定の数の要素を有するものとして説明しているが、本主題は、その一定の数よりも少ない、又は多い要素で実践することができることが理解されるであろう。したがって、主題は、上述の説明によって限定されるものと見なされるべきではなく、添付の特許請求の範囲によってのみ限定される。

【図面】


【図 1】




【図 2】




【圖 3】




【圖 4】




【図 5】




【図 6】



【図 7】



【図 8】



10


20

30


40

50

【図 9】




【図 10】




10

【図 11】




【図 12】




20

【図 13】



【図 14】




30


40

50


【図 15】




【図 16】




【図 17】




【図 18】



【図 19】



【図 20】




10

【図 21】



【図 22】




30


40

50


【図 2 3】




【図 2 4】




【図 2 5】




【図 2 6】




【図 2 7】




【図 2 8】



【図 2 9】



【図 3 0】



10


20

30


40

50

【図 3 1】



【図 3 2】



10

20

30

40

50

【国際調査報告】

INTERNATIONAL SEARCH REPORT		International application No. PCT/US2022/014740
A. CLASSIFICATION OF SUBJECT MATTER B01L 3/00(2006.01)i According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) B01L 3/00(2006.01); B32B 37/00(2006.01); C12M 1/00(2006.01); G01N 27/00(2006.01); G01N 29/02(2006.01); H05K 13/04(2006.01) Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Korean utility models and applications for utility models Japanese utility models and applications for utility models Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) eKOMPASS(KIPO internal) & Keywords: flow cell, substrate, die, package, fanout region, support piece, adhesive, electronic molded compound		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	WO 2020-098761 A1 (MGI TECH CO., LTD.) 22 May 2020 (2020-05-22) paragraphs [0043]-[0046], [0063]; claims 1, 29; and figures 1, 2	1,6
Y		2-4,7-9,12,40, 50-53,70-73
A		5,10,11,13-20,38, 39,83-88,102-106, 112-114,122-124
Y	US 2011-0000280 A1 (WHALEN, CHRISTOPHER D. et al.) 06 January 2011 (2011-01-06) paragraph [0029]; and figures 1, 2	2-4,7-9,12,40, 50-53,70-73
☒ Further documents are listed in the continuation of Box C. ☒ See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "D" document cited by the applicant in the international application "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search 13 May 2022		Date of mailing of the international search report 16 May 2022
Name and mailing address of the ISA/KR Korean Intellectual Property Office 189 Cheongsu-ro, Seo-gu, Daejeon 35208, Republic of Korea Facsimile No. +82-42-481-8578		Authorized officer HEO, Joo Hyung Telephone No. +82-42-481-5373

Form PCT/ISA/210 (second sheet) (July 2019)

INTERNATIONAL SEARCH REPORT		International application No. PCT/US2022/014740
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 2009-0114293 A1 (KANAI, MASAKI et al.) 07 May 2009 (2009-05-07) whole document	1-20,38-40,50-53,70-73,83-88,102-106,112-114,122-124
A	CN 206292198 U (CHIP WIN TECHNOLOGY CO., LTD. et al.) 30 June 2017 (2017-06-30) whole document	1-20,38-40,50-53,70-73,83-88,102-106,112-114,122-124
A	US 2007-0220970 A1 (GRUBER, MARKUS) 27 September 2007 (2007-09-27) whole document	1-20,38-40,50-53,70-73,83-88,102-106,112-114,122-124

INTERNATIONAL SEARCH REPORT		International application No. PCT/US2022/014740
Box No. II	Observations where certain claims were found unsearchable (Continuation of item 2 of first sheet)	
This international search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons:		
1.	☐ Claims Nos.: because they relate to subject matter not required to be searched by this Authority, namely:	10
2.	☒ Claims Nos.: 22,25,27,32,33,43,44,57,59,65,66,80,81,91,93,98,99,108,110,120,121,130,131 because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically: As claims 22, 25, 27, 32, 33, 43, 44, 57, 59, 65, 66, 80, 81, 91, 93, 98, 99, 108, 110, 120, 121, 130 and 131 refer to any one of the multiple dependent claims which do not comply with PCT Rule 6.4(a), claims 22, 25, 27, 32, 33, 43, 44, 57, 59, 65, 66, 80, 81, 91, 93, 98, 99, 108, 110, 120, 121, 130 and 131 are unclear (PCT Article 6).	
3.	☒ Claims Nos.: 21,23,24,26,28-31,34-37,41,42,45-49,54-56,58,60-64,67-69,74-79,82,89,90,92,94-97,100,101,107,109,111, 115-119,125-129,132 because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).	20
		30
		40

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/US2022/014740

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
WO	2020-098761	A1	22 May 2020	AU	2019-381255	A1	20 May 2021
				AU	2019-381255	A1	22 May 2020
				CA	3119950	A1	22 May 2020
				CN	113039263	A	25 June 2021
				EP	3880784	A1	22 September 2021
				KR	10-2021-0092777	A	26 July 2021
				SG	11202104209	A	28 May 2021
				TW	202043450	A	01 December 2020
				US	2021-402391	A1	30 December 2021
US	2011-0000280	A1	06 January 2011	US	2009-0133470	A1	28 May 2009
				US	7802466	B2	28 September 2010
				US	7975530	B2	12 July 2011
US	2009-0114293	A1	07 May 2009	CN	101356441	A	28 January 2009
				CN	101356441	B	15 June 2011
				EP	1950569	A1	30 July 2008
				JP	4656149	B2	23 March 2011
				WO	2007-049332	A1	30 April 2009
				WO	2007-049332	A1	03 May 2007
CN	206292198	U	30 June 2017	None			
US	2007-0220970	A1	27 September 2007	DE	102004041595	A1	01 December 2005
				DE	112005001609	A5	24 May 2007
				EP	1740932	A1	10 January 2007
				EP	1740932	B1	27 November 2013
				US	7487682	B2	10 February 2009
				WO	2005-106442	A1	10 November 2005

Form PCT/ISA/210 (patent family annex) (July 2019)

フロントページの続き

,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,D
K,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),O
A(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,B
B,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD
,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,IT,JO,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,
LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,
RU,RW,SA,SC,SD,SE,SG,SK,SL,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,WS,ZA,ZM,Z
W

アメリカ合衆国 9 2 1 2 2 カリフォルニア州サンディエゴ、イルミナ・ウェイ 5 2 0 0、イルミナ
・インコーポレイテッド内

(72)発明者 エマディ、アルビン

アメリカ合衆国 9 2 1 2 2 カリフォルニア州サンディエゴ、イルミナ・ウェイ 5 2 0 0、イルミナ
・インコーポレイテッド内

(72)発明者 アディ、ジョン

アメリカ合衆国 9 2 1 2 2 カリフォルニア州サンディエゴ、イルミナ・ウェイ 5 2 0 0、イルミナ
・インコーポレイテッド内

(72)発明者 ボゾルグ・グラリエリ、タラ

アメリカ合衆国 9 2 1 2 2 カリフォルニア州サンディエゴ、イルミナ・ウェイ 5 2 0 0、イルミナ
・インコーポレイテッド内

(72)発明者 ビンセント、ルドビック

アメリカ合衆国 9 2 1 2 2 カリフォルニア州サンディエゴ、イルミナ・ウェイ 5 2 0 0、イルミナ
・インコーポレイテッド内

(72)発明者 トラン、ハイ

アメリカ合衆国 9 2 1 2 2 カリフォルニア州サンディエゴ、イルミナ・ウェイ 5 2 0 0、イルミナ
・インコーポレイテッド内

(72)発明者 ラトレ、サンケット

アメリカ合衆国 9 2 1 2 2 カリフォルニア州サンディエゴ、イルミナ・ウェイ 5 2 0 0、イルミナ
・インコーポレイテッド内

F ターム (参考) 2G057 AA04 AC01 BA05 BB01 BB06 BD03 BD04 CB03