

19



OFICINA ESPAÑOLA DE
PATENTES Y MARCAS

ESPAÑA



11 Número de publicación: **2 854 713**

51 Int. Cl.:

H01L 21/02 (2006.01)

H01L 23/522 (2006.01)

H01F 17/00 (2006.01)

H01L 27/06 (2006.01)

H01L 23/48 (2006.01)

12

TRADUCCIÓN DE PATENTE EUROPEA

T3

86 Fecha de presentación y número de la solicitud internacional: **07.10.2010** **PCT/US2010/051868**

87 Fecha y número de publicación internacional: **14.04.2011** **WO11044392**

96 Fecha de presentación y número de la solicitud europea: **07.10.2010** **E 10771245 (7)**

97 Fecha y número de publicación de la concesión europea: **18.11.2020** **EP 2486586**

54 Título: **Amplificador tridimensional de radiofrecuencia en chip**

30 Prioridad:

08.10.2009 US 576033

45 Fecha de publicación y mención en BOPI de la
traducción de la patente:
22.09.2021

73 Titular/es:

QUALCOMM INCORPORATED (100.0%)
International IP Administration 5775 Morehouse
Drive
San Diego, CA 92121, US

72 Inventor/es:

KIM, JONGHAE;
GU, SHIQUN;
HENDERSON, BRIAN MATTHEW;
TOMS, THOMAS R.;
CHUA-EOAN, LEW G.;
BAZARJANI, SEYFOLLAH S. y
NOWAK, MATTHEW

74 Agente/Representante:

FORTEA LAGUNA, Juan José

ES 2 854 713 T3

Aviso: En el plazo de nueve meses a contar desde la fecha de publicación en el Boletín Europeo de Patentes, de la mención de concesión de la patente europea, cualquier persona podrá oponerse ante la Oficina Europea de Patentes a la patente concedida. La oposición deberá formularse por escrito y estar motivada; sólo se considerará como formulada una vez que se haya realizado el pago de la tasa de oposición (art. 99.1 del Convenio sobre Concesión de Patentes Europeas).

DESCRIPCIÓN

Amplificador tridimensional de radiofrecuencia en chip

5 CAMPO DE LA DIVULGACIÓN

[0001] La presente divulgación se refiere en general a dispositivos de circuitos integrados y, más en particular, a inductores y transformadores implementados en un dispositivo de circuito integrado que usa vías pasantes.

10 ANTECEDENTES

[0002] Los inductores y transformadores se usan en una amplia variedad de aplicaciones de circuitos integrados, incluyendo las aplicaciones de circuitos integrados de radiofrecuencia (RF). Un inductor en chip es un componente eléctrico pasivo que puede almacenar energía en un campo magnético creado por la corriente que lo atraviesa. Un inductor puede ser un conductor con forma de bobina que incluya una o más "vueltas". Las vueltas concentran el flujo del campo magnético inducido por la corriente que fluye a través de cada vuelta del conductor en un área "inductiva" dentro de las vueltas del inductor. El número de vueltas y el tamaño de las vueltas afectan la inductancia.

[0003] Dos (o más) inductores que tienen un flujo magnético acoplado forman un transformador. Un transformador es un dispositivo que transfiere energía eléctrica de un circuito a otro a través de conductores acoplados de forma inductiva, normalmente las bobinas o vueltas de los inductores que forman el transformador. Una corriente variable en un primer inductor o "primario" induce una tensión variable en un segundo inductor o "secundario". Si se acopla una carga al inductor secundario, fluirá una corriente en el inductor secundario y la energía eléctrica fluirá desde el circuito primario a través del transformador hasta la carga.

[0004] Los inductores convencionales implementados en troqueles de circuitos integrados y paquetes de circuitos pueden tener varios inconvenientes. Estos inductores se pueden fabricar formando trazos helicoidales o en espiral en capas conductoras para formar vueltas del inductor. En algunos casos, estas trazas se pueden acoplar a trazas en capas adyacentes para lograr una mayor inductancia. Desafortunadamente, los inductores pueden consumir recursos excesivos de la capa metálica y es posible que no proporcionen suficiente capacidad de corriente o un factor de calidad suficientemente alto sin una escala no deseada. Además, debido a que las áreas inductivas de los inductores son sustancialmente paralelas con respecto a otras capas de trazas en el sustrato del paquete y el troquel de circuito, pueden tener efectos de interferencia electromagnética (EMI) desfavorables en otros componentes dentro del circuito integrado y/o sus características inductoras se pueden ver afectadas negativamente por conductores adyacentes dentro del sustrato o del troquel de circuito.

[0005] La Figura 1 muestra una sección transversal de la tecnología CMOS 100 que incluye tres secciones: una sección de capa de diseño redistribuido (RDL) 102, una sección de extremo frontal de la línea (FEOL) 104 y una sección de extremo trasero de la línea (BEOL) 106. La sección FEOL 104 incluye un sustrato 108 y la sección BEOL 106 incluye una pluralidad de capas metálicas M1-Mn. La altura o grosor 114 de la sección FEOL 104 suele ser mucho mayor que la altura o grosor 110 de la sección BEOL 106. Las capas metálicas de la sección BEOL 106 que están cerca del sustrato 108 se usan para interconexiones entre dispositivos, y los inductores convencionales pueden inducir un acoplamiento no deseado a las capas circundantes. Por tanto, para proporcionar espacio para las interconexiones y minimizar el acoplamiento no deseado causado por los inductores convencionales, una altura disponible de inductor 112 en la sección BEOL 106 alejada del sustrato 108 es menor que la altura total 110 de la sección BEOL 106. Convencionalmente, los inductores en chip se fabrican normalmente usando una geometría bidimensional en una o más de las capas metálicas M1-Mn en la sección BEOL 106.

[0006] En la Figura 2 se ilustra una vista superior de un inductor simétrico de una vuelta 200 ejemplar que tiene dos puertos de entrada 202, 204. El inductor simétrico 200 se puede dividir por una línea de simetría 206 de modo que una primera mitad del inductor 208 en un lado de la línea de simetría 206 tenga las mismas dimensiones que una segunda mitad del inductor 210 en el otro lado de la línea de simetría 206. Sin embargo, dado que el valor de la inductancia es proporcional a la longitud total de la línea de metal usada para formar el inductor, la geometría del inductor de una vuelta del inductor simétrico 200 tiene una desventaja de inductancia porque solo tiene una vuelta. Las vueltas adicionales o la longitud de metal pueden aumentar el valor de inductancia.

[0007] La relación de dimensiones entre un inductor en chip convencional y un transistor puede proporcionar una apreciación de los recursos de capa metálica relativamente excesivos que puede consumir un inductor en una capa metálica BEOL. Un inductor en chip convencional puede ocupar un tamaño de $300\text{ }\mu\text{m} \times 300\text{ }\mu\text{m}$ o un área de $90.000\text{ }\mu\text{m}^2$. Por el contrario, usando un tamaño de función disponible, un transistor puede ocupar un área de $0,09\text{ }\mu\text{m}^2$. Por tanto, la relación de tamaño de chip entre el espacio consumido por el inductor y el transistor es de 1.000.000:1. Además, debido al escalado de la tecnología CMOS, el coste del chip por mm^2 continúa aumentando porque el BEOL para dispositivos pasivos no escala mientras que el FEOL para dispositivos activos sí escala. Por tanto, el coste del chip de un inductor o transformador es muy alto y es probable que aumente en nodos de tecnología más avanzada, por ejemplo, 45 nm o 32 nm.

[0008] En la Figura 3 se ilustra una vista superior de un inductor en espiral de múltiples vueltas 300 ejemplar. La arquitectura en espiral se puede usar para aumentar el valor de inductancia. El inductor de múltiples vueltas en espiral 300 no tiene simetría como el inductor de una vuelta 200 pero tiene un valor de inductancia aumentado debido al aumento de la longitud total de metal en serie. La falta de simetría da polaridad a las entradas de inductor 300. Dado que el valor de inductancia del inductor 300 es proporcional a la longitud total del metal en serie usado para formar el inductor 300, el valor de inductancia se ve afectado por el ancho del conductor de metal que forma las vueltas del inductor, el espacio entre las vueltas, el diámetro del conductor de metal y el número de vueltas en la espiral. Las entradas al inductor 300 se llevan normalmente al mismo lado de la estructura del inductor. El inductor de múltiples vueltas en espiral 300 incluye una porción en espiral de múltiples vueltas 302, una primera entrada 304 y una segunda entrada 306 que se lleva desde el punto final en espiral 308 al mismo lado del inductor 300 que la primera entrada 304. Se usa un cable 310 para llevar la segunda entrada 306 desde el punto final en espiral 308 del inductor 300. En esta configuración, el inductor de múltiples vueltas 300 tiene algunas desventajas frente al inductor de una vuelta 200. El inductor de múltiples vueltas 300 necesita dos capas metálicas: una capa metálica para la primera entrada 304 y la porción en espiral 302 para aumentar la inductancia; y una segunda capa metálica para que el cable 310 saque la segunda entrada 306 del punto final en espiral 308. Por el contrario, el inductor de una vuelta 200 se puede implementar en una capa metálica. El inductor de múltiples vueltas en espiral 300 también tiene regiones de superposición 312 y 314 debido a que su porción de múltiples vueltas 302 cruza el cable 310, lo que puede causar un acoplamiento capacitivo entre las capas. Este acoplamiento capacitivo de estas regiones de superposición 312, 314 puede degradar el rendimiento del inductor 300.

[0009] Dado que las capas metálicas M1-Mn también se usan para interconexiones entre dispositivos y otros fines además de la fabricación de inductores, tales como los inductores 200 y 300, la altura disponible del inductor 112 es menor que la altura total 110 de la sección BEOL 106. Estos tipos de inductores también inducirán un acoplamiento no deseado a las capas circundantes. Para el acoplamiento inferior al sustrato, estos tipos de inductores normalmente se colocan en las capas metálicas superiores. Además, otros dispositivos o interconexiones en la misma capa metálica que los inductores 200 o 300 están separados del inductor por una distancia de aislamiento, por ejemplo 100 micrones, para evitar el acoplamiento magnético entre el inductor y los otros dispositivos o interconexiones. Esta distancia de aislamiento está determinada por el aislamiento requerido de los circuitos del campo magnético de los inductores, y se añade al área consumida por el inductor y, por tanto, aumenta el coste del troquel.

[0010] Un procedimiento convencional para aumentar aún más la longitud total de metal de un inductor es el apilado en serie de metales. La Figura 4 ilustra un inductor 400 que incluye tres capas metálicas 402, 404, 406 diferentes que se forman en las capas metálicas M1-Mn de la sección BEOL 106. Las capas metálicas 402 y 404 están separadas por una distancia 412, y las capas metálicas 404 y 406 están separadas por una distancia 414. Las capas metálicas 402, 404, 406 están conectadas en serie mediante conectores verticales 408 y 410. El inductor de tres capas 400 tiene una primera entrada 416 en la capa metálica 402 y una segunda entrada 418 en la capa metálica 406. La segunda entrada 418 se puede llevar al mismo lado de la estructura del inductor que la primera entrada 416 usando un cable metálico en otra capa similar al cable 310 mostrado en la Figura 3. Las distancias 412, 414 entre las capas metálicas 402, 404, 406 son muy pequeñas (por ejemplo, 2-3 μm) en relación con el diámetro de las formas en espiral (por ejemplo 200 μm) en cada una de las capas metálicas 402, 404, 406. Por tanto, las longitudes de los conectores verticales 408 y 410 contribuyen solo en una cantidad insignificante a la longitud total del inductor. La longitud total del metal del inductor 400 es aproximadamente 3 veces mayor que la longitud total del metal del inductor 300. Sin embargo, el inductor de tres capas 400 tiene convencionalmente un valor de inductancia que es menos de 3 veces mayor que el valor de inductancia del inductor 300 porque la inductancia total disminuye debido a la cancelación del campo magnético entre las múltiples capas. Por tanto, la capacidad de aumentar el valor de inductancia usando apilado de metales está limitada debido a las limitaciones del proceso para la sección BEOL 106.

[0011] Tenga en cuenta que, para cualquiera de las configuraciones de inductor anteriores, la inductancia es una función de la longitud total del conductor metálico. Por tanto, el tamaño del inductor es el mismo independientemente de la tecnología. Cada capa metálica usada para estos inductores podría proporcionar de forma alternativa espacio para miles de millones o más transistores. Además, debido a que las áreas inductivas de los inductores son sustancialmente paralelas con respecto a otras capas de trazas, pueden tener efectos desfavorables de interferencia electromagnética (EMI) en otros componentes dentro del circuito integrado y/o sus características inductoras se pueden ver afectadas negativamente por conductores adyacentes.

[0012] Estos problemas para los inductores se multiplican en el caso de los transformadores que están compuestos por dos o más inductores. En la Figura 5 se ilustra una implementación ejemplar de un transformador 500 en la sección BEOL de un chip. El chip incluye una sección BEOL 502, donde se implementa el transformador 500, y una sección FEOL 504. La sección de FEOL 504 incluye el sustrato 506 y diversas capas superiores depositadas sobre el sustrato 506 para el dopaje y otros fines donde normalmente se localizan los dispositivos activos del chip. El transformador 500 incluye un primer inductor 510 y un segundo inductor 512 que están acoplados de forma inductiva. En esta implementación, las capas metálicas en la sección BEOL 502 se vuelven progresivamente más gruesas para ajustar los valores de inductancia del primer inductor 512 y el segundo inductor 512. Para mayor claridad, el lado derecho de la Figura 5 muestra una representación simbólica del transformador

500. El primer inductor 510 tiene una primera entrada P1 para su conexión a un circuito en el chip y una segunda entrada acoplada a tierra. El segundo inductor 512 tiene una primera entrada P2 para su conexión a otro circuito en el chip y una segunda entrada que también está acoplada a tierra. La representación simbólica también ilustra el acoplamiento inductivo en el transformador 500 entre el primer inductor 510 y el segundo inductor 512. De forma similar a los inductores ilustrados anteriormente, esta implementación de transformador consume una cantidad significativa de área, lo cual es muy costoso.

[0013] Por tanto, sería deseable tener un nuevo tipo de inductor para su uso en transformadores y circuitos integrados que pueda crear valores de inductancia más altos en menos espacio, que pueda aprovechar los avances en el tamaño de las características más pequeñas o que tenga menos efectos de interferencia electromagnética en otros componentes dentro del circuito integrado.

[0014] Los documentos US 3 881 244 A, JP 7 272932 A, US 4 729 510 A, US 6 114 937 A, US 2008/315356 A1, US 6 008 102 A, US 6 031 445 A, WO 2010/062946 A2, JP 2006 173525 A y JP 2009 027005 A divulgan ejemplos de la técnica anterior de inductores tridimensionales en chip.

BREVE EXPLICACIÓN

[0015] De acuerdo con la invención, se proporciona un amplificador tridimensional de radiofrecuencia en chip de acuerdo con la reivindicación 1. Se definen modos de realización más específicos en las reivindicaciones dependientes 2-4.

[0016] Para un entendimiento más completo de la presente divulgación, ahora se hace referencia a la siguiente descripción detallada tomada junto con los dibujos adjuntos.

BREVE DESCRIPCIÓN DE LOS DIBUJOS

[0017]

La Fig. 1 es un esquema de una sección transversal de un dispositivo CMOS;

la Fig. 2 es una vista superior esquemática de un inductor bidimensional simétrico;

la Fig. 3 es una vista esquemática superior de un inductor bidimensional asimétrico en espiral;

la Fig. 4 es una vista esquemática en perspectiva de un inductor bidimensional asimétrico en espiral de tres capas; y

la Fig. 5 es una sección esquemática transversal de un dispositivo CMOS que incluye un transformador;

la Fig. 6 es una vista frontal esquemática de una sección transversal de un dispositivo CMOS que muestra vías de silicio pasantes que conectan segmentos conductores en la primera capa metálica del extremo trasero de la sección de línea a segmentos conductores en la sección RDL;

la Fig. 7 es una vista superior esquemática de un inductor tridimensional en chip simétrico;

la Fig. 8 es una vista superior bidimensional simplificada del inductor tridimensional simétrico de la Fig. 7 que ilustra su simetría;

la Fig. 9 es una vista esquemática en perspectiva del inductor tridimensional en chip simétrico de la Fig. 7;

la Fig. 10 es una vista esquemática en perspectiva de un inductor tridimensional en chip asimétrico que muestra su acoplamiento a un circuito en el sustrato del chip;

la Fig. 11 ilustra una técnica de apilado tridimensional de troqueles para interconectar dos troqueles;

la Fig. 12 ilustra un transformador;

la Fig. 13 es una vista esquemática en perspectiva de un transformador tridimensional en chip;

la Fig. 14 ilustra un amplificador de radiofrecuencia;

la Fig. 15 es una vista esquemática en perspectiva de un amplificador tridimensional de radiofrecuencia en chip;

la Fig. 16 ilustra un amplificador de dos etapas que se puede implementar tanto con inductores

tridimensionales como con transformadores tridimensionales; y

la Fig. 17 es un diagrama de bloques que muestra un sistema de comunicación inalámbrica ejemplar en el cual se puede emplear ventajosamente un transformador tridimensional de inductor u otros dispositivos basados en el mismo.

DESCRIPCIÓN DETALLADA

[0018] De forma similar a la Figura 1, la Figura 6 muestra una sección transversal de la tecnología CMOS 600 que incluye tres secciones: una sección de capa de diseño redistribuido (RDL) 602, una sección de extremo frontal de la línea (FEOL) 604 y una sección de extremo trasero de la línea 606 (BEOL). La sección FEOL 604 incluye un sustrato 608 con varias capas superiores para dispositivos activos y la sección BEOL 606 incluye una pluralidad de capas metálicas M1-Mn de las cuales una porción 610 está disponible para inductores convencionales. La altura de la sección FEOL 604 es mucho mayor que la altura disponible para los inductores 610 en la sección BEOL 606. En un modo de realización ejemplar no limitativo, la sección FEOL 604 puede tener una altura del orden de 200 μm mientras que la altura disponible para los inductores 610 en la sección BEOL 606 puede ser del orden de 10 μm .

[0019] La Figura 6 también muestra una vista frontal despiezada de un modo de realización ejemplar de un inductor 620 que incluye la integración de una pluralidad de vías verticales de silicio pasantes (TSV) 622. El inductor 620 está localizado principalmente en la sección FEOL 604 de la tecnología CMOS 600 y se extiende hacia la sección RDL 602 y la sección BEOL 606 como se explica a continuación. Las TSV 622 pasan a través del sustrato 608 y acoplan la sección RDL 602 y la capa M1 de la sección BEOL 606. La altura de TSV 630 puede ser cincuenta veces mayor que la altura disponible de inductor 610 en la sección BEOL 606. Las TSV 622 aumentan la longitud total del inductor 620, lo que aumenta el valor de inductancia, ya que la longitud serializada del inductor es directamente proporcional al valor de inductancia. La parte superior de cada TSV se puede acoplar a otras TSV con segmentos metálicos 626 en la capa metálica M1 y la parte inferior de cada TSV se puede acoplar a otras TSV con segmentos metálicos 624 en la sección RDL 602 en una geometría tridimensional como se muestra en Figura 6.

[0020] Los diseños de inductores en chip bidimensionales convencionales, tales como los inductores 200, 300 y 400, están limitados a aumentar la densidad de inductancia aumentando el área del inductor porque las distancias entre las capas metálicas en el BEOL son insignificantes. Por ejemplo, las distancias 412, 414 entre las capas metálicas 402, 404, 406 pueden ser de 2-3 μm mientras que el diámetro de las formas en espiral en cada una de las capas metálicas 402, 404, 406 puede ser de 200-300 μm . Por lo tanto, el diseño de inductor convencional está efectivamente limitado a la optimización bidimensional. Con la integración de las TSV en el diseño del inductor, tanto la altura vertical de las TSV, por ejemplo 200 μm , como el paso horizontal de los segmentos que conectan las TSV, por ejemplo 20 μm , pueden ser significativos. Por lo tanto, los inductores de TSV se pueden diseñar y optimizar en 3 dimensiones.

[0021] Los inductores de TSV también pueden visualizar una geometría sustancialmente simétrica. La Figura 7 muestra una vista superior del inductor 700 ejemplar. El inductor 700 incluye una pluralidad de TSV 702 que pasan a través de un sustrato, una pluralidad de segmentos M1 704 en la capa M1 de la sección BEOL y una pluralidad de segmentos RDL 706 en la sección RDL. El inductor 700 también incluye un par de entradas de inductor 708, 710. Obsérvese que el inductor 700 está diseñado en tres dimensiones; de modo que los segmentos M1 704 y los segmentos RDL 706 están separados verticalmente por el grosor o la altura de la sección FEOL 604 a través de la cual pasan las TSV 702. El inductor 700 tiene un diseño simétrico. La Figura 8 ilustra una forma bidimensional simplificada 800 del inductor 700 para mostrar la simetría del inductor 700 alrededor de una línea central que pasa entre las entradas de inductor 708, 710.

[0022] Este inductor tridimensional de TSV puede, por tanto, proporcionar ventajas en densidad de inductancia y geometría simétrica. El inductor tridimensional puede tener una estructura simétrica mediante una conexión simétrica de una matriz de TSV regular con interconexiones de RDL y M1, y el posicionamiento simétrico de las entradas de inductor. La densidad de inductancia también aumenta con la altura vertical de las TSV.

[0023] La Figura 9 muestra una vista tridimensional del inductor 700, que incluye la pluralidad de TSV 702 que pasan a través del sustrato, la pluralidad de segmentos M1 704 en la capa M1 de la sección BEOL, la pluralidad de segmentos RDL 706 en la sección RDL, y el par de entradas de inductor 708, 710. Obsérvese que las alturas de TSV y las longitudes de los segmentos no se muestran a escala. Las alturas de TSV ejemplares pueden incluir 50 μm o 200 μm , y las longitudes de conector ejemplares pueden ser de 20 μm o 50 μm . Para minimizar la interferencia con los dispositivos circundantes, el inductor 700 puede estar rodeado por un cuadrado de TSV con una separación similar acoplada a tierra. También se pueden usar otros procedimientos conocidos para minimizar la interferencia electromagnética.

[0024] Como ejemplo y no como limitación, un inductor ejemplar con la estructura del inductor 700 podría tener una altura de TSV de 100 μm , un diámetro de TSV de 20 μm y segmentos M1 y RDL con una longitud de 20 μm .

El inductor 700 tiene 64 TSV, 32 segmentos M1 y 31 segmentos RDL. Por tanto, un modo de realización con las dimensiones ejemplares anteriores tendría una longitud total del inductor de $64 \cdot 100 + (32 + 31) \cdot 20 \text{ um}$ que equivale a 7,66 mm; y tendría una sección transversal horizontal de aproximadamente $90 \text{ um} \times 90 \text{ um}$. El valor de inductancia de este modo de realización es de aproximadamente 12 nH. Por el contrario, el inductor en espiral 300 en la Figura 3, con una sección transversal horizontal ejemplar de $200 \text{ um} \times 200 \text{ um}$ ocupa más de 4 veces el área del inductor tridimensional TSV, y, dependiendo del grosor de la traza y el espaciado, normalmente tendría una inductancia de aproximadamente 0,64 nH.

[0025] La Figura 10 muestra una vista tridimensional de un inductor no simétrico 1000 alternativo. El inductor 1000 incluye una pluralidad de TSV 1002, una pluralidad de segmentos M1 1006 en la capa M1 de la sección BEOL (inferior) y una pluralidad de segmentos RDL 1004 en la sección RDL (superior). El inductor 1000 también incluye una primera entrada de inductor 1008 y una segunda entrada de inductor 1010 en la sección BEOL. La porción superior de la Figura 10 muestra el inductor 1000 retirado del chip, y la porción de parte inferior de la figura ilustra las conexiones a las entradas de inductor 1008, 1010. La primera entrada de inductor 1008 está acoplada a la TSV 1012, y la segunda entrada de inductor 1010 está acoplada a la TSV 1014. Obsérvese que el inductor 1000 tiene una forma asimétrica en espiral. Las entradas de inductor 1008, 1010 están acopladas a la circuitería 1018 en el sustrato 1016. Las TSV 1002 también pasan a través del sustrato 1016. Los segmentos M1 1006 están en la capa M1 de la sección BEOL y al menos la entrada de inductor 1010 acoplada a la TSV central 1014 está en otra capa metálica de la sección BEOL. La circuitería 1018 se puede acoplar luego a una o más capas metálicas en la sección BEOL.

[0026] La Figura 11 muestra un procedimiento de apilado de troqueles tridimensional para obtener una mayor densidad con inductores y transformadores. Esta técnica de apilado de troqueles comienza con un primer troquel 1100 en el bloque 100 en la parte superior izquierda de la Figura 11, y un segundo troquel 1150 en el bloque 105 en el lado derecho de la Figura 11.

[0027] El segundo troquel 1100 incluye una sección BEOL 1102 y una sección FEOL 1104. La sección FEOL 1104 incluye un sustrato 1108 y capas superiores 1110 en las cuales se implementa una pluralidad de dispositivos activos. La sección BEOL 1102 incluye una pluralidad de capas metálicas que incluyen una primera capa metálica 1112 más cercana al sustrato 1108 y una capa metálica superior 1106 más alejada del sustrato 1108 donde al menos una capa metálica incluye un inductor. La sección BEOL 1102 está en el lado frontal (FS) del primer troquel 1100 y el sustrato 1108 de la sección FEOL 1104 está actualmente en el lado trasero (BS) del primer troquel 1100.

[0028] El bloque 101 muestra una vía de silicio pasante (TSV) 1120 atravesada por las capas superiores 1110 y una porción del sustrato 1108 de la sección FEOL 1104. En este bloque, el sustrato 1108 tiene un grosor t1. La parte superior de la TSV 1120 está acoplada a la primera capa metálica 1112 en la sección BEOL 1102.

[0029] El bloque 102 muestra el primer troquel 1100 después del adelgazamiento del sustrato. El proceso de adelgazamiento del sustrato reduce el grosor del sustrato 1108 desde el grosor t1 hasta un grosor t2. El proceso de adelgazamiento del sustrato expone el extremo inferior de la TSV 1120 en la parte inferior del sustrato 1108.

[0030] El bloque 103 muestra el primer troquel 1100 después de la adición de una capa RDL 1130 en la parte inferior del sustrato 1108. La sección RDL 1130 está ahora en el lado trasero del primer troquel 1100. La sección RDL 1130 incluye conductores que acoplan el extremo inferior de la TSV 1120 a una entrada de señal 1132 en el lado trasero del troquel 1100 formando una ruta conductora desde la entrada de señal 1132 a través de la sección RDL 1130 y la TSV 1120 a la primera capa metálica 1112 en la sección BEOL 1102.

[0031] El bloque 104 muestra el volteo del primer troquel 1100 de modo que las capas metálicas de la sección BEOL 1102 en el lado frontal del primer troquel 1100 están ahora en la parte inferior, y la sección RDL 1130 en el lado trasero del primer troquel 1100 ahora en la parte superior.

[0032] El bloque 105 muestra el segundo troquel 1150 que incluye una sección BEOL 1152 y una sección FEOL 1154. La sección BEOL 1152 incluye una pluralidad de capas metálicas que incluyen una capa metálica superior 1156 más alejada del sustrato 1158 donde al menos una capa metálica incluye un inductor. La sección FEOL 1154 incluye un sustrato 1158 y capas superiores 1160 en las cuales se implementa una pluralidad de dispositivos activos. La sección BEOL 1152 está en el lado frontal (FS) del segundo troquel 1150 y el sustrato 1158 de la sección FEOL 1154 está en el lado trasero (BS) del segundo troquel 1150.

[0033] El bloque 106 muestra el volteo del segundo troquel 1150 de modo que las capas metálicas de la sección BEOL 1152 en el lado frontal del segundo troquel 1150 están ahora en la parte inferior, y el sustrato 1158 en el lado trasero del segundo troquel 1150 está ahora en la parte superior.

[0034] El bloque 107 muestra la conexión del lado frontal del segundo troquel 1150 al lado trasero del primer troquel 1100 usando un micro-tope 1140. El micro-tope 1140 proporciona una ruta conductora que acopla la entrada de señal 1132 de la sección RDL 1130 en el lado trasero del primer troquel 1100 a la capa metálica superior 1156 en la sección BEOL 1152 en el lado frontal del segundo troquel 1150.

[0035] Por tanto, esta técnica de apilado tridimensional de troqueles proporciona una ruta conductora que se puede usar para acoplar un inductor o transformador en las capas metálicas superiores 1156 del segundo troquel 1150 a la primera capa metálica 1110 del primer troquel 1100 a través del tope metálico 1140 y a través de la sección RDL 1130 y la TSV 1120 del primer troquel 1100.

[0036] La Figura 12 ilustra un transformador 1200 que incluye un primer inductor 1202 y un segundo inductor 1204. El valor de inductancia es principalmente proporcional a la longitud del inductor y un transformador requiere dos inductores más área de chip para la estructura de acoplamiento electromagnético. El primer inductor 1202 tiene una primera entrada 1208 y una segunda entrada 1210; la primera entrada 1208 se puede acoplar a un circuito primario (no mostrado) y la segunda entrada de inductor 1210 está acoplada a tierra. El segundo inductor 1204 tiene una primera entrada 1212 y una segunda entrada 1214; la primera entrada 1212 se puede acoplar a una carga (no mostrada) y la segunda entrada de inductor 1214 está acoplada a tierra. El primer inductor 1202 está físicamente separado del segundo inductor 1204 de una manera que promueve el acoplamiento electromagnético 1206 entre los dos inductores de modo que una corriente variable en el primer inductor 1202 induce una tensión variable en el segundo inductor 1204, lo que causa que la energía fluya desde el circuito primario a través del transformador 1200 a la carga. Se pueden usar diferentes materiales para mejorar el coeficiente de acoplamiento dentro del transformador 1200, por ejemplo, materiales ferromagnéticos. Algunos materiales ferromagnéticos ejemplares que pueden mejorar el coeficiente de acoplamiento incluyen níquel, cobalto, hierro y mu-metal.

[0037] La Figura 13 muestra una implementación ejemplar de un transformador 1300 que usa inductores que incluyen vías de silicio pasantes (TSV). El dispositivo 1300 incluye un primer inductor 1310 y un segundo inductor 1320. Cada uno del primer inductor 1310 y del segundo inductor 1320 incluye una pluralidad de TSV 1302 que pasan a través del sustrato de un chip (véase, por ejemplo, la Figura 6) que están acopladas en el extremo superior por segmentos M1 1306 en la capa M1 de la sección BEOL y en el extremo inferior por los segmentos RDL 1304 en la sección RDL para formar una ruta continua. El primer inductor 1310 tiene una primera entrada 1312 y una segunda entrada 1314; la primera entrada 1312 se puede acoplar a un circuito primario (no mostrado) y la segunda entrada de inductor 1314 está acoplada a tierra. El segundo inductor 1320 tiene una primera entrada 1322 y una segunda entrada 1324; la primera entrada 1322 se puede acoplar a una carga (no mostrada) y la segunda entrada de inductor 1324 está acoplada a tierra. El primer inductor 1310 está físicamente separado del segundo inductor 1320 por material dieléctrico de una manera que promueve el acoplamiento electromagnético entre los dos inductores. Las TSV que atraviesan el sustrato aumentan la longitud del inductor, lo que aumenta el valor de inductancia. La conexión alternativa de TSV por segmentos RDL y M1 en una ruta continua forma un inductor en el chip, y el par de estos inductores de TSV forma un transformador.

[0038] Una aplicación ejemplar de un transformador está en un amplificador de radiofrecuencia (RF) 1400, mostrado en la Figura 14, que se puede usar en circuitos integrados de RF. El amplificador de RF 1400 incluye un primer transformador 1402 y un segundo transformador 1404 acoplados entre sí por un transistor 1406. El transistor 1406 tiene una puerta 1410, una fuente 1412 y un drenaje 1414. La fuente 1412 del transistor 1406 está acoplada a tierra.

[0039] El primer transformador 1402 incluye un primer inductor 1420 que está acoplado de forma inductiva a un segundo inductor 1422. El primer inductor 1420 tiene una primera entrada 1424 y una segunda entrada 1426; la primera entrada 1424 se puede acoplar a una entrada de RF y la segunda entrada de inductor 1426 está acoplada a tierra. El segundo inductor 1422 tiene una primera entrada 1428 y una segunda entrada 1430; la primera entrada 1428 está acoplada a la puerta 1410 del transistor 1406 y la segunda entrada de inductor 1430 está acoplada a tierra.

[0040] El segundo transformador 1404 incluye un tercer inductor 1440 acoplado de forma inductiva a un cuarto inductor 1442. El tercer inductor 1440 tiene una primera entrada 1444 y una segunda entrada 1446; la primera entrada de inductor 1444 está acoplada al drenaje 1414 del transistor 1406 y la segunda entrada de inductor 1446 está acoplada a tierra. El cuarto inductor 1442 tiene una primera entrada 1448 y una segunda entrada 1450; la primera entrada 1448 se puede usar como una salida de RF y la segunda entrada de inductor 1450 está acoplada a tierra. Los transformadores 1402 y 1404 realizan las funciones de acoplamiento de señal y de transformación de impedancia debido a las relaciones de vueltas entre sus inductores.

[0041] La Figura 15 muestra una implementación ejemplar de un amplificador de RF 1500 que usa inductores que incluyen vías de silicio pasantes (TSV). El amplificador de RF 1500 incluye un primer transformador 1502 y un segundo transformador 1504 acoplados entre sí por un transistor 1506. El transistor 1506 tiene una puerta 1510, una fuente 1512 y un drenaje 1514. La fuente 1512 del transistor 1506 está acoplada a tierra.

[0042] El primer transformador 1502 incluye un primer inductor 1520 que está acoplado de forma inductiva a un segundo inductor 1522. Cada uno del primer inductor 1520 y del segundo inductor 1522 incluye una pluralidad de TSV que pasan a través del sustrato de un chip donde las TSV están acopladas en el extremo superior por segmentos en la capa M1 de la sección BEOL y en el extremo inferior por segmentos en la sección RDL para

formar una ruta continua (véase, por ejemplo, la Figura 12). El primer inductor 1520 tiene una primera entrada 1524 y una segunda entrada 1526; la primera entrada 1524 se puede acoplar a una entrada de RF y la segunda entrada 1526 está acoplada a tierra. El segundo inductor 1522 tiene una primera entrada 1528 y una segunda entrada 1530; la primera entrada 1528 está acoplada a la puerta 1510 del transistor 1506 y la segunda entrada de inductor 1530 está acoplada a tierra.

[0043] El segundo transformador 1504 incluye un tercer inductor 1540 que está acoplado de forma inductiva a un cuarto inductor 1542. Cada uno del tercer inductor 1540 y del cuarto inductor 1542 incluye una pluralidad de TSV que pasan a través del sustrato del chip donde las TSV están acopladas en el extremo superior por segmentos en la capa M1 de la sección BEOL y en el extremo inferior por segmentos en la sección RDL para formar una ruta continua (véase por ejemplo la Figura 13). El tercer inductor 1540 tiene una primera entrada 1544 y una segunda entrada 1546; la primera entrada 1544 está acoplada al drenaje 1514 del transistor 1506 y la segunda entrada 1546 está acoplada a tierra. El cuarto inductor 1542 tiene una primera entrada 1548 y una segunda entrada 1550; la primera entrada 1548 se puede usar como salida de RF y la segunda entrada 1550 está acoplada a tierra.

[0044] Los inductores y transformadores que usan TSV se pueden usar en diversas otras aplicaciones, otro ejemplo es un amplificador 1600 de dos etapas, que se muestra en la Figura 16. El amplificador 1600 incluye un primer transformador 1602 y un segundo transformador 1604, los cuales pueden incluir inductores de TSV como se describió anteriormente. El primer transformador 1602 y el segundo transformador 1604 están acoplados entre sí a través de un primer transistor 1606 y de un segundo transistor 1608. El primer transistor 1606 incluye una puerta 1662, un drenaje 1664 y una fuente 1666. El segundo transistor 1608 incluye una puerta 1682, un drenaje 1684 y una fuente 1686. El drenaje 1664 del primer transistor 1606 está acoplado a una tensión de suministro V_{DD} a través de un primer inductor 1610, y el drenaje 1684 del segundo transistor 1608 está acoplado a la tensión de suministro V_{DD} a través de un segundo inductor 1612. El primer inductor 1610 o el segundo inductor 1612 también puede ser un inductor de TSV como se describió anteriormente.

[0045] El primer transformador 1602 incluye un primer inductor 1620 que está acoplado de forma inductiva a un segundo inductor 1622. El dispositivo 1620 incluye una primera entrada 1624 y una segunda entrada 1626. El segundo inductor 1622 incluye una primera entrada 1628 y una segunda entrada 1630. La primera entrada 1624 del primer inductor 1620 está acoplada a la entrada de señal para el amplificador 1600. La primera entrada 1628 del segundo inductor 1624 está acoplada a la puerta 1662 del primer transistor 1606 a través de un primer condensador 1632. La segunda entrada de inductor 1626 del primer inductor 1620 y la segunda entrada 1630 del segundo inductor 1622 están ambas acopladas a tierra.

[0046] La puerta 1662 del primer transistor 1606 también está acoplada a la tensión de alimentación V_{DD} a través de un resistor 1634. La puerta 1682 del segundo transistor 1608 está acoplada al drenaje 1664 del primer transistor 1606. La fuente 1666 del primer transistor 1606 y la fuente 1686 del transistor 1608 se pueden acoplar a tierra.

[0047] El segundo transformador 1604 incluye un primer inductor 1640 acoplado de forma inductiva a un segundo inductor 1642. El primer inductor 1640 incluye una primera entrada 1644 y una segunda entrada 1646. El segundo inductor 1642 incluye una primera entrada 1648 y una segunda entrada 1650. La primera entrada 1644 del primer inductor 1640 está acoplada al drenaje 1684 del segundo transistor 1608 a través de un segundo condensador 1636. La primera entrada 1648 del segundo inductor 1642 se puede usar como salida del amplificador de dos etapas 1600. La segunda entrada 1646 del primer inductor 1640 y la segunda entrada 1650 del segundo inductor 1642 están ambas acopladas a tierra. Los transformadores 1602 y 1604 realizan las funciones de acoplamiento de señal y de transformación de impedancia debido a las relaciones de vueltas entre sus inductores.

[0048] La Figura 17 muestra un sistema de comunicación inalámbrica 1700 ejemplar en el que se puede emplear ventajosamente un modo de realización de un inductor o transformador implementado usando una pluralidad de vías de silicio pasantes (TSV), donde las TSV están interconectadas para formar una ruta conductora continua usando segmentos conductores en una capa metálica de la sección BEOL y segmentos conductores en la sección RDL de un troquel. Los inductores implementados mediante TSV pueden tener una geometría simétrica o asimétrica. Para fines ilustrativos, la Figura 17 muestra tres unidades remotas 1720, 1730 y 1750 y dos estaciones base 1740. Se reconocerá que los típicos sistemas de comunicación inalámbrica pueden tener muchas más unidades remotas y estaciones base. Cualquiera de las unidades remotas 1720, 1730 y 1750 puede incluir un sistema de gestión de energía de memoria que admite múltiples modos de energía como se divulga en el presente documento. La Figura 17 muestra las señales de enlace directo 1780 desde las estaciones base 1740 y las unidades remotas 1720, 1730 y 1750, y las señales de enlace inverso 1790 desde las unidades remotas 1720, 1730 y 1750 a las estaciones base 1740.

[0049] En la Figura 17, la unidad remota 1720 se muestra como un teléfono móvil, la unidad remota 1730 se muestra como un ordenador portátil y la unidad remota 1750 se muestra como una unidad remota de localización fija en un sistema de bucle local inalámbrico. Por ejemplo, las unidades remotas pueden ser teléfonos móviles, unidades de sistemas de comunicación personal (PCS) manuales, unidades de datos portátiles, tales como asistentes de datos personales, o unidades de datos de localización fija, tales como equipos de lectura de contadores. Aunque la Figura 17 ilustra determinadas unidades remotas ejemplares que pueden incluir un sistema

de administración de energía de memoria que admite múltiples modos de energía como se describe en el presente documento, el sistema de administración de energía de memoria no se limita a estas unidades ilustradas ejemplares. Los modos de realización se pueden emplear de forma adecuada en cualquier dispositivo electrónico en el que se desee un sistema de gestión de energía de memoria que admita múltiples modos de energía.

5

[0050] Si bien anteriormente se han descrito modos de realización ejemplares que incorporan los principios de la presente invención, la presente invención no se limita a los modos de realización divulgados. En cambio, esta solicitud está destinada a cubrir cualquier variación, uso o adaptación de la invención usando sus principios generales. Además, esta solicitud está destinada a cubrir dichas desviaciones de la presente divulgación que entran dentro de la práctica conocida o habitual en la técnica a la que pertenece la presente invención y que caen dentro de los límites de las reivindicaciones adjuntas.

10

REIVINDICACIONES

1. Un amplificador tridimensional de radiofrecuencia en chip (1600), comprendiendo el chip un sustrato que tiene un lado superior y un lado inferior, comprendiendo el amplificador de radiofrecuencia:
 - un primer transformador en chip (1602) que comprende un primer inductor en chip (1620) y un segundo inductor en chip (1622);
 - un segundo transformador en chip (1604) que comprende un tercer inductor en chip (1640) y un cuarto inductor en chip (1642);
 - un primer transistor en chip (1606) que comprende una puerta (1662), un drenaje (1664) y una fuente (1666);
 - en el que cada uno de los primer, segundo, tercer y cuarto inductores en chip comprende una pluralidad de primeros segmentos en una primera capa metálica (626), estando la primera capa metálica por encima del lado superior del sustrato; una pluralidad de segundos segmentos (624) en una capa de diseño de redistribución, RDL, estando la RDL debajo del lado inferior del sustrato; una primera entrada de inductor y una segunda entrada de inductor, estando localizadas las primera y segunda entradas de inductor en una de la primera capa metálica y de la RDL; y una pluralidad de vías de silicio pasantes que se extienden desde el lado superior del sustrato hasta el lado inferior del sustrato y acoplan la pluralidad de primeros segmentos y la pluralidad de segundos segmentos para formar una ruta continua, que no interseca entre la primera entrada de inductor y la segunda entrada de inductor;
 - estando el primer inductor en chip acoplado de forma inductiva al segundo inductor en chip, estando el tercer inductor en chip acoplado de forma inductiva al cuarto inductor en chip, y no estando los primer, segundo, tercer y cuarto inductores en chip físicamente acoplados entre sí excepto a través del suelo;
 - estando acoplada la primera entrada de inductor del primer inductor en chip a una entrada del amplificador de radiofrecuencia en chip; estando acoplada la primera entrada de inductor del segundo inductor en chip a la puerta del primer transistor en chip; estando acoplada la primera entrada de inductor del tercer inductor en chip al drenaje del primer transistor en chip, estando acoplada la primera entrada de inductor del cuarto inductor en chip a una salida del amplificador de radiofrecuencia en chip; estando la segunda entrada de inductor de los primer, segundo, tercer y cuarto inductores en chip acoplada a tierra; y estando la fuente del primer transistor en chip acoplada a tierra;
 - en el que los inductores no forman parte de una estructura de detención de fisuras.
2. El amplificador de radiofrecuencia en chip de la reivindicación 1, en el que la primera capa metálica está localizada en una sección de extremo trasero de la línea del chip.
3. El amplificador de radiofrecuencia en chip de la reivindicación 1, que comprende además:
 - un quinto inductor que incluye una primera entrada de inductor y una segunda entrada de inductor;
 - un sexto inductor que incluye una primera entrada de inductor y una segunda entrada de inductor; y
 - un segundo transistor en chip que incluye una puerta, un drenaje y una fuente;
 - estando la puerta del segundo transistor en chip acoplada al drenaje del primer transistor en chip; estando acoplado el drenaje del segundo transistor en chip a la primera entrada de inductor del tercer inductor en chip, estando acoplada a tierra la fuente del segundo transistor en chip; estando acopladas las primeras entradas de inductor de los quinto y sexto inductores en chip a una tensión de alimentación; estando acoplada la segunda entrada de inductor del quinto inductor en chip al drenaje del primer transistor en chip; y estando acoplada la segunda entrada de inductor del sexto inductor en chip al drenaje del segundo transistor en chip.
4. El amplificador de radiofrecuencia en chip de la reivindicación 3, en el que el quinto inductor en chip comprende: una pluralidad de primeros segmentos en una primera capa metálica (626), estando la primera capa metálica por encima del lado superior del sustrato; una pluralidad de segundos segmentos (624) en la RDL, estando la RDL debajo del lado inferior del sustrato; y una pluralidad de vías de silicio pasantes que se extienden desde el lado superior del sustrato hasta el lado inferior del sustrato y acoplan la pluralidad de primeros segmentos y la pluralidad de segundos segmentos para formar una ruta continua, que no interseca entre la primera entrada de inductor y la segunda entrada de inductor del quinto inductor, estando localizadas las primera y segunda entradas de inductor del quinto inductor en una de la primera capa metálica y la RDL;

y

el sexto inductor en chip comprende: una pluralidad de primeros segmentos en una primera capa metálica (626), estando la primera capa metálica por encima del lado superior del sustrato; una pluralidad de segundos segmentos (624) en la RDL, estando la RDL por debajo del lado inferior del sustrato; y una pluralidad de vías de silicio pasantes que se extienden desde el lado superior del sustrato hasta el lado inferior del sustrato y acoplan la pluralidad de primeros segmentos y la pluralidad de segundos segmentos para formar una ruta continua, que no interseca entre la primera entrada de inductor y la segunda entrada de inductor del sexto inductor, estando localizadas las primera y segunda entradas de inductor del sexto inductor en una de la primera capa metálica y de la RDL.

5

10






FIG. 1




(TÉCNICA ANTERIOR)


FIG. 2



(TÉCNICA ANTERIOR)
FIG. 3



(TÉCNICA ANTERIOR)
FIG. 4



(TÉCNICA ANTERIOR)
FIG. 5




FIG. 6




FIG. 7




FIG. 8




FIG. 9




FIG. 10




FIG. 11




FIG. 12






FIG. 13






FIG. 16




FIG. 17