



(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) 。 Int. Cl. (11) 공개번호 10-2007-0058883
G09G 3/28 (2006.01) (43) 공개일자 2007년06월11일

(21) 출원번호 10-2005-0117693
(22) 출원일자 2005년12월05일
심사청구일자 없음

(71) 출원인 엘지전자 주식회사
서울특별시 영등포구 여의도동 20번지

(72) 발명자 최정필
경기도 수원시 권선구 금곡동 530번지 (73/2) LG빌리시아파트408동
1103호

(74) 대리인 박장원

전체 청구항 수 : 총 8 항

(54) 플라즈마 디스플레이 패널의 에너지 회수 회로

(57) 요약

본 발명은 에너지 회수 회로의 구동 효율을 향상시킬 있는 플라즈마 디스플레이 패널의 에너지 회수 회로에 관한 것으로, 패널의 Y전극과 연결된 스캔 구동 IC를 구비한 플라즈마 디스플레이 패널의 에너지 회수 회로에 있어서, 상기 패널의 Y전극과 연결된 에너지 회수 회로의 상기 패널로 에너지를 공급하는 경로의 인덕턴스값과 상기 패널의 Z전극과 연결된 에너지 회수 회로의 상기 패널로 에너지를 공급하는 경로의 인덕턴스값이 상이하고, 상기 Y전극과 연결된 에너지 회수 회로의 상기 패널로부터 에너지를 회수하는 경로의 인덕턴스값과 상기 Z전극과 연결된 에너지 회수 회로의 상기 패널로부터 에너지를 회수하는 경로의 인덕턴스값이 상이하게 구성함으로써, 스캔 구동 IC에 의한 영향을 보정하여 Y, Z 전극 회로 성능을 동일하게 구현하며 er_up 시간을 줄여 강한 방전을 발생시키고, er_dn 시간을 크게 하여 에너지 회수 효율을 높일 수 있는 효과가 있다.

대표도

도 5

특허청구의 범위

청구항 1.

에너지를 저장하는 커패시터와, 상기 커패시터에 저장된 에너지를 패널로 공급하기 위한 경로 및 패널에 공급된 에너지를 상기 커패시터로 회수하기 위한 경로를 제공하는 다수의 스위칭 수단을 구비한 플라즈마 디스플레이 패널의 에너지 회수 회로에 있어서,

Y전극 커패시터에 저장된 에너지를 상기 패널의 Y전극으로 공급하는 경로에 제1 Y전극 인덕터를 포함하고, 상기 패널의 Y전극에 공급된 에너지를 상기 Y전극 커패시터로 회수하기 위한 경로에 제2 Y전극 인덕터를 포함하는 Y전극 에너지 회수 회로와;

Z전극 커패시터에 저장된 에너지를 패널의 Z전극으로 공급하는 경로에 제1 Z전극 인덕터를 포함하고, 상기 패널의 Z전극에 공급된 에너지를 상기 Z전극 커패시터로 회수하기 위한 경로에 제2 Z전극 인덕터를 포함하는 Z전극 에너지 회수 회로와;

상기 패널의 Y전극과 Y전극 에너지 회수 회로 사이에 구성된 스캔 구동 IC를 포함하여 구성하며;

상기 제1 Y전극 인덕터가 제2 Y전극 인덕터보다 인덕턴스값이 작고, 상기 제1 Z전극 인덕터가 제2 Z전극 인덕터보다 인덕턴스값이 작으며 상기 제1 Y전극 인덕터와 제1 Z전극 인덕터의 인덕턴스값이 상이하고, 상기 제2 Y전극 인덕터와 제2 Z전극 인덕터의 인덕턴스값이 같거나 상이한 것을 특징으로 하는 플라즈마 디스플레이 패널의 에너지 회수 회로.

청구항 2.

제1항에 있어서, 상기 제1 Z전극 인덕터는 상기 제1 Y전극 인덕터보다 인덕턴스값이 크고, 상기 제2 Z전극 인덕터는 상기 제2 Y전극 인덕터보다 인덕턴스값이 큰 것을 특징으로 하는 플라즈마 디스플레이 패널의 에너지 회수 회로.

청구항 3.

제1항에 있어서, 상기 제1 Z전극 인덕터의 인덕턴스값은 상기 제1 Y전극 인덕터의 인덕턴스값에 상기 스캔 구동 IC를 구성하는 스위칭 소자의 자체 인덕턴스값을 더한 값과 같고, 상기 제2 Z전극 인덕터의 인덕턴스값은 상기 제2 Y전극 인덕터의 인덕턴스값에 상기 스캔 구동 IC를 구성하는 스위칭 소자의 자체 인덕턴스값을 더한 값과 같은 것을 특징으로 하는 플라즈마 디스플레이 패널의 에너지 회수 회로.

청구항 4.

에너지를 저장하는 커패시터와, 상기 커패시터에 저장된 에너지를 패널로 공급(er_up)하기 위한 경로 및 패널에 공급된 에너지를 상기 커패시터로 회수(er_dn)하기 위한 경로를 제공하는 다수의 스위칭 수단을 구비한 플라즈마 디스플레이 패널의 에너지 회수 회로에 있어서,

Y전극 커패시터에 저장된 에너지를 패널의 Y전극으로 공급하는 경로에 제1 Y전극 인덕터를 포함하고, 상기 패널의 Y전극에 공급된 에너지를 상기 커패시터로 회수하기 위한 경로에 상기 제1 Y전극 인덕터와 제2 Y전극 인덕터를 포함하는 Y전극 에너지 회수 회로와;

Z전극 커패시터에 저장된 에너지를 패널의 Z전극으로 공급하는 경로에 제1 Z전극 인덕터를 포함하고, 상기 패널의 Z전극에 공급된 에너지를 상기 커패시터로 회수하기 위한 경로에 상기 제1 Z전극 인덕터와 제2 Z전극 인덕터를 포함하는 Z전극 에너지 회수 회로와;

상기 패널의 Y전극과 Y전극 에너지 회수 회로 사이에 구성된 스캔 구동 IC를 포함하여 구성하며;

상기 제1 Y전극 인덕터와 제1 Z전극 인덕터의 인덕턴스값이 상이한 것을 특징으로 하는 플라즈마 디스플레이 패널의 에너지 회수 회로.

청구항 5.

제4항에 있어서, 상기 제2 Y전극 인덕터와 제2 Z전극 인덕터의 인덕턴스값이 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널의 에너지 회수 회로.

청구항 6.

제4항에 있어서, 상기 제1 Z전극 인덕터는 상기 제1 Y전극 인덕터보다 인덕턴스값이 큰 것을 특징으로 하는 플라즈마 디스플레이 패널의 에너지 회수 회로.

청구항 7.

제6항에 있어서, 상기 제1 Z전극 인덕터의 인덕턴스값은 상기 제1 Y전극 인덕터의 인덕턴스값에 상기 스캔 구동 IC를 구성하는 스위칭 소자의 자체 인덕턴스값을 더한 값과 같은 것을 특징으로 하는 플라즈마 디스플레이 패널의 에너지 회수 회로.

청구항 8.

패널의 Y전극과 연결된 스캔 구동 IC를 구비한 플라즈마 디스플레이 패널의 에너지 회수 회로에 있어서,

상기 패널의 Y전극과 연결된 에너지 회수 회로의 상기 패널로 에너지를 공급하는 경로의 인덕턴스값과 상기 패널의 Z전극과 연결된 에너지 회수 회로의 상기 패널로 에너지를 공급하는 경로의 인덕턴스값이 상이하고,

상기 Y전극과 연결된 에너지 회수 회로의 상기 패널로부터 에너지를 회수하는 경로의 인덕턴스값과 상기 Z전극과 연결된 에너지 회수 회로의 상기 패널로부터 에너지를 회수하는 경로의 인덕턴스값이 상이하게 구성된 것을 특징으로 하는 플라즈마 디스플레이 패널의 에너지 회수 회로.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 플라즈마 디스플레이 패널의 에너지 회수 회로에 관한 것으로, 특히 에너지 회수 회로의 구동 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널의 에너지 회수 회로에 관한 것이다.

현재 플라즈마 디스플레이 패널(PDP)의 서스테인 회로에는 전극에 공급된 에너지를 회수하고, 이를 다시 전극에 공급함으로써 전력을 효율적으로 사용할 수 있는 에너지 회수 구동 회로가 사용되고 있다.

도1은 종래 PDP의 에너지 회수 회로를 보인 것으로, 에너지를 회수하고 공급하기 위한 하나의 인덕터(L) 및 커패시터(Css)와, 스위칭 제어신호에 의한 온/오프를 통해 패널의 서스테인 전극으로 에너지를 공급하고 회수하기 위한 패스를 형성하는 4개의 스위칭 수단(S1~S4)과, 역전류를 방지하기 위한 두 개의 다이오드(D1, D2)로 구성된다.

그럼, 종래 에너지 회수 회로에 대한 동작을 설명하면 다음과 같다.

에너지 회수 회로 동작은 크게 네가지로 구분되는데 회수된 에너지를 패널로 공급하는 동작(er_up 동작), 서스테인 전압을 인가하는 동작(sus_up 동작), 패널에 공급되었던 에너지를 회수하는 동작(er_dn 동작), 접지전압을 인가하는 동작(sus_dn 동작)으로 구분된다.

먼저, 에너지를 패널의 서스테인 전극으로 공급하는 동작은 스위치 S1을 온시키고 스위치 S2, S3, S4를 오프시켜 커패시터 C_{ss}와 스위치 S1, 다이오드 D1, 인덕터 L, 패널로의 패스를 형성한다. 상기 패스가 형성되면 C_{ss}에 충전된 에너지(V_{ss})가 LC 공진에 의해 인덕터 L에 충전되고, 그 인덕터 L에 충전된 에너지가 패널로 공급된다(er_{up} 동작).

상기 C_{ss}에 충전된 에너지가 패널에 공급되면, 스위치 S3을 온시켜 서스테인 전압(V_{cc})을 패널에 인가한다. 즉, 스위치 S1, S3을 온시키고 스위치 S2, S4를 오프시켜 서스테인 전압을 패널에 인가하는 동작을 수행한다(sus_{up} 동작). 이때, S3가 온되는 시간은 서스테인 전극에 서스테인 전압을 인가하는 시간임은 자명하다.

상기 패널의 서스테인 전극을 통한 서스테인 전압의 공급이 끝나면 스위치 S2를 온시키고 스위치 S1, S3, S4를 오프시켜 서스테인 전극에 공급되었던 에너지를 인덕터 L을 통해 커패시터 C_{ss}에 충전시킨다(er_{dn} 동작).

상기 er_{dn} 동작이 끝나면 스위치 S4를 온시켜 패널의 서스테인 전극에 접지 전압을 공급한다(sus_{dn} 동작). 즉, 스위치 S2, S4를 온시키고 스위치 S1, S3를 오프시켜 패널의 서스테인 전극에 접지전압을 공급한다.

상기와 같은 과정을 통해 에너지 회수 회로 동작이 수행되는데, 도2는 도1의 에너지 회수 회로에서 패널의 서스테인 전극에 인가되는 전압(V_p)(a) 및 인덕터 L에 흐르는 전류(I_L) 변화(b) 파형을 보인 것이다.

도2a에 도시된 바와 같이, ①과 ③구간은 에너지 회수 회로가 동작하는 구간으로 ①은 C_{ss}에 충전된 에너지가 L을 통해 서스테인 전극에 공급되는 과정이고, ③은 서스테인 전극에 공급된 에너지가 L을 통해 C_{ss}로 충전되는 과정으로, 에너지 회수 회로는 상기 ①~④의 과정이 반복되면서 동작한다.

또한, 도2b에 도시된 에너지 회수 회로 동작 중 인덕터 L에 흐르는 전류의 변화에서 알 수 있듯이, ①구간에서는 전류가 C_{ss}에서 서스테인 전극쪽으로 흐르기 때문에 +I_L이 되고, ③구간에서는 전류가 서스테인 전극에서 C_{ss}쪽으로 흐르기 때문에 -I_L이 된다. 그리고, C_{ss}와 L에 의한 LC 공진이 최대값이 되는 시점인 ①구간이 끝나는 시점과 ③구간이 끝나는 시점 즉, t1과 t2에서 각각 서스테인 전압과 접지전압이 서스테인 전극에 인가되어 ②구간과 ④구간의 동작을 수행한다.

이와 같이 종래 PDP의 에너지 회수 회로는 하나의 인덕터를 통해 er_{up} 동작과 er_{dn} 동작을 수행하기 때문에 피씨비(PCB) 상에서 안정된 패턴을 형성한다.

그리고, 에너지 회수 효율을 높이기 위해서는 인덕터의 값이 커져야 하는데 상기 인덕터 값이 커지게 되면 구동 효율을 높일 수 있지만 서스테인 전극에 인가되는 서스테인 펄스의 전압 상승 시간, 즉, er_{up} 시간이 길어지게 되어 강한 방전이 발생하기 어렵고, 따라서 방전 효율의 저하를 가져오는 문제점이 있었다.

발명이 이루고자 하는 기술적 과제

따라서, 본 발명은 상기와 같은 종래 문제점을 해결하기 위하여 창출한 것으로, 커패시터에 충전된 에너지를 패널로 공급하는 er_{up} 동작의 인덕턴스값(L_{1y}, L_{1z})보다 패널에 공급된 에너지를 커패시터에 충전시키는 er_{dn} 동작의 인덕턴스값(L_{2y}, L_{2z})을 크게하고, 스캔 구동 IC와 연결된 Y전극의 에너지 회수회로에 구성된 인덕터의 값과 Z전극의 에너지 회수회로에 구성된 인덕터의 값을 상이(L_{1y,2y} ≠ L_{1z,2z})하게 구성함으로써, 스캔 구동 IC에 의한 영향을 보정하여 Y, Z 전극의 회로 성능을 동일하게 구현하며 er_{up} 시간을 줄여 강한 방전을 발생시키고, er_{dn} 시간을 크게 하여 에너지 회수 효율을 높일 수 있는 플라즈마 디스플레이 패널의 에너지 회수 회로를 제공하는데 그 목적이 있다.

발명의 구성

상기와 같은 목적을 달성하기 위한 본 발명은 에너지를 저장하는 커패시터와, 상기 커패시터에 저장된 에너지를 패널로 공급하기 위한 경로 및 패널에 공급된 에너지를 상기 커패시터로 회수하기 위한 경로를 제공하는 다수의 스위칭 수단을 구비한 플라즈마 디스플레이 패널의 에너지 회수 회로에 있어서, Y전극 커패시터에 저장된 에너지를 상기 패널의 Y전극으로 공급하는 경로에 제1 Y전극 인덕터를 포함하고, 상기 패널의 Y전극에 공급된 에너지를 상기 Y전극 커패시터로 회수하기 위한 경로에 제2 Y전극 인덕터를 포함하는 Y전극 에너지 회수 회로와; Z전극 커패시터에 저장된 에너지를 패널의 Z전극으로 공급하는 경로에 제1 Z전극 인덕터를 포함하고, 상기 패널의 Z전극에 공급된 에너지를 상기 Z전극 커패시터로 회수하기 위한 경로에 제2 Z전극 인덕터를 포함하는 Z전극 에너지 회수 회로와; 상기 패널의 Y전극과 Y전극 에너지 회수 회로

사이에 구성된 스캔 구동 IC를 포함하여 구성하며; 상기 제1 Y전극 인덕터가 제2 Y전극 인덕터보다 인덕턴스값이 작고, 상기 제1 Z전극 인덕터가 제2 Z전극 인덕터보다 인덕턴스값이 작으며 상기 제1 Y전극 인덕터와 제1 Z전극 인덕터의 인덕턴스값이 상이하고, 상기 제2 Y전극 인덕터와 제2 Z전극 인덕터의 인덕턴스값이 같거나 상이한 것을 특징으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명은 에너지를 저장하는 커패시터와, 상기 커패시터에 저장된 에너지를 패널로 공급(er_up)하기 위한 경로 및 패널에 공급된 에너지를 상기 커패시터로 회수(er_dn)하기 위한 경로를 제공하는 다수의 스위칭 수단을 구비한 플라즈마 디스플레이 패널의 에너지 회수 회로에 있어서, Y전극 커패시터에 저장된 에너지를 패널의 Y전극으로 공급하는 경로에 제1 Y전극 인덕터를 포함하고, 상기 패널의 Y전극에 공급된 에너지를 상기 커패시터로 회수하기 위한 경로에 상기 제1 Y전극 인덕터와 제2 Y전극 인덕터를 포함하는 Y전극 에너지 회수 회로와; Z전극 커패시터에 저장된 에너지를 패널의 Z전극으로 공급하는 경로에 제1 Z전극 인덕터를 포함하고, 상기 패널의 Z전극에 공급된 에너지를 상기 커패시터로 회수하기 위한 경로에 상기 제1 Z전극 인덕터와 제2 Z전극 인덕터를 포함하는 Z전극 에너지 회수 회로와; 상기 패널의 Y전극과 Y전극 에너지 회수 회로 사이에 구성된 스캔 구동 IC를 포함하여 구성하며; 상기 제1 Y전극 인덕터와 제1 Z전극 인덕터의 인덕턴스값이 상이한 것을 특징으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명은 패널의 Y전극과 연결된 스캔 구동 IC를 구비한 플라즈마 디스플레이 패널의 에너지 회수 회로에 있어서, 상기 패널의 Y전극과 연결된 에너지 회수 회로의 상기 패널로 에너지를 공급하는 경로의 인덕턴스값과 상기 패널의 Z전극과 연결된 에너지 회수 회로의 상기 패널로 에너지를 공급하는 경로의 인덕턴스값이 상이하고, 상기 Y전극과 연결된 에너지 회수 회로의 상기 패널로부터 에너지를 회수하는 경로의 인덕턴스값과 상기 Z전극과 연결된 에너지 회수 회로의 상기 패널로부터 에너지를 회수하는 경로의 인덕턴스값이 상이하게 구성된 것을 특징으로 한다.

이하, 본 발명에 대한 바람직한 실시예를 첨부한 도면을 참고하여 설명한다.

우선 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.

현재까지 알려진 PDP의 에너지 회수 회로에서 에너지 회수 효율을 높이면서 강한 방전을 발생시키기 위한 방법은 패널의 서스테인 전극에 서스테인 전압이 인가되기 전의 전압 상승 시간(er_up 시간)에는 상대적으로 작은 인덕턴스 값을 갖는 인덕터를 사용하고, 서스테인 전압의 전압 하강 시간(er_dn 시간)에는 큰 인덕턴스 값을 갖는 인덕터를 사용하는 방법이다.

도3은 본 발명의 관련 기술로서, er_up 동작을 수행하기 위한 인덕터(L1)와 er_dn 동작을 수행하기 위한 인덕터(L2)가 따로 구비된 것을 알 수 있다. 이때, 상기 $L1 \ll L2$ 일수록 er_up 시간이 짧아 강한 방전을 발생시키고, er_up 시간이 길어져 에너지 회수 효율을 높일 수 있다.

즉, er_up 동작 경로는 커패시터 $C_{ss} \rightarrow$ 스위치 S1 \rightarrow 다이오드 D1 \rightarrow 인덕터 L1 \rightarrow 패널의 루프를 형성하여 커패시터 C_{ss} 에 저장된 에너지를 패널에 공급한다.

반면 er_dn 동작 경로는 패널 \rightarrow 인덕터 L2 \rightarrow 다이오드 D2 \rightarrow 스위치 S2 \rightarrow 커패시터 C_{ss} 의 루프를 형성하여 패널에 공급된 에너지를 회수하여 커패시터 C_{ss} 에 저장한다.

물론, 스위치 S3과 S4에 의한 동작은 서스테인 전압인 V_s 를 패널에 공급하고, 접지 전압을 패널에 공급하는 동작으로, 이에 대한 동작 설명은 이 기술 분야에 종사하는 사람이면 알 수 있는 기술 사항이므로 생략한다.

도4는 도3에 도시한 에너지 회수 회로에서 L2의 인덕턴스값이 L1의 두배인 조건에서 시뮬레이션한 구동 파형을 보인 것으로, er_up 시간(t_R)이 짧고 er_dn 시간(t_F)이 er_up 시간(t_R)에 비해 두 배 긴 것을 알 수 있다. 즉, er_up 동작에 관련된 인덕턴스값을 작게하고, er_dn 동작에 관련된 인덕턴스값을 크게하면 강한 방전을 일으키면서 에너지 회수 효율을 높일 수 있다.

이러한 PDP는 두 개의 서스테인 전극인 Y전극과 Z전극으로 구성되고, 상기 각 전극에 도3과 같은 에너지 회수 회로가 연결되는데, 패널의 Y전극과 상기 에너지 회수 회로 사이에는 스캔 구동을 위한 스캔 구동 IC가 연결된다. 그리고, 상기 Y전극과 연결된 에너지 회수회로를 구성하는 인덕터들과 Z전극에 연결된 에너지 회수회로를 구성하는 인덕터들간의 인덕턴스값은 동일($L_{1y}=L_{1z}$, $L_{2y}=L_{2z}$)하다.

상기 Y전극과 에너지 회수 회로 사이에 스캔 구동 IC가 구비되기 때문에 Z전극 에너지 회수 회로의 출력이 Z전극으로 직접 인가되는 반면, Y전극 에너지 회수 회로의 출력은 스캔 구동 IC의 스위칭 소자를 통해 Y전극으로 인가된다. 따라서, 스캔 구동 IC를 구성하는 스위칭 소자의 자체 인덕턴스값에 의해 Y전극과 Z전극의 에너지 회수 회로 구동 성능이 달라질 수 있다.

본 발명은 Z전극과 연결된 회로 구성과 Y전극과 연결된 회로 구성의 차이에 의한 인덕턴스값의 차이로 인해 발생할 수 있는 Y전극 에너지 회수 회로와 Z전극 에너지 회수 회로의 구동 성능 차이를 에너지 회수 회로에 구비된 인덕터들의 인덕턴스값을 조절하여 Y전극 에너지 회수 회로와 Z전극 에너지 회수 회로의 구동 성능을 동일하게 구현하는 것을 그 요지로 한다.

상기 Y전극 에너지 회수 회로와 Z전극 에너지 회수 회로의 구동 성능 차이를 발생시킬 수 있는 요소로는 앞서 서술한 것과 같이 스캔 구동 IC가 될 수 있고, 리셋구간에서 Y전극으로 인가되는 리셋 펄스 구동을 위한 추가 회로가 될 수도 있다.

상기 Y전극과 연결된 회로가 Z전극과 연결된 회로에 비해 더 많기 때문에 Y전극 에너지 회수 회로와 Z전극 에너지 회수 회로의 구동 성능을 동일하게 구현하기 위해서는 Y전극 에너지 회수 회로에 구비된 두 개의 인덕터(L_{1y} , L_{2y})의 인덕턴스값이 Z전극 에너지 회수 회로에 구비된 두 개의 인덕터(L_{1z} , L_{2z})의 인덕턴스값보다 작게 구성되어야 한다. 즉, er_up 동작에 관련된 인덕터가 L_{1y} , L_{1z} 이고, er_dn 동작에 관련된 인덕터가 L_{2y} , L_{2z} 인 경우 상기 인덕터들간의 인덕턴스값의 관계는 $L_{1y} < L_{2y}$, $L_{1z} < L_{2z}$, $L_{1y} < L_{1z}$, $L_{2y} < L_{2z}$ 가 된다. 그리고, 상기 각 인덕터의 값은 측정과 실험 및 시뮬레이션에 의해 결정될 수 있다.

반대로, 상기 Z전극 에너지 회수 회로에 구비된 두 인덕터의 인덕턴스값이 Y전극 에너지 회수 회로에 구비된 두 개 인덕터의 인덕턴스값보다 작게 구성될 수도 있는데, 이는 각 제조사마다 구동 회로에 차이가 있을 수 있기 때문이다. 즉, $L_{1y} < L_{2y}$, $L_{1z} < L_{2z}$, $L_{1z} < L_{1y}$, $L_{2z} < L_{2y}$ 인 관계를 갖도록 인덕터 값을 실험과 시뮬레이션을 통해 결정할 수 있다.

따라서, 본 발명은 er_up 동작과 er_dn 동작이 각각 분리된 하나의 인덕터에 의해 수행되는 경우 $L_{1y} < L_{2y}$, $L_{1z} < L_{2z}$ 이면서 $L_{1y} \neq L_{1z}$, $L_{2y} \neq L_{2z}$ 인 특징을 갖는다.

그리고, er_up 동작이 하나의 인덕터에 의해 수행되고, er_dn 동작이 상기 er_up 동작의 인덕터와 또 다른 하나의 인덕터인 두 개의 인덕터에 의해 수행되는 경우 각 인덕터의 인덕턴스값에 의한 관계는 상황에 따라 달라지며 이에 대한 동작은 본 발명의 상세한 동작에서 설명한다.

도5는 본 발명에 따른 PDP의 에너지 회수 회로에 대한 일 실시예를 보인 것으로, 각 전극의 에너지 회수 회로에는 er_up 동작을 수행하는 인덕터(L_{1y} , L_{1z})와 er_dn 동작을 수행하는 인덕터(L_{2y} , L_{2z})가 따라 구비되고, Y전극 에너지 회수 회로(10)와 패널 사이에 스캔 구동 IC(20)가 구비된 것을 알 수 있다.

즉, Y전극 및 Z전극 에너지 회수 회로(10, 30)는 다수의 스위칭 수단($S_{1y} \sim S_{4y}$ 혹은 $S_{1z} \sim S_{4z}$)과 역전류를 방지하기 위한 두 개의 다이오드(D_{1y} , D_{2y} 혹은 D_{1z} , D_{2z})와 에너지를 저장하는 커패시터(C_{sy} 혹은 C_{sz})와 er_up 동작을 수행하는 인덕터(L_{1y} , L_{1z}) 및 er_dn 동작을 수행하는 인덕터(L_{2y} , L_{2z})로 구성된다.

상기 Y전극 에너지 회수 회로(10) 및 Z전극 에너지 회수 회로(30)에 구비된 인덕터들의 인덕턴스 값은 $L_{1y} < L_{2y}$, $L_{1z} < L_{2z}$ 인 관계를 갖는다. 즉, er_up 시간을 줄이고, er_dn 시간을 늘려 강방전을 일으키고, 에너지 회수 효율을 높일 수 있다.

그리고, 상기 두 에너지 회수 회로(10, 30)의 구동 성능을 동일하게 하기 위해 상기 Y전극 및 Z전극 에너지 회수 회로(10, 30)간 인덕터들의 인덕턴스값은 $L_{1y} < L_{1z}$, $L_{2y} < L_{2z}$ 인 관계를 갖게되는데, 이는 상기 스캔 구동 IC(20)가 패널의 Y전극과 Y전극 에너지 회수 회로(10) 사이에 구성되기 때문이다. 즉, Y전극과 Y전극 에너지 회수 회로(10) 사이에 스캔 구동 IC(20)가 구비되기 때문에 Z전극 에너지 회수 회로(30)와 Z전극간의 에너지 회수 및 공급이 직접 이루어지는 반면, Y전극 에너지 회수 회로(10)와 Y전극간의 에너지 회수 및 공급은 스캔 구동 IC(20)를 구성하는 스위칭 소자(미도시)를 통해 이루어지고, 상기 스위칭 소자는 자체 인덕턴스값(이하, 'Ls'라 함)을 가지고 있기 때문에 Y전극 에너지 회수 회로(10)와 Z전극 에너지 회수 회로(30)의 구동 성능을 동일하게 하기 위해서는 $L_{1y} < L_{1z}$, $L_{2y} < L_{2z}$ 인 관계를 가져야 한다.

그리고, 상기 두 전극의 에너지 회수 회로(10, 30)를 구성하는 인덕터들은 실험 및 측정 그리고 시뮬레이션 등에 의해 결정될 수 있으며, 상기 $L_{1z}=L_{1y}+L_s$ 이고, $L_{2z}=L_{1z}+L_s$ 인 것이 바람직하다.

도6은 본 발명에 따른 PDP의 에너지 회수 회로에 대한 일 실시예를 보인 것으로, 각 전극의 에너지 회수회로(10, 30)에는 er_up 동작은 하나의 인덕터(L_{1y} , L_{1z})에 의해 수행되고, er_dn 동작은 상기 er_up 동작에 사용되는 인덕터(L_{1y} , L_{1z})와 다른 하나의 인덕터(L_{3y} , L_{3z})에 의해 수행되며, Y전극 에너지 회수 회로(10)와 패널 사이에 스캔 구동 IC(20)가 구비된 것을 알 수 있다.

즉, Y전극 및 Z전극 에너지 회수회로(10, 30)는 다수의 스위칭 수단($S_{1y}\sim S_{4y}$ 혹은 $S_{1z}\sim S_{4z}$)과 역전류를 방지하기 위한 두 개의 다이오드(D_{1y} , D_{2y} 혹은 D_{1z} , D_{2z})와 에너지를 저장하는 커패시터(C_{sy} 혹은 C_{sz})와 er_up 동작을 수행하는 인덕터(L_{1y} , L_{1z}) 및 상기 er_up 동작시 사용되는 인덕터(L_{1y} , L_{1z})와 함께 er_dn 동작을 수행하는 인덕터(L_{3y} , L_{3z})로 구성된다.

다시 말해, Y전극에서 er_up 동작이 수행되면 전체 인덕턴스값은 $L_{1y}+L_s$ 가 되고, Z전극에서 er_up 동작이 수행되면 전체 인덕턴스값은 L_{1z} 가 된다. 따라서, er_up 동작의 구동 성능을 동일하게 하기 위한 L_{1z} 과 L_{1y} 의 관계는 $L_{1z}=L_{1y}+L_s$ ($L_{1z}>L_{1y}$)가 된다.

반면, er_dn 동작이 수행될 때의 인덕턴스값을 살펴보면, Y전극의 경우 전체 인덕턴스값은 $L_s+L_{1y}+L_{3y}$ 가 되고, Z전극의 경우 전체 인덕턴스값은 $L_{1z}+L_{3z}$ 가 된다. 따라서, er_up 동작의 구동 성능을 동일하게 하기 위해 L_{3y} 와 L_{3z} 의 인덕턴스값은 같게 된다.

그리고, 각 에너지 회수 회로에서의 두 인덕터간의 관계는 er_up 시간과 er_dn 시간에 따라 달라질 수 있다. 예를 들어, er_dn 시간을 er_up 시간보다 두배이상 길게 하기 위해서는 Z전극 에너지 회수 회로의 경우 $L_{1z}\leq L_{3z}$ 야 되고, Y전극 에너지 회수 회로의 경우에는 $L_s+L_{1y}\leq L_{3y}$ 야 되기 때문에 $L_{1y}<L_{3y}$ 인 관계가 되어야 한다.

상기와 같이 본 발명은 Y전극 에너지 회수 회로와 Z전극 에너지 회수 회로를 구성하는 두 인덕터 값을 스캔 구동 IC에 구비된 스위칭 소자의 자체 인덕터인 L_s 를 고려하여 구성하기 때문에 Y전극 및 Z전극 에너지 회수 회로의 구동 성능을 동일하게 구현할 수 있다.

그리고, 이런 본 발명은 도5와 도6의 동작 설명에 한정하지 않는다. 다시 말해, 각 제조사의 구동 회로마다 차이가 있기 때문에 그 차이에 의해 Y전극 회로의 인덕턴스값이 Z전극 회로의 인덕턴스값보다 작은 경우가 있을 수도 있으며 제1 Y전극 인덕터와 제1 Z전극 인덕터의 인덕턴스값이 같거나 제2 Y전극 인덕터와 제2 Z전극 인덕터의 인덕턴스값이 같을 수도 있는데, 본 발명은 이와 같은 경우에도 적용이 가능하다는 것은 자명하다.

발명의 효과

상기에서 상세히 설명한 바와 같이 본 발명은 패널의 Y전극 회로와 Z전극 회로의 인덕턴스값 차이를 보정하여 Y전극 에너지 회수 회로 및 Z전극 에너지 회수 회로를 구성하는 인덕터들의 인덕턴스값을 조절하여 구성함으로써, 스캔 구동 IC에 의한 영향을 보정하여 Y, Z 전극 회로 성능을 동일하게 구현하며 er_up 시간을 줄여 강한 방전을 발생시키고, er_dn 시간을 크게 하여 에너지 회수 효율을 높일 수 있는 효과가 있다.

또한, 본 발명은 Y, Z 전극 회로 성능을 동일하게 구현하여 각 전극 구동 회로에 대한 신뢰도를 높일 수 있는 효과가 있다.

도면의 간단한 설명

도1은 종래 플라즈마 디스플레이 패널의 에너지 회수 회로에 대한 일 예시도.

도2는 도1의 서스테인 전극에 인가되는 전압(V_p)(a) 및 인덕터에 흐르는 전류(I_L) 변화(b)를 보인 파형도.

도3은 본 발명의 관련 기술인 두 개의 인덕터를 사용하는 에너지 회수 회로에 대한 일 예시도.

도4는 도3에서 $L_2=2L_1$ 인 조건에서 시뮬레이션한 구동 파형도.

도5는 본 발명 플라즈마 디스플레이 패널의 에너지 회수 회로에 대한 일 예시도.

도6은 본 발명 플라즈마 디스플레이 패널의 에너지 회수 회로에 대한 또 다른 일 예시도.

****도면의 주요부분에 대한 부호의 설명****


10:Y전극 에너지 회수 회로 20:스캔 구동 IC

30:Z전극 에너지 회수 회로

$L_{1y}, L_{2y}, L_{1z}, L_{2z}$: 인덕터


도면

도면1




- State 1 (er_up) : S1 closed, S2, S3, S4 open
- State 2 (sus_up) : S1, S3 closed, S2, S4 open
- State 3 (er_dn) : S2 closed, S1, S3, S4 open
- State 4 (sus_dn) : S2, S4 closed, S1, S3 open


도면2




도면3



도면4



도면5



도면6

