## (19) **日本国特許庁(JP)**

# (12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2017-45793 (P2017-45793A)

(43) 公開日 平成29年3月2日(2017.3.2)

(51) Int.Cl.	FI		テーマコード (参考)
HO1L 27/115	5 <b>(2017.01)</b> HO1L	27/10 434	5FO48
HO1L 27/10	( <b>2006.01)</b> HO1L	27/10 4 6 1	5F083
HO1L 21/336	<b>(2006.01)</b> HO1L	29/78 3 7 1	5 F 1 O 1
HO1L 29/786	1 <b>(2006.01)</b> HO1L	27/10 481	5 F 1 1 O
HO1L 29/792	? <b>(2006.01)</b> HO1L	27/08 1 O 2 C	
	審査請求 未	請求 請求項の数 15 OL	(全 51 頁) 最終頁に続く
(21) 出願番号 (22) 出願日	特願2015-165818 (P2015-165818) 平成27年8月25日 (2015.8.25)		ウトロニクス株式会社

東京都江東区豊洲三丁目2番24号

(74)代理人 110002066

特許業務法人筒井国際特許事務所

(72) 発明者 模山 秀樹

東京都江東区豊洲三丁目2番24号 ルネ

サスエレクトロニクス株式会社内

Fターム(参考) 5F048 AB01 AC01 AC03 BA16 BB02 BB06 BB07 BB08 BB11 BB12 BB17 BC02 BC03 BB15 BB16 BC05 BC18 BD04 BE03 BE04 BE09 BF02 BF06 BF07 BF15 BF16 BF17 BF18 BG13 DA25 DA27 DA30

最終頁に続く


(54) 【発明の名称】半導体装置およびその製造方法

# (57)【要約】

【課題】半導体装置の性能を向上させる。

【解決手段】半導体装置は、SOI基板SBのSOI層 14上に、内部に電荷蓄積膜 E C を有するゲート絶縁膜 GIMを介して形成されたゲート電極CGと、ゲート電 極CGの両側のSOI層14にそれぞれ形成されたn型 の半導体領域23aおよびp型の半導体領域23bと、 を有する。ゲート絶縁膜GIMとゲート電極CGとn型 の半導体領域23aとp型の半導体領域23bとにより 不揮発性メモリセルとしてのメモリセルMCが形成され ている。

【選択図】図3



#### 【特許請求の範囲】

## 【請求項1】

基体と、

前記基体上に形成された絶縁層と、

前記絶縁層上に形成された半導体層と、

前記半導体層上に形成され、内部に電荷蓄積部を有するゲート絶縁膜と、

前記ゲート絶縁膜上に形成されたゲート電極と、

平面視において、前記ゲート電極に対して第1の側に位置する部分の前記半導体層に形成された、第1導電型の第1半導体領域と、

平面視において、前記ゲート電極に対して前記第1の側と反対側に位置する部分の前記半導体層に形成された、前記第1導電型と異なる第2導電型の第2半導体領域と、

を有し、

前記ゲート絶縁膜と前記ゲート電極と前記第1半導体領域と前記第2半導体領域とにより不揮発性メモリセルが形成されている、半導体装置。

## 【請求項2】

請求項1記載の半導体装置において、

前記ゲート電極の下方に位置する部分の前記半導体層に形成された、 p 型の第 3 半導体領域を有し、

前記第1導電型はn型であり、

前記第2導電型はp型であり、

前記第2半導体領域におけるp型の不純物濃度は、前記第3半導体領域におけるp型の不純物濃度よりも高い、半導体装置。

## 【請求項3】

請求項2記載の半導体装置において、

前記第1半導体領域におけるn型の不純物濃度は、前記第2半導体領域におけるp型の不純物濃度よりも高い、半導体装置。

# 【請求項4】

請求項2記載の半導体装置において、

前記不揮発性メモリセルに記憶されたデータを読み出す際に、前記第2半導体領域には、前記第1半導体領域に印加される電圧よりも高い電圧が印加される、半導体装置。

#### 【請求項5】

請求項2記載の半導体装置において、

前記不揮発性メモリセルにデータが書き込まれる際に、前記第1半導体領域から前記電荷蓄積部に電子が注入され、

前記不揮発性メモリセルに記憶されたデータが消去される際に、前記第2半導体領域から前記電荷蓄積部に正孔が注入される、半導体装置。

# 【請求項6】

基体と、

前記基体の主面の第1領域、および、前記基体の前記主面の第2領域で、前記基体上に 形成された絶縁層と、

前記絶縁層上に形成された半導体層と、

前記第1領域で、前記半導体層上に形成され、内部に電荷蓄積部を有する第1ゲート絶縁膜と、

前記第1ゲート絶縁膜上に形成された第1ゲート電極と、

前記第1ゲート電極の下方に位置する部分の前記半導体層に形成された第1半導体領域と、

前記第2領域で、前記半導体層上に形成された第2ゲート絶縁膜と、

前記第2ゲート絶縁膜上に形成された第2ゲート電極と、

前記第2ゲート電極の下方に位置する部分の前記半導体層に形成された第2半導体領域と、

10

20

30

- -

40

を有し、

前記第1ゲート絶縁膜と前記第1ゲート電極と前記第1半導体領域とにより不揮発性メ モリセルが形成され、

前記第2ゲート絶縁膜と前記第2ゲート電極と前記第2半導体領域とによりMISFE Tが形成され、

前記第1半導体領域は、第1導電型の第1不純物を含有し、

前記第2半導体領域は、前記第1半導体領域における前記第1不純物の濃度よりも低い 濃度で前記第1不純物を含有するか、または、前記第1不純物を含有しない、半導体装置

# 【請求項7】

請求項6記載の半導体装置において、

前記第2半導体領域は、前記第1不純物を含有し、

前記第1半導体領域のうち前記絶縁層と接触した第1部分における前記第1不純物の濃 度は、前記第2半導体領域における前記第1不純物の濃度よりも高い、半導体装置。

## 【請求項8】

請求項6記載の半導体装置において、

前記第1半導体領域のうち前記第1ゲート絶縁膜と接触した第2部分は、前記第1半導 体 領 域 の う ち 前 記 絶 縁 層 と 接 触 し た 第 3 部 分 に お け る 前 記 第 1 不 純 物 の 濃 度 よ り も 低 い 濃 度で前記第1不純物を含有するか、または、前記第1不純物を含有しない、半導体装置。

#### 【請求項9】

請求項6記載の半導体装置において、

前記第1導電型は、p型であり、

前記第1不純物は、ホウ素からなり、

前記第1半導体領域は、炭素からなる第2不純物を含有する、半導体装置。

#### 【請求項10】

請求項6記載の半導体装置において、

前記第1領域で、平面視において、前記第1ゲート電極に対して第1の側に位置する部 分の前記半導体層に形成された、 n 型の第3半導体領域を有し、

前記第1導電型は、p型であり、

前 記 不 揮 発 性 メ モ リ セ ル に デ ー タ が 書 き 込 ま れ る 際 に 、 前 記 第 3 半 導 体 領 域 か ら 前 記 電 荷蓄積部に電子が注入され、

前 記 不 揮 発 性 メ モ リ セ ル に 記 憶 さ れ た デ ー タ が 消 去 さ れ る 際 に 、 前 記 第 1 半 導 体 領 域 か ら前記電荷蓄積部に正孔が注入される、半導体装置。

# 【請求項11】

(a)基体と、前記基体上に形成された絶縁層と、前記絶縁層上に形成された半導体層 と、を含む半導体基板を用意する工程、

( b )前 記 半 導 体 層 上 に 、 内 部 に 電 荷 蓄 積 部 を 有 す る ゲ ー ト 絶 縁 膜 を 形 成 し 、 前 記 ゲ ー ト絶縁膜上に、ゲート電極を形成する工程、

( c ) 平面視において、前記ゲート電極に対して第 1 の側に位置する部分の前記半導体 層に、第1導電型の第1半導体領域を形成する工程、

(d) 平面視において、前記ゲート電極に対して前記第1の側と反対側に位置する部分 の前記半導体層に、前記第1導電型と異なる第2導電型の第2半導体領域を形成する工程

を有し、

前記ゲート絶縁膜と前記ゲート電極と前記第1半導体領域と前記第2半導体領域とによ リ不揮発性メモリセルが形成される、半導体装置の製造方法。

#### 【請求項12】

請求項11記載の半導体装置の製造方法において、

前記(b)工程では、前記ゲート電極の下方に位置する部分の前記半導体層に、p型の 第3半導体領域を形成し、

10

20

30

40

前記第1導電型はn型であり、

前記第2導電型はp型であり、

前記第2半導体領域におけるp型の不純物濃度は、前記第3半導体領域におけるp型の不純物濃度よりも高い、半導体装置の製造方法。

## 【請求項13】

請求項12記載の半導体装置の製造方法において、

前記第1半導体領域におけるn型の不純物濃度は、前記第2半導体領域におけるp型の不純物濃度よりも高い、半導体装置の製造方法。

#### 【請求項14】

請求項12記載の半導体装置の製造方法において、

前記不揮発性メモリセルに記憶されたデータを読み出す際に、前記第2半導体領域には、前記第1半導体領域に印加される電圧よりも高い電圧が印加される、半導体装置の製造方法。

# 【請求項15】

請求項12記載の半導体装置の製造方法において、

前記不揮発性メモリセルにデータが書き込まれる際に、前記第1半導体領域から前記電荷蓄積部に電子が注入され、

前記不揮発性メモリセルに記憶されたデータが消去される際に、前記第2半導体領域から前記電荷蓄積部に正孔が注入される、半導体装置の製造方法。

#### 【発明の詳細な説明】

#### 【技術分野】

[00001]

本発明は、半導体装置およびその製造技術に関し、例えば、不揮発性メモリを備えた半導体装置およびその製造技術に適用して有効な技術に関する。

#### 【背景技術】

# [0002]

バルク基板に形成されたMISFET(Metal Insulator Semiconductor Field Effect Transistor)においては、微細化に伴って、短チャネル特性または閾値電圧の均一性などの性能が低下し、消費電力が増加しやすい。

#### [0003]

一方、バルク基板としての基体上に埋め込み酸化膜であるBOX(Buried Oxide)層と半導体層であるSOI(Silicon On Insulator)層が形成されたSOI基板上に形成されたMISFETは、微細化された場合でも、バルク基板上のMISFETに比べて短チャネル特性または閾値電圧の均一性などの性能に優れ、低消費電力化にも有利である。また、SOI基板上に形成されたMISFETは、薄膜BOX-SOI上のMISFET、すなわちSOTB(Silicon On Thin Buried oxide)-MISFETと称される。

## [0004]

このようなSOTB-MISFETが搭載された半導体装置として、不揮発性メモリと混載された半導体装置がある。不揮発性メモリとしては、MONOS(Metal-Oxide-Nitride-Oxide-Silicon)膜を電荷蓄積膜として用いたものがある。

## [0005]

特開2014-232810号公報(特許文献1)には、半導体装置において、MONOS膜を用いたメモリセルが、SOI基板のSOI領域に形成される技術が開示されている。特開2006-310860号公報(特許文献2)には、フラッシュメモリにおいて、SOI基板上に形成されたフラッシュブロックと、SOI基板の下面に形成されるボディー電極とが含まれる技術が開示されている。

## [0006]

特表2002-520807号公報(特許文献3)には、非揮発性半導体装置において、メモリートランジスターがSONOSトンネル金属絶縁性半導体電界効果トランジスタ

10

20

30

40

ーを含む技術が開示されている。特開2007-234861号公報(特許文献4)には、半導体装置の製造方法において、半導体基板の第1領域上に第1MISFETを形成し、半導体基板の第2領域上に第2MISFETを形成する技術が開示されている。

【先行技術文献】

【特許文献】

[0007]

【特許文献1】特開2014-232810号公報

【特許文献2】特開2006-310860号公報

【特許文献3】特表2002-520807号公報

【特許文献4】特開2007-234861号公報

【発明の概要】

【発明が解決しようとする課題】

[0008]

このようなSOTB-MISFETと混載される不揮発メモリとしては、SOTB-MISFETが低消費電力化に有利であるため、低電圧読み出しが可能な不揮発性メモリであることが望ましく、例えばSOI基板のSOI層上に形成されたSONOS膜を電荷蓄積膜として用いたメモリセルであることが望ましい。このようなSOI層上に形成されたSONOS膜を有するメモリセルとして、SONOS膜からなるゲート絶縁膜上に形成されたゲート電極と、ゲート電極の下方のSOI層に形成されたチャネル領域と、ゲート電極を挟んで両側のSOI層にそれぞれ形成されたn型の半導体領域と、を有するものがある。

[0009]

このようなSONOS膜を有する不揮発性メモリセルとしてのメモリセルのデータを消去する際には、n型の半導体領域に印加される電圧よりも低い電圧がゲート電極に印加され、チャネル領域から電荷蓄積膜に正孔が注入される。ところが、チャネル領域におけるp型の不純物濃度が低いため、チャネル領域から電荷蓄積膜に注入される正孔の数が少ない。一方、SOI基板の基体から電荷蓄積膜に正孔が注入される速度は遅い。そのため、データの消去速度が遅くなり、半導体装置の性能を向上させることができない。

[0010]

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

[ 0 0 1 1 ]

一実施の形態によれば、半導体装置は、SOI基板のSOI層上に、内部に電荷蓄積部を有するゲート絶縁膜を介して形成されたゲート電極と、ゲート電極の両側のSOI層にそれぞれ形成されたn型の半導体領域およびp型の半導体領域と、を有する。ゲート絶縁膜とゲート電極とn型の半導体領域とp型の半導体領域とにより不揮発性メモリセルが形成されている。

[0012]

また、他の実施の形態によれば、半導体装置は、SOI基板の基体の上面の第1領域で、SOI層に形成された第1チャネル領域と、第1チャネル領域上に、内部に電荷蓄積部を有する第1ゲート絶縁膜を介して形成された第1ゲート電極と、を有する。また、半導体装置は、SOI基板の基体の上面の第2領域で、SOI層に形成された第2チャネル領域と、第2チャネル領域上に第2ゲート絶縁膜を介して形成された第2ゲート電極と、を有する。第1チャネル領域と第1ゲート電極とにより不揮発性メモリセルが形成され、第2チャネル領域と第2ゲート絶縁膜と第2ゲート電極とによりMISFETが形成されている。第1チャネル領域におけるp型の不純物濃度は、第2チャネル領域におけるp型の不純物濃度よりも低い。

[0013]

また、他の実施の形態によれば、半導体装置の製造方法において、SOI基板のSOI

10

20

30

40

層上に、内部に電荷蓄積部を有するゲート絶縁膜を介してゲート電極を形成し、ゲート電 極の両側のSOI層にそれぞれn型の半導体領域およびp型の半導体領域を形成する。ゲ ート絶縁膜とゲート電極とn型の半導体領域とp型の半導体領域とにより不揮発性メモリ セルが形成される。

## 【発明の効果】

[0014]

一実施の形態によれば、半導体装置の性能を向上させることができる。

## 【図面の簡単な説明】

- [0015]
- 【図1】実施の形態1における半導体チップのレイアウト構成例を示す図である。
- 【図2】不揮発性メモリの回路ブロック構成の一例を示す図である。
- 【図3】実施の形態1の半導体装置の要部断面図である。
- 【図4】メモリセルのメモリアレイ構造と動作条件の一例を示す説明図である。
- 【図5】メモリセルのメモリアレイ構造と動作条件の一例を示す説明図である。
- 【図6】メモリセルのメモリアレイ構造と動作条件の一例を示す説明図である。
- 【図7】比較例の半導体装置の要部断面図である。
- 【図8】比較例の半導体装置の要部断面図である。
- 【図9】実施の形態1の半導体装置の要部断面図である。
- 【図10】実施の形態1の半導体装置の要部断面図である。
- 【図11】比較例の半導体装置および実施の形態1の半導体装置において、正孔の密度の 深さ方向の位置依存性を示すグラフである。
- 【図12】実施の形態1の変形例の半導体装置の要部断面図である。
- 【図13】実施の形態1の半導体装置の製造工程の一部を示すプロセスフロー図である。
- 【図14】実施の形態1の半導体装置の製造工程の一部を示すプロセスフロー図である。
- 【図15】実施の形態1の半導体装置の製造工程中の要部断面図である。
- 【図16】実施の形態1の半導体装置の製造工程中の要部断面図である。
- 【図17】実施の形態1の半導体装置の製造工程中の要部断面図である。
- 【 図 1 8 】 実 施 の 形 態 1 の 半 導 体 装 置 の 製 造 工 程 中 の 要 部 断 面 図 で あ る 。
- 【図19】実施の形態1の半導体装置の製造工程中の要部断面図である。
- 【図20】実施の形態1の半導体装置の製造工程中の要部断面図である。
- 【 図 2 1 】 実 施 の 形 態 1 の 半 導 体 装 置 の 製 造 工 程 中 の 要 部 断 面 図 で あ る 。
- 【図22】実施の形態1の半導体装置の製造工程中の要部断面図である。
- 【図23】実施の形態1の半導体装置の製造工程中の要部断面図である。
- 【図24】実施の形態1の半導体装置の製造工程中の要部断面図である。
- 【図25】実施の形態1の半導体装置の製造工程中の要部断面図である。
- 【図26】実施の形態1の半導体装置の製造工程中の要部断面図である。
- 【 図 2 7 】 実 施 の 形 態 2 の 半 導 体 装 置 の 要 部 断 面 図 で あ る 。
- 【図28】実施の形態2の半導体装置の製造工程の一部を示すプロセスフロー図である。
- 【 図 2 9 】 実施の形態 2 の半導体装置の製造工程の一部を示すプロセスフロー図である。
- 【 図 3 0 】 実 施 の 形 態 2 の 半 導 体 装 置 の 製 造 工 程 中 の 要 部 断 面 図 で あ る 。
- 【図31】実施の形態2の半導体装置の製造工程中の要部断面図である。
- 【 図 3 2 】 実 施 の 形 態 2 の 半 導 体 装 置 の 製 造 工 程 中 の 要 部 断 面 図 で あ る 。
- 【 図 3 3 】 実 施 の 形 態 2 の 半 導 体 装 置 の 製 造 工 程 中 の 要 部 断 面 図 で あ る 。
- 【図34】実施の形態2の半導体装置の製造工程中の要部断面図である。
- 【図35】実施の形態2の半導体装置の製造工程中の要部断面図である。
- 【図36】実施の形態2の半導体装置の製造工程中の要部断面図である。
- 【発明を実施するための形態】

# [0016]

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実 施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なも 10

20

30

40

のではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

#### [0017]

また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

## [0018]

さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

## [0019]

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

#### [0020]

また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。

#### [0021]

(実施の形態1)

< 半 導 体 チ ッ プ の レ イ ア ウ ト 構 成 例 >

初めに、実施の形態 1 の半導体装置を備えた半導体チップのレイアウト構成例について説明する。本実施の形態 1 の半導体装置を備えた半導体チップは、SOI基板上に形成されており、SOTB-MISFETが搭載された半導体装置と、不揮発性メモリとが混載されたものである。

# [0022]

本実施の形態1の半導体装置を備えた半導体チップは、相対的に低い電圧で駆動する低耐圧MISFETと、高電圧駆動を可能とするために相対的に高い電圧で駆動する高耐圧MISFETと、書き換え可能な不揮発性メモリセルと、を備えている。なお、後述する図3を用いて説明する半導体装置の断面構造については、nチャネル型の低耐圧MISFETと、pチャネル型の低耐圧MISFETと、不揮発性メモリセルについて、説明する

#### [0023]

図 1 は、実施の形態 1 における半導体チップのレイアウト構成例を示す図である。図 1 に示すように、半導体チップ C H P 1 は、 C P U 1 、 R O M (Read Only Memory) 2 、 R A M 3 、アナログ回路 4 、不揮発性メモリ 5 および I / O (Input/Output)回路 6 を有する。

## [0024]

CPU1は、中央演算処理装置とも呼ばれ、コンピュータなどの心臓部にあたる。このCPU1は、記憶装置から命令を読み出して解読し、それに基づいて多種多様な演算や制御を行うものであり、処理の高速性が要求される。したがって、CPU1を構成しているMISFETには、半導体チップCHP1に形成されている素子の中で、相対的に大きな電流駆動力が必要とされる。すなわち、CPU1は、低耐圧MISFETから構成される

## [0025]

ROM2は、記憶情報が固定され変更できないメモリで、読み出し専用メモリと呼ばれる。ROM2の構成には、MISFETを直列接続したNAND型と、MISFETを並列接続したNOR型がある。NAND型は、集積密度重視であるのに対し、NOR型は、動作速度重視の目的で使用されることが多い。このROM2も動作の高速性が要求されるため、ROM2を構成しているMISFETには、相対的に大きな電流駆動力が必要とさ

10

20

30

40

れる。すなわち、ROM2は、低耐圧MISFETから構成される。

## [0026]

RAM3は、記憶情報をランダムに、すなわち随時記憶されている記憶情報を読み出したり、記憶情報を新たに書き込んだりすることができるメモリであり、随時書き込み読み出しができるメモリとも呼ばれる。ICメモリとしてのRAM3には、ダイナミック回路を用いたDRAM(Dynamic RAM)とスタティック回路を用いたSRAM(Static RAM)の2種類がある。DRAMは、記憶保持動作が必要な随時書き込み読み出しメモリであり、SRAMは、記憶保持動作が不要な随時書き込み読み出しメモリである。これらRAM3も動作の高速性が要求されるため、RAM3を構成しているMISFETには、相対的に大きな電流駆動力が必要とされている。すなわち、RAM3は、低耐圧MISFETから構成される。

[0027]

アナログ回路4は、時間的に連続して変化する電圧や電流の信号、すなわちアナログ信号を扱う回路であり、例えば増幅回路、変換回路、変調回路、発振回路、電源回路などから構成されている。これらアナログ回路4は、半導体チップCHP1に形成された素子の中で、相対的に高耐圧の高耐圧MISFETが使用される。

## [0028]

不揮発性メモリ5は、書き込み動作および消去動作とも電気的に書き換え可能な不揮発性メモリの一種であり、電気的消去可能なプログラマブル読み出し専用メモリとも呼ばれる。本実施の形態1では、この不揮発性メモリ5は、SONOS膜を有する不揮発性メモリセルとしてのメモリセルMC(後述する図3参照)から構成される。メモリセルMCの書き込み動作および消去動作には、例えばFN(Fowler-Nordheim)トンネルが利用される。

[0029]

I/O回路6は、入出力回路であり、半導体チップCHP1内から半導体チップCHP1の外部に接続された機器へのデータの出力や、半導体チップCHP1の外部に接続された機器から半導体チップCHP1内へのデータの入力を行うための回路である。このI/O回路6は、相対的に高耐圧の高耐圧MISFETから構成される。

[0030]

<不揮発性メモリの回路ブロック構成>

次に、図2は、不揮発性メモリの回路ブロック構成の一例を示す図である。図2において、不揮発性メモリ5は、メモリアレイ10と、直接周辺回路部11と、間接周辺回路部12と、を有している。

[0031]

メモリアレイ 1 0 は、不揮発性メモリ 5 の記憶部にあたり、メモリセルが縦と横の 2 次元状(アレイ状)に多数配置されている。メモリセルは、 1 ビットの単位情報を記憶するための回路であり、記憶部であるメモリセルMC(後述する図 3 参照)より構成されている。

[0032]

直接周辺回路部11は、メモリアレイ10を駆動するための回路、すなわち駆動回路であり、例えば電源電圧から数倍の電圧を生成する昇圧回路、昇圧用クロック発生回路、電圧クランプ回路、行や列を選択するカラムデコーダやロウアドレスデコーダ、カラムラッチ回路およびWELL制御回路などを有している。これら直接周辺回路部11を構成するMISFETは、半導体チップCHP1に形成されている素子の中で、相対的に高耐圧を必要とする高耐圧MISFETより形成されている。

[0033]

また、間接周辺回路部12は、メモリアレイの書換え制御回路であり、設定回路、通常用書換えクロック生成部、高速用書換えクロック生成部および書換えタイミング制御部などを有している。これら間接周辺回路部12を構成するMISFETは、半導体チップCHP1に形成されている素子の中で、相対的に低い電圧で駆動し、高速動作が可能な低耐

10

20

30

40

圧MISFETより形成されている。

## [0034]

< 半導体装置の構造>

次に、実施の形態1の半導体装置としての半導体チップCHP1の構造を、図面を参照して説明する。図3は、実施の形態1の半導体装置の要部断面図である。

#### [0035]

図3に示すように、実施の形態1の半導体装置としての半導体チップCHP1は、メモリ形成領域MRと、主回路形成領域ARと、を有する。また、主回路形成領域ARは、低耐圧MISFET形成領域AR1およびAR2を含む。

#### [0036]

メモリ形成領域 M R には、図 1 に示す不揮発性メモリ 5 のメモリセルが形成されており、このメモリセルは、SONOS膜を有するメモリセル M C により形成されている。

#### [0037]

本実施の形態 1 の半導体装置におけるメモリセルMCは、ソース領域およびドレイン領域に相当する 2 つの半導体領域のうち、一方が n 型の半導体領域であり、他方が p 型の半導体領域である点で、通常の電界効果トランジスタとは異なった構造を有する。しかし、本実施の形態 1 におけるメモリセルMCは、ゲート電極、ソース領域およびドレイン領域がそれぞれ電気的に接続された 3 端子素子である点において、通常の電界効果トランジスタと類似しているため、説明の便宜上、トランジスタと称する。

# [ 0 0 3 8 ]

なお、「p型」とは、主要な電荷担体が正孔である導電型を意味し、「n型」とは、「p型」とは異なる導電型であって、主要な電荷担体が電子である導電型を意味する。

#### [0039]

低耐圧MISFET形成領域AR1およびAR2には、高速動作を可能とするために大きな電流駆動力を必要とする低耐圧MISFETとしてのMISFET7aおよび7bが形成されている。MISFET7aは、nチャネル型のMISFETであり、MISFET7bは、pチャネル型のMISFETである。このような低耐圧MISFETとしてのMISFET7aおよび7bが形成される領域としては、例えば、CPU1、ROM2またはRAM3の形成領域などが考えられる。低耐圧MISFETとしてのMISFET7aおよび7bは、例えば、1.5V程度の電源電圧で動作する。

#### [0040]

また、高耐圧MISFET形成領域(図示は省略)には、高耐圧MISFETが形成されている。このような高耐圧MISFETが形成される領域としては、例えば、アナログ回路4の形成領域やI/O回路6が形成されている領域などが考えられる。高耐圧MISFETは、例えば、5V程度の電源電圧で動作する。

## [0041]

図3に示すように、半導体チップCHP1は、半導体基板としてのSOI基板SBを有する。SOI基板SBは、半導体基板としての基体SSと、絶縁層、すなわち埋め込み酸化膜としてのBOX層13と、半導体層としてのSOI層14と、を有する。基体SSの主面としての上面PS上に、BOX層13が形成され、BOX層13上に、SOI層14が形成されている。

#### [0042]

基体SSは、例えばシリコン(Si)基板からなり、好適には、シリコン単結晶基板からなる。BOX層13は、例えば酸化シリコン膜からなる。BOX層13の厚さは、例えば10~40nm程度である。SOI層14は、例えばシリコン単結晶層からなる。SOI層14の厚さは、例えば10~20nm程度である。

#### [0043]

基体SSの上面PSには、素子を分離する素子分離領域SRが形成されている。また、素子分離領域SRによって分離された活性領域が、それぞれメモリ形成領域MR、ならびに、低耐圧MISFET形成領域AR1およびAR2となっている。すなわち、メモリ形

10

20

30

40

成領域MR、ならびに、低耐圧MISFET形成領域AR1およびAR2は、SOI基板SBの上面PSのそれぞれ一部の領域である。メモリ形成領域MRで、基体SSの上面PS側には、p型ウェルPWMが形成されている。同様に、低耐圧MISFET形成領域AR1で、基体SSの上面PS側には、p型ウェルPWLが形成されており、低耐圧MISFET形成領域AR2で、基体SSの上面PS側には、n型ウェルNWLが形成されている。

#### [0044]

なお、BOX層13は、メモリ形成領域MR、ならびに、低耐圧MISFET形成領域AR1およびAR2で、基体SS上に形成されている。

### [0045]

次に、SONOS膜を有する不揮発性メモリセルとしてのメモリセルMCについて説明する。メモリセルMCは、p型ウェルPWMと、半導体領域VTMと、BOX層13と、チャネル領域CHMと、ゲート絶縁膜GIMと、ゲート電極CGと、サイドウォールスペーサSW1およびSW2と、n゚型半導体領域21aと、p゚型半導体領域21bと、n゚型半導体領域22aと、p゚型半導体領域21aと、p゚型半導体領域21aと、p゚型半導体領域21aと、p゚型半導体領域21aと、p゚型半導体領域21aと、p゚型半導体領域21bと、n゚型半導体領域22bと、により形成される。また、ゲート絶縁膜GIMは、例えば酸化シリコン膜からなる絶縁膜IF1と、例えば窒化シリコン膜からなる絶縁膜としての電荷蓄積膜ECと、例えば酸化シリコン膜からなる絶縁膜IF1と、からなる絶縁膜IF2と、を含み、ONO(Oxide-Nitride-Oxide)膜とも称される。なお、「n゚型」および「n゚型」とは、主要な電荷担体が電子である導電型を意味し、「p゚型」および「p゚型」とは、主要な電荷担体が正孔である導電型を意味する。

#### [0046]

メモリ形成領域 M R で、基体 S S の上層部、すなわち基体 S S の上面 P S 側には、 p 型ウェル P W M が形成されている。 p 型ウェル P W M は、例えばホウ素( B )などの p 型の不純物が導入された p 型の半導体領域である。 p 型ウェル P W M における p 型の不純物濃度を、例えば 5 × 1 0 <sup>17</sup> ~ 5 × 1 0 <sup>18</sup> c m <sup>-3</sup>程度とすることができる。

#### [0047]

p型ウェルPWMの上層部には、半導体領域VTMが形成されている。半導体領域VTMは、例えばホウ素(B)などのp型の不純物が導入されたp型の半導体領域であり、メモリセルMCの動作電圧を調整するための半導体領域である。半導体領域VTMにおけるp型の不純物濃度を、例えばp型ウェルPWMにおけるp型の不純物濃度よりも高くすることができる。

# [ 0 0 4 8 ]

メモリ形成領域MRで、SOI層14上には、絶縁膜IF1が形成され、絶縁膜IF1上には、電荷蓄積膜ECが形成され、電荷蓄積膜EC上には、絶縁膜IF2が形成され、絶縁膜IF2が形成され、絶縁膜IF2が形成され、絶縁膜IF2が形成され、がのよいる。すなわち、SOI層14上には、ゲート絶縁膜GIMが形成され、ゲート絶縁膜GIM上には、ゲート電極CGが形成されている。ゲート絶縁膜GIMは、内部に電荷蓄積部としての電荷蓄積膜ECを有する。ゲート電極CGは、例えば多結晶シリコン膜、すなわちポリシリコン膜からなる。

#### [0049]

ゲート電極 C G の下方に位置する部分の S O I 層 1 4 には、半導体領域としてのチャネル領域 C H M が形成されている。チャネル領域 C H M は、例えばホウ素(B)などの p 型の不純物が導入された p 型の半導体領域であるか、または、不純物が導入されておらず、 n 型の導電性および p 型の導電性のいずれをも示さないイントリンシック状態の半導体領域である。また、チャネル領域 C H M が、 p 型の半導体領域である場合でも、チャネル領域 C H M における p 型の不純物濃度は、 p ・型半導体領域 2 1 b および p ・型半導体領域 2 2 b のいずれにおける p 型の不純物濃度よりも低い。チャネル領域 C H M が、 p 型の不純物を含有する場合、チャネル領域 C H M における p 型の不純物濃度を、例えば 5 × 1 0 15

10

20

30

40

 $\sim 5 \times 10^{16} \text{ cm}^{-3}$ 程度とすることができる。

#### [0050]

平面視において、ゲート電極CGの一方の側(図3中左側)の側面には、例えば絶縁膜 からなる側壁部としてのサイドウォールスペーサSW1が形成されている。また、平面視 において、ゲート電極CGの一方の側と反対側(図3中右側)の側面には、例えば絶縁膜 からなる側壁部としてのサイドウォールスペーサSW2が形成されている。すなわち、サ イドウォールスペーサSW2は、ゲート電極CGに対してサイドウォールスペーサSW1 が形成されている側と反対側に形成されている。

## [0051]

サイドウォールスペーサSW1下に位置する部分のSOI層14には、 n <sup>-</sup>型半導体領 域21aが形成されている。また、平面視において、n゚型半導体領域21aを挟んでゲ ート電極 C G と反対側に位置する部分の S O I 層 1 4 には、 n <sup>+</sup>型半導体領域 2 2 a が形 成されている。 n <sup>+</sup>型半導体領域22aは、 n <sup>-</sup>型半導体領域21aと接触しており、 n <sup>+</sup> 型半導体領域22aにおける不純物濃度は、n゚型半導体領域21aにおける不純物濃度 よりも高い。 n <sup>-</sup>型半導体領域 2 1 a と、 n <sup>+</sup>型半導体領域 2 2 a と、により L D D ( Ligh tly Doped Drain)構造が形成されている。 n +型半導体領域 2 2 a における n 型の不純物 濃度を、例えば 5 × 1 0 <sup>19</sup> ~ 5 × 1 0 <sup>20</sup> c m <sup>-3</sup>程度とすることができ、 n <sup>-</sup>型半導体領域 2 1 a における n 型の不純物濃度を、 n <sup>+</sup>型半導体領域 2 2 a における n 型の不純物濃度 よりも低くすることができる。

# [0052]

- 方、サイドウォールスペーサSW2下に位置する部分のSOI層14には、p<sup>-</sup>型半 導体領域21bが形成されている。また、平面視において、p<sup>-</sup>型半導体領域21bを挟 んでゲート電極CGと反対側に位置する部分のSOI層14には、p<sup>+</sup>型半導体領域22 bが形成されている。 p +型半導体領域 2 2 b は、 p -型半導体領域 2 1 b と接触しており 、 p <sup>+</sup>型 半 導 体 領 域 2 2 b に お け る 不 純 物 濃 度 は 、 p <sup>-</sup>型 半 導 体 領 域 2 1 b に お け る 不 純 物 濃度よりも高い。p<sup>-</sup>型半導体領域21bと、p<sup>+</sup>型半導体領域22bと、によりLDD構 造が形成されている。 p <sup>+</sup>型半導体領域22bにおける p 型の不純物濃度を、例えば5x 10<sup>19</sup>~5×10<sup>20</sup>cm<sup>-3</sup>程度とすることができ、p<sup>-</sup>型半導体領域21bにおけるp型 の不純物濃度を、 p +型半導体領域 2 2 b における p 型の不純物濃度よりも低くすること ができる。

# [0053]

すなわち、本実施の形態 1 では、メモリ形成領域MRで、平面視において、ゲート電極 CGに対して一方の側(図3中左側)に位置する部分のSOI層14には、n<sup>-</sup>型半導体 領域21aと、n⁺型半導体領域22aと、を含むn型の半導体領域23aが形成されて いる。また、本実施の形態1では、メモリ形成領域MRで、平面視において、ゲート電極 CGに対して一方の側と反対側(図3中右側)に位置する部分のSOI層14には、p<sup>-</sup> 型 半 導 体 領 域 2 1 b と 、 p + 型 半 導 体 領 域 2 2 b と 、 を 含 む p 型 の 半 導 体 領 域 2 3 b が 形 成されている。p型の半導体領域23bにおけるp型の不純物濃度は、チャネル領域CH Mにおけるp型の不純物濃度よりも高い。

## [0054]

メモリ形成領域MRで、平面視において、サイドウォールスペーサSW1を挟んでゲー ト 電 極 C G と 反 対 側 に 位 置 す る 部 分 の S O I 層 1 4 上 に は 、 選 択 エ ピ タ キ シ ャ ル 成 長 に よ り成長したシリコン膜からなる半導体膜24aが形成されていてもよい。また、この半導 体膜24aにも、n⁺型半導体領域22aが形成されていてもよい。このとき、n⁺型半導 体 領 域 2 2 a は 、 平 面 視 に お い て 、 ゲ ー ト 電 極 C G に 対 し て 一 方 の 側 に 位 置 す る 部 分 の S OI層14、および、半導体膜24aに形成されている。

#### [0055]

また、メモリ形成領域MRで、平面視において、サイドウォールスペーサSW2を挟ん でゲート電極CGと反対側に位置する部分のSOI層14上にも、選択エピタキシャル成 長により成長したシリコン膜からなる半導体膜24bが形成されていてもよい。また、こ

10

20

30

40

20

30

40

50

の半導体膜24bにも、p<sup>+</sup>型半導体領域22bが形成されていてもよい。このとき、p<sup>+</sup>型半導体領域22bは、平面視において、ゲート電極CGに対して一方の側と反対側に位置する部分のSOI層14、および、半導体膜24bに形成されている。

#### [0056]

ゲート電極 C G の上面、 n <sup>+</sup>型半導体領域 2 2 a の上面、および、 p <sup>+</sup>型半導体領域 2 2 b の上面には、低抵抗化を図るため、シリサイド膜 S I L が形成されている。

#### [0.057]

絶縁膜IF1は、例えば酸化シリコン膜からなる。例えばSOI層14から絶縁膜IF 1を介して電荷蓄積膜ECに電子を注入してデータの記憶や消去を行う場合には、絶縁膜 IF1は、トンネル絶縁膜として機能する。

# [0058]

電荷蓄積膜ECは、データ記憶に寄与する電荷を蓄積する電荷蓄積部として設けられた 絶縁膜であり、例えば窒化シリコン膜からなる。したがって、ゲート絶縁膜GIMは、内 部に電荷蓄積部としての電荷蓄積膜ECを有する。また、絶縁膜IF2は、例えば酸化シ リコン膜からなる。

#### [0059]

次に、低耐圧MISFETとしてのnチャネル型のMISFET7aについて説明する。MISFET7aは、p型ウェルPWLと、半導体領域VT1と、BOX層13と、チャネル領域CH1と、ゲート絶縁膜GI1と、ゲート電極GE1と、サイドウォールスペーサSW3と、n゚型半導体領域21cと、n゚型半導体領域21cと、n゚型半導体領域21cと、n゚型半導体領域21cと、n゚型半導体領域21cと、n゚型半導体領域21cと、n゚型半導体領域21cと、n゚型半導体領域21cと、n゚型半導体領域21cと、n゚型半導体領域22cと、により形成される。

## [0060]

低耐圧MISFET形成領域AR1で、基体SSの上層部、すなわち基体SSの上面PS側には、p型ウェルPWLが形成されている。p型ウェルPWLは、例えばホウ素(B)などのp型の不純物が導入されたp型の半導体領域である。p型ウェルPWLにおけるp型の不純物濃度を、例えば5×10<sup>17</sup>~5×10<sup>18</sup>cm<sup>-3</sup>程度とすることができる。

#### [0061]

p型ウェルPWLの上層部には、半導体領域VT1が形成されている。半導体領域VT1は、例えばホウ素(B)などのp型の不純物が導入されたp型の半導体領域であり、MISFET7aの閾値電圧を調整するための半導体領域である。半導体領域VT1におけるp型の不純物濃度を、例えばp型ウェルPWLにおけるp型の不純物濃度よりも高くすることができる。

# [0062]

低耐圧MISFET形成領域AR1で、SOI層14上には、ゲート絶縁膜GI1が形成されており、ゲート絶縁膜GI1上に、ゲート電極GE1が形成されている。ゲート絶縁膜GI1は、例えば酸化シリコン膜からなる。ゲート電極GE1は、例えばポリシリコン膜からなる。

# [0063]

ゲート電極GE1の下方に位置する部分のSOI層14には、チャネル領域CH1が形成されている。チャネル領域CH1は、例えばホウ素(B)などのp型の不純物が導入されたp型の半導体領域であるか、または、不純物が導入されておらず、n型の導電性およびp型の導電性のいずれをも示さないイントリンシック状態の半導体領域である。チャネル領域CH1が、p型の不純物を含有する場合、チャネル領域CH1におけるp型の不純物濃度を、例えば5×10<sup>15</sup>~5×10<sup>16</sup>cm<sup>-3</sup>程度とすることができる。

# [0064]

平面視において、ゲート電極GE1の両側面には、例えば絶縁膜からなる側壁部としてのサイドウォールスペーサSW3が形成されている。

## [0065]

サイドウォールスペーサSW3下に位置する部分のSOI層14には、n゚型半導体領

域 2 1 c が形成されている。また、ゲート電極 G E 1 の両側の各々で、平面視において、 n ・型半導体領域 2 1 c を挟んでゲート電極 G E 1 と反対側に位置する部分の S O I 層 1 4 には、 n ・型半導体領域 2 2 c が形成されている。 n ・型半導体領域 2 2 c は、 n ・型半導体領域 2 1 c と接触しており、 n ・型半導体領域 2 2 c における不純物濃度は、 n ・型半導体領域 2 1 c と、 n ・型半導体領域 2 1 c と、 n ・型半導体領域 2 2 c と、 により L D D 構造を有する n 型の半導体領域 2 3 c が形成されている。 n ・型半導体領域 2 2 c における n 型の不純物濃度を、例えば  $5 \times 10^{19} \sim 5 \times 10^{20}$  c m ・ 型半導体領域 2 2 c における n 型の不純物濃度を、のえば  $5 \times 10^{19} \sim 5 \times 10^{20}$  c m ・ 3程度とすることができ、 n ・型半導体領域 2 1 c における n 型の不純物濃度を、 n ・ 型半導体領域 2 2 c における n 型の不純物濃度を、 c における n 型の不純物濃度を、 n ・ 型半導体領域 2 2 c における n 型の不純物濃度よりも低くすることができる。

# [0066]

低耐圧MISFET形成領域AR1で、平面視において、サイドウォールスペーサSW3を挟んでゲート電極CGと反対側に位置する部分のSOI層14上には、選択エピタキシャル成長により成長したシリコン膜からなる半導体膜24cが形成されていてもよい。また、この半導体膜24cにも、n<sup>+</sup>型半導体領域22cが形成されていてもよい。このとき、n<sup>+</sup>型半導体領域22cは、平面視において、ゲート電極CGに対して両側に位置する部分のSOI層14、および、半導体膜24cに形成されている。

## [0067]

ゲート電極 G E 1 の上面、および、  $n^+$ 型半導体領域 2 2 c の上面には、低抵抗化を図るため、シリサイド膜 S I L が形成されている。

## [0068]

p型ウェルPWLは、低耐圧MISFET形成領域AR1から、平面視において、低耐圧MISFET形成領域AR1の外部の領域AR3にかけて、形成されている。低耐圧MISFET形成領域AR1と領域AR3との間には、素子分離領域SRが設けられている。領域AR3では、隣り合う2つの素子分離領域SRの間のSOI層14およびBOX層13が除去されて開口部OP1が形成され、開口部OP1の底部に露出した部分のp型ウェルPWL上には、p型の半導体領域としてのコンタクト領域CR1が形成されている。コンタクト領域CR1は、領域AR3で、開口部OP1の底部に露出した部分のp型ウェルPWL上に形成された半導体膜24cおよび半導体領域VT1を含む(後述する図26参照)。そのため、領域AR3では、コンタクト領域CR1上に、プラグPGが形成されている。なお、コンタクト領域CR1を介して、プラグPGと電気的に接続されている。なお、コンタクト領域CR1の上面には、シリサイド膜SILが形成されている。

#### [0069]

次に、低耐圧MISFETとしてのpチャネル型のMISFET7bについて説明する。MISFET7bは、n型ウェルNWLと、半導体領域VT2と、BOX層13と、チャネル領域CH2と、ゲート絶縁膜GI2と、ゲート電極GE2と、サイドウォールスペーサSW4と、p゚型半導体領域21dと、p⁺型半導体領域22dと、を有する。すなわち、MISFET7bは、ゲート絶縁膜GI2と、ゲート電極GE2と、p゚型半導体領域21dと、p⁺型半導体領域22dと、により形成される。

#### [0070]

低耐圧MISFET形成領域AR2で、基体SSの上層部、すなわち基体SSの上面PS側には、n型ウェルNWLが形成されている。n型ウェルNWLは、例えばリン(P)またはヒ素(As)などのn型の不純物が導入されたn型の半導体領域である。n型ウェルNWLにおけるn型の不純物濃度を、例えば $5\times10^{17}\sim5\times10^{18}$ cm $^{-3}$ 程度とすることができる。

# [0071]

n型ウェルNWLの上層部には、半導体領域VT2が形成されている。半導体領域VT 2は、例えばリン(P)またはヒ素(As)などのn型の不純物が導入されたn型の半導体領域であり、MISFET7bの閾値電圧を調整するための半導体領域である。半導体領域VT2におけるn型の不純物濃度を、例えばn型ウェルNWLにおけるn型の不純物 10

20

30

40

濃度よりも高くすることができる。

## [0072]

低耐圧MISFET形成領域AR2で、SOI層14上には、ゲート絶縁膜GI2が形成されており、ゲート絶縁膜GI2上に、ゲート電極GE2が形成されている。ゲート絶縁膜GI2は、例えば酸化シリコン膜からなる。ゲート電極GE2は、例えばポリシリコン膜からなる。

#### [ 0 0 7 3 ]

ゲート電極GE2の下方に位置する部分のSOI層14には、チャネル領域CH2が形成されている。チャネル領域CH2は、例えばリン(P)またはヒ素(As)などのn型の不純物が導入されたn型の半導体領域であるか、または、不純物が導入されておらず、n型の導電性およびp型の導電性のいずれをも示さないイントリンシック状態の半導体領域である。チャネル領域CH2が、n型の不純物を含有する場合、チャネル領域CH2におけるn型の不純物濃度を、例えば5×10 $^{15}$ ~5×10 $^{16}$ cm $^{-3}$ 程度とすることができる。

#### [0074]

平面視において、ゲート電極GE2の両側面には、例えば絶縁膜からなる側壁部としてのサイドウォールスペーサSW4が形成されている。

#### [0075]

サイドウォールスペーサ S W 4 下に位置する部分の S O I 層 1 4 には、 p ・型半導体領域 2 1 d が形成されている。また、ゲート電極 G E 1 の両側の各々で、平面視において、 p ・型半導体領域 2 1 d を挟んでゲート電極 G E 2 と反対側に位置する部分の S O I 層 1 4 には、 p ・型半導体領域 2 2 d は、 p ・型半導体領域 2 2 d は、 p ・型半導体領域 2 1 d と接触しており、 p ・型半導体領域 2 2 d における不純物濃度は、 p ・型半導体領域 2 1 d と、 p ・型半導体領域 2 1 d と、 p ・型半導体領域 2 1 d と、 p ・型半導体領域 2 2 d と、 により L D D 構造を有する p 型の半導体領域 2 3 d が形成されている。 p ・型半導体領域 2 2 d における p 型の不純物濃度を、 例えば 5 × 1 0  $^{19}$  ~ 5 × 1 0  $^{20}$  c m  $^{3}$ 程度とすることができ、 p ・型半導体領域 2 1 d における p 型の不純物濃度を、 p ・型半導体領域 2 2 d における p 型の不純物濃度を、 c p ・型半導体領域 2 2 d における p 型の不純物濃度よりも低くすることができる。

## [0076]

低耐圧MISFET形成領域AR2で、平面視において、サイドウォールスペーサSW4を挟んでゲート電極CGと反対側に位置する部分のSOI層14上には、選択エピタキシャル成長により成長したシリコン膜からなる半導体膜24dが形成されていてもよい。また、この半導体膜24dにも、p<sup>+</sup>型半導体領域22dが形成されていてもよい。このとき、p<sup>+</sup>型半導体領域22dは、平面視において、ゲート電極CGに対して両側に位置する部分のSOI層14、および、半導体膜24dに形成されている。

## [0077]

ゲート電極 G E 2 の上面、および、  $p^+$ 型半導体領域 2 2 d の上面には、低抵抗化を図るため、シリサイド膜 S I L が形成されている。

## [0078]

n型ウェルNWLは、低耐圧MISFET形成領域AR2から、平面視において、低耐圧MISFET形成領域AR2の外部の領域AR4にかけて、形成されている。低耐圧MISFET形成領域AR2と領域AR4との間には、素子分離領域SRが設けられている。領域AR4では、隣り合う2つの素子分離領域SRの間のSOI層14およびBOX層13が除去されて開口部OP2が形成され、開口部OP2の底部に露出した部分のn型ウェルNWLの上層部およびn型ウェルNWL上には、n型の半導体領域としてのコンタクト領域CR2が形成されている。コンタクト領域CR2は、領域AR4で、開口部OP2の底部に露出した部分のn型ウェルNWL上に形成された半導体膜24dおよび半導体領域VT2を含む(後述する図25参照)。そのため、領域AR4では、コンタクト領域CR2を介して、プラグPGと電気的に接続されている。なお、コンタクト領域CR2の上面には、シリ

10

20

30

40

サイド膜SILが形成されている。

## [0079]

SOI基板SB上には、メモリセルMC、MISFET7aおよび7bを覆うように、 層間絶縁膜IL1が形成されている。層間絶縁膜IL1は、例えば、酸化シリコン膜からなる絶縁膜、または、窒化シリコン膜からなる絶縁膜と酸化シリコン膜からなる絶縁膜と の積層膜などからなる。層間絶縁膜IL1の上面は平坦化されている。

#### [0080]

層間絶縁膜IL1にはコンタクトホールCNTが形成され、そのコンタクトホールCNT内に、導体膜からなるプラグPGが埋め込まれている。プラグPGは、コンタクトホールCNTの底部、および、側壁上すなわち側面上に形成された薄いバリア導体膜と、このバリア導体膜上にコンタクトホールCNTを埋め込むように形成された主導体膜と、により形成されている。図3では、図面の簡略化のために、プラグPGを構成するバリア導体膜および主導体膜を一体化して示す。なお、プラグPGを構成するバリア導体膜は、例えば、チタン(Ti)膜、窒化チタン(TiN)膜、またはそれらの積層膜とすることができ、プラグPGを構成する主導体膜は、例えばタングステン(W)膜とすることができる

## [0081]

プラグPGは、 n <sup>+</sup>型半導体領域 2 2 a および 2 2 c 、ならびに、 p <sup>+</sup>型半導体領域 2 2 b および 2 2 d の各々の上に形成されており、図示は省略するが、ゲート電極 C G 、 G E 1 および G E 2 の各々の上にも形成されている。そして、プラグPGは、 n <sup>+</sup>型半導体領域 2 2 a および 2 2 c 、ならびに、 p <sup>+</sup>型半導体領域 2 2 b および 2 2 d の各々と、電気的に接続されており、図示は省略するが、ゲート電極 C G 、 G E 1 および G E 2 の各々とも、電気的に接続されている。

# [0082]

プラグPGが埋め込まれた層間絶縁膜IL1上には、層間絶縁膜IL2が形成され、層間絶縁膜IL2に形成された配線溝には、例えば銅(Cu)を主導電材料とする埋込配線としてのダマシン配線として、第1層目の配線ML1が形成されている。また、第1層目の配線ML1上には、ダマシン配線として、上層の配線ML1およびそれよりも上層の配線 ML1およびそれよりも上層の配線は、ダマシン配線に限定されず、配線用の導電膜をパターニングして形成することもでき、例えばタングステン(W)配線またはアルミニウム(A1)配線などとすることもできる。

#### [0083]

<不揮発性メモリセルの動作>

本実施の形態 1 における半導体装置は上記のように構成されており、以下に、この半導体装置に含まれる不揮発性メモリセルとしてのメモリセルの動作について説明する。

# [0084]

図4~図6は、メモリセルのメモリアレイ構造と動作条件(1セル/1トランジスタ)の一例を示す説明図である。図4において、セルトランジスタCT1~CT4のそれぞれは、図3に示すメモリセルMCに対応している。セルトランジスタCT1およびCT2の各々のゲート電極は、ワード線WL1に接続され、セルトランジスタCT3およびCT4の各々のゲート電極は、ワード線WL2に接続されている。

# [0085]

セルトランジスタCT1およびCT3の各々のソース領域としてのn型の半導体領域23aは、ソース線SL1に接続され、セルトランジスタCT2およびCT4の各々のソース領域としてのn型の半導体領域23aは、ソース線SL2に接続されている。セルトランジスタCT1およびCT3の各々のドレイン領域としてのp型の半導体領域23bは、データ線DL1に接続され、セルトランジスタCT2およびCT4の各々のドレイン領域としてのp型の半導体領域23bは、データ線DL2に接続されている。

# [0086]

50

10

20

30

20

30

40

50

セルトランジスタCT1およびCT3の各々のバックゲート(p型ウェル)は、ウェルWE1に接続され、セルトランジスタCT2およびCT4の各々のバックゲート(p型ウェル)は、ウェルWE2に接続されている。

#### [0087]

図4~図6では、説明を簡単にするため、メモリセルが2行2列に配列されている場合を示しているが、これに限定されるわけでなく、実際は、さらに多くのメモリセルがマトリクス状に配置され、メモリアレイを構成している。また、同一ウェルおよび同一ワード線上のメモリセル配列は、図4~図6において、例えばセルトランジスタCT1の1列構成であるが、8ビット(1バイト)構成の場合、同一ウェル上に8列のセルトランジスタが形成されている。この場合、メモリセルの消去および書き込みは、1バイト単位で行われる。

[0088]

次に、図4~図6を用いて、1セル1トランジスタ型のメモリセルの書き込み動作、消去動作および読み出し動作を説明する。

#### [0089]

まず、図4を用いて書き込み動作を説明する。例えば、データが書き込まれるメモリセル、すなわち選択メモリセルSMCにおいて、セルトランジスタCT1にデータが書き込まれる場合を考える。このとき、図4に示すように、ウェルWE1の電位を・1.5Vとし、ワード線WL1の電位を5.5Vとし、ソース線SL1の電位を0Vとし、データ線DL1の電位を1.5Vとする。すると、選択メモリセルSMCに含まれるセルトランジスタCT1において、電荷蓄積膜に電子が例えばFNトンネルで注入されることにより、データが書き込まれる。

[0090]

このとき、ウェルWE2の電位を0Vとし、ワード線WL2の電位を・1.5Vとし、ソース線SL2の電位を0Vとし、データ線DL2の電位を0Vとする。これにより、データが書き込まれないメモリセル、すなわち非選択メモリセルUMCに含まれるセルトランジスタCT2~CT4の各々において、電荷蓄積膜に電子が注入されないようにし、データが書き込まれないようにする。

[0091]

次に、図5を用いて消去動作を説明する。例えば、データが消去されるメモリセル、すなわち選択メモリセルSMCにおいて、セルトランジスタCT1に蓄積されたデータが消去される場合を考える。このとき、図5に示すように、ウェルWE1の電位を1.5Vとし、ワード線WL1の電位を・5.5Vとし、ソース線SL1の電位を0Vとし、データ線DL1の電位を1.5Vとする。すると、選択メモリセルSMCに含まれるセルトランジスタCT1において、電荷蓄積膜に正孔が例えばFNトンネルで注入され、電荷蓄積膜に蓄積された電子が消滅することにより、データが消去される。

[0092]

このとき、ウェルWE2の電位を0Vとし、ワード線WL2の電位を1.5Vとし、ソース線SL2の電位を0Vとし、データ線DL2の電位を0Vとする。これにより、データが消去されないメモリセル、すなわち非選択メモリセルUMCに含まれるセルトランジスタCT2~CT4の各々において、電荷蓄積膜に正孔が注入されないようにし、データが消去されないようにする。

[0093]

次に、図6を用いて読み出し動作を説明する。例えば、データが書き込まれるメモリセル、すなわち選択メモリセルSMCにおいて、セルトランジスタCT1のデータを読み出す場合を考える。このとき、図6に示すように、ウェルWE1の電位を0Vとし、ワード線WL1の電位を1.5Vとし、ソース線SL1の電位を0Vとし、データ線DL1の電位を1.5Vとする。そして、セルトランジスタCT1のソース領域としてのn型の半導体領域23aとドレイン領域としてのp型の半導体領域23bとの間に流れる電流の大きさに基づいて、セルトランジスタCT1のデータを読み出す。

20

30

40

50

#### [0094]

また、ウェルWE2の電位を0Vとし、ワード線WL2の電位を0Vとし、ソース線SL2の電位を0Vとし、データ線DL2の電位を0Vとする。このとき、非選択メモリセルUMCに含まれるセルトランジスタCT2はオンするが、セルトランジスタCT2のソース領域としてのn型の半導体領域23 a とドレイン領域としてのp型の半導体領域23 b との間には電位差がないため電流は流れない。一方、非選択メモリセルUMCに含まれるセルトランジスタCT3およびCT4がオンしないようにすることができる。

## [0095]

なお、上記の図4~図6を用いた説明では、電位という表現を用いたが、電圧が、例えば接地電位に対する電位を意味する場合には、例えばウェルWE1の電位、とは、ウェルWE1に印加される電圧、を意味する。

[0096]

<書き込み動作および消去動作の際の電荷の挙動>

次に、書き込み動作および消去動作の際の電荷の挙動について、比較例の半導体装置を参照しながら説明する。

# [0097]

図7および図8は、比較例の半導体装置の要部断面図である。図9および図10は、実施の形態1の半導体装置の要部断面図である。図7および図9は、メモリセルMCの書き込み動作の際の電荷の挙動を模式的に示している。図8および図10は、メモリセルMCの消去動作の際の電荷の挙動を模式的に示している。なお、図7~図10では、メモリセルMCの周辺を拡大して示し、図3に示したシリサイド膜SIL、層間絶縁膜IL1および層間絶縁膜IL1よりも上方の部分の図示を省略している。また、図7~図10では、電子を「e-」と標記し、正孔を「h+」と表記している。

[0098]

図11は、比較例の半導体装置および実施の形態1の半導体装置において、正孔の密度の深さ方向の位置依存性を示すグラフである。図11は、データを消去するための電圧を印加した直後の、ゲート電極CG、ゲート絶縁膜GIM、チャネル領域CHM、BOX層13、ならびに、半導体領域VTMを含めたp型ウェルPWMの各々における正孔の密度を、TCAD(Technology Computer-Aided Design)シミュレーションにより計算した結果である。なお、本実施の形態1の計算において、p型の半導体領域23bにおけるp型の不純物濃度が、1×10 $^{20}$  c m  $^{-3}$ 以上になるような条件で、計算を行っている。また、比較例の計算においては、p型の半導体領域23bに代え、n型の半導体領域123bを有すること以外の条件を等しくして、計算を行っている。

[0099]

比較例の半導体装置は、メモリセルMCに含まれるソース領域およびドレイン領域に相当する2つの半導体領域のいずれもn型の半導体領域である点で、実施の形態1の半導体装置と異なる。

## [0100]

図7に示すように、メモリセルMCにおいて、サイドウォールスペーサSW2下に位置する部分のSOI層14には、p゚型半導体領域21bに代え、n゚型半導体領域121bが形成されている。また、平面視において、n゚型半導体領域121bを挟んでゲート電極CGと反対側に位置する部分のSOI層14には、n゚型半導体領域122bが形成されている。そのため、比較例では、メモリ形成領域MRで、平面視において、ゲート電極CGに対して一方の側と反対側(図7中右側)に位置する部分のSOI層14には、n゚型半導体領域121bと、n゚型半導体領域122bと、を含むn型の半導体領域123bが形成されている。

#### [0101]

比較例の半導体装置においても、図4を用いて説明した方法と同様の方法により、メモリセルMCにデータを書き込む場合を考える。このような場合、メモリセルMCにデータを書き込む際に、n型の半導体領域23 a および123 b (図4のp型の半導体領域23

20

30

40

50

bに相当)のいずれに印加される電圧よりも高い電圧が、ゲート電極 C G に印加される。このとき、 n 型の半導体領域 2 3 a および 1 2 3 b のいずれからも、電荷蓄積膜 E C に、電子が、例えば F N トンネルにより注入される。この n 型の半導体領域 2 3 a および 1 2 3 b から電荷蓄積膜 E C に電子が注入される速度は、速い。

## [0102]

一方、比較例の半導体装置においても、図5を用いて説明した方法と同様の方法により、メモリセルMCのデータを消去する場合を考える。このような場合、メモリセルMCのデータを消去する際に、n型の半導体領域23 aおよび123b(図4の半導体領域23 bに相当)のいずれに印加される電圧よりも低い電圧がゲート電極CGに印加される。このとき、チャネル領域CHMまたはp型ウェルPWMから、電荷蓄積膜ECに、正孔が、例えばFNトンネルにより注入される。

#### [0103]

ところが、チャネル領域CHMにおけるp型の不純物濃度は、p型ウェルPWMにおけるp型の不純物濃度に比べても低い。そのため、チャネル領域CHMから電荷蓄積膜ECに注入される正孔の数は、p型ウェルPWMから電荷蓄積膜ECに注入される正孔の数に比べ、極めて少ない。また、p型ウェルPWMから電荷蓄積膜ECに正孔を注入する前に、例えばBOX層13を挟んで形成されている容量素子に電荷が蓄積、すなわち充電される必要があるので、p型ウェルPWMから電荷蓄積膜ECに正孔が注入される速度は、チャネル領域CHMから電荷蓄積膜ECに正孔が注入される速度に比べて、遅い。

# [0104]

すなわち、比較例の半導体装置では、データの書き込み速度は速いものの、データの消 去速度が遅くなり、半導体装置の性能を向上させることができない。

# [0105]

一方、本実施の形態 1 の半導体装置では、図 9 および図 1 0 に示すように、メモリセル M C に含まれるソース領域およびドレイン領域に相当する 2 つの半導体領域のうち、一方が n 型の半導体領域 2 3 b である。

# [0106]

本実施の形態 1 の半導体装置においては、メモリセルMCにデータを書き込む際に、 n型の半導体領域 2 3 a および p型の半導体領域 2 3 b のいずれに印加される電圧よりも高い電圧が、ゲート電極 C G に印加される。このとき、図 9 に示すように、 n型の半導体領域 2 3 a から、電荷蓄積膜 E C に、電子が、例えば F N トンネルにより注入される。すなわち、本実施の形態 1 の半導体装置においては、 n型の半導体領域 2 3 a から電荷蓄積膜 E C に電子が注入されることにより、メモリセルMCにデータが書き込まれる。この n型の半導体領域 2 3 a から電荷蓄積膜 E C に電子が注入される速度は、速い。

## [0107]

また、本実施の形態1の半導体装置においては、メモリセルMCのデータを消去する際に、n型の半導体領域23aおよびおよびp型の半導体領域23bのいずれに印加される電圧よりも低い電圧がゲート電極CGに印加される。このとき、図10に示すように、p型の半導体領域23bから、電荷蓄積膜ECに、正孔が、例えばFNトンネルにより注入される。すなわち、本実施の形態1の半導体装置においては、p型の半導体領域23bから電荷蓄積膜ECに正孔が注入されることにより、メモリセルMCに記憶されたデータが消去される。

# [0108]

p型の半導体領域23 bにおけるp型の不純物濃度は、チャネル領域CHMにおけるp型の不純物濃度よりも高い。そのため、p型の半導体領域23 bから電荷蓄積膜ECに注入される正孔の数は、チャネル領域CHMから電荷蓄積膜ECに注入される正孔の数に比べ、極めて多い。

# [0109]

したがって、p型ウェルPWMから電荷蓄積膜ECに正孔が注入される必要がない。また、p型の半導体領域23bから電荷蓄積膜ECに正孔が注入される速度は、チャネル領

域 C H M および p 型ウェル P W M から電荷蓄積膜 E C に正孔が注入される速度に比べ、速い。

# [0110]

図11のグラフからも、データを消去するための電圧を印加した直後に、実施の形態1でのチャネル領域CHMにおける正孔の密度が、比較例でのチャネル領域CHMにおけるに正孔の密度よりも高くなっていることが分かる。また、データを消去するための電圧を印加した直後に、実施の形態1での電荷蓄積膜EC(図11ではゲート絶縁膜GIMとして表記)における正孔の密度が、比較例での電荷蓄積膜EC(図11ではゲート絶縁膜GIMとして表記)における正孔の密度よりも高くなっていることが分かる。これらのことから、図11に示すデータは、本実施の形態1において、比較例に比べ、電荷蓄積膜ECに注入される正孔の数が多いことを裏付けるものである。

## [0111]

<本実施の形態の主要な特徴と効果>

以上説明したように、本実施の形態1の半導体装置では、メモリ形成領域MRで、平面視において、ゲート電極CGに対して一方の側に位置する部分のSOI層14には、n型半導体領域21aと、n゚型半導体領域22aと、を含むn型の半導体領域23aが形成されている。また、本実施の形態1の半導体装置では、メモリ形成領域MRで、平面視において、ゲート電極CGに対して一方の側と反対側に位置する部分のSOI層14には、p゚型半導体領域21bと、p゚型半導体領域22bと、を含むp型の半導体領域23bが形成されている。

#### [0112]

そのため、本実施の形態1の半導体装置では、メモリセルMCのデータを消去する際に、p型の半導体領域23bから電荷蓄積膜ECに正孔が注入される速度が速いので、データの消去速度が速くなり、半導体装置の性能を向上させることができる。

#### [0113]

好適には、n型の半導体領域23aにおけるn型の不純物濃度は、p型の半導体領域23bにおけるp型の不純物濃度よりも高い。

#### [0114]

本実施の形態 1 におけるメモリセルMCでは、チャネル領域CHMがp型の半導体領域である場合、n型の半導体領域 2 3 a におけるn型の不純物濃度を高くした方が、p型の半導体領域 2 3 b におけるp型の不純物濃度を高くした場合よりも、n型の半導体領域 2 3 a とp型の半導体領域 2 3 b との間で流れる電流が大きくなる。そして、n型の半導体領域 2 3 a とp型の半導体領域 2 3 b との間で流れる電流が大きくなると、読み出し電圧を低くすることができるので、半導体装置の性能を向上させることができる。

## [0115]

これは、チャネル領域 C H M が p 型の半導体領域である場合、例えば、 n 型の半導体領域 2 3 a と p 型の半導体領域 2 3 b との間を流れる電流の大きさが、 p 型の半導体領域であるチャネル領域 C H M と n 型の半導体領域 2 3 a との間の p n 接合を流れる電流の大きさの影響を受けるためとも考えられる。このような場合、 p 型の半導体領域 2 3 b における p 型の不純物濃度を高くする場合よりも、 n 型の半導体領域 2 3 a における n 型の不純物濃度を高くした場合に、 p n 接合を流れる電流の大きさをより大きくすることができると考えられる。

## [0116]

具体的には、n<sup>+</sup>型半導体領域22aにおけるn型の不純物濃度を、p<sup>+</sup>型半導体領域2 2bにおけるp型の不純物濃度よりも高くすることができる。

# [0117]

好適には、メモリセルMCに記憶されたデータを読み出す際に、p型の半導体領域23bには、n型の半導体領域23aに印加される電圧よりも高い電圧が印加される。すなわち、メモリセルMCをnチャネル型のMISFETに類似したものと捉えた場合、p型の半導体領域23bをnチャネル型のMISFETのドレイン領域とし、n型の半導体領域

10

20

30

40

23aをnチャネル型のMISFETのソース領域として読み出し動作を行う。

## [0118]

一方、 p型の半導体領域 2 3 bを n チャネル型の M I S F E T のソース領域とし、 n 型の半導体領域 2 3 aを n チャネル型の M I S F E T のドレイン領域とした場合でも、 p型の半導体領域であるチャネル領域 C H M と、 n 型の半導体領域 2 3 a との間の p n 接合に順方向の電圧が印加されれば読み出し動作は可能である。このような場合、 n 型の半導体領域 2 3 a に、 p型の半導体領域 2 3 b に印加される電圧よりも低い電圧を印加すればよい。

## [0119]

しかし、通常のnチャネル型のMISFETにおいては、ソース領域に0Vを印加し、ドレイン領域に正の電圧を印加する、すなわちソース線SL1(図6参照)の電位を0Vとし、データ線DL1(図6参照)の電位を正の電位とする場合が一般的である。このことを考慮すると、データを読み出す際に、p型の半導体領域23bには、n型の半導体領域23aに印加される電圧よりも高い電圧が印加されることが好ましい。そして、このような場合、メモリセルMCが形成されたメモリ形成領域MRと、それ以外の領域との間で、ソース領域に接続される配線同士を電気的に接続するか、または、ドレイン領域に接続される配線同士を電気的に接続するか、または、ドレイン領域に接続される配線同士を電気的に接続するか、または、ドレイン領域に接続される配線同士を電気的に接続することができ、半導体装置の設計を容易にすることができる。

## [0120]

なお、本実施の形態 1 におけるメモリセルMCに含まれる各半導体領域の導電型を一括して逆の導電型にしてもよい。このような場合には、消去動作の際に、正孔に代えて電子を注入することになるが、その電子を注入する速度を速くすることができ、半導体装置の性能を向上させることができる。

# [0121]

また、本実施の形態1におけるメモリセルMCのゲート絶縁膜GIMが、電荷蓄積膜ECに代えて例えば金属膜などの導電膜を有し、かつ、その導電膜が電気的に浮遊した状態であってもよい。すなわち、本実施の形態1におけるメモリセルMCが、電荷蓄積部としてSONOS膜を有するものではなく、フローティングゲートを有するものであってもよい。

# [0122]

< 実施の形態1の半導体装置の変形例>

図12は、実施の形態1の変形例の半導体装置の要部断面図である。

# [0123]

図12に示すように、隣り合う2つのメモリセルMCとしてのメモリセルMC1およびMC2が、メモリセルMC1およびMC2の各々に含まれるn型の半導体領域23a同士が隣り合うように配置され、配線ML1としての配線ML11が、ソース線として共有されていてもよい。すなわち、配線ML11は、プラグPGおよびシリサイド膜SILを介してメモリセルMC1のn型の半導体領域23aと電気的に接続され、かつ、プラグPGおよびシリサイド膜SILを介してメモリセルMC2のn型の半導体領域23aと電気的に接続されていてもよい。これにより、半導体チップの面積を低減し、配線ML1の数を低減することができる。

#### [0124]

また、図12に示すように、隣り合う2つのメモリセルMCとしてのメモリセルMC1およびMC2の各々に含まれるp型ウェルPWMが、接触せず、分離されていてもよい。これにより、例えばメモリセルMC1およびMC2の各々に含まれるp型ウェルPWMに印加される電圧を、個別に制御することができる。

#### [0125]

< 半導体装置の製造方法>

次に、本実施の形態1の半導体装置の製造方法について説明する。

# [0126]

10

20

30

20

30

40

50

図13および図14は、実施の形態1の半導体装置の製造工程の一部を示すプロセスフロー図である。図15~図26は、実施の形態1の半導体装置の製造工程中の要部断面図である。図15~図26には、メモリ形成領域MRおよび主回路形成領域ARの要部断面図が示されている。

## [0127]

本実施の形態1においては、メモリ形成領域MRにnチャネル型のMISFETに類似した構造を有するメモリセルMC(図26参照)を形成する場合について説明するが、導電型を逆にしてpチャネル型のMISFETに類似した構造を有するメモリセルMCを形成することもできる(以下の実施の形態においても同様)。

## [0128]

本実施の形態1においては、主回路形成領域ARの低耐圧MISFET形成領域AR1に、nチャネル型のMISFET7a(図25参照)を形成し、主回路形成領域ARの低耐圧MISFET7b(図26参照)を形成する場合について説明する。なお、主回路形成領域ARのうち低耐圧MISFET形成領域AR1の外部の領域を領域AR3とし、主回路形成領域ARのうち低耐圧MISFET形成領域AR2の外部の領域を領域AR4とする。

## [0129]

まず、図15に示すように、SOI基板SBを用意、すなわち準備する(図13のステップS1)。このステップS1では、基体SSと、メモリ形成領域MR、ならびに、低耐圧MISFET形成領域AR1およびAR2で、基体SS上に形成されたBOX層13と、BOX層13上に形成されたSOI層14と、を有する、半導体基板としてのSOI基板SBを用意する。

## [0130]

基体SSは、例えばシリコン(Si)基板からなり、好適には、シリコン単結晶基板からなる。BOX層13は、例えば酸化シリコン膜からなる。BOX層13の厚さは、例えば10~40nm程度である。SOI層14は、例えばシリコン単結晶層からなる。SOI層14の厚さは、例えば10~20nm程度である。

#### [0131]

次に、図15に示すように、素子分離領域SRを形成する(図13のステップS2)。 このステップS2では、例えば、STI(Shallow Trench Isolation)法を用いて素子分離領域SRを形成する。

# [0132]

このSTI法では、まず、SOI基板SBにフォトリソグラフィ技術およびエッチング技術を使用して素子分離溝を形成する。そして、素子分離溝を埋め込むようにSOI基板SB上に、例えば酸化シリコン膜からなる絶縁膜を形成し、その後、化学的機械的研磨(Chemical Mechanical Polishing:СМР)法により、SOI基板SB上に形成された不要な絶縁膜を除去する。これにより、素子分離溝内にだけ絶縁膜を埋め込んだ素子分離領域SRを形成することができる。

# [0133]

このようにして、素子分離領域SRを形成することにより、素子分離領域SRによって、メモリ形成領域MRと主回路形成領域ARとが区画され、主回路形成領域ARは、低耐圧MISFET形成領域AR2と領域AR3と領域AR4とに区画される。

# [0134]

次に、図15に示すように、犠牲酸化膜SO1を形成する(図13のステップS3)。このステップS3では、メモリ形成領域MR、ならびに、低耐圧MISFET形成領域AR1およびAR2で、SOI層14上に、犠牲酸化膜SO1を、例えば熱酸化法などにより形成する。このとき、メモリ形成領域MR、ならびに、低耐圧MISFET形成領域AR1およびAR2で、SOI層14上に、犠牲酸化膜SO1が形成される。犠牲酸化膜SO1は、例えば酸化シリコン膜からなる。なお、犠牲酸化膜SO1は、領域AR3および

AR4でも、SOI層14上に形成される。

## [0135]

犠牲酸化膜SO1を形成することにより、後述するステップS4において、p型ウェルPWMおよびPWL、ならびに、n型ウェルNWL(後述する図16参照)を形成する際に、SOI層14に損傷が加えられることを防止することができる。

## [0136]

次に、図16に示すように、 p 型ウェル P W M および P W L 、ならびに、 n 型ウェル N W L を形成する(図13のステップS4)。

## [0137]

このステップS4では、まず、低耐圧MISFET形成領域AR1およびAR2を覆い、かつ、メモリ形成領域MRを露出させるように、レジスト膜(図示は省略)をパターニングする。そして、パターニングされたレジスト膜(図示は省略)をマスクにしたイオン注入法により、例えばホウ素(B)などのp型の不純物を、基体SSに導入する。

## [0138]

これにより、メモリ形成領域MRで、基体SSの主面としての上面PS側に、p型ウェルPWMを形成する。p型ウェルPWMにおけるp型の不純物濃度が、例えば $5\times10^{17}$  ~  $5\times10^{18}$  c m  $^{-3}$  程度になるように、イオン注入の際の注入条件が調整される。このとき、メモリ形成領域MRで、SOI層14上に犠牲酸化膜SO1が形成されているため、イオン注入法によりp型ウェルPWMを形成する際に、p型ウェルPWMの上面に損傷が加えられることを防止することができる。

#### [0139]

このステップS4では、また、メモリ形成領域MRおよび低耐圧MISFET形成領域AR2を覆い、かつ、低耐圧MISFET形成領域AR1を露出させるように、パターニングされたレジスト膜(図示は省略)をマスクにしたイオン注入法により、例えばホウ素(B)などのp型の不純物を、基体SSに導入する。

## [0140]

これにより、低耐圧MISFET形成領域AR1で、基体SSの上面PS側に、p型ウェルPWLを形成する。p型ウェルPWLにおけるp型の不純物濃度が、例えば $5 \times 10^{17} \sim 5 \times 10^{18}$  c m  $^{-3}$  程度になるように、イオン注入の際の注入条件が調整される。このとき、低耐圧MISFET形成領域AR1で、SOI層14上に犠牲酸化膜SO1が形成されているため、イオン注入法によりp型ウェルPWLを形成する際に、SOI層14に損傷が加えられることを防止することができる。

#### [0141]

なお、 p 型ウェル P W L は、低耐圧 M I S F E T 形成領域 A R 1 の外部の領域 A R 3 でも、基体 S S の上面 P S 側に形成される。

#### [0142]

このステップS4では、また、メモリ形成領域MRおよび低耐圧MISFET形成領域AR1を覆い、かつ、低耐圧MISFET形成領域AR2を露出させるように、レジスト膜(図示は省略)をパターニングする。そして、パターニングされたレジスト膜(図示は省略)をマスクにしたイオン注入法により、例えばリン(P)またはヒ素(As)などのn型の不純物を、基体SSに導入する。

#### [ 0 1 4 3 ]

これにより、低耐圧MISFET形成領域AR2で、基体SSの上面PS側に、n型ウェルNWLを形成する。n型ウェルNWLにおけるn型の不純物濃度が、例えば5×10<sup>17</sup>~5×10<sup>18</sup>cm<sup>-3</sup>程度になるように、イオン注入の際の注入条件が調整される。このとき、低耐圧MISFET形成領域AR2で、SOI層14上に犠牲酸化膜SO1が形成されているため、イオン注入法によりn型ウェルNWLを形成する際に、SOI層14に損傷が加えられることを防止することができる。

#### [ 0 1 4 4 ]

なお、 n 型ウェル N W L は、低耐圧 M I S F E T 形成領域 A R 2 の外部の領域 A R 4 で

20

10

30

40

も、基体SSの上面PS側に形成される。

## [0145]

次に、図17に示すように、半導体領域VTM、VT1およびVT2を形成する(図1 3のステップS5)。

## [0146]

このステップS5では、低耐圧MISFET形成領域AR1およびAR2を覆い、かつ、メモリ形成領域MRを露出させるように、レジスト膜(図示は省略)をパターニングする。そして、パターニングされたレジスト膜(図示は省略)をマスクにしたイオン注入法により、例えばホウ素(B)などのp型の不純物を、p型ウェルPWMの上層部に導入する。

[0147]

これにより、メモリ形成領域MRで、 p型ウェルPWMの上層部に、半導体領域VTMを形成する。半導体領域VTMにおけるp型の不純物濃度が、例えば5×10<sup>17</sup>~5×10<sup>18</sup> cm<sup>-3</sup>程度で、かつ、p型ウェルPWMにおけるp型の不純物濃度よりも高くなるように、イオン注入の際の注入条件が調整される。このとき、メモリ形成領域MRで、SOI層14上に犠牲酸化膜SO1が形成されているため、イオン注入法により半導体領域VTMを形成する際に、SOI層14に損傷が加えられることを防止することができる。

[0148]

このステップS5では、また、メモリ形成領域MRおよび低耐圧MISFET形成領域AR2を覆い、かつ、低耐圧MISFET形成領域AR1を露出させるように、レジスト膜(図示は省略)をパターニングする。そして、パターニングされたレジスト膜(図示は省略)をマスクにしたイオン注入法により、例えばホウ素(B)などのp型の不純物を、p型ウェルPWLの上層部に導入する。

[0149]

これにより、低耐圧MISFET形成領域AR1で、p型ウェルPWLの上層部に、半導体領域VT1を形成する。半導体領域VT1におけるp型の不純物濃度が、例えば5×10<sup>17</sup>~5×10<sup>18</sup> c m <sup>-3</sup>程度で、かつ、p型ウェルPWLにおけるp型の不純物濃度よりも高くなるように、イオン注入の際の注入条件が調整される。このとき、低耐圧MISFET形成領域AR1で、SOI層14上に犠牲酸化膜SO1が形成されているため、イオン注入法により半導体領域VT1を形成する際に、SOI層14に損傷が加えられることを防止することができる。

[0150]

なお、半導体領域VT1は、低耐圧MISFET形成領域AR1の外部の領域AR3でも、p型ウェルPWLの上層部に形成される。

[0151]

このステップS5では、また、メモリ形成領域MRおよび低耐圧MISFET形成領域AR1を覆い、かつ、低耐圧MISFET形成領域AR2を露出させるように、レジスト膜(図示は省略)をパターニングする。そして、パターニングされたレジスト膜(図示は省略)をマスクにしたイオン注入法により、例えばリン(P)またはヒ素(As)などのn型の不純物を、n型ウェルNWLの上層部に導入する。

[ 0 1 5 2 ]

これにより、低耐圧MISFET形成領域AR2で、n型ウェルNWLの上層部に、半導体領域VT2を形成する。半導体領域VT2におけるn型の不純物濃度が、例えば5x10<sup>17</sup>~5×10<sup>18</sup>cm<sup>・3</sup>程度で、かつ、n型ウェルNWLにおけるn型の不純物濃度よりも高くなるように、イオン注入の際の注入条件が調整される。このとき、低耐圧MISFET形成領域AR2で、SOI層14上に犠牲酸化膜SO1が形成されているため、イオン注入法により半導体領域VT2を形成する際に、SOI層14に損傷が加えられることを防止することができる。

[0153]

なお、半導体領域VT2は、低耐圧MISFET形成領域AR2の外部の領域AR4で

10

20

30

40

も、n型ウェルNWLの上層部に形成される。

## [0154]

このステップS5では、次に、図17に示すように、メモリ形成領域MR、ならびに、低耐圧MISFET形成領域AR1およびAR2で、SOI層14上に形成されている犠牲酸化膜SO1を、例えばフッ酸(HF)を用いたウェットエッチングにより、除去する

#### [ 0 1 5 5 ]

このステップS5では、次に、図17に示すように、開口部OP1およびOP2を形成する。すなわち、領域AR3で、レジスト膜をマスクとした異方性ドライエッチング法により、SOI層14の一部を除去し、続いてウェットエッチング法によりBOX層13を除去することにより、SOI層14およびBOX層13を貫通して半導体領域VT1に達する開口部OP1を形成する。また、領域AR4で、レジスト膜をマスクとした異方性ドライエッチング法により、SOI層14の一部を除去し、続いてウェットエッチング法によりBOX層13を除去することにより、SOI層14およびBOX層13を貫通して半導体領域VT2に達する開口部OP2を形成する。開口部OP1は、p型ウェルPWLとの電気的接触を確保するために形成され、開口部OP2は、n型ウェルNWLとの電気的接触を確保するために形成する。

# [0156]

次に、図18に示すように、絶縁膜IFGおよびIS1を形成する(図4のステップS6)。

#### [0157]

このステップS6では、まず、図18に示すように、メモリ形成領域MR、ならびに、低耐圧MISFET形成領域AR1およびAR2で、SOI層14上に、犠牲酸化膜SO2を、例えば熱酸化法などにより形成する。

#### [ 0 1 5 8 ]

このとき、メモリ形成領域MR、ならびに、低耐圧MISFET形成領域AR1およびAR2で、SOI層14上に、犠牲酸化膜SO2が形成される。犠牲酸化膜SO2は、例えば酸化シリコン膜からなる。なお、犠牲酸化膜SO2は、領域AR3でも、半導体領域VT1上に形成され、領域AR4でも、半導体領域VT2上に形成される。

## [0159]

このステップS6では、次に、図18に示すように、レジスト膜(図示は省略)をマスクとしたエッチングにより、メモリ形成領域MRに形成されている犠牲酸化膜SO2を除去する。

# [0160]

このステップS6では、次に、図18に示すように、メモリ形成領域MR、ならびに、低耐圧MISFET形成領域AR1およびAR2で、SOI層14上に、犠牲酸化膜SO2を覆う絶縁膜IFGを形成する。具体的には、メモリ形成領域MR、ならびに、低耐圧MISFET形成領域AR1およびAR2で、SOI層14上に、犠牲酸化膜SO2を覆う絶縁膜IF1を形成し、絶縁膜IF1上に電荷蓄積膜ECを形成し、電荷蓄積膜EC上に絶縁膜IF2を形成する。絶縁膜IF1と、電荷蓄積膜ECと、絶縁膜IF2と、により絶縁膜IFGが形成される。絶縁膜IFGは、内部に電荷蓄積部としての電荷蓄積膜ECを有する絶縁膜である。なお、絶縁膜IFGは、領域AR3でも、犠牲酸化膜SO2上に形成され、領域AR4でも、犠牲酸化膜SO2上に形成される。

# [0161]

絶縁膜IF1は、例えば酸化シリコン膜からなる。好適には、絶縁膜IF1を、ISSG(In Situ Steam Generation)酸化法により形成することができる。ISSG酸化法は、減圧した熱処理チャンバ内に水素と酸素を直接導入し、例えば800~1100 の温度に加熱したシリコンなどからなるSOI層14の表面でラジカル酸化反応をさせることにより、SOI層14の表面に例えば酸化シリコンからなる酸化膜を形成する方法である。ISSG酸化法における酸化力は、ラジカル酸化反応を用いるため、例えば熱酸化法な

10

20

30

40

20

30

40

50

どにおける酸化力に比べて高い。したがって、ISSG酸化法を用いることにより、緻密で良質な膜質の酸化シリコン膜からなる絶縁膜IF1を形成することができる。絶縁膜IF1の厚さは、例えば2nm程度である。

## [0162]

電荷蓄積膜 E C は、例えば窒化シリコン膜からなる。例えば、電荷蓄積膜 E C を、 C V D (Chemical Vapor Deposition)法により形成することができる。電荷蓄積膜 E C の厚さは、例えば 8 n m 程度である。

## [0163]

絶縁膜IF2は、例えば酸化シリコン膜からなる。好適には、絶縁膜IF2を、例えば、HTO(High Temperature Oxide)法により形成することができ、これにより、緻密で良質な膜質の酸化シリコン膜からなる絶縁膜IF2を形成することができる。絶縁膜IF2の厚さは、例えば3nm程度である。

## [0164]

次に、図19に示すように、レジスト膜(図示は省略)をマスクとしたエッチングにより、低耐圧MISFET形成領域AR1およびAR2に形成されている絶縁膜IFGおよび犠牲酸化膜SO2を除去する。このようにして、メモリ形成領域MRで、SOI層14上に、緻密で絶縁耐性に優れた良質な膜質の積層絶縁膜としての絶縁膜IFGを形成することができる。絶縁膜IFGは、ONO(Oxide Nitride Oxide)膜とも称される。なお、領域AR3およびAR4でも、絶縁膜IFGおよび犠牲酸化膜SO2が除去される。

# [0165]

このステップS6では、次に、図19に示すように、低耐圧MISFET形成領域AR 1およびAR2で、SOI層14上に、ゲート絶縁膜用の絶縁膜IS1を、例えば熱酸化 法などにより形成する。犠牲酸化膜SO1は、例えば酸化シリコン膜からなる。なお、絶 縁膜IS1は、領域AR3でも、半導体領域VT1上に形成され、領域AR4でも、半導 体領域VT2上に形成される。

## [0166]

次に、図20に示すように、導電膜CF1を形成する(図13のステップS7)。このステップS7では、メモリ形成領域MR、ならびに、低耐圧MISFET形成領域AR1およびAR2で、絶縁膜IFG上に、ゲート電極用の導電膜CF1を形成する。

# [0167]

好適には、導電膜CF1は、多結晶シリコン膜、すなわちポリシリコン膜からなる。このような導電膜CF1を、CVD法などを用いて形成することができる。導電膜CF1の厚さを、絶縁膜IFGおよびIS1を覆うように十分な程度の厚さとすることができる。また、導電膜CF1の成膜時は導電膜CF1をアモルファスシリコン膜として成膜してから、その後の熱処理でアモルファスシリコン膜を多結晶シリコン膜とすることもできる。

## [0168]

好適には、メモリ形成領域MRおよび低耐圧MISFET形成領域AR1では、導電膜CF1に含まれる導電膜CF11として、例えばリン(P)またはヒ素(As)などのn型の不純物を導入したものを用いることができる。また、低耐圧MISFET形成領域AR2では、導電膜CF1に含まれる導電膜CF12として、例えばホウ素(B)などのp型の不純物を導入したものを用いることができる。

#### [0169]

不純物は、導電膜CF1の成膜時または成膜後に導入することができる。導電膜CF1の成膜時に不純物を導入する場合には、導電膜CF1の成膜用のガスにドーピングガスを含ませることで、不純物が導入された導電膜CF1を成膜することができる。あるいは、シリコン膜の成膜後に不純物を導入する場合には、意図的には不純物を導入せずにシリコン膜を成膜した後に、このシリコン膜に不純物をイオン注入法などで導入することにより、不純物が導入された導電膜CF1を形成することができる。

## [0170]

次に、図21に示すように、導電膜CF1および絶縁膜IFGをパターニングする(図

1 3 のステップ S 8 )。

## [0171]

このステップS8では、まず、図21に示すように、導電膜CF1上に、例えば窒化シリコン膜などからなるハードマスク膜HMを形成し、ハードマスク膜HM上にレジスト膜(図示は省略)を塗布した後、フォトリソグラフィ技術およびエッチング技術を使用することにより、ハードマスク膜HMをパターニングする。ハードマスク膜HMは、メモリ形成領域MRのうち、ゲート電極CGを形成する領域に配置された部分の導電膜CF1が、ハードマスク膜HMにより覆われ、メモリ形成領域MRのうち、ゲート電極CGを形成する領域以外の領域に配置された部分の導電膜CF1が、ハードマスク膜HMから露出するように、パターニングされる。また、ハードマスク膜HMは、低耐圧MISFET形成領域AR1およびAR2でも同様に、ゲート電極GE1およびGE2を形成する領域に配置された部分の導電膜CF1が、ハードマスク膜HMにより覆われるように、パターニングされる。

[0172]

このステップS8では、次に、図21に示すように、パターニングされたハードマスク 膜HMをマスクとして用いて、導電膜CF1、ならびに、絶縁膜IFGおよびIS1を、 例えばドライエッチングなどによりエッチングしてパターニングする。

[0173]

これにより、メモリ形成領域MRで、導電膜CF1からなるゲート電極CGが形成され、ゲート電極CGとSOI層14との間の部分の絶縁膜IFGからなるゲート絶縁膜GIMが形成される。すなわち、ゲート電極CGは、メモリ形成領域MRで、SOI層14上に、ゲート絶縁膜GIMを介して形成される。

[0174]

また、低耐圧MISFET形成領域AR1で、SOI層14上に、導電膜CF1からなるゲート電極GE1が形成され、ゲート電極GE1とSOI層14との間の部分の絶縁膜IS1からなるゲート絶縁膜GI1が形成される。すなわち、ゲート電極GE1は、低耐圧MISFET形成領域AR1で、SOI層14上に、ゲート絶縁膜GI1を介して形成される。

[0175]

また、低耐圧MISFET形成領域AR2で、SOI層14上に、導電膜CF1からなるゲート電極GE2が形成され、ゲート電極GE2とSOI層14との間の部分の絶縁膜IS1からなるゲート絶縁膜GI2が形成される。すなわち、ゲート電極GE2は、低耐圧MISFET形成領域AR2で、SOI層14上に、ゲート絶縁膜GI2を介して形成される。

[0176]

このように、図18~図21を用いて説明した工程を行うことにより、SOI層14上に、内部に電荷蓄積膜ECを有するゲート絶縁膜GIMを形成し、ゲート絶縁膜GIM上に、ゲート電極CGを形成することになる。

[0177]

なお、図18~図21を用いて説明した工程は一例である。したがって、例えば、メモリ形成領域MRでゲート絶縁膜用の絶縁膜およびゲート電極用の導電膜を形成する工程を、低耐圧MISFET形成領域AR1およびAR2でゲート絶縁膜用の絶縁膜およびゲート電極用の導電膜を形成する工程の前または後に行うなど、各種の方法を用いることができる。

[0178]

次に、図22に示すように、サイドウォールスペーサSP1、SP2、SP3およびSP4を形成する(図13のステップS9)。

[0179]

このステップS9では、まず、図22に示すように、メモリ形成領域MR、低耐圧MI SFET形成領域AR1およびAR2で、SOI層14上に、サイドウォールスペーサ用 10

20

30

40

20

30

40

50

の絶縁膜IS2を形成する。絶縁膜IS2は、例えば窒化シリコン膜からなる。

## [0180]

このステップS10では、次に、図22に示すように、絶縁膜IS2を、例えば異方性エッチングによりエッチバックする。このようにして、メモリ形成領域MRで、ゲート電極CGの一方の側(図22中左側)の側面に、絶縁膜IS2からなるサイドウォールスペーサSP1を形成し、ゲート電極CGの一方の側と反対側(図22中右側)の側面に、絶縁膜IS2からなるサイドウォールスペーサSP2を形成する。

## [0181]

また、低耐圧MISFET形成領域AR1で、ゲート電極GE1の両側面の各々に、絶縁膜IS2からなるサイドウォールスペーサSP3をそれぞれ形成し、低耐圧MISFET形成領域AR2で、ゲート電極GE2の両側面の各々に、絶縁膜IS2からなるサイドウォールスペーサSP4をそれぞれ形成する。

## [0182]

次に、図23に示すように、半導体膜24a、24b、24cおよび24dを形成する(図13のステップS10)。このステップS10では、メモリ形成領域MRで、サイドウォールスペーサSP1を挟んでゲート電極CGと反対側に位置する部分のSOI層14上に、例えば20nm程度のエピタキシャルシリコン膜からなる半導体膜24aを、選択的に形成する。また、メモリ形成領域MRで、サイドウォールスペーサSP2を挟んでゲート電極CGと反対側に位置する部分のSOI層14上に、例えば20nm程度のエピタキシャルシリコン膜からなる半導体膜24bを、選択的に形成する。

#### [0183]

また、低耐圧MISFET形成領域AR1で、サイドウォールスペーサSP3を挟んでゲート電極GE1と反対側に位置する部分のSOI層14上に、例えば厚さ20nm程度のエピタキシャルシリコン膜からなる半導体膜24cを、選択的に形成する。また、低耐圧MISFET形成領域AR2で、サイドウォールスペーサSP4を挟んでゲート電極GE2と反対側に位置する部分のSOI層14上に、例えば厚さ20nm程度のエピタキシャルシリコン膜からなる半導体膜24dを、選択的に形成する。

#### [0184]

この半導体膜24a、24b、24cおよび24dは、SOI層14の表面を清浄にし、自然酸化膜を除去した状態で、例えばモノシランガスを原料とするCVD法により形成する。このとき、領域AR3で、開口部OP1の底部に露出した半導体領域VT1上、すなわち開口部OP1の内部にも、半導体膜24cが形成される。また、領域AR4で、開口部OP2の底部に露出した半導体領域VT2上、すなわち開口部OP2の内部にも、半導体膜24dが形成される。

# [0185]

なお、半導体膜 2 4 a 、 2 4 b 、 2 4 c および 2 4 d の選択成長は必須ではなく、素子特性の要求によっては省略することもできる。

## [0186]

次に、図24に示すように、サイドウォールスペーサSP1、SP2、SP3およびSP4を除去する(図14のステップS11)。このステップS11では、メモリ形成領域MR、ならびに、低耐圧MISFET形成領域AR1およびAR2で、ゲート電極CG、GE1およびGE2の両側面に形成されているサイドウォールスペーサSP1、SP2、SP3およびSP4を、例えば室化シリコン膜からなるサイドウォールスペーサSP1、SP2、SP3およびSP4を除去する際に、例えば窒化シリコン膜からなるハードマスク膜HMも除去される。

# [ 0 1 8 7 ]

次に、図 2 4 に示すように、 n <sup>-</sup>型半導体領域 2 1 a および 2 1 c 、ならびに、 p <sup>-</sup>型半 導体領域 2 1 b および 2 1 d を形成する(図 1 4 のステップ S 1 2)。

## [0188]

このステップS12では、メモリ形成領域MRのうち、平面視において、ゲート電極C

Gに対して一方の側と反対側(図24中右側)に位置する部分、および、低耐圧MISFET形成領域AR2を覆うように、レジスト膜(図示は省略)をパターニングする。また、このステップS12では、メモリ形成領域MRのうち、平面視において、ゲート電極CGに対して一方の側(図24中左側)に位置する部分、および、低耐圧MISFET形成領域AR1を露出させるように、レジスト膜(図示は省略)をパターニングする。そして、パターニングされたレジスト膜(図示は省略)をマスクにしたイオン注入法により、例えばリン(P)またはヒ素(As)などのn型の不純物を、半導体膜24aおよび半導体膜24a下のSOI層14に導入する。

## [0189]

これにより、メモリ形成領域MRで、平面視において、ゲート電極CGに対して一方の側に位置する部分のSOI層14に、n<sup>-</sup>型半導体領域21aを形成し、低耐圧MISFET形成領域AR1で、平面視において、ゲート電極GE1を挟んで両側に位置する部分のSOI層14に、n<sup>-</sup>型半導体領域21cを形成する。n<sup>-</sup>型半導体領域21aは、メモリ形成領域MRで、ゲート電極CGに整合して形成され、n<sup>-</sup>型半導体領域21cは、低耐圧MISFET形成領域AR1で、ゲート電極GE1に整合して形成される。なお、n<sup>-</sup>型半導体領域21aは、メモリ形成領域MRで、半導体膜24aの上層部にも形成され、n<sup>-</sup>型半導体領域21cは、低耐圧MISFET形成領域AR1で、半導体膜24cの上層部にも形成される。

# [0190]

また、このステップS12では、メモリ形成領域MRのうち、平面視において、ゲート電極CGに対して一方の側(図24中左側)に位置する部分、および、低耐圧MISFET形成領域AR1を覆うように、レジスト膜(図示は省略)をパターニングする。また、このステップS12では、メモリ形成領域MRのうち、平面視において、ゲート電極CGに対して一方の側と反対側(図24中右側)に位置する部分、および、低耐圧MISFET形成領域AR2を露出させるように、レジスト膜(図示は省略)をパターニングする。そして、パターニングされたレジスト膜(図示は省略)をマスクにしたイオン注入法により、例えばホウ素(B)などのp型の不純物を、半導体膜24bおよび半導体膜24b下のSOI層14、ならびに、半導体膜24dおよび半導体膜24d下のSOI層14に導入する。

## [0191]

これにより、メモリ形成領域MRで、平面視において、ゲート電極CGに対して一方の側と反対側に位置する部分のSOI層14に、p゚型半導体領域21bを形成し、低耐圧MISFET形成領域AR2で、平面視において、ゲート電極GE2を挟んで両側に位置する部分のSOI層14に、p゚型半導体領域21dを形成する。p゚型半導体領域21bは、メモリ形成領域MRで、ゲート電極CGに整合して形成され、p゚型半導体領域21dは、低耐圧MISFET形成領域AR2で、ゲート電極GE2に整合して形成される。なお、p゚型半導体領域21dは、低耐圧MISFET形成領域MRで、半導体膜24bの上層部にも形成され、p゚型半導体領域21dは、低耐圧MISFET形成領域AR2で、半導体膜24dの上層部にも形成される。

# [ 0 1 9 2 ]

また、ゲート電極 C G の下方に位置する部分の S O I 層 1 4 に、 p 型またはイントリンシック状態の半導体領域としてのチャネル領域 C H M が形成される。また、ゲート電極 G E 1 の下方に位置する部分の S O I 層 1 4 に、 p 型またはイントリンシック状態の半導体領域としてのチャネル領域 C H 1 が形成され、ゲート電極 G E 2 の下方に位置する部分の S O I 層 1 4 に、 n 型またはイントリンシック状態の半導体領域としてのチャネル領域 C H 2 が形成される。

# [0193]

次に、図 2 5 に示すように、サイドウォールスペーサ S W 1 、 S W 2 、 S W 3 および S W 4 を形成する(図 1 4 のステップ S 1 3)。

10

20

30

20

30

40

50

[0194]

このステップS13では、次に、図25に示すように、SOI基板SBの上面全面に、サイドウォールスペーサ用の絶縁膜IS3を形成する。絶縁膜IS3は、例えば、酸化シリコン膜からなる絶縁膜、または、それらの積層膜などからなる。

[0195]

このステップS13では、次に、図25に示すように、絶縁膜IS3を、例えば異方性エッチングによりエッチバックする。このようにして、メモリ形成領域MRで、ゲート電極CGの一方の側(図25中左側)の側面に、絶縁膜IS3からなるサイドウォールスペーサSW1を形成し、ゲート電極CGの一方の側と反対側(図25中右側)の側面に、絶縁膜IS3からなるサイドウォールスペーサSW1は、ゲート電極CGと半導体膜24aとの間に形成され、サイドウォールスペーサSW2は、ゲート電極CGと半導体膜24bとの間に形成される。

[0196]

また、低耐圧MISFET形成領域AR1で、ゲート電極GE1の両側面の各々に、絶縁膜IS3からなるサイドウォールスペーサSW3をそれぞれ形成する。サイドウォールスペーサSW3は、ゲート電極GE1と半導体膜24cとの間に形成される。

[0197]

また、低耐圧MISFET形成領域AR2で、ゲート電極GE2の両側面の各々に、絶縁膜IS3からなるサイドウォールスペーサSW4をそれぞれ形成する。サイドウォールスペーサSW4は、ゲート電極GE2と半導体膜24dとの間に形成される。

[0198]

次に、図 2 5 に示すように、 n <sup>+</sup>型半導体領域 2 2 a および 2 2 c を形成する(図 1 4 のステップ S 1 4 )。

[ 0 1 9 9 ]

このステップS14では、メモリ形成領域MRのうち、ゲート電極CGに対して一方の側と反対側(図25中右側)に位置する部分、および、低耐圧MISFET形成領域AR2を覆うように、レジスト膜PR1をパターニングする。また、このステップS14では、メモリ形成領域MRのうち、ゲート電極CGに対して一方の側(図25中左側)に位置する部分、および、低耐圧MISFET形成領域AR1を露出させるように、レジスト膜PR1をパターニングする。そして、パターニングされたレジスト膜PR1をマスクにしたイオン注入法により、例えばリン(P)またはヒ素(As)などのn型の不純物を、半導体膜24aおよび半導体膜24aおよび14に導入し、半導体膜24aおよび24cに、n型の不純物イオンIM1をイオン注入する。

[0200]

これにより、メモリ形成領域MRで、平面視において、サイドウォールスペーサSW1を挟んでゲート電極CGと反対側に位置する部分の半導体膜24aおよびSOI層14に、n+型半導体領域22aを形成する。また、低耐圧MISFET形成領域AR1で、平面視において、サイドウォールスペーサSW3を挟んでゲート電極GE1と反対側に位置する部分の半導体膜24cおよびSOI層14に、n+型半導体領域22cを形成する。n+型半導体領域22aは、メモリ形成領域MRで、サイドウォールスペーサSW1に整合して形成され、n+型半導体領域22cは、低耐圧MISFET形成領域AR1で、サイドウォールスペーサSW3に整合して形成される。n+型半導体領域22aおよび22cにおけるn型の不純物濃度が、例えば5×10<sup>19</sup>~5×10<sup>20</sup>cm・3程度になるように、イオン注入の際の注入条件が調整される。

[0201]

これにより、図25に示すように、平面視において、ゲート電極CGに対して一方の側(図26中左側)に位置する部分のSOI層14に、n<sup>-</sup>型半導体領域21aと、n<sup>+</sup>型半導体領域22aと、を含むn型の半導体領域23aが形成される。

#### [0202]

一方、低耐圧MISFET形成領域AR1で、p型ウェルPWLと、ゲート絶縁膜GI1と、ゲート電極GE1と、サイドウォールスペーサSW3と、n゚型半導体領域21cと、n゚型半導体領域22cと、により、nチャネル型のMISFET7aが形成される。また、n゚型半導体領域21cと、n゚型半導体領域22cと、を含むn型の半導体領域23cが形成される。

#### [0203]

なお、このステップS14では、領域AR4を露出させるように、レジスト膜PR1がパターニングされ、領域AR4で、n型の不純物が、半導体膜24dおよび半導体領域VT2に導入される。そして、領域AR4で、n型の不純物が導入された半導体膜24dおよび半導体領域VT2を含むコンタクト領域CR2が形成される。

[0204]

次に、図 2 6 に示すように、 p <sup>+</sup>型半導体領域 2 2 b および 2 2 d を形成する (図 1 4 のステップ S 1 5 )。

#### [0205]

このステップS15では、メモリ形成領域MRのうち、ゲート電極CGに対して一方の側(図26中左側)に位置する部分、および、低耐圧MISFET形成領域AR1を覆うように、レジスト膜PR2をパターニングする。また、このステップS15では、メモリ形成領域MRのうち、ゲート電極CGに対して一方の側と反対側(図26中右側)に位置する部分、および、低耐圧MISFET形成領域AR2を露出させるように、レジスト膜PR2をパターニングする。そして、パターニングされたレジスト膜PR2をマスクにしたイオン注入法により、例えばホウ素(B)などのp型の不純物を、メモリ形成領域MRで半導体膜24bおよび半導体膜24bおよび14dおよび半導体膜24d下のSOI層14に導入する。すなわち、半導体膜24bおよび24d に、p型の不純物イオンIM2をイオン注入する。

## [0206]

これにより、メモリ形成領域MRで、平面視において、サイドウォールスペーサSW2を挟んでゲート電極CGと反対側に位置する部分の半導体膜24bおよびSOI層14に、p<sup>+</sup>型半導体領域22bを形成する。また、低耐圧MISFET形成領域AR2で、平面視において、サイドウォールスペーサSW4を挟んでゲート電極GE2と反対側に位置する部分の半導体膜24dおよびSOI層14に、p<sup>+</sup>型半導体領域22dを形成する。p<sup>+</sup>型半導体領域22bは、メモリ形成領域MRで、サイドウォールスペーサSW2に整合して形成され、n<sup>+</sup>型半導体領域22bは、低耐圧MISFET形成領域AR2で、サイドウォールスペーサSW4に整合して形成される。p<sup>+</sup>型半導体領域22bおよび22dにおけるp型の不純物濃度が、例えば5×10<sup>19</sup>~5×10<sup>20</sup>cm<sup>-3</sup>程度になるように、イオン注入の際の注入条件が調整される。

# [0207]

これにより、図 2 6 に示すように、メモリ形成領域 M R で、 p 型ウェル P W M と、ゲート絶縁膜 G I M と、ゲート電極 C G と、サイドウォールスペーサ S W 1 および S W 2 と、 n  $^{-}$ 型半導体領域 2 1 a と、 p  $^{-}$ 型半導体領域 2 1 b と、 n  $^{+}$ 型半導体領域 2 2 a と、 p  $^{+}$ 型半導体領域 2 2 b と、により、メモリセル M C が形成される。また、平面視において、ゲート電極 C G に対して一方の側と反対側(図 2 6 中右側)に位置する部分の S O I 層 1 4 に、 p  $^{-}$ 型半導体領域 2 1 b と、 p  $^{+}$ 型半導体領域 2 2 b と、を含む p 型の半導体領域 2 3 b が形成される。

## [0208]

一方、低耐圧MISFET形成領域AR2で、n型ウェルNWLと、ゲート絶縁膜GI2と、ゲート電極GE2と、サイドウォールスペーサSW4と、p<sup>-</sup>型半導体領域21dと、p<sup>+</sup>型半導体領域22dと、により、pチャネル型のMISFET7bが形成される。また、p<sup>-</sup>型半導体領域21dと、p<sup>+</sup>型半導体領域22dと、を含むp型の半導体領域23dが形成される。

10

20

30

40

#### [0209]

なお、このステップS15では、領域AR3を露出させるように、レジスト膜PR2がパターニングされ、領域AR3で、n型の不純物が、半導体膜24cおよび半導体領域VT1に導入される。そして、領域AR3で、p型の不純物が導入された半導体膜24cおよび半導体領域VT1を含むコンタクト領域CR1が形成される。

## [0210]

次に、図3に示すように、シリサイド膜SILを形成する(図14のステップS16)

## [0211]

このステップS16では、SOI基板SBの上面全面に、 n \*型半導体領域21aおよび21c、 p \*型半導体領域21bおよび21d、ゲート電極CG、GE1およびGE2、ならびに、サイドウォールスペーサSW1、SW2、SW3およびSW4を覆うように、金属膜を形成する。金属膜は、例えば、コバルト(Co)膜、ニッケル(Ni)膜、または、ニッケル白金合金膜などからなり、スパッタリング法などを用いて形成することができる。そして、SOI基板SBに対して熱処理を施すことによって、 n \*型半導体領域21aおよび21c、 p \*型半導体領域21bおよび21d、ならびに、ゲート電極CG、GE1およびGE2の各々の上層部を、金属膜と反応させる。その後、未反応の金属膜を除去する。

# [0212]

このようないわゆるサリサイドプロセスを行うことによって、図3に示すように、 n <sup>+</sup> 型半導体領域21 a および21 c 、 p <sup>+</sup>型半導体領域21 b および21 d 、ゲート電極 C G 、 G E 1 およびGE2の各々の上に、シリサイド膜SILがそれぞれ形成される。シリサイド膜SILは、例えばコバルトシリサイド層、ニッケルシリサイド層、または、白金添加ニッケルシリサイド層とすることができる。

#### [ 0 2 1 3 ]

次に、図 3 に示すように、層間絶縁膜 I L 1 およびプラグ P G を形成する(図 1 4 のステップ S 1 7 )。

#### [0214]

このステップS17では、まず、図3に示すように、SOI基板SBの上面全面に、層間絶縁膜IL1を形成する。層間絶縁膜IL1は、例えば、酸化シリコン膜からなる絶縁膜、または、窒化シリコン膜からなる絶縁膜と酸化シリコン膜からなる絶縁膜との積層膜などからなる。層間絶縁膜IL1を、例えばCVD法により形成した後、層間絶縁膜IL1の上面を平坦化する。

# [0215]

このステップS17では、図3に示すように、層間絶縁膜IL1を貫通するプラグPGを形成する。まず、フォトリソグラフィを用いて層間絶縁膜IL1上に形成したレジストパターン(図示せず)をエッチングマスクとして、層間絶縁膜IL1をドライエッチングすることにより、層間絶縁膜IL1にコンタクトホールCNTを形成する。次に、コンタクトホールCNT内に、例えば導電体部として、タングステン(W)などからなる導電性のプラグPGを形成する。

# [0216]

プラグPGを形成するには、例えば、コンタクトホールCNTの内部を含む層間絶縁膜IL1上に、例えば、チタン(Ti)膜、窒化チタン(TiN)膜、またはそれらの積層膜からなるバリア導体膜を形成する。それから、このバリア導体膜上に、例えばタングステン(W)膜などからなる主導体膜を、コンタクトホールCNTを埋めるように形成し、層間絶縁膜IL1上の不要な主導体膜およびバリア導体膜をCMP法またはエッチバック法などによって除去する。これにより、プラグPGを形成することができる。なお、図面の簡略化のために、図3では、プラグPGを構成するバリア導体膜および主導体膜を一体化して示してある。

# [0217]

10

20

30

コンタクトホール C N T およびそれに埋め込まれたプラグ P G は、 n <sup>+</sup>型半導体領域 2 2 a および 2 2 c 、ならびに、 p <sup>+</sup>型半導体領域 2 2 b および 2 2 d の各々の上に形成され、図示は省略するが、ゲート電極 C G 、 G E 1 および G E 2 の各々の上などにも形成される。コンタクトホール C N T の底部では、例えば n <sup>+</sup>型半導体領域 2 2 a および 2 2 c 、ならびに、 p <sup>+</sup>型半導体領域 2 2 b および 2 2 d の各々の上のシリサイド膜 S I L の一部が露出し、図示は省略するが、ゲート電極 C G 、 G E 1 および G E 2 の各々の上のシリサイド膜 S I L の一部も露出する。

## [0218]

次に、図 3 に示すように、層間絶縁膜 I L 2 および配線 M L 1 を形成する(図 1 4 のステップ S 1 8 )。

[0219]

このステップS18では、まず、図3に示すように、プラグPGを形成した層間絶縁膜IL1上に、例えば酸化シリコン膜からなる層間絶縁膜IL2を形成する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜IL2に配線溝を形成する。その後、配線溝内を含む層間絶縁膜IL2上に銅(Cu)膜を形成する。その後、配線溝の内部以外の層間絶縁膜IL2上に露出している銅膜を、例えばCMP法で研磨して除去することにより、層間絶縁膜IL2に形成された配線溝内にだけ銅膜を残す。これにより、配線ML1を形成することができる。このようにして、本実施の形態1の半導体装置としての半導体チップCHP1を形成することができる。

[ 0 2 2 0 ]

なお、本実施の形態1では、銅膜よりなる配線ML1を形成する例について説明したが、例えば、アルミニウム(Al)膜よりなる配線ML1を形成してもよい。

[0221]

(実施の形態2)

実施の形態1の半導体装置では、メモリ形成領域MRで、ゲート電極CGに対して一方の側にn型の半導体領域23aが形成され、ゲート電極CGに対して一方の側と反対側にp型の半導体領域23bが形成されていた。それに対して、実施の形態2の半導体装置では、メモリ形成領域MRに形成されたメモリセルMCのチャネル領域CHMにおける不純物濃度が、低耐圧MISFET形成領域AR1に形成されたMISFET7aのチャネル領域CH1における不純物濃度よりも高い。

[0222]

なお、本実施の形態 2 においても、半導体チップ C H P 1 のレイアウト、および、不揮発性メモリの回路ブロックについては、実施の形態 1 と同様にすることができる。

[0223]

<半導体装置の構造>

次に、実施の形態2における半導体装置としての半導体チップCHP1の構造を、図面を参照して説明する。図27は、実施の形態2の半導体装置の要部断面図である。

[0224]

図27に示すように、本実施の形態2の半導体装置のうち、メモリ形成領域MRにおけるチャネル領域CHM、n<sup>-</sup>型半導体領域21 e および n <sup>+</sup>型半導体領域22 e 以外の各部分については、図3に示した実施の形態1の半導体装置における各部分と同様にすることができ、それらの説明を省略する。

[0225]

なお、本実施の形態 2 の半導体装置におけるメモリセルMCは、ソース領域およびドレイン領域に相当する 2 つの半導体領域のいずれも n 型の半導体領域である点で、通常の電界効果トランジスタと同様の構造を有する。

[0226]

本実施の形態 2 におけるメモリセルMCは、p型ウェルPWMと、半導体領域VTMと、BOX層13と、チャネル領域CHMと、ゲート絶縁膜GIMと、ゲート電極CGと、サイドウォールスペーサSW1およびSW2と、を有する。また、本実施の形態 2 におけ

10

20

30

40

るメモリセル M C は、 n <sup>-</sup>型半導体領域 2 1 a と、 n <sup>-</sup>型半導体領域 2 1 e と、 n <sup>+</sup>型半導体領域 2 2 e と、を有する。

# [0227]

なお、 p 型ウェル P W M と、半導体領域 V T M と、 B O X 層 1 3 と、ゲート絶縁膜 G I M と、ゲート電極 C G と、サイドウォールスペーサ S W 1 および S W 2 と、 n <sup>-</sup>型半導体領域 2 1 a と、 n <sup>+</sup>型半導体領域 2 2 a と、については、実施の形態 1 における各部分と同様にすることができ、それらの説明を省略する。

## [0228]

メモリ形成領域 M R では、 p 型の不純物が導入されたSOI層14aが形成されている。そして、メモリ形成領域 M R で、ゲート電極 C G の下方に位置する部分のSOI層14aには、チャネル領域 C H M は、例えばホウ素(B)などの p 型の不純物が導入された p 型の半導体領域である。チャネル領域 C H M における p 型の不純物濃度を、例えば1x10<sup>17</sup>~1x10<sup>18</sup> c m - 3程度とすることができる

#### [0229]

本実施の形態 2 では、実施の形態 1 と異なり、サイドウォールスペーサ S W 2 下に位置する部分の S O I 層 1 4 a には、 $n^-$ 型半導体領域 2 1 e が形成されている。また、平面視において、 $n^-$ 型半導体領域 2 1 e を挟んでゲート電極 C G と反対側に位置する部分の S O I 層 1 4 a には、 $n^+$ 型半導体領域 2 2 e が形成されている。 $n^+$ 型半導体領域 2 2 e は、 $n^-$ 型半導体領域 2 1 e と接触しており、 $n^+$ 型半導体領域 2 2 e における不純物濃度は、 $n^-$ 型半導体領域 2 1 e における不純物濃度よりも高い。 $n^-$ 型半導体領域 2 1 e と、 $n^+$ 型半導体領域 2 2 e と、により L D D 構造が形成されている。 $n^+$ 型半導体領域 2 2 e における  $n^+$ 型半導体領域 2 1 e における  $n^-$ 型半導体領域 2 2 e における  $n^-$ 型半導体領域 2 1 e における  $n^-$ 型半導体領域 2 2 e における  $n^-$ 型半導体領域 2 1 e における  $n^-$ 型の不純物濃度を、 $n^+$ 型半導体領域 2 2 e における  $n^-$ 型の不純物濃度よりも低くすることができる。

## [0230]

すなわち、本実施の形態 2 では、実施の形態 1 と同様に、メモリ形成領域MRで、平面視において、ゲート電極 C G に対して一方の側(図 2 7 中左側)に位置する部分の S O I 層 1 4 a には、n 型半導体領域 2 1 a と、n +型半導体領域 2 2 a と、を含む n 型の半導体領域 2 3 a が形成されている。また、本実施の形態 2 では、実施の形態 1 とは異なり、メモリ形成領域MRで、平面視において、ゲート電極 C G に対して一方の側と反対側(図 2 7 中右側)に位置する部分の S O I 層 1 4 a にも、n 型半導体領域 2 1 e と、n +型半導体領域 2 2 e と、を含む n 型の半導体領域 2 3 e が形成されている。

# [ 0 2 3 1 ]

また、メモリ形成領域MRで、平面視において、サイドウォールスペーサSW2を挟んでゲート電極CGと反対側に位置する部分のSOI層14a上には、選択エピタキシャル成長により成長したシリコン膜からなる半導体膜24bが形成されていてもよい。また、この半導体膜24bにも、n<sup>+</sup>型半導体領域22eが形成されていてもよい。このとき、n<sup>+</sup>型半導体領域22eは、平面視において、ゲート電極CGに対して一方の側と反対側に位置する部分のSOI層14a、および、半導体膜24bに形成されている。

# [0232]

<不揮発性メモリセルの動作>

本実施の形態 2 における半導体装置に含まれる不揮発性メモリセルとしてのメモリセルの動作については、 p型の半導体領域 2 3 b に代えて n型の半導体領域 2 3 e が設けられている点を除き、実施の形態 1 で図 4 ~図 6 を用いて説明したメモリセルの動作と同様にすることができる。

#### [0233]

< 本実施の形態の主要な特徴と効果 >

本実施の形態2の半導体装置では、メモリ形成領域MRで、平面視において、ゲート電極CGに対して一方の側に位置する部分のSOI層14aには、実施の形態1の半導体装

10

20

30

40

(34)

置と同様に、 n <sup>-</sup>型半導体領域 2 1 a と、 n <sup>+</sup>型半導体領域 2 2 a と、を含む n 型の半導体 領域 2 3 a が形成されている。

## [0234]

一方、本実施の形態 2 の半導体装置では、メモリ形成領域 M R で、平面視において、ゲート電極 C G に対して一方の側と反対側に位置する部分の S O I 層 1 4 a には、実施の形態 1 の半導体装置とは異なり、n <sup>-</sup>型半導体領域 2 1 e と、n <sup>+</sup>型半導体領域 2 2 e と、を含む n 型の半導体領域 2 3 e が形成されている。また、メモリ形成領域 M R に形成された メモリセル M C のチャネル領域 C H M における p 型の不純物濃度は、低耐圧 M I S F E T T A のチャネル領域 C H 1 における p 型の不純物濃度よりも高い。すなわち、チャネル領域 C H 1 は、チャネル領域 C H M における p 型の不純物濃度よりも低い濃度で p 型の不純物を含有しない。

[ 0 2 3 5 ]

本実施の形態2の半導体装置においては、図7を用いて説明した比較例の半導体装置と同様に、メモリセルMCにデータが書き込まれる際に、n型の半導体領域23aから電荷蓄積膜ECに電子が注入される。一方、本実施の形態2の半導体装置においては、メモリセルMCに記憶されたデータが消去される際に、チャネル領域CHMから電荷蓄積膜ECに正孔が注入される。

[0236]

そのため、本実施の形態 2 の半導体装置では、比較例の半導体装置に比べ、メモリセル M C のデータを消去する際に、チャネル領域 C H M から電荷蓄積膜 E C に正孔が注入される速度が速くなり、データの消去速度が速くなって、半導体装置の性能を向上させることができる。

[ 0 2 3 7 ]

なお、本願明細書において、ある領域におけるp型の不純物濃度、とは、その領域全体におけるp型の不純物濃度の平均値を意味する。

[0238]

また、低耐圧MISFET形成領域AR1に形成されたMISFET7aのチャネル領域CH1は、p型の不純物を含有してもよい。このような場合、メモリ形成領域MRに形成されたメモリセルMCのチャネル領域CHMのうちBOX層13と接触した部分PT1におけるp型の不純物濃度は、低耐圧MISFET形成領域AR1に形成されたMISFET7aのチャネル領域CH1におけるp型の不純物濃度よりも高い。

[0239]

これにより、メモリセルMCのチャネル領域CHMにおけるp型の不純物濃度を、低耐圧MISFET形成領域AR1に形成されたMISFET7aのチャネル領域CH1におけるp型の不純物濃度よりも、確実に高くすることができる。また、チャネル領域CHMのうちゲート絶縁膜GIMと接触した部分PT2におけるp型の不純物濃度を、チャネル領域CHMのうちBOX層13と接触した部分PT1におけるp型の不純物濃度よりも低くすることができる。

[0240]

すなわち、好適には、チャネル領域CHMのうちゲート絶縁膜GIMと接触した部分PT2は、チャネル領域CHMのうちBOX層13と接触した部分PT1におけるp型の不純物濃度よりも低い濃度でp型の不純物を含有するか、または、p型の不純物を含有しない。

[0241]

これにより、チャネル領域 C H M における p 型の不純物濃度を高くしつつ、チャネル領域 C H M のうちゲート絶縁膜 G I M と接触した部分 P T 2 における p 型の不純物濃度を低くすることができる。したがって、メモリセル M C のデータを消去する際に、チャネル領域 C H M から電荷蓄積膜 E C に正孔が注入される速度が速くなり、データの消去速度が速くなって、半導体装置の性能を向上させることができ、かつ、メモリセル M C の閾値電圧

10

20

30

40

を低くすることができる。

## [0242]

また、好適には、チャネル領域CHMは、p型の不純物と、炭素からなる不純物とを含有する。炭素からなる不純物は、p型の不純物の拡散を抑える性質がある。そのため、p型の不純物と炭素からなる不純物を含有するチャネル領域CHMにおいては、p型の不純物におけるランダム不純物ばらつき(Random Dopant Fluctuation)を小さくすることができる。したがって、メモリセルMC同士の間の閾値電圧のばらつきが小さくなるため、電源電圧を低くした場合でも、書き込み動作、消去動作および読み出し動作を、安定して行うことができる。

#### [0243]

なお、本実施の形態 2 におけるメモリセルMCに含まれる各半導体領域の導電型を一括して逆の導電型にしてもよい。このような場合には、消去動作の際に、正孔に代えて電子を注入することになるが、その電子の注入する速度を速くすることができ、半導体装置の性能を向上させることができる。

#### [0244]

また、本実施の形態 2 におけるメモリセルMCのゲート絶縁膜 G I M が、電荷蓄積膜 E C に代えて例えば金属膜などの導電膜を有し、かつ、その導電膜が電気的に浮遊した状態であってもよい。すなわち、本実施の形態 1 におけるメモリセルMCが、電荷蓄積部としてSONOS膜を有するものではなく、フローティングゲートを有するものであってもよい。

[0245]

< 半導体装置の製造方法>

次に、本実施の形態2の半導体装置の製造方法について説明する。

[ 0 2 4 6 ]

図28および図29は、実施の形態2の半導体装置の製造工程の一部を示すプロセスフロー図である。図30~図36は、実施の形態2の半導体装置の製造工程中の要部断面図である。図30~図36には、メモリ形成領域MRおよび主回路形成領域ARの要部断面図が示されている。

[0247]

本実施の形態 2 の半導体装置の製造方法では、まず、実施の形態 1 の半導体装置の製造方法と同様に、図 1 3 のステップ S 1 ~ ステップ S 3 を行って、図 1 5 に示したように、S O I 基板 S B を用意し、素子分離領域 S R を形成し、犠牲酸化膜 S O 1 を形成する。

[0248]

次に、実施の形態1の半導体装置の製造方法と同様に、図13のステップS4を行って、図16に示したように、p型ウェルPWMおよびPWL、ならびに、n型ウェルNWLを形成する。

[0249]

次に、図30に示すように、半導体領域VTM、VT1およびVT2を形成する(図28のステップS5)。ここで、本実施の形態2では、実施の形態1と異なり、ステップS5は、半導体領域VTM、VT1およびVT2を形成する工程(図28のステップS51)と、メモリ形成領域MRでSOI層14にイオン注入する工程(図28のステップS52)と、を含む。

[0250]

まず、ステップS51では、図30に示すように、半導体領域VTM、VT1およびVT2を形成する。この半導体領域VTM、VT1およびVT2を形成する工程は、実施の形態1で図17を用いて説明した工程と同様にすることができる。

#### [0251]

次に、ステップS52では、低耐圧MISFET形成領域AR1およびAR2を覆い、かつ、メモリ形成領域MRを露出させるように、レジスト膜(図示は省略)をパターニングする。そして、パターニングされたレジスト膜(図示は省略)をマスクにしたイオン注

10

20

30

- -

40

入法により、例えばホウ素(B)などのp型の不純物を、SOI層14に導入する。

## [ 0 2 5 2 ]

これにより、メモリ形成領域 M R で、 p 型の不純物が導入された S O I 層 1 4 としての S O I 層 1 4 a を形成する。 S O I 層 1 4 a における p 型の不純物濃度が、例えば 1  $\times$  1 0  $^{17}$  ~ 1  $\times$  1 0  $^{18}$  c m  $^{-3}$  程度になるように、イオン注入の際の注入条件が調整される。

# [0253]

なお、ステップS52を、ステップS51の後ではなく、ステップS51の前に行って もよい。すなわち、メモリ形成領域MRでSOI層14にイオン注入する工程を、半導体 領域VTM、VT1およびVT2を形成する工程の前後のいずれの時点で行ってもよい。

## [ 0 2 5 4 ]

このとき、メモリ形成領域MRにおけるSOI層14aのうちゲート絶縁膜GIMと接触した部分PT21におけるp型の不純物濃度を、メモリ形成領域MRにおけるSOI層14aのうちBOX層13と接触した部分PT11におけるp型の不純物濃度よりも低くすることができる。

#### [ 0 2 5 5 ]

ステップS52では、パターニングされたレジスト膜(図示は省略)をマスクにしたイオン注入法により、例えばホウ素(B)などのp型の不純物を、SOI層14に導入する際に、メモリ形成領域MRで、炭素をSOI層14に導入することが、好ましい。これにりより、例えばホウ素イオンを炭素イオンと共注入(Carbon co-implantation)することができる。

#### [0256]

炭素イオンは、p型の不純物の拡散を抑える性質がある。そのため、ホウ素イオンが炭素イオンと共注入されたSOI層14としてのSOI層14aであって、ゲート電極CG(後述する図32参照)の下方に位置する部分に形成されるチャネル領域CHM(後述する図34参照)においては、p型の不純物におけるランダム不純物ばらつきを小さくすることができる。したがって、メモリセルMC同士の間の閾値電圧のばらつきが小さくなるため、電源電圧を低くした場合でも、書き込み動作、消去動作および読み出し動作を、安定して行うことができる。

# [ 0 2 5 7 ]

なお、炭素をイオン注入する工程を、ホウ素などのp型の不純物をイオン注入する工程の前に行うことがより好ましい。これにより、p型の不純物をSOI層14にイオン注入する時には、SOI層14には既に炭素が導入されている状態であるので、チャネル領域CHM(後述する図34参照)におけるランダム不純物ばらつきをより確実に小さくすることができる。

# [0258]

次に、実施の形態1の半導体装置の製造方法と同様に、図13のステップS6に相当する工程を行って、図31に示すように、絶縁膜IFGおよびIS1を形成する。

## [0259]

次に、実施の形態1の半導体装置の製造方法と同様に、図13のステップS7に相当する工程を行って、図32に示すように、導電膜CF1を形成する。

# [0260]

次に、実施の形態1の半導体装置の製造方法と同様に、図13のステップS8に相当する工程を行って、図32に示すように、導電膜CF1、ならびに、絶縁膜IFGおよびIS1をパターニングする。

# [0261]

次に、実施の形態1の半導体装置の製造方法と同様に、図13のステップS9に相当する工程を行って、図33に示すように、サイドウォールスペーサSP1、SP2、SP3 およびSP4を形成する。

## [0262]

次に、実施の形態1の半導体装置の製造方法と同様に、図13のステップS10に相当

10

20

30

40

する工程を行って、図33に示すように、半導体膜24a、24b、24cおよび24d を形成する。

## [0263]

次に、実施の形態1の半導体装置の製造方法と同様に、図14のステップS11に相当する工程を行って、図34に示すように、サイドウォールスペーサSP1、SP2、SP 3およびSP4を除去する。

#### [0264]

次に、図14のステップS12に相当する工程を行って、図34に示すように、 n <sup>-</sup>型半導体領域21a、21cおよび21e、ならびに、 p <sup>-</sup>型半導体領域21dを形成する(図29のステップS22)。

### [0265]

このステップS22では、低耐圧MISFET形成領域AR2を覆い、かつ、メモリ形成領域MRおよび低耐圧MISFET形成領域AR1を露出させるように、レジスト膜(図示は省略)をパターニングする。そして、パターニングされたレジスト膜(図示は省略)をマスクにしたイオン注入法により、例えばリン(P)またはヒ素(As)などのn型の不純物を、半導体膜24aおよび半導体膜24a下のSOI層14aに導入し、半導体膜24bおよび半導体膜24c下のSOI層14に導入する。また、n型の不純物を、半導体膜24cおよび半導体膜24c下のSOI層14に導入する。

#### [ 0 2 6 6 ]

これにより、メモリ形成領域MRで、平面視において、ゲート電極CGに対して一方の側(図34中左側)に位置する部分のSOI層14aに、n゚型半導体領域21aを形成する。また、メモリ形成領域MRで、平面視において、ゲート電極CGに対して一方の側と反対側(図34中右側)に位置する部分のSOI層14aに、n゚型半導体領域21eを形成する。また、低耐圧MISFET形成領域AR1で、平面視において、ゲート電極GE1を挟んで両側に位置する部分のSOI層14に、n゚型半導体領域21cを形成する。n゚型半導体領域21aおよび21eは、メモリ形成領域MRで、ゲート電極CGに整合して形成され、n゚型半導体領域21cは、低耐圧MISFET形成領域AR1で、ゲート電極GE1に整合して形成される。

## [0267]

なお、 n <sup>-</sup>型半導体領域 2 1 a は、メモリ形成領域 M R で、半導体膜 2 4 a の上層部にも形成され、 n <sup>-</sup>型半導体領域 2 1 e は、メモリ形成領域 M R で、半導体膜 2 4 b の上層部にも形成される。また、 n <sup>-</sup>型半導体領域 2 1 c は、低耐圧 M I S F E T 形成領域 A R 1 で、半導体膜 2 4 c の上層部にも形成される。

## [0268]

また、このステップS22では、メモリ形成領域MRおよび低耐圧MISFET形成領域AR1を覆い、かつ、低耐圧MISFET形成領域AR2を露出させるように、レジスト膜(図示は省略)をパターニングする。そして、パターニングされたレジスト膜(図示は省略)をマスクにしたイオン注入法により、例えばホウ素(B)などのp型の不純物を、半導体膜24dおよび半導体膜24d下のSOI層14に導入する。

### [0269]

これにより、低耐圧MISFET形成領域AR2で、平面視において、ゲート電極GE2を挟んで両側に位置する部分のSOI層14に、p<sup>-</sup>型半導体領域21dを形成する。p<sup>-</sup>型半導体領域21dは、低耐圧MISFET形成領域AR2で、ゲート電極GE2に整合して形成される。なお、p<sup>-</sup>型半導体領域21dは、低耐圧MISFET形成領域AR2で、半導体膜24dの上層部にも形成される。

## [0270]

次に、実施の形態 1 の半導体装置の製造方法と同様に、図 1 4 のステップ S 1 3 に相当する工程を行って、図 3 5 に示すように、サイドウォールスペーサ S W 1 、 S W 2 、 S W 3 および S W 4 を形成する(図 2 9 のステップ S 2 3)。

## [0271]

10

20

30

(38)

次に、図35に示すように、n<sup>+</sup>型半導体領域22a、22cおよび22eを形成する(図29のステップS24)。

## [0272]

このステップS14では、低耐圧MISFET形成領域AR2を覆い、かつ、メモリ形成領域MRおよび低耐圧MISFET形成領域AR1を露出させるように、レジスト膜PR1をパターニングする。そして、パターニングされたレジスト膜PR1をマスクにしたイオン注入法により、例えばリン(P)またはヒ素(As)などのn型の不純物を、半導体膜24aおよび半導体膜24a下のSOI層14aに導入し、半導体膜24bおよび半導体膜24b下のSOI層14aに導入する。また、n型の不純物を、半導体膜24cおよび半導体膜24c下のSOI層14に導入する。すなわち、半導体膜24a、24bおよび24cに、n型の不純物イオンIM1をイオン注入する。

[0273]

これにより、メモリ形成領域MRで、平面視において、サイドウォールスペーサSW1を挟んでゲート電極CGと反対側に位置する部分の半導体膜24aおよびSOI層14aに、n⁺型半導体領域22aを形成する。また、メモリ形成領域MRで、平面視において、サイドウォールスペーサSW2を挟んでゲート電極CGと反対側に位置する部分の半導体膜24bおよびSOI層14aに、n⁺型半導体領域22eを形成する。さらに、低耐圧MISFET形成領域AR1で、平面視において、サイドウォールスペーサSW3を挟んでゲート電極GE1と反対側に位置する部分の半導体膜24cおよびSOI層14に、n⁺型半導体領域22aは、メモリ形成領域MRで、サイドウォールスペーサSW1に整合して形成され、n⁺型半導体領域22eは、メモリ形成領域MRで、サイドウォールスペーサSW2に整合して形成される。また、n⁺型半導体領域22cは、低耐圧MISFET形成領域AR1で、サイドウォールスペーサSW3に整合して形成される。また、n⁺型半導体領域22cは、低耐圧MISFET形成領域AR1で、サイドウォールスペーサSW3に整合して形成される。また、n⁺型半導体領域22cは、低耐圧MISFET形成領域AR1で、サイドウォールスペーサSW3に整合して形成される。n⁺型半導体領域22a、22cおよび22eにおけるn型の不純物濃度が、例えば5×10¹9~5×10²0cm³3程度になるように、イオン注入の際の注入条件が調整される。

[0274]

これにより、図35に示すように、メモリ形成領域MRで、p型ウェルPWMと、ゲート絶縁膜GIMと、ゲート電極CGと、サイドウォールスペーサSW1およびSW2と、n゚型半導体領域21aと、n゚型半導体領域22aと、n゚型半導体領域22aと、n゚型半導体領域22aと、n゚型・ボートに、図35に示すように、低耐圧MISFET形成領域AR1で、p型ウェルPWLと、ゲート絶縁膜GI1と、ゲート電極GE1と、サイドウォールスペーサSW3と、n゚型半導体領域21cと、n゚型半導体領域22cと、により、nチャネル型のMISFET7aが形成される。

[0275]

なお、このステップS24では、領域AR4を露出させるように、レジスト膜PR1がパターニングされ、領域AR4で、n型の不純物が、半導体膜24dおよび半導体領域VT2に導入される。そして、領域AR4で、n型の不純物が導入された半導体膜24dおよび半導体領域VT2を含むコンタクト領域CR2が形成される。

[0276]

次に、図36に示すように、 p <sup>+</sup>型半導体領域 2 2 d を形成する(図 2 9 のステップ S 2 5 )。

[0277]

このステップS25では、メモリ形成領域MRおよび低耐圧MISFET形成領域AR1を覆い、かつ、低耐圧MISFET形成領域AR2を露出させるように、レジスト膜PR2をパターニングする。そして、パターニングされたレジスト膜PR2をマスクにしたイオン注入法により、例えばホウ素(B)などのp型の不純物を、半導体膜24dおよび半導体膜24d下のSOI層14に導入する。すなわち、半導体膜24dに、p型の不純物イオンIM2をイオン注入する。

[0278]

10

20

30

これにより、低耐圧 M I S F E T 形成領域 A R 2 で、平面視において、サイドウォールスペーサ S W 4 を挟んでゲート電極 G E 2 と反対側に位置する部分の半導体膜 2 4 b および S O I 層 1 4 に、  $p^+$ 型半導体領域 2 2 d を形成する。  $p^+$ 型半導体領域 2 2 d は、低耐圧 M I S F E T 形成領域 A R 2 で、サイドウォールスペーサ S W 4 に整合して形成される。  $p^+$ 型半導体領域 2 2 d における p型の不純物濃度が、例えば 5 × 1  $0^{19}$ ~ 5 × 1  $0^{20}$  c  $m^{-3}$ 程度になるように、イオン注入の際の注入条件が調整される。

[0279]

なお、このステップS25では、領域AR3を露出させるように、レジスト膜PR2がパターニングされ、領域AR3で、n型の不純物が、半導体膜24cおよび半導体領域VT1に導入される。そして、領域AR3で、p型の不純物が導入された半導体膜24cおよび半導体領域VT1を含むコンタクト領域CR1が形成される。

[0280]

その後、実施の形態1の半導体装置の製造方法と同様に、図14のステップS16~ステップS18に相当する工程を行って、図27に示すように、本実施の形態2の半導体装置を形成することができる。

[ 0 2 8 1 ]

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

[0282]

本発明は少なくとも以下の実施の形態を含む。

[ 0 2 8 3 ]

〔付記1〕

- (a)基体と、前記基体の主面の第1領域、および、前記基体の前記主面の第2領域で、前記基体上に形成された絶縁層と、前記絶縁層上に形成された半導体層と、を含む半導体基板を用意する工程、
  - ( b ) 前記第1領域で、前記半導体層に第1導電型の第1不純物を導入する工程、
- (c)前記第1領域で、前記半導体層上に、内部に電荷蓄積部を有する第1ゲート絶縁膜を形成し、前記第1ゲート絶縁膜上に第1ゲート電極を形成し、前記第1ゲート電極の下方に位置する部分の前記半導体層に第1半導体領域を形成し、前記第2領域で、前記半導体層上に第2ゲート絶縁膜を形成し、前記第2ゲート絶縁膜上に第2ゲート電極を形成し、前記第2ゲート電極の下方に位置する部分の前記半導体層に第2半導体領域を形成する工程、

を有し、

前記第1ゲート絶縁膜と前記第1ゲート電極と前記第1半導体領域とにより不揮発性メモリセルが形成され、

前記第2ゲート絶縁膜と前記第2ゲート電極と前記第2半導体領域とによりMISFETが形成され、

前記第2半導体領域は、前記第1半導体領域における前記第1不純物の濃度よりも低い 濃度で前記第1不純物を含有するか、または、前記第1不純物を含有しない、半導体装置 の製造方法。

[0284]

〔付記2〕

付記1記載の半導体装置の製造方法において、

前記第2半導体領域は、前記第1不純物を含有し、

前記第1半導体領域のうち前記絶縁層と接触した第1部分における前記第1不純物の濃度は、前記第2半導体領域における前記第1不純物の濃度よりも高い、半導体装置の製造方法。

[0285]

〔付記3〕

20

10

30

40

付記1記載の半導体装置の製造方法において、

前記第1半導体領域のうち前記第1ゲート絶縁膜と接触した第2部分は、前記第1半導 体領域のうち前記絶縁層と接触した第3部分における前記第1不純物の濃度よりも低い濃 度で前記第1不純物を含有するか、または、前記第1不純物を含有しない、半導体装置の 製造方法。

## [0286]

〔付記4〕

付記1記載の半導体装置の製造方法において、

前記第1導電型は、p型であり、

前記第1不純物は、ホウ素からなり、

前記半導体装置の製造方法は、さらに、

(d)前記(a)工程の後、前記(b)工程の前に、前記第1領域で、前記半導体層に 炭素からなる第2不純物を導入する工程、

を有する、半導体装置の製造方法。

### [ 0 2 8 7 ]

〔付記5〕

付記1記載の半導体装置の製造方法において、

(e)前記第1領域で、平面視において、前記第1ゲート電極に対して第1の側に位置 する部分の前記半導体層に、n型の第3半導体領域を形成する工程、

を有し、

前記第1導電型は、p型であり、

前 記 不 揮 発 性 メ モ リ セ ル に デ ー タ が 書 き 込 ま れ る 際 に 、 前 記 第 3 半 導 体 領 域 か ら 前 記 電 荷蓄積部に電子が注入され、

前記不揮発性メモリセルに記憶されたデータが消去される際に、前記第1半導体領域か ら前記電荷蓄積部に正孔が注入される、半導体装置の製造方法。

### 【符号の説明】

## [ 0 2 8 8 ]

- 1 CPU
- 2 ROM
- 3 RAM
- アナログ回路 4
- 5 不揮発性メモリ
- I/O回路

7 a、7 b MISFET

- 1 0 メモリアレイ
- 11 直接周辺回路部
- 1 2 間接周辺回路部
- BOX層
- 14、14a SOI層
- 2 1 a 、 2 1 c 、 2 1 e n <sup>-</sup> 型半導体領域
- 2 1 b 、 2 1 d p 型半導体領域
- 2 2 a 、 2 2 c 、 2 2 e n <sup>+</sup>型半導体領域
- 2 2 b 、 2 2 d p + 型 半 導 体 領 域
- 2 3 a ~ 2 3 e 半導体領域
- 2 4 a ~ 2 4 d 半導体膜
- AR 主回路形成領域
- AR1、AR2 低耐圧MISFET形成領域
- AR3、AR4 領域
- CG ゲート電極

10

20

30

40

```
CH1、CH2、CHM チャネル領域
```

C H P 1 半導体チップ

CNT コンタクトホール

CR1、CR2 コンタクト領域

CT1~CT4 セルトランジスタ

**DL1、DL2** データ線

E C 電荷蓄積膜

G E 1 、 G E 2 ゲート電極

G I 1、G I 2、G I M ゲート絶縁膜

HM ハードマスク膜

IF1、IF2、IFG 絶縁膜

I L 1 、 I L 2 層間絶縁膜

IM1、IM2 不純物イオン

IS1~IS3 絶縁膜

MC、MC1、MC2 メモリセル

ML1、ML11 配線

MR メモリ形成領域

NWL n型ウェル

OP1、OP2 開口部

PG プラグ

PR1、PR2 レジスト膜

PS 上面

PT1、PT11、PT2、PT21 部分

PWL、PWM p型ウェル

S B S O I 基板

SIL シリサイド膜

SL1、SL2 ソース線

SMC 選択メモリセル

SО1、SО2 犠牲酸化膜

SP1~SP4、SW1~SW4 サイドウォールスペーサ

SR 素子分離領域

SS 基体

UMC 非選択メモリセル

V T 1 、 V T 2 、 V T M 半導体領域


WE1、WE2 ウェル


W L 1、W L 2 ワード線

10


20

【図1】 【図2】







【図3】



【図4】





【図5】



【図6】


【図7】







【図8】

【図9】






【図10】




【図11】



深さ方向の位置(µm)

【図12】

図 12





【図13】




【図14】









【図16】






【図17】









SB

SB





# 【図27】





S16~





# フロントページの続き

(51) Int.CI.				FΙ						テーマコード(参考)
H 0 1 L 21/8234	(2006.01)			H 0 1 L		_ 27	27/08		2 B	
H 0 1 L 27/088	(2006.01)			H 0 1 L		_ 27	7/08 3 3 1 E		1 E	
H 0 1 L 27/08	(20	06.01)		H	H 0 1 L	_ 27	27/08 1 0		2 H	
H 0 1 L 29/786	(2006.01)			H	H 0 1 L	_ 27	/08	3 3 1 D		
				H 0 1 L 29/78			/78	6 1 3 B		
				H 0 1 L 29/78			/78	6 1 6 S		
				H 0 1 L 29/78			6 1 7 T			
				H 0 1 L 29/78			/78	6 1 8 G		
F ターム(参考) 5F083	EP18	EP23	EP63	EP68	ER03	ER11	ER21	GA01	HA02	JA04
	JA35	JA36	JA37	JA38	JA39	JA40	JA53	MA05	MA06	MA19
	NA01	PR12	PR36	PR40	PR43	PR45	PR53	PR55	ZA07	ZA12
	ZA13	ZA14								
5F101	BA45	BB05	BB08	BC02	BD07	BD30	BD35	BE02	BE05	BE07
	BH03	BH09	BH21							
5F110	AA01	AA09	BB04	BB08	CC02	DD05	DD13	EE05	EE09	EE14
	EE31	EE45	FF01	FF02	FF03	FF06	FF10	FF22	FF23	FF29
	GG02	GG12	GG32	GG33	GG34	GG52	HJ01	HJ04	HJ13	HK05
	HK09	HK13	HK21	HK33	HK34	HL01	HL04	HL11	HM02	HM12
	HM15	NN03	NN23	NN24	NN35	NN62	NN78	QQ04	QQ19	