

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5595635号
(P5595635)

(45) 発行日 平成26年9月24日 (2014. 9. 24)

(24) 登録日 平成26年8月15日 (2014. 8. 15)

(51) Int. Cl.

F I

G 0 6 F 13/14 (2006. 01)

G 0 6 F 13/14 3 1 0 E

G 0 6 F 11/18 (2006. 01)

G 0 6 F 11/18 3 1 0 G

G 0 6 F 13/00 (2006. 01)

G 0 6 F 13/00 3 0 1 K

請求項の数 9 (全 14 頁)

(21) 出願番号 特願2007-163944 (P2007-163944)
 (22) 出願日 平成19年6月21日 (2007. 6. 21)
 (65) 公開番号 特開2008-9980 (P2008-9980A)
 (43) 公開日 平成20年1月17日 (2008. 1. 17)
 審査請求日 平成22年3月23日 (2010. 3. 23)
 審判番号 不服2013-6821 (P2013-6821/J1)
 審判請求日 平成25年4月15日 (2013. 4. 15)
 (31) 優先権主張番号 11/426592
 (32) 優先日 平成18年6月27日 (2006. 6. 27)
 (33) 優先権主張国 米国 (US)

(73) 特許権者 390009531
 インターナショナル・ビジネス・マシー
 ズ・コーポレーション
 INTERNATIONAL BUSIN
 ESS MACHINES CORPOR
 ATION
 アメリカ合衆国10504 ニューヨーク
 州 アーモンク ニュー オーチャード
 ロード
 (74) 代理人 100108501
 弁理士 上野 剛史
 (74) 代理人 100112690
 弁理士 太佐 種一

最終頁に続く

(54) 【発明の名称】 入出力 (I/O) ファブリック内のキューをクリアする方法、I/Oファブリック・エラーを処
 理する方法及びコンピュータ・プログラム製品 (エラー回復のためにI/Oファブリックのロッ

(57) 【特許請求の範囲】

【請求項 1】

入出力 (I/O) ファブリック内のキューをクリアする方法であって、

前記 I/O ファブリックは、各々が CPU およびメモリを備える複数のデータ処理ノ
 ードと、複数の I/O アダプタとの間に設けられ、前記複数のデータ処理ノードの少なくと
 も1つから受け取るダイレクト・メモリー・アクセス (DMA) コマンドを前記複数の I
 /O アダプタの少なくとも1つに送ることにより、前記複数のデータ処理ノードと前記複
 数の I/O アダプタとの間の通信を可能にし、

前記 I/O ファブリック内の前記キューがデッドロックされていることを検出するステ
 ップと、

前記複数のデータ処理ノードによる前記 I/O ファブリック内の前記キューへのアクセ
 スを使用禁止にするステップと、

前記キュー内のエントリーをクリアするステップと、

前記キュー内のエントリーのクリア後に前記複数のデータ処理ノードによる前記キュー
 へのアクセスを再び使用可能にするステップと、を含み、

前記キューがデッドロックされていることを検出する前記ステップは、

少なくとも1つのクレジットのカウントを維持するステップと、

前記少なくとも1つのクレジットのうちのいずれか1つの前記カウントがゼロである
 か否か判定し、該判定の結果が肯定的である場合タイマーを開始させるステップと、

前記判定の結果が肯定的である間に、前記タイマーの開始の前に前記タイマーにロー

ドされた初期タイマー値がゼロまでディクリメントされたときに、前記キューがデッドロックされているものと検出するステップと、を含む方法。

【請求項 2】

少なくとも 1 つのクレジットのカウン트를維持する前記ステップは、
ポストッド・リクエスト・クレジットのカウンンを維持するステップと、
ノンポストッド・リクエスト・クレジットのカウンンを維持するステップと、
コンプリーション・クレジットのカウンンを維持するステップと、
を含む、請求項 1 に記載の方法。

【請求項 3】

前記タイマーはプログラマブルである、請求項 1 または 2 に記載の方法。

10

【請求項 4】

前記タイマーが開始された後、前記ポストッド・リクエスト・クレジットのカウンン、前記ノンポストッド・リクエスト・クレジットのカウンン、及び前記コンプリーション・クレジットのカウンンのうちのいずれか 1 つがゼロであるか否かに関して別の判定が行われ、該別の判定の結果が肯定的である場合に前記タイマーがディクリメントされる、請求項 1 に記載の方法。

【請求項 5】

前記別の判定の結果が肯定的でない場合に前記タイマーがストップされる、請求項 4 に記載の方法。

【請求項 6】

20

前記 I / O ファブリックは P C I エクスプレス I / O ファブリックである、請求項 1 ~ 5 のいずれか 1 項に記載の方法。

【請求項 7】

ルート・コンプレックスによって I / O ファブリックのエラーを処理する方法であって、

前記 I / O ファブリックは、各々が C P U、メモリおよびルート・コンプレックスを備える複数のデータ処理ノードと、複数の I / O アダプタとの間に設けられ、前記複数のデータ処理ノードの少なくとも 1 つから受け取るダイレクト・メモリー・アクセス (D M A) コマンドを前記複数の I / O アダプタの少なくとも 1 つに送ることにより、前記複数のデータ処理ノードと前記複数の I / O アダプタとの間の通信を可能にし、

30

前記 I / O ファブリックにおけるエラーを検出するステップと、

前記 I / O ファブリック内の故障箇所に関連付けられた少なくとも 1 つの I / O アダプタに関連付けられた少なくとも 1 つのデバイス・ドライバを使用禁止にするステップと、
メモリー・マップド I / O オペレーションを使用可能にするステップと、

前記使用禁止にされた少なくとも 1 つのデバイス・ドライバを再使用可能にするステップと、を含む、

前記 I / O ファブリックにおけるエラーを検出するステップは、前記 I / O ファブリック内のキューがデッドロックされていることを検出するステップを含み、当該デッドロックされていることを検出するステップは、

少なくとも 1 つのクレジットのカウンンを維持するステップと、

40

前記少なくとも 1 つのクレジットのうちのいずれか 1 つの前記カウンンがゼロであるか否か判定し、該判定の結果が肯定的である場合タイマーを開始させるステップと、

前記判定の結果が肯定的である間に、前記タイマーの開始の前に前記タイマーにロードされた初期タイマー値がゼロまでディクリメントされたときに、前記キューがデッドロックされているものと検出するステップと、を含む方法。

【請求項 8】

I / O ファブリック内のエラーを処理する方法であって、

前記 I / O ファブリックは、各々が C P U およびメモリを備える複数のデータ処理ノードと、複数の I / O アダプタとの間に設けられ、前記複数のデータ処理ノードの少なくとも 1 つから受け取るダイレクト・メモリー・アクセス (D M A) コマンドを前記複数の I

50

／ Ｏアダプタの少なくとも１つに送ることにより、前記複数のデータ処理ノードと前記複数のＩ／Ｏアダプタとの間の通信を可能にし、

前記Ｉ／Ｏファブリック内の一箇所のデッドロック故障を検出するステップと、

前記Ｉ／Ｏファブリックをパワー・ダウンすること無く、前記Ｉ／Ｏファブリック内の一箇所のデッドロック故障から回復するステップを含み、

前記Ｉ／Ｏファブリック内の一箇所のデッドロック故障を検出するステップは、前記Ｉ／Ｏファブリック内のキューがデッドロックされていることを検出するステップを含み、当該デッドロックされていることを検出するステップは、

少なくとも１つのクレジットのカウントを維持するステップと、

前記少なくとも１つのクレジットのうちのいずれか１つの前記カウントがゼロであるか否か判定し、該判定の結果が肯定的である場合タイマーを開始させるステップと、

前記判定の結果が肯定的である間に、前記タイマーの開始の前に前記タイマーにロードされた初期タイマー値がゼロまでディクリメントされたときに、前記キューがデッドロックされているものと検出するステップと、を含む方法。

【請求項 9】

Ｉ／Ｏファブリック内のエラーを処理するためのコンピュータ・プログラムであって、前記Ｉ／Ｏファブリックは、各々がＣＰＵおよびメモリを備える複数のデータ処理ノードと、複数のＩ／Ｏアダプタとの間に設けられ、前記複数のデータ処理ノードの少なくとも１つから受け取るダイレクト・メモリー・アクセス（ＤＭＡ）コマンドを前記複数のＩ／Ｏアダプタの少なくとも１つに送ることにより、前記複数のデータ処理ノードと前記複数の

前記Ｉ／Ｏファブリック内の一箇所のデッドロック故障を検出するステップと、

前記Ｉ／Ｏファブリックをパワー・ダウンすること無く、前記Ｉ／Ｏファブリック内の一箇所のデッドロック故障から回復するステップと、を実行させることにより前記エラーを処理し、

前記Ｉ／Ｏファブリック内の一箇所のデッドロック故障を検出するステップは、前記Ｉ／Ｏファブリック内のキューがデッドロックされていることを検出するステップを含み、当該デッドロックされていることを検出するステップは、

少なくとも１つのクレジットのカウントを維持するステップと、

前記少なくとも１つのクレジットのうちのいずれか１つの前記カウントがゼロであるか否か判定し、該判定の結果が肯定的である場合タイマーを開始させるステップと、

前記判定の結果が肯定的である間に、前記タイマーの開始の前に前記タイマーにロードされた初期タイマー値がゼロまでディクリメントされたときに、前記キューがデッドロックされているものと検出するステップと、を実行させるコンピュータ・プログラム。

【発明の詳細な説明】

【技術分野】

【０００１】

本発明は、Ｉ／Ｏファブリックを通してのホスト・コンピュータと入出力（Ｉ／Ｏ）アダプタとの間の通信に関する。より具体的には、本発明は、Ｉ／Ｏファブリックが該ファブリック内の一箇所での故障の故に輻輳し或いはデッドロックした状態に関する。特に、本発明は、ＰＣＩエクスプレス・ファブリック内の一箇所がクレジットを戻すことができなくて該ファブリックがロックアップ又はデッドロックし、最早それを通してＩ／Ｏオペレーションを動かせない場合のＰＣＩエクスプレス・プロトコルに関する。

【背景技術】

【０００２】

（オレゴン州ビーバートンのＰＣＩ－ＳＩＧにより定められた）ＰＣＩエクスプレス仕様は、空のバッファに関連するクレジットがリンクの他端に与えられるリンク動作を詳述している。例えばバッファが全くクリアされないことに起因してリンクの他端がクレジットを戻せなければ、オペレーションに関する順序付け要件に起因して、バッファは全てのコンポーネントにおいてルート・コンプレックスまでいっぱいになって、ルート・

10

20

30

40

50

コンプレックスがそれらの I / O サブ・システムにアクセスできなくなる可能性がある。P C I エクスプレス仕様は、この状態でハードウェアについて何が期待されるかを詳述していない。この様な状態では、ファブリックと、そのファブリックに取り付けられた 1 つ又は複数のルート・コンプレックスとはエラーをクリアするためにパワーダウンされ再びバックアップする必要があると期待される。

【発明の開示】

【発明が解決しようとする課題】

【 0 0 0 3 】

本発明は、I / O ファブリック又は該ファブリックに取り付けられたどのルート・コンプレックスをもパワーダウンせずに該 I / O ファブリックを回復させることを可能にするコンピュータにより実行される方法及びメカニズムを提供することを目的とする。

10

【課題を解決するための手段】

【 0 0 0 4 】

実施例は、I / O ファブリック又は該ファブリックに取り付けられたどのルート・コンプレックスをもパワーダウンせずに該 I / O ファブリックを回復させることを可能にするコンピュータにより実行される方法及びメカニズムを詳述する。具体的には、実施例は P C I エクスプレス I / O ファブリックに関連するが、これが他の類似 I / O ファブリックに応用され得ることを当業者は認めるであろう。

【 0 0 0 5 】

バッファ／キューを満ちさせることによりルート・コンプレックスにその I / O サブ・システムへのアクセスを失わせる故障に起因して末期的に輻輳し又はデッドロックした I / O ファブリックの回復のためのコンピュータにより実行される方法及びメカニズムが提供される。末期的に輻輳又はデッドロックした送信キューが検出されると、そのキューの中の各アイテムが調べられて適宜に処理される間、他のルート・コンプレックスによるその様なキューへのアクセスは保留される。該キュー中の格納リクエストと D M A 読み出し応答パケットとは捨てられ、該キュー中のロード・リクエストは、特別の完了パッケージを戻すことによって処理される。その後、ルート・コンプレックスによる該キューへのアクセスが再開される。

20

【 0 0 0 6 】

実施例を特徴付けると考えられる新規特徴は特許請求の範囲の欄に記載されている。しかし、実施例自体は、好ましい使用モード、その更なる目的及び利点と同じく、添付図面と関連させて実施例に関する以下の詳細な説明を参照することにより最善に理解されるであろう。

30

【発明を実施するための最良の形態】

【 0 0 0 7 】

本書に記載される実施例は、I / O ファブリックがリンクの他方の端でのリソース・アベイラビリティを宣伝するためにクレジットのようなメッセージを使用する任意の汎用又は特別目的計算システムに適用される。より具体的には、本書で以下に記載されている好ましい実施態様は、P C I エクスプレス I / O リンクを使用するインプリメンテーションを提供する。

40

【 0 0 0 8 】

図面の図 1 を特に参照すると、実施例による分散型計算システム 1 0 0 の図が描かれている。図 1 に示されている分散型計算システムは、I / O リンク 1 1 0 , 1 2 0 , 1 3 0 , 1 4 2、及び 1 4 3 を通して I / O ファブリック 1 4 4 に取り付けられ、またルート・ノード (R N) 1 6 0 - 1 6 3 のメモリー・コントローラ 1 0 4 , 1 1 4 , 1 2 4、及び 1 3 4 に取り付けられた 1 つ以上のルート・コンプレックス (R C) 1 0 8 , 1 1 8 , 1 2 8 , 1 3 8、及び 1 3 9 の形をとっている。該 I / O ファブリックは、リンク 1 5 1 - 1 5 8 を通して I / O アダプタ (I O A) 1 4 5 - 1 5 0 に取り付けられている。該 I O A は、1 4 5 - 1 4 6 及び 1 4 9 のような単機能 I O A 又は 1 4 7 - 1 4 8 及び 1 5 0 のような多機能 I O A であり得る。更に、該 I O A は、1 4 5 - 1 4 8 のように単一のリン

50

クを介して、或いは149 - 150のように冗長性を目的として複数のリンクで、I/Oファブリックに接続され得る。

【0009】

RC108, 118, 128, 138、及び139の各々は、夫々のRN160 - 163の一部である。RN163のように1つのRNあたりに2つ以上のRCがあり得る。RCの他に、各RNは、1つ以上の中央処理装置(CPU)101 - 102, 111 - 112, 121 - 122, 131 - 132と、メモリー103, 113, 123、及び133と、メモリー・コントローラ104, 114, 124、及び134とから成っており、該メモリー・コントローラは該CPU、メモリー、及びI/O RCを接続して、メモリーのためにコヒーレンシー・トラフィックを処理するような機能を実行する。

10

【0010】

複数のRNが、夫々のメモリー・コントローラ104及び114を介して159で互いに接続されて1つのコヒーレンシー・ドメインを形成して単一の対称多重処理(SMP)システムとして動作することができ、或いはRN162 - 163のように別々のコヒーレンシー・ドメインを有する独立のノードであり得る。

【0011】

コンフィギュレーション・マネージャ164は、単独にI/Oファブリック144に取り付けられ得(図1に示されているように)、或いはRN160 - 163のうちの1つの一部分であり得る。該コンフィギュレーション・マネージャは、I/Oファブリックの共有されるリソースを設定し、リソースをRNに割り当てる。

20

【0012】

分散型計算システム100は、種々の商業的に入手し得るコンピュータ・システムを用いて実現され得る。例えば、分散型計算システム100はIBM社から入手し得るIBMeServer iSeries(IBM社の商標)モデル840システムを用いて実現され得る。その様なシステムは、IBM社から入手し得るOS/400(IBM社の登録商標)オペレーティング・システムを用いて論理分割化をサポートすることができる。

【0013】

当業者は、図1に描かれているハードウェアが変化し得ることを理解するであろう。例えば、光ディスク・ドライブなどのような他の周辺装置が、描かれているハードウェアに加えて又はその代わりとして、使用され得る。図示されている例は、実施例に関する構造上の制限を示唆するように意図されてはいない。

30

【0014】

図2を参照すると、実施例を実現し得る代表的な論理分割プラットフォームのブロック図が描かれている。論理分割プラットフォーム200のハードウェアは、例えば、図1の分散型計算システム100として実現され得る。論理分割プラットフォーム200は、分割ハードウェア230と、オペレーティング・システム(OS)202, 204, 206, 208と、プラットフォーム・ファームウェア210とを含む。オペレーティング・システム202, 204, 206、及び208は、単一のオペレーティング・システムの複数のコピー、又は論理分割プラットフォーム200上で同時に動作する複数の異種オペレーティング・システムであり得る。これらのオペレーティング・システムはOS/400(登録商標)オペレーティング・システムを用いて実現され得、それらはハイパーバイザー(Hypervisor)のようなプラットフォーム又は分割管理ファームウェアとインターフェースするように設計されている。OS/400(IBM社の登録商標)オペレーティング・システムは、これらの実施例における単なる例として用いられるに過ぎない。具体的インプリメンテーションによりAIX(登録商標)オペレーティング・システム及びLinux(登録商標)オペレーティング・システムのような他のタイプのオペレーティング・システムも使用され得る(AIXは米国及び他の国におけるIBM社の登録商標であり、Linuxは米国及び他の国におけるリーナス・トーバルズの登録商標である)。オペレーティング・システム202, 204, 206、及び208はパーティション203, 205, 207、及び209に夫々置かれている。ハイパーバイザー・ソフトウ

40

50

ウェアは、プラットフォーム・ファームウェア 210 を実現するために使用され得るソフトウェアの例であって、IBM 社から入手可能である。ファームウェアは、例えば、読み出し専用メモリー (ROM)、プログラマブル ROM (PROM)、消去可能プログラマブル ROM (EPROM)、電氣的消去可能 PROM (EEPROM)、及び不揮発性ランダム・アクセス・メモリー (不揮発性 RAM) のような、電力無しにその内容を保持するメモリー・チップに格納された“ソフトウェア”である。

【0015】

更に、パーティション 203, 205, 207、及び 209 はパーティション・ファームウェア 211, 213, 215、及び 217 も夫々含んでいる。パーティション・ファームウェア 211, 213, 215、及び 217 は、イニシャル・ブート・ストラップ・コード、IEEE-1275 標準規格オープン・ファームウェア及び IBM 社から入手可能なランタイム・アブストラクション・ソフトウェア (RTAS) を用いて実現され得る。パーティション 203, 205, 207、及び 209 がインスタンス化されるとき、プラットフォーム・ファームウェア 210 によってブート・ストラップ・コードのコピーがパーティション 203, 205, 207、及び 209 にロードされる。その後、コントロールは該ブート・ストラップ・コードに移され、該ブート・ストラップ・コードはその後該オープン・ファームウェア及び RTAS をロードする。その後、パーティションに関連付けられ又は割り当てられているプロセッサは、パーティション・ファームウェアを実行するべくパーティションのメモリーにディスパッチされる。

【0016】

分割ハードウェア 230 は、複数のプロセッサ 232 - 238 と、複数のシステム・メモリー・ユニット 240 - 246 と、複数の I/OA 248 - 262 と、NVRAM 記憶装置 298 と、記憶ユニット 270 とを含む。プロセッサ 232 - 238 と、メモリー・ユニット 240 - 246 と、NVRAM 記憶装置 298 と、I/OA 248 - 262 との各々、又はそれらの部分は、論理分割プラットフォーム 200 内の複数のパーティションのうちの 1 つに割り当てられ得、その各々はオペレーティング・システム 202, 204, 206、及び 208 のうちの 1 つに対応する。

【0017】

プラットフォーム・ファームウェア 210 は、論理分割プラットフォーム 200 の分割を生じさせ実施するべくパーティション 203, 205, 207、及び 209 のために幾つかの機能及びサービスを実行する。プラットフォーム・ファームウェア 210 は、基礎をなすハードウェアと同一の、ファームウェアにより実現される仮想マシンである。従って、プラットフォーム・ファームウェア 210 は、論理分割プラットフォーム 200 のハードウェア・リソースをバーチャル化することによって独立の OS イメージ 202, 204, 206、及び 208 の同時実行を可能にする。

【0018】

サービス・プロセッサ 290 は、パーティションにおけるプラットフォーム・エラーの処理のような種々のサービスを提供するために使用され得る。それらのサービスは、IBM 社のようなベンダーにエラーを報告するサービス・エージェントとしても動作することができる。複数の異なるパーティションの動作は、ハードウェア管理コンソール 280 のようなハードウェア管理コンソールを通して制御され得る。ハードウェア管理コンソール 280 は、異なるパーティションへのリソースの再配分を含む種々の機能をシステム管理機能がそれから実行し得る独立の分散型計算システムである。

【0019】

論理分割 (LPAR) 環境においては、一パーティションのリソース又はプログラムが他のパーティションの動作に影響を及ぼすことは許されない。更に、有益であるために、リソースの割り当てはきめ細くなければならない。例えば、1 つの特定の PCI ホスト・ブリッジ (PHB) のもとの全ての I/OA を同じパーティションに割り当てることはしばしば許容され得ない。なぜならば、それは、複数のパーティション間でリソースを動的に移す能力を含むシステムのコンフィギュレーション能力を制限するからである。従って

、個々のI/O A又はI/O Aの部分のようなリソースを別々のパーティションに割り当て得るようにI/O Aをルート・ノードに接続し、同時に、割り当てられたリソースが他のパーティションのリソースへのアクセスを得るなどして他のパーティションに影響を及ぼすのを防止する何らかの機能がI/Oファブリック及びルート・コンプレックスにおいて必要とされる。

【0020】

図3は、I/OパケットをI/Oファブリック314に送るために使用される自分自身の送信キュー306及び308を各々有する2つのRC302-304を示す。RC302は実線328及び330及び点線332でI/Oアダプタ324及び326と通信するように示され(実線は通信の初期セットを示し、点線はその後の通信を示す)、RC304は破線334でI/Oアダプタ326と通信するように示されている。もしI/Oアダプタ324が送信キュー316からパケットを受信するのをやめれば(すなわち、送信キュー316のための制御論理ヘクレジットを戻すのをやめれば)、送信キュー316が満ちて送信キュー306を満ちさせてI/Oアダプタ326への通信330を妨げ得る。従って、I/Oアダプタ324の破損は、RC302にとってI/Oアダプタ326をも役に立たなくし得る。

【0021】

同様に、もしI/Oアダプタ326が送信キュー318からパケットを受信するのをやめれば(すなわち、送信キュー318のための制御論理ヘクレジットを戻すのをやめれば)、送信キュー318が満ちて送信キュー306及び308を満ちさせ、該I/Oアダプタと通信する全てのRCからの332及び334のような通信を妨げ得る。従って、I/Oアダプタ326の破損は、該I/Oアダプタと通信する全てのRCからI/Oファブリックをロックアップし得、他のI/OアダプタへのI/O動作も影響を受け得る。これらの実施例が防止しようとしているのはこの破損である。

【0022】

図4は、送信キュー404を制御するキュー制御論理411を示す。送信キュー404からのパケット406の送信は、図3のI/Oアダプタ324又は326によるなどの、送信クレジット408を戻すリンクの他端に依存する。これらのクレジットは、ポストエド・リクエスト・クレジット・レジスタ410、ノンポストエド・リクエスト・クレジット・レジスタ412、及びコンプリーション・クレジット・レジスタ414によって追跡される。もしこれら3つのレジスタのいずれかが416で検出されたようにゼロになれば、ゼロ・クレジット・タイマー418は、ゼロ・クレジット・タイマー・イニシャル・レジスタ420に格納されている初期値をロードされ、その後、レジスタ410-414のうちの1つがゼロである間カウント・ダウンし続ける。もしレジスタ410-414の全てがゼロで無くなれば、ゼロ・クレジット・タイマー418はカウント動作を停止する。ゼロ・クレジット・タイマー・イニシャル・レジスタ420は固定値であり得或いはシステム・ファームウェア又はソフトウェアを介してプログラマブルであり得るが、プログラマブルであるのが好ましい実施態様である。

【0023】

ゼロ・クレジット・タイマーがゼロまでカウントダウンしたとき、これはロックアップ状態が検出されたことを示し、それはクリアされなければならない。すなわち、ゼロ・クレジット・タイマーがゼロまでカウントしたとき、これはゼロ・クレジット・タイムアウト制御論理422内の停止状態レジスタ424のメモリー・マップドI/O(MMIO)ビット426及びダイレクト・メモリー・アクセス(DMA)ビット428をセットする。これが起きると、全ての影響を受けるルート・コンプレックスがエラー・メッセージで信号され、例えばエラー・メッセージ430がI/Oファブリック402の主要なバス432のうちの1つで信号される。更に、詳しく後述されるように、ロックアップがクリアされる。

【0024】

図5は、ゼロ・クレジット・タイムアウトが検出されたときのハードウェアによる処理

10

20

30

40

50

の流れを示す。流れは、エラーの検出で502から始まる。504において、カウント動作のための初期値がゼロ・クレジット・タイマー・イニシャル・レジスタからゼロ・クレジット・タイマーにロードされる。506において、ゼロ・クレジット・タイマーがゼロであるか否かが調べられ、もし否であれば、処理は508に続き、ここでゼロ・クレジット状態がなお存在するか否かが判定される。もし否であれば、プロセスは510から退去する。508でゼロ・クレジット状態がなお存在するならば、ゼロ・クレジット・タイマー・レジスタが512でディクリメントされ、その後506で再びゼロについて調べられる。もしゼロ・クレジット・タイマー・レジスタがゼロになれば、514でファブリック・ロックアップ処理が開始される。

【0025】

図6はファブリック・ロックアップ処理を示し、これは602から始まる。停止状態レジスタのMMIOビット及びDMAビットが604でハードウェアによりセットされる。ハードウェアは次にルート・コンプレックス606に、これらがエラー処理を開始できるように、エラーメッセージを送る。ロックアップ処理の最後のステップ608は、問題を検出した送信キューをクリアすることである。これを行うために、送信キュー内の各アイテムが検査されて適宜処理される。すなわち、MMIO格納リクエストは捨てられ、MMIOロード・リクエストは、全て強制的に1にされたデータを有する完了パケットを戻すことによって処理され（例えば、該パケットの全ビットがバイナリー“1”の値にセットされる）、DMA読み出し応答パケットは捨てられる。これを行うことにより、該送信キューは一時的にクリアされ、エントリーの処理は610で完了する。しかし、ファブリック輻輳の原因となっているトランザクションが上流側にあるかも知れず、それらは送信キューに流れ下るので、もしそれが起これば図7に示されているように処理が続く。

【0026】

図7に、新しいエントリーの処理が示されている。停止状態レジスタのMMIOビット及びDMAビットをセットすることの目的は（図6のステップ604）、ソフトウェアがエラー処理を開始して万事を管理された状態にできるまで送信キューをクリアされた状態に保つことである。これは次のように示される。新アイテムが受信702され、それがMMIOロード・オペレーションであるか否かが判定704される。もし判定の結果が肯定的であってMMIOビットが706で判定されるように0であるならば、MMIOロード・オペレーションは708で標準的に処理され、オペレーションは726で完了する。もしMMIOビットが706で1にセットされていれば、710でロードのために全て1のデータが戻され、オペレーションは726で完了する。この全て1のデータは、I/Oサブシステムを検査してエラーが発生しているか否か調べるようにオペレーティング・システム、デバイス・ドライバ、又は他のソフトウェアに信号することができる。

【0027】

もしこれが704で判定されたようにMMIOロード・オペレーションでなければ、該オペレーションは712でMMIO格納オペレーションであるか否かが調べられる。もし判定の結果が肯定的であって、MMIOビットが714で0と判定されると、MMIO格納オペレーションが716で標準的に処理され、オペレーションは726で完了する。もしMMIOビットが714で1にセットされていれば、該格納は718で捨てられ、オペレーションは726で完了する。

【0028】

もしこれが704、712でMMIOオペレーションでないと判定されたならば、それはDMA読み出し応答オペレーションでなければならない。この場合、停止状態レジスタのDMAビットが720で調べられ、もし0ならば、該DMAオペレーションは722で標準的に処理され、オペレーションは726で完了する。最後に、もし720で該DMAビットが1と判定されたならば、DMA読み出し完了は724で捨てられ、オペレーションは726で完了する。

【0029】

DMAビットがセットされている間、入ってくる新しいDMAリクエストがあれば、そ

10

20

30

40

50

れは適宜処理されなければならない。図 8 は、それがどの様に行われるかを示す。新 DMA リクエストが 802 で受信され、804 で停止状態レジスタ 804 の DMA ビットが 0 であるか否かが判定される。もし判定の結果が肯定的ならば、該 DMA は 806 で標準的に処理され、オペレーションは 810 で完了する。

【0030】

もし 804 で DMA ビットが 0 でなければ、ハードウェアはコンプリーター・アボート (completer abort) 又はサポート無しリクエストを要求側に戻し 808、オペレーションは 810 で完了する。

【0031】

RC におけるファブリック・エラーの処理はプラットフォームに或る程度依存するが、図 9 は一般的な流れを示す。処理は 902 から始まり、904 で、送信されたエラー・メッセージの検出により、又は全て 1 のデータが突然受信されたために、エラーが検出される。906 で、オペレーティング・システム又は RC ハードウェアは、I/O ファブリック内の、エラーが検出された箇所より下位である I/O にデバイス・ドライバがそれ以上のオペレーションを発するのをやめさせる。例えば、図 3 を参照すると、I/O アダプタ 324 は送信キュー 316 (この例におけるエラーの箇所) の下にあり、もしこの箇所 316 がエラー状態であるか又はデッドロックされていることが検出されたならば RC ハードウェアはデバイス・ドライバがそれ以上のオペレーションをこの I/O アダプタ 324 に発するのをやめさせる。同様に、I/O アダプタ 326 は送信キュー 318 (この例でのエラーの箇所) の下にあり、もしこの箇所 318 がエラー状態であるか又はデッドロックされていることが検出されたならば RC ハードウェアはデバイス・ドライバがそれ以上のオペレーションをこの I/O アダプタ 326 に発するのをやめさせる。ソフトウェア又はファームウェアはファブリックからエラー情報を読み出し、将来あり得る評価のためにその情報を記録する 908。プラットフォームはその後プラットフォーム特有のエラー回復を 910 で実行し、もし可能ならばその箇所より下位である MMIO オペレーションが続行され得るように 912 で停止状態レジスタの MMIO ビットがクリアされる。914 で、通信が続行され得るか否かが判定され、もし判定の結果が肯定的ならば 918 で DMA ビットがリセットされる。デバイス・ドライバが再開始され、デバイス特有のエラー回復が 920 で実行される。該回復は 922 で完了する。もし 914 で故障箇所より下での通信が再確立され得ないと判定されたならば、916 で故障箇所より下位である I/O ファブリックがリセットされ、920 でデバイス・ドライバが再開始され、デバイス特有のエラー回復が実行される。回復は 922 で完了する。

【0032】

本発明は、完全にハードウェアの実施態様、完全にソフトウェアの実施態様、又はハードウェア要素及びソフトウェア要素の両方を含む実施態様の形をとることができる。好ましい実施態様では本発明はソフトウェアで実現され、それはファームウェア、常駐ソフトウェア、マイクロコードなどを含むが、これらに限定はされない。

【0033】

更に、本発明は、コンピュータ又は命令実行システムにより又はこれらと関連して使用されるプログラム・コードを提供するコンピュータにより使用され得る又はコンピュータにより読み出され得る媒体からアクセス可能なコンピュータ・プログラム製品の形をとることができる。この明細書の目的上、コンピュータにより使用され得る又はコンピュータにより読み出され得る媒体は、該命令実行システム、装置、又はデバイスにより又はこれらと関連して使用されるプログラムを含み、記憶し、伝え、伝播し、又はトランスポートすることのできる任意の有形の装置であり得る。

【0034】

媒体は、電子、磁性、光学、電磁、赤外線、又は半導体システム (又は装置若しくはデバイス) 又は伝播媒体であり得る。コンピュータにより読み出され得る媒体の例は、半導体若しくは固体メモリー、磁気テープ、取り外し可能なコンピュータ・ディスク、ランダム・アクセス・メモリー (RAM)、読み出し専用メモリー (ROM)、堅い磁気デ

ディスク及び光ディスクを含む。光ディスクの現在の例は、コンパクト・ディスク - 読み出し専用メモリー（ＣＤ－ＲＯＭ）、コンパクトディスク - 読み書き（ＣＤ－Ｒ／Ｗ）及びＤＶＤを含む。

【００３５】

プログラム・コードを格納し且つ／又は実行するために適するデータ処理システムは、直接に又はシステム・バスを通して間接的に記憶素子に結合される少なくとも１つのプロセッサを含む。記憶素子は、プログラム・コードの実際の実行時に使用されるローカル・メモリーと、大容量記憶装置と、実行時に大容量記憶装置からコードを検索しなければならない回数を減らすために少なくとも何らかのプログラム・コードの一時記憶を提供するキャッシュ・メモリーとを含み得る。

10

【００３６】

入出力すなわちＩ／Ｏ装置（キーボード、表示装置、ポインティング・デバイスなどを含むが、これらに限定はされない）は、直接に、又は介在するＩ／Ｏコントローラを通してシステムに結合され得る。

【００３７】

介在する構内ネットワーク又は公衆網を通してデータ処理システムが他のデータ処理システム又は遠隔プリンタ若しくは記憶装置に結合され得るようにネットワーク・アダプタもシステムに結合され得る。モデム、ケーブル・モデム及びイーサネット（登録商標）・カードは、現在利用し得るタイプのネットワーク・アダプタのうちのほんの数例に過ぎない。

20

【００３８】

本発明の記述は例証及び説明の目的で呈示されているのであって、網羅的であることや、開示された形の発明に限定されることは意図されていない。多くの改変や変形が当業者にとっては明らかであろう。実施態様は、本発明の原理、実用的アプリケーションを最善に説明すると共に、熟考されている特定の用途に適する種々の改変を伴う種々の実施態様を求めて他の当業者が本発明を理解できるようにするために、選択され記述された。

【図面の簡単な説明】

【００３９】

【図１】実施例に従って描かれた分散型コンピュータ・システムの図である。

【図２】実施例を実現することのできる代表的論理分割プラットフォームのブロック図である。

30

【図３】１ルート・コンプレックス及び数個のＩ／Ｏアダプタの間、並びに数個のルート・コンプレックス及び１つのＩ／Ｏアダプタの間の通信を示す高レベル図であり、ここでバッファ・ブロックは実施例に従って解決される。

【図４】代表的側面が具体化されるキュー制御を示す。

【図５】実施例に従ってロックアップ状態がどのように検出されるかを示すフローチャートである。

【図６】実施例に従うハードウェアによるファブリック・ロックアップ処理を示すフローチャートである。

【図７】実施例に従ってエラーのファームウェア又はソフトウェア処理の間、ファブリックが再びロックアップされるのをハードウェアがどのように阻止するのかを示すフローチャートである。

40

【図８】実施例に従ってＩ／Ｏファブリックが回復される過程にある間のＤＭＡ処理を示すフローチャートである。

【図９】実施例によるファブリック・ロックアップ・エラーのルート・コンプレックス処理の高レベル・フローである。

【符号の説明】


【００４０】

１０８，１１８，１２８，１３８，１３９，３０２，３０４ ルート・コンプレックス
３０６，３０８，３１６，３１８ 送信キュー


50

3 1 4	I / O ファブリック	
1 4 5 - 1 5 0 , 3 2 4	I / O アダプタ	
3 2 6	多機能 I / O アダプタ	
3 3 0 , 3 3 2 , 3 3 4	通信	
1 0 0	分散型計算システム	
1 1 0 , 1 2 0 , 1 3 0 , 1 4 2 , 1 4 3	I / O リンク	
1 4 4	I / O ファブリック	
1 6 0 - 1 6 3	ルート・ノード	
1 0 4 , 1 1 4 , 1 2 4 , 1 3 4	メモリーコントローラ	
1 5 0 - 1 5 8	リンク	10
1 0 1 - 1 0 2 , 1 1 1 - 1 1 2 , 1 2 1 - 1 2 2 , 1 3 1 - 1 3 2	中央処理装置	
1 0 3 - 1 1 3 , 1 2 3 , 1 3 3	メモリー	
1 6 4	コンフィギュレーション・マネージャ	
2 0 0	論理分割プラットフォーム	
2 3 0	分割ハードウェア	
2 0 2 , 2 0 4 , 2 0 6 , 2 0 8	オペレーティング・システム	
2 1 0	プラットフォーム・ファームウェア	
2 0 3 , 2 0 5 , 2 0 7 , 2 0 9	パーティション	
2 1 1 , 2 1 3 , 2 1 5 , 2 1 7	パーティション・ファームウェア	
2 3 2 - 2 3 8	プロセッサ	20
2 4 0 - 2 4 6	システム・メモリー・ユニット	
2 4 8 - 2 6 2	I O A	
2 9 8	N V R A M 記憶装置	
2 7 0	記憶ユニット	
2 9 0	サービス・プロセッサ	
2 8 0	ハードウェア管理コンソール	
4 0 4	送信キュー	
4 1 1	キュー制御論理	
4 0 6	パケット	
4 0 8	送信クレジット	30
4 1 0	<u>ポストッド・リクエスト・クレジット・レジスタ</u>	
4 1 2	<u>ノンポストッド・リクエスト・クレジット・レジスタ</u>	
4 1 4	<u>コンプリーション・クレジット・レジスタ</u>	
4 1 6	ゼロ・クレジット検出	
4 1 8	ゼロ・クレジット・タイマー	
4 2 0	ゼロ・クレジット・タイマー・イニシャル・レジスタ	
4 2 2	ゼロ・クレジット・タイムアウト制御論理	
4 2 4	停止状態レジスタ	
4 2 6	メモリーマップド I / O	
4 2 8	ダイレクト・メモリー・アクセスビット 4 2 8	40
4 3 0	エラー・メッセージ	
4 0 2	I / O ファブリック	
4 3 2	バス	


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】



【図 8】



【図 9】



フロントページの続き

- (72)発明者 スティーブン・マーク・サーバー
アメリカ合衆国 78717 テキサス州 オースティン エフライム・ロード 8308
- (72)発明者 リチャード・ルイス・アーント
アメリカ合衆国 78746 テキサス州 オースティン バーン・スワロー・ドライブ 1607
- (72)発明者 トーマス・シュリッパ
ドイツ連邦共和国 パーデン - ヴルッテンベルク ホルツガーリングェン D - 71088 ゾンネンラインヴェーク 43

合議体

審判長 小曳 満昭

審判官 和田 志郎

審判官 山田 正文

- (56)参考文献 特開平6 - 227100 (JP, A)
特開2005 - 293283 (JP, A)
特開平8 - 320836 (JP, A)

- (58)調査した分野(Int.Cl., DB名)

G06F 13/36

G06F 13/38

G06F 13/00

- (54)【発明の名称】入出力(I/O)ファブリック内のキューをクリアする方法、I/Oファブリック・エラーを処理する方法及びコンピュータ・プログラム製品(エラー回復のためにI/Oファブリックのロックアップ状態を検出しクリアするためのメカニズム)