



(12) 发明专利申请

(10) 申请公布号 CN 107134358 A

(43) 申请公布日 2017.09.05

(21) 申请号 201610109545.5

(22) 申请日 2016.02.26

(71) 申请人 艾默生网络能源有限公司

地址 518055 广东省深圳市南山区学苑大道
1001号南山智园B2栋

(72) 发明人 位云峰 是亚明 徐福斌

(74) 专利代理机构 深圳市顺天达专利商标代理
有限公司 44217

代理人 高占元

(51) Int. Cl.

H01F 41/02(2006.01)

H01F 27/30(2006.01)

H01F 27/24(2006.01)


权利要求书1页 说明书7页 附图4页

(54) 发明名称

一种电感绕制方法及装置

(57) 摘要

本发明公开了一种电感绕制方法及装置，该电感绕制方法包括步骤：A、将电感的任一绕组的线圈匝数按照预设比例分为第一绕组及第二绕组；B、将第一绕组绕制于多根磁柱的其中一根，并将第二绕组绕制于多个磁柱中异于第一绕组已绕制磁柱的一根；C、循环步骤A及步骤B，直至电感的所有绕组绕制完毕。该发明的有益效果为：采用交错绕制结构后的耦合电感，使磁力线在磁柱中的工频磁通抵消，解决了铁芯中磁通密度高的问题，同时满足了有一定的漏感值，又提高了各耦合电感绕制之间的耦合系数，降低了工频磁通密度。



1. 一种电感绕制方法，其特征在于，提供包括多根磁柱的磁芯及包括多个绕组的电感，该电感绕制方法包括步骤：

A、将所述电感的任一绕组的线圈匝数按照预设比例分为第一绕组及第二绕组；

B、将所述第一绕组绕制于所述多根磁柱的其中一根，并将所述第二绕组绕制于所述多个磁柱中异于所述第一绕组已绕制磁柱的一根；

C、循环步骤A及步骤B，直至所述电感的所有绕组绕制完毕。

2. 根据权利要求1所述的电感绕制方法，其特征在于，所述步骤B中，同一磁柱上的两个绕组产生的磁力线相反。

3. 一种电感绕制装置，其特征在于，包括：

磁芯，所述磁芯包括多根磁柱；

电感，所述电感包括多个绕组；其中，所述电感的任一绕组的线圈匝数按照预设比例分为第一绕组及第二绕组，并将所述第一绕组绕制于所述多根磁柱的其中一根，将所述第二绕组绕制于所述多个磁柱中异于所述第一绕组已绕制磁柱的一根。

4. 根据权利要求3所述的电感绕制装置，其特征在于，同一磁柱上的两个绕组产生的磁力线相反。

5. 根据权利要求3所述的电感绕制装置，其特征在于，所述磁芯还包括：

上铁轭及下铁轭；其中，所述多根磁柱设置于所述上铁轭及所述下铁轭之间。

6. 根据权利要求5所述的电感绕制装置，其特征在于，所述磁芯还包括：

副磁芯，所述副磁芯分别连接于所述上铁轭及所述下铁轭。

7. 根据权利要求6所述的电感绕制装置，其特征在于，所述副磁芯包括与所述多根磁柱对应的多根副子磁芯，所述多根副子磁芯分别连接于所述上铁轭及所述下铁轭的同一侧。

8. 根据权利要求6所述的电感绕制装置，其特征在于，所述副磁芯包括多根副子磁芯，所述多根副子磁芯设置于所述上铁轭及所述下铁轭之间，其中，所述多根副子磁芯与所述多根磁柱交替排列。

9. 根据权利要求6所述的电感绕制装置，其特征在于，所述副磁芯包括两根副子磁芯；

所述两根副子磁芯分别连接于所述上铁轭及所述下铁轭的前侧及后侧；或者

所述两根副子磁芯分别连接于所述上铁轭及所述下铁轭的左侧及右侧；或者

所述两根副子磁芯分别设置于所述上铁轭及所述下铁轭之间。

10. 根据权利要求6所述的电感绕制装置，其特征在于，所述副磁芯为圆柱体，所述上铁轭及所述下铁轭分别为两个圆柱体，所述副磁芯的底面直径小于所述上铁轭或所述下铁轭的底面直径；

所述副磁芯设置于所述上铁轭及所述下铁轭之间，其底面圆心分别与所述上铁轭或所述下铁轭底面圆心重合。

一种电感绕制方法及装置

技术领域

[0001] 本发明涉及电感器技术领域,更具体地说,涉及一种电感绕制方法及装置。

背景技术

[0002] 电源转换器的交错并联是提高效率和功率密度的一种方法,同时可以抵消电流纹波,改善输入或者输出的特性,因此其广泛用于功率因数校正电路、逆变电路和直流变换电路中。其两相交错典型电路如图1,每相电路中各有一个单独的滤波电感,分别为L1,L2。交错并联变换器中需要设计专门的控制环路来实现每相电感间的电流均流。

[0003] 多态开关电路是在交错并联结构基础上发展来的一种新型电路,其典型三态开关电路如图2,其电路类似于交错并联结构,但两相共用一个耦合电感,耦合电感与输入(或输出)之间还有一个单独的电感,即图2中的电感L。其中,耦合电感可以实现交错并联电路之间的电流平均分配。

[0004] 图2中的三态开关电路中,四个开关管的不同导通组合共有三个等效的工作状态,即一个上管和一个下管同时导通,两个上管同时导通,以及两个下管同时导通,这也是三态开关命名的由来。相对于交错并联结构,由于自耦变压器的存在,每相电路之间能够实现自动均流,不需要均流控制,也减少了电流采样电路;另外,滤波电感L和耦合电感可以根据自身工况单独进行优化,从而提高变换效率。而且根据功率要求,三态电路可以拓展至多态电路,如图3即为典型的四态开关电路。

[0005] 为了进一步提高功率密度,提高整机效率,可以将图3中的电感L以耦合电感 $L_{coupling}$ 的漏感来替代,这样可以省去一个电感元件,新的器件称之为“集成电感L的耦合电感”,典型的集成电感L的四态耦合电感的结构剖面如图4。该结构为三相三柱磁芯,耦合电感的三个电感绕组:绕制A,绕制B及绕制C分别绕制在三个磁柱上。

[0006] 多态开关电路中耦合电感的各个电感绕组中的电流波形都是工频电流叠加高频纹波电流,并且各个电感绕组中的工频电流的大小和相位是相同的,所以各个电感在各自所在磁柱中产生的工频磁通的大小和相位是相同的,如图4磁柱中虚线所示的磁力线,三个电感产生的磁力线流经其他磁柱后产生相互抵消效应。理论上三个绕组的工频磁通可以完全抵消,但由于三个铁芯柱之间的磁路长度不等,导致三个绕组中的工频电流产生的磁通并不能实现完全抵消,相对于高频电流,该磁通类似于直流偏置,容易导致铁芯进入饱和。为防止饱和,铁芯中需要增加较大的气隙,从而导致电感损耗增加,不利于效率优化。

发明内容

[0007] 本发明要解决的技术问题在于,针对现有技术中三个绕组中的工频电流产生的磁通并不能实现完全抵消,容易导致铁芯进入饱和,导致电感损耗增加,不利于效率优化的缺陷,提供一种电感绕制方法及装置。

[0008] 本发明解决其技术问题所采用的技术方案是:

[0009] 构造一种电感绕制方法,提供包括多根磁柱的磁芯及包括多个绕组的电感,该电

感绕制方法包括步骤：

- [0010] A、将所述电感的任一绕组的线圈匝数按照预设比例分为第一绕组及第二绕组；
- [0011] B、将所述第一绕组绕制于所述多根磁柱的其中一根，并将所述第二绕组绕制于所述多个磁柱中异于所述第一绕组已绕制磁柱的一根；
- [0012] C、循环步骤A及步骤B，直至所述电感的所有绕组绕制完毕。
- [0013] 在本发明所述的电感绕制方法中，所述步骤B中，同一磁柱上的两个绕组产生的磁力线相反。
- [0014] 另一方面，提供一种电感绕制装置，包括：
- [0015] 磁芯，所述磁芯包括多根磁柱；
- [0016] 电感，所述电感包括多个绕组；其中，所述电感的任一绕组的线圈匝数按照预设比例分为第一绕组及第二绕组，并将所述第一绕组绕制于所述多根磁柱的其中一根，将所述第二绕组绕制于所述多个磁柱中异于所述第一绕组已绕制磁柱的一根。
- [0017] 在本发明所述的电感绕制装置中，同一磁柱上的两个绕组产生的磁力线相反。
- [0018] 在本发明所述的电感绕制装置中，所述磁芯还包括：
- [0019] 上铁轭及下铁轭；其中，所述多根磁柱设置于所述上铁轭及所述下铁轭之间。
- [0020] 在本发明所述的电感绕制装置中，所述磁芯还包括：
- [0021] 副磁芯，所述副磁芯分别连接于所述上铁轭及所述下铁轭。
- [0022] 在本发明所述的电感绕制装置中，所述副磁芯包括与所述多根磁柱对应的多根副子磁芯，所述多根副子磁芯分别连接于所述上铁轭及所述下铁轭的同一侧。
- [0023] 在本发明所述的电感绕制装置中，所述副磁芯包括多根副子磁芯，所述多根副子磁芯设置于所述上铁轭及所述下铁轭之间，其中，所述多根副子磁芯与所述多根磁柱交替排列。
- [0024] 在本发明所述的电感绕制装置中，所述副磁芯包括两根副子磁芯；
- [0025] 所述两根副子磁芯分别连接于所述上铁轭及所述下铁轭的前侧及后侧；或者
- [0026] 所述两根副子磁芯分别连接于所述上铁轭及所述下铁轭的左侧及右侧；或者
- [0027] 所述两根副子磁芯分别设置于所述上铁轭及所述下铁轭之间。
- [0028] 在本发明所述的电感绕制装置中，所述副磁芯为圆柱体，所述上铁轭及所述下铁轭分别为两个圆柱体，所述副磁芯的底面直径小于所述上铁轭或所述下铁轭的底面直径；
- [0029] 所述副磁芯设置于所述上铁轭及所述下铁轭之间，其底面圆心分别与所述上铁轭或所述下铁轭底面圆心重合。
- [0030] 上述公开的一种电感绕制方法及装置具有以下有益效果：采用交错绕制结构后的耦合电感，使磁力线在磁柱中的工频磁通抵消，解决了铁芯中磁通密度高的问题，同时满足了有一定的漏感值，又提高了各耦合电感绕制之间的耦合系数，降低了工频磁通密度。

附图说明

- [0031] 图1为现有技术的两相交错电路图；
- [0032] 图2为现有技术的三态开关电路图；
- [0033] 图3为现有技术的四态开关电路图；
- [0034] 图4为现有技术的四态开关电路中集成电感的四态耦合电感的绕制示意图；

- [0035] 图5为本发明提供的四态开关电路中集成电感的四态耦合电感的绕制示意图；
- [0036] 图6为本发明提供的四态开关电路中集成电感的四态耦合电感的接线图；
- [0037] 图7a为现有技术的电力变压器的曲折型接线图；
- [0038] 图7b为现有技术的电力变压器的电流相位示意图；
- [0039] 图8a为本发明提供的三态开关电路中集成电感的四态耦合电感第一实施例的结构图；
- [0040] 图8b为本发明提供的三态开关电路中集成电感的四态耦合电感第二实施例的结构图；
- [0041] 图9a为本发明提供的品字形三柱磁芯的结构示意图；
- [0042] 图9b为本发明提供的品字形三柱磁芯的顶部透视图；
- [0043] 图10a为本发明提供的电感交错绕制结构第一实施例的接线示意图；
- [0044] 图10b为本发明提供的电感交错绕制结构第二实施例的接线示意图；
- [0045] 图10c为本发明提供的电感交错绕制结构第三实施例的接线示意图；
- [0046] 图10d为本发明提供的电感交错绕制结构第四实施例的接线示意图；
- [0047] 图10e为本发明提供的电感交错绕制结构第五实施例的接线示意图；
- [0048] 图11a为本发明提供的电感绕制装置第一实施例的立体图；
- [0049] 图11b为本发明提供的电感绕制装置第一实施例的侧视图；
- [0050] 图12为本发明提供的电感绕制装置第二实施例的立体图；
- [0051] 图13为本发明提供的电感绕制装置第三实施例的结构示意图；
- [0052] 图14为本发明提供的电感绕制装置第四实施例的结构示意图；
- [0053] 图15a为本发明提供的电感绕制装置第五实施例的立体图；
- [0054] 图15b为本发明提供的电感绕制装置第五实施例的顶部透视图；
- [0055] 图16为本发明提供的电感绕制装置第六实施例的结构示意图；
- [0056] 图17为本发明提供的电感绕制装置第七实施例的结构示意图；
- [0057] 图18为本发明提供的电感绕制装置第八实施例的结构示意图；
- [0058] 图19为本发明提供的整流器的电路图；
- [0059] 图20为本发明提供的逆变器的电路图；
- [0060] 图21为本发明提供的直流变换器的电路图。

具体实施方式

[0061] 为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。

[0062] 本发明提供一种电感绕制方法及装置,其目的在于,解决图4所示四态开关电路中集成电感的四态耦合电感的工频磁通导致的磁芯饱和问题。本发明通过采用交错绕制结构后的耦合电感,使磁力线在磁柱中的工频磁通抵消,解决了铁芯中磁通密度高的问题,同时满足了有一定的漏感值,又提高了各耦合电感绕制之间的耦合系数,降低了工频磁通密度。

[0063] 特别说明,本文所使用的术语“前”、“后”、“左”、“右”以及类似的表述只是为了说明的目的,并不特指固定方向。除非另有定义,本文所使用的所有的技术和科学术语与属于

本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

[0064] 参见图5,图5为本发明提供的四态开关电路中集成电感2的四态耦合电感2的绕制示意图,该电感2包括3个绕组A、B、C,其中每个绕组由分为两部分,如绕组A分为绕组A1及A2,绕组B分为绕组B1及B2,绕组C分为绕组C1及C2。

[0065] 该电感2的接线方式参见图6,图6为本发明提供的四态开关电路中集成电感2的四态耦合电感2的接线图,图6中,绕组A1和绕组C2绕制在同一磁柱11上,若绕组A1从上往下顺时针绕制,则绕组C2从上往下逆时针绕制;绕组B1和绕组A2、绕组C1和绕组B2也按照如此方式绕制。从而使同一磁柱11上的两个绕组产生的磁力线相反。

[0066] 一般地,在多态开关电路的耦合电感2中,采用这种绕制结构后,每个磁柱11上分别有两个不同绕组的一半线圈匝数,如绕组A1和绕组C2。这两套线圈中的工频电流大小相等,相位相同,但因为其中有一个绕组的线圈是反向绕制,绕组A1和绕组C2在其所在的磁柱11中产生的工频磁通方向相反,如图5虚线所示的磁力线,理想情况下在该磁柱11中的工频磁通都能抵消,解决了铁芯中磁通密度高的问题。同样的条件下,现有技术中通常的绕制方式的电感2磁芯1磁通密度值为1.2T,而图5中采用交错绕制方式电感2磁芯1中的磁通密度值0.35T。

[0067] 下表中的数据也显示了采用交错绕制结构后的耦合电感2,即满足了有一定的漏感值,又提高了各耦合电感2绕制之间的耦合系数,降低了工频磁通密度。

[0068]	绕制方式	低压满载主 铁芯磁密	耦合 系数	自感	漏感
	分开绕制	1.2T	0.74	1.77mH	459.3uH
	交错绕制	0.35T	0.925	1.3067mH	97.4uH

[0069] 上表中,分开绕制表示图4所示的绕制方式,交错绕制表示图5所示的绕制方式。

[0070] 现有技术中,电力变压器中也有类似的交错绕组方式的应用,称之为Z连接或曲折形连接,如图7a。曲折形连接的应用场合是电力变压器,其结构中有副边绕组,副边绕组与原边绕组是隔离的。而本发明用于耦合电感2,只有原边部分,原边是互相耦合的,没有副边绕组;现有技术的电力变压器的连接方式中,三个原边绕组中的三相工频电流分别相差120度(参见图7b),而本发明中用于多态开关的耦合电感2的各个绕组中的工频电流没有相位差,即是同一个单相电流,而且还叠加了高频纹波电流。现有技术的电力变压器采用曲折性连接方式的目的是减小零序阻抗来提高防雷性能和增强承受不平衡负载的能力,本发明中的耦合电感2采用交错绕制结构的目的是在满足一定漏感值的前提下降低磁柱11中的磁通密度值。

[0071] 综上,本发明旨在提供一种电感2绕制方法及装置,该电感2绕制装置100包括:

[0072] 磁芯1,所述磁芯1包括多根磁柱11;

[0073] 电感2,所述电感2包括多个绕组;其中,所述电感2的任一绕组的线圈匝数按照预设比例分为第一绕组及第二绕组,并将所述第一绕组绕制于所述多根磁柱11的其中一根,将所述第二绕组绕制于所述多个磁柱11中异于所述第一绕组已绕制磁柱11的一根。

[0074] 相应地,该电感2绕制方法又称为交错绕组绕制方案,采用上述包括多根磁柱11的磁芯1及包括多个绕组的电感2,该电感2绕制方法包括步骤:

[0075] A、将所述电感2的任一绕组的线圈匝数按照预设比例分为第一绕组及第二绕组;

[0076] B、将所述第一绕组绕制于所述多根磁柱11的其中一根,并将所述第二绕组绕制于所述多个磁柱11中异于所述第一绕组已绕制磁柱11的一根;

[0077] C、循环步骤A及步骤B,直至所述电感2的所有绕组绕制完毕。

[0078] 上述交错绕组绕制方案以四态开关电路中的集成耦合电感2为例,但并不只限于四态开关电路,如图8a和图8b所示的三态开关及其他多态开关电路中集成电感2的自耦合变压器也适用。图8a为本发明提供的三态开关电路中集成电感2的四态耦合电感2第一实施例的结构图;图8b为本发明提供的三态开关电路中集成电感2的四态耦合电感2第二实施例的结构图。

[0079] 该电感2所绕制的磁芯1可以为三柱铁芯,参见图9a和图9b,图9a为本发明提供的品字形三柱磁芯1的结构示意图;图9b为本发明提供的品字形三柱磁芯1的顶部透视图。三根磁柱11均匀分布于上部跟下部圆柱表面的圆周上。

[0080] 上述多态开关电路中集成电感2的耦合电感2的交错绕组绕制方案中,将所述第一绕组绕制于所述多根磁柱11的其中一根,并将所述第二绕组绕制于所述多个磁柱11中异于所述第一绕组已绕制磁柱11的一根,直至所述电感2的所有绕组绕制完毕。绕组绕制方向需满足同一磁柱11上的不同绕组产生的磁力线是相反的,满足该要求的接线方式示例如图10a-图10e。在这些方案基础上修改的用于多态开关电路的耦合电感2接线方式都视为类似的。

[0081] 其中,图10a为本发明提供的电感2交错绕制结构第一实施例的接线示意图;绕组A1和绕组C2绕制在同一磁柱11上,若绕组A1从上往下顺时针绕制,则绕组C2从上往下逆时针绕制;绕组B1和绕组A2、绕组C1和绕组B2也按照如此方式绕制。

[0082] 图10b为本发明提供的电感2交错绕制结构第二实施例的接线示意图;绕组A1和绕组B2绕制在同一磁柱11上,若绕组A1从上往下顺时针绕制,则绕组B2从上往下逆时针绕制;绕组B1和绕组C2、绕组C1和绕组A2也按照如此方式绕制。

[0083] 图10c为本发明提供的电感2交错绕制结构第三实施例的接线示意图;绕组A1和绕组C2绕制在同一磁柱11上,若绕组A1从上往下顺时针绕制,则绕组C2从下往上顺时针绕制;绕组B1和绕组A2、绕组C1和绕组B2也按照如此方式绕制。

[0084] 图10d为本发明提供的电感2交错绕制结构第四实施例的接线示意图;绕组A1和绕组C2绕制在同一磁柱11上,若绕组A1从下往上逆时针绕制,则绕组C2从上往下逆时针绕制;绕组B1和绕组A2、绕组C1和绕组B2也按照如此方式绕制。

[0085] 图10e为本发明提供的电感2交错绕制结构第五实施例的接线示意图;绕组A1和绕组C2绕制在同一磁柱11上,若绕组A1从下往上逆时针绕制,则绕组C2从下往上顺时针绕制;绕组B1和绕组A2、绕组C1和绕组B2也按照如此方式绕制。

[0086] 上述多态开关电路中集成电感2的耦合电感2的交错绕组绕制方案以三柱铁芯为例,但磁柱11数并不只限于三个,磁柱11数大于等于二的磁芯1用于多态开关电路中集成电感2时都适用这种绕制方式。其次,上述多态开关电路中集成电感2的耦合电感2的交错绕组绕制方案中,每个磁柱11上不同电感2绕组的匝数可以相等,也可以根据要求的漏感大小和

磁柱11的具体磁密情况,每个磁柱11上不同电感2绕组的匝数设置为不相等。

[0087] 该交错绕组绕制方案的所有绕组都绕制于磁柱11上,也可以在每个电感2线包或某个单个线包的前、后、左、右,或两个线包之间增加一个或多个副铁芯,以调节漏感大小,副铁芯的数量可以与主铁芯的磁柱11数量相同,也可以不同。副铁芯的材料可以与主铁芯相同,也可以不同。主铁芯与副铁芯之间可以通过磁芯1材料相连,主铁芯与副铁芯之间也可以有气隙。

[0088] 参见图11a和图11b,图11a为本发明提供的电感2绕制装置100第一实施例的立体图;图11b为本发明提供的电感2绕制装置100第一实施例的侧视图。图中具有上铁轭3及下铁轭4,其中三根磁柱11均匀排列于上铁轭3及下铁轭4之间,增设的副磁芯51设置于上铁轭3及下铁轭4同侧的中间。电感2于图11a和图11b均未示出,电感2按照图10a-图10e任一方式绕制即可,以下图12-18也未示出电感2,以下不再赘述。

[0089] 参见图12,图12为本发明提供的电感2绕制装置100第二实施例的立体图。该实施例不同于图11a及图11b所示实施例之处在于,增设的副磁芯51为三根,分别与三根磁柱11对应设置于上铁轭3及下铁轭4同侧。

[0090] 参见图13,图13为本发明提供的电感2绕制装置100第三实施例的结构示意图。该实施例不同于图11a及图11b所示实施例之处在于,该副磁芯51为板状,可覆盖上铁轭3及下铁轭4的同一侧的侧面。

[0091] 参见图14,图14为本发明提供的电感2绕制装置100第四实施例的结构示意图。该实施例不同于图14所示实施例之处在于,具有两块板状副磁芯51,分别设置于三根磁柱11的两侧,即前侧及后侧。

[0092] 参见图15a和15b,图15为本发明提供的电感2绕制装置100第五实施例的立体图;图15b为本发明提供的电感2绕制装置100第五实施例的顶部透视图。该实施例的上铁轭3及下铁轭4为形状一致的圆柱体,三根磁柱11均匀分布于上部跟下部圆柱表面的圆周上。所述副磁芯51也为圆柱体,但副磁芯51的底面直径小于所述上铁轭3或所述下铁轭4的底面直径;所述副磁芯51设置于所述上铁轭3及所述下铁轭4之间,其底面圆心分别与所述上铁轭3或所述下铁轭4底面圆心重合。

[0093] 参见图16,图16为本发明提供的电感2绕制装置100第六实施例的结构示意图。该实施例不同于图11a及图11b所示实施例之处在于,副磁芯51具有两根副子磁芯1,所述两根副子磁芯1分别连接于所述上铁轭3及所述下铁轭4的左侧及右侧。

[0094] 参见图17,图17为本发明提供的电感2绕制装置100第七实施例的结构示意图。该实施例不同于图11a及图11b所示实施例之处在于,副磁芯51具有两根副子磁芯1,所述两根副子磁芯1分别设置于所述上铁轭3及所述下铁轭4之间且该两根副子磁芯1与三根磁柱11交替排列。

[0095] 参见图18,图18为本发明提供的电感2绕制装置100第八实施例的结构示意图。该实施例不同于图11a及图11b所示实施例之处在于,副磁芯51具有两根副子磁芯1,所述两根副子磁芯1设置于所述上铁轭3及所述下铁轭4之间且分别相对于三根磁柱11的左侧及右侧。

[0096] 参见图19-21,图19为本发明提供的整流器的电路图;图20为本发明提供的逆变器的电路图;图21为本发明提供的直流变换器的电路图。该多态开关交错绕组绕制方案可以

用于整流拓扑、逆变拓扑和直流变换器中,可以是两电平、三电平及更高电平结构。

[0097] 上面结合附图对本发明的实施例进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,这些均属于本发明的保护之内。




图1




图2




图3




图4




图5




图6




图7a




图7b




图8a




图8b




图9a




图9b




图10a




图10b




图10c




图10d




图10e




图11b




图11a




图12




图13




图14




图15a




图15b




图16




图17




图18




图19




图20




图21