



(12)发明专利

(10)授权公告号 CN 109743032 B

(45)授权公告日 2020.09.11

(21)申请号 201910015848.4

(22)申请日 2019.01.08

(65)同一申请的已公布的文献号
申请公布号 CN 109743032 A

(43)申请公布日 2019.05.10

(73)专利权人 北京智芯微电子科技有限公司
地址 100192 北京市海淀区西小口路66号
中关村东升科技园A区3号楼

专利权人 国网信息通信产业集团有限公司
国家电网有限公司
国网江西省电力有限公司

(72)发明人 何洋 侯佳力 胡毅 冯曦
李映雪 朱文广

(74)专利代理机构 北京中誉威圣知识产权代理
有限公司 11279

代理人 王芊雨 张静轩

(51)Int.Cl.

H03F 3/45(2006.01)

(56)对比文件

CN 102687392 A,2012.09.19

US 2009179699 A1,2009.07.16

US 2009185406 A1,2009.07.23

CN 101621292 A,2010.01.06

CN 101043206 A,2007.09.26

EP 1564949 A1,2005.08.17

CN 104333386 A,2015.02.04

侯佳力等.用于SAR ADC的片上多模式基准电压产生电路的设计.《微电子技术》.2018,第44卷(第7期),第34-37页.

Moosazadeh等.《A pseudo-differential MDAC with gain-boosting inverter for pipelined ADCs》.《Analog Integrated Circuits and Signal Processing》.2013,第79卷第255-266页.

审查员 李桐


权利要求书3页 说明书7页 附图2页

(54)发明名称

具有共模反馈控制电路的反相伪全差分放大器

(57)摘要

本发明公开了一种具有共模反馈控制电路的反相伪全差分放大器以及保持输出共模电平稳定的方法,该反相伪全差分放大器包括伪全差分运算电路和共模反馈控制电路。伪全差分运算电路包括反相器放大器(2)和(3),反相器放大器(2)和(3)分别具有第一反馈控制端子和第二反馈控制端子。共模反馈控制电路的输入端分别与反相器放大器(2)和(3)的输出端相连,用于检测反相器放大器(2)和(3)的共模输出电压,共模反馈控制电路的输出端分别与第一反馈控制端子和第二反馈控制端子相连,用于对反相器放大器(2)和(3)形成共模反馈从而保持共模输出电平的稳定。该反相伪全差分放大器能够在低压低功耗的应用场合下保持输出共模电平的稳定。



CN 109743032 B

1. 一种具有共模反馈控制电路的反相伪全差分放大器,其特征在于,包括:

伪全差分运算电路,其包括第一反相器放大器(2)和第二反相器放大器(3),所述第一反相器放大器(2)具有第一反馈控制端子,所述第二反相器放大器(3)具有第二反馈控制端子;

共模反馈控制电路(1),其输入端分别与所述第一反相器放大器(2)和所述第二反相器放大器(3)的输出端相连,该共模反馈控制电路(1)的输出端分别与所述第一反馈控制端子和所述第二反馈控制端子相连,用于检测所述第一反相器放大器(2)和所述第二反相器放大器(3)的共模输出电压并产生反馈控制信号,该反馈控制信号分别输入至所述第一反馈控制端子和所述第二反馈控制端子来调节所述第一反相器放大器(2)和所述第二反相器放大器(3)的增益从而调节所述共模输出电压,

其中,所述共模反馈控制电路(1)包括第一开关(SW11)、第二开关(SW12)、第三开关(SW13)、第四开关(SW14)和第一电容器(C10)、第二电容器(C11),

其中,所述第一开关(SW11)的一端和所述第一反相器放大器(2)的输出端连接,所述第二开关(SW12)的一端和所述第二反相器放大器(3)的输出端连接,所述第一开关(SW11)的另一端和所述第一电容器(C10)的上极板连接,所述第二开关(SW12)的另一端和所述第二电容器(C11)的上极板连接,所述第一电容器(C10)的下极板和所述第二电容器(C11)的下极板连接到一起之后再分别与所述第一反相器放大器(2)的第一反馈控制端子以及所述第二反相器放大器(3)的第二反馈控制端子相连,构成了所述第一反相器放大器(2)和所述第二反相器放大器(3)的共模输出电压的检测电路,所述第三开关(SW13)的一端和所述第一电容器(C10)的上极板相连,所述第四开关(SW14)的一端和所述第二电容器(C11)的上极板相连,所述第三开关(SW13)的另一端和共模参考电压(V_{cm})相连,所述第四开关(SW14)的另一端和共模参考电压(V_{cm})相连,形成了共模输出电压的比较电路。

2. 如权利要求1所述的具有共模反馈控制电路的反相伪全差分放大器,其特征在于,所述伪全差分运算电路还包括第五开关(SW9)、第六开关(SW10)和第三电容器(8)、第四电容器(9),所述第三电容器(8)的上极板与第一输入信号相连,所述第三电容器(8)的下极板与所述第一反相器放大器(2)的输入端相连,所述第五开关(SW9)与所述第一反相器放大器(2)并联,所述第四电容器(9)的上极板与第二输入信号相连,所述第四电容器(9)的下极板与所述第二反相器放大器(3)的输入端相连,所述第六开关(SW10)与所述第二反相器放大器(3)并联。

3. 如权利要求2所述的具有共模反馈控制电路的反相伪全差分放大器,其特征在于,所述伪全差分运算电路还包括:第七开关(SW7)、第八开关(SW8)和第五电容器(6)、第六电容器(7),所述第七开关(SW7)的一端和所述第五电容器(6)的上极板相连,所述第五电容器(6)的下极板与所述第一反相器放大器(2)的输出端相连,所述第七开关(SW7)的另一端与所述第三电容器(8)的上极板相连,所述第八开关(SW8)的一端和所述第六电容器(7)的上极板相连,所述第六电容器(7)的下极板与所述第二反相器放大器(3)的输出端相连,所述第八开关(SW8)的另一端与所述第四电容器(9)的上极板相连。

4. 如权利要求3所述的具有共模反馈控制电路的反相伪全差分放大器,其特征在于,所述反相伪全差分放大器还包括:

输入信号采样电路,用于为所述伪全差分运算电路提供所述第一输入信号和所述第二

输入信号。

5. 如权利要求4所述的具有共模反馈控制电路的反相伪全差分放大器,其特征在于,所述输入信号采样电路包括第九开关(SW1)、第十开关(SW2)、第十一开关(SW3)、第十二开关(SW4)、第十三开关(SW5)、第十四开关(SW6)、第七电容器(4)和第八电容器(5);

所述第九开关(SW1)、所述第十一开关(SW3)均和所述第七电容器(4)的上极板相连,所述第十开关(SW2)、所述第十二开关(SW4)均和所述第八电容器(5)的上极板相连,所述第九开关(SW1)和所述第十开关(SW2)的另一端分别连接第一采样电路输入信号(VIN)和第二采样电路输入信号(VIP),所述第七电容器(4)的下极板和所述第十三开关(SW5)连接,所述第八电容器(5)的下极板和所述第十四开关(SW6)连接,所述第十三开关(SW5)、所述第十四开关(SW6)、所述第十一开关(SW3)、所述第十二开关(SW4)的另一端互相连接到同一电平上,其中,所述第七电容器(4)的下极板输出所述第一输入信号,所述第八电容器(5)的下极板输出所述第二输入信号。

6. 如权利要求1所述的具有共模反馈控制电路的反相伪全差分放大器,其特征在于,所述第一反相器放大器(2)和所述第二反相器放大器(3)的电路相同,该反相器放大器电路包括第一PMOS晶体管(M1)、第二PMOS晶体管(M2)、第一NMOS晶体管(M3)、第二NMOS晶体管(M4)、第十五开关(P1)、第十六开关(P2)、第十七开关(P3)、第十八开关(P4)、第一电压源(I1)、第二电压源(I2),

其中,所述第一PMOS晶体管(M1)的源极作为所述反相器放大器的输入端,所述第二电压源(I2)的输出端作为所述反相器放大器电路的输出端,所述第一PMOS晶体管(M1)的漏极与其栅极之间通过第十七开关(P3)相连,所述第二NMOS晶体管(M4)的源极和栅极之间通过第十八开关(P4)相连,所述第二PMOS晶体管(M2)和所述第一NMOS晶体管(M3)的栅极分别接第一基准电压(VB1)、第二基准电压(VB2),在输入信号采样阶段,第十五开关(P1)、第十六开关(P2)、第十七开关(P3)、第十八开关(P4)均为导通状态,所述第一PMOS晶体管(M1)的电流直接流过所述第一电压源(I1),所述第二NMOS晶体管(M4)的电流直接流过所述第二电压源(I2),所述第二PMOS晶体管(M2)和所述第一NMOS晶体管(M3)均处于截止状态;在输入信号放大阶段,所述第十五开关(P1)、所述第十六开关(P2)、所述第十七开关(P3)、所述第十八开关(P4)均为断开状态,所述第一PMOS晶体管(M1)、所述第二PMOS晶体管(M2)、所述第一NMOS晶体管(M3)、所述第二NMOS晶体管(M4)构成了一个Class AB类的放大器,用于对输出电流进行放大。

7. 如权利要求6所述的具有共模反馈控制电路的反相伪全差分放大器,其特征在于,所述第一反相器放大器(2)和所述第二反相器放大器(3)的反馈控制端子均由所述第二NMOS晶体管(M4)的栅极引出。

8. 如权利要求1所述的具有共模反馈控制电路的反相伪全差分放大器,其特征在于,所述共模反馈控制电路(1)还包括:第十九开关(SW15)和第二十开关(SW16),所述第十九开关(SW15)的一端和所述第一反相器放大器(2)的输出端连接,所述第二十开关(SW16)的一端和所述第二反相器放大器(3)的输出端连接,所述第十九开关(SW15)的另一端和所述第二十开关(SW16)的另一端均与所述共模参考电压(V_{cm})相连,构成了辅助共模反馈电路。

9. 一种利用如权利要求1至8任一所述的反相伪全差分放大器保持输出共模电平稳定的方法,其特征在于,包括:

所述共模反馈控制电路(1)检测该伪全差分运算电路的所述第一反相器放大器(2)和所述第二反相器放大器(3)的共模输出电压；

所述共模反馈控制电路(1)根据所述共模输出电压产生反馈控制信号,该反馈控制信号分别输入至所述第一反馈控制端子和所述第二反馈控制端子来调节所述第一反相器放大器(2)和所述第二反相器放大器(3)的增益从而调节所述共模输出电压。

具有共模反馈控制电路的反相伪全差分放大器

技术领域

[0001] 本发明是关于低压低功耗电路设计领域,特别是关于一种具有共模反馈控制电路的反相伪全差分放大器以及保持输出共模电平稳定的方法。

背景技术

[0002] 全差分放大器广泛应用在高精度的模拟电路应用领域,如数据转换器、传感器信号处理领域,小信号处理领域等应用领域。其本身具有抗干扰能力强,处理信号摆幅大等特性。但是由于器件生产制造带来的偏差,使得器件之间无法达到百分百的匹配特性,使得放大器的输出共模电平难以确定,可能导致放大器进入死区、信号处理范围大大缩小等不良影响,因此全差分放大器必须要有共模反馈电路来维持全差分放大器的输出共模电平的稳定。全差分运算放大器的共模反馈方案比较成熟,有连续时间的共模反馈控制电路和基于开关电容的共模反馈电路。

[0003] 但是在低压低功耗的数据采集领域,由于芯片的电源电压可能来自于微型电池供电、无线供电等方式,芯片得到的电源能量、电源电压都不是十分充足,因此要求芯片必须能够在低压下以极低的功耗工作。全差分放大器也必须在低工作电压下以极低的功耗正常工作,工作电压往往低于0.8V。在这种应用下,全差分放大电路及其共模反馈电路无法满足低压、低功耗的应用需求。

[0004] 公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

[0005] 本发明的目的在于提供一种具有共模反馈控制电路的反相伪全差分放大器,其能够在低压低功耗的应用场合下保持输出共模电平的稳定。

[0006] 为实现上述目的,本发明提供了一种具有共模反馈控制电路的反相伪全差分放大器,其包括伪全差分运算电路和共模反馈控制电路(1)。伪全差分运算电路包括第一反相器放大器(2)和第二反相器放大器(3),所述第一反相器放大器(2)具有第一反馈控制端子,所述第二反相器放大器(3)具有第二反馈控制端子。共模反馈控制电路(1)的输入端分别与所述第一反相器放大器(2)和所述第二反相器放大器(3)的输出端相连,该共模反馈控制电路(1)的输出端分别与所述第一反馈控制端子和所述第二反馈控制端子相连,用于检测所述第一反相器放大器(2)和所述第二反相器放大器(3)的共模输出电压并产生反馈控制信号,该反馈控制信号分别输入至所述第一反馈控制端子和所述第二反馈控制端子来调节所述第一反相器放大器(2)和所述第二反相器放大器(3)的增益从而调节所述共模输出电压。

[0007] 在一优选的实施方式中,所述伪全差分运算电路还包括开关(SW9)、开关(SW10)和电容器(8)、电容器(9),所述电容器(8)的上极板与第一输入信号相连,所述电容器(8)的下极板与所述第一反相器放大器(2)的输入端相连,所述开关(SW9)与所述第一反相器放大器(2)并联,所述电容器(9)的上极板与第二输入信号相连,所述电容器(9)的下极板与所述第

二反相器放大器(3)的输入端相连,所述开关(SW10)与所述第二反相器放大器(3)并联。

[0008] 在一优选的实施方式中,所述伪全差分运算电路还包括:开关(SW7)、开关(SW8)和电容器(6)、电容器(7),所述开关(SW7)的一端和所述电容器(6)的上极板相连,所述电容器(6)的下极板与所述第一反相器放大器(2)的输出端相连,所述开关(SW7)的另一端与所述电容器(8)的上极板相连,所述开关(SW8)的一端和所述电容器(7)的上极板相连,所述电容器(7)的下极板与所述第二反相器放大器(3)的输出端相连,所述开关(SW8)的另一端与所述电容器(9)的上极板相连。

[0009] 在一优选的实施方式中,所述反相伪全差分放大器还包括:输入信号采样电路,其用于为所述伪全差分运算电路提供所述第一输入信号和所述第二输入信号。

[0010] 在一优选的实施方式中,所述输入信号采样电路包括开关(SW1)、开关(SW2)、开关(SW3)、开关(SW4)、开关(SW5)、开关(SW6)、电容器(4)和电容器(5);所述开关(SW1)、所述开关(SW3)均和所述电容器(4)的上极板相连,所述开关(SW2)、所述开关(SW4)均和所述电容器(5)的上极板相连,所述开关(SW1)和所述开关(SW2)的另一端分别连接第一采样电路输入信号(VIN)和第二采样电路输入信号(VIP),所述电容器(4)的下极板和所述开关(SW5)连接,所述电容器(5)的下极板和所述开关(SW6)连接,所述开关(SW5)、所述开关(SW6)、所述开关(SW3)、所述开关(SW4)的另一端互相连接到同一电平上,其中,所述电容器(4)的下极板输出所述第一输入信号,所述电容器(5)的下极板输出所述第二输入信号。

[0011] 在一优选的实施方式中,所述第一反相器放大器(2)和所述第二反相器放大器(3)的电路相同,该反相器放大器电路包括PMOS晶体管(M1)、PMOS晶体管(M2)、NMOS晶体管(M3)、NMOS晶体管(M4)、开关(P1)、开关(P2)、开关(P3)、开关(P4)、电压源(I1)、电压源(I2),其中,所述PMOS晶体管(M1)的源极作为所述反相器放大器的输入端,所述电压源(I2)的输出端作为所述反相器放大器电路的输出端,所述PMOS晶体管(M1)的漏极与其栅极之间通过开关(P3)相连,所述NMOS晶体管(M4)的源极和栅极之间通过开关(P4)相连,所述PMOS晶体管(M2)和所述NMOS晶体管(M3)的栅极分别接基准电压(VB1)、基准电压(VB2),在输入信号采样阶段,开关(P1)、开关(P2)、开关(P3)、开关(P4)均为导通状态,所述PMOS晶体管(M1)的电流直接流过所述电压源(I1),所述NMOS晶体管(M4)的电流直接流过所述电压源I2,所述PMOS晶体管(M2)和所述NMOS晶体管(M3)均处于截止状态;在输入信号放大阶段,所述开关(P1)、所述开关(P2)、所述开关(P3)、所述开关(P4)均为断开状态,所述PMOS晶体管(M1)、所述PMOS晶体管(M2)、所述NMOS晶体管(M3)、所述NMOS晶体管(M4)构成了一个Class AB类的放大器,用于对输出电流进行放大。

[0012] 在一优选的实施方式中,所述第一反相器放大器(2)和所述第二反相器放大器(3)的反馈控制端子均由所述NMOS晶体管(M4)的栅极引出。

[0013] 在一优选的实施方式中,所述共模反馈控制电路(1)包括开关(SW11)、开关(SW12)、开关(SW13)、开关(SW14)和电容器(C10)、电容器(C11),其中,所述开关(SW11)的一端和所述第一反相器放大器(2)的输出端连接,所述开关(SW12)的一端和所述第二反相器放大器(3)的输出端连接,所述开关(SW11)的另一端和所述电容器(C10)的上极板连接,所述开关(SW12)的另一端和所述电容器(C11)的上极板连接,所述电容器(C10)的下极板和所述电容器(C11)的下极板连接到一起之后再分别与所述第一反相放大器(2)的第一反馈控制端子以及所述第二反相放大器(3)的第二反馈控制端子相连,构成了所述反相器放大器

(2) 和所述反相器放大器 (3) 的共模输出电压的检测电路, 所述开关 (SW13) 的一端和所述电容器 (C10) 的上极板相连, 所述开关 (SW14) 的一端和所述电容器 (C11) 的上极板相连, 所述开关 (SW13) 的另一端和共模参考电压 (V_{cm}) 相连, 所述开关 (SW14) 的另一端和共模参考电压 (V_{cm}) 相连, 形成了共模输出电压的比较电路。

[0014] 在一优选的实施方式中, 所述共模反馈控制电路 (1) 还包括: 开关 (SW15) 和开关 (SW16), 所述开关 (SW15) 的一端和所述反相器放大器 (2) 的输出端连接, 所述开关 (SW16) 的一端和所述反相器放大器 (3) 的输出连接, 所述开关 (SW15) 的另一端和所述开关 (SW16) 的另一端均与所述共模参考电压 (V_{cm}) 相连, 构成了辅助共模反馈电路。

[0015] 本发明还提供了一种利用如上所述的反向伪全差分放大器保持输出共模电平稳定的方法, 该保持输出共模电平稳定的方法包括:

[0016] 所述共模反馈控制电路 (1) 检测该伪全差分运算电路的所述第一反相器放大器 (2) 和所述第二反相放大器 (3) 的共模输出电压;

[0017] 所述共模反馈控制电路 (1) 根据所述共模输出电压产生反馈控制信号, 该反馈控制信号分别输入至所述第一反馈控制端子和所述第二反馈控制端子来调节所述第一反相器放大器 (2) 和所述第二反相器放大器 (3) 的增益从而调节所述共模输出电压。

[0018] 与现有技术相比, 根据本发明的具有共模反馈控制电路的伪全差分放大器电路中, 共模反馈控制电路和反相器放大器的配合使得基于该反相器放大器的伪差分运算放大器能够具有稳定的输出共模电平, 对工艺的偏差依赖很小, 使得该电路能够在 $-40\sim 85^{\circ}\text{C}$ 的宽温度范围内得到应用, 提升了制造良率; 并且使得基于反相器的伪全差分运算放大器得以实用, 可以应用在低压低功耗的应用场合, 电源电压可以降低到 0.8V 以内, 功耗可以降低到百纳安级别, 拓展了常规的全差分运算放大器的应用范围; 并且设计的辅助共模反馈电路使得共模反馈控制电路能够在不消耗额外电流的情况下赋予电路中高阻态节点初始电压, 使电路在低功耗的运行条件下提高了响应速度并且使得响应速度可控, 降低了应用该电路的辅助电路设计难度。

附图说明

[0019] 图1是根据本发明一实施方式的具有共模反馈控制电路的伪全差分放大器整体结构;

[0020] 图2是根据本发明一实施方式的反相器放大器;

[0021] 图3是根据本发明一实施方式的共模反馈控制电路;

[0022] 图4是根据本发明一实施方式的反相器放大器与共模反馈控制电路的连接方式示意图。

具体实施方式

[0023] 下面结合附图, 对本发明的具体实施方式进行详细描述, 但应当理解本发明的保护范围并不受具体实施方式的限制。

[0024] 除非另有其它明确表示, 否则在整个说明书和权利要求书中, 术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分, 而并未排除其它元件或其它组成部分。

[0025] 本发明提出了一种具有共模反馈控制电路的反相伪全差分放大器,其共模反馈控制电路成功地保持了该反相伪全差分放大器的输出共模电平,能够保证采用该放大器实现的一个二阶Sigma-Delta ADC的正常工作。

[0026] 图1是根据本发明一实施方式的具有共模反馈控制电路的伪全差分放大器整体结构。

[0027] 为了降低功耗和实现低电压的应用,使用了开关电容的结构来实现信号的放大处理功能。该伪全差分放大器包括共模反馈电路1 (CMFB1),反相器放大器2和3,电容器4、5、6、7、8、9,开关SW1~SW10组成。

[0028] 开关SW1、SW3和电容器4的上极板相连,开关SW2,SW4和电容器5的上极板相连,构成了放大相位的输入信号;开关SW1和开关SW2的另一端分别连接输入信号VIN和VIP,电容器4的下极板和开关SW5连接,电容器5的下极板和开关SW6连接,开关SW5、SW6、SW3、SW4的另一端互相连接到同一电平上,构成了输入信号的采样电路。

[0029] 电容器8的下极板和反相器放大器2的输入端相连,电容器9的下极板和反相器放大器3的输入端相连,开关SW9的一端和电容器8的下极板、反相器放大器2的输入端直接相连,开关SW10的一端和电容器9的下极板、反相器放大器3的输入端直接相连,构成了伪差分运算放大器。

[0030] 开关SW7的一端和电容器4的下极板相连,开关SW8的一端和电容器5的下极板相连,开关SW7的另一端和电容器6的上极板相连,开关SW8的另一端和电容器7的上极板相连,电容器6的下极板和开关SW9的另一端、反相器放大器2的输出端连接到一起,电容器7的下极板和开关SW10的另一端、反相器放大器3的输出端连接到一起,构成了放大器的放大部分。

[0031] 反相器放大器3的输出端、反相器放大器2的输出端分别和共模反馈电路1的两个输入端相连,共模反馈电路1的输出信号直接控制反相器放大器2和反相器放大器3的增益,实现共模反馈功能。

[0032] 共模反馈电路1 (CMFB1) 的主要目的是检测放大相阶段的反相器放大器2和反相器放大器3的共模输出电压,并产生反馈控制信号,控制反相器放大器2和反相器放大器3的偏置电路,从而调节共模输出电压到合适的电平。

[0033] 对于不同的反相器放大器2的实现方式,不同的共模反馈电路的实现方法也有所不同。

[0034] 图2是根据本发明一实施方式的反相器放大器。M2和M3的栅极分别接基准电压VB1、VB2。在采样阶段,开关P1、P2、P3、P4均为导通状态,M1的电流直接流过电压源I1,M4的电流直接流过电压源I2,M1和M4均配置为二极管连接的形式,确定了M1、M4的栅极偏置电压,此时M2和M3均处于截止状态;在放大阶段,P1、P2、P3、P4均为断开状态,M1、M2、M3、M4构成了一个Class AB类的放大器,能够提供较大的输出电流和摆率。

[0035] 图3是根据本发明一实施方式的共模反馈控制电路,图中虚线部分为共模反馈电路的具体实现方案。

[0036] 该共模反馈电路通过开关SW11、SW12、SW13、SW14、SW15、SW16和电容器C10、C11共同组成的共模点采样和比较电路来生成间歇工作的共模控制电压Vctrl。

[0037] 开关SW11的一端和反相器放大器2的输出端连接,开关SW12的一端和反相器放大

器3的输出端连接,开关SW11的另一端和电容器C10的上极板连接,开关SW12的另一端和电容器C11的上极板连接,电容器C10的下极板和电容器C11的下极板连接到一起,构成了反相器放大器的共模输出电压的检测电路。

[0038] 开关SW13的一端和电容器C10的上极板相连,开关SW14的一端和电容器C11的上极板相连,开关SW13的另一端和共模参考电压 V_{cm} 相连,开关SW14的另一端和共模参考电压 V_{cm} 相连,形成了共模反馈的比较电路。

[0039] 优选地,开关SW15的一端和反相放大器2的输出连接,开关SW16的一端和反相放大器3的输出连接,开关SW15的另一端和开关SW16的另一端直接和共模参考电压 V_{cm} 相连,构成了辅助共模反馈电路。

[0040] 图4是上述反相器放大器与共模反馈控制电路的连接方式示意图。将放大器的M4的栅极引出作为共模反馈控制端口 V_{ctrl} ,直接和共模反馈网络(CMFB)的 V_{ctrl} 的输出端子连接即可,图3和图4的结合即实现了完整的具有共模反馈控制电路的伪全差分放大器电路,在所有的工艺制程偏差条件和宽的温度范围内,该电路均能够正常工作并且维持电路的共模输出电压保持在 V_{cm} 附近,保证了放大器能够输出合适的输出摆幅,从而确保电路的功能正确实现。

[0041] 图3和图4所示的具有共模反馈控制电路的伪全差分放大器电路由共模反馈控制电路1(CMFB)和带有反馈控制端子的反相器放大器2、3构成;共模反馈控制电路1(CMFB)的输出和反相器放大器2、3的反馈控制端子相互连接到一起,形成完整的共模输出反馈环路;带有反馈控制端子的反相器放大器2、3的反馈控制端子由反相器放大器的NMOS管M4的栅极引出,该控制信号和反相器放大器的输出信号是反相放大的关系,相位差为 180° 。

[0042] 共模反馈控制电路1(CMFB)由开关SW11~SW16和电容器C10、C11构成;SW13、SW14和电容器C10、C11构成了共模参考电压采样电路,在共模参考电压采样阶段,SW13、SW14开关导通,C10和C11的上极板电压为 V_{cm} ,下极板电压 V_{ctrl} 连接到反相放大器2和3内部的NMOS管M4的栅极,在该阶段反相器放大器2和3内部的开关P1~P4也均处于导通状态,因此 $V_{ctrl} = V_{gs4}$,此时反相器放大器输出为高阻态,反相器放大器没有放大作用;所以该阶段C10和C11的下极板的电压为 V_{gs4} ,存储到该节点的电荷量为:

$$[0043] \quad Q_{sample} = (V_{cm} - V_{gs4}) * C10 + (V_{cm} - V_{gs4}) * C11$$

[0044] 在一实施方式中,C10=C11,则

$$[0045] \quad Q_{sample} = 2 * (V_{cm} - V_{gs4}) * C10$$

[0046] 开关SW11、SW12和电容器C10、C11构成了伪差分放大器的共模输出电压检测和误差信号输出电路,在共模电压反馈阶段,开关SW11、SW12导通,SW13和SW14则关断,电容C10和C11的上极板分别连接反相器放大器2、3的输出电压OUTN和OUTP,完成了共模输出电压的采样,此时电容C10、C11上的电荷量为:

$$[0047] \quad Q_{10amp} = (V_{outn} - V_{ctrl}) * C10$$

$$[0048] \quad Q_{11amp} = (V_{outp} - V_{ctrl}) * C11$$

[0049] 存储到C10和C11的下极板的总的电荷量为:

$$[0050] \quad Q_{amp} = (V_{outn} - V_{ctrl}) * C10 + (V_{outp} - V_{ctrl}) * C11$$

[0051] 如果C10=C11,则有: $Q_{amp} = (V_{outn} + V_{outp} - 2V_{ctrl}) * C10$

[0052] 根据电荷守恒定律,有 $Q_{sample} = Q_{amp}$

[0053] $2 * (V_{cm} - V_{gs4}) * C_{10} = (V_{outn} + V_{outp} - 2V_{ctrl}) * C_{10}$

[0054] 得到

[0055] $V_{ctrl} - V_{gs4} = (V_{outn} + V_{outp} - 2V_{cm}) / 2$

[0056] 在该阶段,反相器放大器2、3的P1~P4开关均断开,反相器放大器处于放大状态,放大晶体管M4、M1栅极输出的交流信号,此时晶体管M4同时放大输出共模误差信号 $V_{ctrl} - V_{gs4}$,从而实现了共模反馈的功能。优选地,开关管SW15和SW16构成了辅助的共模反馈电路,在共模参考电压采样阶段,SW15和SW16开关导通,此时反相器放大器2、3为关断状态,没有放大器功能,输出电压OUTN、OUTP均为高阻结点,开关SW15和SW16将OUTN和OUTP都上拉到制定共模电压VCM上,使得反相器放大器的输出电压在放大相阶段的初始值也保持在VCM,提高响应速度。这在低压低功耗的应用场合是极其重要的。其中,共模采样电容器C10、C11的大小可以一样,也可以不一致;芯片内部不限于只有一个固定的电压,需要根据不同的伪差分放大器的共模输出电压需求来进行选择。

[0057] 上述具有共模反馈控制电路的伪全差分放大器电路中,共模反馈控制电路1和改进的反相器放大器2、3的配合使得基于该反相器放大器的伪差分运算放大器能够具有稳定的输出共模电平,对工艺的偏差依赖很小,使得该电路能够在-40~85℃的宽温度范围内得到应用,提升了制造良率;并且使得基于反相器的伪全差分运算放大器得以实用,可以应用在低压低功耗的应用场合,电源电压可以降低到0.8V以内,功耗可以降低到百纳安级别,拓展了常规的全差分运算放大器的应用范围;并且设计的辅助共模反馈电路使得共模反馈控制电路1能够在不消耗额外电流的情况下赋予电路中高阻态节点初始电压,使电路在低功耗的运行条件下提高了响应速度并且使得响应速度可控,降低了应用该电路的辅助电路设计难度。

[0058] 本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

[0059] 本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

[0060] 这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

[0061] 这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一

个方框或多个方框中指定的功能的步骤。

[0062] 前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式,并且很显然,根据上述教导,可以进行很多改变和变化。对示例性实施例进行选择 and 描述的目的在于解释本发明的特定原理及其实际应用,从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。




图1




图2




图3




图4