

【公報種別】特許法第 17 条の 2 の規定による補正の掲載
 【部門区分】第 7 部門第 2 区分
 【発行日】平成 17 年 7 月 28 日 (2005.7.28)

【公開番号】特開 2004-207323 (P2004-207323A)
 【公開日】平成 16 年 7 月 22 日 (2004.7.22)
 【年通号数】公開・登録公報 2004-028
 【出願番号】特願 2002-371724 (P2002-371724)
 【国際特許分類第 7 版】

H 0 1 L 33/00
 B 4 1 J 2/44
 B 4 1 J 2/45
 B 4 1 J 2/455

【F I】

H 0 1 L 33/00 N
 B 4 1 J 3/21 L

【手続補正書】

【提出日】平成 16 年 12 月 16 日 (2004.12.16)

【手続補正 1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正の内容】

【発明の名称】半導体複合装置及び L E D ヘッド

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

集積回路を有する半導体基板と、
 前記半導体基板の表面に形成された平坦化領域と、
 半導体素子を有し、前記平坦化領域上に貼り付けられた半導体薄膜と
 を備えたことを特徴とする半導体複合装置。

【請求項 2】

前記平坦化領域が、前記半導体基板の表面に平坦化処理を施した領域であることを特徴とする請求項 1 に記載の半導体複合装置。

【請求項 3】

前記平坦化領域が、前記半導体基板の前記集積回路上に形成されたことを特徴とする請求項 1 又は 2 のいずれかに記載の半導体複合装置。

【請求項 4】

前記平坦化領域が、前記半導体基板の前記集積回路に隣接する領域に形成されたことを特徴とする請求項 1 又は 2 のいずれかに記載の半導体複合装置。

【請求項 5】

前記平坦化領域と前記半導体薄膜との間に、平坦化膜を介在させ、
 前記平坦化膜の前記半導体薄膜側の面に平坦化処理が施されている
 ことを特徴とする請求項 1 から 4 までのいずれかに記載の半導体複合装置。

【請求項 6】

前記平坦化膜が、導通層と、前記導通層が形成された領域の周辺領域に形成された層間絶縁膜とを有することを特徴とする請求項 5 に記載の半導体複合装置。

【請求項 7】

前記半導体薄膜が、前記半導体素子が形成された側の第 1 の面を前記平坦化領域側にしたことを特徴とする請求項 1 から 6 までのいずれかに記載の半導体複合装置。

【請求項 8】

前記半導体薄膜が、前記第 1 の面の反対側の第 2 の面に共通電極層を有し、
前記集積回路が、共通電極端子を有し、
前記半導体薄膜の前記共通電極層上から前記集積回路の前記共通電極端子上に至る領域に形成された薄膜の共通配線層を備えた
ことを特徴とする請求項 7 に記載の半導体複合装置。

【請求項 9】

前記半導体薄膜が、前記半導体素子が形成された側の第 1 の面の反対側の第 2 の面に共通電極層を有し、前記第 2 の面を前記平坦化領域側にしたことを特徴とする請求項 1 から 6 までのいずれかに記載の半導体複合装置。

【請求項 10】

前記集積回路が、個別電極端子を有し、
前記半導体薄膜の前記半導体素子上から前記個別電極端子上に至る領域に形成された薄膜の個別配線層を備えた
ことを特徴とする請求項 9 に記載の半導体複合装置。

【請求項 11】

集積回路を有する半導体基板と、
前記半導体基板の前記集積回路が形成された領域に隣接する領域上に形成され、前記集積回路が形成された領域よりも高い位置に表面を持つかさあげ層と、
前記かさあげ層の表面上に貼り付けられた半導体薄膜と
を備えたことを特徴とする半導体複合装置。

【請求項 12】

集積回路を有する半導体基板と、
前記半導体基板上に貼り付けられた半導体薄膜とを有し、
前記半導体薄膜が、前記半導体素子が形成された側の第 1 の面を前記半導体基板側にしたことを特徴とする半導体複合装置。

【請求項 13】

前記半導体基板と前記半導体薄膜との間に、導通層を介在させたことを特徴とする請求項 12 に記載の半導体複合装置。

【請求項 14】

前記半導体基板と前記半導体薄膜との間であって前記導通層が形成された領域の周辺領域に、層間絶縁膜を備えたことを特徴とする請求項 13 に記載の半導体複合装置。

【請求項 15】

前記半導体薄膜が、前記第 1 の面の反対側の第 2 の面に共通電極層を有し、
前記集積回路が、共通電極端子を有し、
前記半導体薄膜の前記共通電極層上から前記集積回路の前記共通電極端子上に至る領域に形成された薄膜の共通配線層を備えた
ことを特徴とする請求項 12 から 14 までのいずれかに記載の半導体複合装置。

【請求項 16】

前記半導体薄膜が、化合物半導体を主材料とすることを特徴とする請求項 1 から 15 までのいずれかに記載の半導体複合装置。

【請求項 17】

前記半導体素子が、発光素子、受光素子、ホール素子、及びpiezo素子の内のいずれかの素子であり、
前記集積回路が、前記半導体素子を駆動させる駆動 IC を含む

ことを特徴とする請求項 1 から 16 までのいずれかに記載の半導体複合装置。

【請求項 18】

前記半導体薄膜に、前記半導体素子が複数個配列されていることを特徴とする請求項 1 から 17 までのいずれかに記載の半導体複合装置。

【請求項 19】

前記半導体薄膜に、前記半導体素子が 1 個備えられていることを特徴とする請求項 1 から 17 までのいずれかに記載の半導体複合装置。

【請求項 20】

前記半導体素子は、LED 素子であることを特徴とする請求項 1 から 16 までのいずれかに記載の半導体複合装置。

【請求項 21】

請求項 20 の半導体複合装置を搭載した LED ユニットと、
該 LED ユニットに対向する様配置され、前記 LED 素子から放出される光を集束させる光学素子と、

該 LED ユニット及び該光学素子を保持するホルダと
を有することを特徴とすることを特徴とする LED ヘッド。

【手続補正 3】

【補正対象書類名】明細書

【補正対象項目名】0008

【補正方法】変更

【補正の内容】

【0008】

そこで、本発明は上記したような従来技術の課題を解決するためになされたものであり、その目的とするところは、小型化及び材料コストの低減を図ることができる半導体複合装置、及びこれを搭載した LED ヘッドを提供することにある。