

The diagram illustrates a system for testing a wafer. A central 'System Control' unit (122) is connected to a 'Detector' (113) and an 'Optical Structures Source' (101). The 'Detector' is part of a dashed box (109) containing 'Illumination' (112), 'Camera' (113), and 'Test Structure(s)' (109). The 'Optical Structures Source' is also part of a dashed box (104) containing 'Optical Structures' (105, 106, 107). The 'Test Structure(s)' are connected to a 'Wafer' (100) and a 'Receiver' (100). The 'Wafer' is connected to a 'DC Power' source (121).

【特許請求の範囲】**【請求項 1】**

集積回路の電気特性の測定方法であって、
刺激エネルギー源を用いて前記集積回路の所定の領域を刺激することによって、前記集積回路内へテスト信号を注入するステップと、
検出器を用いて、前記注入されたテスト信号に応答する前記集積回路内の電気作用を検出するステップと、
前記検出された電気作用に基づいて前記集積回路の前記特性を決定するステップと、を含む方法。

【請求項 2】

前記電気作用の前記検出を、電氣的に無負荷な方法で行なう請求項 1 に記載の方法。

【請求項 3】

前記テスト信号の前記注入を、前記刺激エネルギー源を前記集積回路の前記所定の被刺激領域と機械的に接触させることなく行なう請求項 1 に記載の方法。

【請求項 4】

前記集積回路の前記所定の領域を、前記刺激エネルギー源によって放出される電磁放射のビームを用いて刺激する請求項 1 に記載の方法。

【請求項 5】

前記集積回路の前記所定の領域を、前記刺激エネルギー源によって放出される荷電粒子のビームを用いて刺激する請求項 1 に記載の方法。

【請求項 6】

前記回路内へ注入される前記テスト信号を、前記集積回路内に配置される信号コンディショニング・デバイスを用いてコンディショニングする請求項 1 に記載の方法。

【請求項 7】

前記注入の前に、前記集積回路を、ウェハ上で位置確認して、前記刺激エネルギー源および前記検出器に対して所定の方法で位置づける請求項 1 に記載の方法。

【請求項 8】

前記集積回路を前記ウェハ上で位置確認することを、前記ウェハの画像を使用し前記画像の光学的パターン認識分析を実行することによって行なう請求項 7 に記載の方法。

【請求項 9】

前記集積回路を前記刺激エネルギー源および前記検出器に対して位置づけることを、機械的ステージを用いて行なう請求項 7 に記載の方法。

【請求項 10】

前記注入の前に、前記集積回路に電力を供給する請求項 1 に記載の方法。

【請求項 11】

前記集積回路に前記電力を供給することを、前記回路内に受光器を配置して前記受光器をエネルギー・ビームを用いて照射することによって行なう請求項 10 に記載の方法。

【請求項 12】

前記集積回路に前記電力を供給することを、前記集積回路内に配置された少なくとも 1 つの導電性パッドとはめ合う少なくとも 1 つの機械的プローブを用いて行なう請求項 10 に記載の方法。

【請求項 13】

前記注入を、前記集積回路の金属層を堆積した後に行なう請求項 1 に記載の方法。

【請求項 14】

前記集積回路についてパラメータ測定を行なうステップと、前記パラメータ測定の結果を用いて前記集積回路の特性を決定するステップとをさらに含む請求項 1 に記載の方法。

【請求項 15】

前記集積回路内の前記電気作用の検出を、前記集積回路によって放出されるフォトン の非時間分解検出を用いて行なう請求項 1 に記載の方法。

【請求項 16】

10

20

30

40

50

前記集積回路内の前記電気作用の検出を、前記集積回路によって放出されるフォトンの時間分解検出を用いて行なう請求項 1 に記載の方法。

【請求項 17】

前記集積回路内の前記電気作用の検出を、前記集積回路のレーザ・ビーム・プローピングを用いて行なう請求項 1 に記載の方法。

【請求項 18】

前記集積回路内の前記電気作用の検出を、前記集積回路内に配置された少なくとも 1 つの導電性パッドとはめ合う少なくとも 1 つの機械的プローブを用いて行なう請求項 1 に記載の方法。

【請求項 19】

前記集積回路内の前記電気作用の検出を、前記集積回路の電子ビーム・プローピングを用いて行なう請求項 1 に記載の方法。

【請求項 20】

集積回路の電気特性の測定装置であって、

前記集積回路の所定の領域を刺激することによって前記集積回路内へテスト信号を注入するための刺激エネルギー源と、

前記注入されたテスト信号に応答する前記集積回路内の電気作用を検出する検出器と、を備え、

前記検出された電気作用に基づいて前記集積回路の前記特性を決定する装置。

【請求項 21】

前記検出器が、前記集積回路内の前記電気作用を電氣的に無負荷な方法で検出するように動作する請求項 20 に記載の装置。

【請求項 22】

前記刺激エネルギー源が、前記集積回路の前記所定の被刺激領域との機械的な接触を設けることなく前記テスト信号を注入するように動作する請求項 20 に記載の装置。

【請求項 23】

前記刺激エネルギー源が、前記集積回路の前記所定の領域を、電磁放射のビームを前記所定の領域上へ送ることによって刺激する請求項 20 に記載の装置。

【請求項 24】

前記集積回路の前記所定の領域を、前記刺激エネルギー源によって放出される荷電粒子のビームを用いて刺激する請求項 20 に記載の装置。

【請求項 25】

前記回路内へ注入される前記テスト信号を、前記集積回路内に配置される信号コンディショニング・デバイスを用いてコンディショニングする請求項 20 に記載の装置。

【請求項 26】

前記注入の前に、前記集積回路を、ウェハ上で位置確認して、前記刺激エネルギー源および前記検出器に対して所定の方法で位置づける請求項 20 に記載の装置。

【請求項 27】

前記集積回路を前記ウェハ上で位置確認することを、前記ウェハの画像を使用し前記画像の光学的パターン認識分析を実行することによって行なう請求項 26 に記載の装置。

【請求項 28】

前記集積回路を前記刺激エネルギー源および前記検出器に対して位置づけることを、機械的ステージを用いて行なう請求項 26 に記載の装置。

【請求項 29】

前記注入の前に、前記集積回路に電力を供給する請求項 20 に記載の装置。

【請求項 30】

前記集積回路に前記電力を供給することを、前記回路内に受光器を配置して前記受光器をエネルギー・ビームを用いて照射することによって行なう請求項 29 に記載の装置。

【請求項 31】

前記集積回路に前記電力を供給することを、前記集積回路内に配置された少なくとも 1

10

20

30

40

50

つの導電性パッドとはめ合う少なくとも１つの機械的プローブを用いて行なう請求項２９に記載の装置。

【請求項３２】

前記注入を、前記集積回路の金属層を堆積した後に行なう請求項２０に記載の装置。

【請求項３３】

前記集積回路についてパラメータ測定を行なうためのセットアップをさらに備え、前記パラメータ測定の結果を用いて前記集積回路の特性を決定する請求項２０に記載の装置。

【請求項３４】

前記集積回路内の前記電気作用の検出を、前記集積回路によって放出されるフォトンの非時間分解検出を用いて行なう請求項２０に記載の装置。

10

【請求項３５】

前記集積回路内の前記電気作用の検出を、前記集積回路によって放出されるフォトンの時間分解検出を用いて行なう請求項２０に記載の装置。

【請求項３６】

前記集積回路内の前記電気作用の検出を、前記集積回路のレーザ・ビーム・プロービングを用いて行なう請求項２０に記載の装置。

【請求項３７】

前記集積回路内の前記電気作用の検出を、前記集積回路内に配置された少なくとも１つの導電性パッドとはめ合う少なくとも１つの機械的プローブを用いて行なう請求項２０に記載の装置。

20

【請求項３８】

前記集積回路内の前記電気作用の検出を、前記集積回路の電子ビーム・プロービングを用いて行なう請求項２０に記載の装置。

【発明の詳細な説明】

【技術分野】

【０００１】

本発明は一般に、集積回路のテストングに関し、より具体的には、半導体デバイス作製環境における集積回路のイン・ライン高帯域動的診断テストングに関する。

【背景技術】

【０００２】

高性能マイクロプロセッサ・チップなどの最新の集積回路（ＩＣ）は、半導体ウェハの表面上に所定のパターンの電子コンポーネントたとえばロジック・ゲートを形成することによって製造される。前述の電子コンポーネントは、一連の別個の操作または作製プロセス・ステップを用いてウェハ上に形成される。このようなステップとしては、これらに限定されないが、ウェハの表面をフォトレジストでコーティングすること、コーティングされた表面を入射光ビームに露出させること、表面の化学的またはプラズマ・エッチングを行なうこと、材料（すなわち金属または酸化物）を堆積させること等が挙げられる。これらのステップのシーケンス全体は、所定の順序で行なわれ、半導体作製プロセスまたは単にプロセスと呼ばれる。

30

【０００３】

マイクロ電子デバイスを大量生産する際に、１つまたは複数のプロセス・ステップについてデザインが不適切であるかまたはおそらく具体化が不正確である場合には、結果として生じる集積回路は不完全であるか、またはその予想される性能仕様通りに動作しないことが考えられる。当業者であれば容易に分かるように、作製プロセス・ステップの障害またはプロセス・パラメータからのずれは、できるだけ早く検出することが望ましい。第１に、最新の集積回路の作製プロセスおよびパッケージング・プロセスは非常にコストがかかる。したがって作製プロセスを連続的にモニタして、不完全なまたは所定の性能範囲の外にあるデバイスを特定して生産から取り除くことを、その後何らかの作製ステップおよび／またはパッケージング・ステップを不完全なデバイスに対して行なうことでさらなるコストを招く前に、行なうことが好ましい。第２に、不完全な作製プロセス・ステップ

40

50

または手順を実現可能な限り早く特定して修正することで、仕様からさらにずれることを防ぎ、またその後のウェハ上に非（または下方）動作のデバイスが作製されることを防ぐことが絶対に必要である。こうするためには、製造されるデバイスの重要な性能特性（すなわち、パワー・ドロウまたは動作クロック速度）を連続的にモニタすることが好ましい。

【 0 0 0 4 】

集積回路作製プロセスの品質および完全性をモニタするための多くの電気テスト方法が、開発されている。このような方法はすべて、部分的に処理されたウェハから得られる測定値を用いて、完成した集積回路の性能を予測することに基づいている。このような方法の1つによれば、ある種のパラメータ測定の結果を用いて、キー・プロセスに関係したパラメータを決定することによって、プロセスの堅固性をモニタする。たとえばウェハ上の酸化膜の厚みを、抵抗率の測定を通して決定することができる。加えて、前述のパラメータ測定を用いて、作製プロセスに直接つながる特定の重要なデバイス・パラメータを決定することができる。たとえば閾値電圧を用いて、拡散のドーピング・レベルを決定することができる。これらのパラメータ測定は、部分的に処理されたウェハに対する種々の段階において行なわれる。

10

【 0 0 0 5 】

パラメータ測定は、プロセスに関係する物理および電気パラメータを測定するために具体的に行なわれ、回路速度などの回路性能を直接決定するわけではない。言い換えれば、パラメータ測定値と実際のデバイス性能との間に存在するのは間接的な関係だけである。典型的なパラメータ測定としては、トランジスタ閾値電圧およびオフ電流リークの測定が挙げられる。これらの測定の間、電気およびプロセス・テストの一定（DC）電圧または小信号（AC）電圧が、ウェハ上の所定の位置に印加されて、ウェハ全体に渡る複数の別個の位置にあるデバイス構造を作動させる。プロセスの完全性は、DC回路パラメータの測定値を予想値の組と比較することによって、確認される。

20

【 0 0 0 6 】

しかし集積回路の幾何学的形状が小さくなるにつれて、前述のパラメータ測定、さらには従来の重要な寸法（幾何学的回路パラメータとも言われる）の測定は、最終的な回路性能の挙動を予測およびモニタする上でそれほど効果的ではなくなる。この既存の技術の限界は、ディープ・サブ・ミクロンの幾何学的形状の集積回路の場合に、特に重大になる。用語「ディープ・サブ・ミクロンの幾何学的形状の回路」は、本明細書で用いる場合、0.25 μm 未満の特徴的なライン幅寸法を有する回路を表わす。具体的には、DCパラメータ測定だけでなく重要な寸法の測定によっても、このような回路のアット・スピード（高周波数）パラメータを正確に予測できるわけではない。デバイス性能（すなわちタイミング、速度など）と、測定されたDCパラメータ、幾何学的パラメータ、または物理的プロセス・パラメータとの間の相関関係は、ライン幅寸法がさらに小さいデバイス（以後、サブ0.13 μm デバイスと言う）の場合には、さらに弱くなる。

30

【 0 0 0 7 】

集積回路の製造業者が、より小さいライン幅寸法に合わせて製造プロセスを変えるために、これまで無視することができた性能関連の問題が重要になり始める。最新型の製品の大規模製造における固有のプロセス変動性、さらにはそのモニタリングにおいては、前述した弱い相関関係の問題がさらに悪化し、また最新型の製品が高歩留まりで得られるようにデザインおよび作製すること、ならびに必要な作製プロセスの特徴づけを行なうことがさらに難しくなる。

40

【 0 0 0 8 】

最後に、部分的に処理された集積回路内にテスト信号を結合させるために用いられる従来の機械的プローブには、プローブ針がコンタクト・パッドを引っ搔いて傷つけることさらには高周波数性能が良好でないことに起因する信頼性の問題がある。また機械的プローブからは破片が生じる可能性があり、その結果、ウェハが汚染される恐れがある。これらの従来の信号注入および測定値取得の方法は、製造業界が要求する集積回路の高周波数、

50

高帯域幅、イン・ラインの生産テストングには適していない。

【発明の開示】

【発明が解決しようとする課題】

【0009】

したがって現在の診断技術（計測および電気の両方とも）は、ウェハ・レベルでの集積回路上において高帯域幅のコンタクトレスな電気測定を行なう能力が不十分である。さらにこれらの従来のアプローチは、作製およびデザイン堅固性における最終的な決定要因である重要な性能情報（速度、タイミング、および消費電力など）を得る上で効果的でない。

【課題を解決するための手段】

【0010】

本発明は、最新のICデザインおよび製造の計測および電気テストに付随する前述のおよび他の問題の1つまたは複数を実質的に未然に防ぐ方法およびシステムに向けられている。本発明の典型的な実施形態に従って、集積回路の動的なイン・ライン診断を行なうための方法が提供される。

【0011】

本発明の方法の一実施形態によれば、刺激エネルギー源を用いて集積回路の所定の領域を電氣的に刺激することによって、集積回路内へテスト信号を注入する。刺激エネルギー源は、刺激エネルギーを集積回路の領域へ、その領域と機械的に接触することなく与えても良い。注入されたテスト信号に応答して集積回路内に発生するその後の電気作用を、検出器を用いて検出する。最後に、検出された電気作用に基づいて集積回路の特性を決定する。

【0012】

本発明の方法の一特徴によれば、集積回路の電気作用の検出を、受動的な非侵入性の方法を用いて回路に電氣的に「負荷をかけ」ない仕方で行なっても良い。

【0013】

本発明の他の態様によれば、集積回路の電気特性を測定するための装置が提供される。本発明の装置は、集積回路の領域を刺激することによって集積回路内へテスト信号を注入するための刺激エネルギー源を備える。刺激は、刺激エネルギー源を回路の被刺激領域と機械的に接触させることなく行なう。加えて本発明の装置は、注入されたテスト信号に応答する集積回路内の電気作用を検出するための検出器を含んでも良い。検出された電気作用を用いて、集積回路の特性を決定しても良い。

【0014】

本発明の装置の一特徴によれば、検出器は、集積回路内の電気作用の検出を電氣的に無負荷または最小限の負荷の仕方で行なうように、動作しても良い。

【0015】

本発明に関するさらなる態様が、以下の説明においてある程度述べられ、説明からある程度明らかになり、または本発明を実施することによって分かり得る。本発明の態様は、添付の特許請求の範囲で特に指摘された要素および組み合わせによって、実現または達成され得る。

【0016】

前述および後述する記載は両方とも、典型的で説明的なものに過ぎず、特許請求される発明を限定することは、どんな方法であれ何であれ、意図されていないことを理解されたい。

【0017】

添付図面は、本明細書に取り入れられてその一部を構成するものであるが、本発明の実施形態を例証し、また明細書本文とともに本発明の技術の原理を説明かつ例示する役目を果たすものである。

【発明を実施するための最良の形態】

【0018】

10

20

30

40

50

以下の詳細な説明では、添付図面を参照する。図面では、同一の機能要素は同様の数字で示されている。前述の添付図面は、本発明の原理に従う特定の具体化を例として示しており、限定としてではない。これらの具体化は、当業者が本発明を実施できる程度に十分詳細に説明されている。他の具体化を用いても良いこと、および本発明の範囲および趣旨から逸脱することなく構造的変化を行なっても良いことを理解されたい。したがって以下の詳細な説明は、限定的な意味に解釈してはならない。

【0019】

本発明の原理に従うシステムおよび方法によって、部分的または完全に処理されたウェハまたはパッケージ・デバイス上の集積回路を、コンタクトレスで高帯域幅で動的テストすることが可能になる。本発明の診断方法は、既存の技術と比べると、集積回路プロセスをデザインおよび作製する両方の間に、さらにはそれを制御する間に、より広範囲な作製プロセス障害を特定できる可能性がある。具体的には、本発明の技術によって、ウェハ・レベルにおける集積回路の高速で高帯域幅の動的特性を直接測定するための手段が得られる。本発明の技術のいくつかの特徴として、以下のものを挙げることができるが、これらに限定されるわけではない。(1)非侵入性で非接触なプロービングを用いている(おそらくDC回路電力および接地のためのものは除く)、(2)プロセスの初期の段階(すなわち金属レベル1(M1)および金属レベル2(M2)層)で測定を行なうことができる、(3)プロセス問題の初期審査を行なうことができる、(4)高速で動的な測定を行なうことができる、(5)ゲート間の遅延タイミングを行なうことができる、(6)トランジスタのスイッチング時間を測定することができる、(7)温度制御されたウェハ・チャックを用いて温度依存性現象を測定することができる、(8)接合における相対電流を測定することができる。本発明の技術のこれらの特徴および他の特徴を考慮すれば、本発明の方法は、作製プロセス開発およびプロセス・モニタリングの両方において用途があり得ることが当業者には明らかとなる。加えて本発明の方法は、現在の半導体製造方法に適合するものである。

【0020】

本発明の診断技術の一実施形態によれば、テスト用集積回路の所定の領域を、刺激エネルギー源を用いて刺激する。この刺激エネルギーの正確な種類は、本発明にとってはそれほど重要なことではない。具体的には、前述の刺激エネルギー源は、レーザなどの電磁放射源であっても良い。あるいは刺激エネルギー源は、電子ビーム源などの荷電粒子源または機械的プローブであっても良い。テスト用回路に印加されたときに、刺激エネルギーによって電気テスト信号が回路内に誘起される。こうするために、刺激エネルギーを、集積回路の表面近傍に配置された1つまたは複数の「受取器」に向かって送っても良い。

【0021】

前述の電気テスト信号を、刺激エネルギー源を用いてテスト用回路内に注入することによって、回路内に電気応答が刺激される。テスト用回路が適切なデザイン仕様に従って動作するかどうかを決定するために、電気作用検出装置を用いて前述の応答による電気作用を検出および測定する。最後に、回路内の測定された応答による電気作用に基づいて、テスト用回路の特性を決定する。次に、本発明の診断システムを構成するコンポーネントを、添付図面を参照しながら詳細に説明する。

【0022】

図1を参照して、本発明の原理に従う診断システム100の典型的な実施形態を示す。本発明の測定技術を具体化する診断システム100の示された実施形態は、ウェハ103上に配置された1つまたは複数の光信号受取器102を刺激するための光学的刺激源101を備える。前述の光学的刺激源101は、対応する信号受取器102と、光学的結合セットアップ104を介して光学的に結合している。光学的結合セットアップ104の示された実施形態は、走査レンズ105、位置調整手段106、および対物レンズ107を含んでいても良い。図1において、光学的刺激源101によって生成される刺激電磁エネルギーのビームを、数字108を用いて示す。

【0023】

10

20

30

40

50

図 1 に示す本発明の実施形態においては、光学的刺激源 101 は電磁放射源である。具体的には、モードロック・レーザまたは Q スイッチ・レーザなどのパルス・レーザであっても良い。他の実施形態においては、刺激源 101 は、変調連続波 (CW) レーザであっても良い。前述の Q スイッチおよび変調連続波 (CW) レーザは、当業者に良く知られており、市販されている。モードロック・レーザは、外部同期が可能であるが、やはり当該技術分野において良く知られており、いくつかの製造業者から市販されている。たとえば、タイム・バンドウィドゥス・プロダクツ (Time Bandwidth Products) (チューリッヒ、スイス) およびライトウェーブ・テクノロジー社 (Lightwave Technologies Inc.) (カリフォルニア) である。

【0024】

CW レーザを変調する方法はいくつかある。たとえば CW レーザ光を、電気光学変調器に通すことができる。電気光学変調器は、変調器の入力および出力に配置された 1 組の交差する偏光子を備えていても良い。前述の入力および出力の偏光子の間には、入力光の偏光を回転させる電気光学結晶が配置されている。回転は、結晶に対してサンドイッチ状に配置された 2 つの電気プレートによって結晶に印加される電界に依存する量だけ行なわれる。変調器の光出力は、入力および出力の偏光子の方向とともに電気光学結晶に印加された電圧に依存する。説明した CW レーザの変調方法だけでなく他のこのような方法も、当業者には良く知られている。ニュー・フォーカス社 (New Focus, Inc.) (カリフォルニア) などの製造業者から適切な機器が市販されている。本発明の診断システムの一実施形態においては、刺激源 101 は、タイムベースまたはクロック信号に外部同期される。この実施形態においては、結晶ベースのクロック発生器などの外部タイムベース発生器を、本システムの種々のコンポーネントの動作を同期させるために設けても良い。代替的な実施形態においては、刺激源 101 が独自のタイムベースを有しているならば、刺激源 101 が、本システムの残りの部分に対してタイムベースを与えても良い。その結果、光学的刺激信号 108 は、診断システム 100 の残りの部分によって共有されるタイムベースによって駆動される。

【0025】

本発明の一実施形態においては、刺激信号 108 は、ウェハ 103 上に配置される受光器 102 によって検出される。本発明のシステムでの適用に適した典型的な受取器は、以下の文献に記載されている。ツィンマーマン (Zimmermann) およびハイデ (Heide)、「 $1\ \mu\text{m}$ CMOS 技術におけるモノリシックに集積された $1\ \text{Gb/s}$ の光学的受取器 (A Monolithically Integrated 1-Gb/s Optical Receiver in $1\ \mu\text{m}$ CMOS Technology)」、IEEE フォトニクス・テクノロジー・レターズ (IEEE Photonics Technology Letters)、第 13 巻、第 7 号、p. 711 - 713、2001 年 7 月、ならびにツィンマーマンおよびハイデ、「モノリシック高速 CMOS 受光器 (A Monolithic High-Speed CMOS- 受光器)」、IEEE フォトニクス・テクノロジー・レターズ、第 11 巻、第 2 号、254 - 256 頁、1999 年 2 月。なおこれらの文献は、本明細書において参照により取り入れられている。具体的には、受光器 102 は、CMOS 一体化の p-i-n 光ダイオードであっても良い。このダイオードの特徴は、高速度および高量子効率である。このような受取器の製造は、工業的な $1.0\ \mu\text{m}$ CMOS プロセスによって、エピタキシャル層内のドーピング濃度を減らして行なうことができる。前述の CMOS 一体化の p-i-n 光ダイオードに対する製造プロセスは、当業者に良く知られている。また受取器 102 の正確なデザインは本発明にとってはそれほど重要ではないことも、当業者によって理解される。

【0026】

受取器 102 は、テスト用回路の作製で用いられるものと同じ作製プロセス技術を用いて製造しても良い。製造プロセスの初期にウェハをプローブすることができるため、ウェハの前面上に配置される受取器に光を結合できることを理解されたい。したがって光学刺激源は、シリコンによって強く吸収される $1\ \mu\text{m}$ 未満の波長の光を用いて動作しても良い。光学的刺激源 101 および光学的受取器 102 の他のデザインを用いても良い。たとえば、高出力のピグテール型レーザ・ダイオード源を、標準的なテーシス (Thesys) の 1 .

10

20

30

40

50

5 μm のn - ウェル・プロセスを用いて製造される種々のタイプの光ダイオード受取器とともに用いる光信号注入方式が、H . H . バーガー (H. H. Berger) ら、「ウェハ上の集積回路のコンタクトレス機能テスト (Contactless Function Test of Integrated Circuits on the Wafer)」、第22回テストティングおよび故障解析国際シンポジウム (22nd International Symposium for Testing and Failure Analysis)、1996年、11月18 ~ 22日、ロサンゼルス、カリフォルニアの会議録において、詳細に説明されている。なおこの文献は、本明細書において参照により取り入れられている。F . エスファハーニ (F. Esfahani) らによる論文、「高速CMOS回路に対する小面積光入力 (Small Area Optical Inputs for High Speed CMOS Circuits)」、第9回IEEE国際年次ASIC会議および展示会 (9th Annual IEEE International ASIC Conference and Exhibit)、1996年、9月23 ~ 27日、ロチェスタ (Rochester)、ニューヨーク (この文献は、本明細書において参照により取り入れられている) では、可視光領域で感度が良いCMOSタイプのオン・チップ光ダイオードを用いてウェハまたはパッケージ・レベルにおいて集積回路内へ信号を光学的に注入する他の技術が示されている。本発明の技術の一態様においては、シリコンによる吸収効率が高い短い波長 ($< 1 \mu\text{m}$) の光源を用いても良いことを理解されたい。

【0027】

本発明の一実施形態においては、刺激源101によって生成される電磁エネルギーによって光信号受取器102内に誘起される電気テスト信号を、テスト用回路109に印加する前に、増幅、コンディショニング、またはバッファリングしても良い。こうするために、前述のウェハ103上に配置される集積回路は、任意の信号増幅、バッファリング、およびコンディショニング回路 (図1には示さず) を含んでも良い。このような回路をデザインおよび具体化するための方法は、当該技術分野において良く知られている。たとえば、好適な信号コンディショニング回路の一実施形態が、H . H . バーガーらによる前述の論文の中で説明されている。

【0028】

電気テスト信号がテスト用回路109内へ注入されることによって、応答による電気作用が内部に誘起される。テスト用回路が適切なデザイン仕様に従って動作するかどうかを決定するために、前述のテスト信号によって回路内に誘起されるこのような応答によるわずかな電気作用も検出および測定する必要がある。集積回路内の種々の電気信号を検出および定量測定するための最新技術が、数多く開発されている。具体的には、応答による電気作用を、集積回路の種々のコンポーネントによって放出されるフォトンを検出することで、測定しても良い。検出されるフォトン放出に基づいて回路内の電気作用を測定する方法は、当該技術分野において良く知られている。前述の方法の典型的な実施形態は、クラナ, N . (Khurana, N.) およびC . L . チアン (C. L. Chiang)、「ゲート・エミッション顕微鏡による製品ホット・エレクトロン問題の分析 (Analysis of Product Hot Electron Problems by Gated Emission Microscopy)」、国際信頼性物理学シンポジウム (International Reliability Physics Symposium) (IRPS) 1986年の会議録、および米国特許第5,940,545号明細書において説明されている。なおこれらの文献は、本明細書において参照により全体として取り入れられている。

【0029】

図1に示す実施形態においては、電気テスト信号によってテスト用回路109内に誘起される電気作用を、電気作用検出装置110を用いて検出および測定する。前述の電気作用検出装置110の典型的な実施形態は、テスト用回路109から発散されるフォトン放出を検出するためのホット・エレクトロン放出検出器111を備える。電気作用検出装置110の放出検出器111は、集積回路109によって生成される極めて弱い発光を検出できる必要がある。こうするために放出検出器111は、最初に入力発光信号を増幅して、従来の手段による検出に適した振幅にしても良い。こうするために、放出検出器111の入力段階に、適切な光信号インテンシファイアを備えていても良い。好適な信号インテンシファイアとしては、時間分解を行なうフォトン・カウンティング検出器、たとえば光

電子増倍管 (PMT)、またはガイガー・モードで動作するアバランシェ・フォトン検出器 (APD) が含まれていても良い。

【0030】

PMTおよびAPD検出器を用いるフォトン検出技術は、当業者には良く知られている。これらの光検出デバイスの典型的な実施形態は、S. チャーボネアウ (S. Charbonneau)、L. B. アラード (L. B. Allard)、J. F. ヤング (J. F. Young)、G. ディック (G. Dyck)、B. J. カイル (B. J. Kyle)、レビュー・オブ・サイエンティフィック・インスツルメンツ (Rev. Sci. Instrum.) (63、5315、(1992)) に記載されている。これらのデバイスは、多くの供給業者、たとえばクァンタ・テクノロジー (Quantar Technology) 社 (サンタ・クルーズ (Santa Cruz)、カリフォルニア) から市販されている。図1において数字117で示される光学フィルタが、刺激源101によって生成された光信号が検出器111に入ることを防ぐために、設けられている。フィルタ117は、光学干渉フィルタであっても良い。本発明の一実施形態においては、フィルタリングを容易にするために、光学的刺激源101によって生成される光信号の周波数を、集積回路の放出スペクトルとは異なるように設定する。フィルタ117の伝達特性を、刺激源101によって生成される光を妨げることができる一方で、集積回路によって放出される光に対しては実質的に透明となるように選択しても良い。たとえば、刺激レーザの波長は400nmとすることができる。この波長は、市販のパルス・ダイオード・レーザ、たとえばポリテック (Polytec) PIによって製造されるもの、を用いて生成することができる。一方で、検出される放出波長スペクトルは、InGaAs シングル・フォトン・アバランシェ検出器 (SPAD) を用いて、1.0 μ mと1.5 μ mとの間にすることができる。

10

20

【0031】

集光レンズ108によって、発光検出およびテスト構造画像の取得が容易になる一方で、チューブ・レンズ120によって、テスト構造の照明が制御される。フィールド・レンズ119は、テスト構造109の上面の中間画像をフィールド・アパーチャ116の面内に形成することによって、検出器111の視野の幅を制御する。システム制御モジュール122は、タイミング、画像取得、ウェハの位置決めなどを制御することによって、装置の動作全体を制御する。電源モジュール121によって、テスト用回路に電力が供給される。

30

【0032】

当業者であれば、放出検出器111はイメージングであっても良いし、同様にノン・イメージングであっても良いことが理解される。具体的には、イメージング検出器111であれば、集積回路109の表面領域全体に渡っての放出フォトン信号の強度の空間分布を示す情報が得られる。このようなイメージング・システムは、時間分解を行なっても良いし、または回路内の通常の事象よりも長い (たとえば100psよりも長い) 時間に渡って入射フォトン・フラックス量の全体を収集しても良い。フォトン放出についての空間的な情報が得られるイメージング・システムとすることで、光学系の視野全体の中の放出源からフォトンと同時に収集することができる。その結果、システム・スループットが増加して、テスト用回路についてのより包括的な情報が得られる可能性がある。イメージング放出検出器の一例は、タイミング出力の全くない位置敏感フォトン検出器、たとえば冷却シリコン電荷結合素子 (CCD) 検出器、または冷却水銀カドミウム・テルル (MCT) 検出器である。前述した電荷結合素子 (CCD) 検出器、水銀カドミウム・テルル (MCT) 検出器、加えて他の好適な位置敏感フォトン検出器のデザインおよび動作方法は、当業者には良く知られている。電荷結合素子 (CCD) 検出器を用いる集積回路イメージング・システムの一例が、米国特許第5,940,545号明細書に詳細に記載されている。なおこの文献は、本明細書において参照により全体として取り入れられている。

40

【0033】

一方で、ノン・イメージング放出検出器111とすることで、放出信号の強度およびおそらくタイミング分布についての情報が得られるが、その空間分布については得られない

50

。ノン・イメージング放出検出器の一例は、非位置敏感フォトン検出器、たとえば光ダイオードまたは光電子増倍管である。

【0034】

本発明の診断技術の一実施形態においては、放出検出器111を、時間分解の仕方で動作するように用意しても良い。用語「時間解放出検出器」は、本明細書で用いる場合、数ある情報の中でも検出信号のタイミング特性についてのデータを取得する放出検出器を指す。放出信号の前述のタイミング特性には、信号の強度の時間分布、またはその時間および空間分布を組み合わせたものが含まれる。

【0035】

時間解放出検出器の1つの典型的な実施形態は、ゲート放出検出器、たとえばマイクロ・チャンネル・プレート(MCP)光電子増倍管である。具体的には、ゲート放出検出器は、ゲート信号によって規定される所定の時間間隔の間のみ入力放出信号を収集するようにデザインされている。ゲーティングは、たとえばゲート信号を用いて前述のマイクロ・チャンネル・プレート(MCP)光電子増倍管の高電圧電力を制御することによって具体化しても良い。ゲート信号は、外部ロジックによって検出器に供給され、入力テスト信号に対して時間的に所定の関係で位置づけられる。ゲート信号とテスト信号との間の相対的な時間遅延を変えることによって、入力テスト信号に応答する集積回路のタイミング特性を詳しく調べることができる。したがって光源101のパルスと、検出器111に供給されるゲート信号との間の時間遅延を変えることによって、本発明の診断システムは、テスト用回路のタイミング特性についての情報を取得しても良い。

10

20

【0036】

前述のノン・イメージング時間分解検出器の典型的な実施形態としては、しかしこれらに限定されないが、インジウム・ガリウム・ヒ素(InGaAs)、ゲルマニウム(Ge)またはシリコン(Si)シングル・フォトン・アバランシェ検出器(SPAD)が挙げられる。あるいは、超伝導ホット・エレクトロン・ボロメーターも、この目的のために用いることができる。ノン・イメージング時間解放出検出器によるフォトンの吸収によって、測定可能な電圧パルスが生成され、この電圧パルスを用いてタイミング回路を開始または停止させることができる。こうするために、テスト信号を与える刺激光源101と、テスト信号に対する回路応答を測定する時間解放出検出器111とを、同じタイムベースを用いて同期させても良い。

30

【0037】

イメージング時間分解検出器の一例は、イメージ・インテンシファイア(いくつかの製造業者たとえばハママツ・フォトニクス(浜松、日本)から入手できる)、または抵抗性アノード位置読み出し付きの光電子増倍管(いくつかの製造業者、たとえばクァンタ・テクノロジー(サンタ・クルーズ、カリフォルニア)およびフォテック(Photek)社(イースト・サセックス(East Sussex)、英国)から入手できる)である。このようなイメージング時間分解検出器によって、検出フォトンの時間および位置の両方が得られるため、テスト用回路(CUT)の領域を同時に分析することができる。

【0038】

時間分解フォトン検出器のデザインおよび動作方法は、当業者には良く知られている

40

本発明の診断システムの他の実施形態においては、放出検出器111は非時間解放出検出器であり、たとえば前述の冷却シリコン電荷結合素子(CCD)および水銀カドミウム・テルル(MCT)検出器アレイである。タイミング分解をしないフォトン敏感検出器を用いて、空間放出測定または全フォトン放出測定を行なっても良い。

【0039】

集積回路内の応答による電気作用の検出および測定を、レーザ・ベースの波形サンプリング・システムを用いて具体化しても良い。このようなシステムの一例は、米国特許第5,905,577号明細書に記載されている。なおこの文献は、本明細書において参照により取り入れられている。具体的には、回路内の電気信号の波形を、レーザ・ビームをテスト用デバイス(DUT)上にフォーカスして反射ビームを検出することによって、詳し

50

く調べても良い。反射ビームは、DUT内の電気信号についての情報を伝える。この情報を、反射ビームの振幅、位相、および/または偏光変調の形態でエンコーディングしても良い。反射レーザ・ビームの電氣的に誘起された変調特性を分析することによって、システムはテスト回路内の電気信号の特性を決定しても良い。このようなレーザ・プロービング・システムの信号対雑音比を増加させるために、追加の参照レーザ・ビームを設けて、前述の2つのビームの振幅比を用いて波形分析を行なうことが好ましい。レーザ・プロービング・システムの他の例が、米国特許第5,872,360号明細書に詳細に記載されている。なおこの文献は、本明細書において参照により取り入れられている。記載されたシステムでは、シリコンなどの半導体のバンド・ギャップに近い波長のレーザ・ビームが、P-N接合上にフォーカスされている。照射される接合に外部電界を印加すると、電界吸収現象のために、照射されるレーザ光の光吸収の度合いが変化する。開示されたシステムでは、接合を通過するレーザ光の特性を測定して、接合における電気信号の特性を再構成している。レーザ・サンプリング・システムの他の多くのデザインが当業者には良く知られており、これらのデザインを、回路内の応答による電気作用を分析するために用いても良いことに注意されたい。

【0040】

好適なレーザ・ベースのプロービング・システムのさらなるデザインが、以下の文献に記載されている。ヘメンウェイ (Hemenway)、ハインリッヒ (Heinrich) ら、「マルチモード・レーザ・ダイオード・プローブを用いたシリコン集積回路内の電荷変調の光学的検出 (Optical Detection of Charge Modulation in Silicon Integrated Circuits Using a Multimode Laser-Diode Probe)」、IEEE 電子デバイス・レターズ (IEEE Electron Device Letters)、第EDL 8巻、第8号、1987年、8月、ハインリッヒ、パクダマン (Pakdaman) ら、「フリップ・チップ・パッケージ・シリコンVLSI回路内のピコ秒内部ゲート遅延の背面光学的測定 (Backside Optical Measurements of Picosecond Internal Gate Delays in a Flip-Chip Packaged Silicon VLSI Circuit)」、IEEE フォトニクス技術レターズ (IEEE Photonics Technology Letters)、第3巻、第7号、1991年7月、ハインリッヒ、パクダマンら、「フリップ・チップ搭載されたシリコンVLSI回路内の内部信号のピコ秒背面光学的検出 (Picosecond Backside Optical Detection of Internal Signals in Flip-Chip Mounted Silicon VLSI Circuits)」、マイクロ電子工学 (Microelectronic Engineering)、第16巻、p. 313 - 324、エルセビア (Elsevier)、1992年、ならびに米国特許第4,758,092号明細書、第5,905,577号明細書、および第5,872,360号明細書。列挙された開示物および特許文献はすべて、本明細書において参照により全体として取り入れられている。また、ある条件下では、レーザ・プロービングは、静電容量の小さいデバイス (たとえば0.13 μm 未満の技術を用いて作製されたもの) またはシリコン・オン・インシュレータ・タイプのデバイスには、適してはいないことにも注意されたい。と言うのは、レーザをバンド・ギャップ付近で調整すると、過剰なリーク電流を発生させる可能性があるからである。

【0041】

本発明の技術の他の実施形態においては、電気作用検出装置が、電子ビーム・プローブに基づいていても良い。具体的には、テスト用回路の所定の領域を、一次電子のビームを用いて照射しても良い。電子検出器をウェハ近傍に設けて、被テスト回路から発生するわずかな二次電子放出も記録および測定するようにしても良い。この放出情報を用いて、回路内の応答による電気作用を決定しても良い。より詳細には、電子ビームに露出された金属ラインによる二次電子の放出は、そのラインに印加された電圧に依存する。したがってライン上の電圧は、二次電子放出に関係づけて決定することができる。二次電子放出を時間分解して記録することによって、時間の関数としてのライン上の電圧を部分的に再構成することができる。電子ビーム・プロービング技術は、当業者には良く知られており、L. C. ワグナー (L. C. Wagner) 編、「集積回路の故障解析 (Failure Analysis of Integrated Circuits)」、道具および技術 (Tools and Techniques) (クルワー・アカデミ

ック出版 (Kluwer Academic Publishers) 1999 年) に記載されている。しかしこのようなシステムは、周囲に真空を維持することが必要となる場合があり、製造プロセスによってはそれほど適用には向いていないこともある。

【0042】

当業者であれば、電気作用検出装置の説明した実施形態は、電氣的に無負荷（または最小限の負荷）で機械的にコンタクトレスな方法で動作することが分かる。具体的には、フォトン放出さらにはレーザおよび電子ビーム・プロービングに基づいて集積回路内の電気作用を検出する前述の手段は、プローブを集積回路に対して機械的にも容量的にも結合する必要がない。したがって電気作用検出装置を結合する説明した方法は実質的に、テスト用回路内の電氣的負荷もインピーダンスも変えることがない。このような機械的にコンタクトレスな結合および信号検出の技術は、引き起こされる回路の電氣的負荷が最小限であるかまったく無いので、本明細書では、電氣的に無負荷な結合および電氣的に無負荷な信号検出と呼ぶ。

10

【0043】

あるいは、テスト用回路内の電気作用の検出を、機械的プローブを用いて、集積回路の表面上に配置された導電性パッドまたはコンタクトと機械的にはめ合わせてそれらと電気接続を確立するようにして、行なっても良い。このような機械的プローブを、適切な信号分析回路の入力に電氣的に接続する。当業者であれば容易に分かるように、このような結合では、機械的プローブを当てた位置において回路のインピーダンスが変わる場合がある。

20

【0044】

さらに他の実施形態においては、電気光学結晶を、電圧を測定するウェハ上の金属ラインに空間的に近接させて配置することができる。金属ラインに電圧が印加されると、結晶内の電界が変化する。前述した電界の変化によって、次に結晶の光学特性が変化する。結晶の光学特性は、金属ライン上の電圧を示しており、好適な光学系を用いて好適なレーザ・ビームを結晶上に送ることによってプローブすることができる。この技術は、米国特許第4,681,449号明細書に詳細に記載されている。なおこの文献は、本明細書において参照により取り入れられている。

【0045】

最後に、電気作用を、プローブとテスト回路との容量結合を用いて検出することができる。より詳細には、平坦な導電性プローブを、集積回路の表面上のパッドまたはコンタクトに空間的に近接させて配置して、機械的なはめ合いを行なうことなく2つの間の容量結合を形成するようにしても良い。この目的のために、プローブの平坦な表面を、集積回路の表面に対して実質的に平行にアライメントしても良い。機械的プロービング方法と同様に、この結合技術は、集積回路内のインピーダンスおよび/または電気負荷の変化を引き起こす場合があり、したがって回路性能に影響を及ぼす場合がある。

30

【0046】

ナビゲーション中に適切なテスト構造109をウェハ103上に配置することを助けるために、ウェハ103の表面を照明光源112を用いて照明しても良い。光源112によって生成される照明光を、ミラー118によってウェハ103に向けて送る。たとえば照明光源112を、光ファイバ技術を用いて具体化しても良い。図1に示した本発明の診断システムの一実施形態においては、テスト構造109の画像が、ウェハ103の表面によって反射される前述の照明光内に生成され、アレイ・カメラ113によって記録される。画像の取得が容易になるように、カメラ113にビーム・スプリッタ114とチューブ・レンズ115とが取り付けられている。要素118および114は、回路内の電気作用の検出中に光学系の軸から取り外して、ナビゲーション中に再び挿入しても良い。カメラ113によって形成されるウェハの画像をさらに、既知の種々の画像解析またはパターン認識の技術を用いて処理して、適切な回路がウェハ上で位置確認されるようにしても良い。

40

【0047】

注入されたテスト信号を、テスト用回路(CUT)に直接結合することもできるし、ま

50

たは増幅、コンディショニング、もしくはバッファリングして信号振幅およびエッジの鋭さを高めることもできる。テスト信号は、適切な光ビーム・スプリッタおよびレンズ構成を用いて、回路の1つまたは複数の位置に注入することができる。あるいは、複数の光学刺激源を用いることができる。テスト回路は、ダイ間とすることもできるし、ダイ内とすることもできる。ダイ間回路は通常、ウェハ全体に渡って間隔を置いて配置されている。これらを用いて、ウェハに渡ってプロセスおよび性能の変化をモニタすることができる。ダイ内回路は、ダイ内のプロセスおよび性能パラメータの変化をモニタするために用いることができる。このような変化としては、これらに限定されないが、閾値電圧、リーク電流の変化、加えて動的な回路挙動、たとえば信号立ち上がり時間を挙げることができる。

【0048】

テスト用回路内に注入された電気テスト信号によって、応答による電気作用が内部に誘起される。テスト用回路が適切なデザイン仕様に従って動作するかどうかを決定するために、前述のテスト信号によって回路内に誘起されるこのような応答によるわずかな電気作用も検出および測定する必要がある。集積回路内の種々の電気信号を検出および定量測定するための最新技術が、数多く開発されている。具体的には、応答による電気作用を、テスト用集積回路の種々のコンポーネントによって放出されるフォトンを検出することで、測定しても良い。

【0049】

通常の動作条件下では、集積回路内の種々の供給源からフォトンが放出され得る。フォトン放出メカニズムとしては、これらに限定されないが、以下のものを挙げることができる。(1) トランジスタ・ゲートと基板または拡散領域の何れかとの間のゲート酸化膜リークからの放出、(2) 順方向バイアスされたpn接合からの放出、(3) 通常のスイッチング動作中の飽和状態のMOSトランジスタからの放出、(4) 開回路によって生じる飽和状態のMOSトランジスタからの放出、(5) 逆バイアスされた接合におけるトンネリングからの放出、(6) 電子・正孔再結合からの放出。

【0050】

集積回路内の特定の局所化された供給源からの放出を分離して検出することによって、注入されたテスト信号に応答する集積回路の挙動について結論を出すことが可能となる場合がある。たとえば、P. ベルutti (P. Bellutti) らによる論文、「MOSダイオードからのファウラー・ノードハイム誘起発光 (Fowler Nordheim Induced Light Emission From MOS Diodes)」、マイクロエレクトロン・テスト構造に関するIEEE国際会議 (IEEE International Conference on Microelectron Test Structures)、モンテレイ、カリフォルニア、2000年3月13～16日の議事録(この文献は本明細書において参照により取り入れられている)では、ゲート・リーク電流からのフォトン放出に基づいて、具体的にはゲート・ポリシリコンから酸化物層を通してシリコン内部へ至るファウラー・ノードハイム・トンネリングに基づいて、集積回路の挙動を調べる方法が記載されている。すでに詳述したように、本発明の一実施形態では、このような放出を時間分解フォトン・カウンティング検出器を用いて検出する。検出されたフォトン放出に基づいて、ゲート内のリーク電流の値を計算する。加えて、本発明の診断システムでは、MOSFET構造の動的な放出を測定して、タイミング、ドレインおよび基板電流、さらには集積回路の他の特性を詳しく調べても良い。このことは実質的に、以下の文献に記載されている。T. オーズネ (T. Ohzone)、M. ユザキ (M. Yuzaki)、T. マツダ (T. Matsuda) ら、「動的な動作中のn-MOSFET内でのホット・キャリア誘起の光電子放出についての研究 (A Study on Hot-Carrier-induced Photoemission in n-MOSFETs Under Dynamic Operation)」、マイクロエレクトロン・テスト構造に関するIEEE国際会議、モンテレイ、カリフォルニア、2000年3月13～16日の議事録、p. 75。なおこの文献は、本明細書において参照により取り入れられている。

【0051】

テスト用回路の領域を分離することは、イメージング検出器を用いることによって、または光学的検出システム110内にアパーチャ116を設けて他のサイトからの放出を遮

10

20

30

40

50

ることによって行なうことができる。フォトン放出のタイミングの検出は、放出検出器 111 によって、光学的刺激源 101 により生成されて回路内へ注入される信号のタイミングに対して行なわれる。こうするために、システムは、時間 - 振幅変換器 (TAC) または同様の他の精密なタイミング・デバイスを含んでいても良い。フォトン放出データの分析は、多くの方法で行なうことができる。たとえば、これらに限定されないが、以下のうちの 1 つまたは複数が挙げられる。(1) 遷移事象のエッジ・エッジ・タイミング、(2) 全フォトン放出、(3) ピークにおけるフォトン放出、(3) 既知の良好なまたはシミュレートされた CUT 放出と比較した CUT 放出の形状、(5) フォトン放出源を探すための放出のスペクトル特性 (スペクトル測定のために付加的な時間が必要となる場合がある)、(6) デバイス・バイアス変調用に刺激源を用いた場合の放出変調の強度。時間分解の放出検出器を用いた集積回路テスト・システムの典型的な実施形態が、前述の米国特許第 5,940,545 号明細書に詳しく記載されている。

10

【0052】

図 2 に、本発明の診断技術を用いるプロセス・モニタリング・システム 200 の典型的な実施形態のレイアウト・ダイアグラムを例示する。このようなシステムは、集積回路の作製ライン内に設置しても良い。図において、ウェハ 204 がウェハ・ハンドリング手段 210 によって診断用に搬送される。ウェハ・ハンドラ 210 によって自動的に、ウェハ 204 が、XYZ ステージ 202 および 203 上に装着される。XYZ ステージ 202 および 203 は、ステージ制御器 207 によって制御される。XYZ ステーション 202 および 203 は、フレーム 201 上に搭載されていて、プローブ・カード 205 に対する所定の方位へのウェハ 204 の位置決めを行なう。またウェハ 204 上の種々のサイトのプロービングが容易になるように、ステージを用いてウェハを移動させても良い。プローブ・カード 205 は、光学的結合部材 (図示せず) を備えており、ウェハ 204 上へ照射光を送っても良い。加えて、プローブ・カード 205 は、刺激光信号をテスト用回路の所定の領域上へ送っても良い。刺激光信号は、パルス光源たとえばレーザ・システム 209 によって生成しても良い。またプローブ・カード 205 は、テスト用回路によって生成されたフォトン放出を収集しても良い。従来の機械的プローブ・チップ 211 を用いて、DC 電力を回路に供給する。説明した実施形態においては、ウェハ 204 を、温度制御された表面 (図示せず) 上に配置して、温度に依存する研究を行なっても良い。診断システムの動作全体は、システム・エレクトロニクス 208 によって制御される。

20

30

【0053】

図 3 に、本発明の原理に従うテスト信号の注入および検出方法の典型的な実施形態を示す。電力および接地が、従来のプローブ・ピン 301 および 302 によって、パッド 303 および 304 にそれぞれ与えられている。パッド 303 および 304 は、集積回路の金属層 M1、金属層 M2、またはさらに高い金属層の一部を含んでいても良い。電気テスト信号を、刺激放射のビーム 305 を用いて回路内へ注入する。刺激放射のビーム 305 は、パルス・レーザ源 321 によって生成されて、ウェハ 307 上に配置された受光器 306 上に当たる。こうするために、パルス・レーザ源 319 は、受取器 306 に対する光学的アクセスを有していても良い。電気テスト信号を、バッファ回路 308 ~ 311 を用いてバッファリングして、テスト用回路 312 内へ送っても良い。回路 312 からのフォトン放出信号 313 および 314 は、時間分解フォトン検出器 315 によって検出されて、時間分解フォトン放出信号 (固有放出) が検出器内に生成される。フォトン放出に対して最適化された特別な構造 316 ~ 318 を用いて、信号取得時間をスピード・アップしても良い。本発明の一実施形態においては、前述の特別な構造 316 ~ 318 は、大きなロジック・インバータまたは相当に高い (Vdd よりも高い) バイアス電圧モードで動作するトランジスタを含んでいても良い。特別な構造 316 ~ 318 によって、生成されるフォトン放出 319 は増加する。またフォトン放出 319 は、光学的入力 - 出力モジュール 320 内に配置された時間分解検出器 315 によって検出される。

40

【0054】

図 4 および 5 に、本発明のハイブリッド型光電気プローブ・カード 401 の典型的な実

50

施形態を示す。図示したプローブ・カードの実施形態は、電力およびテスト信号の両方をテスト用回路に与えるようにデザインされた。こうするためにプローブ・カード401は、標準的な機械的プローブ・チップ402および403を備えて、テスト用回路内のコンタクト領域と機械的にはめ合ってDC電圧をそこに供給するようになっている。プローブ402および403は、それぞれ導電性ワイヤ404および405を用いて、適切な電源電圧源と接続されている。またプローブ・カード401は、ウェハ501上に配置された集積回路と光学的な接触を確立するために、光学的アクセス部材たとえば406、407、505、および506を含んでも良い。光信号が、光ファイバ502、503、および504を介して、プローブ・カードとの間で送信される。光学部材406および407は、前述の光ファイバ502、503、および504の端と、さらにはファイバ端から好適な距離で配置されたフォーカシング・レンズ505および506とを、固定するための手段（図示せず）を含んでいる。固定は、フォーカシング・レンズを通して結合された光がウェハ上の受取器上に集まるように行なわれる。本発明のプローブ・カードの示された実施形態は、プローブ・チップ402および403によって光学的アクセス部材406、407、505、および506が遮られることを回避するように、デザインされている。代替的な実施形態においては、連続波（CW）レーザをウェハ上の受光器に光学的に結合することによって、電力および対応する接地をテスト用回路に与えても良い。

10

【0055】

図6および7に、開口する光学的アクセス602を有する本発明のハイブリッド型光電気プローブ・カード601の他の典型的な実施形態を示す。図示した実施形態においては、フォーカシング・レンズ702が、プローブ・カード601の上方に搭載されている。光ビーム703が、光ファイバ704を経由してプローブ・カードに送られて、フォーカシング・レンズ702によってウェハ501の表面上にフォーカスされる。この光は、プローブ・カード601の光学的アクセス開口部602を通過する。この実施形態においては、プローブ・カード601は、フォーカシング・レンズとファイバ・アセンブリ702および704とに対して、移動しても良いことを理解されたい。

20

【0056】

図8に、本発明の診断測定値取得回路800の典型的な実施形態の概略的なダイアグラムを示す。一連のテスト・パルスを任意の負荷サイクルで生成するために、2つのモードロック・レーザ801および802を用いることができる。一方は、パルスの立ち上がりエッジの規定を（801）、他方は、パルスの立下りエッジの規定を（802）、図示した方法で行なうためのものである。あるいは、単一のモードロック・レーザを用いて固定幅のパルスを生成することもできるし、またはモードロック・レーザ・パルスをスプリットして、第2のレーザ・ビームに遅延を加えることもできる。図8に示したシステムでは、レーザ801および802によって生成された光信号を、EO変調器スイッチ809および810を用いて変調しても良い。レーザ・パルス811および812を、ウェハ822上に配置された受光器813および814によって検出する。結果として生じる電気信号を、バッファ815および816を用いてコンディショニングする。2つの出力ロジック・パルスを、「AND」ゲート803において結合してパルスを生成し、このパルスをテスト用回路804内へ入力する。テスト信号周波数で動作するゲート発生器805が、EO変調器809および810用のゲート・パルスを発生させる。またゲート発生器805は、InGaAsシングル・フォトン・アバランシュ検出器（SPAD）807用のトリガ発生器806に対してタイミング信号を与え、また時間・振幅変換器（TAC）808用の停止パルスも与える。図示したように、レーザ801および802のタイムベースと、検出器トリガ発生器806のタイムベースとは、一緒にロックされている。テスト回路のゲート817～819から、フォトン信号が放出される。これらのフォトン信号は、シングル・フォトン・アバランシェ検出器（SPAD）807によって検出される。フォトン放出に対して最適化された特別な構造820および821を設けて、信号取得時間をスピード・アップしても良い。時間・振幅変換器808から、テスト用回路804のタイミング特性についての情報が得られる。

30

40

50

【 0 0 5 7 】

本発明の測定技術は、集積回路デバイスの生産ライン内で用いても良い。説明した診断システム内へ、ウェハを自動的に装着しても良い。前述したように、診断システムは、テストイング前に、標準的な電気プローブ・ピンを通してテスト用回路に対する電力および接地の接続を与えても良い。

【 0 0 5 8 】

テスト用回路のパラメータの測定を行なうためには、テスト用回路を最初にウェハの表面上で位置確認しなければならない、またウェハを、光電気プローブ・カードに対して所定の位置に回路が配置されるように、移動させなければならない。具体的には、テスト用回路の受取領域と放出領域とを、プローブ・カードの対応する領域とアライメントしなければならない。ウェハ上の回路の正確な位置を、当業者に良く知られた多くの好適な技術を用いて決定しても良い。このように回路をウェハ上で位置確認する方法の1つは、光学的パターン認識技術である。テスト用回路をプローブ・カードとアライメントするために、ウェハを可動X Y Zステージ上で位置合わせしても良い。X Y Zステージは、コンピュータ制御することができる。

10

【 0 0 5 9 】

いったん回路を、ウェハ上で位置確認して、必要な何らかの光学的および/または機械的接続を確立するように、プローブ・カードに対して所定の方法で適切にアライメントしたら、光学的刺激システムによって、変調されたテストイング信号がテスト用回路内へ注入される。この信号によって、応答による電気作用が回路内で生じる。テスト用回路の動作中に放出されるフォトン、電気作用検出装置によって記録する。テスト用回路の特性を、検出されたフォトン信号に基づいて決定する。フォトン信号は、回路内の応答による電気作用を示す。

20

【 0 0 6 0 】

説明した測定は、種々の条件下で行なっても良い。具体的には、前述した集積回路の診断を、種々の回路温度において、さらには種々の刺激周波数、負荷サイクル、パターン、または電圧振幅を用いて、行なっても良い。加えて、説明した診断技術を用いて、供給電源の電圧に対する集積回路の性能特性の依存性を詳しく調べても良い。

【 0 0 6 1 】

本明細書で説明した本発明の診断技術を、最新の集積回路デバッグ応用例で用いても成功し得ることが、当業者によって理解される。このような応用例としては、これらに限定されないが、以下のものが含まれていても良い。(1)ゲート遅延および速度性能の研究、(2)デバイス消費電力の測定、(3)導体クロストークおよび配線容量の研究、(4)リーク電流の測定、(5)OFF電流の測定、(6)ゲート酸化膜の完全性の確認、(7)抵抗性の相互接続およびビアの特性のテストイングおよび測定。

30

【 0 0 6 2 】

本発明のテストイングのコンセプトは、他の重要な応用例を見出すこともできる。たとえば、いわゆるシリコン・デバッグ手順において、集積回路のソフトウェア・モデリングが正確であることを保証するために、生産環境内のウェハ上で測定を行なうことである。加えて、本発明の技術は、速度および消費電力などの意図された回路性能パラメータをプロセスが実現することを保証するために、作製プロセス・モニタリングおよび自動プロセス制御(APC)におおける応用例を見出すことができる。

40

【 0 0 6 3 】

種々の変更、置換、および変形を、本発明のシステムおよび方法において、さらには本発明のエンジニアリングの具体化において、本発明の範囲または趣旨から逸脱することなく行なえることが、当業者には明らかである。

【 0 0 6 4 】

前述したように、電気作用検出技術の正確な性質は、本発明にはとってはそれほど重要なことではない。具体的には、テスト用回路によって放出されたフォトン、フォトン・カウンティング、時間分解検出器を用いて検出しても良い。あるいはフォトン、非時間

50

分解検出器、たとえば冷却シリコン電荷結合素子（ＣＣＤ）検出器、または液体窒素冷却水銀カドミウム・テルル（ＭＣＴ）検出器で、検出しても良い。前述の電荷結合素子（ＣＣＤ）検出器、さらには水銀カドミウム・テルル（ＭＣＴ）検出器は、当業者には良く知られており、市販されている。

【００６５】

他の実施形態においては、すでに詳述したように、集積回路内の電気作用を、レーザ・プローブ、機械的プローブ、または電子ビーム・プローブを用いて測定しても良い。フォトン信号、静的放出信号、またはレーザ・プローブ信号を分析して、デバイスの性能についての情報が得られる。

【００６６】

図示してはいないが、他の具体化においては、光学的刺激信号を、ＤＣパラメータのテストティングと組み合わせることができる。ＤＣパラメータのテストティング技術は、当該技術分野において良く知られている。このような組み合わせ測定システムの具体化には、前述のコンポーネントの全部または一部、加えてさらなるプローブ・チップおよびＤＣパラメータの測定を行なうための測定機器が、含まれていても良い。他の実施形態においては、光学的に注入された信号を用いて、ＤＣバイアスの種々の組み合わせを伴ってまたは伴わずに、回路内で高速の小信号変調を行なうことができる。

【００６７】

また、集積回路テストティング・プロセスで使用しても良い特別な構造は何れも、その後のソーイングまたはダイシング操作において被テスト集積回路から分離されるウェハ領域に配置しても良いことに注意されたい。具体的には、前述のコンタクト、パッド、バッファ、増幅器、さらには発光および受光構造を、たとえば集積回路の作製プロセスのソーイング段階で除去されるウェハのダイ間部品内に配置しても良い。

【００６８】

最後に、本発明の診断技術を用いて、作製プロセスの種々の段階で集積回路をテストしても良いことが当業者には明らかになる。具体的には、部分的に処理された半導体ウェハを、集積回路生産サイクルの何れかの適切なステップを施した後に、本明細書で説明した原理に従って診断してテストしても良い。さらに、機能的に完全な集積回路のテストングを、パッケージングの前に行なっても良いし、パッケージングの後で行なっても良い。

【００６９】

本明細書で説明したプロセスおよび技術は、特定の何れかの装置に本来に関係しているわけではなく、好適であればコンポーネントのどんな組み合わせによって具体化しても良いことを理解されたい。さらに、種々のタイプの多目的デバイスを、本明細書で説明した教示に従って用いても良い。また本明細書で説明した方法ステップを行なうために、専用の装置を作製することが有利であると分かるかも知れない。

【００７０】

本発明を、特定の実施例に関して説明してきたが、これらは、あらゆる点において、説明するためであり限定するためではないことが意図されている。当業者であれば、ハードウェア、ソフトウェア、およびファームウェアの多くの異なる組み合わせが、本発明を実施するのに適していることが分かる。

【００７１】

さらに、本発明の他の具体化も、本明細書で開示した本発明の仕様および実施を考慮して当業者には明らかである。仕様および実施例は単に典型的なものであると考えるべきであり、本発明の真の範囲および趣旨は添付の特許請求の範囲によって示されることが意図されている。

【図面の簡単な説明】

【００７２】

【図１】本発明の原理に従う診断システムの典型的な実施形態を示す図である。

【図２】本発明の診断技術を用いるプロセス・モニタリング・システムの典型的な実施形態を示すレイアウト・ダイアグラムである。

10

20

30

40

50

【図 3】本発明の原理に従うテスト信号注入および検出の方法の典型的な実施形態を示す図である。

【図 4】本発明のハイブリッド型光電気プローブ・カードの典型的な実施形態を示す図である。

【図 5】本発明のハイブリッド型光電気プローブ・カードの典型的な実施形態を示す他の図である。

【図 6】開口する光学的アクセスを有する本発明のハイブリッド型光電気プローブ・カードの典型的な実施形態を示す図である。

【図 7】開口する光学的アクセスを有する本発明のハイブリッド型光電気プローブ・カードの典型的な実施形態を示す他の図である。

【図 8】本発明の診断測定値取得回路の典型的な実施形態を示す概略的なダイアグラムである。

10

【符号の説明】

【0073】

- 100 ... 診断システム
- 101 ... 刺激源
- 102 ... 受取器
- 103、204、307、501、822 ... ウェハ
- 104 ... 光学的結合セットアップ
- 105 ... 走査レンズ
- 106 ... 位置調整手段
- 107 ... 対物レンズ
- 108 ... 集光レンズ
- 109 ... テスト用回路
- 110 ... 光学的検出システム
- 111 ... 検出器
- 112 ... 光源
- 113 ... カメラ
- 114 ... ビーム・スプリッタ
- 115、120 ... チューブ・レンズ
- 116 ... アパーチャ
- 117 ... フィルタ
- 118 ... ミラー
- 119 ... フィールド・レンズ
- 121 ... 電源モジュール
- 122 ... システム制御モジュール
- 200 ... プロセス・モニタリング・システム
- 201 ... フレーム
- 202 ... XYZステージ
- 205、401、601 ... プローブ・カード
- 207 ... ステージ制御器
- 208 ... システム・エレクトロニクス
- 209 ... レーザ・システム
- 210 ... ウェハ・ハンドリング手段
- 211、402 ... プローブ・チップ
- 301 ... プローブ・ピン
- 303 ... パッド
- 305 ... ビーム
- 306 ... 受光器
- 308、309、310、311 ... バッファ回路

20

30

40

50

3 1 2 ... テスト用回路	
3 1 5 ... 時間分解検出器	
3 1 9 ... フォトン放出	
3 2 0 ... 出力モジュール	
3 2 1 ... パルス・レーザ源	
4 0 4 ... 導電性ワイヤ	
4 0 6 ... 光学部材	
4 0 7 ... 光学的アクセス部材	
5 0 2、5 0 3、5 0 4 ... 光ファイバ	
5 0 5 ... フォーカシング・レンズ	10
6 0 2 ... 光学的アクセス開口部	
7 0 2 ... フォーカシング・レンズ	
7 0 3 ... 光ビーム	
7 0 4 ... 光ファイバ	
8 0 0 ... 診断測定値取得回路	
8 0 1 ... レーザ	
8 0 3 ... ゲート	
8 0 4 ... テスト用回路	
8 0 5 ... ゲート発生器	
8 0 6 ... トリガ発生器	20
8 0 7 ... シングル・フォトン・アバランシュ検出器	
8 0 8 ... 時間 - 振幅変換器	
8 0 9、8 1 0 ... E O 変調器スイッチ	
8 1 1 ... レーザ・パルス	
8 1 3 ... 受光器	
8 1 5 ... バッファ	
8 1 7、8 1 8、8 1 9 ... ゲート	

【 図 1 】




Fig. 1.

【 図 2 】




Fig. 2.

【 図 3 】




Fig. 3.

【 図 4 】




Fig. 4.

【 図 5 】




Fig. 5.

【 図 6 】




Fig. 6.

【圖 7】




Fig. 7.

【 図 8 】




Fig. 8.

【国際調査報告】

INTERNATIONAL SEARCH REPORT		International Application No. PCT/US 03/02852
A. CLASSIFICATION OF SUBJECT MATTER IPC 7 G01R31/311 G01R31/307		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) IPC 7 G01R		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Electronic data base consulted during the international search (name of data base and, where practical, search terms used) EPO-Internal, PAJ, WPI Data, INSPEC		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	KOMODA H ET AL: "OPTICAL BEAM INDUCED CURRENT TECHNIQUES FOR FAILURE ANALYSIS OF VERY LARGE SCALE INTEGRATED CIRCUITS DEVICES" JAPANESE JOURNAL OF APPLIED PHYSICS, PUBLICATION OFFICE JAPANESE JOURNAL OF APPLIED PHYSICS. TOKYO, JP, vol. 33, no. 6A, PART 1, 1 June 1994 (1994-06-01), pages 3393-3401, XP000595744 ISSN: 0021-4922	1-4,7, 10,12, 14,15, 20-23, 26,29, 31,33,34
Y	the whole document	5,6,8,9, 11,13, 16-19, 24,25, 27,28, 30,32, 35-38
--- -/-		
<input checked="" type="checkbox"/> Further documents are listed in the continuation of box C. <input checked="" type="checkbox"/> Patent family members are listed in annex.		
* Special categories of cited documents : *A* document defining the general state of the art which is not considered to be of particular relevance *E* earlier document but published on or after the international filing date *L* document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) *O* document referring to an oral disclosure, use, exhibition or other means *P* document published prior to the international filing date but later than the priority date claimed *T* later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention *X* document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone *Y* document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art *&* document member of the same patent family		
Date of the actual completion of the international search 22 October 2003		Date of mailing of the international search report 30/10/2003
Name and mailing address of the ISA European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016		Authorized officer Koll, H

INTERNATIONAL SEARCH REPORT

 International Application No
 PCT/US 03/02852

C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X A Y Y Y Y Y A	<p>US 6 184 696 B1 (ANDREWS JR WARNER B ET AL) 6 February 2001 (2001-02-06) column 2, line 45 -column 12, line 33; figures 1-20</p> <p>---</p> <p>US 5 949 900 A (KOMATSU YOSHIKAZU ET AL) 7 September 1999 (1999-09-07) column 3, line 19 - line 38; claim 6; figures 1-5</p> <p>---</p> <p>US 4 681 449 A (BLOOM DAVID M ET AL) 21 July 1987 (1987-07-21) cited in the application column 2, line 24 -column 3, line 53; figure 1</p> <p>---</p> <p>HEINRICH H K ET AL: "BACKSIDE OPTICAL MEASUREMENTS OF PICOSECOND INTERNAL GATE DELAYS IN A FLIP-CHIP PACKAGED SILICON VLSI CIRCUIT" IEEE PHOTONICS TECHNOLOGY LETTERS, IEEE INC. NEW YORK, US, vol. 3, no. 7, 1 July 1991 (1991-07-01), pages 673-675, XP000218334 ISSN: 1041-1135 cited in the application column 1, line 1 - line 42</p> <p>---</p> <p>MC MANUS M K ET AL: "INVITED-PICOSECOND IMAGING CIRCUIT ANALYSIS OF ULSI MICROPROCESSORS" 2002 IEEE MTT-S INTERNATIONAL MICROWAVE SYMPOSIUM DIGEST.(IMS 2002). SEATTLE, WA, JUNE 2 - 7, 2002, IEEE MTT-S INTERNATIONAL MICROWAVE SYMPOSIUM, NEW YORK, NY: IEEE, US, vol. 3 OF 3, 2 June 2002 (2002-06-02), pages 1505-1508, XP001113890 ISBN: 0-7803-7239-5 page 1; figure 2</p> <p>---</p> <p>EP 0 652 444 A (ADVANTEST CORP) 10 May 1995 (1995-05-10) claims 1-3; figure 8</p> <p>---</p> <p>---/---</p>	<p>1-7,15, 20-26,34 8-14, 16-19, 27-33, 35-38 5,6,24, 25</p> <p>8,9,17, 19,27, 28,36,38</p> <p>11,30</p> <p>13,32</p> <p>16,35</p> <p>1-3,5-7, 10,12, 14-16, 19-22, 24-26, 29,31, 33-35,38</p>

INTERNATIONAL SEARCH REPORT

 Internat. Application No
 PCT/US 03/02852

C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 5 640 539 A (GOISHI AKIRA ET AL) 17 June 1997 (1997-06-17) claims 1-9; figure 1 ----	1-3, 5, 6, 9, 10, 12, 14, 19-22, 24, 25, 28, 29, 31, 33, 38
A	US 6 107 107 A (BRUCE VICTORIA J ET AL) 22 August 2000 (2000-08-22) column 5, line 42 -column 6, line 13; figure 7 ----	1-4, 7-10, 12, 14, 15, 20-23, 26, 29, 31, 33, 34
Y	US 5 663 967 A (PRASAD SHARAD ET AL) 2 September 1997 (1997-09-02) claims 1, 2; figure 7 -----	18, 37

INTERNATIONAL SEARCH REPORT

Information on patent family members

International Application No

PCT/US 03/02852

Patent document cited in search report		Publication date	Patent family member(s)	Publication date
US 6184696	B1	06-02-2001	NONE	
US 5949900	A	07-09-1999	JP 2956755 B2 JP 9306958 A	04-10-1999 28-11-1997
US 4681449	A	21-07-1987	NONE	
EP 0652444	A	10-05-1995	JP 7128409 A JP 2901172 B2 JP 7151836 A EP 0652444 A1	19-05-1995 07-06-1999 16-06-1995 10-05-1995
US 5640539	A	17-06-1997	JP 7092240 A JP 7287055 A DE 4433733 A1 GB 2282895 A ,B SG 48773 A1	07-04-1995 31-10-1995 23-03-1995 19-04-1995 18-05-1998
US 6107107	A	22-08-2000	WO 9950680 A1	07-10-1999
US 5663967	A	02-09-1997	NONE	

フロントページの続き

(81)指定国 AP(GH,GM,KE,LS,MW,MZ,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM),EP(AT, BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HU,IE,IT,LU,MC,NL,PT,SE,SI,SK,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN, GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AT,AU,AZ,BA,BB,BG,BR,BY,BZ,CA,CH,CN,CO,CR,CU,CZ,DE,DK,DM,DZ,EC, EE,ES,FI,GB,GD,GE,GH,GM,HR,HU,ID,IL,IN,IS,JP,KE,KG,KP,KR,KZ,LC,LK,LR,LS,LT,LU,LV,MA,MD,MG,MK,MN,MW,M X,MZ,NO,NZ,OM,PH,PL,PT,RO,RU,SC,SD,SE,SG,SK,SL,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,YU,ZA,ZM,ZW

(72)発明者 イジック ゴールドバーガー

アメリカ合衆国 カリフォルニア州 9 6 5 5 6 モラガ サイプレスポイントウェイ 1 1 3

Fターム(参考) 2G011 AA01 AA17 AC06 AE03

2G132 AA01 AB01 AC03 AD01 AE04 AE14 AE16 AF01 AF06 AF12

AF13 AF14 AG01 AG08 AH07 AL04

4M106 AA01 AA02 BA01 BA02 BA05 BA11 CA01 DD03 DD05 DD15

DH12

【要約の続き】

報は、種々の目的のために用いられる。たとえば、製造プロセス・モニタリング、新しいプロセスの認定、およびモデル検定である。