

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2009年12月23日(23.12.2009)

PCT

(10) 国際公開番号
WO 2009/154015 A1

- (51) 国際特許分類:
H01L 29/84 (2006.01) H04R 19/00 (2006.01)
H02N 1/00 (2006.01)
- (21) 国際出願番号: PCT/JP2009/052547
- (22) 国際出願日: 2009年2月16日(16.02.2009)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2008-161180 2008年6月20日(20.06.2008) JP
- (71) 出願人 (米国を除く全ての指定国について): 株式会社日立製作所 (HITACHI, LTD.) [JP/JP]; 〒1008280 東京都千代田区丸の内一丁目6番6号 Tokyo (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 竹崎 泰一 (TAKEZAKI, Taiichi) [JP/JP]; 〒1858601 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所 中央研究所内 Tokyo (JP). 小林 孝 (KOBAYASHI, Takashi) [JP/JP]; 〒1858601 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所 中央研究所内 Tokyo (JP). 町田 俊

太郎 (MACHIDA, Shuntaro) [JP/JP]; 〒1858601 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所 中央研究所内 Tokyo (JP).


- (74) 代理人: 筒井 大和 (TSUTSUI, Yamato); 〒1020076 東京都千代田区五番町14番地 国際中正会館 6階 筒井国際特許事務所 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL,

[続葉有]

(54) Title: METHOD FOR INSPECTING SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置の検査方法

[図6]



(57) Abstract: An inspection voltage is determined by obtaining a lower limit number of times an upper electrode operates to be in a state where deterioration of a withstand voltage is not generated between a lower electrode and the upper electrode which configure an MEMS device, and a reference withstand voltage between the lower electrode and the upper electrode is determined. Then, the inspection voltage is applied, and the upper electrode is operated by the lower limit number of operation times of the upper electrode or more. Then, a withstand voltage between the lower electrode and the upper electrode is measured at the reference withstand voltage or lower, and whether a semiconductor device is a conforming product or a non-conforming product is judged by using the obtained withstand voltage.

(57) 要約: MEMSデバイスを構成する下部電極と上部電極との間で絶縁耐圧の低下が生じなくなる上部電極の下限の動作回数を求め、検査電圧を決定し、そして下部電極と上部電極との間の基準絶縁耐圧を決定した後、検査電圧を印加して上部電極の下限の動作回数以上、上部電極を動作させる。その後、基準絶縁耐圧以下で、下部電極と上部電極との間の絶縁耐圧を測定し、得られた絶縁耐圧を用いて半導体装置の良品／不良品の判定を行う。

NO, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, 添付公開書類:
CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, — 国際調査報告 (条約第 21 条(3))
TG).

明 細 書

半導体装置の検査方法

技術分野

[0001] 本発明は、微小機械構造体を有する半導体装置の検査方法に関し、特に、MEMS (Micro Electro Mechanical Systems) 技術を用いて製造されたデバイスを有する半導体装置の検査方法に適用して有効な技術に関するものである。

背景技術

[0002] 近年、半導体製造プロセスを利用したMEMS技術が、半導体製品または製造検査装置などに付加価値を与える基盤技術として注目されている。すでにMEMS技術を用いて製造されたデバイス(以下、単にMEMSデバイスと記す)は、様々な電子機器に搭載されており、例えば圧力センサ、加速度センサ、流量センサなどの各種センサや、プロジェクタに搭載されている光学素子の一種であるDMD (Digital Micro mirror Device) や、インクジェットプリンタのヘッド部にある微小ノズルなどに利用されている。

[0003] ところで、MEMSデバイスは電氣的な制御回路と機械的な駆動部とから構成されており、この特徴的な構成のため、MEMSデバイスの不良や故障の原因が、従来の半導体デバイスとは異なるメカニズムによる場合が多い。そのため、半導体デバイスの検査方法とは異なるMEMSデバイスの検査方法を確立することが、MEMSデバイスを搭載した半導体製品の信頼性を向上させる重要な課題の1つとなっている。

[0004] 特に、機械的な駆動特性を担う可動部や空洞部の製造工程における加工ばらつきは、MEMSデバイスの特性に大きく影響を与えるばかりでなく、MEMSデバイスの初期不良や摩耗故障の原因となっている。従って、製造工程の早い段階で、MEMSデバイスの不良品を選別して除去することが、MEMSデバイスを搭載した半導体製品の製品コストを低減し、信頼性を向上させる効果的な対策となると考えられる。また、出荷する際の良品／不良品の判定方法を確立することも、安価で信頼度の高いMEMSデバイスを搭載した半導体製品を得ることのできる有効な対策となる。

[0005] 例えば、特開2007-40896号公報(特許文献1)には、微小構造体において、予

め想定される使用条件などからMEMSデバイスに要求される特性を算出し、その特性を満たしているか否かに基づいて、良品／不良品を判定する方法が開示されている。

特許文献1:特開2007-40896号公報

発明の開示

発明が解決しようとする課題

[0006] 一般に、半導体製品を出荷する際には良品／不良品の判定が必要となる。半導体製品において選別すべき不良や故障には、主として以下の3つがある。(1)デバイスを製造した直後の初期不良、(2)デバイス寿命までの間に一定の確率で生じる偶発故障、(3)デバイス寿命の時期に頻繁にみられる経年劣化による摩耗故障である。半導体製品を出荷する前にその全数を検査することが理想的ではあるが、検査数が増加すると製品コストも増加するため、半導体製品の全数を検査することは難しい。そこで、現在は拭き取り検査を実施し、得られた結果を基に半導体製品の信頼度を保証している。

[0007] MEMSデバイスを搭載した半導体装置の検査方法としては、前述の特許文献1に記載された初期故障に対する良品／不良品の判定方法が実施されている。しかしながら、偶発故障や経年劣化による摩耗故障に対する有効な良品／不良品の判定方法は、未だ技術的なメカニズムの解明を含めて確立されていない。例えば偶発故障や経年劣化による摩耗故障に対して、保証されるべき時間までMEMSデバイスを実際に機械的に駆動させて、良品／不良品の判定を行うことは可能ではある。しかし、この判定方法は膨大な検査時間を要するため、検査時間の増加に伴う製造コストの増加を招いてしまう。また、製造コストを下げるために検査数を少なくすると、MEMSデバイスを搭載する半導体装置の信頼度を保証することができなくなってしまう。

[0008] 本発明の目的は、MEMSデバイスを搭載する半導体装置の信頼度を向上させることのできる技術を提供することにある。

[0009] 本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

課題を解決するための手段

[0010] 本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。

[0011] この実施の形態は、MEMSデバイスを搭載する超音波トランスデューサの検査方法である。まず、MEMSデバイスを構成する下部電極と上部電極との間で絶縁耐圧の低下が生じなくなる上部電極の下限の動作回数を求め、検査電圧を決定し、そして下部電極と上部電極との間の基準絶縁耐圧を決定する。次に、検査電圧を印加して上部電極の下限の動作回数以上、上部電極を動作させる。次に、基準絶縁耐圧以下で、下部電極と上部電極との間の絶縁耐圧を測定し、得られた絶縁耐圧を用いて半導体装置の良品／不良品の判定を行う。

発明の効果

[0012] 本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。

[0013] MEMSデバイスを搭載する半導体装置の信頼度を向上させることができる。

図面の簡単な説明

[0014] [図1]本発明の一実施の形態による超音波トランスデューサを構成する半導体チップの全体平面図である。

[図2]図1の一部を拡大して示す要部平面図である。

[図3]本発明の一実施の形態による超音波トランスデューサに搭載されたMEMSデバイスの要部断面図である。

[図4]本発明の一実施の形態による超音波トランスデューサの容量－電圧特性を示すグラフ図である。

[図5]本発明の一実施の形態による超音波トランスデューサに搭載されたMEMSデバイスを構成する下部電極と上部電極との間の絶縁膜の絶縁耐圧を説明するグラフ図である。(a)は電圧が印加される前の下部電極と上部電極との間の電流－電圧の測定結果を示すグラフ図、(b)は電圧が印加された後の下部電極と上部電極との間の電流－電圧の測定結果を示すグラフ図である。

[図6]本発明の一実施の形態による超音波トランスデューサの検査方法のフローチャート図である。

[図7]本発明の一実施の形態による容量－電圧カーブのシフト量と交流電圧 (V_{p-p}) との関係を示すグラフ図である。

[図8]本発明の一実施の形態による不良率と絶縁耐圧との関係を示すグラフ図である。

[図9]本発明の一実施の形態による基準絶縁耐圧とメンブレンの振動回数との関係を示すグラフ図である。

[図10]本発明の一実施の形態による絶縁耐圧とメンブレンの振動回数との関係を示すグラフ図である。

符号の説明

- [0015]
- 1 半導体チップ
 - 2 センサ素子アレイ領域
 - 3, 4 ボンディングパッド
 - 5 下部電極配線
 - 5a 下部電極
 - 6 上部電極配線
 - 6a 上部電極
 - 7 MEMSデバイス
 - 8 半導体基板
 - 9 第1絶縁膜
 - 10 第2絶縁膜
 - 11 空洞部
 - 12 第3絶縁膜
 - 13 第4絶縁膜
 - 14 第5絶縁膜

発明を実施するための最良の形態

- [0016] 以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等

の関係にある。

[0017] また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

[0018] また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。

[0019] 本発明の実施の形態によるMEMSデバイスを搭載する半導体装置の検査方法について以下に説明する。本発明の実施の形態では、本発明者らによってなされた発明を、その背景となった利用分野であるMEMSデバイスを搭載する超音波トランスデューサの検査方法に適用した場合について説明する。

[0020] まず、本発明の実施の形態によるMEMSデバイスを搭載する超音波トランスデューサの構造について図1～図3を用いて説明する。図1は本発明の実施の形態による超音波トランスデューサを構成する半導体チップの全体平面図、図2は前記図1の一部を拡大して示す要部平面図、図3は本発明の実施の形態による超音波トランスデューサに搭載されたセンサ素子(MEMSデバイス)の要部断面図である。

[0021] 図1に示すように、半導体チップ1には、センサ素子アレイ領域2と、複数のボンディングパッド3、4とが配置されている。また、センサ素子アレイ領域2には、複数の下部電極配線と、これに直交する複数の上部電極配線とが配置されている。

[0022] 図2に示すように、複数の下部電極配線5はそれぞれ半導体チップ1の第1方向(長辺方向、図1および図2中のY方向)に沿って形成されており、半導体チップ1の第

1方向と直交する第2方向(短辺方向、図1および図2中のX方向)に、例えば16チャンネル(channel)並んで配置されている。複数の下部電極配線5はそれぞれボンディングパッド3と電氣的に接続されている。ボンディングパッド3は、センサ素子アレイ領域2の外周部の半導体チップ1の第2方向に沿って複数並んで配置されている。

[0023] 複数の上部電極配線6はそれぞれ半導体チップ1の第2方向に沿って形成されており、半導体チップ1の第1方向に、例えば192チャンネル並んで配置されている。複数の上部電極配線6はそれぞれボンディングパッド4と電氣的に接続されている。ボンディングパッド4は、センサ素子アレイ領域2の外周部の半導体チップ1の第1方向に沿って複数並んで配置されている。

[0024] MEMSデバイス7は、例えば静電型可変容量素子であり、下部電極配線5と上部電極配線6との交点に配置されている。すなわち、複数のMEMSデバイス7がセンサ素子アレイ領域2内にアレイ状に規則的に並んで配置されている。MEMSデバイス7の形状は六角形であり、センサ素子アレイ領域2内の下部電極配線5と上部電極配線6との交点には、例えば12個のMEMSデバイス7がハニカム状に配置されている。

[0025] 図3に示すように、MEMSデバイス7は、半導体基板8の主面上に第1絶縁膜9を介して下部電極5aと上部電極6aとが対向し、下部電極5aと上部電極6aとの間に第2絶縁膜10、空洞部11および第3絶縁膜12が介在した構造となる。すなわち、MEMSデバイス7は、下部電極5aと、下部電極5a上に、上面から見て下部電極5aと重なるように形成された空洞部11と、空洞部11上に、上面から見て空洞部11と重なるように形成された上部電極6aと、下部電極5aと空洞部11の間および空洞部11と上部電極6aとの間にそれぞれ形成された絶縁膜(第2絶縁膜10および第3絶縁膜12)とから構成される。

[0026] 下部電極5aは前述の下部電極配線5の一部により形成されており、下部電極配線5のうち、上部電極配線6と平面的に重なる部分、すなわち上部電極配線6の下方に位置する部分となる。下部電極5aを覆うように第2絶縁膜10が形成されている。さらに、第2絶縁膜10上には、空洞部11を介して第3絶縁膜12が形成されている。

[0027] 上部電極6aは前述の上部電極配線6の一部により形成されており、上部電極配線

6のうち、下部電極配線5と平面的に重なる部分、すなわち下部電極配線5の上方に位置する部分となる。上部電極6aの平面形状は六角形である。

[0028] 第2絶縁膜10は下部電極5aと空洞部11との間に配置され、下部電極5aと上部電極6aとの間の絶縁耐性を確保する役目を有している。また、第3絶縁膜12は空洞部11と上部電極6aとの間に配置され、第2絶縁膜10とともに、下部電極5aと上部電極6aとの間の絶縁耐性を確保する役目を有している。上部電極6aを覆うように第4絶縁膜13および第5絶縁膜14が順次形成されている。なお、本実施の形態では、下部電極5aと空洞部11との間に第2絶縁膜10を設け、さらに空洞部11と上部電極6aとの間に第3絶縁膜12を設けたが、どちらか一方のみを設けてもよい。

[0029] 次に、本発明の実施の形態によるMEMSデバイスを搭載する超音波トランスデューサの動作について図4および図5を用いて説明する。図4は本発明の実施の形態による超音波トランスデューサの容量－電圧特性を示すグラフ図、図5は本発明の実施の形態による超音波トランスデューサに搭載されたMEMSデバイスを構成する下部電極と上部電極との間の絶縁膜の絶縁耐圧を説明するグラフ図である。

[0030] 超音波トランスデューサに搭載されたMEMSデバイス7においては、第3絶縁膜12と上部電極6aとがメンブレンを構成し、このメンブレンが振動する。下部電極5aと上部電極6aとの間に直流電圧および交流電圧を重畳印加すると、下部電極5aと上部電極6aとの間に静電気力が働き、空洞部11上のメンブレンが、印加した交流電圧の周波数で半導体基板8と交差する方向に振動し、超音波を発信(送信)することができる。

[0031] 逆に、超音波を受信する場合は、センサ素子アレイ領域2の表面に到達した超音波の圧力により、各MEMSデバイス7の空洞部11上のメンブレンが振動する。この振動により、下部電極5aと上部電極6aとの間の距離(間隔)が変化するので、下部電極5aと上部電極6aとの間の電気容量の変化として超音波を検出することができる。すなわち、下部電極5aと上部電極6aとの間の距離(間隔)が変化することにより、下部電極5aと上部電極6aとの間の電気容量が変わり、交流電流が流れる。この電流を検知することにより超音波を検出することができる。

[0032] 超音波トランスデューサにおいては、超音波の送受信感度が大きいことが望ましい

。超音波の送受信感度を大きくするには、送信の面から見ると、メンブレンの振動を大きくして高い送信音圧を得ることが必要となる。メンブレンは下部電極5aと上部電極6aとの間に印加した電圧により振動するので、印加電圧を大きくすると送信音圧が高くなる。つまり、送信音圧を高くするためには、例えばメンブレンの形状が直径60 μm の円に内接する六角形で、第2絶縁膜10および第3絶縁膜12の厚さがそれぞれ200nm、空洞部11の厚さが100nmの場合、下部電極5aと上部電極6aとの間に100V以上の高い電圧を印加することが必要となる。

[0033] しかし、下部電極5aと上部電極6aとの間に電圧を印加した場合の空洞部11を挟む第2絶縁膜10と第3絶縁膜12との距離(間隔)が、下部電極5aと上部電極6aとの間に電圧を印加していない場合の空洞部11を挟む第2絶縁膜10と第3絶縁膜12との距離(間隔)の2/3程度になると、第2絶縁膜10と第3絶縁膜12とが接触して、メンブレンが動作することになる。このような第2絶縁膜10と第3絶縁膜12との接触は、以下に述べる2つの問題を引き起こす。

[0034] 一つ目の問題は、メンブレンが第2絶縁膜10に接触すると送受信感度が低下することである。電圧が印加された状態でメンブレンが第2絶縁膜10に接触すると、下部電極5aと上部電極6aとの間に高電界が印加され、第2絶縁膜10または第3絶縁膜12に電流が流れて、電荷が第2絶縁膜10または第3絶縁膜12のトラップに捕獲される。その結果、下部電極5aと上部電極6aとの間の電気力線が第2絶縁膜10または第3絶縁膜12のトラップに捕獲された電荷に終端されて、下部電極5aと上部電極6aとの間の実効的な電界が小さくなる。

[0035] 図4は、電荷蓄積が生じていない場合の容量－電圧カーブ(A)の測定結果および電荷蓄積が生じている場合の容量－電圧カーブ(B)の測定結果を示すグラフ図である。第2絶縁膜10または第3絶縁膜12に電荷が蓄積されている場合の容量－電圧カーブ(B)は、第2絶縁膜10または第3絶縁膜12に電荷が蓄積されていない場合(電圧が印加される前)の容量－電圧カーブ(A)と比べて全体的に高電圧側(図4に示すグラフ図の右側)にシフトしている。このことは、前述したように、下部電極5aと上部電極6aとの間に印加される電圧が実効的に小さくなっていることを意味している。また、容量－電圧カーブがシフトすることは、例えば図中の動作点Cでの送受信感度

(容量－電圧カーブの傾きに相当)が低下することに相当し、メンブレンを第2絶縁膜10に接触させて、MEMSデバイス7を繰り返し動作させると、時間が経つにつれて送受信感度が低下することを意味している。

[0036] 二つ目の問題は、電圧が印加された状態で第2絶縁膜10と第3絶縁膜12とが接触すると第2絶縁膜10または第3絶縁膜12の絶縁耐圧が低下して、絶縁破壊に至ることである。

[0037] 図5(a)は電圧が印加される前の下部電極5aと上部電極6aとの間の電流－電圧の測定結果を示すグラフ図、図5(b)はメンブレンが第2絶縁膜10と接触する動作条件で繰り返し動作させた後の下部電極5aと上部電極6aとの間の電流－電圧の測定結果を示すグラフ図である。例えば下部電極5aと上部電極6aとの間に100nA (1×10^{-7} A)の電流が流れた時を絶縁破壊と定義すると、メンブレンが第2絶縁膜10と接触する動作条件で繰り返し動作させた後は、明らかに絶縁耐圧が低下している。この絶縁耐圧の低下は、第2絶縁膜10または第3絶縁膜12への電荷の注入による絶縁耐性の劣化と、メンブレンと第2絶縁膜10との接触による機械的衝撃による絶縁耐性の劣化が原因であると考えられる。

[0038] 前述した2つの問題を回避するためには、メンブレンを第2絶縁膜10に接触させずに動作させることが望ましい。しかし、超音波トランスデューサにおいては、前述したように高い送受信感度を得ることも必要である。従って、超音波トランスデューサの実動作電圧としては、メンブレンが第2絶縁膜10に接触しない電圧で、かつ第2絶縁膜10または第3絶縁膜12の絶縁耐性が劣化しない、できるだけ大きな電圧を選ぶことになる。

[0039] 超音波トランスデューサの検査においても、メンブレンと第2絶縁膜10との接触、および第2絶縁膜10または第3絶縁膜12の耐圧劣化を考慮して、検査電圧を選ぶ必要がある。超音波トランスデューサでは、MEMSデバイス7の空洞部11の高さにばらつきを含んでいる。そのため、超音波トランスデューサの検査には、検査電圧に実動作電圧を用いて、メンブレンが第2絶縁膜10に接触するか否かを確かめる検査が必要である。前述したように、メンブレンが第2絶縁膜10に接触した場合、第2絶縁膜10または第3絶縁膜12に電荷が蓄積されるので、容量－電圧カーブを測定し、容量

一電圧カーブのシフトの有無により上記接触の有無を確認することができる。しかしながら、超音波トランスデューサでは、微小容量の容量変化を1つ1つのMEMSデバイス7で測ることは困難である。そこで、本発明の背景となった超音波トランスデューサの検査方法では、メンブレンと第2絶縁膜10との接触の有無により、第2絶縁膜10または第3絶縁膜12の絶縁耐圧が大きく変わることを利用して、超音波トランスデューサの良品／不良品を判断する。

[0040] 次に、本発明の実施の形態によるMEMSデバイスを搭載する超音波トランスデューサの検査方法について図6～図10を用いて説明する。図6は本発明の実施の形態による超音波トランスデューサの検査方法のフローチャート図、図7は本発明の実施の形態による容量－電圧カーブのシフト量と交流電圧(V_{p-p})との関係を示すグラフ図、図8は本発明の実施の形態による不良率と絶縁耐圧との関係を示すグラフ図、図9は本発明の実施の形態による基準絶縁耐圧とメンブレンの振動回数との関係を示すグラフ図、図10は本発明の実施の形態による絶縁耐圧とメンブレンの振動回数との関係を示すグラフ図である。

[0041] まず、メンブレンと第2絶縁膜10とが接触しない検査電圧(交流電圧および直流電圧)を決定する。前述の図4の容量－電圧カーブを測定し、そのシフト量から検査電圧を決定する。図7は、容量－電圧カーブのシフト量と交流電圧(V_{p-p})との関係の一例を示すグラフ図であり、交流電圧を0～96V(V_{p-p})としてメンブレンを 10^{10} 回振動させた時の測定結果である。直流電圧は、例えばメンブレンが第2絶縁膜10に接触する電圧(コラプス電圧)の8割を中心値とする7割～9割が適切な範囲であると考えられ(他の条件によってはこの範囲に限定されないことはもちろんである)、例えば90Vとしている。図7から、約70V(V_{p-p})以上の交流電圧で容量－電圧カーブのシフトが起きており、この電圧がメンブレンと第2絶縁膜10とが接触する電圧であることがわかる。この結果から、検査電圧を、隣接するMEMSデバイス7間のコラプス電圧のばらつき等を考慮して、メンブレンと第2絶縁膜10とが接触する電圧である、約70(V_{p-p})よりも低い電圧、例えば60Vと決定することができる。

[0042] 次に、判定基準となる基準絶縁耐圧を求める。まず、例えば前述の図5に示した超音波トランスデューサに搭載されたMEMSデバイス7を構成する下部電極5aと上部

電極6aとの間の絶縁膜(例えば第2絶縁膜10および第3絶縁膜12)の電流と電圧との関係から、絶縁破壊が生じる絶縁耐圧を求める。続いて、得られた複数の測定結果を統計的に処理することにより、基準絶縁耐圧を求める。例えば図8に示すように、ワイブルプロットにより不良率と絶縁耐圧との関係をグラフ化し、ワイブルプロットを外挿して、検査において良品と定義する不良率、例えば0.1%の不良率における絶縁耐圧Aを求め、これを基準絶縁耐圧とする。

[0043] 次に、メンブレンの振動回数を決定する。図9は、基準絶縁耐圧とメンブレンの振動回数との関係の一例を示したグラフ図である。メンブレンの振動回数が 10^{10} 回までは、振動回数の増加とともに絶縁耐圧が劣化することがわかる。しかし、メンブレンの振動回数が 10^{10} 回以上では、絶縁耐圧の劣化がほとんど認められない。メンブレンの振動回数が 10^{10} 回以上において絶縁耐圧が劣化しなくなる理由としては、次のように推測することができる。すなわち、メンブレンが接触する条件でメンブレンが振動している場合は、電荷が第2絶縁膜10または第3絶縁膜12のトラップに捕獲される。その結果、下部電極5aと上部電極6aとの間の電気力線が第2絶縁膜10または第3絶縁膜12の電荷に終端されて、下部電極5aと上部電極6aとの間の実効的な電界が小さくなる。そのため、メンブレンは、繰り返し振動している間に第2絶縁膜10と接触しなくなる。言い換えると、前述の図4において、容量－電圧カーブが高電圧側にシフトし、動作点Cでの容量が小さくなり、下部電極5aと上部電極6aとの間の距離(間隔)が広がってメンブレンが第2絶縁膜10と接触しなくなる。

[0044] 次に、このようにして得られた検査電圧(交流電圧および直流電圧)、基準絶縁耐圧およびメンブレン振動回数をまとめた結果から、交流電圧および直流電圧を超音波トランスデューサに重畳印加して、メンブレンに絶縁耐圧の低下が生じなくなる下限のメンブレン振動回数を求め、さらに、検査電圧(交流電圧および直流電圧)および基準絶縁耐圧を決定する。

[0045] 図10に、検査電圧(交流電圧および直流電圧)、基準絶縁耐圧およびメンブレン振動回数をまとめた結果の一例を示す。図10に示した結果から、例えばメンブレンに絶縁耐圧の低下が生じなくなる下限の回数を 10^{10} 回と決定することができ、さらに、例えば検査電圧(実動作電圧)を120V(直流電圧90V＋交流電圧 $60 \times 1/2$ V)お

よび基準絶縁耐圧を180Vと決定することができる。

[0046] 次に、複数の超音波トランスデューサがその主面上に形成された半導体ウエハを準備する。そして、前述した方法により決定された検査電圧を、半導体ウエハの主面上に形成された全てまたは一部の超音波トランスデューサに重畳印加して、MEMSデバイス7を所定回数(例えば 10^{10} 回)駆動させる(図6の工程P1)。

[0047] 次に、全てまたは一部の超音波トランスデューサに対して、検査電圧(実動作電圧)以上(例えば120V以上)、基準絶縁耐圧以下(例えば180V以下)の所定の電圧まで直流電圧をスweepして、その際の電流値をモニタする。または、全てまたは一部の超音波トランスデューサに対して、検査電圧(実動作電圧)以上(例えば120V以上)、基準絶縁耐圧以下(例えば180V以下)の電圧範囲で直流電圧を所定時間印加して、絶縁破壊の有無をチェックする(図6の工程P2)。この様な絶縁特性の測定において、全てまたは一部の超音波トランスデューサに絶縁破壊が生ずるか否か(例えばMEMSデバイス7の第2絶縁膜10または第3絶縁膜12に絶縁破壊が生ずるか否か)の判定を行う(図6の工程P3)。その結果、絶縁破壊が生じなかった超音波トランスデューサは良品と判定され(図6の工程P4)、絶縁破壊が生じた超音波トランスデューサは不良品と判定される(図6の工程P5)。不良品と判定された超音波トランスデューサが形成されている半導体チップには、例えば不良のマーキングが打たれる。

[0048] その後、半導体ウエハをダイシングして、半導体ウエハを半導体チップに個片化する。半導体ウエハのダイシングは、例えばダイヤモンド・ソーと呼ばれるダイヤモンド微粒を貼り付けた極薄の円形刃を用いて、半導体ウエハをスクライブラインに沿って縦、横にカットする。次に、前述した検査工程において良品と判定された半導体チップを、例えばモールド樹脂により保護し、そして製品規格に沿って半導体チップを選別する検査工程などの複数の工程を経て、製品が完成する。

[0049] このように、本実施の形態によれば、半導体ウエハの主面上に形成された状態で、全部または一部の超音波トランスデューサの偶発故障や経年劣化による摩耗故障に起因する良品／不良品を短時間で判定することができる。これにより、超音波トランスデューサを製品実装する前の早い段階で、不良品を選別して除去することができる。

ので、超音波トランスデューサの信頼度を向上させることができる。さらに、超音波トランスデューサの製品コストを低減することができる。

[0050] また、本実施の形態では、半導体ウエハの主面上に形成された状態で、全部または一部の超音波トランスデューサの良品／不良品の判定を行ったが、超音波トランスデューサを出荷する際の製品の良品／不良品の判定に本願発明である検査方法を適用することもできる。これにより、製品の全数検査を短時間で行うことができるので、安価で信頼度の高い製品を提供することができる。

[0051] 以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

[0052] 例えば前記実施の形態では、本願発明をメムブレン構造の静電容量型MEMSデバイスを搭載する超音波トランスデューサの検査方法に適用したが、これに限定されるものではなく、例えば片持ち梁構造の静電容量型MEMSデバイスを搭載する超音波トランスデューサの検査方法に適用することもできる。また、その対象も超音波トランスデューサに限定されるものではなく、他用途向けのMEMSデバイスを搭載した半導体装置の検査方法に適用することができる。

産業上の利用可能性

[0053] 本発明は、MEMSデバイスを搭載する半導体装置の検査方法に適用することができる。また、MEMSデバイスを搭載する半導体装置を検査する検査装置の検査シーケンスとしても利用することができる。


請求の範囲

- [1] 下部電極と、
前記下部電極上に、上面から見て前記下部電極と重なるように形成された空洞部と、
、
前記空洞部上に、上面から見て前記空洞部と重なるように形成された上部電極と、
前記下部電極と前記空洞部との間および前記空洞部と前記上部電極との間にそれぞれ形成された絶縁膜とを有し、
前記下部電極と前記上部電極との間に電位差を与えることで、機械的に前記上部電極が動作するデバイスを有する半導体装置の検査方法であって、
(a)前記下部電極と前記上部電極との間に絶縁耐圧の低下が生じなくなる前記上部電極の下限の動作回数を求める工程と、
(b)検査電圧を決定する工程と、
(c)前記下部電極と前記上部電極との間の基準絶縁耐圧を決定する工程と、
(d)前記(b)工程で決定した前記検査電圧を印加して、前記(a)工程で求めた前記上部電極の下限の動作回数以上、前記上部電極を動作させる工程と、
(e)前記(d)工程の後、前記下部電極と前記上部電極との間の絶縁耐圧を測定する工程と、
(f)前記(e)工程で得られた前記下部電極と前記上部電極との間の絶縁耐圧を用いて前記半導体装置の良否判断を行う工程と、
を有することを特徴とする半導体装置の検査方法。
- [2] 請求項1記載の半導体装置の検査方法において、前記下部電極と前記上部電極との間に静電容量を有することを特徴とする半導体装置の検査方法。
- [3] 請求項1記載の半導体装置の検査方法において、前記検査電圧は、交流電圧と直流電圧とを含むことを特徴とする半導体装置の検査方法。
- [4] 請求項3記載の半導体装置の検査方法において、前記交流電圧は、前記デバイスの容量－電圧カーブを測定し、前記容量－電圧カーブのシフト量から決定されることを特徴とする半導体装置の検査方法。
- [5] 請求項3記載の半導体装置の検査方法において、前記交流電圧は、前記下部電

極と前記上部電極とが前記絶縁膜を介して接触するときに、前記下部電極と前記上部電極との間に印加される交流電圧よりも小さいことを特徴とする半導体装置の検査方法。


- [6] 請求項3記載の半導体装置の検査方法において、前記直流電圧は、前記下部電極と前記前記上部電極とが前記絶縁膜を介して接触するときに、前記下部電極と前記上部電極との間に印加される直流電圧の7割～9割であることを特徴とする半導体装置の検査方法。
- [7] 請求項1記載の半導体装置の検査方法において、前記基準絶縁耐圧は、前記下部電極と前記上部電極との間に直流電圧を印加して、前記下部電極と前記上部電極との間の電流を測定することにより決定されることを特徴とする半導体装置の検査方法。
- [8] 請求項1記載の半導体装置の検査方法において、前記(e)工程では、前記検査電圧以上、前記基準絶縁耐圧以下の所定の電圧まで前記検査電圧をスイープさせて得られる電流値から、前記下部電極と前記上部電極との間の絶縁耐圧を測定することを特徴とする半導体装置の検査方法。
- [9] 請求項1記載の半導体装置の検査方法において、前記(e)工程では、前記検査電圧以上、前記基準絶縁耐圧以下の電圧範囲で前記検査電圧を所定時間印加した後、前記下部電極と前記上部電極との間の絶縁破壊の有無をチェックすることにより、前記下部電極と前記上部電極との間の絶縁耐圧を測定することを特徴とする半導体装置の検査方法。
- [10] 請求項1記載の半導体装置の検査方法において、前記上部電極の平面形状は六角形であることを特徴とする半導体装置の検査方法。
- [11] 請求項1記載の半導体装置の検査方法において、前記デバイスの構造がメンブレン型であることを特徴とする半導体装置の検査方法。
- [12] 請求項1記載の半導体装置の検査方法において、前記デバイスの構造が片持ち梁型であることを特徴とする半導体装置の検査方法。
- [13] 請求項1記載の半導体装置の検査方法において、前記デバイスは、MEMS技術を用いて製造されていることを特徴とする半導体装置の検査方法。

[図1]




[図2]

図 2




[図3]

図 3



[図4]


図 4




[図5]

図 5

(a)




(b)




[図6]

図 6




[図7]

図 7




[図8]

図 8




[図9]

図 9



[図10]

図 10



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2009/052547

A. CLASSIFICATION OF SUBJECT MATTER

H01L29/84(2006.01) i, H02N1/00(2006.01) i, H04R19/00(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L29/84, H02N1/00, H04R19/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2009
Kokai Jitsuyo Shinan Koho	1971-2009	Toroku Jitsuyo Shinan Koho	1994-2009

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2008-098697 A (Hitachi, Ltd.), 24 April, 2008 (24.04.08), Par. Nos. [0029] to [0123]; Figs. 1 to 35 & US 2008/0259733 A1 & EP 1908529 A2	1-13
A	JP 2008-085246 A (Hitachi, Ltd.), 10 April, 2008 (10.04.08), Par. Nos. [0023] to [0196]; Figs. 1 to 38 & US 2008/0079099 A1 & US 2008/0274576 A1	1-13
A	JP 2007-181190 A (Matsushita Electric Industrial Co., Ltd.), 12 July, 2007 (12.07.07), Par. Nos. [0027] to [0099]; Figs. 1 to 9 & US 2007/0128758 A1	1-13



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
28 April, 2009 (28.04.09)

Date of mailing of the international search report
19 May, 2009 (19.05.09)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2009/052547

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2008-029062 A (Casio Computer Co., Ltd.), 07 February, 2008 (07.02.08), Par. Nos. [0022] to [0061]; Figs. 1 to 19 (Family: none)	1-13

A. 発明の属する分野の分類（国際特許分類（I P C）） Int.Cl. H01L29/84(2006.01)i, H02N1/00(2006.01)i, H04R19/00(2006.01)i			
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（I P C）） Int.Cl. H01L29/84, H02N1/00, H04R19/00			
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2009年 日本国実用新案登録公報 1996-2009年 日本国登録実用新案公報 1994-2009年			
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）			
C. 関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号	
A	J P 2008-098697 A (株式会社日立製作所) 2008.04.24, 段落【0029】乃至【0123】, 図1乃至図35 & U S 2008/0259733 A1 & E P 1908529 A2	1-13	
A	J P 2008-085246 A (株式会社日立製作所) 2008.04.10, 段落【0023】乃至【0196】, 図1乃至図38	1-13	
☒ C欄の続きにも文献が列挙されている。 ☐ パテントファミリーに関する別紙を参照。			
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献			
国際調査を完了した日 28.04.2009		国際調査報告の発送日 19.05.2009	
国際調査機関の名称及びあて先 日本国特許庁（I S A / J P） 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		特許庁審査官（権限のある職員） ▲高▼橋 英樹 電話番号 03-3581-1101 内線 3498	4 L 3753

C (続き) . 関連すると認められる文献		
引用文献の カテゴリ*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	& US 2008/0079099 A1 & US 2008/0274576 A1 JP 2007-181190 A (松下電器産業株式会社) 2007.07.12, 段落【0027】乃至【0099】, 図1乃至図9 & US 2007/0128758 A1	1-13
	JP 2008-029062 A (カシオ計算機株式会社) 2008.02.07, 段落【0022】乃至【0061】, 図1乃至図19 (ファミリーなし)	1-13