

ROMANIA OFICIUL DE STAT PENTRU INVENȚII ȘI MĂRCI	BREVET DE INVENȚIE ⁽¹⁹⁾ RO ⁽¹¹⁾ 103585 (12) DESCRIEREA INVENȚIEI	
(21) Cerere de brevet nr.: 137288 (22) Data înregistrării : 30.12.88 (61) Complementară la invenția brevet nr. : (45) Data publicării : 02.06.93	(51) Int. Cl. ⁴ : H 02 H 3/26	
(86) Cerere internațională(PCT) nr.: data: (87) Publicarea cererii internaționale nr.: data: (89)	(30) Prioritate : (32) Data : (33) Țara : (31) Certificat nr.	
(71) Solicitant; (73) Titular: Institutul de Studii și Proiectări Energetice, Filiala Timișoara, județul Timiș (72) Inventator: ing.Rusu Constantin Mihai, Timișoara, județul Timiș		

(54) **Aparat pentru detectarea automată a pendulațiilor și deconectare, în caz de nesincronism**

(57) **Rezumat**

Invenția se referă la un aparat pentru detectarea automată a pendulațiilor și deconectarea, în caz de nesincronism, format dintr-un bloc de prelucrare semnale analogice, preluate printr-un racord din sistemul de supravegheat, conectat cu un bloc de prelucrare semnale logice, prevăzut cu panou de control și afișare și care comandă un circuit de declanșare protecție, prelucrarea semnalelor ana-

logice făcându-se cu două detectoare de vîrf și o serie de comparatoare și porți de transmitere a semnalului de la un bistabil și două monostabile, iar prelucrarea semnalelor logice se realizează cu două numărătoare decodoare și o serie de porți ce permit trecerea condiționată a semnalelor de la trei bistabile.

(19)RO⁽¹¹⁾103585

Invenția se referă la un aparat care determină automat pendulațiile apărute în sistemele energetice, deconectând, în situația apariției pendulațiilor, regiuni capabile de a funcționa stabil sau linii de interconexiuni, afectate de acest fenomen.

În scopul depistării pendulațiilor în sistem, se cunosc instalații fie compuse din relee direcționale de putere, relee de curent maxim și relee de frecvență, fie cu relee de de buclaj și convertizoare analog numerice/1/, fie compuse din trei dispozitive ce pun în evidență mersul asicron și sensul alunecării.

Instalațiile și dispozitivele utilizate prezintă, în principal dezavantaje:

- toate instalațiile și dispozitivele au gabarite mari și fiabilitate mai scăzută datorită mării lor complexități;
- instalațiile au preț de cost ridicat.

Scopul invenției este creșterea fiabilității în depistarea defecțiunilor de pendulație în exploatarea sistemului energetic și protejarea prin deconectare.

Problema pe care o rezolvă invenția este realizarea unui aparat pentru detectarea automată a pendulațiilor, separarea față de alte tipuri de defecte ca scurtcircuite, variații lente de tensiune și deconectarea, în caz de nesincronism.

Aparatul pentru detectarea automată a pendulațiilor și deconectare în caz de nesincronism, conform invenției, elimină dezavantajele soluțiilor cunoscute, prezentate, prin aceea că este format dintr-un bloc de prelucrare semnale analogice, prelevate, printr-un racord din sistemul de supravegheat, conectat cu un bloc de prelucrare semnale logice, prevăzut cu panou de control și afișare și care comandă un circuit de declanșare protecție, prelucrarea semnalelor analogice făcându-se cu două detectoare de vîrf și o serie de comparatoare și porți de transmitere a semnalului de la un bistabil și două monostabile, iar prelucrarea semnalelor logice se realizează cu două numărătoare decodare și o serie de porți ce permit trecerea condiționată a semnalelor de la trei bistabile.

Se dă, în continuare, un exemplu de realizare a invenției, în legătură cu fig.1...
...4, care reprezintă:

- fig.1, schema bloc a aparatului;
- 5 - fig.2, schemă logică de realizare a blocului de prelucrare semnale analogice;
- fig.3, schemă de principiu a blocului de prelucrare semnale logice;
- 10 - fig.4, organigrama de funcționare a aparatului.

Conform invenției, aparatul pentru detectarea automată a pendulațiilor și deconectare, în caz de nesincronism, este realizat (fig.1) dintr-un bloc prelucrare semnale analogice **BPSA** printr-un racord **R** din sistemul supravegheat, conectat cu un bloc prelucrare semnale logice **BPSL**, prevăzut cu un panou control și afișare **PCA** și care comandă un circuit declanșare protecție **CDP**.

Aceste blocuri sînt alimentate de o sursă **SA**.

Blocul de prelucrare a semnalelor analogice **BPSA** este realizat conform unei scheme logice prezentate în fig. 2 cu circuite integrate și este conectat la sistemul supravegheat prin racordul **R**, format dintr-un transformator **TR₁**, urmat de un redresor în punte **PR** cu stabilizator **T₁**, asigurându-se calitatea semnalului primit.

Acest bloc este format din două detectoare de vîrf, **DV₁**, **DV₂**, la care se aplică la o intrare tensiunea redresată de la racord **Vr_m**, la altă intrare tensiunea **LD₁**, respectiv **LD₂** de la ieșirea **Q̄** respectiv **Q** a unui bistabil **B₁** comandat de tensiunea **V₁** din colectorul tranzistorului **T₁**, iar la a treia intrare semnalul **RST₁** respectiv **RST₂** de la ieșirea unor porți **SI P₁**, respectiv **P₂**.

Aceste porți au o ieșire comună la care se aplică **V₁**, la a doua intrare aplicându-se tensiunea bistabilului **B₁** de la ieșirea **Q** respectiv **Q̄**. Detectoarele de vîrf **DV₁** respectiv **DV₂** sînt conectate în continuare cu comparatoare **CC₁**, **CC₂**, **CC₃**, **CC₄** la care se aplică semnalele de la ieșire **Vv1** respectiv **Vv2**. Ieșirile comparatoarelor **CC₁**, **CC₂**, **CC₃**, **CC₄** constituie cîte o intrare a unor porți **SI** respectiv **P₃**, **P₄**, **P₅**, **P₆** cărora li se aplică pe a doua intrare semnalul de la

ieșirea Q a bistabilului B_1 la P_3P_5 și de la Q la P_4P_6 .

Alte două comparatoare CC_5, CC_6 ale tensiunii comune de referință V ref de la sursa de referință SR de pe un potențiomtru R_p cu semnalele V_{v_1} , respectiv V_{v_2} sînt conectate prin inversoare la o poartă $\overline{SI}$, P_7 și direct la o poartă $\overline{SI}$ P_8 . Porțile P_1 și P_4 respectiv P_2 și P_3 sînt conectate la intrările unor porți SAU P_9 , respectiv P_{10} care, la rîndul lor, sînt conectate la o intrare a unor porți SI P_{11} respectiv P_{12} la un bistabil B_2 ca și prin inversoare I_1, I_2 la intrările unei porți $\overline{SI}$ P_{13} , la a treia intrare a acestei porți P_{13} se aplică un semnal de sincronizare provenit de la două monostobile M_1, M_2 inseriate cu perioadele de 7 ms și 0,15 ms comandate de semnalul V_1 , semnal de sincronizare ce se aplică și portilor P_{11}, P_{12} , bistabilului B_2 și unei porți SI P_{14} .

Blocul de prelucrare a semnalelor logice BPSL realizat conform unei scheme de principiu redată în fig.3 este compus din două numărătoare decodoare bistabile ND_1 respectiv ND_2 care prin porți SI P_{15} respectiv P_{16} sînt conectate cu ieșirile portilor P_{11} respectiv P_{12} la care se obțin semnalele TSC respectiv TCR.

Acest bloc mai include un bistabil B_3 tot la ieșirea porții P_{14} unde se obține semnalul TMSP și care are la ieșirile Q respectiv $\overline{Q}$ conectată cîte o poartă $\overline{SI}$ P_{17}, P_{18} la ale căror ieșiri se obțin semnalele SR respectiv SA.

A doua intrare a porți P_{17} e conectată prin inversor I_3 la a patra celulă a numărătorului ND_1 , iar a doua intrare a porții P_{15} este conectată la celula a zecea a aceluiași numărător ND_1 ca și la intrarea R a unui bistabil B_4 . Ieșirea Q a acestuia e conectată la a doua intrare a porții P_{16} , iar ieșirea Q constituie o intrare a unei porți $\overline{SI}$ P_{19} , la cealaltă intrare aplicîndu-se semnalul TCR, iar la ieșirea sa obținîndu-se semnalul SN. A doua intrare a porții P_{18} este conectată cu a doua intrare a unei porți SI P_{20} prin care e comandat de către numărătorul ND_2 celula 1, pe intrarea T, un bistabil B_5 la a cărui ieșire

se obține un semnal CR.

Celulele de numărare 1,2,3, ale numărătorului ND_2 prin inversoare sînt conectate la cîte o intrare a unor porți P_{21}, P_{22}, P_{23} care primesc pe cealaltă intrare comună, semnalul TSC, la ieșirea comună obținîndu-se un semnal CN.

De la celula 4 a ND_2 se obține atît semnal SFP cît și un alt semnal PS.

Inițializarea numărătoarelor ND_2 respectiv ND_1 se face cu un semnal RST respectiv $\overline{RST}$ obținut prin inversor sau direct de la ieșirea unui tranzistor T_2 comandat în bază în paralele atît de un circuit de RST la pornire, cît și de un monostabil M_3 declanșat de o poartă $\overline{SI}$ P_{17} pe ale cărei intrări se aplică următoarele semnale:

SA - scădere insuficientă în amplitudine
SR - scădere prea rapidă
SN - scădere insuficientă ca număr
SFP - sfîrșit pendulație singulară
CR - creștere prea rapidă
CN - creștere insuficientă ca număr
SP - apariția scăderii după creștere sau invers
SS - semnal staționar
PS - pendulație singulară
UPM - semnal pentru pendulații multiple.

Aceleași semnale $\overline{RST}$ inițializează și circuitele basculante bistabilele B_3, B_4, B_5 .

Funcționarea aparatului este următoarea: Avînd în vedere că pendulația este asemănătoare unei modulații de amplitudine, durata unei alternanțe este de 10 ms.

Aparatul are rolul de a selecta pendulațiile pînă 5 Hz, aceasta însemnînd o durată de cca.200 ms. din cca.20 semiperioade.

Funcționează foarte bine și pentru pendulații ce durează 1-3 s caracteristice sistemelor de mărime a celui românesc.

Se consideră pendulația ca fiind scăderea tensiunii în timpul a cel puțin 10 alternanțe succesive - restul fiind memorate, urmate de o creștere a tensiunii în timpul a cel puțin 4 alternanțe succesive. Pentru simplificare la creștere s-au considerat 4, creșterile următoare fiind memorate. Pentru pendulații de frecvență mai scăzută numărul creșterilor și al scăderilor este mai ma-

re ca 10, dar aparatul urmărește numărul 10 la scădere și 4 la creștere, depășirile fiind memorate. Pentru a avea de-a face cu o pendulație sesizată de aparat se mai pun câteva condiții suplimentare de separare a pendulațiilor generate de alte tipuri de defect.

Se fixează o tensiune de referință V_p (tensiune de prag) ce poate fi reglată între (40 - 80)% din tensiunea nominală.

În cazul scurtcircuitelor tensiunea scade brusc și pentru a nu lucra aparatul la acest tip de defect sesizat de alte protecții se impune condiția că, dacă a patra alternanță este sub V_p ca valoare de vîrf, atunci se resetează totul și aparatul este repus în stare inițială.

De asemenea, dacă a zecea alternanță de scădere nu este sub prag înseamnă că scăderile de tensiune sînt insuficiente și această abatere a tensiunii este nînsemnată neafectînd siguranța rețelei.

Și în acest caz aparatul este repus în stare inițială de lucru.

Pentru ca scăderea să fie suficient de mare s-a impus ca a doua alternanță de creștere să fie sub prag. Creșterile și scăderile trebuie să fie succesive și urmărind legea amintită, neîntrerupte de sens invers sau perioade de staționare ceea ce implică reducerea la "0". Pendulația multiplă este constituită din una sau mai multe pendulații succesive, neseparate de variații care nu constituie pendulații sau de perioade de staționare.

Aparatul, prin elementele sale principale - detectoarele de vîrf, compară fiecare alternanță cu precedentă, în caz de scăderi se emit impulsuri de scădere *TSC* - tact scădere; în caz de creșteri impulsuri de creștere *TCR* - tact creștere, iar la staționare *SS*; declanșare reset staționare, prin intermediul comparatoarelor.

Funcționarea este descrisă simplist de organigrama din fig.4.

Pierderea sincronismului corespunde unei diminuări a tensiunii și se consideră aceasta ca prim tact de scădere.

Compararea are loc numai în sincronism iar numărarea alternanțelor de ace-

lași fel se realizează de către numărătoarele decodoare.

Urmărind organigrama se constată că la a patra alternanță se efectuează o comparație $V_{rm} \geq V_p$ unde V_{rm} - tensiunea rețelei măsurate, cînd se elimină scurtcircuitele, iar după a zecea alternanță de scădere sau a doua de creștere, scăderile de tensiune nesemnificative. Pendulația simplă P.S. poate conduce la acționarea declanșării sau să se reseteze urmărind prima pendulație.

Blocul de prelucrare a semnalelor analogice *BPSA* urmărește tensiunea rețelei controlate și transformă variația amplitudinii în impulsuri electrice, de o anumită durată, care vor fi prelucrate în blocuri pentru prelucrarea semnalelor logice *BPST*, pentru a determina apariția pendulației.

Detectoarele de vîrf DV_1 , DV_2 sînt comandate de semnalele logice *TTL* denumite *RST*, ștergere și *LD* încărcă.

Ambele semnale sînt active cînd sînt la nivel logic 1.

Semnalul urmărit se ia prin intermediul transformatorului *TR1* din secundarul transformatoarelor de tensiune, secundare ce sînt de 100 V sau $100/4\sqrt{3}V$ funcție de tipul transformatoarelor *TR1*. În continuare este redresat bialternanță de puntea *PR* sînt tăiate vîrfurile negative și este împiedicată polarizarea inversă a joncțiunii *DE* a tranzistorului T_1 .

Pentru generarea semnalelor de comandă și a semnalului de sincronizare *SINCRO* care coordonează funcționarea circuitelor de formare a impulsurilor de date se pornește de la un impuls obținut în colectorul tranzistorului T_1 la fiecare trecere prin zero a tensiunii măsurate V_{rm} . Durata acestor impulsuri de 0,25 ms, iar perioada de repetiție este de 10 ms (în cazul rețelilor de 50Hz).

Cele patru comparatoare CC_1 , CC_4 au, CC_1 și CC_2 , la ieșire tensiune ridicată "1" *TTL* atunci cînd $V_{v1} > V_{v2}$, iar CC_3 și CC_4 atunci cînd $V_{v2} > V_{v1}$.

Pentru a realiza comparația la momentul potrivit ieșirile porților P_9, P_{10} vor fi admise prin porțile P_{11}, P_{12} numai la prezența semnalului *SINCRO*.

Cînd $V_{v1}=V_{v2}$ la intrarea porții P_{13} avem semnalele logice "1" obținute prin negarea semnalului "0" logic de la P_9 și P_{10} respectiv a semnalului *SINCRO*.

Comparatoarele *CC5, CC6* împreună cu inversoarele și porțile P_7, P_8, P_{14} formează încă două semnale ce sînt luate în considerație *TMSP* și *CRVP*.

Cînd V_{v1} și V_{v2} sînt mai mici decît V_p la ieșirea porții P_{14} în prezența semnalului *SINCRO* obținem *TMSP*, tact măsurat sub prag.

Cînd V_{v1} și V_{v2} sînt mai mari obținem semnalul *CRVP*, creștere în funcție de prag.

Cînd V_{v1} și V_{v2} sînt diferite și cuprind V_p atunci nu se pot obține nici unul din semnalele *TMSP* sau *CRVP*.

Blocul de prelucrare a semnalelor logice, *BPSL* activează blocul pentru declanșarea protecției în cazul în care prelucrînd impulsurile de date primite de la *BPSA* se constată apariția pendulației.

Circuitul de pornire prin intermediul tranzistorului T_2 va genera semnalul *RST* care împreună cu *RST* va impune starea inițială pentru numărătoarele și circuitele basculante din schemă.

Starea circuitelor din *B P S L* rămîne neschimbată pînă cînd nu vine un impuls *TSC*.

Dacă la al patrulea impuls $V_{rm} < V_p$ se acționează prin inversorul I_3 la poarta P_{17} și la *RST*.

Dacă $V_{rm} > V_p$ se continuă testarea pînă la apariția celui de al zecelea impuls cînd se acționează circuitul basculant B_4 prin intrarea *R*, și oprește intrarea altor impulsuri de scădere la numărătorul ND_1 blocînd poarta P_{15} . Ieșirea *Q* a circuitului B_4 deschide poarta astfel încît impulsurile de creștere pot fi înregistrate de către numărătorul ND_2 . Dacă a sosit un impuls de creștere prin inversorul I_4 se deschide poarta P_{21} și se generează semnalul *RST*.

Poarta P_{19} care generează un impuls de ștergere la fiecare impuls de creștere atîta timp cît circuitul basculant B_4 nu a fost acționat după sosirea impulsului pe intrarea *R* a B_4 , se blochează.

Dacă primul impuls de creștere este urmat de un al doilea tot decrescere, circuitul basculant B_5 verifică dacă nivelul semnalului V_{rm} este sub sau peste V_p . Cînd al doilea impuls de creștere găsește $V_{rm} > V_p$ se produce impulsul *RST*. În caz contrar numărarea impulsurilor de creștere se continuă. După patru impulsuri succesive de creștere se va forma primul impuls de pendulație singulară. În funcție de programarea efectuată declanșează circuitul de protecție la prima pendulație sau după mai multe pendulații succesive. Aceste impulsuri au o durată de 0,15 ms sincronizare cu *SINCRO*.

Aparatul pentru detectarea automată a pendulațiilor din sistem și deconectare în caz de nesincronism, conform invenției, prezintă următoarele avantaje:

- realizează supravegherea continuă a sistemului energetic, asigurînd toate datele necesare luării unor decizii corecte, la un moment dat în exploatarea acestora.

- asigură protejarea acestora în regim manual sau automat.

- aparatul asigură o fiabilitate ridicată, realizînd parametri de exploatare superiori instalațiilor și aparaturii similare existente.

- datorită volumului mic nu necesită volum de investiție suplimentară putînd fi introdus în exploatare în investițiile existente.

- aparatul este util în automatica de sistem pentru situații de insularizare, zonare, descărcări automate sau manuale de sarcină a sistemului energetic.

Revendicări

1. Aparat pentru detectarea automată a pendulațiilor și deconectare, în caz de nesincronism, caracterizat prin aceea că este format dintr-un bloc de prelucrare semnale analogice (*BPSA*) prelevate printr-un racord (*R*) din sistemul supravegheat, conectat cu un bloc de prelucrare semnale logice (*BPSL*) prevăzut cu un panou de control și afișare (*PCA*) și care comandă un circuit de declanșare protecție (*CDP*), aceste blocuri fiind alimentate de la o sursă

de alimentare (SA).

2. Aparat conform revendicării 1, caracterizat prin aceea că blocurile de prelucrare a semnalelor analogice (BPSA) sînt formate din două detectoare de vîrf (DV_1, DV_2) conectate pe de o parte prin redresor (PR) la racord (R), pe de altă parte respectiv cu ieşirile unui bistabil (B_1) comandat de la racord (R) prin redresor (PR) şi stabilizator (T_1) conectarea cu ieşirile bistabilului (B_1) făcîndu-se atît direct, cît şi prin cîte o poartă (P_1, P_2) ce are o intrare comună comandată de la stabilizator (T_1), ieşirile detectoarelor (DV_1, DV_2) fiind conectate atît la două comparatoare (CC_5, CC_6) cu o tensiune de referinţă ($V_{ref.}$), care printr-o poartă $SI(P_8)$, dau un semnal creştere în funcţie de prag (CRVP), iar prin inversoare conectate la o poartă (P_7) urmată de o altă poartă (P_{14}) validată de semnalul de la două monostabile în cascadă (M_1, M_2) comandate de la stabilizator (T_1), un alt semnal tact măsurat sub prag (TMSp), cît şi la alte patru comparatoare (CC_1, CC_2, CC_3, CC_4) ce comandă patru porţi $SI(P_3, P_4, P_5, P_6)$ cîte două validate de cîte o ieşire a bistabilului (B_1) şi care, cîte două, sînt conectate la două porţi $SAU(P_9, P_{10})$ care prin două porţi $SI(P_{11}, P_{12})$ validate de monostabile (M_1, M_2) dau timpul de scădere după creştere (TSC) respectiv timpul de creştere rapidă (TCR), ieşirile porţilor $SAU(P_9, P_{10})$ constituind şi intrările unui bistabil (B_2) de la care se obţine semnalul de creştere după scădere sau invers (SP) ca şi, prin inversoare, intrările unei porţi $SI(P_{13})$ de la care se obţine semnalul staţionar (SS) la mabele (B_2 şi

P_{13}) fiind conectat şi monostabilul (M_2).

3. Aparat conform revendicării 1, caracterizat prin aceea că blocul de prelucrare semnale logice (BPSL) este format din două numărătoare decodoare (MD_1, MD_2) comandate prin porţi (P_{15}, P_{16}) de timp scădere după creştere (TSC), respectiv timp de creştere rapidă (TCR), porţi validate de un bistabil (B_4) care printr-o altă poartă (P_{19}) validată de al doilea semnal (TCR) dă un semnal de scădere insuficientă ca număr (SN) de la primul numărător (ND_1) la care se aplică semnal de pendulaţii multiple (UPM) şi care prin inversor (I_3) fiind atacată o poartă (P_{17}) de la care se obţine semnal de scădere prea rapidă (SR) şi care e validată de o ieşire a unui bistabil (B_3) cealaltă ieşire comandînd o poartă (P_{18}) la care se obţine semnal de scădere insuficientă în amplitudine (SA), de la a patra ieşire a celui de al doilea numărător (ND_2) obţinîndu-se semnal de pendulaţie singulară negat (PS) şi de sfîrşit de pendulaţie singulară (SFP) în timp ce de la primele trei ieşiri, prin inversoare (I_4, I_5, I_6) şi porţi (P_{21}, P_{22}, P_{23}) validate de primul semnal (TSC) se obţine semnal de creştere insuficientă ca număr (CN), semnal de creştere prea rapidă (CR) obţinîndu-se de la un bistabil (B_5) comandat printr-o poartă (P_{20}), tot de la prima ieşire a numărătorului al doilea (ND_2), semnalele de ieşire ale acestui bloc (SA, SM, CM, SP, SR, SFP, CR, SS) printr-o poartă $SI(P_{24})$ şi monostabil comandînd un tranzistor final (T_2) la care e conectat şi circuitul de creştere la pornire şi care furnizează semnalul de resetare ($RST, \overline{RST}$) a numărătoarelor (ND_1, ND_2) şi bistabilelor (B_3, B_4, B_5).

(56)Referinţe bibliografice

Brevet Franţa nr.2067708

Preşedintele comisiei de invenţii: ing.Valeriu Erhan

Examinator: ing.Doina Manicatide




Fig. 1




Fig. 2




Fig. 3

103585

(51) Int. Cl⁴: H 02 H 3/26




Fig.4