

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5788198号
(P5788198)

(45) 発行日 平成27年9月30日 (2015. 9. 30)

(24) 登録日 平成27年8月7日 (2015. 8. 7)

(51) Int. Cl.

F I

H O 4 N 5/21 (2006. 01)

H O 4 N 5/21 B

H O 4 N 5/225 (2006. 01)

H O 4 N 5/225 B

H O 4 N 5/232 (2006. 01)

H O 4 N 5/225 F

H O 4 N 5/232 Z

請求項の数 7 (全 19 頁)

(21) 出願番号 特願2011-64115 (P2011-64115)
 (22) 出願日 平成23年3月23日 (2011. 3. 23)
 (65) 公開番号 特開2011-211707 (P2011-211707A)
 (43) 公開日 平成23年10月20日 (2011. 10. 20)
 審査請求日 平成26年3月7日 (2014. 3. 7)
 (31) 優先権主張番号 12/732, 614
 (32) 優先日 平成22年3月26日 (2010. 3. 26)
 (33) 優先権主張国 米国 (US)

(73) 特許権者 505323839
 アンバレラ・インコーポレイテッド
 アメリカ合衆国 カリフォルニア州 サン
 タ・クララ サン・イシドロ・ウェイ 2
 9 7 5
 (74) 代理人 100068021
 弁理士 絹谷 信雄
 (72) 発明者 エリオット・エヌ・リンザー
 アメリカ合衆国 ニューヨーク州 サファ
 ーン ヒルサイド・コート 2 4

審査官 久保 光宏

最終頁に続く

(54) 【発明の名称】 ビデオ処理、高速静止画処理、及び高品質静止画処理のためのアーキテクチャ

(57) 【特許請求の範囲】

【請求項 1】

(i) 電気光学センサから入力信号を受信し、(i i) 前記入力信号に基づいた圧縮信号を生成するように構成される第 1 の回路を備え、

前記第 1 の回路は、対応する複数の出力サンプルを生成するために前記入力信号を処理するように構成される複数のリサンブラ回路を含み、

(A) 前記出力サンプルのそれぞれは、対応する少なくとも 2 つの入力サンプルの線形一次結合であり、

(B) ビデオタイプの前記処理は、(i) (a) 前記入力信号を外部ビデオモニタに表示するのに適している第 1 の形式に変換することによって第 1 のビデオ信号を生成すること、(b) 前記入力信号をプレビュー画面上で表示するのに適している第 2 の形式に変換することによって第 2 のビデオ信号を生成すること、(c) 圧縮に先立って前記入力信号の解像度を低減することによって第 3 のビデオ信号を生成すること、のうちの少なくとも 2 つのタスクを含み、(i i) 少なくとも 2 つの前記リサンブラ回路は、前記タスクのうち異なる 1 つを実行し、

(C) 静止画タイプの前記処理は、前記タスクに関与する前記少なくとも 2 つのリサンブラ回路の少なくとも 1 つを用いた前記入力信号の入力イメージのノイズリダクションを含む、

ことを特徴とする装置。

【請求項 2】

10

20

前記リサンブラ回路のそれぞれは、前記静止画処理を実行するために多くても一度だけ用いられることを特徴とする請求項 1 に記載の装置。

【請求項 3】

前記ノイズリダクションは、前記入力イメージの線形のスムージングを含むことを特徴とする請求項 1 に記載の装置。

【請求項 4】

(i) 第 1 の前記リサンブラ回路は、前記入力イメージのダウンサンプルによって第 1 の内部信号を生成するように構成され、(i i) 第 2 の前記リサンブラ回路は、前記ダウンサンプリングの後に前記入力イメージのノイズを低減するように構成されることを特徴とする請求項 1 に記載の装置。

10

【請求項 5】

第 3 の前記リサンブラ回路は、前記ノイズの前記低減の後に前記入力イメージのアップサンプリングによって第 2 の内部信号を生成するように構成されることを特徴とする請求項 4 に記載の装置。

【請求項 6】

前記静止画処理は、前記入力イメージのダウンサンプルによって前記第 2 のビデオ信号でプレビューピクチャを生成するように構成される少なくとも 1 つの前記リサンブラ回路を含むことを特徴とする請求項 1 に記載の装置。

【請求項 7】

(i) 前記静止画処理において必要とされる前記少なくとも 1 つのリサンブラ回路は、前記入力イメージから出力イメージを生成するように構成され、(i i) 前記出力イメージと前記入力イメージは同一のサイズを有し、(i i i) 前記出力イメージは前記入力イメージよりも滑らかであることを特徴とする請求項 1 に記載の装置。

20

【発明の詳細な説明】

【技術分野】

【0001】

本願は、2010年3月25日に出願された同時係属米国特許出願第12/731,372号、及び米国特許第7,536,487号に関連し、これら全体が引用によって援用される。本発明は、一般にデジタルカメラのための方法、及び/又はアーキテクチャに関し、特にビデオ処理、高速静止画処理、及び高品質静止画処理のためのアーキテクチャに関する。

30

【背景技術】

【0002】

ハイブリッドの静止画/ビデオカメラは、ビデオと静止画の両方を記録するために用いることができる。(i) 高解像度、及び高フレーム率でビデオをキャプチャすることができ、(i i) 高速で静止画をキャプチャすることができるデバイスの低価格化、低消費電力化の要求のために、メインプロセッサよりも一般に安価で電力効率に優れた専用ハードウェアとして、専用の処理ハードウェアを利用することはカメラ製造業者にとって魅力的な選択である。

【0003】

40

ビデオと静止画に対するいくつかの処理基準、例えば、デモザイク処理のための処理基準は一致する。しかしながら、静止画とビデオのための他の処理基準は異なる。例えば、ビデオは「ライブ」キャプチャされるため、各フレーム/領域の複数の解像度を生成するために複数の専用ハードウェア回路を有することが有用である。(i) テレビモニタに送信されたプレビューピクチャの生成、(i i) カメラに内蔵されたディスプレイに示されたプレビューピクチャの生成、(i i i) デュアルストリーム記録(すなわち、1920×1080ピクセルと640×480ピクセルで記録する; 後者はインターネットを通じた容易な共有のために用いられる)のための低減された解像度ストリームの生成のうちの全て又はいくつかのために同一のフレーム/領域の複数の解像度を用いることができる。対照的に、静止画処理は典型的には内蔵されたディスプレイの解像度における単一

50

のプレビューピクチャを含んでいる。

【発明の概要】

【発明が解決しようとする課題】

【0004】

静止画の静的な性質と比較して、ビデオの一時的な性質は更に異なる処理で生じる。特に、優れた低照度性能のためのビデオ処理は動き補償時間フィルタ(MCTF)を含むことができる。対照的に、従来の静止画処理は時間フィルタを必要としていないため、ピクチャ間の動き補償を必要としない。スチルカメラはMCTFを用いないので、特に高ISO速度ピクチャを撮るとき、強力な静止画ノイズリダクションが頻繁に実施される。ビデオのリアルタイム性のために、このような処理は専用ハードウェア上でさえ、費用がかかりすぎるので、実用的でない。なおまた、スチルカメラは、同時に処理するのが困難な基準を有する。例えば、高速キャプチャと高品質で強力なノイズリダクション。

10

【課題を解決するための手段】

【0005】

本発明は、一般に第1の回路を有する装置に関する。第1の回路は、(i)電気光学センサから入力信号を受信し、(ii)入力信号に基づいた圧縮信号を生成するように構成されるだろう。第1の回路は、一般に対応する複数の出力サンプルを生成するために入力信号を処理するように構成される複数のリサンブラ回路を含む。出力サンプルのそれぞれは、対応する少なくとも2つの入力サンプルの線形一次結合であるだろう。ビデオタイプの処理は、(a)入力信号を外部ビデオモニタに表示するのに適している第1の形式に変換することによって第1のビデオ信号を生成すること、(b)入力信号をプレビュー画面上で表示するのに適している第2の形式に変換することによって第2のビデオ信号を生成すること、(c)圧縮に先立って入力信号の解像度を低減することによって第3のビデオ信号を生成すること、のうちの少なくとも2つのタスクを含むだろう。少なくとも2つのリサンブラ回路は、これらタスクのうち異なる1つを実行するだろう。静止画タイプの処理は、一般にタスクに関与する少なくとも2つのリサンブラ回路の少なくとも1つを用いた入力信号の入力イメージのノイズリダクションを含む。

20

【発明の効果】

【0006】

本発明の目的、特徴、及び利点は、(i)回路素子を通じてマルチパスを実行し、(ii)回路素子を通じてシングルパスを実行し、(iii)ビデオを処理するためにダイナミックに回路素子を構成し、(iv)静止画を処理するためにダイナミックに回路素子を構成し、(v)ピクチャの高速キャプチャを提供し、(vi)高品質ノイズリダクションを提供し、及び/又は(vii)従来のアーキテクチャよりも少ない電力で動作する、ビデオ処理、高速静止画処理、及び高品質静止画処理のためのアーキテクチャを提供することを含む。

30

【0007】

これらと他の本発明の目的、特徴、及び利点は、以下の明細書と添付された特許請求の範囲と図面とから明らかになるだろう。

【図面の簡単な説明】

40

【0008】

【図1】本発明の好適な実施の形態に従う装置の実施の形態の一例のブロック図である。

【図2】ビデオモード処理手法の一例の機能ブロック図である。

【図3】スチルモード処理手法の一例の機能ブロック図である。

【図4】シングルパス構成の一例のブロック図である。

【図5】マルチパス構成の一例のブロック図である。

【図6】センサからのイメージデータで始まるシングルパス処理の一例のブロック図である。

【図7】センサからのイメージデータで始まるマルチパス処理の一例のブロック図である。

50

【図 8】全てのパスが D R A M から始まるマルチパス処理の一例のブロック図である。

【発明を実施するための形態】

【 0 0 0 9 】

ビデオにおけるイメージのシーケンスの処理は、異なるタスクを実行するように構成される複数のリサンプラ回路を用いて達成されるだろう。例えば、各フレーム / フィールド時間では、1つのリサンプラ回路はモニタ（例えば、テレビ）ピクチャを生成し、別のリサンプラ回路は、オンカメラのディスプレイのためのピクチャを生成し、及び更に別のリサンプラ回路は、圧縮された後格納される低減された解像度シーケンスを生成するだろう。静止画処理のために、機能のいくつか又は全ては利用されないだろう。例えば、ビデオを処理するとき、静止画処理のために、少なくとも1つのリサンプラ回路がノイズリダクションのために用いられるだろう間、2つ以上のリサンプラ回路のそれぞれは、一般に異なるタスク（例えば、テレビモニタ、L C D プレビュー、又は低解像度ビデオ）専用である。

10

【 0 0 1 0 】

図 1 を参照すると、装置 1 0 0 の実施の形態の一例のブロック図が、本発明の好適な実施の形態に従って示される。装置（又はシステム）1 0 0 は、デジタルスチルカメラ及び / 又はカムコーダを構成するだろう。装置 1 0 0 は、一般に回路（又はモジュール）1 0 2、回路（又はモジュール）1 0 4、回路（又はモジュール）1 0 6、回路（又はポート）1 0 7、回路（又はモジュール）1 0 8、回路（又はモジュール）1 0 9 及び回路（又はモジュール）1 1 0 を含む。光学信号（例えば、L I G H T）は、回路 1 0 2 によって受信されるだろう。回路 1 0 2 は、回路 1 0 4 にデジタル信号（例えば、D）を生成し送信するだろう。同期信号（例えば、S Y N C）も回路 1 0 2 によって生成され、回路 1 0 4 によって受信されるだろう。センサ制御信号（例えば、S C N T）は、回路 1 0 4 から回路 1 0 2 に生成され送信されるだろう。信号（例えば、O U T）は、回路 1 0 4 と回路 1 0 8 との間で交換されるだろう。回路 1 0 4 は、装置 1 0 0 の外部のモニタ向けのインタフェース 1 0 7 を通じて信号（例えば、V I D E O）を生成し送信するだろう。信号（例えば、L C D）は、回路 1 0 4 によって生成され、回路 1 0 9 に送信されるだろう。コマンド信号（例えば、C M D）は、回路 1 1 0 によって生成され、回路 1 0 4 に送信されるだろう。信号（例えば、M E M）は、回路 1 0 4 と回路 1 0 6 との間で交換されるだろう。回路 1 0 2 ~ 1 1 0 は、ハードウェア、ソフトウェア、ファームウェア、又はその任意の組み合わせで実現されるだろう。

20

30

【 0 0 1 1 】

回路 1 0 2 は、電気光学センサ回路を実現するだろう。回路 1 0 2 は、一般に信号 L I G H T で受信された光学イメージを信号 S C N T で受信されたパラメータに基づいた信号 D に変換するために使用可能である。信号 D は、1つ以上のデジタルイメージ（例えば、フィールド、フレーム、ピクチャ）として1つ以上の光学イメージを伝達するだろう。信号 S Y N C は、一般にイメージとピクセルに関連した同期情報を伝達するだろう。信号 S C N T は、ウィンドウ処理、ビニング、読取率、オフセット、スケーリング、カラー補正、及び回路 1 0 2 による利用のための他の構成情報を伝えるだろう。イメージは、初期データ率における初期の解像度と初期の色空間（例えば、それぞれのピクセルが複数の色見本によって表されるバイエルの色空間）を有して生成されるだろう。いくつかの実施の形態では、回路 1 0 2 は、イメージパイプライン、又は信号 D でソースイメージを供給する他の虚音源（i m a g e s o u r c e）を含むだろう。

40

【 0 0 1 2 】

回路 1 0 4 は、主回路を実現するだろう。回路 1 0 4 は、一般に信号 D で受信されたイメージの処理によって信号 O U T、V I D E O、及び L C D を生成するために使用可能である。回路 1 0 4 は、信号 C M D を通じて受信されたユーザ選択に基づいた信号 S C N T を生成するために使用可能であるだろう。回路 1 0 4 は、信号 M E M を通じて回路 1 0 6 にデータをロードし格納するだろう。信号 O U T は、一般にスチルイメージ（例えば、J P E G）及び / 又はイメージ（又はピクチャ）のシーケンスを含む。信号 V I D E O は、

50

一般にビデオ信号（例えば、ITU-R BT.601、ITU-R BT.709、ITU-R BT.656-4、H.264/AVC、MPEG-2、又はMPEG-4）を含む。他の標準のおよび／又は専用の静止画及び／又はビデオ圧縮標準が、特定用途の基準を満たすために実現されるだろう。

【0013】

回路104は、一般に2つ以上の回路（又はモジュール）111a～111nを含む。回路111a～111nのそれぞれは、信号OUT、VIDEO、及びLCDで最終イメージを達成するために、イメージに1つ以上のオペレーションを実行するように構成されるだろう。いくつかの実施の形態では、回路111a～111nのいくつか又は全ては、リサンブラ回路を実現するだろう。回路111a～111nのそれぞれは、対応する入力イメージの処理によって対応する出力イメージを生成するだろう。出力サンプル（例えば、出力イメージにおける出力ピクセルの要素）のいくつか又は全ては、2つ以上の入力サンプル（例えば、対応する入力イメージにおける入力ピクセルの要素）の線形一次結合であるだろう。イメージの処理は、限定されるものではないが、間引きフィルタリング、補間、フォーマット、カラー空間変換、カラー補正、階調補正、利得補正、オフセット補正、黒レベル較正、ホワイトバランス調整、イメージの鮮鋭化、イメージスムージング、アップコンバージョン、ダウンコンバージョン、フィルタリング等を含むだろう。様々な実施の形態では、処理は、回路111a～111nでソフトウェアを実行することによって全部又は一部が実現されるだろう。いくつかの実施の形態では、回路102と回路104は別々のダイスで（によって）製作されるだろう。他の実施の形態では、回路102と回路104は同一のダイスで（によって）製作されるだろう。回路104の更なる詳細は、米国特許第7,536,487号に見つけれ、これら全体が引用によって援用されるだろう。

【0014】

回路106は、バッファメモリを実現するだろう。回路106は、一般に回路104のためのイメージデータテンポラリ（例えば、輝度とクロミナンス）を格納するために使用可能である。いくつかの実施の形態では、回路106は、回路104の製作から分離した1つ以上のダイスとして製作されるだろう。他の実施の形態では、回路106は、回路104と同一のダイスで（によって）製作されるだろう。回路106は、ダブルデータレート（DDR）同期ダイナミックランダムアクセスメモリ（SDRAM）を実現するだろう。他のメモリ技術が、特定用途の基準を満たすために実現されるだろう。

【0015】

回路107は、コネクタを実現するだろう。回路107は、一般に装置100がテレビ又はコンピュータ用モニタに接続されることを可能にするように構成されるだろう。回路107のための形式は、限定されるものではないが、コンポーネントインタフェース、Sビデオインタフェース、高解像度マルチメディアインタフェース（HDMI）インタフェース等を含むだろう。

【0016】

回路108は、メディアを実現するだろう。メディア108は、一般に信号OUTを格納することができる1つ以上の不揮発性メモリデバイスを含む。いくつかの実施の形態では、記録メディア108は1つの記憶メディアを含むだろう。例えば、記録メディア108は、FLASHメモリ又はマイクロハードディスクドライブ（「1インチ」ハードドライブとしても識別されている）として実現されるだろう。メモリは、サイズ化されるだろう（例えば、4ギガバイトのFLASH、12ギガバイトのハードディスクドライブ）。いくつかの実施の形態では、記録メディア108は複数の記録メディアとして実現されるだろう。例えば、(i) FLASHメモリは実現され、(ii) テープメディア又は光学メディアは信号OUTの記録のために実現されるだろう。他のタイプの光学メディアが、特定用途の基準を満たすために実現されるだろう。

【0017】

回路109は、カメラ/カムコーダのローカルディスプレイを実現するだろう。回路1

10

20

30

40

50

09は、信号LCDを通じて受信されたスチルイメージ及び/又はビデオを表示するために使用可能であるだろう。スチルイメージ/ビデオは、信号Dにおけるイメージのより低解像度のバージョンであるだろう。いくつかの実施の形態では、回路109は、カラー又は白黒の液晶ディスプレイを実現するだろう。他のディスプレイテクノロジーが、特定用途の基準を満たすために実現されるだろう。

【0018】

回路110は、ユーザ入力回路を実現するだろう。回路110は、ユーザから受信された命令に基づいた信号CMDを生成するために使用可能であるだろう。受信された命令は、限定されるものではないが、静止画撮影命令、記録開始命令、録画停止命令、ズームイン命令、及びズームアウト命令を含むだろう。いくつかの実施の形態では、信号CMDは、複数の離散的信号(例えば、ユーザ入力回路110において実現された各スイッチのための1つの信号)を含むだろう。他の実施の形態では、信号CMDは1つ又は少数の信号として多重化された方法でユーザに入力された命令を伝えるだろう。

10

【0019】

回路102は、一般にセンサアレイ112と回路(又はモジュール)114を含む。アレイ112は、光学イメージをアナログ信号(例えば、A)における一連の値に変換するために使用可能であるだろう。信号Aで伝達された値は、回路112のそれぞれのセンサエレメントのために所定のカラーにおける強度値を表すアナログ電圧であるだろう。回路112は、電子クロッピング(又はウィンドウ処理)機能を含むだろう。電子クロッピング機能は、使用可能であるだろう。電子クロッピング機能は、回路112のウィンドウ(又は作用面積)におけるイメージエレメントの読み取りを制限するために使用可能であるだろう。回路114は、デジタル信号Dを生成するためのアナログ信号Aを処理し、その後、変換するために使用可能であるだろう。回路112と114は、ハードウェア、ソフトウェア、ファームウェア、又はその任意の組み合わせで実現されるだろう。

20

【0020】

回路114における電子イメージの処理は、限定されるものではないが、カラー補正のためのアナログ利得、及び黒レベル較正のためのアナログオフセット調整を含むだろう。変換は、一般にアナログ-デジタル(例えば、10ビット)を含む。回路102の実施の形態の一例は、マイクロン・テクノロジー、アイダホ州、ボイジから入手可能なMT9T001 3メガピクセルデジタルイメージセンサであるだろう。より大規模かより小規模な回路102が、特定用途の基準を満たすために実現されるだろう。

30

【0021】

いくつかの実施の形態では、回路104によって回路102から受信されたイメージは、一度だけの静止画処理(例えば、1パス静止画処理)のために構成される回路111a~111nを通じて通過するだろう。同様に、イメージは、一度だけのビデオ処理(例えば、1パスビデオ処理)のために構成される回路111a~111nを通じて通過するだろう。一般に、リサンブラ回路は、静止画の処理中、及びビデオピクチャの処理中に別々に割り当てられるだろう。他の実施の形態では、イメージは、回路111a~111nの1つ以上を通じて複数回(例えば、マルチパス処理)通過するだろう。

【0022】

図2を参照すると、ビデオモード処理手法120の機能ブロック図の一例が示される。方法(又は処理)120は、一般に装置100によって、特に回路102と回路104によって、実現されるだろう。方法120は、装置100のビデオモード中にアクティブであるだろう。方法120は、一般にステップ(又はブロック)122、ステップ(又はブロック)124、ステップ(又はブロック)126、ステップ(又はブロック)128、ステップ(又はブロック)130、及びステップ(又はブロック)132を含む。ステップ124は、回路111a~111nの1つ以上を用いて実現されるだろう。ステップ126~130のそれぞれは、リサンブラ回路として構成される回路111a~111nの対応する1つを用いて実現されるだろう。

40

【0023】

50

いくつかの実施の形態では、装置 100 は、ビデオ処理のために構成される 3 つのリサンプラ回路（例えば、回路 111d ~ 111f）を有するだろう。例えば、リサンプラ回路は、信号 LCD を生成するように構成されるだろう。別のリサンプラ回路は、信号 VIDEO を生成するように構成されるだろう。なお、別のリサンプラ回路は、ビデオの低減された解像度のバージョンを生成するように構成されるだろう。別の実施の形態では、装置 100 は、いくつかのビデオタスク（例えば、プレビュー生成、外部モニタ信号生成、ビデオ解像度の低減、及びノイズリダクション等）の 2 つのために用いられる、2 つのリサンプラ回路を有するだろう。

【0024】

ステップ 122 では、回路 102 が信号 LIGHT を信号 D に変換するだろう。回路 104 内の 1 つ以上の回路（例えば、111a ~ 111c）が、ステップ 124 において信号 D の入力イメージ（例えば、フィールド、フレーム、ピクチャ）を処理し始めるだろう。処理は、限定されるものではないが、フィルタリング（例えば、ファイリングインパルス応答フィルタリング）、コアリング、デモザイキング、ノイズリダクション、カラー補正、カラー変換等を含むだろう。処理されたイメージは、内部信号（例えば、INT）で送信されるだろう。

【0025】

ステップ 126 では、回路（例えば、111d）が、少なくとも信号 INT におけるイメージを回路 109 の解像度と一般に一致するサイズにダウンコンバーティングすることによって信号 LCD を生成するだろう。別の回路（例えば、111e）は、信号 INT から信号 VIDEO を生成するだろう。ステップ 128 における処理は、ステップ 126 の処理と並列して（ほぼ同時に）実行されるだろう。ステップ 130 では、別の回路（例えば、111f）が、信号 INT におけるイメージのダウンサンプリングによって低減された解像度信号（例えば、RR）を生成するだろう。ステップ 130 における処理は、ステップ 126 と 128 における処理と並列して（ほぼ同時に）実行されるだろう。

【0026】

ステップ 132 では、回路（例えば、111n）が、信号 INT 及び / 又は信号 OUT を作成するための信号 RR で受信されたイメージを圧縮するだろう。信号 OUT は、ストレージのための回路 108 に圧縮イメージを伝達するだろう。いくつかの実施の形態では、ステップ 132 は信号 INT と信号 RR との間で時分割されるだろう。他の実施の形態では、回路（例えば、111n）が信号 INT を圧縮するように構成され、別の回路（例えば、111m）が信号 RR を圧縮するように構成されるだろう。

【0027】

図 3 を参照すると、スチルモード処理手法 140 の一例の機能ブロック図が示される。方法（又は処理）140 は、一般に装置 100 によって、特に回路 102 と回路 104 によって実現されるだろう。方法 140 は、装置 100 のスチルモード中にアクティブであるだろう。方法 140 は、一般にステップ 122、ステップ（又はブロック）142、ステップ（又はブロック）144、ステップ（又はブロック）146、ステップ（又はブロック）148、ステップ（又はブロック）150、及びステップ（又はブロック）152 を含む。ステップ 142 は、回路 111a ~ 111n の 1 つ以上を使用して実現されるだろう。ステップ 144 ~ 150 のそれぞれは、リサンプラ回路として構成される回路 111a ~ 111n の対応する 1 つを用いて実現されるだろう。

【0028】

スチルイメージを処理している間、装置 100 は、いくつかの構成のうちの任意の 3 つのリサンプラ回路（例えば、回路 111d ~ 111f）を用いるだろう。構成の一例では、1 つのリサンプラ回路がプレビューピクチャを生成し、2 つのリサンプラ回路がノイズリダクションのために構成されるだろう。構成の別の一例では、1 つのリサンプラ回路がプレビューピクチャを生成し、別のリサンプラ回路がサムネイルピクチャを生成し、なお別のリサンプラ回路がノイズリダクションのために構成されるだろう。更に別の構成では、1 つのリサンプラ回路がノイズリダクションのために用いられ、他のリサンプラ回路が

10

20

30

40

50

使用されないだろう。別の実施の形態では、2つのリサンプラ回路が静止画処理のために用いられ、1つのリサンプラ回路がプレビューピクチャを生成するために、別のリサンプラ回路がノイズリダクションのために用いられるだろう。他の数及びリサンプラ回路の構成が、特定用途の基準を満たすために実現されるだろう。

【0029】

ステップ122では、回路102が信号LIGHTを信号Dに変換するだろう。回路104内の1つ以上の回路（例えば、111a~111c）が、ステップ142において信号Dの入力イメージ（例えば、フィールド、フレーム、ピクチャ）を処理し始めるだろう。処理は、限定されるものではないが、フィルタリング（例えば、ファイリングインパルス応答フィルタリング）、コアリング、デモザイキング、ノイズリダクション、カラー補正、カラー変換等を含むだろう。処理されたイメージは、信号INTで送信されるだろう。

10

【0030】

ステップ144では、回路（例えば、111d）は、信号INTにおけるイメージのダウンコンバーティングによってより低解像度の信号RRを生成するだろう。信号RRにおけるイメージのノイズリダクションは、ステップ146で実行されるだろう。ステップ146は、ファームウェアで又はファームウェアなしで、ソフトウェア及び/又はファームウェアにより回路（例えば111e）を構成すること、又は専用ハードウェア回路の設計することによって実現されるだろう。ステップ146において生成されたノイズが低減されたイメージは、信号（例えば、NR）で送信されるだろう。ステップ148では、回路（例えば111f）が、少なくとも信号NRにおけるイメージを回路109の解像度と一般に一致するサイズに変換することによって信号LCDを生成するだろう。

20

【0031】

回路（例えば111g）は、信号NRにおけるイメージのアップコンバージョンによってステップ150においてイメージ解像度を増加するだろう。結果イメージは、信号（例えば、FULL）で送信されるだろう。いくつかの実施の形態では、信号FULLのイメージは信号INTのイメージと同一の解像度を有するだろう。他の実施の形態では、信号FULLのイメージは信号INTのイメージとは異なっている（例えば、より大規模かより小規模な）解像度を有するだろう。ステップ152では、回路（例えば、111n）が、信号OUTを作成するために信号FULLで受信されたイメージを圧縮するだろう。

30

【0032】

いくつかの実施の形態では、リサンプリングとノイズリダクション（例えば、ステップ144~150）は、輝度成分とイメージの色信号成分で実行されるだろう。他の実施の形態では、リサンプリングとノイズリダクションは色信号成分でのみ実行されるだろう。更に別の実施の形態では、リサンプリングとノイズリダクションは輝度成分でのみ実行されるだろう。

【0033】

回路111a~111nは、ノイズリダクション目的のためのいくつかの異なるタイプの多相のリサンプラ回路として構成されるだろう。例えば、リサンプラ比が1:1（例えば、出力ピクチャは入力ピクチャと同一のサイズである）である場合、リサンプラ回路は劣等化した方式で構成されるだろう。更に、リサンプラ回路の係数（タップ）は、ピクチャを滑らかにするようにプログラムされるだろう。別の例では、規定のリサンプラ回路はアップサンプリングのために構成され、別のリサンプラ回路はダウンサンプリングのために構成されるだろう。効果は、最終ピクチャは一般に入力ピクチャと同一のサイズであるが、アップサンプル及びダウンサンプルされて、最終ピクチャは滑らかにされるだろう（例えば、図3、ステップ144と150を参照）。別の構成の一例は、ダウンサンプル及び次のアップサンプリングのためのその間の付加的なノイズリダクションを有するリサンプラ回路も用いられるだろう（例えば、図3、ステップ146）。ノイズリダクションステップは、一般に追加のノイズリダクションが各ノイズ低減出力ピクセルの計算のために用いられる限定された数の入力ピクセルを有する状況において有用である。上記機構が用

40

50

いられる場合、ノイズリダクションのための入力ピクセルは一般にピクチャの大面积をカバーする。上記機構が用いられる場合、ノイズリダクションのための入力ピクセルは一般にピクチャの大面积をカバーする。

【0034】

図4を参照すると、シングルパス構成160の一例のブロック図が示される。構成160では、回路111a~111nのいくつか又は全てがビデオ及び/又は静止画を処理するために用いられるだろう。処理に関連した回路111a~111nは、連続する方法において互いにリンクされるだろう。例えば、初期回路(例えば、111a)は、イニシャル信号(例えば、INIT)でイメージを受信するだろう。最終回路(例えば、111n)は、ファイナル信号(例えばFINAL)で処理されたイメージを生成し送信するだろう。いくつかの実施の形態では、回路111a~111nは、共通セグメントを有し又は共通セグメントを有さない多重構成160で分割されるだろう。例えば、少数の回路(例えば111a~111c)は、信号Dで回路102から受信されたイメージの初期処理を実行するように構成されるだろう。初期処理は、ビデオ処理と静止画処理の両方に共通であるだろう。いくつかの回路(例えば、111d~111f)は、シングルパス静止画処理のために構成されるだろう。他の回路(例えば111g~111n)は、ビデオ処理のために構成されるだろう。信号INITは、信号D、信号INT、又は他のいくつかの受信信号であるだろう。信号FINALは、信号LCD、信号VIDEO、信号OUT、又は他のいくつかの発生信号であるだろう。

【0035】

図5を参照すると、マルチパス構成180の一例のブロック図が示される。構成180では、回路111a~111nのいくつか又は全てはビデオ及び/又は静止画を処理するために用いられるだろう。処理に関連した回路111a~111nは、パス単位で実質的に連続する方法で互いにリンクされ、少なくとも1つの回路111a~111nがシングルパス以上で用いられるようにループバックされるだろう。例えば、回路111a~111nは、初期のパスAのために連続して配列されるだろう。信号INITは、パスAで初期回路(例えば、111a)によって受信されるだろう。最終回路(例えば、111n)によって生成されたイメージは、次のパスBを始めるために初期回路に戻されるだろう。パスBは、パスAと同一の回路111a~111nを利用するだろう。パスBの終わり、イメージは、パスCのために初期回路に再び戻されるだろう。初期回路へのイメージのループバックは、イメージが最終形態に変化されるまで、1回以上繰り返されるだろう。最終パス(例えば、パスC)における最終回路(例えば、111a)は、信号FINALで処理されたイメージ(例えば、ビデオ又は静止画)を送信するだろう。いくつかのパス(例えばパスC)は、他のパス(例えば、パスA)より少数の回路111a~111nが用いられるだろう。

【0036】

パスCにパスAのそれぞれが実質的に連続するので、マルチパス処理180は一般に別々のパスのために用いられる時間をほぼ合算した時間を必要とする。従って、シングルパス処理はマルチパス処理よりも速いだろう。マルチパス処理は、以下の1つ以上を行うことによって高品質最終ピクチャを与えるだろう。

【0037】

1. 実質的に同様の方式で二度以上同一のノイズ低減回路を用いること。ノイズ低減回路がノイズリダクションの強度の最高値を有する場合、二度以上回路を用いることは有効最大値の強度を高めるだろう。

【0038】

2. 輝度のためのシングルパスとクロミナンスのための別のパスで同一のノイズ低減回路を用いること。そのため、輝度データ又はクロミナンスデータを処理することができるノイズ低減回路を有するカメラは、輝度チャンネルとクロミナンスチャンネルの両方でノイズリダクションを実行するために用いられるだろう。

【0039】

３．ノイズリダクション又はシャープニングのいずれかのために構成される単一の回路を用いることは、一般に別々のノイズリダクションとシャープニング回路を有する回路素子の面積と比較して回路素子の面積を低減するだろう。マルチパス回路は、規定のパスでノイズリダクションを、別のパスでシャープニングを実行するだろう。このような回路は有限インパルス応答（FIR）回路を含み、FIR回路がシャープニングとノイズリダクションの両方のために用いられるだろう。

【００４０】

４．同一の回路は、ほとんどないノイズリダクションを備えた規定のパス、及びより多くのノイズリダクションを備えた次のパスでピクチャを処理するために用いられるだろう。その後、ピクチャは、現在のパス又は次のパスの終わりで、組み合わせられるだろう。一例として、パスＡは信号INTで受信されたイメージで強いノイズリダクションを実行するために用いられるだろう。パスＢは、同一のイメージで弱い又ははないノイズリダクションを実行するために用いられるだろう。パスＣは、最終イメージを作成するために弱いノイズに低減されたイメージと強いノイズに低減されたイメージの結果を組み合わせるだろう。強弱ノイズリダクションに関する追加情報は、２０１０年３月２５日に出願された米国仮特許出願第１２／７３１，３７２号に見つけれ、これら全体が引用によって援用されるだろう。

【００４１】

シングルパス又は複数のパスで処理するために設定可能なことに加えて、装置１００はマルチパスのための異なる数のパスで処理するためにプログラム可能であるだろう。いくつかの実施の形態では、回路１１１a～１１１nは、回路１０２又は回路１０６からピクチャデータを直接受信することによって動作するために設定可能であるだろう。

【００４２】

図６を参照すると、センサからのイメージデータで始まるシングルパス処理１９０の一例のブロック図が示される。処理１９０では、イメージデータは、一般に信号Dを介して回路１０２から直接到来する。処理されたイメージは、信号FINALで送信されるだろう。装置１００の構成によって、信号FINALは、信号LCD、信号VIDEO、及び／又は信号OUTを含むだろう。

【００４３】

図７を参照すると、センサからのイメージデータで始まるマルチパス処理２００の一例のブロック図が示される。処理２００では、イメージデータが、回路１０４（例えば回路１１１a）によって信号Dで回路１０２から最初に受信されるだろう。パスの間に、イメージは回路１０６でバッファされるだろう。処理されたイメージは、信号FINALで送信されるだろう。装置１００の構成によって、信号FINALは、信号LCD、信号VIDEO、及び／又は信号OUTを含むだろう。

【００４４】

図８を参照すると、全てのパスがDRAMから始まるマルチパス処理２１０の一例のブロック図が示される。処理２１０では、イメージデータが、信号Dで回路１０２から回路１０４を介して処理することなしに回路１０６に送信されるだろう（パス２１２を参照）。その後、パスＡは回路１０６から読み取られるイメージデータを用い始めるだろう。パスＡは、回路１０６に部分的に処理されたイメージを書き戻すことによって終わるだろう。パスＢは、回路１０６から部分的に処理された読取イメージを用い始めるだろう。パスのそれぞれは、回路１０６からイメージを読み取ることにより始まり、回路１０６に結果イメージを格納することにより終わるだろう。最終パス（例えば、パスＣ）は、信号FINALで最終イメージを送信するだろう。装置１００の構成によって、信号FINALは、信号LCD、信号VIDEO、及び／又は信号OUTを含むだろう。

【００４５】

以下の基準は、装置１００が、いつシングルパス処理を用いるべきなのか、及び／又はいつマルチパス処理が用いられるべきなのか、同様に、どのくらいのパスを用いるかを判断するために考慮されるだろう。

【 0 0 4 6 】

1. イメージ（例えば、フィールド又はフレーム）のそれぞれが限定された時間で処理される場合、シングルパス処理がビデオのために用いられるだろう。マルチパス処理はスチル画像（例えば、ピクチャ）のために用いられるだろう。

【 0 0 4 7 】

2. シングルパス処理は、一般に低 ISO（より少ないノイズ）スチル画像のために用いられる。マルチパス処理は、高 ISO（よりノイジー）スチル画像のために用いられるだろう。

【 0 0 4 8 】

3. マルチパス処理は、一般にスチル画像のために用いられ、パス数は ISO レベルに依存する。

【 0 0 4 9 】

4. シングルパス処理は、バーストモード（迅速なシーケンスで少数の別々のイメージが得られる）静止画処理又は連続モード静止画処理のために用いられるだろう。マルチパス処理は、一般に単一イメージモード処理のために用いられる。

【 0 0 5 0 】

5. パスの特定数は、バーストモード静止画処理又は連続モード静止画処理でマルチパス処理のために用いられるだろう。特定数よりも多数のパスは、一般に単一イメージモードでマルチパス処理のために用いられる。

【 0 0 5 1 】

図 1 ~ 8 の図によって実行された機能は、従来のメインプロセッサ、デジタルコンピュータ、マイクロプロセッサ、マイクロコントローラ、RISC（縮小命令型コンピュータ）プロセッサ、CISC（複雑命令セットコンピュータ）プロセッサ、SIMD（単一命令多重データ）プロセッサ、プロセッサ信号、中央演算処理装置（CPU）、算術論理演算ユニット（ALU）、ビデオデジタル信号プロセッサ（VDSP）、及び/又は関連する技術分野の熟練した人々に明らかであろうように、本明細書の教示に従ってプログラムされた同様の計算機上のマシンの 1 つ以上を用いて実現されるだろう。適切なソフトウェア、ファームウェア、コード、ルーチン、指示、オペコード、マイクロコード、及び/又はプログラムモジュールは、同様に関連する技術分野の熟練した人々に明らかであろうように、本明細書の情報の教示に基づいて熟練したプログラマによって容易に用意されるだろう。ソフトウェアは、一般にマシンシステムのプロセッサの 1 つ以上によってメディア又はいくつかのメディアから実行される。

【 0 0 5 2 】

本発明は、ASIC（特定用途向け IC）、プラットフォーム ASIC、FPGA（フィールドプログラマブルゲートアレイ）、PLD（プログラマブルロジックデバイス）、CPLD（結合プログラム可能論理回路）、シーオプゲート、RFIC（高周波集積回路）、ASSP（特定用途専用標準品）の用意によって、又は従来の構成回路の適切なネットワークを相互に連結させることによって実現され、ここに説明されるように、これらの変更は当業者に容易に明らかとなるだろう。

【 0 0 5 3 】

本発明は、1 つ以上の処理又は方法を本発明に従って実行するようにマシンをプログラムするために用いられる指示を含むコンピュータ製品である記憶メディア又はメディア及び/又は送信メディア又はメディアを含むだろう。マシンによるコンピュータ製品に含まれる指示の実行は、回路素子を取り巻くオペレーションに加えて、入力データを記憶メディアで 1 つ以上のファイル、及び/又はオーディオ及び/又は視覚的な描写などの物理オブジェクト又は実体の典型である 1 つ以上の出力信号に変形するだろう。記憶メディアは、限定されるものではないが、フロッピー（登録商標）ディスク、ハードドライブ、磁気ディスク、光ディスク、CD-ROM、DVD、光磁気ディスクを含む任意のタイプのディスク、ROM（リードオンリメモリ）、RAM（ランダムアクセスメモリ）、EPROM（電子的プログラマブル ROM）、EEPROM（電子的消去可能 ROM）、UVPR

10

20

30

40

50

OM（紫外線消去可能ROM）、FLASHメモリ、磁気カード、光カードのような回路、及び／又は電子命令を格納するのに適している任意のタイプのメディアを含むだろう。

【0054】

本発明のエLEMENTは、1つ以上のデバイス、ユニット、コンポーネント、システム、マシン、及び／又は装置の一部又は全部を形成するだろう。デバイスは、限定されるものではないが、サーバ、ワークステーション、記憶アレイコントローラ、ストレージシステム、パーソナルコンピュータ、ラップトップコンピュータ、ノート型コンピュータ、パームコンピュータ、携帯情報端末、携帯用電子デバイス、バッテリー駆動デバイス、セットトップボックス、エンコーダ、デコーダ、トランスコーダ、コンプレッサ、デコンプ、プリプロセッサ、ポストプロセッサ、トランスミッタ、レシーバ、トランシーバ、暗号回路、携帯電話、デジタルカメラ、ポジショニング及び／又はナビゲーションシステム、医療機器、ヘッドアップ表示装置、無線デバイス、オーディオ録音、ストレージ及び／又はプレイバック装置、ビデオ録画、ストレージ及び／又はプレイバック装置、ゲームプラットフォーム、周辺装置及び／又はマルチチップモジュールを含むだろう。関連する技術分野の熟練した人々は、本発明のエLEMENTが、特定用途の基準を満たすために他のタイプのデバイスで実現されるだろうことを理解するだろう。ここに用いられるように、用語「同時に」は、ある程度の共通の時間帯を共有する現象を説明することを目的とするが、本用語は、同じ時点で始まり、同じ時点で終わり、又は同じ存続時間を有する現象に限定されることを目的としない。


10

【0055】

本発明は、特にその好ましい実施の形態に関して示され説明されたが、本発明の精神と範囲から逸脱することなく、形式と細部の様々な変更がなされるだろうことが当業者によって理解されるであろう。


20

【図 1】




【図2】

120




【図3】


140




【図4】




【図5】




【図6】



【図7】



【図 8】



フロントページの続き

(56)参考文献 特開 2 0 0 7 - 1 2 4 3 7 7 (J P , A)

特開 2 0 0 1 - 2 1 1 3 8 0 (J P , A)

特開 2 0 0 3 - 1 2 5 3 3 1 (J P , A)

特開 2 0 0 2 - 3 5 9 8 5 6 (J P , A)

特開平 1 1 - 7 5 2 1 2 (J P , A)

David J. Katz (外 1 名) 著 , 宇野みれ訳 , 「組み込みメディアプロセッシング基礎講座」 , 日本
 , 株式会社翔泳社 , 2 0 0 7 年 1 1 月 1 9 日 , 初版 , 第 2 1 6 ~ 2 1 7 頁 , ISBN:978-4-7981-14
93-4

(58)調査した分野(Int.Cl. , D B 名)

H 0 4 N 5 / 2 1 ,

H 0 4 N 5 / 2 2 5 ,

H 0 4 N 5 / 2 3 2 ,

H 0 4 N 5 / 7 6 - 5 / 9 5 6 ,

G 0 6 T 1 / 0 0 - 1 / 6 0 ,

G 0 6 T 5 / 0 0 ,

C S D B (日本国特許庁)