

(19) 世界知的所有権機関
国際事務局(43) 国際公開日
2007 年 1 月 25 日 (25.01.2007)

PCT


(10) 国際公開番号
WO 2007/010595 A1

- (51) 国際特許分類:
H01L 21/50 (2006.01) G06K 19/077 (2006.01)
H01L 23/12 (2006.01)
- (21) 国際出願番号: PCT/JP2005/013238
- (22) 国際出願日: 2005 年 7 月 19 日 (19.07.2005)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人 (米国を除く全ての指定国について): 株式会社ルネサステクノロジ (RENESAS TECHNOLOGY CORP.) [JP/JP]; 〒1006334 東京都千代田区丸の内二丁目 4 番 1 号 Tokyo (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 西沢 裕孝 (NISHIZAWA, Hirotaka) [JP/JP]; 〒1006334 東京都千代田区丸の内二丁目 4 番 1 号株式会社ルネサステクノロジ内 Tokyo (JP). 和田 環 (WADA, Tamaki) [JP/JP]; 〒1006334 東京都千代田区丸の内二丁目 4 番 1 号株式会社ルネサステクノロジ内 Tokyo (JP). 大迫 潤一郎 (OSAKO, Junichiro) [JP/JP]; 〒1006334 東京都千代田区丸の内二丁目 4 番 1 号株式会社ルネサステクノロジ内 Tokyo (JP).
- (74) 代理人: 筒井 大和 (TSUTSUI, Yamato); 〒1600023 東京都新宿区西新宿 8 丁目 1 番 1 号アゼリアビル 3 階 筒井国際特許事務所 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
- 添付公開書類:
— 国際調査報告書

[続葉有]

(54) Title: SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME

(54) 発明の名称: 半導体装置およびその製造方法



(57) Abstract: A technology for efficiently manufacturing an IC card having a nonvolatile memory chip mounted thereon. A nonvolatile memory chip is mounted on a module substrate (1) on a nonvolatile memory manufacturing line, and the memory chip is sealed with a resin (6). Then, the module substrate (1) is separated into each piece. At this time, the module substrate (1) is provided with a holding section (7), and after electrical characteristic inspection is performed, the module substrate (1) is connected to a tape board (13) by using the holding section (7). Then, the module substrates (1) integrated in a tape-shape are shipped to the IC card manufacturing line. On the IC card manufacturing line, the IC cards are manufactured by using the module substrates (1) integrated in the tape-shape.

(57) 要約: 不揮発性メモリチップを搭載した IC カードを効率よく製造できる技術を提供することにある。この目的を達成するため、不揮発性メモリの製造ラインでモジュール基板 1 に不揮発性メモリチップを搭載した後、樹脂 6 で封止する。そして、モジュール基板 1 を個片化する。このとき、モジュール基板 1 には、保持

部 7 が設けられており、電気的特性検査を実施した後、保持部 7 を用いてテープ基板 13 に接続される。そして、テープ状に一体化されたモジュール基板 1 が IC カードの製造ラインへ出荷される。その後、IC カードの製造ラインでは、テープ状に一体化されたモジュール基板 1 を使用して、IC カードが製造される。

WO 2007/010595 A1



2文字コード及び他の略語については、定期発行される各*PCT*ガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

明 細 書

半導体装置およびその製造方法

技術分野

[0001] 本発明は、半導体装置およびその製造技術に関し、特に、ICカードの製造に適用して有効な技術に関するものである。

背景技術

[0002] ICカードやメモ리카ードなどのようなカード型情報媒体は、小型で薄く軽量なため、携帯性、可搬性および利便性に優れ、様々な分野での普及が進められている。

[0003] ICカードは、キャッシュカードサイズのプラスチック製薄板にICカードチップを埋め込み、情報を記録可能にしたカード型情報媒体であり、認証性および耐タンパー性に優れている。このため、ICカードは、例えば、クレジットカード、キャッシュカード、ETC (Electronic Toll Collection system) システム用カード、定期券、携帯電話機用カードまたは認証カードなど、金融、交通、通信、流通および認証などの高いセキュリティ性が要求される分野での普及が進んでいる。

[0004] ICカードについて、例えば、特開2001-357376号公報(特許文献1)の図9には、枠カードの開口部にブリッジを設けてSIM (Subscriber Identify Module) 型カードを固定した構成が開示されている。

[0005] 一方、メモ리카ードは、記憶媒体として不揮発性メモリ (EEPROM、フラッシュメモリ等) を採用するカード型情報媒体であり、ICカードよりも小型で、かつ、大容量の情報を高速で書き込みあるいは読み出しすることができる。このため、メモ리카ードは、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯型音楽プレーヤ、携帯電話機などのような可搬性が要求される携帯型情報機器の記録メディアとして普及している。代表的なメモ리카ード規格には、SD (Secure Digital) メモ리카ード (SDカード協会が規格化された規格がある)、miniSD、MMC (Multi Media Card、Infineon Technologies AGの登録商標である)、RS-MMC (Reduced Size MMC) などがある。

[0006] メモ리카ードについては、例えば、国際公開第02/099742A1号(特許文献2)に記載があり、セキュリティ性の向上を目的として、不揮発性メモリチップと、セキュリティ

処理を実行可能なICカードチップと、これらのチップの回路動作を制御するコントローラチップとを備えるメモ리카ードの構成が開示されている。

特許文献1:特開2001-357376号公報

特許文献2:国際公開第02/099742A1号パンフレット

発明の開示

発明が解決しようとする課題

[0007] ここで、本発明者らは、ICカードに不揮発性メモリチップを搭載することで、ICカードの機能向上を図ることを検討した。その結果、不揮発性メモリチップを搭載したICカードの製造工程において、如何に効率よくICカードを製造するかが重要な課題であることを本発明者らは見出した。

[0008] 本発明の目的は、不揮発性メモリチップを搭載したICカードを効率よく製造できる技術を提供することにある。

[0009] 本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

課題を解決するための手段

[0010] 本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

[0011] 本発明による半導体装置の製造方法は、(a)複数のモジュール基板を一体化したシート状の積層のプリント配線基板(Print Circuit Board)を用意する工程と、(b)個々の前記モジュール基板上に半導体チップを搭載する工程と、(c)前記モジュール基板と前記半導体チップとを電気接続する工程と、(d)前記シート状の積層のプリント配線基板から個々の前記モジュール基板を個片化する工程とを備える。そして、前記(d)工程は、前記モジュール基板から突出した保持部も含めて個片化することを特徴とするものである。

[0012] 更に必要に応じて、(e)個片化した前記モジュール基板をテープ基板に保持することを特徴とするものである。

[0013] また、本発明による半導体装置は、(a)モジュール基板と、(b)前記モジュール基板上に搭載された半導体チップと、(c)前記モジュール基板から突出した保持部とを備

えるものである。

- [0014] 更に必要に応じて、前記モジュール基板に搭載された半導体チップがテープ状に連結されたものであることを特徴とするものである。

発明の効果

- [0015] 本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

- [0016] 不揮発性メモリチップを搭載したICカードを効率よく製造できる。

図面の簡単な説明

- [0017] [図1]本発明の実施の形態における不揮発性メモリチップを搭載したICカードの製造工程を示した平面図である。

[図2]図1に続く不揮発性メモリチップを搭載したICカードの製造工程を示した平面図である。

[図3]図2に続く不揮発性メモリチップを搭載したICカードの製造工程を示した平面図である。

[図4]図3に続く不揮発性メモリチップを搭載したICカードの製造工程を示した平面図である。

[図5]保持部を設けたモジュール基板を示す平面図である。

[図6](a)は、保持部を設けたモジュール基板の一面を示した平面図であり、(b)は、保持部を設けたモジュール基板の他面を示した平面図である。

[図7]保持部を設けたモジュール基板を示す斜視図である。

[図8]実施の形態における不揮発性メモリチップを搭載したICカードの製造工程を示す平面図である。

[図9]図8に続く不揮発性メモリチップを搭載したICカードの製造工程を示した斜視図である。

[図10]図9に続く不揮発性メモリチップを搭載したICカードの製造工程を示した斜視図である。

[図11]図10に続く不揮発性メモリチップを搭載したICカードの製造工程を示した斜視図である。

[図12]図11に続く不揮発性メモリチップを搭載したICカードの製造工程を示した斜視図である。

[図13]図12に続く不揮発性メモリチップを搭載したICカードの製造工程を示した斜視図である。

[図14]不揮発性メモリチップを搭載したICカードの一面を示す平面図である。

[図15]不揮発性メモリチップを搭載したICカードの他面を示す平面図である。

[図16]ICカードチップの回路構成の一例を示した図である。

[図17]コントローラチップの回路構成の一例を示した図である。

[図18]個片化されたモジュール基板とテープ基板との接続方法を変えた例について説明した図である。

[図19]個片化されたモジュール基板に設けられている保持部の形状をT字形状にした例について説明した図である。

[図20]図19のA-A線で切断した断面を示した断面図である。

[図21](a)は、図19に示した接続を実現する一工程を示した断面図であり、(b)は、(a)に続く工程を示した断面図である。

[図22]テープ基板の保持部に段差(オフセット)を設けた例を示した斜視図である。

[図23]モジュール基板の保持部とテープ基板の保持部とその他の接続方法を示した斜視図である。

発明を実施するための最良の形態

[0018] 以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

[0019] また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

[0020] さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特

に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

[0021] 同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

[0022] 本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図を見やすくするため、平面図であってもハッチングを付す場合がある。

[0023] 本実施の形態におけるICカード(半導体装置)の製造方法について、図面を参照しながら説明する。

[0024] まず、図1に示すように、複数のモジュール基板1(斜線を付している)を一体化したリジッド基板2を用意する。また、本実施の形態においては、積層のプリント配線基板(Print Circuit Board)をリジッド基板と表記する。リジッド基板2は、多層配線や微細配線の形成に優れており、例えば、ガラスエポキシ樹脂より形成されている。

[0025] 続いて、図2に示すように、リジッド基板2に形成されている個々のモジュール基板1に不揮発性メモリチップ3およびコントローラチップ4を積層して搭載する。不揮発性メモリチップ3には、フラッシュメモリのように書き換え可能な不揮発性メモリが形成されており、コントローラチップ4には、不揮発性メモリの書き込み動作や読出し動作を制御する回路などが形成されている。この不揮発性メモリチップ3およびコントローラチップ4は、モジュール基板1の中央部ではなく、モジュール基板1の片側によった位置に搭載される。これは、後述するように、モジュール基板1上にICカードチップも効率的に搭載するためである。例えば、不揮発性メモリチップ3およびコントローラチップ4は、図2に示すように、モジュール基板1の中心に対して面取りされている角部がある領域とは反対側の領域に搭載され、モジュール基板1上にICカードチップを搭載する領域が確保されている。このようにICカードチップを搭載する領域を確保することで、大型の不揮発性メモリチップを効率的に配置することができる。

- [0026] 次に、図3に示すように、不揮発性メモリチップ3とモジュール基板1とをボンディングワイヤ5を使用して電気接続する。同様に、コントローラチップ4とモジュール基板1とをボンディングワイヤ5を使用して電気接続する。さらに、必要に応じて、不揮発性メモリチップ3とコントローラチップ4とをボンディングワイヤ5を用いて電気接続する。ここで、図示はしていないが、不揮発性メモリチップ3、コントローラチップ4およびモジュール基板1には、ボンディングパッドがそれぞれ形成されており、これらのボンディングパッド上にボンディングワイヤ5が接続される。なお、積層された不揮発性メモリチップ3とコントローラチップ4のうち、下層に配置される不揮発性メモリチップ3においては、ボンディングワイヤ5を使用せずに、例えばバンプ電極を用いてモジュール基板1と電気接続するようにしてもよい。ボンディングワイヤ5は、例えば金線などから構成されている。
- [0027] 続いて、図4に示すように、モジュール基板1に搭載した不揮発性メモリチップ3およびコントローラチップ4を樹脂6で封止する。このとき、モジュール基板1の全体を覆うように樹脂6を形成するのではなく、不揮発性メモリチップ3、コントローラチップ4およびボンディングワイヤ5を封止するのに必要最小限の領域が樹脂6で封止される。すなわち、樹脂6によって、モジュール基板1が部分的に封止される。これは、後述するように、モジュール基板1上に、不揮発性メモリチップ3およびコントローラチップ4とは異なる部品、たとえば、ICカードチップを搭載するので、ICカードチップ搭載領域は樹脂6で封止せずに確保しておく必要があるからである。本実施の形態においては、不揮発性メモリチップ3およびコントローラチップ4とは異なる部品としてICカードチップを例示するが、特にこれに限られるものではなく、コンデンサ等の受動素子を適宜設けることもできる。
- [0028] 次に、リジッド基板2に一体化して形成された複数のモジュール基板1を個々のモジュール基板1に個片化する。モジュール基板1を個片化する際、個々のモジュール基板1には、突出した保持部7が残るように切断される。このように、本実施の形態では、個々のモジュール基板1だけを個片化するのではなく、モジュール基板1の上下部にある突出した保持部7も含めて個片化することの一つの特徴がある。
- [0029] 従来、ICカードには、ICカードチップだけが搭載されていたが、近年、ICカードの

高機能化および多機能化の要望が高まってきている。このため、ICカードチップの他に、大容量の不揮発性メモリチップをICカードに搭載することが検討されている。このようにICカードチップと不揮発性メモリチップとを搭載するICカードを製造するには、モジュール基板に不揮発性メモリチップとICカードチップを搭載する必要がある。

[0030] ここで、モジュール基板に不揮発性メモリチップとICカードチップとを搭載する製造ラインを新たに作り上げることが考えられる。しかし、このような新しい製造ラインを作り上げるには、コストがかかり効率的ではない。つまり、できるだけ既存の製造ラインを使用することで、効率的に不揮発性メモリチップを搭載したICカードを製造できるのである。また、不揮発性メモリとICカードは、製品自体が異なるので、異なる製造会社で製造する要求がある。したがって、既存の製造ラインを使用する観点からは、不揮発性メモリチップを搭載したICカードを、それぞれ異なる製造会社で分業してICカードを製造することが効率的である。しかし、ICカードを、それぞれ異なる製造会社で分業して製造する場合、製造会社間で受け渡す製品の製品形態が問題となる。すなわち、まず、不揮発性メモリを製造する製造会社の製造ラインでは、モジュール基板を一体化したリジッド基板を使用する。そして、リジッド基板の個々のモジュール基板に不揮発性メモリチップを搭載した後、封止して個々のモジュール基板に個片化する。そして、個片化したモジュール基板を製品としてICカードの製造会社へ出荷する。このように既存の不揮発性メモリの製造ラインを使用する場合、個片化したモジュール基板を出荷することが望ましい。

[0031] これに対し、ICカードを製造する製造会社の製造ラインでは、テープ状の基板を用いてICカードを製造するようになっている。すなわち、ICカードの製造ラインでは、連続した前述のテープ基板にICカードチップを搭載するCOT(Chip On Tape)構造になっている。このため、既存のICカードの製造ラインでは、個片化したモジュール基板を搬入しても、この個片化したモジュール基板にICカードチップを搭載することができない。すなわち、ICカードの製造ラインでは、モジュール基板を個片化しない方が望ましい。このように、製造会社間で受け渡す製品の製品形態が問題となる。

[0032] そこで、本実施の形態では、不揮発性メモリチップ3を搭載したモジュール基板1を個片化する際、モジュール基板1の上下部にある突出した保持部7も含めて個片化

するようにしている。このようにすることで、後述するように、製造会社間で受け渡す製品の製品形態の問題を解決することができる。このため、各製造会社にある既存の製造ラインを使用して、不揮発性メモリチップ3を搭載したICカードを効率よく製造することができる。

[0033] 図6は、保持部7も含めて個片化したモジュール基板1の外観を示す図である。図6(a)は、本実施の形態におけるモジュール基板1の表面を見た図である。図6(a)に示すように、本実施の形態におけるモジュール基板1の表面には、樹脂6で覆われたモールド領域と、電極(ICカードチップ搭載用パターン)8が形成されているICカードチップ搭載領域がある。図6(b)は、本実施の形態におけるモジュール基板1の裏面を見た図である。図6(b)に示すように、本実施の形態におけるモジュール基板1の裏面には、電極8と接続するICカード用裏面電極(ISO電極9という)が形成されている。また、樹脂6で覆われた不揮発性メモリチップ3およびコントローラチップ4と接続する拡張電極10が形成されている。図7は、保持部7も含めて個片化したモジュール基板1を示す斜視図である。図7に示すように、モジュール基板1には、不揮発性メモリチップ3が搭載されており、この不揮発性メモリチップ3上にコントローラチップ4が搭載されている。そして、不揮発性メモリチップ3やコントローラチップ4は、ボンディングワイヤ5を介してモジュール基板1と接続されている。そして、不揮発性メモリチップ3およびコントローラチップ4を覆うように樹脂6が形成されている。一方、樹脂6で覆われていない領域には、電極8が形成されている。この電極8の間には、ICカードチップ搭載領域11が形成されている。また、ICカードチップ搭載領域11側の保持部7には、導体膜による導体パターン12が形成されている。この導体パターン12は、例えば金膜から形成されており、後述するICカードチップのモールド時において、ゲートに形成される樹脂の剥離性を向上させるために形成される。また、この導体パターン12は、保持部7を除くモジュール基板1の外周よりも内側(モジュール基板1の中心側)に延長されて設けられている。このようにこの導体パターン12を形成することで、上述の樹脂の剥離を更に防止することができる。

[0034] このように構成された個片化したモジュール基板1に対して、次に、不揮発性メモリチップ3およびコントローラチップ4の電気的特性検査が実施される。電気的特性検

査は、図6(b)に示した拡張電極10を使用して実施される。個片化したモジュール基板1は、テスト時間が長く、テスト項目の多い不揮発性メモリチップ3およびコントローラチップ4の電気的特性検査において、判定、選別および振り分けが容易である。不揮発性メモリチップ3などの電気的特性検査は、個片化したモジュール基板1をテスト用ソケットに入れることにより行なわれる。テスト用ソケットは、複数並列して配置され、個片化した複数のモジュール基板1を並列的に処理することができるので、電気的特性検査の効率を向上させることができる。つまり、不揮発性メモリチップ3などの電気的特性検査はテスト時間が長い、個片化した複数のモジュール基板1を並列に処理しながら、良品または不良品の選別をすることにより、電気的特性検査の効率を向上させている。

[0035] 本実施の形態では、個片化したモジュール基板1に保持部7が設けられているが、保持部7が設けられていないモジュール基板の電気的特性検査を実施する既存の製造ラインにおいて、モジュール基板を移送するハンドラーやテストソケットなどを共用または小変更することにより、保持部7が設けられているモジュール基板1の電気的特性検査を実施できる。このため、既存の製造ラインを使用して効率よく電気的特性検査を実施することができる。

[0036] 次に、図8に示すように、例えばステンレスなどの耐熱性を有するテープ基板13を用意する。このテープ基板13は、例えばフープ材をパンチングして空間を設けることにより、複数のモジュール基板搭載領域が確保されている。そして、テープ基板13のモジュール基板搭載領域に突き出すように保持部14が設けられている。このように構成されたテープ基板13に対して、図9に示すように、個片化したモジュール基板1を接続する。接続方法は、例えば図9に示すように、テープ基板13に設けられている保持部14にモジュール基板1に設けられている保持部7を配置し、保持部14を折り曲げる(かしめる)ことにより、保持部7と保持部14とを機械的に接続する。これにより、テープ基板13に複数の個片化したモジュール基板1を接続することができる。このようにして、個片化した複数のモジュール基板1を一つのテープ基板13に搭載することができる。すなわち、個片化したモジュール基板1に保持部7を設けることにより、一度個片化したモジュール基板1を再びテープ基板13に容易に搭載することができる。

。

[0037] ここまでの工程が、不揮発性メモリを製造する製造会社の製造ラインで実施される。不揮発性メモリチップ3をモジュール基板1に搭載する製造ラインでは、モジュール基板1を個片化した後、再びモジュール基板1に設けられている保持部7を使用してテープ基板13にモジュール基板1を接続している。このようにモジュール基板1をテープ基板13に搭載することで、ICカードを製造する製造会社の製造ラインにモジュール基板1をテープ状にして出荷することができる。これにより、製造会社間で受け渡す製品の製品形態の問題を解決することができる。

[0038] ここで、不揮発性メモリの製造ラインでは、モジュール基板1を個片化し、その後再び出荷する製品形態をテープ状とするため、テープ基板13にモジュール基板1を接続している。したがって、不揮発性メモリの製造ラインでは、モジュール基板1を個片化せずにリジッド基板2に一体化した状態で工程を実施して出荷することが考えられる。しかし、モジュール基板1を個片化しないと以下に示す不都合が生じる。すなわち、不揮発性メモリの電気的特性検査は、基本的にテスト項目が多くテスト時間が長くなる。このため、モジュール基板1を個片化して、同時に複数の不揮発性メモリを並列的に検査している。この方法によれば、不良品が発見された場合、その時点で不良品を除去し、不良品を除去することにより空いたテストソケットに新たなモジュール基板1をセットして検査を実施できる。このため、効率よく電気的特性検査を実施できるのである。

[0039] 一方、モジュール基板1がリジッド基板2に一体化した状態では、テープ状に並んだ不揮発性メモリを直列的にしか電気的特性検査が実施できないので、テスト時間の長い不揮発性メモリでは効率が悪くなる。また、電気的特性検査の結果、不良品が発見されても、一体化したリジッド基板2から除去することができず、不良品が接続されたまま製品として出荷されることになってしまう。さらに、既存の製造ラインでは、個片化したモジュール基板1の状態で電気的特性検査を実施するようになっているので、一体化したリジッド基板2の状態で電気的特性検査を実施するには、既存の製造ラインとは異なる構成に変更する必要がある。このような理由で、不揮発性メモリの製造ラインでは、モジュール基板1を個片化する必要がある。したがって、ICカードを製

造する製造会社に受け渡す製品の製品形態をテープ状にするには、本実施の形態で説明しているように、個片化したモジュール基板1の保持部7を使用して、再びテープ基板13に個片化したモジュール基板1を搭載する必要がある。

[0040] なお、本実施の形態では、テープ基板13の材料としてステンレスから構成される例を示したが、これに限らず、例えば耐熱性を有する樹脂シートや耐熱紙から構成してもよい。テープ基板13の材料に耐熱性が必要とされるのは、後述するICカードの製造ラインでモジュール基板1に搭載するICカードチップを封止する際の加熱にテープ基板13が耐える必要があるからである。したがって、テープ基板13の材料には、ICカードチップを封止する際の加熱に耐えられる程度の耐熱性が要求される。ここで、テープ基板13として、樹脂シートや耐熱紙や不織布を使用する場合、テープ基板13と個片化されたモジュール基板1との接続は、機械的接続ではなく、例えば接着剤を用いた接続とすることができる。また、接着剤の代わりに、テープ状の基板を融着させて接続することも可能である。

[0041] 次に、複数のモジュール基板1を接続したテープ基板13を用いてICカードを製造する工程について説明する。ここからの工程は、ICカードを製造する製造会社の製造ラインで実施される。

[0042] 図10に示すように、テープ基板13に接続された個々のモジュール基板1上にICカードチップ15を搭載する。このICカードチップ15は、モジュール基板1のICカードチップ搭載領域に搭載される。そして、図11に示すように、ICカードチップ15と電極8とをボンディングワイヤ16を用いて電気接続する。ボンディングワイヤ16は、例えば、金線から構成されている。

[0043] 次に、図12に示すように、ICカードチップ15およびボンディングワイヤ16を樹脂17で封止する。樹脂17による封止は、例えばトランスファモールディング方法を使用することができる。このとき、樹脂17を流入するランナ／ゲート部分は、モジュール基板1の保持部7に形成することができる。この保持部7には、図7に示すように、金膜による導体パターン12が形成されているため、保持部7のランナ／ゲート部分に形成された樹脂17の剥離性を向上させることができる。樹脂17は、例えば、モジュール基板1の上部方向から保持部7に形成されたランナ／ゲート部分に注入され、このランナ／ゲ

ート部分からモジュール基板1に搭載されたICカードチップ15を覆うように形成される。

[0044] 続いて、図13に示すように、モジュール基板1を接続したテープ基板13から個々のモジュール基板1を分離する。このとき、モジュール基板1は、保持部7とモジュール基板1の接続部分で切断される。モジュール基板1と樹脂17を両方切断する切断方法としては、例えば、金型を使用する方式、ウォータジェット方式あるいはダイヤモンドソーを用いた切断方式を使用することができる。

[0045] 次に、個片化したモジュール基板1をプラスチック製のカード基板18に埋め込むことにより、図14および図15に示すようなICカードを製造することができる。図14は完成したICカードの一面を示した図であり、図15は図14とは反対側の面を示した図である。

[0046] また、本実施の形態のモジュールの構造は、不揮発性メモリチップとそのコントローラを搭載した領域の封止部と、ICカードチップを搭載した領域の封止部が分離されている。これにより、カードの曲げに対する柔軟性を向上させることができるという特性を有する。

[0047] 本実施の形態によれば、不揮発性メモリの製造ラインでモジュール基板に不揮発性メモリチップを搭載して、モジュール基板を個片化する。このとき、モジュール基板には、保持部が設けられており、電気的特性検査を実施した後、保持部を用いてテープ基板に接続される。そして、テープ状に一体化されたモジュール基板がICカードの製造ラインへ出荷される。その後、ICカードの製造ラインでは、テープ状に一体化されたモジュール基板を使用して、ICカードが製造される。したがって、不揮発性メモリの製造ラインおよびICカードの製造ラインの両方で、既存の設備を利用できるので、不揮発性メモリを搭載したICカードを効率よく製造することができる。すなわち、既存の不揮発性メモリの製造ラインでは、個片化したモジュール基板を出荷する形態となっており、既存のICカードの製造ラインでは、テープ状に一体化したモジュール基板を使用してICカードが製造される。このとき、不揮発性メモリの製造ラインからICカードの製造ラインへモジュール基板を受け渡す際、モジュール基板を一体化したテープ基板で受け渡すことが望ましいが、モジュール基板は個片化されているので

問題となる。しかし、本実施の形態では、個片化したモジュール基板を保持部によってテープ基板に一体化しているので、不揮発性メモリの製造ラインによる工程を実施した後、複数のモジュール基板をテープ状にした状態で、ICカードの製造ラインへモジュール基板を受け渡すことができる。

[0048] なお、本実施の形態では、不揮発性メモリの製造ラインで、モジュール基板を保持部でテープ基板に接続する工程まで実施するように記載している。しかし、不揮発性メモリの製造ラインでは、不揮発性メモリの電気的特性検査までを実施し、個片化したモジュール基板を保持部でテープ基板に接続する工程をICカードの製造ラインで実施するようにしてもよい。この不揮発性メモリの電気的特性検査は、必要によっては省略することができる。

[0049] 次に、ICカードチップ20(図10のICカードチップ15に対応)、不揮発性メモリチップ21(図7の不揮発性メモリチップ3に対応)およびコントローラチップ22(図7のコントローラチップ4に対応)の回路構成について説明する。

[0050] 不揮発性メモリチップ21の主面には、例えば、電氣的にデータの消去及び書き込み可能なフラッシュメモリ等のような不揮発性のメモリ回路が形成されている。不揮発性メモリチップ21の記憶容量は、他のICカードチップ20やコントローラチップ22のメモリ部に比べて大容量化されている。不揮発性メモリチップ21の主面のボンディングパッドは、ボンディングワイヤを通じてモジュール基板と電氣的に接続されている。ボンディングワイヤは、例えば金(Au)細線等からなる。不揮発性メモリチップ21のメモリ回路を構成する複数のメモリセルは、例えばメモリセルのフローティングゲート等に電子が注入されると閾値電圧が上昇し、また、フローティングゲート等から電子を引き抜くと閾値電圧が低下するようになっている。メモリセルは、データ読み出しのためのワード線電圧に対する閾値電圧の高低に応じた情報を記憶することになる。特に制限されないが、例えばメモリセルトランジスタの閾値電圧が低い状態を消去状態、高い状態を書き込み状態とする。

[0051] ICカードチップ20の主面には、例えばICカードマイコン回路が形成されている。このICカードマイコン回路は、セキュリティコントローラとしての機能を有する回路であり、例えば電子決済サービスなどに利用可能なISO/IEC15408の評価・認証機関

による認証済み機能を実現している。このICカードマイコン回路は、例えばCPU (Central Processing Unit: 中央演算処理装置)、マスクROM (Read Only Memory)、RAM (Random Access Memory)、EEPROM (Electrically Erasable Programmable ROM) およびその他の演算回路等のような集積回路を有している。マスクROMには、例えば実行プログラムや暗号アルゴリズム等が格納されている。また、RAMは、例えばデータ処理用のメモリとしての機能を有している。また、EEPROMは、データ格納用のメモリとしての機能を有している。このICカードチップ20が搭載されたICカードは、ホストから認証要求があったとき、EEPROMに保有された所定の認証証明書を送り、これに対して認証を得ることを条件に、後続の通信処理が可能にされるようになっている。このようなセキュリティ処理の動作プログラムはマスクROMが保有している。

[0052] 図16はICカードチップ20内のICカードマイコン回路の一例を示している。ICカードマイコン回路は、CPU20a、ワークRAMとしてのRAM20b、タイマ20c、EEPROM20d、コプロセッサユニット20e、マスクROM20f、システムコントロールロジック20g、入出力ポート(I/Oポート) 20h、データバス20iおよびアドレスバス20jを有している。

[0053] マスクROM20fはCPU20aの動作プログラム(暗号化プログラム、復号プログラム、インタフェース制御プログラム等) およびデータを格納するのに利用される。RAM20bはCPU20aのワーク領域またはデータの一時記憶領域とされ、例えばSRAM若しくはDRAMからなる。I/Oポート20hにICカードコマンドが供給されると、システムコントロールロジック20gがこれをデコードし、当該コマンドの実行に必要な処理プログラムをCPU20aに実行させる。すなわち、CPU20aは、システムコントロールロジック20gから指示されるアドレスでマスクROM20fをアクセスして命令をフェッチし、フェッチした命令をデコードし、デコード結果に基づいてオペランドフェッチやデータ演算を行う。コプロセッサユニット20eはCPU20aの制御に従ってRSAや楕円曲線暗号演算における剰余演算処理などを行う。

[0054] I/Oポート20hは1ビットの入出力端子I/Oを有し、データの入出力と外部割り込み信号の入力に兼用される。I/Oポート20hはデータバス20iに結合され、データバス20iにはCPU20a、RAM20b、タイマ20c、EEPROM20dおよびコプロセッサ

サユニット20e等が電氣的に接続される。

[0055] システムコントロールロジック20gは、ICカードマイコン回路の動作モードの制御および割り込み制御を行い、更に暗号鍵の生成に利用する乱数発生ロジック等を有する。ICカードマイコン回路はリセット信号／RESによってリセット動作が指示されると、内部が初期化され、CPU20aはEEPROM20dのプログラムの先頭番地から命令実行を開始する。ICカードマイコン回路はクロック信号CLKに同期して動作する。

[0056] EEPROM20dは、電氣的に消去処理及び書込み処理が可能にされ、個人を特定するために用いられるID (Identification) 情報や認証証明書などのデータを格納する領域として用いられる。EEPROM20dに代えてフラッシュメモリあるいは強誘電体メモリなどを採用しても良い。ICカードマイコン回路は外部とのインタフェースに外部端子を用いる接触インタフェースをサポートする。

[0057] 次に、コントローラチップ22の主面には、例えばインタフェースコントローラ回路が形成されている。インタフェースコントローラ回路は、外部からの指示に従った制御態様、あるいは内部であらかじめ決定された設定に従って外部インタフェース動作とメモリインタフェース動作を制御する機能を有している。インタフェースコントローラ回路の機能は、外部接続端子を介して外部とやりとりするコマンドやバスの状態に応ずるメモリカードインタフェース制御態様の認識を行なう。また、認識したメモリカードインタフェース制御態様に応ずるバス幅の切替え、認識したメモリカードインタフェース制御態様に応ずるデータフォーマット変換も行なう。さらに、パワーオンリセット機能、ICカードチップ20内のICカードマイコン回路とのインタフェース制御、不揮発性メモリチップ21内のメモリ回路とのインタフェース制御、及び電源電圧変換等を行なう。また、これらの動作は、使用目的に応じてそれらの全て、または一部を行っても良い。

[0058] 図17はインタフェースコントローラ回路22の一例を示している。なお、図17中のメモリ回路21aは、不揮発性メモリチップ21に形成されたメモリ回路を示している。

[0059] インタフェースコントローラ回路22は、ホストインタフェース回路22a、マイクロコンピュータ22b、フラッシュコントローラ22c、バッファコントローラ22d、バッファメモリ22eおよびICカード用インタフェース回路22fを有している。バッファメモリ22eはDRAMまたはSRAM等から成る。ICカード用インタフェース回路22fにはICカードマイコン

回路20が電氣的に接続される。マイクロコンピュータ22bはCPU(中央処理装置)22b1、CPU22b1の動作プログラムを保有するプログラムメモリ(PGM)22b2およびCPU22b1のワーク領域に利用されるワークメモリ(WRAM)22b3等を有している。

[0060] ホストインタフェース回路22aは、メモリカードイニシャライズコマンドの発行等を検出すると、割込みによってマイクロコンピュータ22bに対応するインタフェース制御態様の制御プログラムを実行可能にする。マイクロコンピュータ22bはその制御プログラムを実行する事によってホストインタフェース回路22aによる外部インタフェース動作を制御する。また、フラッシュコントローラ22cによるメモリ回路21aに対するアクセス(書き込み、消去および読み出し動作)とデータ管理を制御し、バッファコントローラ22dによるメモリカード固有のデータフォーマットとメモリに対する共通のデータフォーマットとの間のフォーマット変換を制御する。バッファメモリ22eには、メモリ回路21aから読み出されたデータまたはメモリ回路21aに書き込まれるデータが一時的に保持される。フラッシュコントローラ22cはメモリ回路21aをハードディスク互換のファイルメモリとして動作させ、データをセクタ単位で管理することもできる。なお、フラッシュコントローラ22cは図示を省略するECC回路を備え、メモリ回路21aへのデータ格納に際してECCコードを付加し、読み出しデータに対してECCコードによるエラー検出・訂正処理を行う。また、使用目的に応じてICカード用のインタフェース22fを省略することも可能である。

[0061] 次に、本実施の形態における変形例について説明する。

[0062] 図18は、個片化されたモジュール基板1とテープ基板13との接続方法を変えた例について説明した図である。図9では、モジュール基板1に設けられた保持部7をテープ基板13に設けられた保持部14の上部に接続している例を示している。これに対し、図18では、モジュール基板1に設けられた保持部7をテープ基板13に設けられた保持部14で覆うように接続している。このように接続することで、モジュール基板1に搭載されたICカードチップを樹脂封止する際、樹脂を流入するランナ／ゲートをテープ基板13に沿った水平方向に形成することができる。テープ基板13は、例えば、ステンレスのような金属材料から形成されているので、加工精度がよく、このテープ基板13上にランナ／ゲートを形成しても樹脂漏れを防止することができるからである。

なお、モジュール基板1に形成されている保持部7は、例えば樹脂から形成されているので、その厚さのばらつきは大きくなる。このため、樹脂封止する際は、保持部7の裏面側から厚みのばらつきを吸収する可動プレートで抑えて樹脂漏れを防止する必要がある。

[0063] 図19は、個片化されたモジュール基板1に設けられている保持部7の形状をT字形状にした例について説明した図である。図19に示すように、T字形状にした保持部7に貫通孔26を設け、この貫通孔26に接続部材27を通すことにより、個々のモジュール基板1を接続している。このように構成しても、モジュール基板1を一体化することができる。図19に示した構成によれば、保持部7自体が一体化するテープ基板としての役割を有するので、新たにテープ基板を用意する必要がない利点がある。接続部材27は、例えば金属材料から構成することができる。また、保持部7には前述の貫通孔26の他に搬送用の孔26aが設けられている。

[0064] 図20は、図19のA-A線で切断した断面を示した断面図である。図20に示すように、保持部7に設けられた貫通孔26に接続部材27が挿入されてかしめられていることがわかる。このように貫通孔26を設けた保持部7を接続部材27で接続する方法について図21を参照しながら説明する。図21(a)に示すように、それぞれ異なる保持部7に形成された貫通孔26にコの字形状をした接続部材27を挿入する。そして、図21(b)に示すように、挿入した接続部材27の上部を折り曲げることにより、接続部材27をかしめる。このようにして、T字形状をした保持部7を用いて複数のモジュール基板を接続することができる。

[0065] 図22は、テープ基板13の保持部14に段差(オフセット)28を設けた例を示した図である。図22に示すように、保持部14に段差28を設けることにより、モジュール基板の保持部とテープ基板13の保持部14とを接続する際、段差28が、モジュール基板の保持部の厚さを吸収できるので、モジュール基板の表面とテープ基板13の高さを揃えることができる。

[0066] 図23は、モジュール基板1の保持部7とテープ基板13の保持部14とその他の接続方法を示した図である。図23に示すように、モジュール基板1に設けられている保持部7に貫通孔29が設けられている。そして、この貫通孔29に突起状の保持部14を挿入

し、折り曲げることによって保持部7と保持部14が接続されている。このように構成することによっても、複数のモジュール基板1をテープ基板13に接続することができる。

[0067] 以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

[0068] 前記実施の形態では、別会社における不揮発性メモリの製造ラインとICカードの製造ラインとを使用する例について説明したが、例えば同じ会社内の不揮発性メモリの製造ラインとICカードの製造ラインとを使用する場合にも適用することができる。

産業上の利用可能性

[0069] 本発明は、不揮発性メモリチップを搭載したICカードを製造する製造業に幅広く利用することができる。

請求の範囲

- [1] (a)複数のモジュール基板を一体化した配線基板を用意する工程と、
(b)個々の前記モジュール基板上に半導体チップを搭載する工程と、
(c)前記モジュール基板と前記半導体チップとを電気接続する工程と、
(d)前記配線基板から個々の前記モジュール基板を個片化する工程とを備え、
前記(d)工程は、前記モジュール基板から突出した保持部も含めて個片化することを特徴とする半導体装置の製造方法。
- [2] さらに、前記半導体チップを封止する工程を備えることを特徴とする請求項1記載の半導体装置の製造方法。
- [3] さらに、個片化した前記モジュール基板に搭載されている前記半導体チップの電気的特性検査を実施する工程を備えることを特徴とする請求項1記載の半導体装置の製造方法。
- [4] さらに、個片化した前記モジュール基板にある前記保持部を使用して、複数の前記モジュール基板をテープ基板に接続する工程を備えることを特徴とする請求項1記載の半導体装置の製造方法。
- [5] 前記テープ基板は、フープ材をパンチングして前記モジュール基板の搭載領域に空間を設けていることを特徴とする請求項4記載の半導体装置の製造方法。
- [6] 前記テープ基板は、ICカードの製造工程で使用されるものであることを特徴とする請求項4記載の半導体装置の製造方法。
- [7] 前記テープ基板は、耐熱性を有することを特徴とする請求項4記載の半導体装置の製造方法。
- [8] 前記モジュール基板と前記テープ基板とは機械的に接続されていることを特徴とする請求項4記載の半導体装置の製造方法。
- [9] 前記モジュール基板と前記テープ基板とは接着剤または融着によって接続されていることを特徴とする請求項4記載の半導体装置の製造方法。
- [10] 前記テープ基板は、金属から構成されていることを特徴とする請求項4記載の半導体装置の製造方法。
- [11] 前記テープ基板は、樹脂シートから構成されていることを特徴とする請求項4記載

の半導体装置の製造方法。


- [12] 前記テープ基板は、耐熱性の紙または不織布から構成されていることを特徴とする請求項4記載の半導体装置の製造方法。
- [13] 前記半導体チップは、不揮発メモリチップと前記不揮発性メモリチップを制御するコントローラチップとを搭載したものであることを特徴とする請求項1記載の半導体装置の製造方法。
- [14] 前記モジュール基板を部分的に封止していることを特徴とする請求項2記載の半導体装置の製造方法。
- [15] 前記半導体チップは、前記モジュール基板の片側によった位置に搭載されることを特徴とする請求項1記載の半導体装置の製造方法。
- [16] 前記モジュール基板にある一つの角部は面取りが施されており、前記半導体チップは、前記モジュール基板の中心に対して面取りされている前記角部がある領域とは反対側の領域に搭載されることを特徴とする請求項1記載の半導体装置の製造方法。
- [17] 前記モジュール基板には、前記半導体チップとは異なるICカードチップを搭載する領域が確保されていることを特徴とする請求項1記載の半導体装置の製造方法。
- [18] 前記モジュール基板には、前記ICカードチップ搭載用のパターンが形成されていることを特徴とする請求項17記載の半導体装置の製造方法。
- [19] 前記保持部には、導体パターンが形成されていることを特徴とする請求項1記載の半導体装置の製造方法。
- [20] 前記導体パターンは、金膜より形成されていることを特徴とする請求項19記載の半導体装置の製造方法。
- [21] 複数の前記モジュール基板を前記テープ基板に接続した状態で、前記モジュール基板に前記半導体チップとは異なるICカードチップを搭載する工程を備えることを特徴とする請求項4記載の半導体装置の製造方法。
- [22] 前記ICカードチップを樹脂で封止する工程を備えることを特徴とする請求項21記載の半導体装置の製造方法。
- [23] 前記モジュール基板と前記保持部との間を切断して前記モジュール基板を個片化

する工程を備えることを特徴とする請求項22記載の半導体装置の製造方法。

- [24] 前記モジュール基板と前記保持部との切断には、金型を用いた方式、ウォータジェット方式あるいはダイヤモンドソーを用いた切断方式を使用することを特徴とする請求項23記載の半導体装置の製造方法。
- [25] (a) モジュール基板と、
(b) 前記モジュール基板上に搭載された半導体チップと、
(c) 前記モジュール基板から突出した保持部とを備えることを特徴とする半導体装置。
- [26] 前記半導体チップは封止されていることを特徴とする請求項25記載の半導体装置。
- [27] 前記半導体チップは、不揮発性メモリチップと前記不揮発性メモリチップを制御するコントローラチップを搭載したものであることを特徴とする請求項26記載の半導体装置。
- [28] 前記保持部には、貫通孔が形成されていることを特徴とする請求項25記載の半導体装置。
- [29] 前記保持部は、T字形状をしていることを特徴とする請求項28記載の半導体装置。
- [30] 前記半導体装置は更に、
(d) 前記半導体チップが搭載された領域とは異なる領域の前記モジュール基板上に搭載されたICチップを備えることを特徴とする請求項25記載の半導体装置。


[図1]

図 1




[図2]

図 2




[図3]

図 3




[図4]

図 4




[図5]

図 5




[図6]

図 6




[図7]




[図8]

図 8




[図9]

図 9




[図10]

図 10




[図11]

図 11




[図12]

図 12




[図13]

図 13




[図14]

図 14




[図15]


図 15



[図16]




[図17]




[図18]

図 18




[図19]


図 19



[図20]




[図21]




[図22]

図 22



[図23]

図 23



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/013238

A. CLASSIFICATION OF SUBJECT MATTER

H01L21/50(2006.01), **H01L23/12**(2006.01), **G06K19/077**(2006.01)

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/50(2006.01), **H01L23/12**(2006.01), **G06K19/077**(2006.01)

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2005
Kokai Jitsuyo Shinan Koho	1971-2005	Toroku Jitsuyo Shinan Koho	1994-2005

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y A	JP 2001-210750 A (NEC Corp.), 03 August, 2001 (03.08.01), Par. Nos. [0012] to [0013]; Figs. 1 to 4 (Family: none)	1, 2, 14, 25, 26 3, 13, 15, 27, 30 16-20, 28, 29
X Y A	JP 11-307679 A (NEC Saitama, Ltd.), 05 November, 1999 (05.11.99), Par. Nos. [0021] to [0044]; Figs. 1 to 4 (Family: none)	25, 26 1-3, 27, 30 28, 29
Y A	JP 10-98060 A (Rohm Co., Ltd.), 14 April, 1998 (14.04.98), Par. Nos. [0003] to [0022]; Figs. 1 to 10 (Family: none)	3 4-12, 21-24



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance
 "E" earlier application or patent but published on or after the international filing date
 "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
 "O" document referring to an oral disclosure, use, exhibition or other means
 "P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
 "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
 "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
 "&" document member of the same patent family

Date of the actual completion of the international search
13 October, 2005 (13.10.05)

Date of mailing of the international search report
25 October, 2005 (25.10.05)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/013238

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2005-122657 A (Renesas Technology Corp.), 12 May, 2005 (12.05.05), Par. Nos. [0015] to [0038]; Figs. 37 to 41 & US 2005/0082375 A1	13, 15, 27, 30 1-3, 14, 16-18
A	JP 2000-138307 A (Hitachi Cable, Ltd.), 16 May, 2000 (16.05.00), Par. Nos. [0026] to [0047]; Figs. 1 to 7 (Family: none)	4-12, 21-24
A	JP 2000-133748 A (Matsushita Electronics Corp.), 12 May, 2000 (12.05.00), Par. Nos. [0094] to [0133]; Figs. 5 to 32 (Family: none)	4-12, 21-24

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl.⁷ H01L21/50 (2006.01), H01L23/12 (2006.01), G06K19/077 (2006.01)

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl.⁷ H01L21/50 (2006.01), H01L23/12 (2006.01), G06K19/077 (2006.01)

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2005年
日本国実用新案登録公報	1996-2005年
日本国登録実用新案公報	1994-2005年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X Y A	JP 2001-210750 A (日本電気株式会社) 2001. 08. 03, 段落 0012-0013, 第 1-4 図 (ファミリーなし)	1, 2, 14, 25, 26 3, 13, 15, 27, 30 16-20, 28, 29
X Y A	JP 11-307679 A (埼玉日本電気株式会社) 1999. 11. 05, 段落 0021-0044, 第 1-4 図 (ファミリーなし)	25, 26 1-3, 27, 30 28, 29

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

13. 10. 2005

国際調査報告の発送日

25. 10. 2005

国際調査機関の名称及びあて先

日本国特許庁 (ISA/J P)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

坂本 薫昭

電話番号 03-3581-1101 内線 3471

4 R

3547

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y A	JP 10-98060 A (ローム株式会社) 1998.04.14, 段落 0003-0022, 第1-10 図 (ファミリーなし)	3 4-12, 21-24
Y A	JP 2005-122657 A (株式会社ルネサステクノロジ) 2005.05.12, 段落 0015-0038, 第 37-41 図 & US 2005/0082375 A1	13, 15, 27, 30 1-3, 14, 16-18
A	JP 2000-138307 A (日立電線株式会社) 2000.05.16, 段落 0026-0047, 第 1-7 図 (ファミリーなし)	4-12, 21-24
A	JP 2000-133748 A (松下電子工業株式会社) 2000.05.12, 段落 0094-0133, 第 5-32 図 (ファミリーなし)	4-12, 21-24