

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2025年2月13日(13.02.2025)



(10) 国際公開番号


WO 2025/033118 A1

- (51) 国際特許分類:
H02M 7/48 (2007.01) H01L 25/18 (2023.01)
H01L 25/07 (2006.01)
- (21) 国際出願番号: PCT/JP2024/025493
- (22) 国際出願日: 2024年7月16日(16.07.2024)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2023-129544 2023年8月8日(08.08.2023) JP
- (71) 出願人: 株式会社デンソー (DENSO CORPORATION) [JP/JP]; 〒4488661 愛知県刈谷市昭和町1丁目1番地 Aichi (JP).
- (72) 発明者: 橋本 侑也 (HASHIMOTO Yuya); 〒4488661 愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内 Aichi (JP).
- (74) 代理人: 野々部 泰平, 外(NONOBE Taihei et al.); 〒4600003 愛知県名古屋市中区錦2丁目1番3号 瀧定ビル3階 Aichi (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, MG, MK, MN, MU, MW, MX, MY, MZ,

(54) Title: SEMICONDUCTOR DEVICE AND POWER CONVERSION DEVICE

(54) 発明の名称: 半導体装置および電力変換装置

図2



(57) Abstract: A semiconductor device (21) comprises: a first semiconductor element (30H) that forms an upper arm; and a second semiconductor element (30L) that forms a lower arm. The first semiconductor element (30H) and the second semiconductor element (30L) are provided side by side. These semiconductor devices constitute a semiconductor element group. The semiconductor device (21) comprises a snubber circuit component (40) that forms a snubber circuit (13) connected in parallel with the upper arm and the lower arm. The snubber circuit component (40) is provided adjacent to the semiconductor element group in the element alignment direction in which the first semiconductor element (30H) and



WO 2025/033118 A1

NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,
QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG,
US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保
護が可能): ARIPO (BW, CV, GH, GM, KE, LR, LS,
MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG,
ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU,
TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ,
DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS,
IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT,
RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF,
CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE,
SN, TD, TG).

添付公開書類 :

一 国際調査報告 (条約第21条(3))

the second semiconductor element (30L) are aligned.

(57) 要約 : 半導体装置 (21) は、上アームを形成する第1の半導体素子 (30H) と、下アームを形成する第2の半導体素子 (30L) とを備える。第1の半導体素子 (30H) と第2の半導体素子 (30L) とは、並んで設けられている。これらの半導体装置は、半導体素子群を構成する。半導体装置 (21) は、上アームおよび下アームに対して並列に接続されているスナバ回路 (13) を形成するスナバ回路部品 (40) を備える。スナバ回路部品 (40) は、半導体素子群に対して、第1の半導体素子 (30H) と第2の半導体素子 (30L) とが並ぶ素子並び方向に隣り合って設けられている。

明 細 書

発明の名称：半導体装置および電力変換装置

関連出願の相互参照

[0001] この出願は、2023年8月8日に日本に出願された特許出願第2023-129544号を基礎としており、基礎の出願の内容を、全体的に、参照により援用している。

技術分野

[0002] この明細書における開示は、半導体装置および電力変換装置に関する。

背景技術

[0003] 特許文献1は、図1～図3等を参照すると、上アームを構成する半導体素子と下アームを構成する半導体素子との両方にスナバ回路が隣接するモジュールを開示する。スナバ回路は、上アームの半導体素子と下アームの半導体素子とが並ぶ方向に対して直交する方向に、両方の半導体素子と並んで配置されている。

先行技術文献

特許文献

[0004] 特許文献1：特開2015-207739号公報

発明の概要

[0005] 特許文献1のモジュールによれば、スナバ回路は、両方の半導体素子と向かい合うため、両方の半導体素子からの放熱の影響を受けやすいことになる。

[0006] この明細書における開示の目的は、スナバ回路に対する半導体素子の熱影響を抑えることを図る半導体装置および電力変換装置を提供することである。

[0007] この明細書に開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。また、特許請求の範囲およびこの項に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具

体的手段との対応関係を示す一例であって、技術的範囲を限定するものではない。

[0008] 開示された半導体装置の一つは、上アームを形成する第1の半導体素子と、第1の半導体素子に対して並んで設けられて、下アームを形成する第2の半導体素子と、上アームおよび下アームに対して並列に接続されているスナバ回路を形成するスナバ回路部品と、を備え、

スナバ回路部品は、第1の半導体素子と第2の半導体素子とが並んで形成される半導体素子群に対して、第1の半導体素子と第2の半導体素子とが並ぶ素子並び方向に隣り合って設けられている。また、開示された電力変換装置の一つは、前述の半導体装置と、平滑コンデンサとを備える。

[0009] この半導体装置によれば、並んで配置されている第1の半導体素子と第2の半導体素子のうち、一方に隣り合い他方には隣合わないスナバ回路部品を提供する。これにより、上下アームを構成する半導体素子のうち、他方の半導体素子からスナバ回路への熱影響を抑えることを実現する。この半導体装置は、スナバ回路に対する半導体素子の熱影響を抑えることができる。また、この半導体装置を備える構成により、スナバ回路に対する半導体素子の熱影響を抑えることができる電力変換装置を提供できる。

図面の簡単な説明

[0010] [図1]第1実施形態の電力変換装置に係る回路図である。

[図2]半導体装置の構成を説明するための平面図である。

[図3]半導体装置の一部の構成を示す断面図である。

[図4]上下各アームの半導体素子およびスナバ回路の位置関係を示す平面図である。

[図5]上下各アームの半導体素子およびスナバ回路の位置関係を示す平面図である。

[図6]上下各アームの半導体素子およびスナバ回路の位置関係を示す平面図である。

発明を実施するための形態

[0011] 以下に、図面を参照しながら本開示を実施するための複数の形態を説明する。各形態において先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を適用することができる。各実施形態で具体的に組み合わせが可能であることを明示している部分同士の間組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても実施形態同士を部分的に組み合わせることも可能である。

[0012] 第1実施形態

電力変換装置の一例を開示する第1実施形態について図1～図6を参照しながら説明する。電力変換装置の適用例は以下である。電力変換装置は、電気自動車、ハイブリッド車、プラグインハイブリッド車等の車両に搭載された車載用電力変換装置に適用することができる。電力変換装置は、電動垂直離着陸機やドローン等の飛行体、船舶、建設機械、農業機械等に搭載することもできる。以下に、電力変換装置を車両に適用される例について説明する。

[0013] 図1に示すように、車両の駆動システム1は、直流電源2とモータジェネレータ3と電力変換装置4とを備える。直流電源2は、充放電可能な二次電池で構成された直流電圧源である。二次電池は、例えば、リチウムイオン電池、ニッケル水素電池等である。モータジェネレータ3は、例えば、三相交流方式の回転電機である。モータジェネレータ3は、車両の走行駆動源、すなわち電動機として機能する。モータジェネレータ3は、回生時に発電機として機能する。電力変換装置4は、直流電源2とモータジェネレータ3との間で電力変換を実施する。

[0014] 電力変換装置4は電力変換回路を備える。電力変換装置4は、図1に示すように、平滑コンデンサ5と、電力変換回路であるインバータ6とを備える。平滑コンデンサ5は、主として、直流電源2から供給される直流電圧を平滑化する機能を有する。平滑コンデンサ5は、高電位側の電源ラインである

Pライン7と低電位側の電源ラインであるNライン8とに接続されている。

[0015] 平滑コンデンサ5は、直流電源2に並列に接続されている。Pライン7は直流電源2の正極端子に接続されている。Nライン8は直流電源2の負極端子に接続されている。平滑コンデンサ5の正極端子は、直流電源2とインバータ6との間において、Pライン7に接続されている。平滑コンデンサ5の負極端子は、直流電源2とインバータ6との間において、Nライン8に接続されている。Pライン7は、それぞれ電気部品と電気部品とを接続する複数のPバスバを備えている。Nライン8は、それぞれ電気部品と電気部品とを接続する複数のNバスバを備えている。

[0016] インバータ6は、DC-AC変換回路である。インバータ6は、制御回路基板に設けられた制御回路によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ3へ出力する。この作動により、モータジェネレータ3は、所定のトルクを発生するように駆動する。インバータ6は、車両の回生制動時、車輪からの回転力を受けてモータジェネレータ3が発電した三相交流電圧を制御回路のスイッチング制御にしたがい直流電圧に変換する。変換された直流電力はPライン7へ出力される。このようにして、インバータ6は直流電源2とモータジェネレータ3との間で双方向の電力変換を実施する。

[0017] スwitching素子の制御回路は、MOSFET11を動作させるための駆動指令を生成し、駆動回路に出力する。制御回路は、例えば上位ECUから入力されるトルク要求、各種センサにて検出された信号に基づいて、駆動指令を生成する。ECUは、Electronic Control Unitの略称である。各種センサとして、例えば電流センサ、回転角センサ、電圧センサがある。電流センサは、各相の巻線3aに流れる相電流を検出する。回転角センサは、モータジェネレータ3の回転子の回転角を検出する。電圧センサは、平滑コンデンサ5の両端電圧を検出する。制御回路は、駆動指令として、たとえばPWM信号を出力する。制御回路は、たとえばプロセッサおよびメモリを備えて構成されている。PWMは、Pulse Width Modulationの略称である。

- [0018] インバータ6は、三相の各相に対応した上下アーム回路9を備える。上下アーム回路9はレグと称されることがある。上下アーム回路9は、上アーム9Hと下アーム9Lとを有している。上アーム9Hおよび下アーム9Lは、上アーム9HをPライン7側、下アーム9LをNライン8側としてPライン7とNライン8との間で直列接続されている。
- [0019] 上アーム9Hと下アーム9Lとの接続点は、出力ライン10を介して、モータジェネレータ3における対応する相の巻線3aに接続されている。上下アーム回路9のうち、U相の上下アーム回路9Uは、対応する出力ライン10を介してU相の巻線3aに接続されている。V相の上下アーム回路9Vは、対応する出力ライン10を介してV相の巻線3aに接続されている。W相の上下アーム回路9Wは、対応する出力ライン10を介してW相の巻線3aに接続されている。出力ライン10の少なくとも一部は、例えばバスバなどの導電部材により構成されている。
- [0020] インバータ6は、6つのアームを有している。各アームは、スイッチング素子を備えている。各アームを構成するスイッチング素子の数は特に限定されない。一つでもよいし、複数でもよい。複数の場合、互いに並列接続された複数のスイッチング素子は、共通のゲート駆動信号により、互いに同じタイミングでオン駆動、オフ駆動する。
- [0021] この明細書では、各アームを構成するスイッチング素子として、nチャンネル型のMOSFET11を採用している。MOSFETは、Metal Oxide Semiconductor Field Effect Transistorの略称である。上アーム9Hにおいて、MOSFET11のドレインはPライン7に接続されている。下アーム9Lにおいて、MOSFET11のソースはNライン8に接続されている。上アーム9HにおけるMOSFET11のソースと下アーム9LにおけるMOSFET11のドレインとは、相互に接続されている。
- [0022] MOSFET11のそれぞれには、還流用のダイオード12が逆並列に接続されている。ダイオード12は、MOSFET11の寄生ダイオードでもよいし、寄生ダイオードとは別に設けたものでもよい。ダイオード12のA

ノードは対応するMOSFET 11のソースに接続されている。ダイオード12のカソードはドレインに接続されている。

[0023] スwitching素子は、MOSFET 11に限定されない。Switching素子として、IGBTを採用してもよい。IGBTは、Insulated Gate Bipolar Transistorの略称である。IGBTの場合にも、還流用のダイオードが逆並列に接続されることになる。

[0024] インバータ6は、上記した上下アーム回路9に加えて、スナバ回路13を備えている。スナバ回路13は、Switching時に生じる過渡的な高電圧、いわゆるSwitchingサージを吸収する。これにより、高速Switchingが可能となる。スナバ回路13は、上下アーム回路9に対して個別に設けられ、対応する上下アーム回路9に対して並列接続されてもよい。

[0025] スナバ回路13は、少なくともコンデンサ131を有する。スナバ回路13は、たとえばコンデンサ131を有するCスナバ回路でもよいし、図1に示すようにコンデンサ131と抵抗132を有するRCスナバ回路でもよい。コンデンサ131、抵抗132、およびダイオードを有するRCDスナバ回路でもよい。

[0026] 図2は、半導体装置の一例について構成を示す平面図である。図3は、半導体装置の一部の断面を示した図である。以下では、基板の板厚方向をZ方向とし、Z方向に直交する一方向をY方向とする。Z方向およびY方向の両方向に直交する方向をX方向とする。特に断わりのない限り、Z方向に沿う方向に平面視した形状、換言すればX方向およびY方向により規定されるXY面に沿う形状を平面形状とする。また、Z方向に沿う方向の平面視を、単に平面視と示すことがある。

[0027] 図2に示すように、半導体装置21は、上下アーム回路9、スナバ回路部品40、ハウジング60を備える。図3に示すように、半導体装置21は、冷却器70を備える構成でもよい。半導体装置21は、平滑コンデンサ5を提供するコンデンサ装置、入力端子台、出力端子台などとともに、電力変換装置4を構成する。半導体装置21は、コンデンサ装置などの他の要素と

もに、電力変換装置4の外郭をなすケースに收容される構成でもよい。

[0028] 半導体装置21は、上アーム9Hを形成する第1の半導体素子30Hと、下アーム9Lを形成する第2の半導体素子30Lと含んでいる。第1の半導体素子30Hと第2の半導体素子30Lとは、素子並び方向に並んで配置された半導体素子群を形成する。素子並び方向は、各図におけるY方向に相当する。半導体装置21は、半導体素子群に対して素子並び方向に隣り合って配置されたスナバ回路部品40を備える。スナバ回路部品40は、上アーム9Hおよび下アーム9Lに対して並列に接続されているスナバ回路13を含む。スナバ回路部品40は、例えば薄膜素子によって形成されている。

[0029] 第1の半導体素子30Hは、扁平状の外郭を形成し、外郭の内部に含まれる複数の半導体素子30を含んでいる。第2の半導体素子30Lは、扁平状の外郭を形成し、外郭の内部に含まれる複数の半導体素子30を含んでいる。ここでいう複数とは、2個以上である。第1の半導体素子30H、第2の半導体素子30Lのそれぞれに含まれる半導体素子30の個数は特に限定されない。一つずつでもよいし、それぞれ複数でもよい。複数の半導体素子30は、並列接続されて、一つの相のアームのMOSFET11を提供する。複数の半導体素子30は、X方向に並んでいる。

[0030] 扁平状の外郭は、例えば薄板状、薄膜状である。各半導体素子30は、最小寸法長さ方向である厚さ方向が素子並び方向に対して垂直方向となる姿勢で設けられている。厚さ方向は、薄板状の板厚方向であり、Z方向に相当する。第1の半導体素子30Hに含まれる複数の半導体素子30は、扁平状の最大面が素子並び方向と厚さ方向の両方に対して直交する方向に並んでいる。第2の半導体素子30Lに含まれる複数の半導体素子30は、扁平状の最大面が素子並び方向と厚さ方向の両方に対して直交する方向に並んでいる。図2に示すように複数の半導体素子は、X方向に並んで設けられている。これに対し、第1の半導体素子と第2の半導体素子とがX方向に並ぶ構成の場合には、スナバ回路と半導体素子間に形成される複数の電流経路のうち距離が小さい経路の電流が大きくなりアンバランスが生じる。この明細書の構成

によれば、例えば図2に示すように、スナバ回路と半導体素子間に形成される複数の電流経路をバランスよく形成できる。

[0031] 半導体素子30は、シリコン(Si)、シリコンよりもバンドギャップが広いワイドバンドギャップ半導体などを材料とする半導体基板に、縦型素子が形成されてなる。ワイドバンドギャップ半導体としては、たとえばシリコンカーバイド(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga₂O₃)、ダイヤモンドがある。半導体素子30は、パワー素子、半導体チップなどと称されることがある。

[0032] 縦型素子は、半導体素子30の板厚方向に主電流を流すように構成されている。半導体素子30は、その板厚方向がZ方向に沿うように配置されている。半導体素子30は、板厚方向の両面に主電極を有している。この実施形態の半導体素子30は、SiCを材料とする半導体基板に、縦型素子としてnチャネル型のMOSFET11が形成されてなる。半導体素子30は、主電極として、板状の一方面にドレイン電極を有し、板状の他方面にソース電極を有している。

[0033] MOSFET11がオンすることで、主電極間、つまりドレイン電極とソース電極との間に、電流が流れる。ダイオード12が寄生ダイオードの場合、ソース電極がアノード電極を兼ね、ドレイン電極がカソード電極を兼ねる。ドレイン電極は高電位側の主電極であり、ソース電極は低電位側の主電極である。半導体素子30は、Z方向の平面視で矩形状をなしている。

[0034] 図3に示すように、第1の半導体素子30Hと第2の半導体素子30Lは、Z方向において互いにほぼ同じ高さに配置されている。第1の半導体素子30Hに含まれる複数の半導体素子30は、ドレイン電極がP配線511側となるように、同じ向きに配置されている。第1の半導体素子30Hの複数の半導体素子30は、ソース電極がP配線511に対して反対側になるように、同じ向きに配置されている。第2の半導体素子30Lに含まれる複数の半導体素子30は、ドレイン電極がO配線531側となるように、同じ向きに配置されている。第2の半導体素子30Lの複数の半導体素子30は、ソ

ース電極がN配線521側となるように、第1の半導体素子30Hの複数の半導体素子30と同じ向きに配置されている。

[0035] 半導体装置21は、P配線511を介して第1の半導体素子30Hのドレイン電極に接続されているP端子51を備える。半導体装置21は、N配線521を介して第2の半導体素子30Lのソース電極に接続されているN端子52を備える。P端子51は、Pライン7に電氣的に接続される外部接続端子である。P端子51は、平滑コンデンサ5の正極端子に電氣的に接続される。N端子52は、Nライン8に電氣的に接続される外部接続端子である。N端子52は、平滑コンデンサ5の負極端子に電氣的に接続される。

[0036] P配線511は、一枚の配線板によって形成されている。N配線521は、一枚の配線板によって形成されている。P端子51は、一枚の配線板によって形成されているP配線511の端部である。P端子51は、素子並び方向について、スナバ回路部品40に対して、半導体素子群とは反対側に突出している形状である。N端子52は、一枚の配線板によって形成されているN配線521の端部である。N端子52は、素子並び方向について、スナバ回路部品40に対して、半導体素子群とは反対側に突出している形状である。図3に示すP配線板とN配線板は、素子並び方向に対して垂直方向であってかつ最小寸法長さ方向である第1の半導体素子の厚さ方向に互いにずらした位置に設けられている。

[0037] P配線511は、第1の半導体素子30Hのドレイン電極に接続されている。P配線511は、第1の半導体素子30Hのドレイン電極とP端子51とを電氣的に連結している。P配線511は、スナバ回路部品40に含まれるスナバ回路13の正極部に接続されている。P配線511は、スナバ回路13の正極部とP端子51とを電氣的に連結している。P配線511は、正極配線、高電位電源配線などと称されることがある。

[0038] N配線521には、第2の半導体素子30Lのソース電極が電氣的に接続されている。N配線521は、第2の半導体素子30Lのソース電極とN端子52とを電氣的に連結している。N配線521は、スナバ回路部品40に

含まれるスナバ回路13の負極部に接続されている。N配線521は、負極配線、低電位電源配線などと称されることがある。

[0039] O端子53は、出力ライン10に電氣的に接続される外部接続端子である。O端子53は、モータジェネレータ3の対向する相の巻線3aに電氣的に接続される。O端子53は、出力端子、交流端子などと称されることがある。O配線531は、一枚の配線板によって形成されている。O端子53は、一枚の配線板によって形成されているO配線531の端部である。O端子53は、素子並び方向について、第2の半導体素子30Lに対して、スナバ回路部品40とは反対側に突出している形状である。O端子53は、半導体装置21において、P端子51およびN端子52とは反対側に突出している。O配線531は、第2の半導体素子30Lのドレイン電極に接続されている。O配線531は、第2の半導体素子30Lのソース電極とN端子52とを電氣的に連結している。

[0040] O配線532は、一枚の配線板によって形成されている。O配線532は、第1の半導体素子30Hのソース電極に接続されている。図3に示すように、P配線511とO配線531は、Z方向において互いにほぼ同じ高さに配置されている。P配線511とO配線531は、素子並び方向に重なるように形成されている。図3に示すように、N配線521とO配線532は、Z方向において互いにほぼ同じ高さに配置されている。N配線521とO配線532は、素子並び方向に重なるように形成されている。O配線532は、第1の半導体素子30Hのソース電極とO配線531を電氣的に連結している。O配線531は、出力配線などと称されることがある。

[0041] 図3に示すように、O配線531とO配線532は、高さ調整部材81によって電氣的に連結されている。高さ調整部材81は、導電性を有し、Z方向についてO配線531の高さ位置とO配線532の高さ位置とをずらしてオフセット設置するための部材である。

[0042] 信号端子54は、素子並び方向について、第2の半導体素子30Lに対して、スナバ回路部品40とは反対側に突出している形状である。信号端子5

4は、半導体装置21において、O端子53と同じ側であり、P端子51およびN端子52とは反対側に突出している。信号端子54は、信号配線を介して、第1の半導体素子30Hのパッドに接続されている。

[0043] 信号端子55は、素子並び方向について、第2の半導体素子30Lに対して、スナバ回路部品40とは反対側に突出している形状である。信号端子55は、半導体装置21において、O端子53と同じ側であり、P端子51およびN端子52とは反対側に突出している。信号端子55は、信号配線を介して、第2の半導体素子30Lのパッドに接続されている。

[0044] 各信号端子は、半導体素子30と制御回路基板とを電氣的に接続する。各信号端子は、ボンディングワイヤなどの接続部材を介して、半導体素子30のパッドに電氣的に接続されている。信号端子は、少なくとも半導体素子30のゲート電極に駆動電圧を印加するための端子を含めばよい。信号端子は、半導体素子30のソース電位を検出するための端子を含んでもよい。信号端子は、半導体素子30のドレイン電位を検出するための端子を含んでもよい。信号端子は、半導体素子30の温度を検出するための端子を含んでもよい。

[0045] スナバ回路部品40は、電子部品として、少なくともコンデンサを備え、図1に示したスナバ回路13を提供する。スナバ回路13は、RCスナバ回路である。スナバ回路13は、コンデンサ131に加えて、抵抗132を備えている。

[0046] 図3に示すように、半導体装置21は、Z方向において冷却器70の一面上に配置されている。半導体装置21は、冷却器70に固定されている。冷却器70は、放熱を促進する部材であるヒートシンク61に密着している。ヒートシンク61と、N配線521およびO配線532との間には絶縁部材62が介在している。絶縁部材62は、絶縁性を有する材料により形成された、シート状部材、グリス、ジェル状物体等である。一例として、図2に示す冷却器70とヒートシンク61とを除く部品は、ハウジング60によって被覆されている。

- [0047] ハウジング60は、樹脂などの電気絶縁材料を用いて形成されている。ハウジング60は、例えば樹脂成形体でもよい。ハウジング60は、半導体装置21の構成要素の一部を保持してもよい。半導体装置21の構成要素の一部は、インサート部品としてハウジング60と一体成形されてもよい。ハウジング60は、冷却器70とともに電力変換装置4のケースに固定されてもよい。ハウジング60は、例えばゲルやポッティング樹脂で形成されてもよい。
- [0048] この明細書におけるスナバ回路部品40と、第1の半導体素子30Hおよび第2の半導体素子30Lを含む半導体素子群との位置関係について、図4～図6を参照して説明する。図4～図6は、半導体素子30の厚さ方向に半導体装置21を平面視した図を示している。
- [0049] 図4には、半導体素子群の外郭におけるX方向の端部に位置する辺を素子並び方向に沿ってスナバ回路部品40へ延ばした延長線を破線で示している。図4に示すように、スナバ回路部品40は、X方向について、両側の辺の延長線を含む範囲にわたって設けられている。
- [0050] 図5は、半導体素子群の外郭におけるX方向の端部に位置する辺を素子並び方向に沿ってスナバ回路部品40へ延ばした延長線を破線で示している。図4に示すように、スナバ回路部品40は、X方向について、両側の辺の延長線よりも内側に収まる範囲にわたって設けられている。
- [0051] 図6には、半導体素子群の外郭におけるX方向の端部に位置する辺を素子並び方向に沿ってスナバ回路部品40へ延ばした延長線を破線で示している。図6に示すように、スナバ回路部品40は、X方向について、両側の辺の延長線うちの一方に重なる範囲にわたって設けられている。
- [0052] 明細書に開示の半導体装置21がもたらす作用効果について説明する。半導体装置21は、上アーム9Hを形成する第1の半導体素子30Hと、下アーム9Lを形成する第2の半導体素子30Lと、を備える。第1の半導体素子30Hと第2の半導体素子30Lとは、並んで設けられて、半導体素子群を構成する。半導体装置21は、上アーム9Hおよび下アーム9Lに対して

並列に接続されているスナバ回路13を形成するスナバ回路部品40を備える。スナバ回路部品40は、上記の半導体素子群に対して、第1の半導体素子30Hと第2の半導体素子30Lとが並ぶ素子並び方向に隣り合って設けられている。

[0053] この半導体装置21は、並んで配置されている第1の半導体素子30Hと第2の半導体素子30Lのうち、一方に隣り合い他方には隣合わないスナバ回路部品40を備える。この構成により、上下アームを構成する半導体素子のうち、他方の半導体素子からスナバ回路13に与えられる放熱を抑えることを実現する。したがって、半導体装置21は、スナバ回路13に対する半導体素子群からの熱影響を抑えることができる。さらに、スナバ回路から第1の半導体素子のドレイン電極へ流れる電流と、第2の半導体素子のソース電極からスナバ回路へ戻ってくる電流とが逆向きに流れる。このため、半導体素子とスナバ回路の間のインダクタンスを低減することができる半導体装置を提供できる。

[0054] 半導体装置21は、P配線511を介して第1の半導体素子のドレイン電極に接続されているP端子51と、N配線521を介して第2の半導体素子のソース電極に接続されているN端子52とを備える。P端子51とN端子52は、素子並び方向について、スナバ回路13に対して、半導体素子群とは反対側に突出するように設けられている。

[0055] この構成によれば、スナバ回路のコンデンサが実装されているエリアの先にP端子とN端子が突出するため、半導体素子からの両端子への熱影響を抑制できる。さらにP端子から第1の半導体素子のドレイン電極への電流と第2の半導体素子のソース電極からN端子への電流とを逆向きに形成することができる。このため、半導体素子と平滑コンデンサ5の間のインダクタンスを低減することができる半導体装置を提供できる。さらにこの構成によれば、P端子とN端子を冷却するための装置の小型化が図れるため、三相分の半導体装置を備える電力変換装置を小型に形成することができる。

[0056] P配線511は、P端子51から第1の半導体素子のドレイン電極への電

流を形成するように延びている。N配線521は、P配線511を流れる電流とは反対向きに第2の半導体素子のソース電極からN端子52への電流を形成するように延びている。この構成によれば、半導体素子と平滑コンデンサ5の間のインダクタンスを低減することができる半導体装置を提供できる。

[0057] P配線511とN配線521の少なくとも一方は、一枚の配線板によって形成されている。この構成によれば、P配線511やN配線521について形状の簡素化、半導体装置の薄形化を図ることができる。したがって、電力変換装置の小型化にも寄与する半導体装置を提供できる。この構成は、三相分の半導体装置を備える電力変換装置の小型化に関して有用である。

[0058] P配線511とN配線521のそれぞれは、一枚の配線板によって形成されている。P配線板とN配線板とは、素子並び方向に対して垂直方向であってかつ最小寸法長さ方向である第1の半導体素子の厚さ方向に互いにオフセットした位置に設けられている。この構成によれば、P配線、N配線、第1の半導体素子および第2の半導体素子の当該厚さ方向の長さに関して、コンパクトに形成可能な構成を採用できる。したがって、三相分の半導体装置を備える電力変換装置の小型化を図るうえで非常に有用な構成を提供できる。

[0059] 半導体装置は、第1の半導体素子のソース電極と第2の半導体素子のドレイン電極とを接続しているO配線532を備える。O配線532とN配線521は、素子並び方向に重なるように形成されている。この構成によれば、P配線、N配線、O配線、第1の半導体素子および第2の半導体素子の当該厚さ方向の長さに関して、コンパクトに形成可能な構成を採用できる。

[0060] 第1の半導体素子30Hとスナバ回路部品40とは、素子並び方向に重なるように設けられている。この構成によれば、第1の半導体素子30Hおよびスナバ回路部品40の当該厚さ方向の長さに関して、コンパクトに形成可能な構成を採用できる。

[0061] 電力変換装置4は、この明細書に記載の半導体装置と、平滑コンデンサ5とを備える。これによれば、前述したように、スナバ回路13に対する半導

体素子群からの熱影響を抑える電力変換装置を提供できる。

[0062] 他の実施形態

この明細書の開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。例えば、開示は、実施形態において示された部品、要素の組み合わせに限定されず、種々変形して実施することが可能である。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品、要素が省略されたものを包含する。開示は、一つの実施形態と他の実施形態との間における部品、要素の置き換え、または組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示される技術的範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内での全ての変更を含むものと解されるべきである。

[0063] 前述の実施形態の電力変換装置4は、電力変換回路としてコンバータをさらに備える構成でもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するDC-DC変換回路である。このコンバータは、直流電源2と平滑コンデンサ5との間に設けられる。コンバータは、例えばリアクトルと、上記した上下アーム回路9を備えて構成される。この構成の場合、昇降圧が可能である。電力変換装置4は、直流電源2からの電源ノイズを除去するフィルタコンデンサを備える構成でもよい。このフィルタコンデンサは、直流電源2とコンバータとの間に設けられる。

[0064] 明細書に開示の目的を達成可能な電力変換装置は、スナバ回路の一部が、半導体素子の一部に対して厚さ方向に重なっている構成であってもよい。

[0065] (技術的思想の開示)

この明細書は、以下に列挙する複数の項に記載された複数の技術的思想を開示している。いくつかの項は、後続の項において先行する項を択一的に引用する多項従属形式 (a multiple dependent form) により記載されている場合がある。さらに、いくつかの項は、他の多項従属形式の項を引用する多項

従属形式 (a multiple dependent form referring to another multiple dependent form) により記載されている場合がある。これらの多項従属形式で記載された項は、複数の技術的思想を定義している。

[0066] (技術的思想 1)

上アーム (9H) を形成する第1の半導体素子 (30H) と、
前記第1の半導体素子に対して並んで設けられて、下アーム (9L) を形成する第2の半導体素子 (30L) と、
前記上アームおよび前記下アームに対して並列に接続されているスナバ回路 (13) を形成するスナバ回路部品 (40) と、
を備え、
前記スナバ回路部品は、前記第1の半導体素子と前記第2の半導体素子とが並んで形成される半導体素子群に対して、前記第1の半導体素子と前記第2の半導体素子とが並ぶ素子並び方向に隣り合って設けられている半導体装置。

[0067] (技術的思想 2)

前記第1の半導体素子と前記第2の半導体素子のそれぞれは、それぞれ扁平状の外郭の内部に含まれる複数の半導体素子を含んでおり、
前記複数の半導体素子は、最小寸法長さ方向である厚さ方向が前記素子並び方向に対して垂直方向となる姿勢で設けられており、
前記第1の半導体素子と前記第2の半導体素子のそれぞれは、扁平状の最大面が前記素子並び方向と前記厚さ方向の両方に対して直交する方向に並ぶ前記複数の半導体素子によって形成されている技術的思想1に記載の半導体装置。

[0068] (技術的思想 3)

P配線 (511) を介して前記第1の半導体素子のドレイン電極に接続されているP端子 (51) と、
N配線 (521) を介して前記第2の半導体素子のソース電極に接続されているN端子 (52) と、を備え、

前記P端子と前記N端子は、前記素子並び方向について、前記スナバ回路部品に対して、前記半導体素子群とは反対側に突出するように設けられている技術的思想1に記載の半導体装置。

[0069] (技術的思想4)

前記P配線は、前記P端子から前記第1の半導体素子のドレイン電極への電流を形成するように延びており、

前記N配線は、前記P配線を流れる電流とは反対向きに前記第2の半導体素子のソース電極から前記N端子への電流を形成するように延びている技術的思想3に記載の半導体装置。

[0070] (技術的思想5)

前記P配線と前記N配線の少なくとも一方は、一枚の配線板によって形成されている技術的思想3または4に記載の半導体装置。

[0071] (技術的思想6)

前記P配線と前記N配線のそれぞれは、一枚の配線板によって形成されており、

P配線板とN配線板とは、前記素子並び方向に対して垂直方向であってかつ最小寸法長さ方向である前記第1の半導体素子の厚さ方向に互いにオフセットした位置に設けられている技術的思想5に記載の半導体装置。

[0072] (技術的思想7)

前記第1の半導体素子のソース電極と第2の半導体素子のドレイン電極とを接続しているO配線(532)を備え、

前記O配線と前記N配線は、前記素子並び方向に重なるように形成されている技術的思想3に記載の半導体装置。

[0073] (技術的思想8)

前記第1の半導体素子と前記スナバ回路部品とは、前記素子並び方向に重なるように設けられている技術的思想1から技術的思想7のいずれか一項に記載の半導体装置。

[0074] (技術的思想9)

技術的思想 1 から技術的思想 8 のいずれか一項に記載の半導体装置と、
平滑コンデンサ（5）と、
を備える電力変換装置。

請求の範囲

- [請求項1] 上アーム（9 H）を形成する第1の半導体素子（3 O H）と、前記第1の半導体素子に対して並んで設けられて、下アーム（9 L）を形成する第2の半導体素子（3 O L）と、前記上アームおよび前記下アームに対して並列に接続されているスナバ回路（1 3）を形成するスナバ回路部品（4 0）と、を備え、前記スナバ回路部品は、前記第1の半導体素子と前記第2の半導体素子とが並んで形成される半導体素子群に対して、前記第1の半導体素子と前記第2の半導体素子とが並ぶ素子並び方向に隣り合って設けられている半導体装置。
- [請求項2] 前記第1の半導体素子と前記第2の半導体素子のそれぞれは、それぞれ扁平状の外郭の内部に含まれる複数の半導体素子を含んでおり、前記複数の半導体素子は、最小寸法長さ方向である厚さ方向が前記素子並び方向に対して垂直方向となる姿勢で設けられており、前記第1の半導体素子と前記第2の半導体素子のそれぞれは、扁平状の最大面が前記素子並び方向と前記厚さ方向の両方に対して直交する方向に並ぶ前記複数の半導体素子によって形成されている請求項1に記載の半導体装置。
- [請求項3] P配線（5 1 1）を介して前記第1の半導体素子のドレイン電極に接続されているP端子（5 1）と、N配線（5 2 1）を介して前記第2の半導体素子のソース電極に接続されているN端子（5 2）と、を備え、前記P端子と前記N端子は、前記素子並び方向について、前記スナバ回路部品に対して、前記半導体素子群とは反対側に突出するように設けられている請求項1に記載の半導体装置。
- [請求項4] 前記P配線は、前記P端子から前記第1の半導体素子のドレイン電極への電流を形成するように延びており、

前記N配線は、前記P配線を流れる電流とは反対向きに前記第2の半導体素子のソース電極から前記N端子への電流を形成するように延びている請求項3に記載の半導体装置。

[請求項5] 前記P配線と前記N配線の少なくとも一方は、一枚の配線板によって形成されている請求項3または4に記載の半導体装置。

[請求項6] 前記P配線と前記N配線のそれぞれは、一枚の配線板によって形成されており、

P配線板とN配線板とは、前記素子並び方向に対して垂直方向であってかつ最小寸法長さ方向である前記第1の半導体素子の厚さ方向に互いにオフセットした位置に設けられている請求項5に記載の半導体装置。

[請求項7] 前記第1の半導体素子のソース電極と第2の半導体素子のドレイン電極とを接続しているO配線(532)を備え、


前記O配線と前記N配線は、前記素子並び方向に重なるように形成されている請求項3に記載の半導体装置。

[請求項8] 前記第1の半導体素子と前記スナバ回路部品とは、前記素子並び方向に重なるように設けられている請求項1から請求項4のいずれか一項に記載の半導体装置。

[請求項9] 請求項1から請求項4のいずれか一項に記載の半導体装置と、
平滑コンデンサ(5)と、
を備える電力変換装置。


[図1]

図1




[図2]

図2




[図3]

図3




[図4]

図4




[図5]

図5



[図6]

図6



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2024/025493

A. CLASSIFICATION OF SUBJECT MATTER		
<i>H02M 7/48</i> (2007.01)i; <i>H01L 25/07</i> (2006.01)i; <i>H01L 25/18</i> (2023.01)j FI: H02M7/48 Z ZHV; H01L25/04 C		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) H02M7/48; H01L25/07; H01L25/18		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Published examined utility model applications of Japan 1922-1996 Published unexamined utility model applications of Japan 1971-2024 Registered utility model specifications of Japan 1996-2024 Published registered utility model applications of Japan 1994-2024		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2014-053516 A (HITACHI AUTOMOTIVE SYSTEMS, LTD.) 20 March 2014 (2014-03-20) paragraphs [0007], [0011]-[0072], fig. 1-10	1-3, 8-9
A		4-7
A	JP 2009-219268 A (DAIKIN INDUSTRIES, LTD.) 24 September 2009 (2009-09-24) fig. 9, 10	1-9
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "D" document cited by the applicant in the international application "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search 15 August 2024		Date of mailing of the international search report 27 August 2024
Name and mailing address of the ISA/JP Japan Patent Office (ISA/JP) 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915 Japan		Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No. PCT/JP2024/025493

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP	2014-053516	A	20 March 2014	(Family: none)	
JP	2009-219268	A	24 September 2009	US 2010/0328975	A1
				fig. 9-10	
				EP 2259419	A1
				KR 10-2010-0122949	A
				CN 101965677	A

A. 発明の属する分野の分類（国際特許分類（IPC）） H02M 7/48(2007.01)i; H01L 25/07(2006.01)i; H01L 25/18(2023.01)i FI: H02M7/48 Z ZHV; H01L25/04 C		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） H02M7/48; H01L25/07; H01L25/18 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922 - 1996年 日本国公開実用新案公報 1971 - 2024年 日本国実用新案登録公報 1996 - 2024年 日本国登録実用新案公報 1994 - 2024年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2014-053516 A（日立オートモティブシステムズ株式会社）20.03.2014（2014 - 03 - 20） 段落[0007], [0011]-[0072], 図1-10	1-3, 8-9
A		4-7
A	JP 2009-219268 A（ダイキン工業株式会社）24.09.2009（2009 - 09 - 24） 図9, 10	1-9
<input type="checkbox"/> C欄の続きにも文献が列挙されている。 <input checked="" type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的技术水準を示すもの “D” 国際出願で出願人が先行技術文献として記載した文献 “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献		
国際調査を完了した日	15. 08. 2024	国際調査報告の発送日 27. 08. 2024
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号	権限のある職員（特許庁審査官） 安食 泰秀 3H 3740 電話番号 03-3581-1101 内線 3316	

国際調査報告
パテントファミリーに関する情報

国際出願番号

PCT/JP2024/025493

引用文献	公表日	パテントファミリー文献	公表日
JP 2014-053516 A	20.03.2014	(ファミリーなし)	
JP 2009-219268 A	24.09.2009	US 2010/0328975 A1 FIGs. 9-10	
		EP 2259419 A1	
		KR 10-2010-0122949 A	
		CN 101965677 A	