



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2018년06월15일
(11) 등록번호 10-1867396
(24) 등록일자 2018년06월07일

- (51) 국제특허분류(Int. Cl.)
H03F 1/56 (2006.01)

(21) 출원번호 10-2014-7009854

(22) 출원일자(국제) 2012년09월13일
심사청구일자 2014년04월14일

(85) 번역문제출일자 2014년04월14일

(65) 공개번호 10-2014-0060577

(43) 공개일자 2014년05월20일

(86) 국제출원번호 PCT/US2012/055251

(87) 국제공개번호 WO 2013/040272
국제공개일자 2013년03월21일

(30) 우선권주장

13/231 824 2011년09월13일 미국(U.S.)

(56) 선행기술조사문항

(00) 亂 8-1 韓 ト 亂

US07751053 B2

US07730737 B2

RR100726260 B1*

US05808527 A*

*는 침사관에 의하여 인용된 문헌

(73) 특허권자

퀄컴 인코포레이티드

미국 92121-1714 캘리포니아주 샌 디에고 모어하우스 드라이브 5775

(72) 발명자

시, 푸아이 회

미국 92121 캘리포니아주 샌 디에고 모어하우스
드라이브 5775

창, 시양동

미국 92121 캘리포니아주 샌 디에고 모어하우스
드라이브 5775

(74) 대리인

특허법인 남앤드남

전체 청구항 수 : 총 20 항


심사관 : 복상문

(54) 발명의 명칭 다수의 구성들을 갖는 임피던스 정합 회로들

(57) 요약

재구성 가능한 다수의 구성들을 갖는 임피던스 정합 회로들이 개시된다. 재구성 가능한 임피던스 정합 회로는 한 세트의 리액티브 소자들(예를 들어, 인덕터들 및/또는 커패시터들) 및 한 세트의 스위치들로 구현될 수 있다. 서로 다른 구성들이 스위치들의 서로 다른 설정들로 얻어질 수 있으며 서로 다른 임피던스 투닝 콕선들과 연관될 수 있다. 이는 재구성 가능한 임피던스 정합 회로가 부하 회로(예를 들어, 안테나)에 대해 더 양호한 임피던스 정합을 제공할 수 있게 할 수 있다. 예시적인 설계에서, 재구성 가능한 임피던스 정합 회로는 더 양호한 임피던스 정합을 제공하기 위해 재구성 가능한 임피던스 정합 회로의 임피던스를 투닝하도록 구성된 적어도 하나의 가변 리액티브 소자를 포함한다. 예시적인 설계에서, 재구성 가능한 임피던스 정합 회로는 적어도 하나의 재구성 가능한 리액티브 소자를 포함할 수 있는데, 이들 각각은 직렬 소자 또는 분로 소자로서 접속될 수 있다.

대 표 도



명세서

청구범위

청구항 1

장치로서,

임피던스 정합 회로를 포함하며,

상기 임피던스 정합 회로는,

부하 회로와 임피던스 정합하도록 구성되며, 상기 임피던스 정합 회로의 임피던스를 튜닝하도록 구성된 적어도 하나의 가변 리액티브 소자를 포함하는 복수의 리액티브 소자들, 및

상기 임피던스 정합 회로를 복수의 구성들 중 하나로 설정하도록 구성된 적어도 하나의 스위치를 포함하며,

상기 복수의 리액티브 소자들은 적어도 하나의 구성에서는 직렬 소자로서 그리고 적어도 하나의 다른 구성에서는 분로(shunt) 소자로서 연결(couple)되는 리액티브 소자를 포함하고,

상기 복수의 리액티브 소자들은 적어도 하나의 구성에서는 상기 임피던스 정합 회로의 제 1 쌍의 노드들 사이에 그리고 적어도 하나의 다른 구성에서는 상기 제 1 쌍의 노드들과는 다른 제 2 쌍의 노드들 사이에 연결되는 리액티브 소자를 포함하는,

장치.

청구항 2

제 1 항에 있어서,

상기 복수의 구성들은 직렬 구성, 분로 구성, "L" 구성, "R" 구성, "Pi" 구성 또는 "T" 구성 중 적어도 하나를 포함하는,

장치.

청구항 3

제 1 항에 있어서,

상기 복수의 구성들은 상기 임피던스 정합 회로의 입력과 출력 사이에 연결된 적어도 하나의 리액티브 소자를 갖는 직렬 구성을 포함하는,

장치.

청구항 4

제 1 항에 있어서,

상기 복수의 구성들은 상기 임피던스 정합 회로의 출력과 회로 접지 사이에 연결된 적어도 하나의 리액티브 소자를 갖는 분로 구성을 포함하는,

장치.

청구항 5

제 1 항에 있어서,

상기 복수의 구성들은 상기 임피던스 정합 회로의 입력과 출력 사이에 연결된 적어도 하나의 리액티브 소자 및 상기 임피던스 정합 회로의 출력과 회로 접지 사이에 연결된 적어도 하나의 다른 리액티브 소자를 갖는 "L" 구성을 포함하는,

장치.

청구항 6

제 1 항에 있어서,

상기 복수의 구성들은 상기 임피던스 정합 회로의 입력과 출력 사이에 연결된 적어도 하나의 리액티브 소자 및 상기 임피던스 정합 회로의 입력과 회로 접지 사이에 연결된 적어도 하나의 다른 리액티브 소자를 갖는 "R" 구성을 포함하는,

장치.

청구항 7

제 1 항에 있어서,

상기 복수의 구성들은 상기 임피던스 정합 회로의 입력과 출력 사이에 연결된 제 1 리액티브 소자, 상기 임피던스 정합 회로의 입력과 회로 접지 사이에 연결된 제 2 리액티브 소자, 및 상기 임피던스 정합 회로의 출력과 회로 접지 사이에 연결된 제 3 리액티브 소자를 갖는 "Pi" 구성을 포함하는,

장치.

청구항 8

제 1 항에 있어서,

상기 복수의 구성들은 상기 임피던스 정합 회로의 입력과 중간 노드 사이에 연결된 제 1 리액티브 소자, 상기 중간 노드와 상기 임피던스 정합 회로의 출력 사이에 연결된 제 2 리액티브 소자, 및 상기 중간 노드와 회로 접지 사이에 연결된 제 3 리액티브 소자를 갖는 "T" 구성을 포함하는,

장치.

청구항 9

삭제

청구항 10

제 1 항에 있어서,

상기 복수의 리액티브 소자들은 적어도 하나의 구성에서는 직렬 인덕터로서 그리고 적어도 하나의 다른 구성에서는 분로 인덕터로서 연결되는 인덕터를 포함하는,

장치.

청구항 11

제 1 항에 있어서,

상기 복수의 리액티브 소자들은 적어도 하나의 구성에서는 직렬 커패시터로서 그리고 적어도 하나의 다른 구성에서는 분로 커패시터로서 연결되는 가변 커패시터를 포함하는,

장치.

청구항 12

삭제

청구항 13

장치로서,

임피던스 정합 회로를 포함하며,

상기 임피던스 정합 회로는,

부하 회로와 임피던스 정합하도록 구성되며, 상기 임피던스 정합 회로의 임피던스를 튜닝하도록 구성된 적어도 하나의 가변 리액티브 소자를 포함하는 복수의 리액티브 소자들, 및

상기 임피던스 정합 회로를 복수의 구성들 중 하나로 설정하도록 구성된 적어도 하나의 스위치를 포함하며,

상기 복수의 리액티브 소자들은 적어도 하나의 구성에서는 직렬 소자로서 그리고 적어도 하나의 다른 구성에서는 분로(shunt) 소자로서 연결(couple)되는 리액티브 소자를 포함하고,

상기 적어도 하나의 스위치는 상기 복수의 리액티브 소자들 중 하나에 연결되는 단일 입력 및 상기 임피던스 정합 회로의 적어도 2개의 노드들에 연결되는 적어도 2개의 출력들을 갖는 스위치를 포함하는,

장치.

청구항 14

제 1 항에 있어서,

상기 부하 회로는 안테나를 포함하고,

상기 임피던스 정합 회로는 상기 안테나에 대한 임피던스 정합을 수행하는,

장치.

청구항 15

제 1 항에 있어서,

상기 부하 회로는 전력 증폭기를 포함하고,

상기 임피던스 정합 회로는 상기 전력 증폭기에 대한 출력 임피던스 정합을 수행하는,

장치.

청구항 16

제 1 항에 있어서,

상기 부하 회로는 저잡음 증폭기(LNA: low noise amplifier)를 포함하고,

상기 임피던스 정합 회로는 상기 LNA에 대한 입력 임피던스 정합을 수행하는,

장치.

청구항 17

제 1 항에 있어서,

상기 임피던스 정합 회로의 상기 복수의 구성들 중 하나를 선택하도록 구성된 제어기를 더 포함하는,

장치.

청구항 18

제 1 항에 있어서,

상기 임피던스 정합 회로에 대한 복수의 회로 설정들을 저장하도록 구성된 메모리를 더 포함하며,

각각의 회로 설정은 상기 복수의 구성들 중 하나, 상기 적어도 하나의 스위치에 대한 적어도 하나의 스위치 설정, 상기 적어도 하나의 가변 리액티브 소자에 대한 적어도 하나의 제어 설정, 또는 이들의 조합과 연관되는,

장치.

청구항 19

제 18 항에 있어서,

상기 복수의 회로 설정들은 서로 다른 주파수들과 연관되고,

상기 복수의 회로 설정들 중 하나는 상기 장치의 동작 주파수를 기초로 선택되는,

장치.

청구항 20

제 1 항에 있어서,

상기 장치는 접속 회로를 포함하는,

장치.

청구항 21

삭제

청구항 22

삭제

청구항 23

삭제

청구항 24

무선 통신을 위한 장치로서,

부하 회로에 대해 임피던스 정합을 수행하기 위한 수단 – 상기 임피던스 정합을 수행하기 위한 수단은, 상기 임피던스 정합을 수행하기 위한 수단의 임피던스를 튜닝하도록 구성된 적어도 하나의 가변 리액티브 소자를 포함함 –; 및

상기 임피던스 정합을 수행하기 위한 수단을 복수의 구성들 중 하나로 설정하기 위한 수단을 포함하며,

상기 적어도 하나의 가변 리액티브 소자는 적어도 하나의 구성에서는 직렬 소자로서 그리고 적어도 하나의 다른 구성에서는 분로 소자로서 연결되는 리액티브 소자를 포함하고,

상기 임피던스 정합을 수행하기 위한 수단은 적어도 하나의 구성에서는 상기 임피던스 정합을 수행하기 위한 수단의 제 1 쌍의 노드들 사이에 그리고 적어도 하나의 다른 구성에서는 상기 제 1 쌍의 노드들과는 다른 제 2 쌍의 노드들 사이에 연결되는 리액티브 소자를 포함하는,

무선 통신을 위한 장치.

청구항 25

제 24 항에 있어서,

상기 임피던스 정합을 수행하기 위한 수단에 대한 복수의 설정들을 저장하기 위한 수단; 및

상기 임피던스 정합을 수행하기 위한 수단에 대한 상기 복수의 설정들 중 하나를 선택하기 위한 수단을 더 포함하는,

무선 통신을 위한 장치.

발명의 설명

기술 분야

[0001] 본 개시는 일반적으로 전자기기에 관한 것으로, 보다 구체적으로는 무선 디바이스들에 사용하기에 적합한 임피던스 정합 회로들에 관한 것이다.

배경 기술

[0002]

무선 통신 시스템의 무선 디바이스(예를 들어, 셀룰러폰이나 스마트폰)는 양방향 통신을 위해 데이터를 전송 및 수신할 수 있다. 무선 디바이스는 데이터 전송을 위한 송신기 및 데이터 수신을 위한 수신기를 포함할 수 있다. 데이터 전송을 위해, 송신기는 데이터로 무선 주파수(RF: radio frequency) 반송파 신호를 변조하여 변조된 신호를 얻고, 변조된 신호를 증폭하여 적절한 출력 전력 레벨을 갖는 출력 RF 신호를 얻고, 출력 RF 신호를 안테나를 통해 기지국으로 전송할 수 있다. 데이터 수신을 위해, 수신기는 안테나를 통해 수신된 RF 신호를 얻을 수 있고, 기지국에 의해 전송된 데이터를 복원하도록 수신된 RF 신호를 조정 및 처리할 수 있다.

[0003]

송신기는 전력 증폭기(PA: power amplifier), 필터 등과 같은 다양한 회로들을 포함할 수 있다. 수신기는 또한 저잡음 증폭기(LNA: low noise amplifier), 필터 등과 같은 다양한 회로들을 포함할 수 있다. 임피던스 정합 회로가 안테나와 송신기 및/또는 수신기 사이에 연결될 수 있고, 안테나, 전력 증폭기 또는 LNA에 대한 임피던스 정합을 수행할 수 있다. 임피던스 정합 회로는 무선 디바이스의 성능에 큰 영향을 줄 수도 있다.

도면의 간단한 설명

[0004]

도 1, 도 2 그리고 도 3은 무선 디바이스의 3개의 예시적인 설계들을 보여준다.

도 4는 조정 가능한 임피던스 정합 회로의 개략도를 보여준다.

도 5a 내지 도 5f는 서로 다른 구성들의 임피던스 정합 회로들을 보여준다.

도 6a 내지 도 6d는 도 5a 내지 도 5f의 임피던스 정합 회로들에 대한 임피던스 튜닝 콕선들의 스미스 차트들을 보여준다.

도 7은 재구성 가능한 임피던스 정합 회로의 개략도를 보여준다.

도 8a 내지 도 8t는 도 7의 재구성 가능한 임피던스 정합 회로의 20개의 구성들을 보여준다.

도 9a 내지 도 9c는 3개의 재구성 가능한 임피던스 정합 회로들의 개략도들을 보여준다.

도 10은 안테나의 임피던스 대 주파수의 스미스 차트를 보여준다.

도 11은 재구성 가능한 임피던스 정합 회로에 대한 툭업 테이블을 보여준다.

도 12는 재구성 가능한 임피던스 정합 회로의 서로 다른 8개의 설정들에 대한 안테나 효율의 도표들을 보여준다.

도 13은 임피던스 정합을 수행하기 위한 프로세스를 보여준다.

발명을 실시하기 위한 구체적인 내용

[0005]

아래에 제시되는 상세한 설명은 본 개시의 예시적인 설계들의 설명으로 의도되며 본 개시가 실시될 수 있는 유일한 구성들만을 나타내는 것으로 의도되는 것은 아니다. "예시적인"이라는 용어는 본 명세서에서 "예시, 실례 또는 예증으로서의 역할"을 의미하는데 사용된다. 본 명세서에서 "예시적인" 것으로서 설명되는 어떠한 설계도 다른 설계들보다 반드시 선호되거나 유리한 것으로 해석되는 것은 아니다. 상세한 설명은 본 개시의 예시적인 설계들의 철저한 이해를 제공할 목적으로 특정 세부사항들을 포함한다. 본 명세서에서 설명되는 예시적인 설계들은 이러한 특정 세부사항들 없이 실시될 수도 있음이 해당 기술분야에서 통상의 지식을 가진 자들에게 명백할 것이다. 어떤 경우들에는, 본 명세서에서 제시되는 예시적인 설계들의 신규성을 불명료하게 하는 것을 피하기 위해, 잘 알려진 구조들 및 디바이스들은 블록도 형태로 도시된다.

[0006]

다수의 구성들을 갖는 임피던스 정합 회로들이 본 명세서에서 설명되며 또한 재구성 가능한 임피던스 정합 회로들로도 지칭된다. 재구성 가능한 임피던스 정합 회로는 한 세트의 리액티브 소자(element)들/성분들 및 한 세트의 스위치들을 포함한다. 리액티브 소자는 인덕터 또는 커패시터일 수 있다. 뒤에 설명되는 바와 같이, 리액티브 소자들을 서로 다른 배치들로 접속하도록 스위치들을 제어함으로써 서로 다른 구성들이 얻어질 수 있다. 예를 들어, 주어진 리액티브 소자의 한 단자(end)가 재구성 가능한 임피던스 정합 회로의 다수의 노드들 중 하나에 스위치들을 통해 접속될 수 있다. 재구성 가능한 임피던스 정합 회로의 각각의 구성은 리액티브 소자들의 서로 다른 배치들에 대응한다. 재구성 가능한 임피던스 정합 회로의 다수의 구성들은 더 넓은 범위의 임피던스 값들을 지원할 수 있고 더 양호한 임피던스 정합을 가능하게 할 수 있으며, 이는 성능을 개선할 수 있다.

- [0007] 본 명세서에서 설명되는 재구성 가능한 임피던스 정합 회로들은 셀룰러폰들, 스마트폰들, 태블릿들, 개인용 디지털 보조기기(PDA: personal digital assistant)들, 핸드헬드 디바이스들, 무선 모뎀들, 램프 컴퓨터들, 스마트북들, 넷북들, 코드리스 전화들, 무선 로컬 루프(WLL: wireless local loop) 스테이션들, 블루투스 디바이스들, 가전 디바이스들 등과 같은 다양한 타입들의 무선 디바이스들에 사용될 수 있다.
- [0008] 도 1은 무선 디바이스(100)의 예시적인 설계의 블록도를 보여준다. 이 예시적인 설계에서, 무선 디바이스(100)는 데이터 프로세서/제어기(110), 트랜시버(120) 및 안테나(152)를 포함한다. 트랜시버(120)는 양방향 무선 통신을 지원하는 송신기(130) 및 수신기(160)를 포함한다. 무선 디바이스(100)는 롱 텀 에볼루션(LTE: Long Term Evolution), 코드 분할 다중 액세스(CDMA: Code Division Multiple Access) 1X 또는 cdma2000, 광대역 CDMA(WCDMA: Wideband CDMA), 글로벌 모바일 통신 시스템(GSM: Global System for Mobile Communications), 802.11 등을 지원할 수 있다.
- [0009] 송신 경로에서, 데이터 프로세서(110)는 전송될 데이터를 처리(예를 들어, 인코딩 및 변조)하여 아날로그 출력 신호를 송신기(130)에 제공한다. 송신기(130) 내에서, 송신(TX) 회로들(132)은 아날로그 출력 신호를 증폭하고, 필터링하고, 기저대역에서 RF로 상향 변환하여 변조된 신호를 제공한다. TX 회로들(132)은 증폭기들, 필터들, 믹서들, 발진기, 국부 발진기(LO: local oscillator) 발생기, 위상 고정 루프(PLL: phase locked loop) 등을 포함할 수 있다. 전력 증폭기(PA)(134)는 변조된 신호를 수신하고 증폭하여 적절한 출력 전력 레벨을 갖는 증폭된 RF 신호를 제공한다. TX 필터(136)는 증폭된 RF 신호를 필터링하여 송신 대역에서 신호 성분들을 통과시키고 수신 대역에서 신호 성분들을 감쇄시킨다. TX 필터(136)는 출력 RF 신호를 제공하며, 이 신호는 스위치들(140) 및 임피던스 정합 회로(150)를 통해 라우팅되고 안테나(152)를 통해 전송된다. 임피던스 정합 회로(150)는 안테나(152)에 대한 임피던스 정합을 수행하며, 또한 안테나 튜닝 회로, 튜닝 가능 정합 회로 등으로도 지칭된다.
- [0010] 수신 경로에서, 안테나(152)는 기지국들 및/또는 다른 송신기 스테이션들로부터 신호들을 수신하여 수신된 RF 신호를 제공하며, 수신된 RF 신호는 임피던스 정합 회로(150) 및 스위치들(140)을 통해 라우팅되어 수신기(160)에 제공된다. 수신기(160) 내에서, 수신(RX) 필터(162)는 수신된 RF 신호를 필터링하여 수신 대역에서 신호 성분들을 통과시키고 송신 대역에서 신호 성분들을 감쇄시킨다. LNA(164)는 RX 필터(162)로부터의 필터링된 RF 신호를 증폭하여 입력 RF 신호를 제공한다. RX 회로들(166)은 입력 RF 신호를 증폭하고, 필터링하고, RF에서 기저대역으로 하향 변환하여 데이터 프로세서(110)에 아날로그 입력 신호를 제공한다. RX 회로들(166)은 증폭기들, 필터들, 믹서들, 발진기, LO 발생기, PLL 등을 포함할 수 있다.
- [0011] 도 1은 트랜시버(120)의 예시적인 설계를 보여준다. 트랜시버(120) 전부 또는 일부는 하나 또는 그보다 많은 아날로그 집적 회로(IC: integrated circuit)들, RF IC(RFIC)들, 혼합 신호 IC들 등에 구현될 수 있다. 예를 들어, TX 회로들(132), 전력 증폭기(134), LNA(164) 및 RX 회로들(166)이 RFIC 상에 구현될 수 있다. 전력 증폭기(134) 그리고 가능하면 다른 회로들은 또한 개별 IC 또는 모듈 상에 구현될 수도 있다. 임피던스 정합 회로(150) 그리고 가능하면 다른 회로들은 또한 개별 IC 또는 모듈 상에 구현될 수도 있다.
- [0012] 데이터 프로세서/제어기(110)는 무선 디바이스(100)에 대한 다양한 기능들을 수행할 수 있다. 예를 들어, 데이터 프로세서(110)는 송신기(130)를 통해 전송되고 수신기(160)를 통해 수신되는 데이터에 대한 처리를 수행할 수 있다. 제어기(110)는 TX 회로들(132), RX 회로들(166), 스위치들(140) 및/또는 임피던스 정합 회로(150)의 동작을 제어할 수 있다. 메모리(112)는 데이터 프로세서/제어기(110)에 대한 프로그램 코드들 및 데이터를 저장할 수 있다. 메모리(112)는 (도 1에 도시된 바와 같이) 데이터 프로세서/제어기(110) 내부에 있을 수도 있고 또는 데이터 프로세서/제어기(110) 외부에 있을 수도 있다(도 1에 도시되지 않음). 데이터 프로세서/제어기(110)는 하나 또는 그보다 많은 주문형 집적 회로(ASIC: application specific integrated circuit)들 및/또는 다른 IC들 상에 구현될 수도 있다.
- [0013] 도 2는 무선 디바이스(200)의 예시적인 설계의 블록도를 보여준다. 이 예시적인 설계에서, 무선 디바이스(200)는 데이터 프로세서/제어기(210), 주(primary) 안테나(252a)에 대한 트랜시버(220), 및 보조(secondary) 안테나(252b)에 대한 수신기들(222)을 포함한다. 트랜시버(220)는 (i) 제 1 모드/대역(예를 들어, GSM)에 대한 양방향 무선 통신을 지원하는 송신기(230a) 및 수신기(260a) 그리고 (ii) 제 2 모드/대역(LTE, cdma2000 또는 WCDMA)에 대한 양방향 무선 통신을 지원하는 송신기(230b) 및 수신기(260b)를 포함한다. 모드는 LTE, cdma2000, WCDMA, GSM 등에 대응할 수 있다. 수신기들(222)은 데이터 수신을 지원하는 수신기들(260c, 260d)을 포함한다.
- [0014] 트랜시버(220) 내에서, 송신기(230a)는 TX 회로들(232a), 전력 증폭기(234a) 및 TX 필터(236a)를 포함한다.

수신기(260a)는 RX 필터(262a), LNA(264a) 및 RX 회로들(266a)을 포함한다. 송신기(230b)는 TX 회로들(232b), 전력 증폭기(234b) 및 듀플렉서(238)를 포함한다. 수신기(260b)는 듀플렉서(238), LNA(264b) 및 RX 회로들(266b)을 포함한다. 스위치들(240a)이 TX 필터(236a), RX 필터(262a) 및 듀플렉서(238)에 연결된다. 듀플렉서(238)는 전력 증폭기(234b)로부터의 증폭된 RF 신호를 스위치들(240a)로 라우팅하고, 또한 스위치들(240a)로부터의 수신된 RF 신호를 LNA(264b)로 라우팅한다. 임피던스 정합 회로(250a)가 스위치들(240a)과 안테나(252a) 사이에 연결된다.

[0015] 수신기들(222) 내에서, 수신기(260c)는 RX 필터(262c), LNA(264c) 및 RX 회로들(266c)을 포함한다. 수신기(260d)는 RX 필터(262d), LNA(264d) 및 RX 회로들(266d)을 포함한다. 스위치들(240b)이 RX 필터들(262c, 262d)에 연결된다. 임피던스 정합 회로(250b)가 스위치들(240b)과 안테나(252b) 사이에 연결된다.

[0016] 도 3은 무선 디바이스(300)의 예시적인 설계의 블록도를 보여준다. 이 예시적인 설계에서, 무선 디바이스(300)는 데이터 프로세서/제어기(310), 트랜시버(320) 및 안테나(352)를 포함한다. 트랜시버(320)는 양방향 무선 통신을 지원하는 송신기(330) 및 수신기(360)를 포함한다. 송신기(330)는 직렬로 연결된 TX 회로들(332), 전력 증폭기(334) 및 임피던스 정합 회로(336)를 포함한다. 수신기(360)는 직렬로 연결된 임피던스 정합 회로(362), LNA(364) 및 RX 회로들(366)을 포함한다. 스위치들/듀플렉서(350)가 임피던스 정합 회로들(336, 362)에 그리고 또한 안테나(352)에 연결된다.

[0017] 도 1, 도 2 그리고 도 3은 각각 무선 디바이스들(100, 200, 300)의 3개의 예시적인 설계들을 보여준다. 일반적으로, 무선 디바이스는 임의의 수의 안테나들, 임의의 수의 송신기들 및 임의의 수의 수신기들을 포함할 수 있다. 무선 디바이스는 또한 임의의 수의 주파수 대역들에 대한 동작을 지원할 수도 있다. 무선 디바이스는 각각의 안테나에 대한 하나 또는 그보다 많은 송신기들 및/또는 하나 또는 그보다 많은 수신기들을 포함할 수 있다. 각각의 송신기 및 각각의 수신기는 주어진 안테나에 대한 하나 또는 그보다 많은 주파수 대역들에 대한 동작을 지원할 수 있다.

[0018] 무선 디바이스는 시분할 듀플렉스(TDD: time division duplex) 시스템들 및/또는 주파수 분할 듀플렉스(FDD: frequency division duplex) 시스템들과의 통신을 지원할 수 있다. TDD 시스템과의 통신을 위해, 무선 디바이스는 임의의 주어진 순간에 안테나를 송신기나 수신기에 연결할 수 있는 스위치들(예를 들어, 도 1의 스위치들(140))을 포함할 수 있다. FDD 시스템과의 통신을 위해, 무선 디바이스는 (i) 전력 증폭기로부터의 출력 RF 신호를 안테나로 그리고 (ii) 안테나로부터의 수신된 RF 신호를 LNA로 동시에 라우팅할 수 있는 듀플렉서(예를 들어, 도 2의 듀플렉서(238))를 포함할 수 있다.

[0019] 도 1, 도 2 그리고 도 3에 도시된 바와 같이, 임피던스 정합 회로들은 무선 디바이스에서 다양한 위치들에 포함될 수 있으며 임피던스 정합 회로의 입력 및 출력에 연결된 회로들의 임피던스를 정합시키는데 사용될 수 있다. 예를 들어, 임피던스 정합 회로(예를 들어, 도 1의 임피던스 정합 회로(150))는 필터의 출력 임피던스와 안테나의 임피던스 간 임피던스 정합을 수행할 수 있다. 임피던스 정합 회로(예를 들어, 도 3의 임피던스 정합 회로(336))는 또한 증폭기의 출력 임피던스와 필터 또는 안테나의 입력 임피던스 간 임피던스 정합을 수행할 수도 있다.

[0020] 안테나(예를 들어, 도 1의 안테나(152))의 임피던스는 안테나 설계 간에 크게 달라질 수 있다. 더욱이, 안테나 임피던스는 아래 도시된 바와 같이, 주파수에 따라 크게 달라질 수 있다. 안테나 임피던스는 또한 무선 디바이스에 대한 인체(예를 들어, 손, 얼굴 등)의 근접성으로 인해 변화할 수도 있다. 임피던스 정합 회로(예를 들어, 도 1의 임피던스 정합 회로(150))는 양호한 성능이 달성될 수 있도록 안테나의 임피던스를 필터(예를 들어, 도 1의 TX 필터(136))의 출력 임피던스에 정합시키는데 사용될 수 있다.

[0021] 도 4는 조정 가능하지만 재구성 가능하지 않은 임피던스 정합 회로(410)의 개략도를 보여준다. 임피던스 정합 회로(410)는 입력 신호(V_{IN})를 수신하고 출력 신호(V_{OUT})를 제공한다. 임피던스 정합 회로(410) 내에서, 인덕터(412)와 가변 커패시터(버랙터(varactor))(414)가 직렬로 연결되고, 그 직렬 결합은 임피던스 정합 회로(410)의 입력과 출력 사이에 연결된다. 버랙터(416)와 인덕터(418)가 병렬로 연결되고, 그 병렬 결합은 임피던스 정합 회로(410)의 출력과 회로 접지 사이에 연결된다. 버랙터(414)는 제 1 범위의 값을 내의 가변 커패시턴스를 갖는데, 이는 버랙터(414)의 설계 및 구현에 의존한다. 버랙터(416)는 제 2 범위의 값을 내의 가변 커패시턴스를 갖는데, 이는 버랙터(416)의 설계 및 구현에 의존한다.

[0022] 겸출기(420)는 인덕터(412)의 2개의 단자들에 연결된 2개의 입력들 및 제어기(430)에 연결된 출력을 갖는다. 겸출기(420)는 인덕터(412) 양단의 전압을 겸출하고 겸출된 전압을 제어기(430)에 제공한다. 제어기(430)는 인

덕터(412)의 검출된 전압 및 알려진 임피던스를 기초로 임피던스 정합 회로(410)의 출력에 전달된 전력을 추정한다. 제어기(430)는 버랙터(414)에 대한 제 1 제어 신호(S1) 및 버랙터(416)에 대한 제 2 제어 신호(S2)를 발생시켜 임피던스 정합 회로(410)의 출력에 전달되는 원하는 전력을 얻는다. 특히, 검출기(420)로부터의 검출된 전압을 기초로, 제어기(430)는 제 1 제어 신호를 발생시켜 버랙터(414)의 커파시턴스를 변화시킬 수 있고 그리고/또는 제 2 제어 신호를 발생시켜 버랙터(416)의 커파시턴스를 변화시킬 수 있다.

[0023] 임피던스 정합 회로(예를 들어, 도 4의 임피던스 정합 회로(410))는 일반적으로 단일의 고정된 구성을 갖는다. 이 구성은 임피던스 정합 회로의 각각의 리액티브 소자(즉, 각각의 인덕터 및 각각의 버랙터)가 어떻게 접속되는지를 나타낸다. 특히, 각각의 리액티브 소자는 고정된 구성에 대한 임피던스 정합 회로의 2개의 특정 노드들 사이에 연결된다. 어떤 리액티브 소자들(예를 들어, 인덕터들(412, 418))은 고정된 임피던스들을 가질 수 있고, 다른 리액티브 소자들(예를 들어, 버랙터들(414, 416))은 가변적인 임피던스들을 가질 수 있다. 가변 리액티브 소자(예를 들어, 버랙터)의 임피던스는 임피던스 정합 회로의 임피던스를 변화시키도록 조정될 수 있다. 고정된 구성은 임피던스 정합 회로의 임피던스가 어떻게 튜닝될 수 있는지를 제한하는데, 이는 임피던스 정합 회로의 임피던스 정합 능력을 제한한다.

[0024] 임피던스 정합 회로의 임피던스는 일정 범위의 값들 내에서 조정될 수 있으며, 이는 임피던스 튜닝 곡선으로 지칭될 수 있다. 임피던스 튜닝 곡선은 임피던스 정합 회로 및 임피던스 정합 회로의 가변 리액티브 소자(들)의 구성에 의존할 수 있다. 서로 다른 구성들은 서로 다른 임피던스 튜닝 곡선들과 연관될 수 있다.

[0025] 도 5a는 단일 리액티브 소자(512)가 직렬 구성으로 연결된 1-소자 임피던스 정합 회로(510)를 보여준다. 리액티브 소자(512)는 커파시터 또는 인덕터일 수 있으며 임피던스 정합 회로(510)의 입력과 출력 사이에 연결된다. 스위치(514)가 리액티브 소자(512)와 병렬로 연결된다. 스위치(514)가 열리면, 임피던스 정합 회로(510)는 직렬 연결된 리액티브 소자(512)를 갖는다. 스위치(514)가 닫히면, 임피던스 정합 회로(510)는 통과(through) 구성을 가지며 단순히 입력 신호를 통과시킨다.

[0026] 도 5b는 단일 리액티브 소자(522)가 분로(shunt) 구성으로 연결된 1-소자 임피던스 정합 회로(520)를 보여준다. 리액티브 소자(522)는 커파시터 또는 인덕터일 수 있으며 임피던스 정합 회로(520)의 입력/출력과 회로 접지 사이에 연결된다.

[0027] 도 5c는 2개의 리액티브 소자들(532, 534)이 "L" 구성으로 연결된 2-소자 임피던스 정합 회로(530)를 보여준다. 각각의 리액티브 소자는 커파시터 또는 인덕터일 수 있다. 리액티브 소자(532)는 임피던스 정합 회로(530)의 입력과 출력 사이에 연결된다. 리액티브 소자(534)는 임피던스 정합 회로(530)의 출력과 회로 접지 사이에 연결된다.

[0028] 도 5d는 2개의 리액티브 소자들(542, 544)이 "R" 구성으로 연결된 2-소자 임피던스 정합 회로(540)를 보여준다. 각각의 리액티브 소자는 커파시터 또는 인덕터일 수 있다. 리액티브 소자(542)는 임피던스 정합 회로(540)의 입력과 회로 접지 사이에 연결된다. 리액티브 소자(544)는 임피던스 정합 회로(540)의 입력과 출력 사이에 연결된다. 도 5c의 "L" 구성은 임피던스 정합 회로의 출력과 회로 접지 사이에 연결된 리액티브 소자를 갖는 반면, 도 5d의 "R" 구성은 임피던스 정합 회로의 입력과 회로 접지 사이에 연결된 리액티브 소자를 갖는다.

[0029] 도 5e는 3개의 리액티브 소자들(552, 554, 556)이 "Pi" 구성으로 연결된 3-소자 임피던스 정합 회로(550)를 보여준다. 각각의 리액티브 소자는 커파시터 또는 인덕터일 수 있다. 리액티브 소자(552)는 임피던스 정합 회로(550)의 입력과 회로 접지 사이에 연결된다. 리액티브 소자(554)는 임피던스 정합 회로(550)의 입력과 출력 사이에 연결된다. 리액티브 소자(556)는 임피던스 정합 회로(550)의 출력과 회로 접지 사이에 연결된다.

[0030] 도 5f는 3개의 리액티브 소자들(562, 564, 566)이 "T" 구성으로 연결된 3-소자 임피던스 정합 회로(560)를 보여준다. 각각의 리액티브 소자는 커파시터 또는 인덕터일 수 있다. 리액티브 소자(562)는 임피던스 정합 회로(560)의 입력과 노드 A 사이에 연결된다. 리액티브 소자(564)는 노드 A와 회로 접지 사이에 연결된다. 리액티브 소자(566)는 노드 A와 임피던스 정합 회로(560)의 출력 사이에 연결된다.

[0031] 도 5a 내지 도 5f는 6개의 예시적인 임피던스 정합 회로 구성을 보여준다. 1개, 2개, 3개 또는 그보다 많은 리액티브 소자들을 갖는 다른 임피던스 정합 회로 구성을 또한 형성될 수도 있다. 각각의 임피던스 정합 회로 구성을 해당 임피던스 정합 회로 구성을 달성될 수 있는 임피던스 값들을 나타내는 특정 임피던스 튜닝 곡선과 연관될 수 있다. 서로 다른 임피던스 정합 회로 구성을 서로 다른 임피던스 튜닝 곡선들과 연관될 수 있다.

[0032] 도 6a은 도 5a의 직렬 구성을 갖는 1-소자 임피던스 정합 회로(510)에 대한 임피던스 튜닝 곡선들을 나타내는

스미스 차트를 보여준다. 스미스 차트는 50 또는 75옴일 수 있는 특성 임피던스(Z_0)로 정규화된 복소수 값의 임피던스를 설명하기 위한 일반적인 방법이다. 스미스 차트의 중심은 Z_0 에 대응한다. 수평 축 위의 반원은 양의 임피던스를 나타내고, 수평 축 아래 반원은 음의 임피던스를 나타낸다.

[0033] 도표(610)는 리액티브 소자(512)가 직렬 인덕터인 임피던스 정합 회로(510)에 대한 임피던스 튜닝 곡선을 보여준다. 도표(610)의 끝에서 화살표로 표시된 바와 같이, 계속해서 더 커지는 인덕턴스는 계속해서 더 커지는 양의 임피던스에 대응한다. 도표(610)로 제시되는 임피던스 튜닝 곡선은 직렬 인덕터에 대한 인덕턴스 값들의 범위에 의존한다.

[0034] 도표(612)는 리액티브 소자(512)가 직렬 커패시터인 임피던스 정합 회로(510)에 대한 임피던스 튜닝 곡선을 보여준다. 도표(612)의 끝에서 화살표로 표시된 바와 같이, 계속해서 더 작아지는 커패시턴스는 계속해서 더 커지는 음의 임피던스에 대응한다. 도표(612)로 제시되는 임피던스 튜닝 곡선은 직렬 커패시터에 대한 커패시턴스 값들의 범위에 의존한다.

[0035] 도 6a는 또한 도 5b의 분로 구성을 갖는 1-소자 임피던스 정합 회로(520)에 대한 임피던스 튜닝 곡선들을 보여준다. 도표(614)는 리액티브 소자(522)가 분로 인덕터인 임피던스 정합 회로(520)에 대한 임피던스 튜닝 곡선을 보여준다. 도표(614)의 끝에서 화살표로 표시된 바와 같이, 계속해서 더 작아지는 인덕턴스는 계속해서 더 작아지는 양의 임피던스에 대응한다. 도표(614)로 제시되는 임피던스 튜닝 곡선은 분로 인덕터에 대한 인덕턴스 값들의 범위에 의존한다.

[0036] 도표(616)는 리액티브 소자(522)가 분로 커패시터인 임피던스 정합 회로(520)에 대한 임피던스 값들의 범위를 보여준다. 도표(616)의 끝에서 화살표로 표시된 바와 같이, 계속해서 더 커지는 커패시턴스는 계속해서 더 작아지는 음의 임피던스에 대응한다. 도표(616)로 제시되는 임피던스 튜닝 곡선은 분로 커패시터에 대한 커패시턴스 값들의 범위에 의존한다.

[0037] 도 6b는 통과 구성을 갖는 1-소자 임피던스 정합 회로(510)의 임피던스 튜닝 곡선을 나타내는 스미스 차트를 보여준다. 예시적인 설계에서, 안테나의 임피던스가 도표(618)로 도시된 점선 원 안에 있다면, 통과 구성이 사용될 수 있다.

[0038] 도 6c는 도 5c의 "L" 구성을 갖는 2-소자 임피던스 정합 회로(530)의 임피던스 튜닝 특성들을 나타내는 스미스 차트를 보여준다. 도표들(620, 624)은 리액티브 소자(532)가 직렬 커패시터이고 리액티브 소자(534)가 분로 커패시터인 임피던스 정합 회로(530)에 대한 임피던스 튜닝 곡선을 보여준다. 도표들(622, 624)은 리액티브 소자(532)가 직렬 인덕터이고 리액티브 소자(534)가 분로 커패시터인 임피던스 정합 회로(530)에 대한 임피던스 튜닝 곡선을 보여준다. 도표들(630, 634)은 리액티브 소자(532)가 직렬 커패시터이고 리액티브 소자(534)가 분로 인덕터인 임피던스 정합 회로(530)에 대한 임피던스 튜닝 곡선을 보여준다. 도표들(632, 634)은 리액티브 소자(532)가 직렬 인덕터이고 리액티브 소자(534)가 분로 인덕터인 임피던스 정합 회로(530)에 대한 임피던스 튜닝 곡선을 보여준다.

[0039] 도 6c는 또한 도 5d의 "R" 구성을 갖는 2-소자 임피던스 정합 회로(540)에 대한 임피던스 튜닝 곡선들을 보여준다. 도표들(640, 644)은 리액티브 소자(542)가 분로 커패시터이고 리액티브 소자(544)가 직렬 커패시터인 임피던스 정합 회로(540)에 대한 임피던스 튜닝 곡선을 보여준다. 도표들(642, 644)은 리액티브 소자(542)가 분로 인덕터이고 리액티브 소자(544)가 직렬 커패시터인 임피던스 정합 회로(540)에 대한 임피던스 튜닝 곡선을 보여준다. 도표들(650, 654)은 리액티브 소자(542)가 분로 커패시터이고 리액티브 소자(544)가 직렬 인덕터인 임피던스 정합 회로(540)에 대한 임피던스 튜닝 곡선을 보여준다. 도표들(652, 654)은 리액티브 소자(542)가 분로 인덕터이고 리액티브 소자(544)가 직렬 인덕터인 임피던스 정합 회로(540)에 대한 임피던스 튜닝 곡선을 보여준다.

[0040] 도 6d는 도 5e의 "Pi" 구성을 갖는 3-소자 임피던스 정합 회로(550)의 임피던스 튜닝 곡선들을 나타내는 스미스 차트를 보여준다. 도표들(660, 662, 664)은 리액티브 소자(552)가 분로 커패시터이고, 리액티브 소자(554)가 직렬 인덕터이며, 리액티브 소자(556)가 분로 커패시터인 임피던스 정합 회로(550)에 대한 임피던스 튜닝 곡선을 보여준다. 도표들(670, 672, 674)은 리액티브 소자(552)가 분로 인덕터이고, 리액티브 소자(554)가 직렬 커패시터이며, 리액티브 소자(556)가 분로 인덕터인 임피던스 정합 회로(550)에 대한 임피던스 튜닝 곡선을 보여준다.

[0041] 도 6d는 또한 도 5f의 "T" 구성을 갖는 3-소자 임피던스 정합 회로(560)에 대한 임피던스 튜닝 곡선들을 보여준다.

다. 도표들(680, 682, 684)은 리액티브 소자(562)가 직렬 커패시터이고, 리액티브 소자(564)가 분로 인덕터이며, 리액티브 소자(566)가 직렬 커패시터인 임피던스 정합 회로(560)에 대한 임피던스 튜닝 곡선을 보여준다. 도표들(690, 692, 694)은 리액티브 소자(562)가 직렬 인덕터이고, 리액티브 소자(564)가 분로 커패시터이며, 리액티브 소자(566)가 직렬 인덕터인 임피던스 정합 회로(560)에 대한 임피던스 튜닝 곡선을 보여준다.

[0042] 일반적으로, 임피던스 정합 회로의 주어진 구성은 그 구성에 의해 달성될 수 있는 임피던스 값들을 나타내는 특정 임피던스 튜닝 곡선과 연관될 수 있다. 도 6a 내지 도 6d에 도시된 바와 같이, 서로 다른 임피던스 정합 회로 구성들은 서로 다른 임피던스 튜닝 곡선들과 연관될 수 있다. 단 하나의 구성을 갖는 임피던스 정합 회로는 제한된 임피던스 값들에 정합하는 것이 가능할 수 있다. 예를 들어, 도 4의 "L" 구성을 갖는 임피던스 정합 회로(410)는 "L" 구성에 대한 임피던스 튜닝 곡선 내의 임피던스 값들에 정합하는 것이 가능할 수 있다. 임피던스 정합 회로(410)가 정합할 수 있는 제한된 임피던스 값들로 인해 성능이 저하될 수도 있다.

[0043] 한 양상에서, 다수의 구성들을 갖는 재구성 가능한 임피던스 정합 회로가 한 세트의 리액티브 소자들 및 한 세트의 스위치들로 구현될 수 있다. 리액티브 소자들과 스위치들은 특정 토폴로지로 접속될 수 있으며, 이는 각각의 리액티브 소자 및 각각의 스위치가 어떻게 접속되는지를 나타낼 수 있다. 스위치들의 서로 다른 설정들로 다수의 구성들이 지원될 수 있다. 서로 다른 구성들은 서로 다른 임피던스 튜닝 곡선들과 연관될 수 있다. 이는 재구성 가능한 임피던스 정합 회로가 더 넓은 범위의 임피던스 값들에 걸쳐 부하 회로(예를 들어, 안테나)에 대해 더 양호한 임피던스 정합을 제공하는 것을 가능하게 할 수 있다.

[0044] 예시적인 설계에서, 재구성 가능한 임피던스 정합 회로는 적어도 하나의 가변 리액티브 소자를 포함하는데, 각각의 가변 리액티브 소자는 변경될 수 있는 임피던스를 갖는다. 가변 리액티브 소자(들)는 재구성 가능한 임피던스 정합 회로의 임피던스가 더 양호한 임피던스 정합을 제공하도록 튜닝될 수 있게 하며, 이는 성능을 개선할 수 있다.

[0045] 예시적인 설계에서, 재구성 가능한 임피던스 정합 회로는 적어도 하나의 재구성 가능한 리액티브 소자를 포함하는데, 각각의 재구성 가능한 리액티브 소자는 스위치들을 통해 직렬 소자 또는 분로 소자로서 접속될 수 있다. 예를 들어, 재구성 가능한 인덕터는 한 구성에서는 직렬 인덕터로서 그리고 다른 구성에서는 분로 인덕터로서 접속될 수 있다. 재구성 가능한 리액티브 소자(들)는 재구성 가능한 임피던스 정합 회로의 임피던스가 더 넓은 범위의 임피던스 값들에 걸쳐 튜닝될 수 있게 하며, 이는 더 양호한 임피던스 정합을 제공할 수 있다.

[0046] 도 7은 재구성 가능한 임피던스 정합 회로(710)의 예시적인 설계의 개략도를 보여준다. 임피던스 정합 회로(710) 내에서, 임피던스 정합 회로(710)의 입력과 노드 B 사이에 버랙터(722)(C1)가 연결된다. 노드 B와 임피던스 정합 회로(710)의 출력 사이에 버랙터(724)(C2)가 연결된다. 노드 B와 회로 접지 사이에 버랙터(726)(C3)가 연결된다. 임피던스 정합 회로(710)의 입력과 노드 B 사이에 스위치(732)(SW1)가 연결된다. 노드 B와 임피던스 정합 회로(710)의 출력 사이에 스위치(734)(SW2)가 연결된다. 노드 B와 스위치(752)(SW3)의 입력 사이에 인덕터(742)(L1)가 연결된다. 스위치(752)는 임피던스 정합 회로(710)의 입력에 연결되는 제 1 출력('1'), 회로 접지에 연결되는 제 2 출력('2') 및 플로팅하며 아무런 회로 소자에도 연결되지 않는 제 3 출력('3')을 갖는다. 노드 B와 스위치(754)(SW4)의 입력 사이에 인덕터(744)(L2)가 연결된다. 스위치(754)는 임피던스 정합 회로(710)의 출력에 연결되는 제 1 출력('1'), 회로 접지에 연결되는 제 2 출력('2') 및 플로팅하는 제 3 출력('3')을 갖는다.

[0047] 스위치(752)는 (i) 인덕터(L1)와 임피던스 정합 회로(710)의 입력 사이에 연결되는 제 1 스위치 및 (ii) 인덕터(L1)와 회로 접지 사이에 연결되는 제 2 스위치로 구현될 수 있다. 제 1 스위치를 닫고 제 2 스위치를 여는 것에 의해 인덕터(L1)가 (임피던스 정합 회로(710)의 입력에 대응하는) 제 1 출력에 접속될 수 있다. 제 1 스위치를 열고 제 2 스위치를 닫음으로써 인덕터(L1)가 (회로 접지에 대응하는) 제 2 출력에 접속될 수 있다. 제 1 스위치와 제 2 스위치 모두를 여는 것에 의해 인덕터(L1)가 제 3 출력에 접속될 수 있다. 스위치(754)는 또한 스위치(752)와 유사한 방식으로 한 쌍의 스위치들로 구현될 수 있다.

[0048] 스위치들(SW1, SW2)은 각각 열리거나 닫힐 수 있다(즉, 2개의 가능한 상태들 중 하나가 될 수 있다). 스위치들(SW3, SW4)은 각각 입력을 제 1, 제 2 또는 제 3 출력에 접속하도록 제어될 수 있다(즉, 3개의 가능한 상태들 중 하나가 될 수 있다). 버랙터들(C1, C2, C3)은 각각, 최소 커패시턴스 값으로 설정되어 높은 임피던스를 얻고 본질적으로는 열림을 제공할 수 있다. 버랙터들(C1, C2, C3)은 동일한 또는 서로 다른 최소 커패시턴스 값들을 가질 수 있다. 인덕터들(742, 744)은 각각, 뒤에 설명되는 바와 같이 직렬 소자 또는 분로 소자로서 연결될 수 있다.

$$\prod_{m=1}^M N_m$$

[0049] 일반적으로, 재구성 가능한 임피던스 정합 회로는 $m=1$ 개까지의 구성들을 지원할 수 있으며, 여기서 N_m 은 재구성 가능한 임피던스 정합 회로에서 제 m 스위치의 상태들의 수이고, M 은 스위치들의 총 개수이며, "Π"는 곱셈 연산을 나타낸다. 예를 들어, 임피던스 정합 회로(710)는 스위치들(SW1, SW2) 각각에 대한 2개의 상태들 및 스위치들(SW3, SW4) 각각에 대한 3개의 상태들로 $2*2*3*3 = 36$ 개까지의 구성들을 지원할 수 있다.

[0050] 임피던스 정합 회로(710)는 직렬 구성, 분로 구성, "L" 구성, "R" 구성 및 "T" 구성을 포함하는 다수의 구성들을 지원한다. 임피던스 정합 회로(710)의 일부 구성들이 아래 설명된다. 각각의 구성은 스위치들(SW1, SW2, SW3, SW4)에 대한 한 세트의 상태들/설정들과 연관된다. 각각의 구성은 또한 버랙터들(C1, C2 및/또는 C3)에 대한 특정 값들과 연관될 수도 있다.

[0051] 도 8a 내지 도 8t는 도 7의 임피던스 정합 회로(710)의 20개의 구성들을 보여준다. 각각의 구성은 해당 구성을 설명하는 도면에 도시된 스위치 설정들 및 버랙터 설정들로 얻어질 수 있다. 각각의 구성에 대해, 주 전기적 경로는 굵은 점선으로 도시된다.

[0052] 도 8a는 통과 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 스위치들(SW1, SW2)을 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0053] 도 8b는 직렬 L1을 가진 직렬 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 스위치(SW3), 인덕터(L1) 및 스위치(SW2)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0054] 도 8c는 직렬 C1을 가진 직렬 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 버랙터(C1) 및 스위치(SW2)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0055] 도 8d는 직렬 C1 및 C2를 갖는 직렬 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 버랙터들(C1, C2)을 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0056] 도 8e는 직렬 L2를 갖는 직렬 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 스위치(SW1), 인덕터(L2) 및 스위치(SW4)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0057] 도 8f는 직렬 L1 및 L2를 갖는 직렬 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 스위치(SW3), 인덕터들(L1, L2) 및 스위치(SW4)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0058] 도 8g는 직렬 C1 및 L2를 갖는 직렬 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 버랙터(C1), 인덕터(L2) 및 스위치(SW4)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0059] 도 8h는 직렬 L1 및 C2를 갖는 직렬 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 스위치(SW3), 인덕터(L1) 및 버랙터(C2)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0060] 도 8i는 분로 L1을 갖는 분로 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 스위치(SW1)를 통과해 (스위치(SW3)를 통해 회로 접지에 연결된) 인덕터(L1)에 인가되고, 스위치(SW2)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0061] 도 8j는 분로 L2를 갖는 분로 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 스위치(SW1)를 통과해 (스위치(SW4)를 통해 회로 접지에 연결된) 인덕터(L2)에 인가되고, 스위치(SW2)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0062] 도 8k는 분로 L1 및 L2를 갖는 분로 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 스위치(SW1)를 통과해 (스위치들(SW3, SW4)을 통해 회로 접지에 연결된) 인덕터들(L1, L2)에 인가되고, 스위치(SW2)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0063] 도 8l은 분로 C3을 갖는 분로 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 스위치(SW1)를 통과해 버랙터(C3)에 인가되고, 스위치(SW2)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0064] 도 8m은 직렬 L1 및 분로 C3을 갖는 "L" 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 스위치(SW3) 및 인덕터(L1)를 통과해 버랙터(C3)에 인가되고, 스위치(SW2)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0065] 도 8n은 직렬 C1 및 분로 L1을 갖는 "L" 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호

는 버랙터(C1)를 통해 (스위치(SW3)를 통해 회로 접지에 연결된) 인덕터(L1)에 인가되고, 스위치(SW2)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0066] 도 8o는 분로 L2 및 직렬 C2를 갖는 "R" 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 스위치(SW1)를 통해 (스위치(SW4)를 통해 회로 접지에 연결된) 인덕터(L2)에 인가되고, 버랙터(C2)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0067] 도 8p는 분로 C3 및 직렬 L2를 갖는 "R" 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 스위치(SW1)를 통해 버랙터(C3)에 인가되고, 인덕터(L2) 및 스위치(SW4)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0068] 도 8q는 직렬 L1, 분로 C3 및 직렬 L2를 갖는 "T" 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 스위치(SW3) 및 인덕터(L1)를 통해 버랙터(C3)에 인가되고, 인덕터(L2) 및 스위치(SW4)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0069] 도 8r은 직렬 C1, 분로 L1 및 직렬 C2를 갖는 "T" 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 버랙터(C1)를 통해 (스위치(SW3)를 통해 회로 접지에 연결된) 인덕터(L1)에 인가되고, 버랙터(C2)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0070] 도 8s는 직렬 C1, 분로 L2 및 직렬 C2를 갖는 "T" 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 버랙터(C1)를 통해 (스위치(SW4)를 통해 회로 접지에 연결된) 인덕터(L2)에 인가되고, 버랙터(C2)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0071] 도 8t는 직렬 C1, 분로 L1 및 L2, 그리고 직렬 C2를 갖는 "T" 구성의 임피던스 정합 회로(710)를 보여준다. 이 구성에서, 입력 신호는 버랙터(C1)를 통해 (스위치들(SW3, SW4)을 통해 회로 접지에 연결된) 인덕터들(L1, L2)에 인가되고, 버랙터(C2)를 통해 임피던스 정합 회로(710)의 출력으로 전달된다.

[0072] 도 7은 도 8a 내지 도 8t에 도시된 다수의 구성들을 갖는 재구성 가능한 임피던스 정합 회로의 하나의 토폴로지를 보여준다. 재구성 가능한 임피던스 정합 회로는 또한 다른 토폴로지들로 구현될 수 있다.

[0073] 도 9a는 재구성 가능한 임피던스 정합 회로(910)의 예시적인 설계의 개략도를 보여준다. 임피던스 정합 회로(910) 내에서, 임피던스 정합 회로(910)의 입력과 스위치(962)(SW5)의 입력 사이에 버랙터(922)(C1)가 연결된다. 스위치(962)는 노드 D에 연결되는 제 1 출력, 회로 접지에 연결되는 제 2 출력, 및 플로팅하는 제 3 출력을 갖는다. 임피던스 정합 회로(910)의 출력과 스위치(964)(SW6)의 입력 사이에 버랙터(924)(C2)가 연결된다. 스위치(964)는 노드 D에 연결되는 제 1 출력, 회로 접지에 연결되는 제 2 출력, 및 플로팅하는 제 3 출력을 갖는다. 임피던스 정합 회로(910)의 입력과 노드 D 사이에 스위치(932)(SW1)가 연결된다. 노드 D와 임피던스 정합 회로(910)의 출력 사이에 스위치(934)(SW2)가 연결된다. 임피던스 정합 회로(910)의 입력과 스위치(972)(SW3)의 입력 사이에 인덕터(942)(L1)가 연결된다. 스위치(972)는 노드 D에 연결되는 제 1 출력, 회로 접지에 연결되는 제 2 출력, 및 플로팅하는 제 3 출력을 갖는다. 임피던스 정합 회로(910)의 출력과 스위치(974)(SW4)의 입력 사이에 인덕터(944)(L2)가 연결된다. 스위치(974)는 노드 D에 연결되는 제 1 출력, 회로 접지에 연결되는 제 2 출력, 및 플로팅하는 제 3 출력을 갖는다.

[0074] 스위치들(SW1, SW2)은 각각 열리거나 닫힐 수 있다. 스위치들(SW3, SW4, SW5, SW6)은 각각, 입력을 3개의 출력들 중 하나에 접속하도록 설정될 수 있다. 버랙터들(C1, C2)과 인덕터들(L1, L2)은 각각, 이들의 연관된 스위치들(SW5, SW6, SW3, SW4)을 통해 각각 직렬 소자 또는 분로 소자로서 연결될 수 있다.

[0075] 도 9b는 재구성 가능한 임피던스 정합 회로(912)의 예시적인 설계의 개략도를 보여준다. 임피던스 정합 회로(912)는 도 9a에 대해 위에서 설명한 것과 같이 연결된 버랙터들(922, 924) 및 스위치들(932, 934, 962, 964)을 포함한다. 노드 D와 스위치(952)(SW3)의 입력 사이에 인덕터(942)(L1)가 연결된다. 스위치(952)는 임피던스 정합 회로(912)의 입력에 연결되는 제 1 출력, 회로 접지에 연결되는 제 2 출력, 및 플로팅하는 제 3 출력을 갖는다. 노드 D와 스위치(954)(SW4)의 입력 사이에 인덕터(944)(L2)가 연결된다. 스위치(954)는 임피던스 정합 회로(912)의 출력에 연결되는 제 1 출력, 회로 접지에 연결되는 제 2 출력, 및 플로팅하는 제 3 출력을 갖는다.

[0076] 스위치들(SW1, SW2)은 각각 열리거나 닫힐 수 있다. 스위치들(SW3, SW4, SW5, SW6)은 각각, 입력을 3개의 출력들 중 하나에 접속할 수 있다. 버랙터들(C1, C2)과 인덕터들(L1, L2)은 각각, 이들의 연관된 스위치들(SW5, SW6, SW3, SW4)을 통해 각각 직렬 소자 또는 분로 소자로서 연결될 수 있다.

[0077] 도 9c는 재구성 가능한 임피던스 정합 회로(914)의 예시적인 설계의 개략도를 보여준다. 임피던스 정합 회로(914)는 도 9a와 도 9b에 대해 위에서 설명한 것과 같이 연결된 인덕터들(942, 944) 및 스위치들(932, 934, 952, 954)을 포함한다. 노드 D와 스위치(982)(SW5)의 입력 사이에 버랙터(922)(C1)가 연결된다. 스위치(982)는 임피던스 정합 회로(914)의 입력에 연결되는 제 1 출력, 회로 접지에 연결되는 제 2 출력, 및 플로팅하는 제 3 출력을 갖는다. 노드 D와 스위치(984)(SW6)의 입력 사이에 버랙터(924)(C2)가 연결된다. 스위치(984)는 임피던스 정합 회로(914)의 출력에 연결되는 제 1 출력, 회로 접지에 연결되는 제 2 출력, 및 플로팅하는 제 3 출력을 갖는다.

[0078] 스위치들(SW1, SW2)은 각각 열리거나 닫힐 수 있다. 스위치들(SW3, SW4, SW5, SW6)은 각각, 입력을 3개의 출력들 중 하나에 접속할 수 있다. 버랙터들(C1, C2)과 인덕터들(L1, L2)은 각각, 이들의 연관된 스위치들(SW5, SW6, SW3, SW4)을 통해 각각 직렬 소자 또는 분로 소자로서 연결될 수 있다.

[0079] 도 7, 도 9a, 도 9b 및 도 9c는 재구성 가능한 임피던스 정합 회로에 대한 4개의 예시적인 토플로지들을 보여준다. 도 7의 토플로지는 인덕터들(L1, L2)이 직렬 소자들 또는 분로 소자들로서 접속되게 한다. 도 9a의 토플로지는 인덕터들(L1, L2)과 버랙터들(C1, C2)이 "Pi" 구성의 직렬 소자들 또는 분로 소자들로서 접속되게 한다. 도 9b의 토플로지는 버랙터들(C1, C2)이 "Pi" 구성의 직렬 소자들 또는 분로 소자들로서 접속되게 하고, 인덕터들(L1, L2)이 "T" 구성의 직렬 소자들 또는 분로 소자들로서 접속되게 한다. 도 9c의 토플로지는 버랙터들(C1, C2)과 인덕터들(L1, L2)이 "T" 구성의 직렬 소자들 또는 분로 소자들로서 접속되게 한다. 재구성 가능한 임피던스 정합 회로는 또한 다른 토플로지들을 기초로 구현될 수도 있다.

[0080] 일반적으로, 재구성 가능한 임피던스 정합 회로에 대한 토플로지는 임의의 수의 리액티브 소자들 및 임의의 수의 스위치들을 포함할 수 있으며, 이들은 임의의 방식으로 연결될 수 있다. 토플로지는 임의의 수의 구성들을 지원할 수 있다. 예를 들어, 토플로지는 다음의 구성들 중 하나 또는 그보다 많은 구성을 지원할 수 있다:

[0081] • 어떠한 L이나 C도 없는 통과 구성,

[0082] • 직렬 L 및/또는 직렬 C를 갖는 도 5a의 직렬 구성,

[0083] • 분로 L 및/또는 분로 C를 갖는 도 5b의 분로 구성,

[0084] • (i) 직렬 C와 분로 L, (ii) 직렬 L과 분로 C, (iii) 직렬 C와 분로 C, 또는 (iv) 직렬 L과 분로 L을 갖는 도 5c의 "L" 구성,

[0085] • (i) 분로 C와 직렬 L, (ii) 분로 L과 직렬 C, (iii) 분로 C와 직렬 C, 또는 (iv) 분로 L과 직렬 L을 갖는 도 5d의 "R" 구성,

[0086] • (i) 분로 C, 직렬 L 그리고 분로 C 또는 (ii) 분로 L, 직렬 C 그리고 분로 L을 갖는 도 5e의 "Pi" 구성,

[0087] • (i) 직렬 C, 분로 L 그리고 직렬 C 또는 (ii) 직렬 L, 분로 C 그리고 직렬 L을 갖는 도 5f의 "T" 구성, 및

[0088] • 다른 구성들.

[0089] 예시적인 설계에서, 재구성 가능한 임피던스 정합 회로의 버랙터들과 스위치들이 접적 회로(IC) 상에 구현될 수 있고, 인덕터들은 IC 외부에 구현될 수도 있다. 다른 예시적인 설계에서, 재구성 가능한 임피던스 정합 회로의 커페시터들, 스위치들 및 인덕터들이 IC 상에 구현될 수 있다. 또 다른 예시적인 설계에서, 재구성 가능한 임피던스 정합 회로의 커페시터들, 스위치들 및 인덕터들이 회로 보드 상에 구현될 수 있다. 재구성 가능한 임피던스 정합 회로의 커페시터들, 스위치들 및 인덕터들은 또한 다른 방식들로 구현될 수도 있다.

[0090] 재구성 가능한 임피던스 정합 회로는 안테나에 대해 더 양호한 임피던스 정합을 제공할 수 있다. 안테나의 임피던스는 안테나 설계마다 크게 달라질 수 있다. 더욱이, 안테나 임피던스는 주파수에 따라 크게 달라질 수 있다. 안테나 임피던스는 또한 무선 디바이스에 대한 인체(예를 들어, 손, 얼굴 등)의 근접성으로 인해 변화할 수도 있다. 재구성 가능한 임피던스 정합 회로는 양호한 성능이 달성될 수 있도록 안테나의 임피던스를 타깃 임피던스에 정합시키는데 사용될 수 있다.

[0091] 도 10은 안테나의 임피던스 대 주파수를 나타내는 스미스 차트를 보여준다. 도표(1010)는 점(1012)에서의 700 MHz 아래에서부터 점(1014)에서의 2.8GHz를 넘어서까지의 안테나 임피던스를 보여준다. 안테나는 주어진 동작 주

파수에서 특정 임피던스(Z_{ANT})를 갖는다. 임피던스 정합 회로는 이러한 Z_{ANT} 임피던스를 안테나에 연결된 회로의 임피던스(예를 들어, 필터의 임피던스)에 정합시켜야 한다. 임피던스 정합 회로가 단일 구성(예를 들어, 도 4의 임피던스 정합 회로(410))을 갖는다면, 임피던스 정합 회로는 Z_{ANT} 임피던스에 정합할 수 없어, 이로써 성능 저하를 초래할 수도 있다. 그러나 임피던스 정합 회로가 다수의 구성들을 갖는다면, 가능한 한 Z_{ANT} 임피던스에 가까운 임피던스 튜닝 곡선을 갖는 구성이 선택될 수 있으며, 하나 또는 그보다 많은 가변 리액티브 소자들은 Z_{ANT} 임피던스에 정합하도록 조정될 수 있다.

[0092] 재구성 가능한 임피던스 정합 회로가 다양한 방식들로 부하 회로(예를 들어, 안테나)의 임피던스 정합에 사용될 수 있다. 부하 회로는 예를 들어, 도 10에 도시된 바와 같이, 서로 다른 주파수들에서 서로 다른 임피던스 값들을 가질 수 있다. 재구성 가능한 임피던스 정합 회로는 선택된 동작 주파수에서 부하 회로의 임피던스와 정합해야 한다.

[0093] 한 예시적인 설계에서, 서로 다른 주파수들에서 부하 회로에 대해 재구성 가능한 임피던스 정합 회로(또는 회로 설정들)의 다수의 설정들이 결정될 수 있다. 각각의 회로 설정은 특정 주파수에서 부하 회로의 임피던스(Z_{LOAD})에 가장 가깝게 정합하는 재구성 가능한 임피던스 정합 회로의 임피던스(Z_{MC})와 연관될 수 있다. Z_{LOAD} 임피던스는 특정 주파수에서의 부하 회로의 (예를 들어, 실험실이나 공장에서의) 측정들 및/또는 컴퓨터 시뮬레이션을 기초로 결정될 수 있다. Z_{MC} 임피던스는 특정 주파수에서의 재구성 가능한 임피던스 정합 회로의 측정들 및/또는 컴퓨터 시뮬레이션을 기초로 결정될 수 있다.

[0094] 도 11은 재구성 가능한 임피던스 정합 회로에 대한 루업 테이블(LUT)(1100)의 예시적인 설계를 보여준다. 이 예시적인 설계에서, K개의 서로 다른 주파수들에서 부하 회로에 대해 재구성 가능한 임피던스 정합 회로의 K개의 회로 설정들이 결정될 수 있으며, 여기서 K는 임의의 정수 값일 수 있다. 각각의 회로 설정은 (i) 회로 설정이 선택될 수 있는 주파수 또는 주파수들의 범위, (ii) 재구성 가능한 임피던스 정합 회로의 특정 구성, (iii) 재구성 가능한 임피던스 정합 회로에서 스위치들의 특정 설정들, (iv) 재구성 가능한 임피던스 정합 회로의 가변 리액티브 소자들에 대한 특정 제어 설정들, 및 (v) 회로 설정이 선택될 수 있는 주파수 대역 및/또는 모드 (예를 들어, cdma2000, WCDMA, LTE, GSM 등)와 연관될 수 있다. 루업 테이블(1100) 내의 모든 또는 일부 정보는 비휘발성 메모리(예를 들어, 도 1의 메모리(112))에 저장될 수 있다. 예를 들어, 루업 테이블(1100)은 각각의 회로 설정에 대해 주파수 또는 주파수 범위, 스위치 설정들 및 가변 리액티브 소자들에 대한 제어 설정들만을 저장할 수도 있다.

[0095] 루업 테이블(1100)을 사용하여, 무선 디바이스의 동작 주파수를 기초로 적당한 회로 설정을 선택함으로써 임피던스 정합이 수행될 수 있다. 선택된 회로 설정에 대한 스위치 설정들 및 제어 설정들이 루업 테이블(1100)로부터 리트리브될 수 있다. 리트리브된 스위치 설정들은 스위치들에 적용될 수 있고, 리트리브된 제어 설정들은 재구성 가능한 임피던스 정합 회로 내의 가변 리액티브 소자들에 적용될 수 있다.

[0096] 도 12는 한 예시적인 설계에 따른 저주파 대역에 대한 8개의 서로 다른 회로 설정들에 대한 안테나 효율의 도표들을 보여준다. 도 12에서, 수평 축은 MHz 단위로 주파수를 나타내고, 수직 축은 데시벨(dB) 단위로 안테나 효율을 나타낸다. LUT1 내지 LUT8로 나타낸 8개의 서로 다른 회로 설정들에 대한 안테나 효율 대 주파수가 각각 도표들(1212-1226)로 도시된다. 도 12에 도시된 바와 같이, 각각의 회로 설정은 특정 주파수에서 피크 안테나 효율을 갖고 피크 안테나 효율을 커버하는 주파수들의 범위에 대해 양호한 성능을 제공할 수 있다. 가능한 한 균등하게 간격을 둘 수 있는 서로 다른 주파수들에서 8개의 회로 설정들에 대한 피크 안테나 효율이 발생하도록 8개의 회로 설정들이 선택될 수 있다. 동작 주파수를 기초로 사용할 하나의 회로 설정이 선택될 수 있다. 예를 들어, 800MHz에서의 동작시 LUT3 설정이 선택될 수 있고, 900MHz에서의 동작시 LUT5 설정이 선택될 수 있는 식이다. 재구성 가능한 임피던스 정합 회로의 하나 또는 그보다 많은 가변 리액티브 소자들을 조정함으로써, 선택된 LUT 설정에 대한 주파수 응답이 달라질 수 있다.

[0097] 다른 예시적인 설계에서는, 재구성 가능한 임피던스 정합 회로에 임피던스 정합이 적응적으로 수행될 수 있다. 예를 들어, 재구성 가능한 임피던스 정합 회로의 초기 구성 및 가변 리액티브 소자들에 대한 초기 제어 설정들을 포함하는 초기 회로 설정이 적용될 수 있다. 이 초기 회로 설정에 대해 성능 메트릭이 결정될 수 있다. 성능 메트릭은 부하 회로에 전달되는 전력, 부하 회로로부터 야기된 전력, 전력 증폭기 전류 등과 같은 하나 또는 그보다 많은 파라미터들을 기초로 정의될 수 있다. 구성 및/또는 제어 설정들은 새로운 회로 설정을 얻도록 (예를 들어, 랜덤하게 또는 검색 알고리즘을 기초로) 달라질 수 있다. 새로운 회로 설정에 대해 성능 메트릭이

결정될 수 있다. 새로운 회로 설정에 대한 성능 메트릭이 초기 회로 설정에 대한 성능 메트릭보다 더 양호하다면, 새로운 회로 설정이 유지될 수 있다. 최상의 성능 메트릭이 얻어질 때까지 구성 및/또는 제어 설정들이 유사한 방식으로 반복적으로 달라지고 평가될 수 있다.

[0098] 본 명세서에서 설명한 다수의 구성들을 갖는 재구성 가능한 임피던스 정합 회로는 다양한 이점들을 제공할 수 있다. 재구성 가능한 임피던스 정합 회로는 넓은 임피던스 튜닝 범위를 지원할 수 있고, 더 양호한 임피던스 정합을 제공하는 것이 가능할 수 있다. 재구성 가능한 임피던스 정합 회로는 또한 안테나와 같은 부하와의 적응적 임피던스 정합을 지원할 수 있다. 재구성 가능한 임피던스 정합 회로는 단일 주파수 대역 또는 다수의 주파수 대역들에 대한 동작을 지원할 수 있고, 무선 디바이스의 동작 주파수를 확장하는 것이 가능할 수 있다. 재구성 가능한 임피던스 정합 회로는 단일 입력 및 단일 출력을 포함할 수 있으며, 이는 생산 검정 및 작동의 편의를 가능하게 할 수 있다. 재구성 가능한 임피던스 정합 회로는 적은 수(예를 들어, 하나 또는 2개)의 인더터들로 구현될 수 있으며, 이는 비용 및 크기를 줄일 수 있다. 재구성 가능한 임피던스 정합 회로는 다수의 반송파들을 통한 동시 송신인 반송파 집적(carrier aggregation)을 지원할 수 있다. 각각의 반송파는 특정 대역 폭(예를 들어, 20MHz 또는 그 미만)을 가질 수 있다. 재구성 가능한 임피던스 정합 회로는 또한 다중 입력 다중 출력(MIMO: multiple-input-multiple-output) 동작, 송신 다이버시티, 수신 다이버시티 등을 지원할 수 있다.

[0099] 예시적인 설계에서, 장치(예를 들어, 무선 디바이스, IC, 회로 모듈 등)는 부하 회로에 연결되는 임피던스 정합 회로를 포함할 수 있다. 임피던스 정합 회로(예를 들어, 도 1의 임피던스 정합 회로(150))는 복수의 리액티브 소자들 및 적어도 하나의 스위치를 포함할 수 있고 복수의 구성들을 지원할 수 있다. 각각의 구성은 임피던스 정합 회로의 복수의 리액티브 소자들의 특정 배치 및 상호 접속에 대응할 수 있다. 복수의 리액티브 소자들은 부하 회로와 임피던스 정합하도록 구성될 수 있으며, 임피던스 정합 회로의 임피던스를 튜닝하도록 구성된 적어도 하나의 가변 리액티브 소자(예를 들어, 적어도 하나의 버랙터)를 포함할 수 있다. 적어도 하나의 스위치는 복수의 구성들 중 하나로 임피던스 정합 회로를 설정하도록 구성될 수 있다. 장치는 임피던스 정합 회로에 대한 복수의 구성들 중 하나를 선택하도록 구성된 제어기(예를 들어, 제어기(110))를 더 포함할 수 있다. 제어기는 디지털 회로들 및/또는 아날로그 회로들로 구현될 수 있다.

[0100] 예시적인 설계에서, 복수의 구성들은 직렬 구성, 분로 구성, "L" 구성, "R" 구성, "Pi" 구성, "T" 구성, 또는 이들의 결합을 포함할 수 있다. 직렬 구성은 예를 들어, 도 5a에 도시된 바와 같이, 임피던스 정합 회로의 입력과 출력 사이에 연결된 적어도 하나의 리액티브 소자를 가질 수 있다. 분로 구성은 예를 들어, 도 5b에 도시된 바와 같이, 임피던스 정합 회로의 입력/출력과 회로 접지 사이에 연결된 적어도 하나의 리액티브 소자를 가질 수 있다. "L" 구성은 예를 들어, 도 5c에 도시된 바와 같이, (i) 임피던스 정합 회로의 입력과 출력 사이에 연결된 적어도 하나의 리액티브 소자, 및 (ii) 임피던스 정합 회로의 출력과 회로 접지 사이에 연결된 적어도 하나의 다른 리액티브 소자를 가질 수 있다. "R" 구성은 예를 들어, 도 5d에 도시된 바와 같이, (i) 임피던스 정합 회로의 입력과 출력 사이에 연결된 적어도 하나의 리액티브 소자, 및 (ii) 임피던스 정합 회로의 입력과 회로 접지 사이에 연결된 적어도 하나의 다른 리액티브 소자를 가질 수 있다. "Pi" 구성은 예를 들어, 도 5e에 도시된 바와 같이, (i) 임피던스 정합 회로의 입력과 출력 사이에 연결된 제 1 리액티브 소자, (ii) 임피던스 정합 회로의 입력과 회로 접지 사이에 연결된 제 2 리액티브 소자, 및 (iii) 임피던스 정합 회로의 출력과 회로 접지 사이에 연결된 제 3 리액티브 소자를 가질 수 있다. "T" 구성은 예를 들어, 도 5f에 도시된 바와 같이, (i) 임피던스 정합 회로의 입력과 중간 노드 사이에 연결된 제 1 리액티브 소자, (ii) 중간 노드와 임피던스 정합 회로의 출력 사이에 연결된 제 2 리액티브 소자, 및 (iii) 중간 노드와 회로 접지 사이에 연결된 제 3 리액티브 소자를 가질 수 있다. 예를 들어, 도 6a 내지 도 6d에 도시된 바와 같이, 복수의 구성들이 서로 다른 임피던스 튜닝 곡선들과 연관될 수 있다.

[0101] 예시적인 설계에서, 복수의 리액티브 소자들은 적어도 하나의 구성에서는 직렬 소자로서 그리고 적어도 하나의 다른 구성에서는 분로 소자로서 연결되는 리액티브 소자를 포함할 수 있다. 리액티브 소자는 (예를 들어, 도 8b, 도 8e, 도 8f, 도 8g, 도 8h 등에 도시된 것과 같은) 적어도 하나의 구성에서는 직렬 인더터로서 그리고 (예를 들어, 도 8i, 도 8j, 도 8k, 도 8n, 도 8o 등에 도시된 것과 같은) 적어도 하나의 다른 구성에서는 분로 인더터로서 연결되는 인더터(예를 들어, 도 7의 인더터(742 또는 744))일 수 있다. 대안으로, 리액티브 소자는 적어도 하나의 구성에서는 직렬 커패시터로서 그리고 적어도 하나의 다른 구성에서는 분로 커패시터로서 연결되는 가변 커패시터(예를 들어, 도 9b의 커패시터(922 또는 924))일 수 있다.

[0102] 복수의 리액티브 소자들은 (i) 적어도 하나의 구성에서는 임피던스 정합 회로의 제 1 쌍의 노드들 사이에 그리고 (ii) 적어도 하나의 다른 구성에서는 제 1 쌍의 노드들과는 다른 제 2 쌍의 노드들 사이에 연결되는 리액티브 소자를 포함할 수 있다. 예를 들어, 도 7의 인더터(742)는 노드 B와 임피던스 정합 회로(710)의 입력 사이

에 또는 노드 B와 회로 접지 사이에 연결될 수 있다. 적어도 하나의 스위치는 (i) 복수의 리액티브 소자들 중 하나에 연결되는 단일 입력, 및 (ii) 임피던스 정합 회로의 적어도 2개의 노드들에 연결되는 적어도 2개의 출력들을 갖는 스위치(예를 들어, 도 7의 스위치(752 또는 754))를 포함할 수 있다.

[0103] 예시적인 설계에서, 예를 들어, 도 1과 도 2에 도시된 바와 같이, 부하 회로는 안테나를 포함할 수 있고, 임피던스 정합 회로는 안테나에 대한 임피던스 정합을 수행할 수 있다. 다른 예시적인 설계에서, 예를 들어, 도 3에 도시된 바와 같이, 부하 회로는 전력 증폭기를 포함할 수 있고, 임피던스 정합 회로는 전력 증폭기에 대한 출력 임피던스 정합을 수행할 수 있다. 또 다른 예시적인 설계에서, 예를 들어, 도 3에 도시된 바와 같이, 부하 회로는 LNA를 포함할 수 있고, 임피던스 정합 회로는 LNA에 대한 입력 임피던스 정합을 수행할 수 있다.

[0104] 예시적인 설계에서, 장치는 예를 들어, 도 11에 도시된 것과 같은 임피던스 정합 회로에 대한 복수의 회로 설정들을 저장하는 메모리를 더 포함할 수 있다. 각각의 회로 설정은 복수의 구성들, 적어도 하나의 스위치에 대한 적어도 하나의 스위치 설정, 적어도 하나의 가변 리액티브 소자에 대한 적어도 하나의 제어 설정 등 중 하나와 연관될 수 있다. 예시적인 설계에서, 복수의 회로 설정들은 예를 들어, 도 12에 도시된 것과 같이, 서로 다른 주파수들에 대한 것일 수 있다. 복수의 회로 설정들 중 하나가 장치의 동작 주파수를 기초로 설정될 수 있다.

[0105] 도 13은 임피던스 정합을 수행하기 위한 프로세스(1300)의 예시적인 설계를 보여준다. 임피던스 정합 회로는 임피던스 정합 회로의 적어도 하나의 스위치를 통해 복수의 구성들 중 하나로 설정될 수 있다(블록(1312)). 임피던스 정합 회로의 복수의 리액티브 소자들과 부하 회로에 대해 임피던스 정합이 수행될 수 있다(블록(1314)). 복수의 리액티브 소자들은 임피던스 정합 회로의 임피던스를 튜닝하도록 구성된 적어도 하나의 가변 리액티브 소자를 포함할 수 있다.

[0106] 예시적인 설계에서, 임피던스 정합 회로에 대한 복수의 회로 설정들은 메모리에 저장될 수도 있다. 각각의 회로 설정은 복수의 구성들, 적어도 하나의 스위치에 대한 적어도 하나의 스위치 설정, 적어도 하나의 가변 리액티브 소자에 대한 적어도 하나의 제어 설정 등 중 하나와 연관될 수 있다. 임피던스 정합 회로에 대한 복수의 회로 설정들 중 하나가 예를 들어, 무선 디바이스의 동작 주파수를 기초로 선택될 수 있다.

[0107] 본 명세서에서 설명된 재구성 가능한 임피던스 정합 회로는 IC, 아날로그 IC, RFIC, 혼합 신호 IC, ASIC, 인쇄 회로 기판(PCB: printed circuit board), 전자 디바이스 등에 구현될 수 있다. 재구성 가능한 임피던스 정합 회로는 상보성 금속 산화물 반도체(CMOS: complementary metal oxide semiconductor), N-채널 MOS(NMOS: N-channel MOS), P-채널 MOS(PMOS: P-channel MOS), 바이폴러 접합 트랜지스터(BJT: bipolar junction transistor), 바이폴러-CMOS(BiCMOS), 실리콘 게르마늄(SiGe), 갈륨 비소(GaAs), 헤테로 접합 바이폴러 트랜지스터(HBT: heterojunction bipolar transistor)들, 고전자 이동도 트랜지스터(HEMT: high electron mobility transistor)들, 실리콘 온 인슐레이터(SOI: silicon-on-insulator) 등과 같은 다양한 IC 프로세스 기술들로 제조될 수 있다.

[0108] 본 명세서에서 설명된 것과 같은 재구성 가능한 임피던스 정합 회로를 갖는 장치는 독립형 디바이스일 수도 있고 또는 더 큰 디바이스의 일부일 수도 있다. 디바이스는 (i) 독립형 IC, (ii) 데이터 및/또는 명령들을 저장하기 위한 메모리 IC들을 포함할 수 있는 하나 또는 그보다 많은 IC들의 세트, (iii) RF 수신기(RFR)나 RF 송신기/수신기(RTR)와 같은 RFIC, (iv) 이동국 모뎀(MSM: mobile station modem)과 같은 ASIC, (v) 다른 디바이스들 내에 임베드될 수 있는 모듈, (vi) 수신기, 셀룰러폰, 무선 디바이스, 핸드셋 또는 모바일 유닛, (vii) 등등 일 수도 있다.

[0109] 하나 또는 그보다 많은 예시적인 설계들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 결합으로 구현될 수 있다. 소프트웨어로 구현된다면, 이 기능들은 컴퓨터 판독 가능 매체 상에 하나 또는 그보다 많은 명령들 또는 코드로서 저장될 수 있거나 이를 통해 전송될 수도 있다. 컴퓨터 판독 가능 매체는 한 장소에서 다른 장소로 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함하는 통신 매체와 컴퓨터 저장 매체를 모두 포함한다. 저장 매체는 컴퓨터에 의해 액세스 가능한 임의의 이용 가능한 매체일 수 있다. 한정이 아닌 예시로, 이러한 컴퓨터 판독 가능 매체는 RAM, ROM, EEPROM, CD-ROM이나 다른 광 디스크 저장소, 자기 디스크 저장소 또는 다른 자기 저장 디바이스들, 또는 명령들이나 데이터 구조들의 형태로 원하는 프로그램 코드를 전달 또는 저장하는데 사용될 수 있으며 컴퓨터에 의해 액세스 가능한 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속이 컴퓨터 판독 가능 매체로 적절히 지정된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 꼬임 쌍선, 디지털 가입자 회선(DSL: digital subscriber line), 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버 또는 다른 원격 소스로부터 전송된다면, 동축 케이블, 광섬유 케이블, 꼬임 쌍선, DSL, 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술들이 매체의 정의


에 포함된다. 본 명세서에서 사용된 것과 같은 디스크(disk 및 disc)는 콤팩트 디스크(CD: compact disc), 레이저 디스크(laser disc), 광 디스크(optical disc), 디지털 다기능 디스크(DVD: digital versatile disc), 플로피 디스크(floppy disk) 및 블루레이 디스크(blu-ray disc)를 포함하며, 여기서 디스크(disk)들은 보통 데이터를 자기적으로 재생하는 한편, 디스크(disk)들은 데이터를 레이저들에 의해 광학적으로 재생한다. 상기의 결합들 또한 컴퓨터 관독 가능 매체의 범위 내에 포함되어야 한다.

[0110]


본 개시의 상기의 설명은 해당 기술분야에서 통상의 지식을 가진 임의의 자가 본 개시를 이용하거나 실시할 수 있게 하도록 제공된다. 본 개시에 대한 다양한 변형들은 해당 기술분야에서 통상의 지식을 가진 자들에게 쉽게 명백할 것이며, 본 명세서에 정의된 일반 원리들은 본 개시의 범위를 벗어나지 않으면서 다른 변형들에 적용될 수 있다. 그러므로 본 개시는 본 명세서에서 설명된 예시들 및 설계들로 한정되는 것으로 의도되는 것이 아니라, 본 명세서에 개시된 원리들 및 신규한 특징들에 부합하는 최광의의 범위에 따르는 것이다.

도면


도면1




도면2




도면3




도면4




도면5a




도면5b




도면5c




도면5d




도면5e



도면5f




도면6a




도면6b

통과 구성




도면6c


2-소자 구성들




도면6d




도면7




도면8a



도면8b




도면8c




도면8d

직렬 C1 및 C2를 가진 직렬 구성




도면8e

직렬 L2를 가진 직렬 구성




도면8f

직렬 L1 및 L2를 가진 직렬 구성




도면8g

직렬 C1 및 L2를 가진 직렬 구성




도면8h

직렬 L1 및 C2를 가진 직렬 구성




도면8i

분로 L1을 가진 분로 구성




도면8j

분로 L2를 가진 분로 구성




도면8k

분로 L1 + L2를 가진 분로 구성




도면81

분로 C3을 가진 분로 구성




도면82

직렬 L1 및 분로 C3을 가진 "L" 구성




도면83

직렬 C1 및 분로 L1을 가진 "L" 구성




도면84

분로 L2 및 직렬 C2를 가진 "R" 구성




도면8p

분로 C3 + 직렬 L2를 가진 "R" 구성




도면8q

직렬 L1, 분로 C3, 직렬 L2를 가진 "T" 구성




도면8r

직렬 C1, 분로 L1, 직렬 C2를 가진 "T" 구성




도면8s

직렬 C1, 분로 L2, 직렬 C2를 가진 "T" 구성



도면8t


직렬 C1, 분로 L1 및 L2, 직렬 C2를 가진 "T" 구조



SW1 = 열림
SW2 = 열림
SW3 = 접지
SW4 = 접지


도면9a

토풀로지 2




도면9b

토풀로지 3




도면9c

토폴로지 4



도면10




도면11

1100

회로 설정	주파수	구성	스위치 설정들	제어 설정들	대역/모드
1	F1	Config a	SW1 ...	C1 ...	B1
2	F2	Config b	SW1 ...	C1 ...	B2
⋮	⋮	⋮	⋮	⋮	⋮
K	FK	Config b	SW1 ...	C1 ...	BK

도면12



도면13

