

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号  
特許第4949279号  
(P4949279)

(45) 発行日 平成24年6月6日 (2012.6.6)

(24) 登録日 平成24年3月16日 (2012.3.16)

(51) Int.Cl.

F I

H05K 3/34 (2006.01)

H05K 3/18 (2006.01)

H05K 3/24 (2006.01)

H05K 3/34 501E

H05K 3/34 501F

H05K 3/18 J

H05K 3/24 A

請求項の数 9 (全 18 頁)

(21) 出願番号	特願2008-10489 (P2008-10489)	(73) 特許権者	000190688
(22) 出願日	平成20年1月21日 (2008.1.21)		新光電気工業株式会社
(65) 公開番号	特開2009-170849 (P2009-170849A)		長野県長野市小島田町80番地
(43) 公開日	平成21年7月30日 (2009.7.30)	(74) 代理人	100091672
審査請求日	平成22年11月4日 (2010.11.4)		弁理士 岡本 啓三
		(72) 発明者	春原 昌宏
			長野県長野市小島田町80番地 新光電気工業株式会社内
		(72) 発明者	村山 啓
			長野県長野市小島田町80番地 新光電気工業株式会社内
		(72) 発明者	山野 孝治
			長野県長野市小島田町80番地 新光電気工業株式会社内

最終頁に続く

(54) 【発明の名称】 配線基板及びその製造方法

(57) 【特許請求の範囲】

【請求項 1】

電子部品を実装する配線基板であって、  
前記電子部品の電極端子と嵌合する筒状の外部接続端子を備え、  
該外部接続端子は、前記配線基板の電子部品実装面側に形成されたパッド部上に形成された第1の導体部と、

該第1の導体部の周縁部分に電氣的に接続され、前記電子部品の電極端子が差し込まれたときに当該電極端子の外周面がその中央部分の内周面と緊密に接触するような形状に湾曲して筒状に形成された第2の導体部と、

該第2の導体部の内側の底部近傍で前記第1の導体部と第2の導体部とを接合するように設けられた第3の導体部とを有することを特徴とする配線基板。

【請求項 2】

前記第2の導体部と前記第3の導体部は、異なる金属材料からなることを特徴とする請求項 1 に記載の配線基板。

【請求項 3】

前記配線基板の電子部品実装面側に前記パッド部を露出させて絶縁層が形成され、前記第2の導体部は、その下端部分が前記絶縁層上に延在して形成されていることを特徴とする請求項 1 に記載の配線基板。

【請求項 4】

電子部品を実装する配線基板であって、

前記電子部品の電極端子と嵌合する筒状の外部接続端子を備え、  
該外部接続端子は、前記配線基板の電子部品実装面側に形成されたパッド部にその一部分が電氣的に接続され、湾曲して筒状に形成された第１の導体部と、  
該第１の導体部の内面全体を覆い、かつ、前記電子部品の電極端子が差し込まれたときに当該電極端子の外周面がその中央部分の内周面と緊密に接触するような形状に湾曲して筒状に形成された第２の導体部とを有し、  
該第２の導体部は、異なる熱膨張係数を有した２層の導体層が積層された構造を有していることを特徴とする配線基板。

【請求項５】

前記第２の導体部を構成する２層の導体層は、異なる金属材料からなることを特徴とする請求項４に記載の配線基板。

10

【請求項６】

電子部品実装面側にパッド部が形成された配線基板本体を作製する工程と、  
前記配線基板本体の前記電子部品実装面側の面全体に導体層を形成する工程と、  
前記導体層上の前記パッド部に対応する箇所に、形成すべき外部接続端子の外形を画定するための柱状の犠牲層を形成する工程と、  
前記犠牲層から露出する前記導体層を除去する工程と、  
前記柱状の犠牲層の側面を、その中央部分がくびれるように湾曲した形状に成形する工程と、

該成形された犠牲層の側面に、前記パッド部上の導体層部分に接続される筒状の導体層を形成する工程と、

20

前記犠牲層を、前記筒状の導体層の内側の底部近傍の一部分を残して除去する工程とを含むことを特徴とする配線基板の製造方法。

【請求項７】

前記筒状の導体層を、前記犠牲層を構成する金属材料とは異なる金属をめっき種としてめっき法により形成することを特徴とする請求項６に記載の配線基板の製造方法。

【請求項８】

電子部品実装面側にパッド部が形成された配線基板本体を作製する工程と、  
前記配線基板本体の電子部品実装面側に、前記パッド部に対応する箇所に開口部を備えたレジスト層を形成する工程と、  
前記レジスト層の開口部内に、常温よりも高い温度状態で、形成すべき外部接続端子の一部を構成する第１の導体層を形成する工程と、  
前記第１の導体層上に、常温よりも高い温度状態で、該第１の導体層を構成する材料よりも熱膨張係数の小さい材料からなる第２の導体層を形成する工程と、  
常温状態で前記レジスト層を除去する工程とを含むことを特徴とする配線基板の製造方法。

30

【請求項９】

前記第１及び第２の導体層の少なくとも一方を、弾性を向上させる金属をめっき種としてめっき法により形成することを特徴とする請求項８に記載の配線基板の製造方法。

【発明の詳細な説明】

40

【技術分野】

【０００１】

本発明は、半導体素子等の電子部品を配線基板に実装するための技術に係り、特に、電子部品を着脱自在に実装し得よう適応された配線基板（以下、便宜上、「パッケージ」ともいう。）及びその製造方法に関する。

【背景技術】

【０００２】

半導体素子等の電子部品（チップ）を配線基板（パッケージ）に表面実装する場合、チップとパッケージを電氣的に接続する方法として、ワイヤボンディングやフリップチップ・ボンディング等の手法が用いられている。ワイヤボンディングの場合、パッケージ上に

50

実装されたチップの周囲にボンディングエリア（ワイヤを接続するためのパッドが配列された領域）を必要とし、その分だけパッケージの面積が大きくなるのに対し、フリップチップ・ボンディングの場合、パッケージ上に導電性バンプを介してチップを実装できるため、チップの周囲にボンディングエリアを必要とせず、パッケージの小型化という点で有用である。

#### 【0003】

かかるフリップチップ・ボンディング型の電子部品装置においては、チップとパッケージの電氣的な接続は、チップ側とパッケージ側に同じ金属材料からなるバンプを設け、もしくはチップ側にのみ金属バンプを設け、これら同一金属バンプを介して両者を接合する方法（同一金属による接合）や、チップ側とパッケージ側に異なる金属材料からなるバンプを設け、これら異種金属バンプを介して両者を接合する方法（異種金属による接合）を用いて行われていた。例えば、同一金属による接合の態様としては、はんだバンプとはんだバンプの接合があり、異種金属による接合の態様としては、銅（Cu）バンプとはんだバンプの接合、金（Au）バンプとはんだバンプの接合などがある。

10

#### 【0004】

上記の従来技術に関連する技術としては、例えば、特許文献1に記載された半導体チップの実装基板への実装構造、特許文献2に記載されたバンプ付きワークの実装基板、特許文献3に記載された電子部品接続用の端子装置がある。また、特許文献4に記載されたボールグリッドアレイ接続システム（ボールソケット）、特許文献5に記載されたポスト又はボールを接続するためのソケットコネクタ、特許文献6に記載されたスタッドバンプソケットがある。

20

【特許文献1】特開2000-183507号公報

【特許文献2】特開平10-163267号公報

【特許文献3】特開平1-226160号公報

【特許文献4】特表2009-543360号公報

【特許文献5】特表2009-527874号公報

【特許文献6】特開2006-4928号公報

【発明の開示】

【発明が解決しようとする課題】

#### 【0005】

30

上述したように従来のフリップチップ・ボンディング型の電子部品装置においては、チップとパッケージの電氣的な接続は、同一金属バンプを用いた接合や異種金属バンプを用いた接合を介して行われていた。このような電子部品装置は、その出荷に先立ち、チップをパッケージに実装した状態で詳細な機能についての電氣的試験（製品としての信頼性の評価）が行われるのが一般的である。しかしながら、従来のフリップチップ・ボンディング型の電子部品装置では、このような信頼性評価のための試験を行ったときに、以下の問題が生じていた。

#### 【0006】

すなわち、異種金属による接合の場合、その接合界面に合金層が形成される。例えば、図9（a）に一例として示すように、配線基板50の保護膜51（例えば、ソルダレジスト層）から露出するパッド部52（例えば、銅（Cu）/ニッケル（Ni）/金（Au）のめっき層）にはんだバンプBP1（その主要金属として錫（Sn）を含有するもの）を設け、チップ60の保護膜61（例えば、パッシベーション膜）から露出するパッド部62（例えば、アルミニウム（Al）の導体層）に銅（Cu）バンプBP2を設け、各金属バンプBP1、BP2を溶融などにより接合した場合、その接合界面には合金層（Cu-Sn）BMが形成される。

40

#### 【0007】

このような合金層BMは、熱ストレスに対して脆いため、チップ実装後に温度サイクル試験（例えば、+125～150 と -40～65 の間で温度を変化させ、それを繰り返して、製品の特性変化を調べる試験）を行ったときに破断するおそれがあり、場

50

合によっては、図示のように合金層BMに「破断」(BRで示す部分)が生じてしまうといった問題があった。また、高温放置試験(例えば、150の温度の環境下に一定時間放置しておく試験)では、熱によって金属原子が流動し易くなるため、合金層BMのエリアが拡大し、破断に至るケースが増えるといった問題があった。

#### 【0008】

図9(a)に示す例では、異種金属バンプBP1, BP2を用いてチップ60と配線基板50を接合した場合の「破断」の発生について説明したが、このような導電性バンプにおける「破断」は、同一金属による接合を行った場合にも同様に起こり得る。例えば、導電性バンプの材料として共晶はんだ(錫(Sn)と鉛(Pb)の組成からなるもの)もしくは鉛フリーはんだ(例えば、Snと銀(Ag)とCuの組成からなるもの)を用いた場合、図示のような局所的な合金層BMは形成されないものの、当該導電性バンプ中にSn-PbもしくはSn-Ag-Cuの合金が分布しているので、温度条件や試験時間によっては同様の破断が発生し得る。

#### 【0009】

このような「破断」に対処するため、実装するチップと配線基板をアンダーフィル樹脂で固定化する方法がとられている。図9(b)はその一例を示したものである。図示の例では、実装すべきチップ60(保護膜61から露出するパッド部62)に設けられた電極端子としてのバンプBPが、配線基板50の保護膜51から露出するパッド部52にフリップチップ接続され、配線基板50とチップ60の隙間にアンダーフィル樹脂70が充填されて硬化されている。この方法では、チップ60と配線基板50はアンダーフィル樹脂70を介して一体化されるので、接続信頼性は向上する。

#### 【0010】

しかしながら、配線基板50とチップ60の隙間にアンダーフィル樹脂70を充填するための処理を必要とするため、工数が増加し、コストの上昇を招くといった問題がある。また、アンダーフィル樹脂70を硬化させるためにベーキング(加熱処理)を施すが、基板50との熱膨張係数が異なるため、図示のようにアンダーフィル樹脂70が収縮し、配線基板50の周囲部分がチップ搭載面側に反ってしまうといった問題があった。さらに、反り具合の程度によってはチップ60が剥がれてしまうこともあり、接続信頼性が損なわれるといった課題があった。

#### 【0011】

本発明は、かかる従来技術における課題に鑑み創作されたもので、実装する電子部品との間に熱膨張係数の違いに起因した応力が発生した場合でもその応力を有効に吸収し、電子部品との電氣的導通状態を確実に維持すると共に、実装後の基板の反りを実質的に無くし、コスト低減に寄与することができる配線基板及びその製造方法を提供することを目的とする。

#### 【課題を解決するための手段】

#### 【0012】

上記の従来技術の課題を解決するため、本発明の一形態によれば、電子部品を実装する配線基板であって、前記電子部品の電極端子と嵌合する筒状の外部接続端子を備え、該外部接続端子は、前記配線基板の電子部品実装面側に形成されたパッド部上に形成された第1の導体部と、該第1の導体部の周縁部分に電氣的に接続され、前記電子部品の電極端子が差し込まれたときに当該電極端子の外周面がその中央部分の内周面と緊密に接触するような形状に湾曲して筒状に形成された第2の導体部と、該第2の導体部の内側の底部近傍で前記第1の導体部と第2の導体部とを接合するように設けられた第3の導体部とを有することを特徴とする配線基板が提供される。

#### 【0013】

この形態に係る配線基板の構成によれば、外部接続端子の一部を構成する第2の導体部は、電子部品の電極端子が差し込まれたときに当該電極端子の外周面がその中央部分の内周面と緊密に接触するような形状に湾曲して筒状に形成されている。これにより、電子部品の実装後に、例えば、温度サイクル試験等において配線基板と電子部品の熱膨張係数の

10

20

30

40

50

違いに起因して両者間に応力（熱ストレス）が発生し、両者の相対位置が多少ずれた場合でも、外部接続端子は、筒状に成形された第２の導体部により、電子部品の電極端子との緊密な接触状態を保ったまま、その発生した応力に応じて弾性変形することができる。つまり、外部接続端子は、発生した熱ストレスを有効に吸収しながら電子部品との電氣的導通状態を確実に維持することができる。

【００１４】

また、配線基板に電子部品を実装するにあたり、従来技術（図９（ｂ）参照）において実装時に使用されていたアンダーフィル樹脂を使用する必要がないので、従来技術に見られたような配線基板の反りを実質的に無くすることができる。また、アンダーフィル樹脂を充填するための工数が不要となるため、コスト低減に寄与することができる。

10

【００１５】

また、本発明の他の形態によれば、上記の形態に係る配線基板を製造する方法が提供される。その一形態に係る配線基板の製造方法は、電子部品実装面側にパッド部が形成された配線基板本体を作製する工程と、前記配線基板本体の前記電子部品実装面側の面全体に導体層を形成する工程と、前記導体層上の前記パッド部に対応する箇所に、形成すべき外部接続端子の外形を画定するための柱状の犠牲層を形成する工程と、前記犠牲層から露出する前記導体層を除去する工程と、前記柱状の犠牲層の側面を、その中央部分がくびれるように湾曲した形状に成形する工程と、該成形された犠牲層の側面に、前記パッド部上の導体層部分に接続される筒状の導体層を形成する工程と、前記犠牲層を、前記筒状の導体層の内側の底部近傍の一部分を残して除去する工程とを含むことを特徴とする。

20

【００１６】

また、他の形態に係る配線基板の製造方法は、電子部品実装面側にパッド部が形成された配線基板本体を作製する工程と、前記配線基板本体の電子部品実装面側に、前記パッド部に対応する箇所に開口部を備えたレジスト層を形成する工程と、前記レジスト層の開口部内に、常温よりも高い温度状態で、形成すべき外部接続端子の一部を構成する第１の導体層を形成する工程と、前記第１の導体層上に、常温よりも高い温度状態で、該第１の導体層を構成する材料よりも熱膨張係数の小さい材料からなる第２の導体層を形成する工程と、常温状態で前記レジスト層を除去する工程とを含むことを特徴とする。

【００１７】

本発明に係る配線基板及びその製造方法の他の構成／プロセス上の特徴及びそれに基づく特有の利点等については、以下の発明の実施の形態を参照しながら説明する。

30

【発明を実施するための最良の形態】

【００１８】

以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。

【００１９】

（第１の実施形態...図１～図５参照）

図１は本発明の第１の実施形態に係る配線基板の構成を断面図の形態で示したものである。図示の例では、本実施形態の配線基板１０に電子部品としての半導体チップ３０が着脱自在に実装され得る様子を示している。

【００２０】

40

本実施形態に係る配線基板１０は、基本的には、配線基板本体を構成する樹脂基板１１と、この樹脂基板１１の両面にそれぞれ所要の形状にパターンニングされた配線層１２及び１３と、各配線層１２，１３のそれぞれ所要の箇所に画定されたパッド部１２Ｐ，１３Ｐを除いて両面を覆うように形成された保護膜としての絶縁層１４及び１５とを備えて構成されている。さらに、チップ実装面側の絶縁層（図示の例では、上側の絶縁層１４）上の所要の箇所に、本発明を特徴付ける外部接続端子２０が設けられている。

【００２１】

この外部接続端子２０は、図示のように当該絶縁層１４から露出するパッド部１２Ｐに電氣的に接続された導体層（ベース部）１６と、このベース部１６の絶縁層１４上に延在する周縁部分に電氣的に接続され、筒状に成形された導体層（筒状導体部）１７と、この

50

筒状導体部 17 の内側の底部近傍でベース部 16 と筒状導体部 17 とを接合するように設けられた導体層（補強部）18 とから構成されている。外部接続端子 20 の要部をなす筒状導体部 17 は、特に図示はしていないが上方から断面的に見ると、実装するチップ 30 の電極端子 31 の形状（本実施形態では「円柱状」）に合わせて「円いリング」の形状に形成されている。また、図示のように側面から断面的に見ると、筒状導体部 17 の中央部分（高さ方向において 1/2 の高さに対応する部分）の直径が他の部分の直径と比べて小さくなるように（つまり、中央部分に「くびれ」をもたせるように）湾曲して形成されている。このように外部接続端子 20 は、その外形が「筒」の形状に似ていることから、以下の記述では、便宜上、「筒状端子」ともいう。

#### 【0022】

つまり、この筒状端子（外部接続端子）20 は、その一部分であるベース部 16 が、当該絶縁層 14 から露出するパッド部 12 P に電氣的に接続され、かつ、その要部である筒状導体部 17 が、実装するチップ 30 の電極端子 31 が差し込まれたときに当該電極端子 31 の外周面が筒状導体部 17 の中央部分の内周面と緊密に接触するような形状に湾曲して形成されている。このような緊密な接触を確実なものにするため、本実施形態では、図示のように筒状導体部 17 の各部分の寸法とチップ 30 の電極端子 31 の寸法との間に特定の関係をもたせている。すなわち、筒状導体部 17 の中央部分の直径を A、チップ 30 の電極端子 31 を受け入れる側の開口部分の直径を B、チップ 30 の電極端子 31 の直径を C とすると、 $A$ （例えば、 $50\text{ }\mu\text{m}$ ） $< C$ （例えば、 $100\text{ }\mu\text{m}$ ） $< B$ （例えば、 $150\text{ }\mu\text{m}$ ）の関係を満たすように各値を選定している。

#### 【0023】

このように本実施形態では、配線基板 10 の筒状端子（外部接続端子）20 に、実装するチップ 30 の電極端子 31 が差し込まれて、両端子が互いに嵌合した状態で接続されるようになっている。つまり、配線基板 10 の筒状端子 20 とチップ 30 の電極端子 31 との電氣的導通（チップ 30 の実装）は、従来のようにバンプ形成素材（はんだ等）の溶融や接合等による固定的な接続ではなく、図 1 に示すように着脱自在の機械的な嵌合による接触によって確保されている。

#### 【0024】

かかる筒状端子 20 の構造により、チップ実装後の温度サイクル試験等において配線基板 10 とチップ 30 の熱膨張係数の違いに起因して上下方向 / 水平方向に応力（熱ストレス）が発生し、両者の相対位置が多少ずれた場合でも、筒状端子 20（筒状導体部 17）は、チップ 30 の電極端子 31 を着脱自在に差し込んで嵌合できるような形状に成形されているので、当該電極端子 31 との緊密な接触状態を保ったまま、その発生した応力の方向に応じて弾性変形することができる。つまり、筒状端子 20 は、チップ実装後の温度サイクル試験等において発生した熱ストレスを有効に吸収する機能（応力緩和機能）を有している。

#### 【0025】

図 2 はその効果を模式的に示したものであり、（a）は配線基板 10 にチップ（電子部品）30 を実装した状態（電子部品装置 40）において温度サイクル試験等を行う前（応力が発生していない場合）の状態、（b）はその応力が上下方向に発生した場合の状態、（c）はその応力が水平方向に発生した場合の状態をそれぞれ示している。（a）の状態が本来の実装状態であるとする、（b）、（c）の状態のように上下方向、水平方向に応力が発生して両者の相対位置が多少ずれた場合でも、図示のように筒状導体部 17 が弾性変形することで、筒状導体部 17 の中央部分の内周面とチップ 30 の電極端子 31 の外周面との緊密な接触状態（両者間の電氣的導通状態を保ったままの実装状態）を確実に維持することができる。

#### 【0026】

再び図 1 を参照すると、チップ実装面側と反対側の絶縁層 15 から露出するパッド部 13 P には、本配線基板 10 をプリント配線板等のマザーボード（実装用基板）に実装する際に使用される外部接続端子（図中破線で示すような金属バンプ（ボール）ET や、金属

10

20

30

40

50

ピン等)がはんだ等を介して接合されるようになっている。このような外部接続端子は出荷する際に設けておいてもよいし、後で必要なときに外部接続端子を接合できるように当該パッド部13Pを露出させた状態のままにしておいてもよい。この場合、当該パッド部13Pの表面にはニッケル(Ni)/金(Au)めっき等の処理を施しておく。

#### 【0027】

また、配線基板10の配線基板本体を構成する樹脂基板11の形態としては、少なくとも最表層に配線層が形成された基板であって、各配線層が基板内部を通して電氣的に接続されている形態のものであれば十分である。樹脂基板11の内部には配線層が形成されていてもよいし、形成されていなくてもよい。本発明を特徴付ける部分ではないので詳細な図示は省略するが、樹脂基板11の内部に配線層が形成されている形態の場合には、基板内部で絶縁層を介在させて形成された各配線層及び各配線層間を相互に接続するビアホールを介して最表層の各配線層が電氣的に接続されている。この形態の基板としては、例えば、ビルドアップ工法を用いて形成され得る多層構造の配線基板がある。一方、樹脂基板11の内部に配線層が形成されていない形態の場合には、この樹脂基板11の所要箇所に適宜形成されたスルーホールを介して最表層の各配線層が電氣的に接続されている。

#### 【0028】

本実施形態に係る配線基板10は、図1、図2に示されるように、実装するチップ(電子部品)30の電極端子31を受け入れるための筒状端子(外部接続端子)20を備え、この筒状端子20の一部分であるベース部16を、電子部品実装面側の最外層の絶縁層14から露出するパッド部12Pに電氣的に接続し、かつ、筒状端子20の要部である筒状導体部17を、チップ30の電極端子(円柱状の導体パンプ31)が差し込まれたときに当該電極端子31の外周面が筒状導体部17の中央部分の内周面と緊密に接触するような形状に湾曲させて形成したことを特徴とする。本実施形態の配線基板10を構成する各構成部材の材料や大きさ等については、以下のプロセスに関連させて具体的に説明する。

#### 【0029】

以下、本実施形態に係る配線基板10を製造する方法について、その製造工程を順に示す図3、図4及び図5を参照しながら説明する。なお、各工程図に示す例では、図示の簡単化のため、本発明に関連する部分(筒状端子20及びその周辺部分)、すなわち、配線基板のチップ実装面側の構成のみを示している。

#### 【0030】

先ず最初の工程では(図3(a)参照)、本発明を特徴付ける筒状端子20を形成する前の段階にある配線基板を作製する。すなわち、配線基板本体を構成する樹脂基板11の両面に所要の形状にパターンニングされた配線層12及び13(図1参照)を有し、各配線層12, 13の所要の箇所に画定されたパッド部12P, 13P(図1参照)を除いて両面を覆うように形成された保護膜としての絶縁層14及び15(図1参照)を備えた構造体を作製する。

#### 【0031】

樹脂基板11の形態としては、上述したように少なくとも最表層に配線層が形成された基板であって、各配線層が基板内部を通して電氣的に接続されている形態のものであれば十分である。例えば、ビルドアップ工法を用いた多層構造の配線基板を利用することができる。その典型的な製造プロセスは、ベース基材としてのコア基板を中心としてその両面に、絶縁層の形成、絶縁層におけるビアホールの形成、ビアホールの内部を含めた配線パターン(配線層)の形成を順次繰り返して積み上げていくものである。絶縁層の材料としては典型的にエポキシ樹脂が用いられ、配線層の材料としては典型的に銅(Cu)が用いられる。かかるプロセスを経て形成された最表層の配線層12, 13は、基板内部の所要箇所に適宜形成された各配線層及び各配線層間を相互に接続するビアホールを介して電氣的に接続されている。

#### 【0032】

最表層の配線層12, 13の所定の箇所に画定されるパッド部12P, 13P(図1)には、外部接続端子(筒状端子20の一部分、マザーボード等)に実装する際に使用される

10

20

30

40

50

金属ボール E T 等) が接合されるので、配線層 (C u) 1 2, 1 3 上にニッケル (N i) めっき及び金 (A u) めっきをこの順に施しておくのが望ましい。これは、外部接続端子を接合したときのコンタクト性を良くするため (A u 層) と、パッド部 1 2 P, 1 3 P を構成する C u 層と A u 層との密着性を高め、C u が A u 層中へ拡散するのを防止するため (N i 層) である。つまり、パッド部 1 2 P, 1 3 P は C u / N i / A u の 3 層構造となっている。

#### 【 0 0 3 3 】

さらに樹脂基板 1 1 の両面に、それぞれ保護膜として機能するソルダレジスト層 1 4 及び 1 5 (図 1 参照) を形成する。例えば、感光性のエポキシ樹脂を樹脂基板 1 1 及び各配線層 1 2, 1 3 上に塗布し、それぞれ樹脂層を所要の形状 (配線層 1 2, 1 3 のパッド部 1 2 P, 1 3 P を除いた形状) にパターニングすることで、ソルダレジスト層 1 4, 1 5 を形成することができる。

10

#### 【 0 0 3 4 】

次の工程では (図 3 (b) 参照)、樹脂基板 1 1 のチップ実装面側の面全体に、後の工程で電解めっきを行う際の給電層として利用されるシード層 1 6 を形成する。例えば、チップ実装面側の全面 (ソルダレジスト層 1 4 及びパッド部 1 2 P 上) に、スパッタリングによりチタン (T i) の導体層を 0.1  $\mu$ m 程度の厚さに形成した後、この T i 層上に、スパッタリングにより白金 (P t) の導体層を 0.3  $\mu$ m 程度の厚さに形成し、さらにこの P t 層上に、スパッタリングにより金 (A u) の導体層を 0.2  $\mu$ m 程度の厚さに形成して、T i / P t / A u の 3 層構造からなるシード層 1 6 を形成する。

20

#### 【 0 0 3 5 】

次の工程では (図 3 (c) 参照)、シード層 1 6 上にパターニング材料を使用してめっきレジストを形成し、その所要の箇所を開口する (開口部 O P 1 を備えたレジスト層 R 1 の形成)。この開口部 O P 1 は、形成すべき所要のパターンの形状、すなわち、図 1 に示した筒状端子 2 0 の筒状導体部 1 7 の外形 (チップ 3 0 の電極端子 3 1 を受け入れる側の開口部分の直径 B) に応じた形状に従ってパターニング形成される。パターニング材料としては、感光性のドライフィルム、又は液状のフォトレジスト (例えば、ノボラック系樹脂、エポキシ系樹脂等の液状レジスト) を用いることができる。

#### 【 0 0 3 6 】

例えば、ドライフィルムを使用する場合、典型的にレジスト材料をポリエステルのカバーシートとポリエチレンのセパレータシートの間に挟んだ構造となっているので、表面洗浄 ラミネーション前処理 (セパレータシート剥離) 大気中でのレジストラミネーション 露光 カバーシート剥離 現像の工程を経て、パターニングされたレジスト層 R 1 を形成する。具体的には、先ずシード層 1 6 の表面を洗浄した後、その表面にドライフィルム (厚さ 120  $\mu$ m 程度) を熱圧着により貼り付け、このドライフィルムに対し、所要のパターンの形状にパターニングされたマスク (図示せず) を用いて紫外線 (U V) 照射による露光を施して硬化させ、さらに所定の現像液 (ネガ型のレジストの場合には有機溶剤を含む現像液、ポジ型のレジストの場合にはアルカリ系の現像液) を用いて当該部分をエッチング除去し (開口部 O P 1 の形成)、所要のパターンの形状に応じたレジスト層 R 1 を形成する。同様に、液状のフォトレジストを用いた場合にも、表面洗浄 表面にレジスト塗布 乾燥 露光 現像の工程を経て、所要形状にパターニングされたレジスト層 R 1 を形成することができる。

30

40

#### 【 0 0 3 7 】

次の工程では (図 3 (d) 参照)、レジスト層 R 1 の開口部 O P 1 (図 3 (c)) から露出しているシード層 1 6 上に、このシード層 1 6 を給電層として利用した電解めっきにより導体層 1 8 を形成する。本実施形態では、シード層 1 6 上に銅 (C u) の電解めっきを施して、厚さ 100  $\mu$ m 程度の導体層 (C u ポスト) 1 8 を形成する。

#### 【 0 0 3 8 】

この導体層 1 8 は、筒状端子 2 0 の筒状導体部 1 7 の外形を画定するための犠牲層として利用され、後述するようにその大部分がエッチング除去される。また、この導体層 1 8

50



の最終的に残される一部分は、筒状端子 20 のベース部 16 を介してパッド部 12 P と筒状導体部 17 との接続性を向上させるための補強部として利用される。

【0039】

次の工程では(図4(a)参照)、めっきレジスト(図3(d)のレジスト層 R1)を除去する。例えば、めっきレジストとしてドライフィルムを使用した場合には、水酸化ナトリウムやモノエタノールアミン系などのアルカリ性の薬液を用いて除去することができる。また、めっきレジストとしてノボラック系樹脂、エポキシ系樹脂等の液状レジストを使用した場合には、アセトンやアルコール等を用いて除去することができる。これによって、導体層(Cuポスト)18及びシード層16が露出する。このままでは、図示のように各パッド部12Pがシード層16を介して電氣的に相互接続された状態にある。

10

【0040】

次の工程では(図4(b)参照)、露出しているシード層16(図4(a))を導体層18に対して選択的に除去する。すなわち、銅(Cu)からなる導体層18をマスクにして、先ず金(Au)に対してのみ可溶性の薬液を用いたウエットエッチングを施し、次に白金(Pt)に対してのみ可溶性の薬液を用いたウエットエッチングを施し、さらにチタン(Ti)に対してのみ可溶性の薬液を用いたウエットエッチングを施すことにより、露出しているシード層(Ti/Pt/Au)16のみを選択的にエッチングすることができる。これによって、除去されたシード層16直下のソルダレジスト層14が露出する。この時点で、各パッド部12Pは、図示のように相互に絶縁された状態となる。

【0041】

20

次の工程では(図4(c)参照)、導体層(Cuポスト)18の上面に保護テープPTを貼り付ける。この保護テープPTは、次の工程で導体層(Cuポスト)18の側面のみをエッチングする際に上面部分がエッチングされるのを防ぐためのものである。保護テープPTの形態としては、例えば、ポリオレフィンやポリエステル、PET(ポリエチレンテレフタレート)等からなるシート状基材の一方の面にアクリル系粘着剤等が塗布されたものを使用することができる。

【0042】

次の工程では(図4(d)参照)、上面に保護テープPTが貼り付けられ、かつ、下面全体がシード層16を介して樹脂基板11上のパッド部12Pに接続された導体層(Cuポスト)18に対し、その側面をエッチングして、所要の形状(筒状端子20の筒状導体部17の周面に沿った形状)に成形する。例えば、塩化第二銅エッチング液を入れた処理槽に当該ワークを浸漬し、図中矢印で示す方向にエッチング液を流動させることで、図示のようにCuポスト18の中央部分がくびれたような形状にエッチングされる。その際、使用するエッチング液に固有のエッチングレートとエッチング時間との間には一般に相関関係があるので、エッチング時間に基づきエッチングレートを制御することで、Cuポスト18の側面を所要の形状にエッチングすることが可能である。

30

【0043】

次の工程では(図5(a)参照)、保護テープPT(図4(d))を剥離する。これによって、図示のように中央部分に「くびれ」をもたせた導体層(Cuポスト)18の下面全体がシード層16を介して樹脂基板11上のパッド部12Pに接続された構造体が作製されたことになる。

40

【0044】

次の工程では(図5(b)参照)、中央部分に「くびれ」をもたせた導体層(Cuポスト)18の表面に、本発明を特徴付ける筒状端子20(図1)の筒状導体部17を構成するめっき膜を形成する。例えば、導体層(Cuポスト)18の表面に、無電解めっきによりニッケル(Ni)の導体層を10μm程度の厚さに形成し、さらにこのNi層上に、無電解めっきにより金(Au)の導体層を0.5μm程度の厚さに形成して、Ni/Auの2層構造からなるめっき膜17を形成する。このめっき膜17の下端部分は、図示のようにシード層(ベース部)16のソルダレジスト層14上に延在する周縁部分に電氣的に接続されている。なお、めっき膜17の表層部分にAuめっきを施す理由は、後の工程で犧

50

性層（Cuポスト）18を選択エッチングできるようにするためである。

【0045】

次の工程では（図5（c）参照）、表面にめっき膜17が形成された導体層（Cuポスト）18に対し、その上面に形成されためっき膜17のみを除去する。例えば、化学機械研磨（CMP）により、図示のように導体層18の上端面が露出するまで研磨する。

【0046】

最後の工程では（図5（d）参照）、犠牲層として利用した導体層（Cuポスト）18をエッチングして除去する。その際、図示のようにその一部分（例えば、全体の1/5程度の厚さ：20μm程度）が残存するようにエッチングを行う。例えば、塩化第二銅エッチング液を入れた処理槽に当該ワークを浸漬し、図4（d）の工程で行った処理の場合と同様にエッチング時間に基づきエッチングレートを制御することで、図示のように導体層18の一部分を残すことができる。この残された一部分の導体層18は、上述したようにパッド部12P上のベース部16と筒状導体部17との接続性を向上させるための補強部として機能する。

【0047】

以上の工程により、本実施形態の配線基板10（図1）が製造されたことになる。

【0048】

以上説明したように、本実施形態に係る配線基板10及びその製造方法によれば、チップ30の実装後に温度サイクル試験等において配線基板10とチップ30の熱膨張係数の違いに起因して上下方向/水平方向に応力（熱ストレス）が発生し、両者の相対位置が多少ずれた場合でも、筒状端子20（筒状導体部17）は、チップ30の電極端子31が差し込まれたときに当該電極端子31の外周面がその中央部分の内周面と緊密に接触するような形状に湾曲して形成されているので、当該電極端子31との緊密な接触状態を保ったまま、その発生した応力に応じて弾性変形することができる（図2参照）。つまり、筒状端子20は、発生した熱ストレスを有効に吸収しながら（応力緩和機能）、実装したチップ30との電氣的導通状態を確実に維持することができる。

【0049】

また、配線基板10にチップ30を実装するにあたり、従来のチップ実装時に使用されていたアンダーフィル樹脂を使用する必要がないので、従来技術（図9（b））に見られたような不都合（配線基板の反り）を解消することができる。また、アンダーフィル樹脂を充填するための工数が不要となるため、コストの低減化を図ることができる。

【0050】

また、最終工程（図5（d））において残された犠牲層（導体層）18の一部分は、筒状導体部17の内側の底部近傍でベース部16と筒状導体部17とを接合する補強部として機能するので、ベース部16を介してパッド部12Pと筒状導体部17との接続性を向上させることができる。

【0051】

上述した第1の実施形態に係る配線基板10及びその製造方法（図3～図5）では、本発明を特徴付ける筒状端子（外部接続端子）20を、あらかじめその外形に応じて中央部分がくびれた形状に成形した犠牲層（Cuポスト）18を利用して形成する場合を例にとって説明したが、本発明の要旨からも明らかなように、筒状端子を形成する方法がこれに限定されないことはもちろんである。図6～図8はその一例を示したものである。

【0052】

（第2の実施形態...図6～図8参照）

本実施形態に係る配線基板10a（図7（c））は、基本的には第1の実施形態に係る配線基板10（図1）と同じ構成を有しており、チップ実装面側の絶縁層14上の所要の箇所には第1の実施形態とは構成の異なる筒状端子（外部接続端子）20aが設けられている点で相違する。この筒状端子20aは、図示のように当該絶縁層14から露出するパッド部12Pにその一部分（底部）が電氣的に接続され、湾曲して筒状に形成された導体層（ベース部）16aと、この筒状のベース部16aの内面全体を覆って形成された2層構

10

20

30

40

50

造の導体層（筒状導体部）１９とから構成されている。

【００５３】

この筒状導体部１９を上方から断面的に見たときの形状及び側面から断面的に見たときの形状は、第１の実施形態に係る筒状導体部１７の場合と同じである。すなわち、筒状導体部１９は、上方から断面的に見ると、「円いリング」の形状に形成されており、側面から断面的に見ると、その中央部分（高さ方向において１／２の高さに対応する部分）の直径が他の部分の直径と比べて小さくなるように（つまり、中央部分に「くびれ」をもたせるように）形成されている。また、筒状導体部１９の各部分の寸法（中央部分の直径Ａ、開口部分の直径Ｂ）と実装するチップの電極端子の寸法（直径Ｃ）との関係についても、第１の実施形態の場合と同様に、 $A < C < B$ の関係を満たすように選定している。

10

【００５４】

本実施形態を特徴付ける筒状導体部１９は、異なる熱膨張係数を有した金属からなる導体層１９ａ及び１９ｂを積層したものであり、「バイメタル」を構成している。本実施形態では、このバイメタル（筒状導体部１９）を構成する金属の熱膨張係数の関係が、（外側の金属：導体層１９ａ）＞（内側の金属：導体層１９ｂ）となるように金属材料を選定している。

【００５５】

本実施形態に係る配線基板１０ａは、図７（ｃ）、図８（ｂ）に示されるように、実装するチップ（電子部品）３０の電極端子３１を受け入れるための筒状端子２０ａを備え、この筒状端子２０ａの一部であるベース部１６ａを、電子部品実装面側の最外層の絶縁層１４から露出するパッド部１２Ｐに電氣的に接続し、かつ、筒状端子２０ａの要部である筒状導体部（バイメタル）１９を構成する各金属材料（１９ａ，１９ｂ）を、チップ３０の電極端子３１が差し込まれたときに当該電極端子３１の外周面が常温状態（２３前後）で筒状導体部１９の中央部分の内周面（導体層１９ｂ上）と緊密に接触するように、選定したことを特徴とする。本実施形態の配線基板１０ａを構成する各構成部材の材料及大きさ等については、以下のプロセスに関連させて具体的に説明する。

20

【００５６】

以下、第２の実施形態に係る配線基板１０ａを製造する方法について、その製造工程を順に示す図６及び図７を参照しながら説明する。各工程図に示す例では、上述した第１の実施形態に係るプロセス（図３～図５）の場合と同様に、図示の簡単化のため、本発明に関連する部分（筒状端子２０ａ及びその周辺部分）の構成のみを示している。

30

【００５７】

先ず最初の工程では（図６（ａ）参照）、本発明を特徴付ける筒状端子２０ａを形成する前の段階にある配線基板を作製する。この配線基板の作製方法については、上述した図３（ａ）の工程で行った処理と同じであるので、ここではその説明は省略する。

【００５８】

次の工程では（図６（ｂ）参照）、上述した図３（ｃ）の工程で行った処理と同様にし、樹脂基板１１のチップ実装面側の面全体に、パターンニング材料（感光性のドライフィルム又は液状のフォトリソグ）を使用してめっきレジストを形成し、その所要の箇所を開口する（開口部ＯＰ２を備えたレジスト層Ｒ２の形成）。この開口部ＯＰ２は、形成すべき筒状端子２０ａの外形に応じた形状に従ってパターンニング形成される。つまり、筒状端子２０ａが接続されるべきパッド部１２Ｐ上で、当該パッド部１２Ｐよりも大きなサイズで開口される。例えば、パッド部１２Ｐの大きさ（直径）を６０μｍ程度とすると、開口部ＯＰ２は１２０μｍ程度の大きさで形成する。

40

【００５９】

次の工程では（図６（ｃ）参照）、上述した図３（ｂ）の工程で行った処理と同様にし、レジスト層Ｒ２が形成されている側の面全体に、後の工程で電解めっきを行う際の給電層として利用されるシード層１６ａを形成する。例えば、チップ実装面側の全面（パッド部１２Ｐ、ソルダレジスト層１４及びレジスト層Ｒ２上）に、スパッタリングによりチタン（Ｔｉ）の導体層を０．１μｍ程度の厚さに形成し、さらにこのＴｉ層上に、スパッ

50

タリングにより銅（Cu）の導体層を0.5 μm程度の厚さに形成して、Ti/Cuの2層構造からなるシード層16aを形成する。スパッタリングを行う際には、レジスト層R2が変質しないように低温（150以下）で行う。このような低温での処理は、低出力のパワーで行えば十分に可能である。この工程で形成されたシード層16aの一部分は、上述したように筒状端子20aの一部分であるベース部16aを構成する。

【0060】

次の工程では（図6（d）参照）、レジスト層R2の開口部OP2（図6（c））から露出しているシード層16a上に、このシード層16aを給電層として利用した電解めっきにより導体層19aを形成する。本実施形態では、シード層16a上に銅（Cu）の電解めっきを施して、厚さ5 μm程度の導体層（Cu層）19aを形成する。この電解Cuめっきは、めっき浴を50程度に加温した状態で行う。このCu層19aは、上述したバイメタル（筒状導体部19）の外側の導体層を構成する。

10

【0061】

次の工程では（図7（a）参照）、前工程で形成された導体層（Cu層）19a上に、この導体層19aを給電層として利用した電解めっきにより、導体層19aを構成する金属（Cu）よりも熱膨張係数の小さい金属からなる導体層19bを形成する。本実施形態では、導体層（Cu層）19a上にニッケル（Ni）の電解めっきを施して、厚さ5 μm程度の導体層（Ni層）19bを形成する。この電解Niめっきは、上記の電解Cuめっきの場合と同様に、めっき浴を50程度に加温した状態で行う。このNi層19bは、上述したバイメタル（筒状導体部19）の内側の導体層を構成する。ちなみに、Cuの熱膨張係数は約17 ppm/、Niの熱膨張係数は約12 ppm/である。

20

【0062】

次の工程では（図7（b）参照）、表面にシード層16a及び導体層19a、19bが形成されたレジスト層R2（図7（a））に対し、その上面に形成された部分のシード層及び導体層のみを除去する。例えば、化学機械研磨（CMP）により、図示のようにレジスト層R2の上端面が露出するまで研磨する。

【0063】

最後の工程では（図7（c）参照）、めっきレジスト（図7（b）のレジスト層R2）を除去する。例えば、めっきレジストとしてドライフィルムを使用した場合には、水酸化ナトリウムやモノエタノールアミン系などのアルカリ性の薬液を用いて除去することができる。また、めっきレジストとしてノボラック系樹脂、エポキシ系樹脂等の液状レジストを使用した場合には、アセトンやアルコール等を用いて除去することができる。かかるめっきレジストの除去は、常温状態（23前後）で行う。

30

【0064】

これによって、筒状導体部19（Cu層19a、Ni層19b）及びその外周面を覆うベース部16aは、筒状導体部19のバイメタル作用により、図示のように中央部分が内側に湾曲した形状を呈する。つまり、レジスト層R2が除去されると、筒状導体部19及びベース部16aを支えていた部材が無くなり、また、50前後の加温状態で処理されていたCu層19a及びNi層19bは、常温状態（23前後）になると収縮する。その収縮の際、バイメタルの外側の金属（Cu）の方が内側の金属（Ni）よりも熱膨張係数が大きいため、図示のように内側に湾曲する。

40

【0065】

以上の工程により、第2の実施形態に係る配線基板10aが製造されたことになる。

【0066】

この配線基板10aは、通常はこのままチップ（電子部品）を実装しないで出荷されるが、客先の要望によっては、図8（b）に示すように配線基板10aにチップ30を実装し、電子部品装置40aとして出荷する場合もある。以下、この場合の実装方法について図8を参照しながら説明する。

【0067】

先ず（図8（a）参照）、上述した図6及び図7のプロセスにより製造された配線基板

50

10 aを、常温状態（23 前後）から200 程度の加温状態の環境下におく。これによって、筒状導体部（バイメタル）19を構成する導体層のうち熱膨張係数の大きい方の外側のCu層19 aが内側のNi層19 bよりも伸び易くなり、図示のように筒状導体部19が上下方向にストレートな形状を呈し、中央部分のくびれが無くなる。

【0068】

この時点で、図示のように筒状導体部19の内側にチップ30の電極端子31を挿入することができる。図示の例では、チップ30の電極端子31の先端部と筒状導体部19の内側の導体層19 bとの間に隙間があるが、電極端子31の先端部を導体層19 bに接触させてもよいことはもちろんである。なお、図中、32はチップ30の保護膜としてのパッシベーション膜、33はパッシベーション膜32から露出するパッド部（例えば、アルミニウム（Al）の導体層）を示し、このパッド部33に電極端子31（例えば、Cuバンプ、Auバンプ等）が接合されている。

【0069】

次に（図8（b）参照）、このような状態（筒状導体部19の内側にチップ30の電極端子31を挿入した状態）を維持したまま、加温状態（200 程度）から元の常温状態に戻す。これによって、今度は逆に熱膨張係数の大きい方の外側のCu層19 aが内側のNi層19 bよりも収縮し易くなり、図示のように筒状導体部19は、中央部分がくびれるようにして湾曲した形状を呈する。これにより、チップ30の電極端子31の外周面が筒状導体部19の中央部分の内周面（導体層19 b上）と緊密に接触し、両者間の電氣的導通状態が維持される。

【0070】

以上説明したように、第2の実施形態に係る配線基板10 a（電子部品装置40 a）及びその製造方法によれば、上述した第1の実施形態において得られた効果（チップ実装後に発生し得る熱ストレスにより相対位置が多少ずれた場合でもチップとの電氣的導通状態を維持し、実装後の基板の反りを実質的に無くし、コスト低減に寄与できること）に加えて、さらに以下のメリットがある。

【0071】

すなわち、上述した第1の実施形態では、形成すべき筒状端子（外部接続端子）20の外形に応じてパターンニング形成したレジスト層R2を設け、このレジスト層R1の開口部OP1に犠牲層18を設けた後、レジスト層R1を除去し、さらに犠牲層18上に保護テープPTを貼り付け、この犠牲層18をエッチングして所要の形状に成形した後、この犠牲層18を利用して当該筒状端子20を形成し、最終的に犠牲層18を除去する処理を必要としている。これに対し、第2の実施形態では、目的の筒状端子20 aの外形に応じてパターンニング形成したレジスト層R2の開口部OP2内に異なる金属種（Cu、Ni）で順次めっきを施し、最終的にレジスト層R2を除去することで、当該筒状端子20 aを形成することができる。つまり、上述した第1の実施形態の場合と比べて、プロセスの簡略化を図ることができる。

【0072】

なお、上述した第1の実施形態では（図5参照）、筒状端子20（筒状導体部17）の外形を画定するための導体層（Cuポスト）18上にNi/Auの無電解めっきを施して筒状導体部17を形成する場合を例にとって説明したが、使用するめっき種の組合せがこれに限定されないことはもちろんである。筒状端子20（筒状導体部17）が備えるべき機能（図2に示したように熱ストレス（応力）の発生によりチップ30の電極端子31との相対位置が多少ずれた場合でも当該電極端子31との接触状態を保ったまま弾性変形すること）を考慮すると、弾性を向上させる金属をめっき種として選定するのが望ましい。例えば、図5（b）の工程において、Niめっきの代わりに、Niとコバルト（Co）の合金めっきを施し、NiCo/Auのめっき膜としてもよい。この場合、めっき液を変えるだけで済むので、工程が増えることもない。

【0073】

また、上述した第1の実施形態に係るプロセスでは、最後の工程（図5（d））におい

10

20

30

40

50

て犠牲層（導体層）１８の一部分を残すようにエッチングを行う（つまり、その一部分を補強部１８として残しておく）場合を例にとって説明したが、本発明の要旨からも明らかなように、かかる補強部１８は必ずしも設けておく必要はない。つまり、補強部１８が無くても、配線基板１０のパッド部１２Ｐに電氣的に接続されたベース部１６と筒状導体部１７との電氣的導通状態は確保されているからである。

【００７４】

従って、最後の工程（図５（ｄ））において犠牲層１８を全てエッチング除去するようにしてもよい。ただし、この場合には、最終的に露出するベース部（シード層）１６はエッチングされずに残しておく必要があるので、シード層１６を構成する材料（少なくともその表層部分）は、犠牲層１８を構成する材料（Ｃｕ）と異なる材料を選定する必要がある。

10

【００７５】

また、上述した第２の実施形態では、筒状端子２０ａの要部（バイメタル構造の筒状導体部１９）を構成する金属としてＣｕとＮｉを用いた場合を例にとって説明したが、バイメタルを構成する金属の組合せがこれに限定されないことはもちろんである。要は、バイメタルを構成する金属の熱膨張係数の関係が、（外側の金属：導体層１９ａ）＞（内側の金属：導体層１９ｂ）となるように金属材料が選定されていれば十分である。例えば、外側の金属として図示のようにＣｕを用いたとき、内側の金属として、上記のＮｉの代わりに、クロム（Ｃｒ）、ＮｉＣｒの合金、ＮｉＣｏの合金等を適宜使用することも可能である。特にＮｉＣｏの合金を使用した場合、上述した第１の実施形態に係る筒状導体部１７

20

【００７６】

また、上述した各実施形態では、筒状端子２０，２０ａを形成する前の段階にある配線基板の形態として樹脂基板１１（その最表層に配線層１２，１３が形成され、各配線層の所要の箇所に画定されたパッド部１２Ｐ，１３Ｐを除いて当該配線層がそれぞれソルダレジスト層１４，１５で被覆されたもの）を使用した場合を例にとって説明したが、本発明の要旨からも明らかなように、樹脂基板に限定されないことはもちろんである。例えば、ＣＳＰ（チップサイズパッケージ）において用いられているシリコン基板の形態であってもよい。この形態の場合には、上記の配線層１２，１３（パッド部１２Ｐ，１３Ｐ）の代わりに、シリコン（Ｓｉ）基板上にアルミニウム（Ａｌ）の電極パッドが設けられ、上記のソルダレジスト層１４，１５の代わりに、ＳｉＯ<sub>2</sub>、ＳｉＮ、ポリイミド樹脂等からなるパッシベーション膜が設けられる。また、他の形態として、セラミック基板等を用いてもよい。

30

【図面の簡単な説明】

【００７７】

【図１】本発明の第１の実施形態に係る配線基板の構成を示す断面図である。

【図２】図１の配線基板にチップ（電子部品）を実装した状態（電子部品装置）を示す図であり、（ａ）は応力が発生していない場合、（ｂ）は応力が上下方向に発生した場合、（ｃ）は応力が水平方向に発生した場合の状態をそれぞれ示す図である。

【図３】図１の配線基板の製造方法の工程（その１）を示す断面図である。

40

【図４】図３の工程に続く工程（その２）を示す断面図である。

【図５】図４の工程に続く工程（その３）を示す断面図である。

【図６】本発明の第２の実施形態に係る配線基板の製造方法の工程（その１）を示す断面図である。

【図７】図６の工程に続く工程（その２）を示す断面図である。

【図８】本発明の第２の実施形態に係る配線基板にチップ（電子部品）を実装する方法（電子部品装置の製造方法）の工程を示す断面図である。

【図９】従来のチップ実装時における問題点を説明するための図である。

【符号の説明】


【００７８】

50


- 10, 10a ... 配線基板、
- 11 ... 樹脂基板（配線基板本体）、
- 12, 13 ... 配線層、
- 12P, 13P ... パッド部、
- 14, 15 ... ソルダレジスト層（保護膜／絶縁層）、
- 16, 16a ... ベース部（導体層／シード層）、
- 17, 19, 19a, 19b ... 筒状導体部（導体層／めっき膜）、
- 18 ... 補強部（導体層／犠牲層の一部）、
- 20, 20a ... 筒状端子（外部接続端子）、
- 30 ... チップ（電子部品）、
- 31 ... パンプ（電極端子）、
- 40, 40a ... 電子部品装置。

10


【図1】




【図2】




【図 3】




【図 4】



【図 5】




【図 6】





【 図 8 】



【圖 9】

Figure 1 is a cross-sectional view of a semiconductor device. The device includes a substrate 50 with a wiring layer 51 and a wiring pattern 52. A chip 60 is mounted on the wiring pattern 52 via bumps 61. A bonding material 62 is applied to the chip 60. Labels BP1 and BP2 indicate specific points on the bumps. An inset shows a cross-section of a bump 61 with a crack labeled "破断" (fracture) occurring at the interface between the chip 60 and the bump 61, with labels BR and BM indicating the respective materials.

---

フロントページの続き

審査官 奥村 一正

(56)参考文献 特開平7 - 297197 (JP, A)  
実開昭2 - 70370 (JP, U)  
特開2000 - 31326 (JP, A)

(58)調査した分野(Int.Cl., DB名)  
H05K 3 / 34  
H05K 3 / 18  
H05K 3 / 24