

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-181908

(P2008-181908A)

(43) 公開日 平成20年8月7日(2008.8.7)

(51) Int.Cl.	F I	テーマコード (参考)
HO 1 L 23/50 (2006.01)	HO 1 L 23/50	U 5 F 0 4 7
HO 1 L 21/52 (2006.01)	HO 1 L 21/52	A 5 F 0 6 7
	HO 1 L 21/52	B

審査請求 未請求 請求項の数 5 O L (全 11 頁)

(21) 出願番号 特願2007-12126 (P2007-12126)  
 (22) 出願日 平成19年1月23日 (2007.1.23)

(71) 出願人 000116024  
 ローム株式会社  
 京都府京都市右京区西院溝崎町2-1番地  
 (74) 代理人 100085501  
 弁理士 佐野 静夫  
 (74) 代理人 100134555  
 弁理士 林田 英樹  
 (72) 発明者 安永 尚司  
 京都市右京区西院溝崎町2-1番地 ローム  
 株式会社内  
 (72) 発明者 糟谷 泰正  
 京都市右京区西院溝崎町2-1番地 ローム  
 株式会社内

最終頁に続く


(54) 【発明の名称】 半導体装置及び半導体装置用リードフレーム

(57) 【要約】

【課題】 はんだを用いて半導体チップをダイパッドに接合する半導体装置において、はんだの厚みを所定の厚みに精度良く調整でき、半導体チップがダイパッドに対して傾くことを抑制できる半導体装置を提供する。

【解決手段】 半導体装置1は、半導体チップ2とダイパッド3とを備える。ダイパッド3の半導体チップ2接合される面には、半導体チップ2とダイパッド3とをはんだで接合する際に両者の間隔を所定間隔に保つ突起部13が設けられている。

【選択図】 図5



## 【特許請求の範囲】

## 【請求項 1】

半導体チップと、  
前記半導体チップをはんだで接合して搭載するダイパッドと、  
を備える半導体装置であって、

前記ダイパッドの前記半導体チップが搭載される面に、前記半導体チップと前記ダイパッドとをはんだで接合する際に両者の間隔を所定間隔に保つ突起部を設けたことを特徴とする半導体装置。

## 【請求項 2】

前記突起部は、その先端部が略平面又は曲面に形成されることを特徴とする請求項 1 に記載の半導体装置。 10

## 【請求項 3】

前記突起部は、少なくとも 3 箇所形成されることを特徴とする請求項 1 又は 2 に記載の半導体装置。

## 【請求項 4】

前記突起部は、前記半導体チップの接合面の各角部近傍で前記半導体チップと接するように形成されることを特徴とする請求項 1 ~ 3 のいずれかに記載の半導体装置。

## 【請求項 5】

半導体チップをはんだで接合して搭載するダイパッドと、  
前記ダイパッドに向かって延びる複数のリードと、  
を備える半導体装置用リードフレームであって、

前記ダイパッドの前記半導体チップが搭載される面に、前記半導体チップと前記ダイパッドとをはんだで接合する際に両者の間隔を所定間隔に保つ突起部を設けたことを特徴とする半導体装置用リードフレーム。 20

## 【発明の詳細な説明】

## 【技術分野】

## 【0001】

本発明は、半導体装置及び半導体装置用リードフレーム（以下、単に「リードフレーム」と記載することがある）に関し、より詳細には、半導体チップをはんだでダイパッドに接合して成る半導体装置及びそれに用いるリードフレームに関する。 30

## 【背景技術】

## 【0002】

パワートランジスタやパワー IC などの半導体チップを備えるパワー用の半導体装置においては、例えば特許文献 1 に示されるように、半導体チップをリードフレームのダイパッド（アイランドでも同じ）に固定する場合に、はんだを用いてその接合（ダイボンディング）が行われる。

## 【0003】

図 6 は、例えば Cu 合金で形成されるダイパッドに、はんだを用いて半導体チップ（Si チップ）をダイボンディングする際の問題点を説明するための模式図である。ここで、図 6（a）は、はんだによる接合を行うために、各部材が加熱状態で積層されている様子を示し、図 6（b）は、はんだによる半導体チップとダイパッドとの接合が終了して温度が所定の温度まで低下した時点の様子を示している。 40

## 【0004】

半導体チップ 101 を形成する Si は、はんだ 102 による接合を行う温度範囲（例えば室温 ~ 350 の範囲）において、その熱膨張係数が例えば 3 ~ 4 ppm / K と小さいために、はんだ接合後に温度が低下しても収縮による変形（反り）はさほど大きくない。一方、ダイパッド 103 を形成する Cu 合金は、はんだ 102 による接合を行う温度範囲においてその熱膨張係数が例えば 17 ppm / K 程度と高い熱膨張係数を有するために、はんだ接合後に温度が低下すると、図 6（b）に示すように大きな反りを発生する。このため、はんだ 102 を用いて半導体チップ 101 をダイボンディングした後においては、 50

ダイパッド103の反りによって半導体チップ101に応力が加わり、半導体チップ101にクラック等の損傷が発生する。

【0005】

このような問題を解決するために、従来においては、半導体チップとダイパッドの接合時に、はんだの厚みを厚くして両者の接合を行う手法が用いられている。このようにすれば、はんだ層によって、ダイパッドと半導体チップとの収縮率の違いによって発生する半導体チップへの応力を低減でき、それによって半導体チップの損傷を低減できるからである。また、このように半導体チップとダイパッドとの接合するはんだの厚みを厚くすると、半導体チップとダイパッドとの接合の信頼性が上がるとの利点も有する。

【特許文献1】特開2001-176890号公報

【特許文献2】特開平6-350010号公報

【特許文献3】特開平11-158448号公報

【発明の開示】

【発明が解決しようとする課題】

【0006】

しかしながら、半導体チップとダイパッドとのはんだによる接合時に、はんだの厚みを厚くすると、ダイパッド上に半導体チップが大きく傾いて接合される場合がある。半導体チップが傾いて接合されると、半導体チップとダイパッドとの間に存在するはんだ層は、その厚みが厚い部分と薄い部分とを有することになる。この場合、半導体チップとダイパッドのはんだ接合後の冷却時に発生する応力によって、特にはんだ層の厚みが薄い部分にクラック等の損傷が発生しやすくなるといった問題が生じる。また、はんだ層が薄い部分においては半導体チップに加わる応力も大きくなり、半導体チップが損傷しやすくなるといった問題も生じる。

【0007】

この点、特許文献2に示される方法を用いて、半導体チップとダイパッドとの接合時に半導体チップが傾かないようにすることも考えられる。図7は、特許文献2に示される半導体装置の一部を示した断面図である。図7に示すように、特許文献2の半導体装置においては、半導体素子201がこれよりも小さいマウントパッド202上に配置され、マウントパッドのマウント面には凹部203が形成されている。そして、この凹部203に半導体素子固定用の固着剤204が充填することにより、半導体素子201とマウントパッド202とを接合する構成となっている。

【0008】

この特許文献2の構成を採用する場合、ダイパッド(マウントパッド202が対応)に設ける凹部の深さの調整によって、はんだ(固着剤204が対応)の厚みを厚くできる。また、半導体チップ(半導体素子201が対応)をダイパッドの周辺部(凹部を取り囲む部分で、図7の205で示す部分に対応)で支持する構成となるために、はんだの厚みを厚くしても半導体チップが傾くことを防止することも可能である。

【0009】

しかしながら、この構成の場合、半導体チップとダイパッドとを接合するはんだ層の外周部にフィレットが形成されず、半導体チップとダイパッドとの接合強度が不十分となりやすい。この場合、例えば半導体装置の製造時に半導体チップがダイパッドから剥がれてしまう可能性もあり、実装性が悪いといった問題がある。

【0010】

また、特許文献3に半導体チップとダイパッドとの間隔を所定間隔とする半導体装置について記載されている。特許文献3に示される半導体装置について説明すると、半導体チップとダイパッドとを接着する導電性接着剤には、少なくとも金属粉末と、接着用樹脂と、半導体チップとリードフレームとを接着した時の、半導体チップとリードフレームとの間隔を所定間隔とするためのスペーサ(例えば樹脂ビーズ)と、が配合されている。このため、この導電性接着剤を用いた半導体装置では、半導体チップとリードフレーム(ダイパッド部)とを接合した時に、半導体チップとリードフレームとの間隔を所定間隔にでき

10

20

30

40

50

るとしている。

【0011】

しかしながら、半導体チップとダイパッドとを、はんだを用いて接合する場合には、そもそも、特許文献3に示されるような樹脂ビーズをはんだに配合してスペーサに用いることはできない。はんだによる接合を行うために高温とした際に、樹脂ビーズは熔融して、半導体チップとダイパッドとの間隔を所定間隔に保つスペーサとして機能しないからである。また、接着剤中にスペーサとなる部材を分散する構成の場合、スペーサとなる部材の濃度を均一とすることが難しく、局所的にスペーサとなる部材の濃度が高くなる部分が発生して、半導体チップに傾きが生じる可能性がある。更に、接着層の厚みを厚くしようとする場合、接着層に分散されるスペーサを用いて半導体チップとダイパッドとの間隔を所定間隔とするのは容易ではない。

10

【0012】

以上の点を考慮して、本発明の目的は、はんだを用いて半導体チップをダイパッドに接合する半導体装置において、はんだの厚みを所定の厚みに精度良く調整でき、半導体チップがダイパッドに対して傾くことを抑制できる半導体装置を提供することである。また、本発明の他の目的は、はんだを用いて半導体チップをダイパッドに接合する半導体装置に用いる半導体装置用リードフレームについて、半導体チップをダイパッドに接合する際に、はんだの厚みを所定の厚みに精度良く調整でき、半導体チップがダイパッドに対して傾くことを抑制できる半導体装置用リードフレームを提供することである。

【課題を解決するための手段】

20

【0013】

上記目的を達成するために本発明は、半導体チップと、前記半導体チップをはんだで接合して搭載するダイパッドと、を備える半導体装置であって、前記ダイパッドの前記半導体チップが搭載される面に、前記半導体チップと前記ダイパッドとをはんだで接合する際に両者の間隔を所定間隔に保つ突起部を設けたことを特徴としている。

【0014】

この構成によれば、ダイパッドの半導体チップが搭載される面に、半導体チップとダイパッドとをはんだで接合する際に両者の間隔を所定間隔に保つ突起部を設けているために、この突起部の高さを調整することで、はんだの厚みを所定の厚みに精度良くコントロールすることが可能となる。そして、この構成の場合、半導体チップとダイパッドとを接合した際に、はんだ層の外周側にはフィレットが形成されるために実装性が悪くなることもない。また、半導体チップに加わる応力を緩和するためにはんだの厚みを厚くする場合でも、突起部の存在によって、半導体チップがダイパッドに対して傾かないように抑制することができる。従って、半導体チップやはんだ層等に損傷が発生する確率を低減でき、高信頼性の半導体装置を提供することが可能となる。

30

【0015】

また、本発明は、上記構成の半導体装置において、前記突起部は、その先端部が略平面又は曲面に形成されるのが好ましい。この構成によれば、はんだを用いて半導体チップをダイパッドに接合する際に、半導体チップに加圧しながら接合する場合においても、突起部が半導体チップを傷つける可能性を低減できる。従って、更に高信頼性の半導体装置を提供することが可能となる。

40

【0016】

また、本発明は、上記構成の半導体装置において、前記突起部は、少なくとも3箇所形成されるのが好ましい。この構成によれば、半導体チップとダイパッドが所定間隔となるように配置される突起部によって、半導体チップとダイパッドとの接合時に半導体チップがダイパッドに対して傾く可能性を確実に低減できる。

【0017】

また、本発明は、上記構成の半導体装置において、前記突起部は、前記半導体チップの接合面の各角部近傍で前記半導体チップと接するように形成されることとしても良い。この構成によれば、半導体チップとダイパッドとをはんだによって接合する際に、半導体チ

50

チップがダイパッドに対して傾く可能性を低確率とできることに加えて、突起部は、ダイパッドに供給されたはんだが半導体チップの接合面の全領域に対応する範囲に広がるようにガイドする機能を発揮する。なお、半導体チップが平面視矩形状の場合には、突起部は半導体チップの四隅と接するように形成すれば良い。

【0018】

また、本発明は、半導体チップをはんだで接合して搭載するダイパッドと、前記ダイパッドに向かって伸びる複数のリードと、を備える半導体装置用リードフレームであって、前記ダイパッドの前記半導体チップが搭載される面に、前記半導体チップと前記ダイパッドとをはんだで接合する際に両者の間隔を所定間隔に保つ突起部を設けたことを特徴としている。

10

【0019】

この構成によれば、ダイパッドの半導体チップが搭載される面に、半導体チップとダイパッドとをはんだを用いて接合する際に両者の間隔を所定間隔に保つ突起部を設けているために、この突起部の高さを調整することで、はんだの厚みを所定の厚みに精度良くコントロールすることが可能となる。そして、この場合、半導体チップとダイパッドとを接合した際に、はんだ層の外部側にはフィレットが形成されるために実装性が悪くなることもない。また、半導体チップに加わる応力を緩和するためにはんだの厚みを厚くして半導体装置を形成する場合でも、突起部の存在により、半導体チップがダイパッドに対して傾かないように抑制することができる。従って、本発明の半導体装置用リードフレームを用いれば、半導体装置の製造時に半導体チップやはんだ層等に発生する損傷を低減でき、高信頼性の半導体装置を提供することが可能となる。

20

【発明の効果】

【0020】

本発明によれば、はんだを用いて半導体チップをダイパッドに接合する半導体装置において、半導体チップに加わる応力を緩和するために、はんだの厚みを厚くしても半導体チップがダイパッドに対して傾くことを抑制することが可能となる。また、ダイパッドに設けられる突起部の高さの調整によって、はんだ層の厚みを精度良くコントロールすることができる。このため、従来に比べて、半導体チップやはんだ層に損傷が発生しにくい高信頼性の半導体装置を提供可能である。

【発明を実施するための最良の形態】

30

【0021】

以下、本発明の実施形態について図面を参照しながら説明する。なお、ここで示す実施形態は一例であって、本発明の半導体装置はここに示す実施形態に限定される趣旨ではない。

【0022】

まず、本発明の半導体装置の構成について、図1、図2、及び図3を参照しながら説明する。図1は、本実施形態の半導体装置の構成を示す概略平面図である。なお、図1は、半導体装置を半導体チップが搭載される側から見た図であり、便宜上半導体チップ等を封止する封止用樹脂が透明であるものとして描いている。また、図2は、本実施形態の半導体装置の構成を示す概略断面図で、図1のA-A位置における断面図である。図3は、本実施形態の半導体装置を製造する際に用いるリードフレームの構成を示す概略平面図である。

40

【0023】

本実施形態の半導体装置1は、表面実装型のパッケージの一種である、いわゆるクワッド・フラット型パッケージ(Quad Flat Package; QFP)を有する半導体装置である。図1及び図2に示すように、半導体装置1は、半導体チップ2と、ダイパッド3と、インナーリード4と、 OUTER リード5と、封止体6と、を備えている。

【0024】

半導体チップ2は、平面視略矩形状のシリコン基板から成っており、その表面には、例えばパワーICが作り込まれている。この半導体チップ2は、ダイパッド3に、はんだを

50

用いて接合搭載される。

【0025】

ダイパッド3は、平面視略矩形状に形成され、その平面サイズは半導体チップ2より大きめに形成されている。このダイパッド3は、上述のように半導体チップ2を接合搭載する部分であり、半導体装置1を製造する際に用いられるリードフレーム10に打ち抜き形成されている。

【0026】

ダイパッド3の4つの角からは支持バー11が延出しており、この支持バー11に支えられた状態で、ダイパッド3はリードフレーム10の他の部分に対してダウンオフセットされている。このため、半導体装置1においては、図2に示すようにダイパッド3はインナーリード4よりも下がった位置に配置される。そして、半導体装置1においては、ダイパッドの底面3aは封止体6の底面6aと面一となって露出している。なお、ダイパッド3等が形成されるリードフレーム10は、例えばCu合金からなっている。

10

【0027】

半導体チップ2とダイパッド3との接合は、はんだを用いて行われるために、半導体チップ2とダイパッド3の間には、はんだ層7が存在する。なお、本実施形態においては、はんだとしては、例えばPb/Sn系のはんだが用いられるが、もちろん他の組成のはんだ(例えば鉛フリーのはんだ等)を用いる構成としても構わない。

【0028】

半導体装置1においては、はんだを用いて半導体チップ2とダイパッド3とを接合する際に、各部材の熱膨張係数の違いによって半導体チップ2に対して応力が発生し、半導体チップ2が損傷する可能性がある。このため、半導体装置1においては、半導体チップ2に対する応力を低減できるように、はんだ層7の厚みが所定の厚みとなるように調整している。なお、ここで言う所定の厚みは、予め実験等によって、適宜決定されるものである。

20

【0029】

ここで、半導体装置1において、はんだ層7の厚みを所定の厚みに調整する構成について説明しておく。ダイパッド3には、図3に示すよう4つの突起部13が形成されている。この4つの突起部13の高さは、いずれも同じ高さ(図3における紙面方向の長さ)になるように揃えられている。また、4つの突起部13は、半導体チップ2をダイパッド3に接合する際に、半導体チップ2の接合面の4つの角部2a近傍と突起部13とが接するように、その配置が決定されている。

30

【0030】

この突起部13の存在により、半導体チップ2とダイパッド3との間隔は、接合面全体において所定間隔に保つ(つまり、半導体チップ2がダイパッド3に対して傾かないようにする)ことが可能となる。このため、半導体チップ2とダイパッド3との接合に用いるはんだの量を適切に決定することにより、はんだ層7の厚みも所定の厚みに調整することができる。

【0031】

なお、本実施形態においては、突起部13を4つ設ける構成としているが、これに限定される趣旨ではない。半導体チップ2がダイパッド3に対して傾かないように、両者の間隔を所定間隔に保つことができる構成であれば良く、突起部13を少なくとも3箇所設けるのが好ましい。また、本実施形態のように、突起部13を半導体チップ2の接合面の各角部2a近傍と接するように配置する場合、突起部13は、ダイパッド3に供給されたはんだが半導体チップ2の接合面の全領域に対応する範囲に広がるようにガイドする機能を発揮する。このために、本実施形態のように半導体チップ2が平面視矩形状の場合には、突起部13は半導体チップ2の四隅と接するように配置されるのが好ましい。

40

【0032】

図4は、図3のB-B位置における断面図で、図4(a)と図4(b)は、突起部13の先端部13aの形状が異なる構成を示している。突起部13の先端部13aは、図4(

50

a) に示すような略平面とするか、図4(b) に示すような曲面とするのが好ましい。半導体チップ2とダイパッド3とを接合する際に、半導体チップ2を加圧する場合があります、突起部13の先端が尖っている場合には、半導体チップ2に損傷を与える可能性があって好ましくないからである。

【0033】

図5は、本実施形態の半導体装置1において、はんだを用いて半導体チップ2がダイパッド3に接合された状態を拡大して示した図である。図5に示すように、半導体装置1においては、半導体チップ2とダイパッド3との間にあるはんだ層7は、その外周側でフィレット7aが形成される。このため、半導体チップ2のダイパッド3に対する実装性は良好であると言える。

10

【0034】

ダイパッド3に設けられる突起部13を形成する材料としては、はんだ接合時の設定温度で、例えば溶融したり、軟化して変形したりする材料ではなく、半導体チップ2とダイパッド3との接合時に、半導体チップ2とダイパッド3との間隔を所定間隔に保つことが可能な材料であれば、いずれの材料でも構わない。このような材料として、例えば、Cu、Au、それらの合金、アルミナ( $Al_2O_3$ )等のセラミックスといった材料が挙げられる。

【0035】

なお、例えばCuやAu等は、はんだに対して溶解する性質を有するために、例えば突起部13の幅(例えば図4における左右方向の突起部13の長さ)が薄すぎたりすると、半導体チップ2とダイパッド3との接合の際に、半導体チップ2とダイパッド3との間隔を所定間隔に保てない場合もあり得る。このため、はんだに対して溶解性を有する材料の場合には、半導体チップ2とダイパッド3との接合時に、両者の間隔を所定間隔に保てるように、突起部13のサイズを決定する必要がある。

20

【0036】

図1及び図2に戻って、インナーリード4は、ダイパッド3を取り囲むように複数存在し、例えば金線のような金属細線8を介して半導体チップ2の上面に形成される端子パッドと電気的に接続される。アウターリード5は、インナーリード4と連続しており、封止体6の側面から外部に延出する。アウターリード5は、その一部が屈曲された状態とされ、これによりプリント基板(図示せず)に表面実装可能となっている。

30

【0037】

封止体6は、例えばエポキシ樹脂等の封止用樹脂から成って、半導体チップ2が外界の雰囲気(ガス、水分、ゴミなど)からの影響を受けないようにする。半導体装置1においては、封止体6は、半導体チップ2とインナーリード4とを包み込み、ダイパッド3については、上述のようにその底面3aが封止体6の底面6aと面一となって露出するように構成される。

【0038】

このようにダイパッド3の底面3aを露出させるのは、半導体チップ2の発熱を、ダイパッド3を介して放熱し易くすること等を考慮するものである。特に、パワーIC等のパワー系の半導体チップ2では駆動時の発熱量が比較的大きいために、熱を外部に逃がす構成を設けるのが好ましい。

40

【0039】

次に、以上のように構成される半導体装置1の製造方法について説明する。なお、ここに示す半導体装置1の製造方法は一例であり、半導体装置1は他の製造方法によって製造しても、もちろん構わない。

【0040】

まず、図3に示す形状のリードフレーム10を準備する。このリードフレーム10を準備する段階で、突起部13を形成する。突起部13をリードフレーム10と同一の材料(例えばCu合金)で形成する場合には、突起部13はエッチングによって形成することができる。

50

## 【0041】

その他、例えばAuを用いて突起部13を形成する場合には、例えば、ワイヤボンダを用いてスタッドバンプを形成する手法を利用することができる。具体的には、金ワイヤの先端を放電溶融させてボールを形成し、これをリードフレーム10に超音波接合で接合し、ワイヤを切断後、表面を平らにする等の手順で突起部13を形成することができる。また、セラミックスを用いて突起部13を形成する場合には、例えば、まずセラミックスを所望の形状に加工しておき、リードフレーム10にエッチングやプレス加工によって形成した嵌め込み部に、加工しておいたセラミックスを嵌め込むことによって、突起部13を形成することができる。

## 【0042】

図3に示すように、リードフレーム10には、ダイパッド3、インナーリード4、アウターリード5、支持バー11、インナーリード4とアウターリード5の間であってこれらのリード群を支持するタイバー12を有しているが、これらはプレス加工によって形成される。そして、これら各部をプレス加工によって形成すると、支持バー11で支持されたダイパッド3について、パッケージ型の半導体装置1が形成された際にダイパッド3の底面3aが封止体6の底面6aと面一となって露出するように、所定量押し下げる。

## 【0043】

その後、ダイパッド3の上面に所定量のはんだを供給し、加熱(例えば350程度)して溶融はんだを形成する。そして、その上から半導体チップ2をダイパッド3に形成される4つの突起部13に支持されるように配置し、加圧等を行って半導体チップ2とダイパッド3とを固着する。これにより、半導体チップ2とダイパッド3との接合が行われる。なお、上述のはんだを用いた接合は、例えば窒素ガス雰囲気中で行われる。

## 【0044】

その後、半導体チップ2の上面に形成される端子パッドとインナーリード4とを、金属細線8で電氣的に接続する。そして、半導体チップ2、ダイパッド3(正確にはダイパッド3については、上述のように底面3aは樹脂で覆われない)を、例えばモールド型を用いたトランスファーモールド法により封止用樹脂で覆い、封止体6を形成する。

## 【0045】

最後に、タイバー12や封止体6から突出する支持バー11などの不要部分を切断除去するとともに、インナーリード4が延長された封止体6の外側のアウターリード5を所定の形状に屈曲させて、半導体装置1の組立てを完了する。

## 【0046】

次に、半導体装置1の作用について説明する。半導体装置1が備えるダイパッド3には、半導体チップ2とダイパッド3とはんだで接合する際に両者の間隔を所定間隔に保つ突起部13が形成されている。このために、突起部13の高さを調整することによりはんだ層7の厚みを精度良くコントロールすることが可能である。また、半導体チップ2とダイパッド3とはんだで接合する際に、両者の熱膨張係数の違いによって発生する半導体チップ2への応力を低減するためにはんだ層7の厚みを厚くする場合でも、突起部13の存在により、半導体チップ2がダイパッド3に対して傾かないように抑制できる。また、ダイパッド3に形成される突起部13の先端部13aを略平面又は曲面に形成しているために、突起部13が存在することによって半導体チップ3が損傷されることもない。

## 【0047】

なお、以上に示した本実施形態の半導体装置1においては、ダイパッド3の底面3aが封止体6の底面6aと面一となって露出する構成としたが、これに限定される趣旨ではなく、ダイパッド3についても、半導体チップ2及びインナーリード4とともに封止体6に包み込まれる構成としても、もちろん構わない。そして、この場合には、半導体チップ2で発生する熱を、例えばダイパッド3から封止体6の外側に延びるリードを形成し、これを用いて放熱する構成等としても構わない。

## 【0048】

また、以上に示した本実施形態においては、半導体装置1はクワッド・フラット型パッ

10

20

30

40

50

ケージ（QFP）を有する半導体装置を例に説明した。しかし、本発明はこれに限られず、本発明の目的を逸脱しない範囲で、種々の変更が可能である。すなわち、本発明は、半導体チップ2とダイパッド3とを、はんだを用いて接合する半導体装置に広く適用可能である。

【産業上の利用可能性】

【0049】

本発明によれば、半導体チップをはんだでダイパッドに接合する半導体装置において、半導体チップとダイパッドとの間隔を精度良く所定間隔とすることが可能である。このため、半導体チップ、及び半導体チップとダイパッドの間に挟まれるはんだ層に損傷が発生し難い高信頼性の半導体装置を提供可能である。従って、半導体装置の分野において、本発明は非常に有用である。

10

【図面の簡単な説明】

【0050】

【図1】は、本実施形態の半導体装置の構成を示す概略平面図である。

【図2】は、本実施形態の半導体装置の構成を示す概略断面図で、図1のA - A位置における断面図である。

【図3】は、本実施形態の半導体装置を製造する際に用いる半導体装置用リードフレームの構成を示す概略平面図である。

【図4】は、図3のB - B位置における断面図である。

【図5】は、本実施形態の半導体装置において、はんだを用いて半導体チップがダイパッドに接合された状態を拡大して示した図である。

20

【図6】は、従来の半導体装置における問題点を説明するための図である。

【図7】は、従来の半導体装置の構成を説明するために説明図である。


【符号の説明】

【0051】


1	半導体装置
2	半導体チップ
2 a	角部
3	ダイパッド
4	インナーリード
5	アウターリード
7	はんだ層
1 3	突起部
1 3 a	先端部

30


【 図 1 】




【 図 3 】




【 図 2 】




【 図 4 】




【 図 5 】



【 図 6 】



【 図 7 】



フロントページの続き

(72)発明者 芳我 基治

京都市右京区西院溝崎町2-1番地 ローム株式会社内

Fターム(参考) 5F047 AA11 AB06 BA01

5F067 BE02