

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6111821号
(P6111821)

(45) 発行日 平成29年4月12日(2017.4.12)

(24) 登録日 平成29年3月24日(2017.3.24)

(51) Int. Cl. F I
 HO 1 L 21/338 (2006.01) HO 1 L 29/80 H
 HO 1 L 29/778 (2006.01)
 HO 1 L 29/812 (2006.01)

請求項の数 7 (全 10 頁)

(21) 出願番号	特願2013-92624 (P2013-92624)	(73) 特許権者	000006013 三菱電機株式会社 東京都千代田区丸の内二丁目7番3号
(22) 出願日	平成25年4月25日(2013.4.25)	(74) 代理人	100082175 弁理士 高田 守
(65) 公開番号	特開2014-216481 (P2014-216481A)	(74) 代理人	100106150 弁理士 高橋 英樹
(43) 公開日	平成26年11月17日(2014.11.17)	(74) 代理人	100148057 弁理士 久野 淑己
審査請求日	平成28年1月18日(2016.1.18)	(72) 発明者	木下 陽一 東京都千代田区丸の内二丁目7番3号 三 菱電機株式会社内
		(72) 発明者	佐々木 肇 東京都千代田区丸の内二丁目7番3号 三 菱電機株式会社内

最終頁に続く

(54) 【発明の名称】 電界効果トランジスタ

(57) 【特許請求の範囲】

【請求項1】

2次元電子ガスが形成されるチャンネル層と、
 前記チャンネル層の上に形成された電子供給層と、
 前記電子供給層の上に形成されたソース電極と、
 前記電子供給層の上に形成されたドレイン電極と、
 前記電子供給層の上の、前記ソース電極と前記ドレイン電極に挟まれた位置に形成され
 たゲート電極と、

前記ゲート電極の前記ドレイン電極側端部の直下における前記チャンネル層の、2次元電
 子ガスが形成される2次元電子ガス領域より深い場所に埋め込まれた埋め込み層と、を備
 え、

前記埋め込み層は、前記埋め込み層がない場合と比較して、前記2次元電子ガス領域の
 ポテンシャルを上げる材料で形成され、

前記ゲート電極は平面視で直線的に形成され、

前記埋め込み層は、平面視で前記ゲート電極に沿って断続的に形成されたことを特徴と
 する電界効果トランジスタ。

【請求項2】

2次元電子ガスが形成されるチャンネル層と、

前記チャンネル層の上に形成された電子供給層と、

前記電子供給層の上に形成されたソース電極と、

前記電子供給層の上に形成されたドレイン電極と、
前記電子供給層の上の、前記ソース電極と前記ドレイン電極に挟まれた位置に形成されたゲート電極と、

前記ゲート電極の前記ドレイン電極側端部の直下における前記チャンネル層の、2次元電子ガスが形成される2次元電子ガス領域より深い場所に埋め込まれた埋め込み層と、を備え、

前記埋め込み層は、前記埋め込み層がない場合と比較して、前記2次元電子ガス領域のポテンシャルを上げる材料で形成され、

前記埋め込み層は断面視で三角形となるように形成され、

前記埋め込み層は、前記三角形の各辺の延長方向が前記ゲート電極の前記ドレイン電極側端部に向かないように形成されたことを特徴とする電界効果トランジスタ。

10

【請求項3】

2次元電子ガスが形成されるチャンネル層と、

前記チャンネル層の上に形成された電子供給層と、

前記電子供給層の上に形成されたソース電極と、

前記電子供給層の上に形成されたドレイン電極と、

前記電子供給層の上の、前記ソース電極と前記ドレイン電極に挟まれた位置に形成されたゲート電極と、

前記ゲート電極の前記ドレイン電極側端部の直下における前記チャンネル層の、2次元電子ガスが形成される2次元電子ガス領域より深い場所に埋め込まれた埋め込み層と、を備え、

20

前記埋め込み層は、前記埋め込み層がない場合と比較して、前記2次元電子ガス領域のポテンシャルを上げる材料で形成され、

前記ゲート電極は平面視で直線的に形成され、

前記埋め込み層は、平面視で前記ゲート電極の中央部から端部に向かうほど幅が減少することを特徴とする電界効果トランジスタ。

【請求項4】

前記電子供給層はAlGaNで形成され、

前記チャンネル層はGaNで形成され、

前記埋め込み層はAlGaNで形成されたことを特徴とする請求項1～3のいずれか1項に記載の電界効果トランジスタ。

30

【請求項5】

前記ゲート電極の前記ソース電極側端部の直下における前記チャンネル層の、2次元電子ガスが形成される2次元電子ガス領域より深い場所に埋め込まれた追加埋め込み層を備え、

前記追加埋め込み層は、前記追加埋め込み層がない場合と比較して、前記2次元電子ガス領域のポテンシャルを上げる材料で形成されたことを特徴とする請求項1～4のいずれか1項に記載の電界効果トランジスタ。

【請求項6】

前記埋め込み層は結晶欠陥で形成されたことを特徴とする請求項1又は3に記載の電界効果トランジスタ。

40

【請求項7】

前記ゲート電極の下面は曲面で形成されたことを特徴とする請求項1～6のいずれか1項に記載の電界効果トランジスタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えば高周波帯域で動作する電界効果トランジスタに関する。

【背景技術】

【0002】

50

特許文献1には、2DEG(2次元電子ガス)中の可動電荷の濃度を低減することによってゲート端縁及び角におけるピーク電界を低減する電界効果トランジスタが開示されている。具体的には、チャンネル層の2次元電子ガスが形成される領域中に電荷低減領域を形成する。電荷低減領域は、通電状態にあるときには隣接する領域よりも導電性が低い。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特表2009-530857号公報

【発明の概要】

【発明が解決しようとする課題】

10

【0004】

高電圧を印加する電界効果トランジスタでは、ゲート電極のドレイン電極側端部の直下に電界が集中し結晶欠陥が生じる問題があった。結晶欠陥は電界効果トランジスタの特性を劣化させる要因となる。そこでゲート電極のドレイン電極側端部の直下における電界を低減する必要がある。

【0005】

特許文献1に開示の技術のように2次元電子ガスが形成される領域中に電荷低減領域を設けることで電界緩和が可能である。しかしながら、2次元電子ガスが形成される領域中に電荷低減領域を設けると、2次元電子ガスの濃度が大きく低下して電界効果トランジスタの電気特性を劣化させる問題があった。

20

【0006】

本発明は、上述のような課題を解決するためになされたもので、ゲート電極のドレイン電極側端部の直下に電界が集中して結晶欠陥が生じることを防止しつつ、電気特性の劣化を抑えることができる電界効果トランジスタを提供することを目的とする。

【課題を解決するための手段】

【0007】

本願の発明に係る電界効果トランジスタは、2次元電子ガスが形成されるチャンネル層と、該チャンネル層の上に形成された電子供給層と、該電子供給層の上に形成されたソース電極と、該電子供給層の上に形成されたドレイン電極と、該電子供給層の上の、該ソース電極と該ドレイン電極に挟まれた位置に形成されたゲート電極と、該ゲート電極の該ドレイン電極側端部の直下における該チャンネル層の、2次元電子ガスが形成される2次元電子ガス領域より深い場所に埋め込まれた埋め込み層と、を備え、該埋め込み層は、該埋め込み層がない場合と比較して、該2次元電子ガス領域のポテンシャルを上げる材料で形成され、該ゲート電極は平面視で直線的に形成され、該埋め込み層は、平面視で該ゲート電極に沿って断続的に形成されたことを特徴とする。

30

本願の発明に係る他の電界効果トランジスタは、2次元電子ガスが形成されるチャンネル層と、該チャンネル層の上に形成された電子供給層と、該電子供給層の上に形成されたソース電極と、該電子供給層の上に形成されたドレイン電極と、該電子供給層の上の、該ソース電極と該ドレイン電極に挟まれた位置に形成されたゲート電極と、該ゲート電極の該ドレイン電極側端部の直下における該チャンネル層の、2次元電子ガスが形成される2次元電子ガス領域より深い場所に埋め込まれた埋め込み層と、を備え、該埋め込み層は、該埋め込み層がない場合と比較して、該2次元電子ガス領域のポテンシャルを上げる材料で形成され、該埋め込み層は断面視で三角形となるように形成され、該埋め込み層は、該三角形の各辺の延長方向が該ゲート電極の該ドレイン電極側端部に向かないように形成されたことを特徴とする。

40

本願の発明に係る他の電界効果トランジスタは、2次元電子ガスが形成されるチャンネル層と、該チャンネル層の上に形成された電子供給層と、該電子供給層の上に形成されたソース電極と、該電子供給層の上に形成されたドレイン電極と、該電子供給層の上の、該ソース電極と該ドレイン電極に挟まれた位置に形成されたゲート電極と、該ゲート電極の該ドレイン電極側端部の直下における該チャンネル層の、2次元電子ガスが形成される2次元電

50

子ガス領域より深い場所に埋め込まれた埋め込み層と、を備え、該埋め込み層は、該埋め込み層がない場合と比較して、該２次元電子ガス領域のポテンシャルを上げる材料で形成され、該ゲート電極は平面視で直線的に形成され、該埋め込み層は、平面視で該ゲート電極の中央部から端部に向かうほど幅が減少することを特徴とする。

【発明の効果】

【０００９】

本発明によれば、ゲート電極のドレイン電極側端部の直下に電界が集中して結晶欠陥が生じることを防止しつつ、電気特性の劣化を抑えることができる。

【図面の簡単な説明】

【００１０】

【図１】本発明の実施の形態１に係る電界効果トランジスタの断面図である。

【図２】図１の電界効果トランジスタの平面図である。

【図３】電子供給層とチャネル層のバンド図である。

【図４】追加埋め込み層を省略した電界効果トランジスタの平面図である。

【図５】埋め込み層の形成位置の変形例を示す図である。

【図６】本発明の実施の形態２に係る電界効果トランジスタの平面図である。

【図７】本発明の実施の形態３に係る電界効果トランジスタの断面図である。

【図８】本発明の実施の形態４に係る電界効果トランジスタの断面図である。

【図９】本発明の実施の形態５に係る電界効果トランジスタの平面図である。

【図１０】本発明の実施の形態６に係る電界効果トランジスタの断面図である。

【図１１】本発明の実施の形態７に係る電界効果トランジスタの断面図である。

【発明を実施するための形態】

【００１１】

本発明の実施の形態に係る電界効果トランジスタについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

【００１２】

実施の形態１．

図１は、本発明の実施の形態１に係る電界効果トランジスタの断面図である。この電界効果トランジスタは、例えばSiC又はSiで形成された基板１０を備えている。基板の１０の上には格子緩和層１２を介してチャネル層１４が形成されている。格子緩和層１２は基板１０とチャネル層１４の格子不整合を緩和するためにAlNで形成されている。チャネル層１４はGaNで形成されている。チャネル層１４の層厚 Y_c は例えば $1\ \mu\text{m}$ である。チャネル層１４には２次元電子ガス(2DEG)が形成される。

【００１３】

チャネル層１４の上には電子供給層１６が形成されている。電子供給層１６はAlGaNで形成されている。電子供給層１６の層厚 Y_e は例えば $20\sim 30\ \text{nm}$ である。電子供給層１６はショットキーバリアを形成するとともにチャネル層１４へ電子を供給する部分である。なお、格子緩和層１２、チャネル層１４、及び電子供給層１６はそれぞれエピ層で形成される。また、チャネル層１４と電子供給層１６の導電型はn型である。

【００１４】

電子供給層１６の上には、ゲート電極１８、ソース電極２０、及びドレイン電極２２が形成されている。ゲート電極１８は、ソース電極２０とドレイン電極２２に挟まれた位置に形成されている。ゲート電極１８の幅 X_g は例えば $0.2\sim 0.7\ \mu\text{m}$ である。ゲート電極１８、ソース電極２０、及びドレイン電極２２を外部に露出させつつ電子供給層１６を覆うように保護膜２４が形成されている。保護膜２４は、例えばSiN又はSiOで形成される。なお、保護膜２４の厚さは例えば $100\ \text{nm}\sim$ 数 $100\ \text{nm}$ である。

【００１５】

チャネル層１４には埋め込み層３０Ａと追加埋め込み層３０Ｂが埋め込まれている。埋め込み層３０Ａと追加埋め込み層３０ＢはAlGaNで形成されている。埋め込み層３０Ａは、ゲート電極１８のドレイン電極２２側端部１８Ａの直下におけるチャネル層１４に

10

20

30

40

50

埋め込まれている。しかも、埋め込み層 30 A は、2 次元電子ガスが形成される 2 次元電子ガス領域 14 A より深い場所に埋め込まれている。2 次元電子ガス領域 14 A はチャンネル層 14 の表面から深さ Y_s まで及ぶ領域である。深さ Y_s は例えば 1 ~ 20 nm である。埋め込み層 30 A の幅 X_b は例えば 0.1 ~ 2 μm であり、高さ Y_b は例えば 10 nm ~ 0.5 μm である。

【0016】

追加埋め込み層 30 B は、ゲート電極 18 のソース電極 20 側端部 18 B の直下におけるチャンネル層 14 に埋め込まれている。しかも、追加埋め込み層 30 B は、2 次元電子ガス領域 14 A より深い場所に埋め込まれている。追加埋め込み層 30 B のサイズは埋め込み層 30 A と同じである。

10

【0017】

図 2 は、図 1 の電界効果トランジスタの平面図である。説明の便宜上、埋め込み層 30 A と追加埋め込み層 30 B を示している。ゲート電極 18 は平面視で直線的に形成されている。埋め込み層 30 A と追加埋め込み層 30 B はゲート電極 18 の長手方向に沿うように平面視で直線的に形成されている。

【0018】

図 3 は、電子供給層とチャンネル層のバンド図である。実線は本発明の実施の形態 1 に係る電界効果トランジスタのバンド構造を示し、一点鎖線は埋め込み層がない場合のバンド構造を示す。埋め込み層 30 A を形成することで、埋め込み層がない場合と比較して、2 次元電子ガス領域 14 A のポテンシャルが上がる。従って、埋め込み層 30 A を形成することで 2 次元電子ガス領域 14 A の電子ガス濃度を低減できる。

20

【0019】

このように、埋め込み層 30 A によりゲート電極 18 のドレイン電極 22 側端部の直下における 2 次元電子ガス濃度を低下させて、この部分の電界を緩和することができる。同様にして、追加埋め込み層 30 B はゲート電極 18 のソース電極 20 側端部の直下における 2 次元電子ガス濃度を低下させて、この部分の電界を緩和する。従って、ゲート電極 18 のドレイン電極 22 側端部の直下及びソース電極 20 側端部の直下に電界が集中して結晶欠陥が生じる問題を解消できるので、電界効果トランジスタを長寿命化できる。

【0020】

ところで、2 次元電子ガス領域 14 A に埋め込み層と追加埋め込み層を形成すると、2 次元電子ガス領域 14 A のポテンシャルが上がり過ぎ、2 次元電子ガスの濃度が大きく低下する。この場合電界効果トランジスタの高周波電気特性などの電気特性が悪化する。そこで、本発明の実施の形態 1 に係る電界効果トランジスタでは、埋め込み層 30 A と追加埋め込み層 30 B を 2 次元電子ガス領域 14 A より深い場所に埋め込んだ。これにより、2 次元電子ガスの濃度が大きく低下することを回避できるので、電気特性の劣化を抑えることができる。

30

【0021】

GaN 系の材料で形成した実施の形態 1 に係る電界効果トランジスタでは、例えばドレイン電極 ソース電極間に 60 V、ゲート電極 ソース電極間に -5 V、ゲート電極 ドレイン電極間に 65 V の電圧が加わる。ゲート電極 ドレイン電極間に高電圧を印加する場合ゲート電極のドレイン電極側端部の直下に電界が集中しやすいので、埋め込み層 30 A を形成することが有効である。よって、ゲート電極 ドレイン電極間にある程度の高電圧を印加する電界効果トランジスタであれば埋め込み層 30 A を形成することで電界集中の問題を解消できるので、高電界トランジスタの材料は GaN 系に限定されない。

40

【0022】

特に、バンドギャップが 1.42 eV である GaAs をチャンネル層に用いた電界効果トランジスタよりも高電圧を印加する電界効果トランジスタにおいて埋め込み層を形成する効果が顕著である。

【0023】

埋め込み層 30 A と追加埋め込み層 30 B の材料は 2 次元電子ガス領域 14 A のポテン

50

シャルを上げるものであれば特に限定されない。ところで、電界集中による結晶欠陥が最も発生しやすいのはゲート電極 18 のドレイン電極 22 側端部の直下である。従って、追加埋め込み層 30 B は省略しても良い。図 4 は、追加埋め込み層を省略した電界効果トランジスタの平面図である。

【0024】

図 5 は、埋め込み層の形成位置の変形例を示す図である。埋め込み層 30 C はゲート電極 18 のドレイン電極 22 側端部 18 A の直下よりもドレイン電極 22 側に形成されている。追加埋め込み層 30 D はゲート電極 18 のソース電極 20 側端部 18 B の直下よりもソース電極 20 側に形成されている。埋め込み層 30 A と比較すると埋め込み層 30 C は、端部 18 A 直下の 2 次元電子ガス領域のポテンシャルを上げる効果が低い。追加埋め込み層 30 D も同様である。従って埋め込み層 30 C と埋め込み層 30 D は、端部 18 A 直下と端部 18 B 直下においてごく僅かな電界緩和を実現したい場合に有用である。なお、これらの変形は、以下の実施の形態に係る電界効果トランジスタについても適用できる。

10

【0025】

実施の形態 2 .

本発明の実施の形態 2 に係る電界効果トランジスタは、実施の形態 1 との共通点が多いので実施の形態 1 との相違点を中心に説明する。図 6 は、本発明の実施の形態 2 に係る電界効果トランジスタの平面図である。埋め込み層 30 E は、平面視でゲート電極 18 に沿って断続的に形成されている。追加埋め込み層 30 F も同様である。

【0026】

本発明の実施の形態 2 に係る電界効果トランジスタによれば、島状に形成された埋め込み層 30 E 及び追加埋め込み層 30 F の大きさを変更することで、容易に 2 次元電子ガス領域のポテンシャルを調整できる。

20

【0027】

実施の形態 3 .

本発明の実施の形態 3 に係る電界効果トランジスタは、実施の形態 1 との共通点が多いので実施の形態 1 との相違点を中心に説明する。図 7 は、本発明の実施の形態 3 に係る電界効果トランジスタの断面図である。チャンネル層 14 には、いわゆる活性領域の全面に渡って埋め込み層 30 G が埋め込まれている。

【0028】

本発明の実施の形態 3 に係る電界効果トランジスタによれば、2 次元電子ガス領域全体のポテンシャルを上げることができる。

30

【0029】

実施の形態 4 .

本発明の実施の形態 4 に係る電界効果トランジスタは、実施の形態 1 との共通点が多いので実施の形態 1 との相違点を中心に説明する。図 8 は、本発明の実施の形態 4 に係る電界効果トランジスタの断面図である。埋め込み層 30 H と追加埋め込み層 30 J は断面視で三角形となるように形成されている。埋め込み層 30 H は、この三角形の各辺の延長方向がゲート電極 18 のドレイン電極 22 側端部に向かないように形成されている。追加埋め込み層 30 J は、各辺の延長方向がゲート電極 18 のソース電極 20 側端部に向かないように形成されている。

40

【0030】

このように、埋め込み層 30 H と追加埋め込み層 30 J の形状を逆三角形で形成することで、これらを基点とした転位が端部 18 A、18 B の直下領域へ及ぶことを防止できる。なお、図 8 では転位を破線で示した。

【0031】

実施の形態 5 .

本発明の実施の形態 5 に係る電界効果トランジスタは、実施の形態 1 との共通点が多いので実施の形態 1 との相違点を中心に説明する。図 9 は、本発明の実施の形態 5 に係る電界効果トランジスタの平面図である。埋め込み層 30 K と追加埋め込み層 30 L は、平面

50

視でゲート電極 18 の中央部から端部に向かうほど幅が減少するように形成されている。つまり、平面視で直線的に形成された埋め込み層 30 K と追加埋め込み層 30 L は、中央部で最も幅が広くなり、端部に向かうほど幅が狭くなっている。

【0032】

電界効果トランジスタの平面視での中央部分は放熱が難しく温度が高くなりやすい。従って、電界効果トランジスタの中央部と外周部の 2 次元電子ガス濃度を同程度とすると、中央部の方が先に劣化しやすい。そこで、埋め込み層 30 K と追加埋め込み層 30 L を平面視でゲート電極 18 の中央部から端部に向かうほど幅が減少するように形成することで、当該中央部分の 2 次元電子ガス濃度を低下させた。よって当該中央部分での温度上昇による劣化を抑制することができる。

10

【0033】

埋め込み層 30 K と追加埋め込み層 30 L の形状は図 9 の形状に限定されない。つまり、電界効果トランジスタの熱分布が面内で均一となるように埋め込み層と追加埋め込み層の幅を調整することが好ましい。

【0034】

実施の形態 6 .

本発明の実施の形態 6 に係る電界効果トランジスタは、実施の形態 1 との共通点が多いので実施の形態 1 との相違点を中心に説明する。図 10 は、本発明の実施の形態 6 に係る電界効果トランジスタの断面図である。埋め込み層 30 M と追加埋め込み層 30 N は結晶欠陥で形成されている。つまり、埋め込み層 30 M と追加埋め込み層 30 N はそれらの周辺よりも結晶欠陥密度が高い。

20

【0035】

保護膜 24 と電子供給層 16 越しにチャンネル層 14 へイオンビームを入射させ、イオンが停止する位置が埋め込み層 30 M と追加埋め込み層 30 N になる。従って、2 次元電子ガスが形成される 2 次元電子ガス領域より深い場所に埋め込み層 30 M と追加埋め込み層 30 N が形成されるように、イオンの加速エネルギーを調整する。

【0036】

A r イオンをチャンネル層 14 に入射させて埋め込み層 30 M と追加埋め込み層 30 N を形成する場合、シミュレーション結果によると、数 10 ~ 数 100 k e V 程度のイオンの加速エネルギーとすることが好ましいことが分かった。なお、チャンネル層 14 へ入射させるイオンは例えば A r、K r、F e、B r、X e、E u、B 等から選択する。

30

【0037】

埋め込み層 30 M と追加埋め込み層 30 N のピンニング効果により 2 次元電子ガス領域のポテンシャルを上げることで 2 次元電子ガス濃度を低下させることができる。

【0038】

実施の形態 7 .

本発明の実施の形態 7 に係る電界効果トランジスタは、実施の形態 1 との共通点が多いので実施の形態 1 との相違点を中心に説明する。図 11 は、本発明の実施の形態 7 に係る電界効果トランジスタの断面図である。ゲート電極 200 の下面が曲面で形成されている。埋め込み層と追加埋め込み層は形成されていない。

40

【0039】

ゲート電極の角(端部)が電子供給層 16 にあたるとこの端部直下に電界が集中する問題があった。本発明の実施の形態 7 に係る電界効果トランジスタは、ゲート電極 200 の下面を曲面にしたのでゲート電極 200 の端部直下における電界集中を緩和することができる。なお、ここまでの各実施の形態に係る電界効果トランジスタの特徴は適宜に組み合わせ用いてもよい。

【符号の説明】


【0040】

10 基板、 12 格子緩和層、 14 チャンネル層、 14 A 2 次元電子ガス領域、 16 電子供給層、 18 ゲート電極、 18 A ドレイン電極側端部、 18


50

B ソース電極側端部、 20 ソース電極、 22 ドレイン電極、 24 保護層、
30A, 30C, 30E, 30H, 30K, 30M 埋め込み層、 30B, 30D, 30F,
30J, 30L, 30N 追加埋め込み層、 200 ゲート電極


【図1】




【図3】




【図2】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】



【図11】



【図10】



フロントページの続き

審査官 早川 朋一

(56)参考文献 特開2008-112868(JP,A)
特開2013-074210(JP,A)
特表2007-534163(JP,A)
特開2008-306083(JP,A)
特開2009-071058(JP,A)
特開2014-029935(JP,A)
特表2009-530857(JP,A)
特開2012-028707(JP,A)
特開2013-207103(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 21/337 - 21/338
H01L 27/095 - 27/098
H01L 29/775 - 29/778
H01L 29/80 - 29/812